JP2012099673A - 半導体パッケージ及び電子部品実装体 - Google Patents
半導体パッケージ及び電子部品実装体 Download PDFInfo
- Publication number
- JP2012099673A JP2012099673A JP2010246693A JP2010246693A JP2012099673A JP 2012099673 A JP2012099673 A JP 2012099673A JP 2010246693 A JP2010246693 A JP 2010246693A JP 2010246693 A JP2010246693 A JP 2010246693A JP 2012099673 A JP2012099673 A JP 2012099673A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor package
- voltage
- lead
- voltage input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体パッケージ1で、フリップチップ実装されたICチップ3が樹脂7で封止されている。ICチップ3はドライバートランジスタ3fに接続された電圧入力パッド部3aと電圧出力パッド部3bを備えている。トランジスタ3fは、パッド部3a、3b間に配置され、かつICチップ3の素子配置領域の外周に接して配置されている。パッド部3a,3bはICチップ3のパッド部配列のうち最も外側に配置されたものである。パッド部3a、3bと接続されているリード部1a、1bはパッケージ1のリード部配列のうち最も外側に配置されたものである。プリント基板9で、リード部1a、1bと接続されている配線パターン13a、13bは他の配線パターン13c,13dに比べて線幅が太く形成されている
【選択図】図1
Description
特許文献1,2に開示された半導体パッケージのように、ワイヤボンディング技術によってICチップのパッド部と半導体パッケージのリード部とを電気的に接続する場合、ICチップはダイパッド部上に搭載されるので、ダイパッド部を封止樹脂から露出させることにより、ICチップの発熱性を向上させることができる。
本発明は、ドライバートランジスタを備えたICチップがリード部にフリップチップ実装されて樹脂封止された半導体パッケージにおいて、半導体パッケージの放熱性を向上させることを目的とするものである。
本発明の電子部品実装体では、本発明の半導体パッケージと、半導体パッケージのリード部と電気的に接続されている配線パターンをもつプリント基板を備え、電圧入力リード部と電気的に接続されている電圧入力配線パターン、及び電圧出力リード部と電気的に接続されている電圧出力配線パターンは他の配線パターンに比べて線幅が太く形成されているようにした。
プリント基板上で、電圧入力配線パターン及び電圧出力配線パターンの線幅を他の配線パターンに比べて線幅が太く形成することができることにより、電圧入力配線パターン及び電圧出力配線パターンの線幅が他の配線パターンと同じか他の配線パターンの線幅に比べて細い場合と比較して、ドライバートランジスタの発熱を、電圧入力パッド部及び電圧出力パッド部、電圧入力リード部及び電圧出力リード部、並びに電圧入力配線パターン及び電圧出力配線パターンを介して効率よく放熱することができる。これにより、ドライバートランジスタを備えたICチップがリード部にフリップチップ実装されて樹脂封止された半導体パッケージの放熱性を向上させることができる。
さらに、プリント基板上で、電圧入力配線パターン及び電圧出力配線パターンの線幅を他の配線パターンの線幅に比べて太く形成することができることにより、電圧入力配線パターン及び電圧出力配線パターンの配線抵抗を小さくすることができ、プリント基板上の配線パターンの配線抵抗による電圧低下を最小限にできる。
さらに、本発明の半導体パッケージでは、ICチップでドライバートランジスタが素子配置領域の外周に接して配置されているので、ドライバートランジスタが素子配置領域の外周に接していない場合に比べて、ドライバートランジスタの発熱が半導体パッケージの封止樹脂側面に伝わりやすい。これにより、本発明の半導体パッケージは、封止樹脂側面からの放熱性も向上させることができる。
この実施例で、4つのパッド部3a,3b,3c,3dは、縦方向に2個、横方向に2個の配列で配置されているので、各パッド部3a,3b,3c,3dはそれぞれパッド部配列のうち最も外側に配置されたものである。
この実施例で、4つのリード部1a,1b,1c,1dは、縦方向に2個、横方向に2個の配列で配置されているので、各リード部1a,1b,1c,1dはそれぞれリード部配列のうち最も外側に配置されたものである。
封止樹脂7の側面に、リード部1a,1b,1c,1dの側面の一部分が露出している。
配線パターン13a,13b,13c,13dの端部は半導体パッケージ1のリード部1a,1b,1c,1dの露出面に対応する位置に配置されている。リード部1aははんだ15を介して配線パターン13aに接続され、リード部1bははんだ15を介して配線パターン13bに接続され、リード部1cははんだ15を介して配線パターン13cに接続され、リード部1dははんだ15を介して配線パターン13dに接続されている。
電圧入力リード部1aと接続されている電圧入力配線パターン13a、及び電圧出力リード部1bと接続されている電圧出力配線パターン13bは、他の配線パターン13c,13dに比べて線幅が太く形成されている。
電源ICは、電源を負荷に安定して供給すべく、ボルテージレギュレータ17を備えている。
ボルテージレギュレータ17は、電池などから供給される直流電圧VDDが入力される電圧入力パッド部3a、負荷に接続される電圧出力パッド部3b(VOUT)、接地電位(GND)に接続されるグラウンドパッド部3c、及び、イネーブル信号(CE)が入力されるイネーブル端子パッド部3dを備えている。
ボルテージレギュレータ17は、さらに、基準電圧発生回路19、差動増幅回路21、PチャネルMOSトランジスタからなるドライバートランジスタ3f、負荷に供給される電圧に対する帰還電圧を生成するための帰還抵抗回路23を備えている。回路19,21,23は図3に示したアナログ回路形成領域3gに形成される。
この実施例で、9つのパッド部3a,3b,3h,3i,3j,3k,3l,3m,3nは、縦方向に3個、横方向に3個の配列で配置されている。パッド部3jを除き、パッド部3a,3b,3h,3i,3k,3l,3m,3nはパッド部配列のうち最も外側に配置されたものである。
この実施例で、9つのリード部27a,27b,27h,27i,27j,27k,27l,27m,27nは、縦方向に3個、横方向に3個の配列で配置されているので、リード部27jを除き、リード部27a,27b,27h,27i,27k,27l,27m,27nはリード部配列のうち最も外側に配置されたものである。
この実施例で、ICチップ3は、図8及び図9に示したICチップ3と比較して、ドライバートランジスタ3oをさらに備えている。
さらに、ドライバートランジスタ3fと3oで電圧入力パッド部3a及び電圧入力リード部27aを共用しているので、隣り合う2つのドライバートランジスタ3fと3oごとに電圧入力パッド部及び電圧入力リード部を設ける場合に比べて、ICチップ3及び半導体パッケージ1を小型化することができる。また、半導体パッケージ1が実装されるプリント基板9について、半導体パッケージにおいて隣り合う2つのドライバートランジスタごとに電圧入力パッド部及び電圧入力リード部が設けられている場合には電圧入力配線パターンを2本配置する必要があるが、この実施例のように隣り合う2つのドライバートランジスタ3fと3oで電圧入力パッド部3a及び電圧入力リード部27aが共用されている場合には電圧入力配線パターン13aを1本のみ配置すればよいので、電圧入力用配線パターンを2本配置する場合の配線間スペースを無くして配線領域にあてることができ、電圧入力用配線パターン13aを太くして放熱性を向上させることができる。
また、図8及び図9を参照して説明した実施例、ならびに図10を参照して説明した実施例で、金属板を加工したリード部を用いてもよい。
1a,1b,1c,1d リード部
3 ICチップ
3a,3b,3c,3d、3h,3i,3j,3k,3l,3m,3n パッド部
3e 素子配置領域
3f,3o ドライバートランジスタ
7 封止樹脂
9 プリント基板
13a,13b,13c,13d 配線パターン
27a,27b,27h,27i,27j,27k,27l,27m,27n リード部
Claims (5)
- 4つ以上のパッド部をもつICチップが、ICチップのパッド部配列に対応して配列された4つ以上のリード部にフリップチップ実装され、樹脂で封止されおり、
前記ICチップは、ドライバートランジスタと、前記ドライバートランジスタに入力電圧を供給するための電圧入力パッド部と、前記ドライバートランジスタの出力電圧を出力するための電圧出力パッド部を少なくとも備え、
前記電圧入力パッド部及び前記電圧出力パッド部は前記パッド部配列のうち最も外側に配置されたものであり、
前記ドライバートランジスタは、前記電圧入力パッド部と前記電圧出力パッド部の間に配置され、かつ、前記ICチップの素子配置領域の外周に接して配置されており、
前記電圧入力パッド部と電気的に接続されている電圧入力リード部、及び前記電圧出力パッド部と電気的に接続されている電圧出力リード部は、前記リード部配列のうち最も外側に配置されたものであることを特徴とする半導体パッケージ。 - 前記パッド部配列及び前記リード部配列は、縦方向に3個以上、横方向に3個以上の配列をもつ請求項1に記載の半導体パッケージ。
- 前記ICチップは2つ以上の前記ドライバートランジスタを備え、
隣り合う2つの前記ドライバートランジスタで前記電圧入力パッド部を共用している請求項1又は2に記載の半導体パッケージ。 - 前記リード部は、ICチップ実装面の面積が、ICチップ実装面とは反対側の面であって前記樹脂から露出する面の面積よりも大きく形成されている請求項1から3のいずれか一項に記載の半導体パッケージ。
- 請求項1から4のいずれか一項に記載の半導体パッケージと、
前記半導体パッケージの前記リード部と電気的に接続されている配線パターンをもつプリント基板を備え、
前記電圧入力リード部と電気的に接続されている電圧入力配線パターン、及び前記電圧出力リード部と電気的に接続されている電圧出力配線パターンは他の配線パターンに比べて線幅が太く形成されていることを特徴とする電子部品実装体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010246693A JP5779748B2 (ja) | 2010-11-02 | 2010-11-02 | 半導体パッケージ及び電子部品実装体 |
US13/280,705 US8415811B2 (en) | 2010-11-02 | 2011-10-25 | Semiconductor package and electronic component package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010246693A JP5779748B2 (ja) | 2010-11-02 | 2010-11-02 | 半導体パッケージ及び電子部品実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099673A true JP2012099673A (ja) | 2012-05-24 |
JP5779748B2 JP5779748B2 (ja) | 2015-09-16 |
Family
ID=45995768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010246693A Active JP5779748B2 (ja) | 2010-11-02 | 2010-11-02 | 半導体パッケージ及び電子部品実装体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8415811B2 (ja) |
JP (1) | JP5779748B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331006B2 (en) | 2013-03-25 | 2016-05-03 | Rohm Co., Ltd. | Semiconductor device |
US9559028B2 (en) | 2014-07-28 | 2017-01-31 | Rohm Co., Ltd | Semiconductor device |
US9585254B2 (en) | 2015-02-16 | 2017-02-28 | Rohm Co., Ltd. | Electronic device |
US9698092B2 (en) | 2014-12-26 | 2017-07-04 | Rohm Co., Ltd. | Electronic device |
US9899360B2 (en) | 2014-11-26 | 2018-02-20 | Rohm Co., Ltd. | Semiconductor device |
US9916991B2 (en) | 2014-03-06 | 2018-03-13 | Rohm Co. Ltd. | Semiconductor device with recess and method of making |
US10163775B2 (en) | 2015-02-18 | 2018-12-25 | Rohm Co., Ltd. | Electronic device |
JP2020167330A (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体装置および半導体パッケージ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5271949B2 (ja) * | 2009-09-29 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10535812B2 (en) * | 2017-09-04 | 2020-01-14 | Rohm Co., Ltd. | Semiconductor device |
CN108152298B (zh) * | 2017-12-21 | 2020-11-03 | 京信通信系统(中国)有限公司 | 一种焊点的检测方法及装置 |
CN112750796A (zh) * | 2019-10-30 | 2021-05-04 | 新光电气工业株式会社 | 半导体装置以及半导体装置的制造方法 |
US11837457B2 (en) | 2020-09-11 | 2023-12-05 | Wolfspeed, Inc. | Packaging for RF transistor amplifiers |
US11670605B2 (en) * | 2020-04-03 | 2023-06-06 | Wolfspeed, Inc. | RF amplifier devices including interconnect structures and methods of manufacturing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0572144U (ja) * | 1992-03-03 | 1993-09-28 | 富士通テン株式会社 | 回路素子の配線基板への接続構造 |
JP2003188204A (ja) * | 2001-12-20 | 2003-07-04 | Citizen Electronics Co Ltd | 半導体装置 |
JP2006278543A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Electric Co Ltd | スイッチ回路装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0815167B2 (ja) * | 1986-03-26 | 1996-02-14 | 株式会社日立製作所 | 半導体装置 |
JP2996641B2 (ja) | 1997-04-16 | 2000-01-11 | 松下電器産業株式会社 | 高周波半導体装置及びその製造方法 |
JP3869849B2 (ja) | 2000-04-25 | 2007-01-17 | 九州日立マクセル株式会社 | 半導体装置の製造方法 |
US6833620B1 (en) * | 2000-11-28 | 2004-12-21 | Ati Technologies, Inc. | Apparatus having reduced input output area and method thereof |
JP2003068806A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
TW536765B (en) * | 2001-10-19 | 2003-06-11 | Acer Labs Inc | Chip package structure for array type bounding pad |
JP3734453B2 (ja) | 2002-03-15 | 2006-01-11 | 株式会社リコー | 半導体装置の製造方法 |
JP4499985B2 (ja) | 2002-12-13 | 2010-07-14 | 株式会社リコー | 電源用ic及びその電源用icを使用した通信装置 |
JP2005228811A (ja) | 2004-02-10 | 2005-08-25 | Renesas Technology Corp | 半導体装置 |
JP2006332708A (ja) | 2006-09-04 | 2006-12-07 | Hitachi Ltd | 半導体装置 |
US20090261462A1 (en) * | 2008-04-16 | 2009-10-22 | Jocel Gomez | Semiconductor package with stacked die assembly |
-
2010
- 2010-11-02 JP JP2010246693A patent/JP5779748B2/ja active Active
-
2011
- 2011-10-25 US US13/280,705 patent/US8415811B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0572144U (ja) * | 1992-03-03 | 1993-09-28 | 富士通テン株式会社 | 回路素子の配線基板への接続構造 |
JP2003188204A (ja) * | 2001-12-20 | 2003-07-04 | Citizen Electronics Co Ltd | 半導体装置 |
JP2006278543A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Electric Co Ltd | スイッチ回路装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331006B2 (en) | 2013-03-25 | 2016-05-03 | Rohm Co., Ltd. | Semiconductor device |
US10112824B2 (en) | 2013-03-25 | 2018-10-30 | Rohm Co., Ltd. | Semiconductor device |
US9916991B2 (en) | 2014-03-06 | 2018-03-13 | Rohm Co. Ltd. | Semiconductor device with recess and method of making |
US10297468B2 (en) | 2014-03-06 | 2019-05-21 | Rohm Co., Ltd. | Semiconductor device with recess and method of making |
US9559028B2 (en) | 2014-07-28 | 2017-01-31 | Rohm Co., Ltd | Semiconductor device |
US9881900B2 (en) | 2014-07-28 | 2018-01-30 | Rohm Co., Ltd | Semiconductor device |
US9899360B2 (en) | 2014-11-26 | 2018-02-20 | Rohm Co., Ltd. | Semiconductor device |
US9698092B2 (en) | 2014-12-26 | 2017-07-04 | Rohm Co., Ltd. | Electronic device |
US9585254B2 (en) | 2015-02-16 | 2017-02-28 | Rohm Co., Ltd. | Electronic device |
US10163775B2 (en) | 2015-02-18 | 2018-12-25 | Rohm Co., Ltd. | Electronic device |
JP2020167330A (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体装置および半導体パッケージ |
JP7319808B2 (ja) | 2019-03-29 | 2023-08-02 | ローム株式会社 | 半導体装置および半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
US20120104577A1 (en) | 2012-05-03 |
JP5779748B2 (ja) | 2015-09-16 |
US8415811B2 (en) | 2013-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5779748B2 (ja) | 半導体パッケージ及び電子部品実装体 | |
US8294256B2 (en) | Chip package structure and method of making the same | |
US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
US10229867B2 (en) | Power semiconductor device | |
TWI621232B (zh) | Semiconductor device | |
JPH11204679A (ja) | 半導体装置 | |
KR20160091831A (ko) | 반도체 장치 | |
US20060237829A1 (en) | Method and system for a semiconductor package with an air vent | |
TW201344767A (zh) | 記憶卡及保全數位卡 | |
JP6290758B2 (ja) | 半導体装置 | |
JP2008294278A (ja) | 半導体装置、リードフレーム、及び半導体装置の実装構造 | |
JP5884854B2 (ja) | 半導体装置および半導体モジュール | |
KR20110121697A (ko) | Led 콤비네이션을 위한 개선된 패키징 | |
JP2010258366A (ja) | 半導体装置 | |
US9245853B2 (en) | Memory module | |
KR101279469B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JP2008053313A (ja) | 半導体集積回路装置 | |
JP2020188082A (ja) | 半導体パッケージ | |
JP2010034286A (ja) | 半導体装置 | |
JP5655197B2 (ja) | 半導体パッケージ | |
JP2012084817A (ja) | 半導体装置 | |
EP0486027B1 (en) | Resin sealed semiconductor device | |
CN107301986B (zh) | 用于半导体装置的接合线式散热结构 | |
JP2003332520A (ja) | 半導体装置 | |
JP2005039134A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20141105 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5779748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |