JP2012099617A - Compound semiconductor device and method for manufacturing compound semiconductor device - Google Patents
Compound semiconductor device and method for manufacturing compound semiconductor device Download PDFInfo
- Publication number
- JP2012099617A JP2012099617A JP2010245546A JP2010245546A JP2012099617A JP 2012099617 A JP2012099617 A JP 2012099617A JP 2010245546 A JP2010245546 A JP 2010245546A JP 2010245546 A JP2010245546 A JP 2010245546A JP 2012099617 A JP2012099617 A JP 2012099617A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- compound semiconductor
- nitride
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、GaN層を備えるIII−V族窒化物系の化合物半導体装置、およびその製造方法に関する。 The present invention relates to a III-V nitride-based compound semiconductor device including a GaN layer and a method for manufacturing the same.
窒化物系III−V族の化合物半導体は、シリコンに比較してバンドギャップが大きく、高温度での動作が可能であり、高耐圧が可能であることから、種々の半導体装置に適用されつつある。例えば、電界効果トランジスタへの適用が提案されている。 Nitride III-V compound semiconductors are being applied to various semiconductor devices because they have a larger band gap than silicon, can operate at high temperatures, and can withstand high voltages. . For example, application to a field effect transistor has been proposed.
電界効果トランジスタに適用した場合、ゲート絶縁膜が必要となる。窒化物系III−V族の化合物半導体を適用した電界効果トランジスタでのゲート絶縁膜として種々の酸化膜が提案されている(例えば、特許文献1ないし特許文献8参照。)。
When applied to a field effect transistor, a gate insulating film is required. Various oxide films have been proposed as gate insulating films in field effect transistors to which nitride-based III-V group compound semiconductors are applied (see, for example,
特許文献1には、GaN層を酸化したGa2O3層が開示され、特許文献2には、窒素を含むAlの酸化物(AlON)が開示されている。つまり、特許文献1、特許文献2の場合は、窒化物系III−V族化合物半導体を形成した後に、最表面にあるGaNあるいはAlNを酸化することでGa2O3やAlONを形成している。しかし、GaNやAlNを酸化するためには高いエネルギー(高い温度)を必要とし、また転位部分が選択的に酸化されやすいことから、酸化層と窒化物半導体層との急峻な界面が形成されないため、期待するほどの効果が得られないという課題がある。
また、特許文献3には、比誘電率10以上の高誘電体材料が開示され、特許文献4には、Si単結晶薄膜を酸化したSiO2膜が開示され、特許文献5には、Ta、Hf、HfAl、La、Yの酸化物が開示され、特許文献6には、ハロゲン化物が開示され、特許文献7には、仕事関数が5.6eV以上でかつ導電性を有する酸化物が開示され、特許文献8には、比誘電率9以上22以下の誘電体(HfAlO)が開示されている。 Patent Document 3 discloses a high dielectric material having a relative dielectric constant of 10 or more, Patent Document 4 discloses a SiO 2 film obtained by oxidizing a Si single crystal thin film, and Patent Document 5 discloses Ta, An oxide of Hf, HfAl, La, and Y is disclosed, Patent Document 6 discloses a halide, and Patent Document 7 discloses an oxide having a work function of 5.6 eV or more and conductivity. Patent Document 8 discloses a dielectric (HfAlO) having a relative dielectric constant of 9 or more and 22 or less.
つまり、特許文献3ないし特許文献8の場合は、窒化物系III−V族化合物半導体を形成した後に、別の方法(例えばスパッター法など)で酸化物を堆積している。しかし、不連続なプロセス処理であることから、界面準位を十分に小さくすることができないという課題がある。 In other words, in the case of Patent Documents 3 to 8, oxides are deposited by another method (for example, a sputtering method or the like) after forming a nitride-based III-V compound semiconductor. However, since the process is discontinuous, there is a problem that the interface state cannot be sufficiently reduced.
上述したような従来の電界効果トランジスタでは、十分な移動度が得られず、必要な電気的特性が得られないという課題があった。十分な移動度が得られない原因として、窒化物系III−V族の化合物半導体(例えばGaN)とその表面に形成された絶縁膜(例えばSiO2)との界面での界面準位が大きいことが考えられる。 The conventional field effect transistor as described above has a problem that sufficient mobility cannot be obtained and necessary electrical characteristics cannot be obtained. The reason why sufficient mobility cannot be obtained is that the interface state is large at the interface between the nitride III-V compound semiconductor (eg, GaN) and the insulating film (eg, SiO 2 ) formed on the surface thereof. Can be considered.
本発明はこのような状況に鑑みてなされたものであり、III族元素の窒化物とランタノイドの窒化物との混晶を酸化した酸窒化物で形成された絶縁層を適用することによってGaN層と絶縁層との間の界面準位を低減し、移動度を向上させて優れた電気特性を実現する化合物半導体装置を提供することを目的とする。 The present invention has been made in view of such a situation, and by applying an insulating layer formed of an oxynitride obtained by oxidizing a mixed crystal of a nitride of a group III element and a nitride of a lanthanoid, a GaN layer An object of the present invention is to provide a compound semiconductor device that realizes excellent electrical characteristics by reducing the interface state between the insulating layer and the insulating layer and improving mobility.
また、本発明は、GaN層にIII族元素の窒化物とランタノイドの窒化物との混晶を酸化して酸窒化物とした絶縁層を形成することから、GaN層と絶縁層との間に発生する界面準位を抑制し、GaN層でのキャリアの移動度を大きくして優れた電気的特性を有する化合物半導体装置の製造方法を提供することを他の目的とする。 Further, the present invention forms an insulating layer in which a mixed crystal of a group III element nitride and a lanthanoid nitride is oxidized to form an oxynitride in the GaN layer. Another object of the present invention is to provide a method of manufacturing a compound semiconductor device having excellent electrical characteristics by suppressing generated interface states and increasing carrier mobility in a GaN layer.
本発明に係る化合物半導体装置は、GaN層と、前記GaN層に積層された絶縁層とを備えるIII−V族窒化物系の化合物半導体装置であって、前記絶縁層は、III族元素の窒化物とランタノイドの窒化物との混晶を酸化した酸窒化物で形成されていることを特徴とする。 The compound semiconductor device according to the present invention is a group III-V nitride compound semiconductor device including a GaN layer and an insulating layer stacked on the GaN layer, wherein the insulating layer is a nitride of a group III element. It is characterized in that it is formed of an oxynitride obtained by oxidizing a mixed crystal of an oxide and a lanthanoid nitride.
したがって、本発明に係る化合物半導体装置は、GaN層を被覆する絶縁層をIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶を酸化した酸窒化物で形成するので、GaN層に積層された絶縁層を少ないエネルギーで形成でき、GaN層と絶縁層との間に発生する界面準位の発生数を抑制して半導体層としての機能を実現する上で必要な移動度を大きく向上させ、電気的特性を改善して優れた電気的特性を実現する。 Therefore, in the compound semiconductor device according to the present invention, the insulating layer covering the GaN layer is an acid obtained by oxidizing a mixed crystal of a nitride of a group III element and a lanthanoid nitride that is easily oxidized as compared with the group III element. Since it is formed of nitride, the insulating layer stacked on the GaN layer can be formed with less energy, and the function as a semiconductor layer is realized by suppressing the number of interface states generated between the GaN layer and the insulating layer. In this case, the mobility required for this is greatly improved, and the electrical characteristics are improved to realize excellent electrical characteristics.
また、本発明に係る化合物半導体装置では、前記絶縁層のバンドギャップは、前記GaN層のバンドギャップより大きいことを特徴とする。 In the compound semiconductor device according to the present invention, the band gap of the insulating layer is larger than the band gap of the GaN layer.
したがって、本発明に係る化合物半導体装置は、GaN層に対する絶縁層の絶縁性を確実に実現する。 Therefore, the compound semiconductor device according to the present invention reliably realizes the insulating property of the insulating layer with respect to the GaN layer.
また、本発明に係る化合物半導体装置では、前記酸窒化物は、前記III族元素の窒化物とランタノイドの窒化物とが交互に積層された多層構造膜を酸化して形成され、前記ランタノイドの窒化物は、4分子層以下で形成されていることを特徴とする。 In the compound semiconductor device according to the present invention, the oxynitride is formed by oxidizing a multilayer structure film in which the nitride of the group III element and the lanthanoid nitride are alternately stacked, and nitriding the lanthanoid The product is characterized by being formed of 4 molecular layers or less.
したがって、本発明に係る化合物半導体装置は、ランタノイドの窒化物の結晶構造による影響を防止してIII族元素の窒化物の結晶構造を確保した状態での酸窒化物とすることができる。 Therefore, the compound semiconductor device according to the present invention can be an oxynitride in a state in which the crystal structure of the nitride of the group III element is secured by preventing the influence of the crystal structure of the lanthanoid nitride.
また、本発明に係る化合物半導体装置では、前記ランタノイドは、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうちの少なくとも1つを含むことを特徴とする。 In the compound semiconductor device according to the present invention, the lanthanoid includes at least one of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu. It is characterized by that.
したがって、本発明に係る化合物半導体装置は、ランタノイド元素の少なくとも1つを含むので、GaN層に積層された絶縁層がより少ないエネルギーで確実に形成される。 Therefore, since the compound semiconductor device according to the present invention includes at least one of the lanthanoid elements, the insulating layer stacked on the GaN layer is reliably formed with less energy.
また、本発明に係る化合物半導体装置では、前記III族元素の窒化物は、AlGaInNであることを特徴とする。 In the compound semiconductor device according to the present invention, the nitride of the group III element is AlGaInN.
したがって、本発明に係る化合物半導体装置は、III族元素の窒化物としてInを含むことから、Inを含まないIII族元素の窒化物と比較してさらに低い酸化温度で酸化され、界面準位の発生をさらに抑制する。 Therefore, since the compound semiconductor device according to the present invention includes In as a group III element nitride, the compound semiconductor device is oxidized at a lower oxidation temperature than that of a group III element nitride not including In, and has an interface state. Further suppress the occurrence.
また、本発明に係る化合物半導体装置では、表面側から前記GaN層に達する不純物領域で形成されたソース領域またはドレイン領域を備え、前記絶縁層は、前記ソース領域および前記ドレイン領域の間でゲート絶縁膜として配置され、前記ソース領域および前記ドレイン領域の間の前記GaN層にチャネルが形成されることを特徴とする。 The compound semiconductor device according to the present invention further includes a source region or a drain region formed by an impurity region reaching the GaN layer from the surface side, and the insulating layer is gate-insulated between the source region and the drain region. It is arranged as a film, and a channel is formed in the GaN layer between the source region and the drain region.
したがって、本発明に係る化合物半導体装置は、移動度などの電気的特性に優れ、ノーマリオフ型の電界効果トランジスタとして機能する。 Therefore, the compound semiconductor device according to the present invention has excellent electrical characteristics such as mobility, and functions as a normally-off field effect transistor.
また、本発明に係る化合物半導体装置の製造方法は、GaN層と、前記GaN層に積層された絶縁層とを備えるIII−V族窒化物系化合物半導体装置の製造方法であって、基板上にバッファー層を介して前記GaN層を形成する工程と、前記GaN層にIII族元素の窒化物とランタノイドの窒化物との混晶で構成される被覆層を形成する工程と、開口部を有する酸化防止膜を前記被覆層の表面に形成する工程と、前記開口部に露出した前記被覆層を酸化して酸窒化物の絶縁層を形成する工程とを備えることを特徴とする。 A method for manufacturing a compound semiconductor device according to the present invention is a method for manufacturing a group III-V nitride-based compound semiconductor device including a GaN layer and an insulating layer stacked on the GaN layer, the method comprising: Forming the GaN layer through a buffer layer; forming a coating layer composed of a mixed crystal of a nitride of a group III element and a lanthanoid nitride on the GaN layer; and an oxidation having an opening. A step of forming a protective film on the surface of the covering layer; and a step of oxidizing the covering layer exposed in the opening to form an insulating layer of oxynitride.
したがって、本発明に係る化合物半導体装置の製造方法は、GaN層にIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶を積層し、積層した混晶を少ないエネルギーで酸化して酸窒化物としての絶縁層を形成することから、GaN層と絶縁層との間に発生する界面準位の発生数を抑制し、GaN層でのキャリアの移動度を大きくし、優れた電気的特性を有する化合物半導体装置を製造することができる。 Therefore, in the method for manufacturing a compound semiconductor device according to the present invention, a mixed crystal of a nitride of a group III element and a lanthanoid nitride that is easily oxidized as compared with the group III element is stacked on the GaN layer. Since the mixed crystal is oxidized with less energy to form an insulating layer as an oxynitride, the number of interface states generated between the GaN layer and the insulating layer is suppressed, and carriers move in the GaN layer. It is possible to manufacture a compound semiconductor device having a large degree and excellent electrical characteristics.
また、本発明に係る化合物半導体装置の製造方法では、前記被覆層を形成する工程は、III族元素の窒化物とランタノイドの窒化物とを交互に積層して多層構造膜を形成する工程であり、前記絶縁層を形成する工程は、前記多層構造膜を酸化する工程であることを特徴とする。 Further, in the method for manufacturing a compound semiconductor device according to the present invention, the step of forming the coating layer is a step of alternately laminating group III element nitrides and lanthanoid nitrides to form a multilayer structure film. The step of forming the insulating layer is a step of oxidizing the multilayer structure film.
したがって、本発明に係る化合物半導体装置の製造方法は、III族元素の窒化物とランタノイドの窒化物との混晶を多層構造とすることで、III族元素の窒化物とランタノイドの窒化物との混晶を多層構造としないで酸化する場合に比較して酸化速度を大きくするので、短時間で容易に混晶を酸窒化物に酸化する。 Therefore, in the method for manufacturing a compound semiconductor device according to the present invention, a mixed crystal of a group III element nitride and a lanthanoid nitride has a multi-layer structure, so that the group III element nitride and the lanthanoid nitride are mixed. Since the oxidation rate is increased as compared with the case where the mixed crystal is oxidized without having a multilayer structure, the mixed crystal is easily oxidized to oxynitride in a short time.
また、本発明に係る化合物半導体装置の製造方法では、前記ランタノイドの窒化物の1層は、4分子層以下で形成されていることを特徴とする。 In the method for manufacturing a compound semiconductor device according to the present invention, one layer of the lanthanoid nitride is formed of four or less molecular layers.
したがって、本発明に係る化合物半導体装置の製造方法は、ランタノイドの窒化物の結晶構造が安定化することを防止してIII族元素の窒化物の結晶構造への影響を防止するので、III族元素の窒化物の結晶性を向上させる。 Therefore, the method for manufacturing a compound semiconductor device according to the present invention prevents the lanthanoid nitride crystal structure from stabilizing and prevents the influence of the group III element nitride on the crystal structure. Improves the crystallinity of the nitride.
本発明に係る化合物半導体装置は、GaN層と、GaN層に積層された絶縁層とを備えるIII−V族窒化物系の化合物半導体装置であって、絶縁層は、III族元素の窒化物とランタノイドの窒化物との混晶を酸化した酸窒化物で形成されている。 A compound semiconductor device according to the present invention is a group III-V nitride compound semiconductor device including a GaN layer and an insulating layer stacked on the GaN layer, the insulating layer including a nitride of a group III element It is formed of an oxynitride obtained by oxidizing a mixed crystal with a lanthanoid nitride.
したがって、GaN層を被覆する絶縁層をIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶を酸化した酸窒化物で形成するので、GaN層に積層された絶縁層を少ないエネルギーで形成でき、GaN層と絶縁層との間に発生する界面準位の発生数を抑制して半導体層としての機能を実現する上で必要な移動度を大きく向上させ、電気的特性を改善して優れた電気的特性を実現する。 Therefore, since the insulating layer covering the GaN layer is formed of an oxynitride obtained by oxidizing a mixed crystal of a nitride of a group III element and a lanthanoid nitride that is easily oxidized as compared with the group III element, the GaN layer Can be formed with less energy, and the mobility required to realize the function as a semiconductor layer by suppressing the number of interface states generated between the GaN layer and the insulating layer is increased. Improve and improve electrical characteristics to realize superior electrical characteristics.
また、本発明に係る化合物半導体装置の製造方法は、GaN層と、GaN層に積層された絶縁層とを備えるIII−V族窒化物系化合物半導体装置の製造方法であって、基板上にバッファー層を介してGaN層を形成する工程と、GaN層にIII族元素の窒化物とランタノイドの窒化物との混晶で構成される被覆層を形成する工程と、開口部を有する酸化防止膜を被覆層の表面に形成する工程と、開口部に露出した被覆層を酸化して酸窒化物の絶縁層を形成する工程とを備える。 A method for manufacturing a compound semiconductor device according to the present invention is a method for manufacturing a group III-V nitride compound semiconductor device including a GaN layer and an insulating layer stacked on the GaN layer, the buffer being formed on the substrate. A step of forming a GaN layer through the layer, a step of forming a coating layer composed of a mixed crystal of a group III element nitride and a lanthanoid nitride on the GaN layer, and an antioxidant film having an opening. A step of forming on the surface of the coating layer, and a step of oxidizing the coating layer exposed in the opening to form an insulating layer of oxynitride.
したがって、GaN層にIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶を積層し、積層した混晶を少ないエネルギーで酸化して酸窒化物としての絶縁層を形成することから、GaN層と絶縁層との間に発生する界面準位の発生数を抑制し、GaN層でのキャリアの移動度を大きくし、優れた電気的特性を有する化合物半導体装置を製造することができる。 Therefore, a mixed crystal of a nitride of a group III element and a lanthanoid nitride that is easily oxidized as compared with a group III element is stacked on the GaN layer, and the stacked mixed crystal is oxidized with less energy to oxynitride. As an insulating layer is formed, the number of interface states generated between the GaN layer and the insulating layer is suppressed, the carrier mobility in the GaN layer is increased, and excellent electrical characteristics are obtained. A compound semiconductor device can be manufactured.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<実施の形態1>
図1を参照して、本実施の形態に係る化合物半導体装置1について説明する。
<
A
図1は、本発明の実施の形態1に係る化合物半導体装置1の断面を示す断面図である。なお、図面の見易さを考慮してハッチングを一部省略している。
FIG. 1 is a cross-sectional view showing a cross section of a
本実施の形態に係る化合物半導体装置1は、基板11として厚さ600μm程度のSi基板が適用されている。MOCVD(有機金属気相成長)法によって基板温度1100℃で基板11に順次、下地層12、超格子バッファー層13、GaN層14、被覆層15が積層形成されている。超格子バッファー層13は、超格子としないで単なるバッファー層とすることも可能であるので、単にバッファー層13とすることがある。なお、下地層12から被覆層15までは、連続的に形成されるので高精度に界面を制御することができる。
In the
下地層12は、AlN/Al0.2Ga0.8Nの積層構造であり、厚さは100nm/40nmである。超格子バッファー層13は、下地層12に引き続いて形成されたGaN/AlNの超格子層(1層のGaN層の厚さ20nm、1層のAlN層の厚さ5nmで、各層が20層繰り返される繰返し周期20で厚さ500nmの超格子層。)である。
The
GaN層14は、例えばカーボンドープによって高抵抗化され、厚さは1μmとされている。被覆層15は、III族元素の窒化物(例えば、AlGaN)とランタノイドの窒化物(例えば、GdN)との混晶としてのAl0.3Ga0.6Gd0.1Nであり、厚さは20nmである。
The
III族元素の窒化物として、AlGaNを例示したが、AlN、GaN、AlGaInNなどでも良い。また、ランタノイドの窒化物として、GdNを例示したが、他のランタノイド(例えば、DyN)も同様の性質を有することから、他のランタノイドの窒化物でも良い。 AlGaN is exemplified as the group III element nitride, but AlN, GaN, AlGaInN, or the like may be used. Moreover, although GdN was illustrated as a lanthanoid nitride, other lanthanoids (for example, DyN) have similar properties, and therefore other lanthanoid nitrides may be used.
本実施の形態に係る化合物半導体装置1は、例えば電界効果トランジスタとして形成されている。しかし、電界効果トランジスタに限らず、例えば、ダイオードなどへの適用も可能である。
The
本実施の形態では、化合物半導体装置1は、電界効果トランジスタとされていることから、ゲート絶縁膜として作用する絶縁層16、絶縁層16の両側に対向して配置されたソース領域17およびドレイン領域18を備える。また、ソース領域17にはソース電極21が形成され、ドレイン領域18にはドレイン電極22が形成され、絶縁層16には、ゲート電極23が配置されている。ゲート電極23は、ショットキー電極となる。
In the present embodiment, since the
ソース領域17とドレイン領域18の間に位置する絶縁層16は、GaN層14を被覆する被覆層15を酸化して形成された酸窒化物である。また、ソース領域17、ドレイン領域18は、例えばシリコン(Si)をイオン注入することによってn型とされている。したがって、化合物半導体装置1は、p型のGaN層14に対してn型のソース領域17、ドレイン領域18を備えるから、ゲート電極23への印加電圧を制御してGaN層14にチャネルを形成することで、電界効果トランジスタとなる。
The insulating
化合物半導体装置1は、GaN層14と、GaN層14に積層された絶縁層16とを備えるIII−V族窒化物系の化合物半導体装置であって、絶縁層16は、III族元素の窒化物(例えば、AlGaN)とランタノイドの窒化物(例えば、GdN)との混晶(例えば、Al0.3Ga0.6Gd0.1N)を酸化した酸窒化物(AlGaGdON)で形成されている。なお、AlGaGdONのGdを一般式としてのRE(希土類元素のランタノイド)に置き換えて表せば、AlGaGdONは、AlGaREONとして表される。
The
したがって、化合物半導体装置は、GaN層14を被覆する絶縁層16をIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶を酸化した酸窒化物で形成するので、GaN層14に積層された絶縁層16を少ないエネルギー(低い温度)で形成でき、GaN層14と絶縁層16との間に発生する界面準位の発生数を抑制して半導体層としての機能を実現する上で必要な移動度を大きく向上させ、電気的特性を改善して優れた電気的特性を実現する。
Therefore, in the compound semiconductor device, the insulating
本件発明者は、絶縁膜、酸化膜を種々検討する中で、ランタノイドが、III族元素に比較して酸化されやすいことを知見した。本実施の形態に係る化合物半導体装置1は、この知見に基づくものである。つまり、III族元素の窒化物とランタノイドの窒化物とを混晶(被覆層15)とすることで、特許文献1、特許文献2に開示されたIII族元素をそのままで酸化する場合に比較してより少ないエネルギーでの酸化が可能となる。したがって、下層に形成されたGaN層14への影響が少なく、界面準位を低減した酸化膜(酸窒化物:絶縁層16)を形成することができ、移動度を向上させて優れた電気特性を実現する。
The present inventor has found that lanthanoids are more easily oxidized than group III elements in various studies of insulating films and oxide films. The
III族元素の窒化物が例えばAlN、GaN、AlGaInNであり、ランタノイドの窒化物が例えばGdNであれば、III族元素の窒化物とランタノイドの窒化物との混晶を酸化した酸窒化物(・・REON)は、AlGdON、GaGdON、AlGaInGdONとして表される。 If the nitride of the group III element is, for example, AlN, GaN, or AlGaInN, and the lanthanoid nitride is, for example, GdN, an oxynitride obtained by oxidizing a mixed crystal of the nitride of the group III element and the lanthanoid nitride (. REON) is represented as AlGdON, GaGdON, AlGaInGdON.
なお、化合物半導体装置1では、絶縁層16のバンドギャップは、GaN層14のバンドギャップより大きいことが望ましい。この構成によって、GaN層14に対する絶縁層16の絶縁性を確実に実現する。
In the
つまり、化合物半導体装置1では、バンドギャップに対する条件が必要となる場合がある。具体的には、絶縁層16にInが含まれる場合である。Inが含まれる場合、Inが含まれない場合に比較して低温での酸化が可能となる。しかし、Inの添加量が増えてIII族元素の窒化物とランタノイドの窒化物の混晶を酸化した酸窒化物のバンドギャップがGaN層14のバンドギャップより小さくなると電界効果トランジスタとして機能しなくなる。
In other words, the
化合物半導体装置1では、表面側からGaN層14に達する不純物領域で形成されたソース領域17またはドレイン領域18を備え、絶縁層16は、ソース領域17およびドレイン領域18の間でゲート絶縁膜として配置され、ソース領域17およびドレイン領域18の間のGaN層14にチャネルが形成される構成とされている。この構成によって、化合物半導体装置1は、移動度などの電気的特性に優れ、ノーマリオフ型の電界効果トランジスタとして機能する。
The
なお、表面側からGaN層14に達するとは、化合物半導体装置1の表面側からということである。つまり、垂直方向でという意味合いである。したがって、化合物半導体装置1には、図示しない表面保護膜などが形成され、図示しない表面保護膜から不純物領域(ソース領域17、ドレイン領域18)が配置されていても良い。また、不純物領域は、例えばエッチングされて絶縁層16の途中からGaN層14に向けて延長されていても良い。
Note that reaching the
化合物半導体装置1に適用されるランタノイドは、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうちの少なくとも1つを含むことが望ましい。この構成によって、ランタノイド元素の少なくとも1つを含むので、GaN層14に積層された絶縁層16がより少ないエネルギーで確実に形成される。
The lanthanoid applied to the
化合物半導体装置1に適用されるIII族元素の窒化物は、AlGaInNであることが望ましい。この構成によって、III族元素の窒化物としてInを含むことから、Inを含まないIII族元素の窒化物と比較してさらに低い酸化温度で酸化され、容易に絶縁層16としてのAlGaInREONを形成することから、界面準位の発生をさらに抑制する。
The group III element nitride applied to the
なお、本実施の形態の化合物半導体装置1では、絶縁層16は、被覆層15を低いエネルギーで酸化(例えば酸化温度500℃。実施の形態3参照)することから、SiO2を高温(例えば、1000℃程度)で加熱する従来の場合に比較して、GaN層14と絶縁層16との間での界面準位を5×1012から4×1010程度へと低減することが可能であり、2桁の改善となる。
In the
<実施の形態2>
図2を参照して、本実施の形態に係る化合物半導体装置1sについて説明する。
<Embodiment 2>
With reference to FIG. 2, the compound semiconductor device 1s according to the present embodiment will be described.
図2は、本発明の実施の形態2に係る化合物半導体装置1sの断面を示す断面図である。なお、図面の見易さを考慮してハッチングを一部省略している。 FIG. 2 is a sectional view showing a section of the compound semiconductor device 1s according to the second embodiment of the present invention. Note that hatching is partially omitted in consideration of the visibility of the drawings.
本実施の形態に係る化合物半導体装置1sの基本的な構成は、実施の形態1の化合物半導体装置1と同様であるので、符号を援用し、主に異なる事項について説明する。なお、主に異なる事項は、実施の形態1での被覆層15を被覆層15sとし、実施の形態1での絶縁層16を絶縁層16sとしたことである。
Since the basic configuration of the compound semiconductor device 1s according to the present embodiment is the same as that of the
本実施の形態に係る化合物半導体装置1sは、基板11に下地層12、超格子バッファー層13、GaN層14、被覆層15sが積層形成されている。超格子バッファー層13は、超格子としないで単なるバッファー層とすることも可能であるので、単にバッファー層13とすることがある。
In the compound semiconductor device 1 s according to the present embodiment, a
下地層12は、AlN/Al0.2Ga0.8Nの積層構造であり、厚さは100nm/40nmである。超格子バッファー層13は、GaN/Al0.8Ga0.2Nの超格子層(1層のGaN層の厚さ20nm、1層のAlGaN層の厚さ5nmで、各層が10層繰り返される繰返し周期100で厚さ2500nmの超格子層。)である。なお、繰り返し周期は、所望のトータル膜厚に応じて変えることができる。
The
GaN層14は、例えばカーボンドープによって高抵抗化され、厚さは1μmとされている。被覆層15sは、DyN/Al0.2Ga0.8Nの超格子層(1層のDyN層の厚さ0.5nm、1層のAlGaN層の厚さ1nmで、各層が10層繰り返される繰り返し周期10で厚さ15nmの超格子層。)である。なお、各1層のランタノイドの窒化物(例えばDyN)は、III族元素の窒化物の結晶性を向上させるため4分子層以下であることが望ましい。
The
被覆層15sを超格子層とするのは、超格子とすることで酸化しやすいランタノイド窒化物を分散させて配置することになり、酸化が容易になり、被覆層15s全体の酸化を容易にするからである。
The reason why the
本実施の形態では、ソース領域17とドレイン領域18の間に位置する絶縁層16sは、GaN層14を被覆する被覆層15sを酸化して形成された酸窒化物である。本実施の形態に係る酸窒化物(絶縁層16s)は、III族元素の窒化物(例えば、Al0.2Ga0.8N)とランタノイドの窒化物(例えば、DyN)とが交互に積層された多層構造膜(被覆層15s)を酸化して形成されていることが望ましい。
In the present embodiment, the insulating
この構成によって、被覆層15sをIII族元素の窒化物とランタノイドの窒化物との多層構造膜とすることで酸化をさらに容易にするので、確実に界面準位を抑制して安定した界面を形成する。
With this structure, the
また、多層構造膜(被覆層15s)でのランタノイドの窒化物の各1層は、4分子層以下で形成されていることが望ましい。この構成によって、ランタノイドの窒化物の結晶構造が確定することを抑制し、III族元素の窒化物の結晶構造に対する影響を防止してIII族元素の窒化物の結晶性を安定化した酸窒化物とすることができる。
Further, each of the lanthanoid nitrides in the multilayer structure film (covering
なお、ランタノイドの窒化物として、DyNを例示したが、他のランタノイド(例えば、GdN)も同様の性質を有することから、他のランタノイドの窒化物でも良い。ランタノイドの窒化物は、少なくとも1分子層あれば良い。4分子以上の積層構造になるとランタノイドの窒化物の結晶(岩塩構造)が安定することから、III族元素の窒化物の結晶性に影響があり、必要な単結晶(例えば、AlGaN、AlGaInNでのウルツ鉱構造)が得られない。 In addition, although DyN was illustrated as a lanthanoid nitride, since other lanthanoids (for example, GdN) have the same property, other lanthanoid nitrides may be used. The lanthanoid nitride may be at least one molecular layer. Since a lanthanide nitride crystal (rock salt structure) becomes stable when it has a stacked structure of four or more molecules, it affects the crystallinity of the nitride of the group III element, and the required single crystal (for example, AlGaN, AlGaInN) Wurtzite structure) cannot be obtained.
化合物半導体装置1sは、GaN層14と、GaN層14に積層された絶縁層16sとを備えるIII−V族窒化物系の化合物半導体装置1sであって、絶縁層16sは、III族元素の窒化物(例えば、Al0.2Ga0.8N)とランタノイドの窒化物(例えば、DyN)との混晶を酸化した酸窒化物(AlGaDyON)で形成されている。
The compound semiconductor device 1 s is a group III-V nitride-based compound semiconductor device 1 s including a
したがって、化合物半導体装置1sは、GaN層14を被覆する絶縁層16sをIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶を酸化した酸窒化物で形成するので、GaN層14に積層された絶縁層16sを少ないエネルギーで形成でき、GaN層14と絶縁層16sとの間に発生する界面準位の発生数を抑制して半導体層としての機能を実現する上で必要な移動度を大きく向上させ、電気的特性を改善して優れた電気的特性を実現する。
Therefore, in the compound semiconductor device 1 s, the insulating
なお、化合物半導体装置1sでは、絶縁層16sのバンドギャップは、GaN層14のバンドギャップより大きいことが望ましい。この構成によって、GaN層14に対する絶縁層16sの絶縁性を確実に実現する。
In the compound semiconductor device 1 s, the band gap of the insulating
化合物半導体装置1sでは、表面側からGaN層14に達する不純物領域で形成されたソース領域17またはドレイン領域18を備え、絶縁層16sは、ソース領域17およびドレイン領域18の間でゲート絶縁膜として配置され、ソース領域17およびドレイン領域18の間のGaN層14にチャネルが形成される構成とされている。この構成によって、化合物半導体装置1sは、移動度などの電気的特性に優れ、ノーマリオフ型の電界効果トランジスタとして機能する。
The compound semiconductor device 1 s includes a
化合物半導体装置1sに適用されるランタノイドは、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうちの少なくとも1つを含むことが望ましい。この構成によって、ランタノイド元素の少なくとも1つを含むので、GaN層14に積層された絶縁層16sがより少ないエネルギーで確実に形成される。
The lanthanoid applied to the compound semiconductor device 1s preferably includes at least one of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu. With this configuration, since at least one lanthanoid element is included, the insulating
化合物半導体装置1sに適用されるIII族元素の窒化物は、AlGaInNであることが望ましい。この構成によって、III族元素の窒化物としてInを含むことから、Inを含まないIII族元素の窒化物と比較してさらに低い酸化温度で酸化され、界面準位の発生をさらに抑制する。 The group III element nitride applied to the compound semiconductor device 1s is desirably AlGaInN. With this structure, since Group III element nitride contains In, it is oxidized at a lower oxidation temperature than Group III element nitrides not containing In, thereby further suppressing the generation of interface states.
なお、本実施の形態の化合物半導体装置1での界面準位は、SiO2を高温(例えば、1000℃程度)で加熱する従来の場合の5×1012に比較して、4×1010程度となり2桁の改善となる。
Note that the interface state in the
<実施の形態3>
図3Aないし図3Pを参照して、実施の形態1に示した化合物半導体装置1(実施例としての電界効果トランジスタ)の製造方法を本実施の形態に係る化合物半導体装置の製造方法として説明する。
<Embodiment 3>
With reference to FIGS. 3A to 3P, a method for manufacturing compound semiconductor device 1 (a field effect transistor as an example) shown in the first embodiment will be described as a method for manufacturing a compound semiconductor device according to the present embodiment.
図3Aは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、被覆層15を形成した状態を示す。なお、以下の図では、図面の見易さを考慮してハッチングを一部省略している。また、工程の途中も含めて化合物半導体装置1として示す。
FIG. 3A is a process diagram showing a state in a manufacturing process of the manufacturing method of the
化合物半導体装置1では、基板11に下地層12、超格子バッファー層13(バッファー層13)、GaN層14、被覆層15が順次積層される。
In the
主要な条件は実施の形態1で記載したとおりである。原料ガスは、通常使用される材料を適用することができる。なお、超格子バッファー層13、GaN層14は、減圧条件(13.3kPa(パスカル))の下で積層(成長)される。カーボンドープとされるGaN層14は、成長圧力を調整することで形成される。
The main conditions are as described in the first embodiment. As the source gas, a commonly used material can be applied. The
なお、超格子バッファー層13は、基板11の上に厚いGaN層14を成長するときの反りを緩和して転位の発生を防止し、結晶性を向上させるために挿入される。
The
被覆層15の成長には、有機金属ガスに加えて原料ガスとしてトリシクロペンタジエニルガドリニウム((Cp)3Gd)を用いた。有機金属ガスの流量を調整することで組成制御を施すことができる。
For the growth of the
本実施の形態では、被覆層15として、III族元素の窒化物(AlGaN)とランタノイドの窒化物(GdN)との混晶(Al0.3Ga0.6Gd0.1N)、つまり、混晶状態のAlGaGdNを形成した。
In the present embodiment, a mixed crystal (Al 0.3 Ga 0.6 Gd 0.1 N) of a group III element nitride (AlGaN) and a lanthanoid nitride (GdN), that is, a mixed crystal state of AlGaGdN is used as the
本実施の形態に係る化合物半導体装置1の製造方法では、基板11上にバッファー層13を介してGaN層14を形成する工程と、GaN層14にIII族元素の窒化物とランタノイドの窒化物との混晶で構成される被覆層15を形成する工程とを備える。
In the manufacturing method of the
図3Bは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、被覆層15に表面保護膜31を形成した状態を示す。
FIG. 3B is a process diagram showing a state in a manufacturing process of the manufacturing method of the
以降のプロセス処理への対応のため、被覆層15の表面に表面保護膜31を形成する。表面保護膜31は、CVD法あるいはスパッター法によって形成したシリコン窒化膜(SiNx膜)あるいはシリコン酸化膜(SiO2)膜である。本実施の形態では、プラズマCVD法を用いてSiNx膜を100nm堆積したものを表面保護膜31とした。
A surface
図3Cは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、表面保護膜31にフォトレジスト膜32を形成した状態を示す。
FIG. 3C is a process diagram showing a state in a manufacturing process of the manufacturing method of the
表面保護膜31に開口部32wを有するフォトレジスト膜32をパターニングして形成する。開口部32wは、ソース領域17、ドレイン領域18に対応してパターニング(開口)された領域である。
A
図3Dは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、フォトレジスト膜32をマスクとしてソース領域17、ドレイン領域18に対応する位置へのイオン注入によって不純物領域を形成する状態を示す。
FIG. 3D is a process diagram illustrating a state in the manufacturing process of the manufacturing method of the
表面保護膜31をスルー膜としてSiのイオン注入SIを施す。フォトレジスト膜32は、Siイオンに対してマスク作用を有する。したがって、Siイオンは、開口部32wに対応する領域のみへ注入されるので、ソース領域17、ドレイン領域18に対応する領域に注入される。なお、イオン注入SIによるソース領域17、ドレイン領域18の深さは、200nm程度とした。
Si ion implantation SI is performed using the surface
図3Eは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、注入したイオンを活性化する状態を示す。
FIG. 3E is a process diagram showing a state in a manufacturing process of the manufacturing method of the
フォトレジスト膜32を除去し、表面保護膜31を積層した状態でSiイオンに対する活性化処理を温度1200℃、窒素雰囲気中で施す。活性化によって、ソース領域17、ドレイン領域18は、それぞれソース、ドレインとして機能する状態となる。
The
図3Fは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、表面保護膜31を除去した状態を示す。
FIG. 3F is a process diagram showing a state in a manufacturing process of the manufacturing method of the
Siイオンの活性化処理を終了した後、表面保護膜31をフッ酸系のエッチャントで除去し、被覆層15を再度露出させる。
After completing the Si ion activation process, the surface
図3Gは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、酸化防止膜33を形成した状態を示す。
FIG. 3G is a process diagram showing a state in a manufacturing process of the manufacturing method of the
後工程での被覆層15の酸化を防止するため、被覆層15の表面に酸化防止膜33を形成する。酸化防止膜33は、例えばシリコン窒化膜(SiNx)とした。
In order to prevent oxidation of the
図3Hは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、酸化防止膜33にフォトレジスト膜34を形成した状態を示す。
FIG. 3H is a process diagram showing a state in the manufacturing process of the manufacturing method of the
ゲート領域(相互に対向するように配置されたソース領域17とドレイン領域18に挟まれた領域)に対応する開口部34wを有するフォトレジスト膜34を酸化防止膜33の上に形成する。つまり、開口部34wは、ソース領域17、ドレイン領域18の間に配置され、他の領域はフォトレジスト膜34で被覆される。
A
図3Jは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、酸化防止膜33に開口部33wを形成した状態を示す。
FIG. 3J is a process diagram showing a state in a manufacturing process of the manufacturing method of the
開口部34wをマスクとして酸化防止膜33に開口部33wを形成する。開口部33wは、酸化防止膜33をフッ酸、あるいはバッファードフッ酸によってエッチングすることで形成される。開口部34wがゲート領域に対応することから開口部33wをゲート領域に対応させて形成することとなる。つまり、酸化防止膜33は、パターニングされてゲート領域以外の領域の酸化を防止する酸化防止マスク膜33pとなる。
An
本実施の形態に係る化合物半導体装置1の製造方法では、開口部33wを有する酸化防止膜33を被覆層15の表面に形成する工程を備える。
The manufacturing method of the
図3Kは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、被覆層15を酸化して絶縁層16を形成した状態を示す。
FIG. 3K is a process diagram illustrating a state in a manufacturing process of the manufacturing method of the
フォトレジスト膜34を除去し、酸化防止マスク膜33pを酸化のマスクとして被覆層15を酸化する。酸化は、温度500℃、50%酸素、50%不活性ガスの雰囲気で実施した。
The
酸化防止マスク膜33pは、ゲート領域に対応する開口部33wを有し、その他を被覆している。つまり、開口部33wでは、ソース領域17、ドレイン領域18の間で被覆層15が露出している。
The
露出している被覆層15は、酸化されて絶縁層16となる。本実施の形態では、被覆層15は、III族元素の窒化物(AlGaN)とランタノイドの窒化物(GdN)との混晶(Al0.3Ga0.6Gd0.1N)である。したがって、絶縁層16は、III族元素の窒化物とランタノイドの窒化物との混晶を酸化した酸窒化物(AlGaGdON)となる。
The exposed
III族元素の窒化物とランタノイドの窒化物との混晶の組成が、本実施の形態以外の場合でも同様に酸窒化物を形成することは、実施の形態1で説明したとおりである。なお、絶縁層16は、ソース領域17とドレイン領域18の間に形成されることからゲート絶縁膜として機能する。
As described in the first embodiment, the composition of the mixed crystal of the nitride of the group III element and the nitride of the lanthanoid forms the oxynitride in the case other than this embodiment. The insulating
本実施の形態に係る化合物半導体装置1の製造方法では、開口部33wに露出した被覆層15を酸化して酸窒化物(被覆層15)の絶縁層16を形成する工程を備える。
The manufacturing method of the
図3Lは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、ソース電極21、ドレイン電極22を形成するためにフォトレジスト膜35を形成した状態を示す。
FIG. 3L is a process diagram showing a state in a manufacturing process of the manufacturing method of the
ソース電極21、ドレイン電極22に対応する開口部35wを有するフォトレジスト膜35を形成する。
A
図3Mは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、ソース電極21、ドレイン電極22を形成した状態を示す。
FIG. 3M is a process diagram showing a state in a manufacturing process of the manufacturing method of the
フォトレジスト膜35をマスクとしてオーミックメタルを真空蒸着あるいはスパッター法で堆積する。オーミックメタルは、開口部35wでソース領域17、ドレイン領域18に堆積される。したがって、フォトレジスト膜35を除去(リフトオフ)することでソース電極21、ドレイン電極22が形成される。
Ohmic metal is deposited by vacuum evaporation or sputtering using the
オーミックメタルとしては、下層側から上層側へTi/Al/Mo/Au(厚さ15/60/35/50nm)の積層構造とされる。なお、アニール条件は、温度800℃、窒素雰囲気中1分間で、オーミック特性を得られる。
The ohmic metal has a laminated structure of Ti / Al / Mo / Au (
その他の材料としては、Hf/Al/Hf/Au(厚さ10/60/10/60nm)とすることが可能であり、アニール条件は、温度800℃、窒素雰囲気中1分間で、オーミック特性が得られる。 As other materials, Hf / Al / Hf / Au (thickness 10/60/10/60 nm) can be used. The annealing condition is a temperature of 800 ° C. for 1 minute in a nitrogen atmosphere, and ohmic characteristics are obtained. can get.
また、Ti/Au(16/200nm)とすることも可能であり、ソース領域17、ドレイン領域18がイオン注入されていることから、アニール条件は、温度550℃、窒素雰囲気中10分間でオーミック特性が得られる。
Further, Ti / Au (16/200 nm) can be used, and since the
図3Nは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、ゲート電極23を形成するためにフォトレジスト膜36を形成した状態を示す。
FIG. 3N is a process diagram showing a state in a manufacturing process of the manufacturing method of the
ゲート電極23に対応させて形成された開口部36wを有するフォトレジスト膜36を形成する。フォトレジスト膜36は、ゲート電極23に対応する領域を除いて全体を覆うように形成される。開口部36wは、絶縁層16の一部領域に対応させてゲート電極23を形成するように開口される。
A
図3Pは、図1に示した化合物半導体装置1の製造方法の製造工程での状態を示す工程図であり、ゲート電極23を形成した状態を示す。
3P is a process diagram showing a state in a manufacturing process of the manufacturing method of the
フォトレジスト膜36をマスクとしてゲート電極材料を堆積する。ゲート電極材料は、開口部36wで絶縁層16に堆積される。したがって、フォトレジスト膜36を除去(リフトオフ)することでゲート電極23が形成される。
A gate electrode material is deposited using the
ゲート電極材料としては、WN(窒化タングステン)、Ni、Pt、Pdを適用することができる。本実施の形態では、反応性スパッター法を用いてAr:N2=16.8:50(sccm)、圧力P=5Pa(パスカル)、入力Pin=300W(ワット)でWNを100nm堆積した。通常の金属(Ni、Pt、Pdなど)を堆積する場合は、EB蒸着法を適用することができる。 As the gate electrode material, WN (tungsten nitride), Ni, Pt, or Pd can be applied. In this embodiment, 100 nm of WN was deposited by reactive sputtering using Ar: N 2 = 16.8: 50 (sccm), pressure P = 5 Pa (pascal), and input Pin = 300 W (watts). When depositing a normal metal (Ni, Pt, Pd, etc.), the EB vapor deposition method can be applied.
上述したとおり、本実施の形態に係る化合物半導体装置1の製造方法は、GaN層14と、GaN層14に積層された絶縁層16とを備えるIII−V族窒化物系化合物半導体装置1の製造方法であって、基板11上にバッファー層13を介してGaN層14を形成する工程と、GaN層14にIII族元素の窒化物とランタノイドの窒化物との混晶で構成される被覆層15を形成する工程と、開口部33wを有する酸化防止膜33を被覆層15の表面に形成する工程と、開口部33wに露出した被覆層15を酸化して酸窒化物の絶縁層16を形成する工程とを備える。
As described above, the method for manufacturing the
したがって、本実施の形態に係る化合物半導体装置1の製造方法は、GaN層14にIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶(被覆層15)を積層し、積層した混晶を少ないエネルギーで酸化して酸窒化物としての絶縁層16を形成することから、GaN層14と絶縁層16との間に発生する界面準位の発生数を抑制し、GaN層14でのキャリアの移動度を大きくし、優れた電気的特性を有する化合物半導体装置を製造することができる。
Therefore, in the method for manufacturing the
<実施の形態4>
実施の形態2に示した化合物半導体装置1s(実施例としての電界効果トランジスタ)の製造方法を本実施の形態に係る化合物半導体装置の製造方法として説明する。なお、本実施の形態に係る化合物半導体装置1sの製造方法の基本的な構成は、実施の形態3の化合物半導体装置1の製造方法と同様であるので、符号を援用し、主に異なる事項について説明する。
<Embodiment 4>
A method of manufacturing the compound semiconductor device 1s (field effect transistor as an example) shown in the second embodiment will be described as a method of manufacturing the compound semiconductor device according to the present embodiment. The basic configuration of the method for manufacturing compound semiconductor device 1s according to the present embodiment is the same as the method for manufacturing
なお、主に異なる事項は、実施の形態1での被覆層15を被覆層15sとし、実施の形態1での絶縁層16を絶縁層16sとしたことである。つまり、本実施の形態に係る化合物半導体装置1sの製造方法では、被覆層15s、絶縁層16sの製造工程が実施の形態3の場合と異なる。以下の説明では、工程の途中も含めて化合物半導体装置1sとして示す。
The main difference is that the
化合物半導体装置1sでは、基板11に下地層12、超格子バッファー層13(バッファー層13)、GaN層14、被覆層15sが積層形成される。
In the compound semiconductor device 1 s, the
下地層12は、AlN/Al0.2Ga0.8Nの積層構造であり、厚さは100nm/40nmである。超格子バッファー層13は、GaN/Al0.8Ga0.2Nの超格子層(1層のGaN層の厚さ20nm、1層のAlGaN層の厚さ5nmで、各層が10層繰り返される繰返し周期100で厚さ2500nmの超格子層。)である。なお、繰り返し周期は、所望のトータル膜厚に応じて変えることができる。
The
GaN層14は、例えばカーボンドープによって高抵抗化され、厚さは1μmとされている。被覆層15sは、DyN/Al0.2Ga0.8Nの超格子層(1層のDyN層の厚さ0.5nm、1層のAlGaN層の厚さ1nmで、各層が10層繰り返される繰り返し周期10で厚さ15nmの超格子層。)である。
The
被覆層15sの成長には、有機金属ガスに加えて原料ガスとしてトリシクロペンタジエニルディスプロシウム((Cp)3Dy))を用いた。有機金属ガスの流量を調整することで組成制御を施すことができる。
For the growth of the
上述したとおり、本実施の形態に係る化合物半導体装置1sの製造方法は、GaN層14と、GaN層14に積層された絶縁層16sとを備えるIII−V族窒化物系化合物半導体装置1sの製造方法であって、基板11上にバッファー層13を介してGaN層14を形成する工程と、GaN層14にIII族元素の窒化物とランタノイドの窒化物との混晶で構成される被覆層15を形成する工程と、開口部33wを有する酸化防止膜33を混晶の表面に形成する工程と、開口部33wに露出した被覆層15sを酸化して酸窒化物の絶縁層16sを形成する工程とを備える。
As described above, the method for manufacturing the compound semiconductor device 1 s according to the present embodiment manufactures the III-V group nitride compound semiconductor device 1 s including the
したがって、本実施の形態に係る化合物半導体装置1sの製造方法は、GaN層14にIII族元素の窒化物とIII族元素に比較して容易に酸化されやすいランタノイドの窒化物との混晶(被覆層15s)を積層し、積層した混晶を少ないエネルギーで酸化して酸窒化物としての絶縁層16sを形成することから、GaN層14と絶縁層16sとの間に発生する界面準位の発生数を抑制し、GaN層14でのキャリアの移動度を大きくし、優れた電気的特性を有する化合物半導体装置を製造することができる。
Therefore, in the method of manufacturing the compound semiconductor device 1 s according to the present embodiment, the mixed crystal (covering) of the nitride of the group III element and the lanthanoid nitride that is easily oxidized as compared with the group III element in the
なお、本実施の形態の化合物半導体装置1での界面準位は、従来の場合の5×1012に比較して、4×1010程度となり2桁の改善となる。
In addition, the interface state in the
また、本実施の形態に係る製造方法では、被覆層15を形成する工程は、III族元素の窒化物(Al0.2Ga0.8N)とランタノイドの窒化物(DyN)とを交互に積層して多層構造膜を形成する工程であり、絶縁層16sを形成する工程は、多層構造膜(被覆層15s)を酸化する工程である。
Further, in the manufacturing method according to the present embodiment, the step of forming the
したがって、本実施の形態に係る化合物半導体装置1sの製造方法は、III族元素の窒化物とランタノイドの窒化物との混晶(被覆層15s)を多層構造膜とすることで、III族元素の窒化物とランタノイドの窒化物との混晶を多層構造としないで酸化する場合(実施の形態3)に比較して酸化速度を大きくするので、短時間で容易に混晶(被覆層15s)を酸窒化物(絶縁層16s)に酸化する。
Therefore, in the method for manufacturing the compound semiconductor device 1s according to the present embodiment, the mixed crystal (covering
また、本実施の形態に係る製造方法では、ランタノイドの窒化物の各1層は、4分子層以下で形成されていることが望ましい。すなわち、本実施の形態に係る化合物半導体装置1sの製造方法は、ランタノイドの窒化物(例えばDyN)の結晶構造が安定化することを防止してIII族元素の窒化物(例えばAl0.2Ga0.8N)の結晶構造への影響を防止するので、III族元素の窒化物の結晶性を向上させる。 Further, in the manufacturing method according to the present embodiment, each one layer of the lanthanoid nitride is preferably formed of four or less molecular layers. That is, the manufacturing method of the compound semiconductor device 1s according to the present embodiment prevents the stabilization of the crystal structure of the lanthanoid nitride (for example, DyN) and the group III element nitride (for example, Al 0.2 Ga 0.8 N). ) To the crystal structure of the nitride of the group III element.
なお、実施の形態2で説明したとおり、化合物半導体装置1s(被覆層15s)に適用されるIII族元素の窒化物は、AlGaInNであることが望ましい。この構成によって、III族元素の窒化物としてInを含むことから、Inを含まないIII族元素の窒化物と比較してさらに低い酸化温度で酸化され、界面準位の発生をさらに抑制する。
As described in the second embodiment, the nitride of the group III element applied to the compound semiconductor device 1s (covering
1、1s 化合物半導体装置
11 基板
12 下地層
13 超格子バッファー層(バッファー層)
14 GaN層
15、15s 被覆層
16、16s 絶縁層(ゲート絶縁膜)
17 ソース領域(不純物領域)
18 ドレイン領域(不純物領域)
21 ソース電極
22 ドレイン電極
23 ゲート電極
31 表面保護膜
32 フォトレジスト膜
32w 開口部
33 酸化防止膜
33p 酸化防止マスク膜
33w、34w、35w、36w 開口部
34、35、36 フォトレジスト膜
SI イオン注入
1, 1s
14
17 Source region (impurity region)
18 Drain region (impurity region)
21
Claims (9)
前記絶縁層は、III族元素の窒化物とランタノイドの窒化物との混晶を酸化した酸窒化物で形成されていること
を特徴とする化合物半導体装置。 A III-V group compound semiconductor device comprising a GaN layer and an insulating layer stacked on the GaN layer,
The compound semiconductor device, wherein the insulating layer is formed of an oxynitride obtained by oxidizing a mixed crystal of a nitride of a group III element and a nitride of a lanthanoid.
前記絶縁層のバンドギャップは、前記GaN層のバンドギャップより大きいこと
を特徴とする化合物半導体装置。 The compound semiconductor device according to claim 1,
The compound semiconductor device, wherein a band gap of the insulating layer is larger than a band gap of the GaN layer.
前記酸窒化物は、前記III族元素の窒化物とランタノイドの窒化物とが交互に積層された多層構造膜を酸化して形成され、前記ランタノイドの窒化物の各1層は、4分子層以下で形成されていること
を特徴とする化合物半導体装置。 The compound semiconductor device according to claim 1, wherein:
The oxynitride is formed by oxidizing a multilayer structure film in which the nitride of the group III element and the lanthanoid nitride are alternately laminated, and each layer of the lanthanoid nitride is four molecular layers or less. A compound semiconductor device comprising:
前記ランタノイドは、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうちの少なくとも1つを含むこと
を特徴とする化合物半導体装置。 A compound semiconductor device according to any one of claims 1 to 3, wherein
The lanthanoid includes at least one of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and Lu.
前記III族元素の窒化物は、AlGaInNであること
を特徴とする化合物半導体装置。 A compound semiconductor device according to any one of claims 1 to 4, wherein
The compound semiconductor device, wherein the nitride of the group III element is AlGaInN.
表面側から前記GaN層に達する不純物領域で形成されたソース領域またはドレイン領域を備え、
前記絶縁層は、前記ソース領域および前記ドレイン領域の間でゲート絶縁膜として配置され、前記ソース領域および前記ドレイン領域の間の前記GaN層にチャネルが形成されること
を特徴とする化合物半導体装置。 A compound semiconductor device according to any one of claims 1 to 5,
A source region or a drain region formed of an impurity region reaching the GaN layer from the surface side;
The compound semiconductor device, wherein the insulating layer is disposed as a gate insulating film between the source region and the drain region, and a channel is formed in the GaN layer between the source region and the drain region.
基板上にバッファー層を介して前記GaN層を形成する工程と、
前記GaN層にIII族元素の窒化物とランタノイドの窒化物との混晶で構成される被覆層を形成する工程と、
開口部を有する酸化防止膜を前記被覆層の表面に形成する工程と、
前記開口部に露出した前記被覆層を酸化して酸窒化物の絶縁層を形成する工程とを備えること
を特徴とする化合物半導体装置の製造方法。 A manufacturing method of a group III-V nitride compound semiconductor device comprising a GaN layer and an insulating layer laminated on the GaN layer,
Forming the GaN layer on the substrate via a buffer layer;
Forming a coating layer composed of a mixed crystal of a group III element nitride and a lanthanoid nitride on the GaN layer;
Forming an antioxidant film having an opening on the surface of the coating layer;
And a step of oxidizing the coating layer exposed in the opening to form an insulating layer of oxynitride.
前記被覆層を形成する工程は、III族元素の窒化物とランタノイドの窒化物とを交互に積層して多層構造膜を形成する工程であり、
前記絶縁層を形成する工程は、前記多層構造膜を酸化する工程であること
を特徴とする化合物半導体装置の製造方法。 It is a manufacturing method of the compound semiconductor device according to claim 7,
The step of forming the coating layer is a step of alternately laminating a nitride of a group III element and a nitride of a lanthanoid to form a multilayer structure film,
The method of manufacturing a compound semiconductor device is characterized in that the step of forming the insulating layer is a step of oxidizing the multilayer structure film.
前記ランタノイドの窒化物の各1層は、4分子層以下で形成されていること
を特徴とする化合物半導体装置の製造方法。 A method of manufacturing a compound semiconductor device according to claim 8,
Each layer of the lanthanoid nitride is formed of four or less molecular layers. A method for manufacturing a compound semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245546A JP2012099617A (en) | 2010-11-01 | 2010-11-01 | Compound semiconductor device and method for manufacturing compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245546A JP2012099617A (en) | 2010-11-01 | 2010-11-01 | Compound semiconductor device and method for manufacturing compound semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012099617A true JP2012099617A (en) | 2012-05-24 |
Family
ID=46391210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245546A Pending JP2012099617A (en) | 2010-11-01 | 2010-11-01 | Compound semiconductor device and method for manufacturing compound semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012099617A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10516042B2 (en) | 2013-10-15 | 2019-12-24 | Enkris Semiconductor, Inc. | III group nitride semiconductor device and manufacturing method thereof |
-
2010
- 2010-11-01 JP JP2010245546A patent/JP2012099617A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10516042B2 (en) | 2013-10-15 | 2019-12-24 | Enkris Semiconductor, Inc. | III group nitride semiconductor device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI525827B (en) | Semiconductor structure and method of forming the same, and compound semiconductor structure | |
JP5495257B2 (en) | Group III nitride field effect transistor and method of manufacturing the same | |
JP5088325B2 (en) | Compound semiconductor device and manufacturing method thereof | |
EP3413353A1 (en) | Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof | |
WO2009116283A1 (en) | Semiconductor device and method for manufacturing said device | |
JP6305596B1 (en) | Semiconductor device and manufacturing method thereof | |
US7037817B2 (en) | Semiconductor device and method for fabricating the same | |
JP2010153837A (en) | GaN-BASED FIELD-EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME | |
JP2011044647A (en) | Group-iii nitride-based field-effect transistor and method of manufacturing the same | |
JP5468301B2 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
JP2019012827A (en) | Gallium nitride semiconductor device and manufacturing method therefor | |
JP2013168433A (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
JP2008270836A (en) | Semiconductor device | |
JP2013065612A (en) | Nitride semiconductor device and manufacturing method of the same | |
JP5101143B2 (en) | Field effect transistor and manufacturing method thereof | |
JP2013149732A (en) | Hetero junction field effect transistor and manufacturing method of the same | |
US20140021514A1 (en) | Nitride-based semiconductor device | |
JP2013055224A (en) | Semiconductor device and manufacturing method therefor | |
JP3984471B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6650867B2 (en) | Method for manufacturing heterojunction field effect transistor | |
JP5463529B2 (en) | Method for manufacturing field effect transistor | |
JP2012099617A (en) | Compound semiconductor device and method for manufacturing compound semiconductor device | |
US9236441B2 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
JP4850410B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP6968404B2 (en) | Group III nitride semiconductor device and its manufacturing method |