JP2012090293A - 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 - Google Patents
高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 Download PDFInfo
- Publication number
- JP2012090293A JP2012090293A JP2011254111A JP2011254111A JP2012090293A JP 2012090293 A JP2012090293 A JP 2012090293A JP 2011254111 A JP2011254111 A JP 2011254111A JP 2011254111 A JP2011254111 A JP 2011254111A JP 2012090293 A JP2012090293 A JP 2012090293A
- Authority
- JP
- Japan
- Prior art keywords
- rate
- code
- punctured
- node
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
【解決手段】基本グラフを複製すること、置換されたグラフ作成するために該基本グラフの複製における同一型の辺の端点を置換すること、及び置換されたグラフ中の系統的入力ノードとそれ等に連結される辺を切り取ること、を具備する、高レート・プロトグラフから低レート・プロトグラフ生成するための方法及び装置。符号語ビットの部分集合をパンクチュアすることを具備する低−レート符号から高−レート符号を生成するための方法及び装置、ここで符号語ビットの部分集合をパンクチュアするステップは、先行符号から所望の符号を求めるために、正則−非正則パンクチュアリング、ここで、パンクチュアリング・パターンは、先行の符号に関して出来る限り正則である、ランダム・パンクチュアリング、或いはプログレッシブ・ノード・パンクチュアリングを具備する。
【選択図】図15A
Description
第1の実施形態では、本特許出願は、構造化低レートLDPC符号を生成するための系統的な簡易方法を具備する。これ等の低レート符号は、標準的なターボ符号よりも性能が優れていると言え、そして高速並列復号にとって馴染みやすい固有の構造を有することが出来る。これ等の符号は、平均白色ガウス雑音(average white Gaussian noise)(AWGN)チャネルについて高性能を有しそして消去及びパンクチュアリングに対して頑健である。即ち、これ等の低レート構造化されたLDPC符号は、消去チャネルについての高性能と同様にAWGNチャネルについての低閾値を有することが出来る。これ等の符号は、高スループット・アプリケーションに対しても好適である。これ等の符号は、ハイブリッドARQアプリケーションにおける使用のためのレート・コンパチブル・ファミリーにおける親符号としての役を務めることが出来る。
これ等の符号を生成するとき、下記の仮定が行われる。
本特許出願は、高スループットを持つハイブリッドARQアプリケーションにとって好適なレート・コンパチブル(rate compatible)(RC)LDPC符号ファミリーを生成することに向けられる。レート・コンパチブル符号は、種々異なるレートを持つ入れ子にされた符号のファミリーであって、そこでは、より高レートの符号からの符号語のビットは、より低レートの符号中に埋め込まれ、従って、単一の符号器/復号器対を利用して符号化されることが出来る。換言すれば、所与のレートを持つ符号の1つの符号語の全ビットは、どの低レート符号の符号語の1つの中にも現れる。レート・コンパチブル符号は、順方向誤り訂正を持つ自動再送要求(automatic repeat request with forward error correction)(ARQ/FEC)システムのような、再送要求を考慮するパケット・データ・システムに特に関係して、高度なフレキシビリティを持つ望ましいスループット効率を達成する。
LDPC符号をパンクチュアするとき一般的には、レートRp=k/nのLDPC符号を採用する、ここで、k及びnはそれぞれ情報ブロック及び符号語の長さである。新しいレートを持つ符号を生成するために、符号語中のビット30の部分集合をパンクチュアして、パンクチュアされていないビットを受信機2610に送る。復号器557は、符号語中のパンクチュアされたビット30の位置を知っていると仮定される。
プロトグラフ10について正則パンクチュアリングを実行する代わりに、リフトされたグラフ10中の冗長変数ノード20を正則にパンクチュアすることが出来る。これは、要求されるレートの任意のファミリーを選択する柔軟性を与える。パンクチュアリング・パターンは、該ファミリー中の先行符号に関して可能な限り正則である。より高いレートに対しては、親符号に関して更に非正則かつランダムになる。C{Rm}は、レートRmを持つレート・コンパチブル・ファミリーにおける符号を表すとする。正則−非正則パンクチュアリング法200は、図12の流れ図で図説される下記のステップを実行する。
ステップ240−個数pmを計算する、ここで、pmは先行のレートRm−1から所望のレートRmへ行くためにパンクチュアされるべき変数ノード20の個数である。即ち、
pm=Floor(N−(N−C)/Rm−N_tm−1) 数式2
ここで、Rmは所望のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノード20の個数とチェック・ノード25の個数であり、N_tm−1は符号C{Rm−1}に対応するリフトされたグラフ10中のパンクチュアされる変数ノード20の総個数であり、そして、Floor()はカッコ内の数に等しいかそれより小さい最大の整数を戻す関数である床関数を表す。
数式3
ステップ256−beta=rm−1−alpha(pm−1)−pm
数式4
ステップ260−要素数50rm−1のパンクチュアされていない集合の関数alpha52及び関数beta54であるパターンをパンクチュアする。下記は、パンクチュアされていない集合のパンクチュアされるべきそのようなパターンの一例である。
数式5
N1,N2,…Np_mは、要素数rm−1のパンクチュアされていない冗長ノード20の集合内のパンクチュアされる変数ノード20の指標である。即ち、我々は、1つのノード20をパンクチュアして、alphaノード20をパンクチュアさせずに残す。我々は、これを、pm番目の変数ノード20をパンクチュアするまで繰り返す。これは、集合の最後にbetaノード20をパンクチュアさせずに残す。
前記の実施形態で示されたように、正則−非正則パンクチュアリング・パターンは、必ずしも常に理想的な符号ファミリーを結果としてもたらすとは云えない。パンクチュアされたノード20は、復号アルゴリズムの観点からは消去として扱われるが故に、親符号は、消去チャネルと同様にAWGNチャネル上でも良好な性能を有することが好ましい。パンクチュアされていない冗長変数ノード20についてのランダム・パンクチュアリングは、消去チャネル上ではランダム雑音のように見え、そして、パンクチュアされた変数ノード20は、もし該符号が消去チャネル上で良好な性能を有するならば、復元される。しかしながら、先行技術では、消去チャネルの解析に従うことは、カットオフ・レートRcがあって、それは、符号の次数分布と親符号のレートに依存し、その結果、密度発展法では、良く機能するレートR>Rcを持つ符号を、親符号をパンクチュアすることによっては、見つけることが出来ない、ということを示すことが理解された。
ステップ330−C{Rm−1}中にパンクチュアされていない変数冗長ノード20Vrの集合、T、を見つける、ここに、C{Rm−1}はレートRm−1を持つ符号を表す。Rm−1は、これは新しい所望のレートRmを創成するためにパンクチュアされる先行のレートである、ということを表す。
もし肯ならば、その場合、
ステップ360−この再構成された符号の新しいAWGN SNR閾値([0062]参照)を、−INFからSNRの初期化されたSNR値、win_snrに亘り、繰り返し検索する。1つの実施形態では、これは、SNR範囲を繰り返し二分して試行SNRを選択することによって行われ、そして、該試行SNRが密度発展法の下で誤り確率ゼロを達成するかどうかを調べる。該プロセスは、所望のSNR精度が達成されるまで繰り返される。win_snrは、ゼロ誤りを達成するこの符号の閾値になるようにリセットされる。(新しいwin_snr値が古い値よりも小さいことを観察することが出来る。)
ステップ365−この再構成された符号をwinner符号にセットする。
別の実施形態は、プログレッシブ・ノード・パンクチュアリング法400を使用する。プログレッシブ・ノード・パンクチュアリング法400を用いると、所定の設計レートに対して、パンクチュアリング・パターンを順次選ぶ、即ち、
条件A−グラフ10において、唯1つのパンクチュアされる変数ノード20に連結される、チェック・ノード25Cの個数を最大化する。他方、
条件B−それぞれのチェック・ノード25に連結されているパンクチュアされる変数ノードの平均個数を最小化する。及び
条件C−唯1つのパンクチュアされる変数ノード20に連結されるチェック・ノード25と、他のパンクチュアされる変数ノード20との間の連結度を最大化する。
ステップ422−(冗長変数ノード20に連結される)それぞれのチェック・ノード25に対して、F(C)=チェック・ノード25に連結されているパンクチュアされた冗長変数ノード20の個数、を計算する。(F(C)=1は、チェック・ノード25が唯1つのパンクチュアされた変数ノード20に連結されることを意味する。)
ステップ424−パンクチュアされていない冗長変数ノード20の集合Rを見つける。
ステップ428−それぞれのパンクチュアされていない冗長変数ノード20に対して下記を計算する。
即ち、H(Vr)は、チェック・ノード25に連結されているパンクチュアされる変数ノード20の合計個数であって、ここに、チェック・ノード25は、パンクチュアされていない冗長変数ノード20に連結される。
即ち、もし唯1つのパンクチュアされていない冗長変数ノード20がG(Vr)の最小値を有し且つステップ4aで見つけられる集合Tの大きさが1であるならば、その場合このステップでパンクチュアされるべき変数ノード20を該集合T中に見つけられる該単一の変数ノード20であると設定する。
もし|T|>1ならば、ステップ436−439を実行する 数式11
即ち、もしステップ432で見つけられる集合T中に複数個の変数ノード20があるならば、ステップ436−439を実行する。
U={Vrin T|H(Vr)=min[H(Vr)|Vrin T]} 数式12を見つける。
即ち、もしステップ436で見つけられる部分集合の大きさが1であるならば、その場合パンクチュアされる変数ノード20を該集合U中の該単一の変数ノード20であると設定する。
もし|U|>1ならば、VpをUから無作為に選択する 数式14
即ち、もしステップ436で見つけられる集合Uの大きさが1より大きいならば、その場合パンクチュアされるべき変数ノード20をステップ436で得られた部分集合U中のパンクチュアされていない変数ノード20から無作為に選択する。
即ち、次の反復に移行する。パンクチュアされるべき次のノードを見つける。反復は、p=pmのとき、即ちこのレートでパンクチュアされるべき全てのノードがパンクチュアされてしまったとき、終了する。
グラフ10gのパンクチュアリング・スコア、Sg、は、パンクチュアされる隣接変数ノード20を唯1つ有する全てのチェック・ノード25のパンクチュアリング・スコアの合計である。
パンクチュアリング・スコアは、1つのパンクチュアされる変数ノード20を持つチェック・ノード25が、複数のパンクチュアされる変数ノード20を持つ、他のチェック・ノード25にいかに良く連結されるか、ということを推量するための近似的且つ効果的方法である。このようにして、プログレッシブ・ノード・パンクチュアリング法400は、条件Cを実施するために下記に列記される後続ステップを実行することによって変形される。
ステップ450−パンクチュアされる変数ノード20を唯1つ持つチェック・ノードと、他のパンクチュアされる変数ノード20との間の連結度を、ステップ452−459を実行することによって、最大化する。
即ち、グラフ10gのパンクチュアリング・スコア、Sg、を最初の反復、t=1、においてゼロに初期化する。
ステップ454−ランダム・シードを変更する。
(最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択する)、即ち、もし所望のパンクチュアされた符号Ct{Rm}に関連付けられるグラフ10のパンクチュアリング・スコアが、反復t−1において、先行グラフ10のパンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択する。
即ち、次の反復に移行する。
良い、しかし、その代わりに、プロセッサは、任意の通常のプロセッサ、制御器、マイクロ制御器、プログラム可能な論理デバイス、論理素子の配列、或いはステート・マシンであって良い。ソフトウェア・モジュールは、RAMメモリ、フラッシュ・メモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハード・デイスク、リムーバブル・ディスク、CD−ROM、或いは他の任意の公知の記憶媒体形式、中に常駐することが出来る。記憶媒体から情報を読み、記憶媒体に情報を書くために、例示的なプロセッサは、都合よく記憶媒体と結合される。それに代わって、記憶媒体は、プロセッサと一体になることも出来る。プロセッサと記憶媒体は、ASICの中に常駐することが可能である。該ASICは、電話機又は他の利用者端末の中に常駐することが出来る。それに代わって、プロセッサと記憶媒体が電話機又は他の利用者端末の中に常駐することが出来る。プロセッサは、DSPとマイクロプロセッサの組合せとして、或いはDSPコアと結合する2つのマイクロプロセッサ、等々として実現されることが出来る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[付記]
[1] 高レート・プロトグラフから低レート・プロトグラフを生成する方法であって、
基本グラフを複製すること、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換すること、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取ること
を具備する方法。
[2] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記ステップは、前記基本グラフのガース(girth)を最大化するためにプログレッシブ辺増加法(progressive edge growth method)を使用することを更に具備する、[1]の方法。
[3] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記ステップは、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定することを更に具備する、[1]の方法。
[4] 系統的入力ノードを切り取る前記ステップは、(N−C)(m−2)個の系統的入力ノードを切り取ることを更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望の基準レートを表す、[1]の方法。
[5] 系統的入力ノードを切り取る前記ステップは、pK(R B −R L )/{R B (1−R L )}個の系統的入力ノードとそれ等に連結される該辺とを切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、R B は所望の基準レートであり、及びR L は設計レートである、[1]の方法。
[6] 前記切り取られた置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化することを更に具備する、[1]の方法。
[7] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記ステップは、前記置換するステップを繰り返すことを更に具備する、[2]の方法。
[8] 前記プログレッシブ辺増加法は、循環(circulant)PEG法である、[2]の方法。
[9] 基本グラフを複製する前記ステップは、前記基本グラフをm−1回複製することを具備する、[5]の方法。
[10] 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換する前記ステップは、
前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用すること、
置換する前記ステップを繰り返すこと、及び
もし該プログレッシブ辺増加法がランダム・シード(random seed)を含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出すること
を更に具備する前記ステップである、[9]の方法。
[11] 符号語ビットの部分集合をパンクチュアすること、
を具備する、低−レート符号から高−レート符号を生成する方法。
[12] 前記低−レート符号は、親符号である、[11]に従う低−レート符号から高−レート符号を生成する方法。
[13] 符号語ビットの部分集合をパンクチュアする前記ステップは、符号語ビットの前記部分集合を正則−非正則パンクチュアすることを具備し、正則−非正則パンクチュアする該ステップは、
所望の基準レートを持つ親符号を選択すること、
所望のレートの集合中のそれぞれのレートに対して先行符号中のパンクチュアされていない変数ノードの集合を見つけること、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算すること、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaとを計算すること、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアすること、
を具備する該ステップである、[11]に従う低−レート符号から高−レート符号を生成する方法。
[14] 符号語ビットの部分集合をパンクチュアする前記ステップは、変数ノードを無作為にパンクチュアすることを具備する、[11]に従う低−レート符号から高−レート符号を生成する方法。
[15] 符号語ビットの部分集合をパンクチュアする前記ステップは、
先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアすること、
を具備する前記ステップである、[11]に従う低−レート符号から高−レート符号を生成する方法。
[16] 前記親符号は、
基本グラフを複製すること、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換すること、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取ること
によって生成される前記親符号である、[12]に従う低−レート符号から高−レート符号を生成する方法。
[17] 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する前記ステップは、下記の数式を使用する:
p m =Floor(N−(N−C)/R m −N_t m−1 )
ここに、p m はパンクチュアされるべき変数ノードの個数であり、R m は該所望のレートであり、R m−1 は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_t m−1 は先行符号C{R m−1 }に対応する該リフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、[13]に従う低−レート符号から高−レート符号を生成する方法。
[18] 該パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する前記ステップは、下記の数式を使用する:
alpha=Floor[(r m−1 −p m )/(p m −1)]及び
beta=r m−1 −alpha(p m −1)−p m ,
ここに、p m はパンクチュアされるべき変数ノードの個数であり、r m−1 は先行符号C{R m−1 }中のパンクチュアされていない冗長変数ノードの該集合の要素数(cardinality)であり、R m−1 は先行のレートであり、そして、Floor()は床関数を表す、[13]に従う低−レート符号から高−レート符号を生成する方法。
[19] 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする前記ステップは、パターン[N 1 {alphaノード}N 2 {alphaノード}…N m {betaノード}]、を使用することを具備する、ここに、N 1 ,N 2 ,…N p_m は要素数r m−1 のパンクチュアされていない冗長ノードの該集合内の該パンクチュアされる変数ノードの指標である、[13]に従う低−レート符号から高−レート符号を生成する方法。
[20] 符号語ビットの前記部分集合を無作為に検索することを更に具備し、無作為に検索する前記ステップは、
1)所望の基準レートを持つ親符号を選択すること、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化すること、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つけること、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算すること、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択すること、
6)前記選択された個数の変数ノードをパンクチュアすることによって該先行のレートから符号を構成すること、
7)前記構成された符号が該初期化された該信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法(density evolution)を実行すること、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索すること、前記構成された符号をwinner符号として設定すること、及び、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定すること、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為に検索することを繰り返すこと
を具備する前記ステップである、[14]に従う低−レート符号から高−レート符号を生成する方法。
[21] 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする前記ステップは、
要素数r m−1 のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアすること、ここで、r m−1 は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記ステップである、[15]に従う低−レート符号から高−レート符号を生成する方法。
[22] 前記構成された符号の新しい閾値を繰り返し検索する前記ステップは、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分すること、
b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断すること、及び
c)前記信号対雑音比で所望の精度が達成されるまでステップaとbを繰り返すことを具備する前記ステップである、[20]に従う低−レート符号から高−レート符号を生成する方法。
[23] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算すること、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの前記集合を見つけること、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算すること、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算すること、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、
により初期化するステップを具備する前記ステップである、[21]に従う低−レート符号から高−レート符号を生成する方法。
[24] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアするステップを更に具備する、[23]に従う低−レート符号から高−レート符号を生成する方法。
[25] このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つける前記ステップは、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つけること、
b)もしステップaの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードを該第2集合内の該ノードであると設定すること、
c)もしステップaの前記第2集合の前記パンクチュアされていない変数ノードの該個数が>1であるならば、ステップc1−ステップc4を実行する、
c1)ステップaからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つけること、そこでは前記パンクチュアされていない変数ノードに連結される前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の該合計は最小である、
c2)もしステップc1の前記部分集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、前記パンクチュアされる変数ノードをステップc1の該部分集合内の1つのノードに設定すること、
c3)もしステップc1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、ステップc1からの該部分集合内の前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択すること、及び c4)前記選択された変数ノードをパンクチュアすること、そして前記パンクチュアされた選択済み変数ノードをパンクチュアされていない変数ノードの該集合からパンクチュアすること
を具備する前記ステップである、[24]に従う低−レート符号から高−レート符号を生成する方法。
[26] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、更新するステップを更に具備し、更新する該ステップは、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新すること、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新すること、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新すること、ここで、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される、
を具備する該ステップである、[25]に従う低−レート符号から高−レート符号を生成する方法。
[27] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化するステップを更に具備する、[26]に従う低−レート符号から高−レート符号を生成する方法。
[28] 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する前記ステップは、
パンクチュアリング・スコアをゼロに初期化すること、
ランダム・シードを変更すること、
前記所望のパンクチュアされる符号を得るために、前記先行符号について[15][21][23][24]及び[25]の前記諸ステップを実行すること、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算すること、及び
もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択すること
を具備する前記ステップである、[27]に従う低−レート符号から高−レート符号を生成する方法。
[29] 高レート・プロトグラフから低レート・プロトグラフを生成するための手段であって、
基本グラフを複製するための手段、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換するための手段、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取るための手段、
を具備する手段。
[30] 前記基本グラフの前記複製中の同一型の辺の端点を置換するための前記手段は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用するための手段を更に具備する、[29]の手段。
[31] 前記基本グラフの前記複製中の同一型の辺の端点を置換するための前記手段は、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定するための手段を更に具備する、[29]の手段。
[32] 系統的入力ノードを切り取るための前記手段は、(N−C)(m−2)個の系統的入力ノードを切り取るための手段を更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望の基準レートを表す、[29]の手段。
[33] 系統的入力ノードを切り取る前記ステップは、pK(R B −R L )/{R B (1−R L )}個の系統的入力ノードとそれ等に連結される辺を切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、R B は所望の基準レートであり、及びR L は設計レートである、[29]の手段。
[34] 前記切り取られた置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化することを更に具備する、[29]の手段。
[35] 前記基本グラフの前記複製中の同一型の辺の端点を置換するための前記手段は、前記置換することを繰り返すための手段を更に具備する、[30]の手段。
[36] 前記プログレッシブ辺増加法は、循環PEG法である、[30]の手段。
[37] 基本グラフを複製するための前記手段は、前記基本グラフをm−1回複製するための手段を具備する、[32]の手段。
[38] 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換するための前記手段は、
前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用するための手段、
前記置換することを繰り返すための手段、及び
もし該プログレッシブ辺増加法がランダム・シードを含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出するための手段
を更に具備する前記手段である、[37]の手段。
[39] 符号語ビットの部分集合をパンクチュアするための手段を具備する、低−レート符号から高−レート符号を生成するための手段。
[40] 前記低−レート符号は、親符号である、[39]に従う低−レート符号から高−レート符号を生成するための手段。
[41] 符号語ビットの部分集合をパンクチュアするための前記手段は、符号語ビットの前記部分集合を正則−非正則パンクチュアするための手段を具備し、正則−非正則パンクチュアするための該手段は、
所望の基準レートを持つ親符号を選択するための手段、
所望のレートの集合内のそれぞれのレートに対して先行符号中にパンクチュアされていない変数ノードの集合を見つけるための手段、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算するための手段、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaとを計算するための手段、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアするための手段、
を具備する該手段である、[39]に従う低−レート符号から高−レート符号を生成するための手段。
[42] 符号語ビットの部分集合をパンクチュアするための前記手段は、変数ノードを無作為にパンクチュアするための手段を具備する、[39]に従う低−レート符号から高−レート符号を生成するための手段。
[43] 符号語ビットの部分集合をパンクチュアするための前記手段は、先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアするための手段を具備する、[39]に従う低−レート符号から高−レート符号を生成するための手段。
[44] 前記親符号は、
基本グラフを複製するための手段、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換するための手段、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取るための手段
によって生成される前記親符号である、[40]に従う低−レート符号から高−レート符号を生成するための手段。
[45] 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算するための前記手段は、下記の数式を使用する:
p m =Floor(N−(N−C)/R m −N_t m−1 )
ここに、p m はパンクチュアされるべき変数ノードの個数であり、R m は該所望のレートであり、R m−1 は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_t m−1 は先行符号C{R m−1 }に対応する該リフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、
[41]に従う低−レート符号から高−レート符号を生成するための手段。
[46] 該パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算するための前記手段は、下記の数式を使用する:
alpha=Floor[(r m−1 −p m )/(p m −1)]、及び
beta=r m−1 −alpha(p m −1)−p m
ここに、p m はパンクチュアされるべき変数ノードの個数であり、r m−1 は先行符号C{R m−1 }中のパンクチュアされていない冗長変数ノードの該集合の要素数であり、R m−1 は先行のレートであり、そして、Floor()は床関数を表す、
[41]に従う低−レート符号から高−レート符号を生成するための手段。
[47] 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアするための前記手段は、パターン[N 1 {alphaノード}N 2 {alphaノード}…N m {betaノード}]を使用するための手段を具備する、ここに、N 1 ,N 2 ,…N p_m は要素数r m−1 のパンクチュアされていない冗長ノードの集合内のパンクチュアされる変数ノードの指標である、[41]に従う低−レート符号から高−レート符号を生成するための手段。
[48] 符号語ビットの前記部分集合を無作為に検索するための手段を更に具備し、該無作為に検索するための該手段は、
1)所望の基準レートを持つ親符号を選択するための手段、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化するための手段、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つけるための手段、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算するための手段、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択するための手段、
6)前記選択された個数の変数ノードをパンクチュアすることによって先行のレートから符号を構成するための手段、
7)前記構成された符号が初期化された信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法を実行するための手段、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索するための、前記構成された符号をwinner符号として設定するための、及び、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定するための手段、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為検索を繰り返すための手段。
を具備する該手段である、[42]に従う低−レート符号から高−レート符号を生成するための手段。
[49] 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアするための前記手段は、
要素数r m−1 のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアするための手段、ここでr m−1 は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記手段である、[43]に従う低−レート符号から高−レート符号を生成するための手段。
[50] 前記構成された符号の新しい閾値を繰り返し検索するための前記手段は、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分するための手段、 b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断するための手段、及び
c)前記信号対雑音比で所望の精度が達成されるまで手段aとbとを繰り返すための手段
を具備する前記手段である、[48]に従う低−レート符号から高−レート符号を生成するための手段。
[51] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算するための手段、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの集合を見つけるための手段、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算するための手段、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算するための手段、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、により初期化するための手段を具備する前記手段である、[49]に従う低−レート符号から高−レート符号を生成するための手段。
[52] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアするための手段を更に具備する、[51]に従う低−レート符号から高−レート符号を生成するための手段。
[53] このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけるための前記手段は、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つけるための手段、
b)もし手段aの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードは、該第2集合内の該ノードであると設定するための手段、
c)もし手段aの前記第2集合に属する前記パンクチュアされていない変数ノードの該個数が>1であるならば、手段c1−手段c4を実行するための手段、
c1)手段aからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つけるための手段、そこでは前記パンクチュアされていない変数ノードに連結されている前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の合計は最小である、
c2)もし手段c1で得た前記部分集合内の前記パンクチュアされていない変数ノードの個数が1であるならば、前記パンクチュアされる変数ノードを手段c1における該部分集合内の1つのノードに設定するための手段、
c3)もし手段c1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、手段c1からの前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択するための手段、及び
c4)前記選択された変数ノードをパンクチュアするための手段及び、そして前記パンクチュアされた選択済み変数ノードをパンクチュアされていない変数ノードの該集合からパンクチュアするための手段
を具備する前記手段である、[52]に従う低−レート符号から高−レート符号を生成するための手段。
[54] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、更新するための手段を更に具備し、更新するための該手段は、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新するための手段、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新するための手段、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新するための手段、ここで、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される、
を具備する更新するための該手段である、[53]に従う低−レート符号から高−レート符号を生成するための手段。
[55] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化するための手段を更に具備する、[54]に従う低−レート符号から高−レート符号を生成するための手段。
[56] 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化するための前記手段は、
パンクチュアリング・スコアをゼロに初期化するための手段、
ランダム・シードを変更するための手段、
前記所望のパンクチュアされる符号を得るために、前記先行符号について[43][49][51][52]及び[53]の前記手段を実行するための手段、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算するための手段、及び
もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択するための手段
を具備する前記手段である、[55]に従う低−レート符号から高−レート符号を生成するための手段。
[57] 高レート・プロトグラフから低レート・プロトグラフを生成する符号器であって、該符号器はメモリを具備し、ここにおいて、前記符号器は前記メモリ内に記憶されるソフトウェア命令を実行するために適応させられ、該命令は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取る、
を具備する該命令である、符号器。
[58] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用することを更に具備する、[57]の符号器。
[59] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定することを更に具備する、[57]の符号器。
[60] 系統的入力ノードを切り取る前記命令は、(N−C)(m−2)個の系統的入力ノードを切り取ることを更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望のレートを表す、[57]の符号器。
[61] 系統的入力ノードを切り取る前記命令は、pK(R B −R L )/{R B (1−R L )}個の系統的入力ノードとそれ等に連結される該辺を切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、R B は所望の基準レートであり、及びR L は設計レートである、[57]の符号器。
[62] 前記切り取られた置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化する命令を更に具備する、[57]の符号器。
[63] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返すことを更に具備する、[58]の符号器。
[64] 前記プログレッシブ辺増加法は循環PEG法である、[58]の符号器。
[65] 基本グラフを複製する前記命令は、前記基本グラフをm−1回複製することを具備する、[60]の符号器。
[66] 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換する前記命令は、 前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返す、及び
もし該プログレッシブ辺増加法がランダム・シードを含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出する
を更に具備する命令である、[65]の符号器。
[67] 低レート符号から高レート符号を生成する符号器であって、
メモリを具備し、ここにおいて、前記符号器は、前記メモリ内に記憶される命令を実行するために適応させられ、該命令は、
符号語ビットの部分集合をパンクチュアする、
を具備する該命令である、符号器。
[68] 前記低レート符号は親符号である、[67]に従う低レート符号から高レート符号を生成する符号器。
[69] 符号語ビットの部分集合をパンクチュアする前記命令は、符号語ビットの前記部分集合を正則−非正則パンクチュアすることを具備し、正則−非正則パンクチュアする該命令は、
所望の基準レートを持つ親符号を選択する、
所望のレートの集合中のそれぞれのレートに対して先行符号中にパンクチュアされていない変数ノードの集合を見つける、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする
を具備する該命令である、[67]に従う低−レート符号から高−レート符号を生成する符号器。
[70] 符号語ビットの部分集合をパンクチュアする前記命令は、変数ノードを無作為のパンクチュアを具備する、[67]に従う低−レート符号から高−レート符号を生成する符号器。
[71] 符号語ビットの部分集合をパンクチュアする前記命令は、
先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアすること、
を具備する前記命令である、[67]に従う低−レート符号から高−レート符号を生成する符号器。
[72] 前記親符号は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取る命令を実行することによって生成される前記親符号である、[68]に従う低−レート符号から高−レート符号を生成する符号器。
[73] 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する前記命令は、下記の数式を使用する:
p m =Floor(N−(N−C)/R m −N_t m−1 )
ここに、p m はパンクチュアされるべき変数ノードの個数であり、R m は所望のレートであり、R m−1 は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_t m−1 は先行符号C{R m−1 }に対応する該リフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、[69]に従う低−レート符号から高−レート符号を生成する符号器。
[74] パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する前記命令は、下記の数式を使用する:
alpha=Floor[(r m−1 −p m )/(p m −1)]、及び
beta=r m−1 −alpha(p m −1)−p m
ここに、p m はパンクチュアされるべき変数ノードの個数であり、r m−1 は先行符号C{R m−1 }中のパンクチュアされていない冗長変数ノードの集合の要素数であり、R m−1 は先行のレートであり、そして、Floor()は床関数を表す、[69]に従う低−レート符号から高−レート符号を生成する符号器。
[75] 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする前記命令は、パターン[N 1 {alphaノード}N 2 {alphaノード}…N m {betaノード}]を使用することを具備する、ここに、N 1 ,N 2 ,…N p_m は要素数r m−1 のパンクチュアされていない冗長ノードの該集合内のパンクチュアされる変数ノードの指標である、[69]に従う低−レート符号から高−レート符号を生成する符号器。
[76] 符号語ビットの前記部分集合を無作為に検索する命令を更に具備し、無作為に検索する前記命令は、
1)所望の基準レートを持つ親符号を選択する、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化する、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つける、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択する、
6)前記選択された個数の変数ノードをパンクチュアすることによって先行のレートから符号を構成する、
7)前記構成された符号が該初期化された該信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法を実行する、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索し、前記構成された符号をwinner符号として設定し、そして、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定する、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為に検索することを繰り返す、
を具備する前記命令である、[70]に従う低−レート符号から高−レート符号を生成する符号器。
[77] 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする前記命令は、
要素数r m−1 のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアすること、ここで、r m−1 は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記命令である、[71]に従う低−レート符号から高−レート符号を生成する符号器。
[78] 前記構成された符号の新しい閾値を繰り返し検索する前記命令は、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分する、
b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断する、及び
c)前記信号対雑音比で所望の精度が達成されるまでステップaとbを繰り返す
を具備する前記命令である、[76]に従う低−レート符号から高−レート符号を生成する符号器。
[79] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの前記集合を見つける、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算する、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、
により初期化する命令を具備する前記命令である、[77]に従う低−レート符号から高−レート符号を生成する符号器。
[80] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアする命令を更に具備する、[79]に従う低−レート符号から高−レート符号を生成する符号器。
[81] この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つける前記命令は、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つける、
b)もしステップaの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードは該第2集合内の該ノードであると設定する、
c)もしステップaの前記第2集合の前記パンクチュアされていない変数ノードの個数が>1であるならば、命令c1−命令c4を実行する、
c1)命令aからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つける、そこでは前記パンクチュアされていない変数ノードに連結されている前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の該合計は最小である、
c2)もし命令c1からの前記部分集合内の前記パンクチュアされていない変数ノードの該個数が1であるならば、前記パンクチュアされる変数ノードをステップc1の該部分集合内の1つのノードに設定すること、
c3)もし命令c1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、命令c1からの該部分集合内の前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択する、及び
c4)前記選択された変数ノードをパンクチュアして、前記選択されパンクチュアされた変数ノードをパンクチュアされていない変数ノードの集合からパンクチュアすることを具備する前記命令である、[80]に従う低−レート符号から高−レート符号を生成する符号器。
[82] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、更新する命令を更に具備し、更新する該命令は、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新する、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新する、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新する、ここで前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される
を具備する該命令である、[81]に従う低−レート符号から高−レート符号を生成する符号器。
[83] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する命令を更に具備する、[82]に従う低−レート符号から高−レート符号を生成する符号器。
[84] 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する前記命令は、
パンクチュアリング・スコアをゼロに初期化する、
ランダム・シードを変更する、
前記所望のパンクチュアされる符号を得るために、前記先行符号について[71][77][79][80]及び[81]の諸命令の前記諸ステップを実行する、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算する、及び もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択する
を具備する前記命令である、[83]に従う低−レート符号から高−レート符号を生成する符号器。
[85] 高レート・プロトグラフから低レート・プロトグラフを生成するアクセス端末であって、該アクセス端末は、
送信機、
前記送信機に機能的に接続される受信機、
前記送信機と前記受信機に機能的に接続されるプロセッサ、
前記送信機と前記受信機に機能的に接続されるアンテナ、
前記プロセッサに機能的に接続されるメモリ、を具備する、ここに、前記アクセス端末は前記メモリ中に記憶される命令を実行するために適応され、該命令は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取るを具備する該命令である、アクセス端末。
[86] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用することを更に具備する、[85]のアクセス端末。
[87] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定することを更に具備する、[85]のアクセス端末。
[88] 系統的入力ノードを切り取る前記命令は、(N−C)(m−2)個の系統的入力ノードを切り取ることを更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望のレートを表す、[85]のアクセス端末。
[89] 系統的入力ノードを切り取る前記命令は、pK(R B −R L )/{R B (1−R L )}個の系統的入力ノードとそれ等に連結される該辺を切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、R B は所望の基準レートであり、及びR L は設計レートである、[85]のアクセス端末。
[90] 前記切り取られている置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化する命令を更に具備する、[85]のアクセス端末。
[91] 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返すことを更に具備する、[86]のアクセス端末。
[92] 前記プログレッシブ辺増加法は循環PEG法である、[86]のアクセス端末。
[93] 基本グラフを複製する前記命令は、前記基本グラフをm−1回複製することを具備する、[88]のアクセス端末。
[94] 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換する前記命令は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返す、及び
もし該プログレッシブ辺増加法がランダム・シードを含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出する
を更に具備する前記命令である、[93]のアクセス端末。
[95] 低−レート符号から高−レート符号を生成するアクセス端末であって、該アクセス端末は、
送信機、
前記送信機に機能的に接続される受信機、
前記送信機と前記受信機に機能的に接続されるプロセッサ、
前記送信機と前記受信機に機能的に接続されるアンテナ、
前記プロセッサに機能的に連結されるメモリ、を具備する、ここに、前記アクセス端末は前記メモリ中に記憶されるソフトウェア命令を実行するために適応され、該命令は、符号語ビットの部分集合をパンクチュアする、
を具備する該命令である、アクセス端末。
[96] 前記低レート符号は親符号である、[95]に従う低レート符号から高レート符号を生成するアクセス端末。
[97] 符号語ビットの部分集合をパンクチュアする前記命令は、符号語ビットの前記部分集合を正則−非正則パンクチュアすることを具備し、正則−非正則パンクチュアする該命令は、
所望の基準レートを持つ親符号を選択する、
所望のレートの集合中のそれぞれのレートに対して先行符号中にパンクチュアされていない変数ノードの集合を見つける、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする
を具備する該命令である、[95]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[98] 符号語ビットの部分集合をパンクチュアする前記命令は、変数ノードの無作為のパンクチュアを具備する、[95]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[99] 符号語ビットの部分集合をパンクチュアする前記命令は、
先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする、
ことを具備する前記命令である、[95]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[100] 前記親符号は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取る命令を実行することによって生成される前記親符号である、[96]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[101] 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する前記命令は、下記の数式を使用する:
p m =Floor(N−(N−C)/R m −N_t m−1 )
ここに、p m はパンクチュアされるべき変数ノードの個数であり、R m は所望のレートであり、R m−1 は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_t m−1 は先行符号C{R m−1 }に対応するリフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、[97]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[102] パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する前記命令は、下記の数式を使用する:
alpha=Floor[(r m−1 −p m )/(p m −1)]、及び
beta=r m−1 −alpha(p m −1)−p m
ここに、p m はパンクチュアされるべき変数ノードの個数であり、r m−1 は先行符号C{R m−1 }中のパンクチュアされていない冗長変数ノードの集合の要素数であり、R m−1 は先行のレートであり、そして、Floor()は床関数を表す、[97]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[103] 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする前記命令は、パターン[N 1 {alphaノード}N 2 {alphaノード}…N m {betaノード}]を使用することを具備する、ここに、N 1 ,N 2 ,…N p_m は要素数r m−1 のパンクチュアされていない冗長ノードの該集合内のパンクチュアされる変数ノードの指標である、[97]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[104] 符号語ビットの前記部分集合を無作為に検索する命令を更に具備し、無作為に検索する前記命令は、
1)所望の基準レートを持つ親符号を選択する、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化する、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つける、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択する、
6)前記選択された個数の変数ノードをパンクチュアすることによって先行のレートから符号を構成する、
7)前記構成された符号が該初期化された該信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法を実行する、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索し、前記構成された符号をwinner符号として設定し、そして、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定する、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為に検索することを繰り返す、
を具備する前記命令である、[98]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[105] 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする前記命令は、
要素数r m−1 のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアする、ここで、r m−1 は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記命令である、[99]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[106] 前記構成された符号の新しい閾値を繰り返し検索する前記命令は、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分する、
b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断する、及び
c)前記信号対雑音比で所望の精度が達成されるまでステップaとbを繰り返す
を具備する前記命令である、[104]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[107] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの前記集合を見つける、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算する、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、
により初期化する命令を具備する前記命令である、[105]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[108] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアする命令を更に具備する、[107]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[109] この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つける前記命令は、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つける、
b)もしステップaの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードは該第2集合内の該ノードであると設定する、
c)もしステップaの前記第2集合の前記パンクチュアされていない変数ノードの個数が>1であるならば、命令c1−命令c4を実行する、
c1)命令aからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つける、そこでは前記パンクチュアされていない変数ノードに連結されている前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の該合計は最小である、
c2)もし命令c1からの前記部分集合内の前記パンクチュアされていない変数ノードの該個数が1であるならば、前記パンクチュアされる変数ノードをステップc1の該部分集合内の1つのノードに設定すること、
c3)もし命令c1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、命令c1からの該部分集合内の前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択する、及び
c4)前記選択された変数ノードをパンクチュアして、前記選択されパンクチュアされた変数ノードをパンクチュアされていない変数ノードの集合からパンクチュアすることを具備する前記命令である、[108]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[110] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、更新する命令を更に具備し、更新する該命令は、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新する、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新する、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新する、ここで前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される
を具備する該命令である、[109]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[111] パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する命令を更に具備する、[110]に従う低−レート符号から高−レート符号を生成するアクセス端末。
[112]
唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する前記命令は、
パンクチュアリング・スコアをゼロに初期化する、
ランダム・シードを変更する、
前記所望のパンクチュアされる符号を得るために、前記先行符号について[71][77][79][80]及び[81]の諸命令の前記諸ステップを実行する、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算する、及び
もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択する
を具備する前記命令である、[111]に従う低−レート符号から高−レート符号を生成するアクセス端末。
Claims (112)
- 高レート・プロトグラフから低レート・プロトグラフを生成する方法であって、
基本グラフを複製すること、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換すること、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取ること
を具備する方法。 - 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記ステップは、前記基本グラフのガース(girth)を最大化するためにプログレッシブ辺増加法(progressive edge growth method)を使用することを更に具備する、請求項1の方法。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記ステップは、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定することを更に具備する、請求項1の方法。
- 系統的入力ノードを切り取る前記ステップは、(N−C)(m−2)個の系統的入力ノードを切り取ることを更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望の基準レートを表す、請求項1の方法。
- 系統的入力ノードを切り取る前記ステップは、pK(RB−RL)/{RB(1−RL)}個の系統的入力ノードとそれ等に連結される該辺とを切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、RBは所望の基準レートであり、及びRLは設計レートである、請求項1の方法。
- 前記切り取られた置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化することを更に具備する、請求項1の方法。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記ステップは、前記置換するステップを繰り返すことを更に具備する、請求項2の方法。
- 前記プログレッシブ辺増加法は、循環(circulant)PEG法である、請求項2の方法。
- 基本グラフを複製する前記ステップは、前記基本グラフをm−1回複製することを具備する、請求項4の方法。
- 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換する前記ステップは、
前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用すること、 置換する前記ステップを繰り返すこと、及び
もし該プログレッシブ辺増加法がランダム・シード(random seed)を含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出すること
を更に具備する前記ステップである、請求項9の方法。 - 符号語ビットの部分集合をパンクチュアすること、
を具備する、低−レート符号から高−レート符号を生成する方法。 - 前記低−レート符号は、親符号である、請求項11に従う低−レート符号から高−レート符号を生成する方法。
- 符号語ビットの部分集合をパンクチュアする前記ステップは、符号語ビットの前記部分集合を正則−非正則パンクチュアすることを具備し、正則−非正則パンクチュアする該ステップは、
所望の基準レートを持つ親符号を選択すること、
所望のレートの集合中のそれぞれのレートに対して先行符号中のパンクチュアされていない変数ノードの集合を見つけること、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算すること、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaとを計算すること、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアすること、
を具備する該ステップである、請求項11に従う低−レート符号から高−レート符号を生成する方法。 - 符号語ビットの部分集合をパンクチュアする前記ステップは、変数ノードを無作為にパンクチュアすることを具備する、請求項11に従う低−レート符号から高−レート符号を生成する方法。
- 符号語ビットの部分集合をパンクチュアする前記ステップは、
先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアすること、
を具備する前記ステップである、請求項11に従う低−レート符号から高−レート符号を生成する方法。 - 前記親符号は、
基本グラフを複製すること、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換すること、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取ること
によって生成される前記親符号である、請求項12に従う低−レート符号から高−レート符号を生成する方法。 - 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する前記ステップは、下記の数式を使用する:
pm=Floor(N−(N−C)/Rm−N_tm−1)
ここに、pmはパンクチュアされるべき変数ノードの個数であり、Rmは該所望のレートであり、Rm−1は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_tm−1は先行符号C{Rm−1}に対応する該リフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、
請求項13に従う低−レート符号から高−レート符号を生成する方法。 - 該パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する前記ステップは、下記の数式を使用する:
alpha=Floor[(rm−1−pm)/(pm−1)]及び
beta=rm−1−alpha(pm−1)−pm,
ここに、pmはパンクチュアされるべき変数ノードの個数であり、rm−1は先行符号C{Rm−1}中のパンクチュアされていない冗長変数ノードの該集合の要素数(cardinality)であり、Rm−1は先行のレートであり、そして、Floor()は床関数を表す、
請求項13に従う低−レート符号から高−レート符号を生成する方法。 - 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする前記ステップは、パターン[N1{alphaノード}N2{alphaノード}…Nm{betaノード}]、を使用することを具備する、ここに、N1,N2,…Np_mは要素数rm−1のパンクチュアされていない冗長ノードの該集合内の該パンクチュアされる変数ノードの指標である、請求項13に従う低−レート符号から高−レート符号を生成する方法。
- 符号語ビットの前記部分集合を無作為に検索することを更に具備し、無作為に検索する前記ステップは、
1)所望の基準レートを持つ親符号を選択すること、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化すること、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つけること、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算すること、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択すること、
6)前記選択された個数の変数ノードをパンクチュアすることによって該先行のレートから符号を構成すること、
7)前記構成された符号が該初期化された該信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法(density evolution)を実行すること、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索すること、前記構成された符号をwinner符号として設定すること、及び、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定すること、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為に検索することを繰り返すこと
を具備する前記ステップである、請求項14に従う低−レート符号から高−レート符号を生成する方法。 - 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする前記ステップは、
要素数rm−1のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアすること、ここで、rm−1は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記ステップである、請求項15に従う低−レート符号から高−レート符号を生成する方法。 - 前記構成された符号の新しい閾値を繰り返し検索する前記ステップは、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分すること、
b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断すること、及び
c)前記信号対雑音比で所望の精度が達成されるまでステップaとbを繰り返すことを具備する前記ステップである、請求項20に従う低−レート符号から高−レート符号を生成する方法。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算すること、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの前記集合を見つけること、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算すること、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算すること、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、
により初期化するステップを具備する前記ステップである、請求項21に従う低−レート符号から高−レート符号を生成する方法。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアするステップを更に具備する、請求項23に従う低−レート符号から高−レート符号を生成する方法。
- このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つける前記ステップは、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つけること、
b)もしステップaの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードを該第2集合内の該ノードであると設定すること、
c)もしステップaの前記第2集合の前記パンクチュアされていない変数ノードの該個数が>1であるならば、ステップc1−ステップc4を実行する、
c1)ステップaからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つけること、そこでは前記パンクチュアされていない変数ノードに連結される前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の該合計は最小である、
c2)もしステップc1の前記部分集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、前記パンクチュアされる変数ノードをステップc1の該部分集合内の1つのノードに設定すること、
c3)もしステップc1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、ステップc1からの該部分集合内の前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択すること、及び c4)前記選択された変数ノードをパンクチュアすること、そして前記パンクチュアされた選択済み変数ノードをパンクチュアされていない変数ノードの該集合からパンクチュアすること
を具備する前記ステップである、請求項24に従う低−レート符号から高−レート符号を生成する方法。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、更新するステップを更に具備し、更新する該ステップは、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新すること、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新すること、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新すること、ここで、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される、
を具備する該ステップである、請求項25に従う低−レート符号から高−レート符号を生成する方法。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記ステップは、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化するステップを更に具備する、請求項26に従う低−レート符号から高−レート符号を生成する方法。
- 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する前記ステップは、
パンクチュアリング・スコアをゼロに初期化すること、
ランダム・シードを変更すること、
前記所望のパンクチュアされる符号を得るために、前記先行符号について請求項15、21、23、24、及び25の前記諸ステップを実行すること、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算すること、及び
もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択すること
を具備する前記ステップである、請求項27に従う低−レート符号から高−レート符号を生成する方法。 - 高レート・プロトグラフから低レート・プロトグラフを生成するための手段であって、 基本グラフを複製するための手段、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換するための手段、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取るための手段、
を具備する手段。 - 前記基本グラフの前記複製中の同一型の辺の端点を置換するための前記手段は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用するための手段を更に具備する、請求項29の手段。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換するための前記手段は、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定するための手段を更に具備する、請求項29の手段。
- 系統的入力ノードを切り取るための前記手段は、(N−C)(m−2)個の系統的入力ノードを切り取るための手段を更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望の基準レートを表す、請求項29の手段。
- 系統的入力ノードを切り取る前記ステップは、pK(RB−RL)/{RB(1−RL)}個の系統的入力ノードとそれ等に連結される辺を切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、RBは所望の基準レートであり、及びRLは設計レートである、請求項29の手段。
- 前記切り取られた置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化することを更に具備する、請求項29の手段。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換するための前記手段は、前記置換することを繰り返すための手段を更に具備する、請求項30の手段。
- 前記プログレッシブ辺増加法は、循環PEG法である、請求項30の手段。
- 基本グラフを複製するための前記手段は、前記基本グラフをm−1回複製するための手段を具備する、請求項32の手段。
- 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換するための前記手段は、
前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用するための手段、
前記置換することを繰り返すための手段、及び
もし該プログレッシブ辺増加法がランダム・シードを含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出するための手段
を更に具備する前記手段である、請求項37の手段。 - 符号語ビットの部分集合をパンクチュアするための手段を具備する、低−レート符号から高−レート符号を生成するための手段。
- 前記低−レート符号は、親符号である、請求項39に従う低−レート符号から高−レート符号を生成するための手段。
- 符号語ビットの部分集合をパンクチュアするための前記手段は、符号語ビットの前記部分集合を正則−非正則パンクチュアするための手段を具備し、正則−非正則パンクチュアするための該手段は、
所望の基準レートを持つ親符号を選択するための手段、
所望のレートの集合内のそれぞれのレートに対して先行符号中にパンクチュアされていない変数ノードの集合を見つけるための手段、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算するための手段、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaとを計算するための手段、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアするための手段、
を具備する該手段である、請求項39に従う低−レート符号から高−レート符号を生成するための手段。 - 符号語ビットの部分集合をパンクチュアするための前記手段は、変数ノードを無作為にパンクチュアするための手段を具備する、請求項39に従う低−レート符号から高−レート符号を生成するための手段。
- 符号語ビットの部分集合をパンクチュアするための前記手段は、先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアするための手段を具備する、請求項39に従う低−レート符号から高−レート符号を生成するための手段。
- 前記親符号は、
基本グラフを複製するための手段、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換するための手段、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取るための手段
によって生成される前記親符号である、請求項40に従う低−レート符号から高−レート符号を生成するための手段。 - 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算するための前記手段は、下記の数式を使用する:
pm=Floor(N−(N−C)/Rm−N_tm−1)
ここに、pmはパンクチュアされるべき変数ノードの個数であり、Rmは該所望のレートであり、Rm−1は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_tm−1は先行符号C{Rm−1}に対応する該リフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、
請求項41に従う低−レート符号から高−レート符号を生成するための手段。 - 該パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算するための前記手段は、下記の数式を使用する:
alpha=Floor[(rm−1−pm)/(pm−1)]、及び
beta=rm−1−alpha(pm−1)−pm
ここに、pmはパンクチュアされるべき変数ノードの個数であり、rm−1は先行符号C{Rm−1}中のパンクチュアされていない冗長変数ノードの該集合の要素数であり、Rm−1は先行のレートであり、そして、Floor()は床関数を表す、
請求項41に従う低−レート符号から高−レート符号を生成するための手段。 - 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアするための前記手段は、パターン[N1{alphaノード}N2{alphaノード}…Nm{betaノード}]を使用するための手段を具備する、ここに、N1,N2,…Np_mは要素数rm−1のパンクチュアされていない冗長ノードの集合内のパンクチュアされる変数ノードの指標である、請求項41に従う低−レート符号から高−レート符号を生成するための手段。
- 符号語ビットの前記部分集合を無作為に検索するための手段を更に具備し、該無作為に検索するための該手段は、
1)所望の基準レートを持つ親符号を選択するための手段、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化するための手段、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つけるための手段、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算するための手段、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択するための手段、
6)前記選択された個数の変数ノードをパンクチュアすることによって先行のレートから符号を構成するための手段、
7)前記構成された符号が初期化された信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法を実行するための手段、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索するための、前記構成された符号をwinner符号として設定するための、及び、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定するための手段、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為検索を繰り返すための手段。
を具備する該手段である、請求項42に従う低−レート符号から高−レート符号を生成するための手段。 - 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアするための前記手段は、
要素数rm−1のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアするための手段、ここでrm−1は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記手段である、請求項43に従う低−レート符号から高−レート符号を生成するための手段。 - 前記構成された符号の新しい閾値を繰り返し検索するための前記手段は、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分するための手段、 b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断するための手段、及び
c)前記信号対雑音比で所望の精度が達成されるまで手段aとbとを繰り返すための手段
を具備する前記手段である、請求項48に従う低−レート符号から高−レート符号を生成するための手段。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算するための手段、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの集合を見つけるための手段、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算するための手段、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算するための手段、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、により初期化するための手段を具備する前記手段である、請求項49に従う低−レート符号から高−レート符号を生成するための手段。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアするための手段を更に具備する、請求項51に従う低−レート符号から高−レート符号を生成するための手段。
- このステップにおける前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけるための前記手段は、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つけるための手段、
b)もし手段aの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードは、該第2集合内の該ノードであると設定するための手段、
c)もし手段aの前記第2集合に属する前記パンクチュアされていない変数ノードの該個数が>1であるならば、手段c1−手段c4を実行するための手段、
c1)手段aからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つけるための手段、そこでは前記パンクチュアされていない変数ノードに連結されている前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の合計は最小である、
c2)もし手段c1で得た前記部分集合内の前記パンクチュアされていない変数ノードの個数が1であるならば、前記パンクチュアされる変数ノードを手段c1における該部分集合内の1つのノードに設定するための手段、
c3)もし手段c1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、手段c1からの前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択するための手段、及び
c4)前記選択された変数ノードをパンクチュアするための手段及び、そして前記パンクチュアされた選択済み変数ノードをパンクチュアされていない変数ノードの該集合からパンクチュアするための手段
を具備する前記手段である、請求項52に従う低−レート符号から高−レート符号を生成するための手段。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、更新するための手段を更に具備し、更新するための該手段は、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新するための手段、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新するための手段、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新するための手段、ここで、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される、
を具備する更新するための該手段である、請求項53に従う低−レート符号から高−レート符号を生成するための手段。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアするための前記手段は、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化するための手段を更に具備する、請求項54に従う低−レート符号から高−レート符号を生成するための手段。
- 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化するための前記手段は、
パンクチュアリング・スコアをゼロに初期化するための手段、
ランダム・シードを変更するための手段、
前記所望のパンクチュアされる符号を得るために、前記先行符号について請求項43、49、51、52、及び53の前記手段を実行するための手段、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算するための手段、及び
もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択するための手段
を具備する前記手段である、請求項55に従う低−レート符号から高−レート符号を生成するための手段。 - 高レート・プロトグラフから低レート・プロトグラフを生成する符号器であって、該符号器はメモリを具備し、ここにおいて、前記符号器は前記メモリ内に記憶されるソフトウェア命令を実行するために適応させられ、該命令は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取る、
を具備する該命令である、符号器。 - 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用することを更に具備する、請求項57の符号器。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定することを更に具備する、請求項57の符号器。
- 系統的入力ノードを切り取る前記命令は、(N−C)(m−2)個の系統的入力ノードを切り取ることを更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望のレートを表す、請求項57の符号器。
- 系統的入力ノードを切り取る前記命令は、pK(RB−RL)/{RB(1−RL)}個の系統的入力ノードとそれ等に連結される該辺を切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、RBは所望の基準レートであり、及びRLは設計レートである、請求項57の符号器。
- 前記切り取られた置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化する命令を更に具備する、請求項57の符号器。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返すことを更に具備する、請求項58の符号器。
- 前記プログレッシブ辺増加法は循環PEG法である、請求項58の符号器。
- 基本グラフを複製する前記命令は、前記基本グラフをm−1回複製することを具備する、請求項60の符号器。
- 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換する前記命令は、 前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返す、及び
もし該プログレッシブ辺増加法がランダム・シードを含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出する
を更に具備する命令である、請求項65の符号器。 - 低レート符号から高レート符号を生成する符号器であって、
メモリを具備し、ここにおいて、前記符号器は、前記メモリ内に記憶される命令を実行するために適応させられ、該命令は、
符号語ビットの部分集合をパンクチュアする、
を具備する該命令である、符号器。 - 前記低レート符号は親符号である、請求項67に従う低レート符号から高レート符号を生成する符号器。
- 符号語ビットの部分集合をパンクチュアする前記命令は、符号語ビットの前記部分集合を正則−非正則パンクチュアすることを具備し、正則−非正則パンクチュアする該命令は、
所望の基準レートを持つ親符号を選択する、
所望のレートの集合中のそれぞれのレートに対して先行符号中にパンクチュアされていない変数ノードの集合を見つける、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする
を具備する該命令である、請求項67に従う低−レート符号から高−レート符号を生成する符号器。 - 符号語ビットの部分集合をパンクチュアする前記命令は、変数ノードを無作為のパンクチュアを具備する、請求項67に従う低−レート符号から高−レート符号を生成する符号器。
- 符号語ビットの部分集合をパンクチュアする前記命令は、
先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアすること、
を具備する前記命令である、請求項67に従う低−レート符号から高−レート符号を生成する符号器。 - 前記親符号は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取る命令を実行することによって生成される前記親符号である、請求項68に従う低−レート符号から高−レート符号を生成する符号器。 - 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する前記命令は、下記の数式を使用する:
pm=Floor(N−(N−C)/Rm−N_tm−1)
ここに、pmはパンクチュアされるべき変数ノードの個数であり、Rmは所望のレートであり、Rm−1は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_tm−1は先行符号C{Rm−1}に対応する該リフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、
請求項69に従う低−レート符号から高−レート符号を生成する符号器。 - パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する前記命令は、下記の数式を使用する:
alpha=Floor[(rm−1−pm)/(pm−1)]、及び
beta=rm−1−alpha(pm−1)−pm
ここに、pmはパンクチュアされるべき変数ノードの個数であり、rm−1は先行符号C{Rm−1}中のパンクチュアされていない冗長変数ノードの集合の要素数であり、Rm−1は先行のレートであり、そして、Floor()は床関数を表す、
請求項69に従う低−レート符号から高−レート符号を生成する符号器。 - 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする前記命令は、パターン[N1{alphaノード}N2{alphaノード}…Nm{betaノード}]を使用することを具備する、ここに、N1,N2,…Np_mは要素数rm−1のパンクチュアされていない冗長ノードの該集合内のパンクチュアされる変数ノードの指標である、請求項69に従う低−レート符号から高−レート符号を生成する符号器。
- 符号語ビットの前記部分集合を無作為に検索する命令を更に具備し、無作為に検索する前記命令は、
1)所望の基準レートを持つ親符号を選択する、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化する、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つける、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択する、
6)前記選択された個数の変数ノードをパンクチュアすることによって先行のレートから符号を構成する、
7)前記構成された符号が該初期化された該信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法を実行する、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索し、前記構成された符号をwinner符号として設定し、そして、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定する、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為に検索することを繰り返す、
を具備する前記命令である、請求項70に従う低−レート符号から高−レート符号を生成する符号器。 - 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする前記命令は、
要素数rm−1のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアすること、ここで、rm−1は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記命令である、請求項71に従う低−レート符号から高−レート符号を生成する符号器。 - 前記構成された符号の新しい閾値を繰り返し検索する前記命令は、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分する、
b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断する、及び
c)前記信号対雑音比で所望の精度が達成されるまでステップaとbを繰り返す
を具備する前記命令である、請求項76に従う低−レート符号から高−レート符号を生成する符号器。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの前記集合を見つける、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算する、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、
により初期化する命令を具備する前記命令である、請求項77に従う低−レート符号から高−レート符号を生成する符号器。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアする命令を更に具備する、請求項79に従う低−レート符号から高−レート符号を生成する符号器。
- この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つける前記命令は、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つける、
b)もしステップaの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードは該第2集合内の該ノードであると設定する、
c)もしステップaの前記第2集合の前記パンクチュアされていない変数ノードの個数が>1であるならば、命令c1−命令c4を実行する、
c1)命令aからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つける、そこでは前記パンクチュアされていない変数ノードに連結されている前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の該合計は最小である、
c2)もし命令c1からの前記部分集合内の前記パンクチュアされていない変数ノードの該個数が1であるならば、前記パンクチュアされる変数ノードをステップc1の該部分集合内の1つのノードに設定すること、
c3)もし命令c1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、命令c1からの該部分集合内の前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択する、及び
c4)前記選択された変数ノードをパンクチュアして、前記選択されパンクチュアされた変数ノードをパンクチュアされていない変数ノードの集合からパンクチュアすることを具備する前記命令である、請求項80に従う低−レート符号から高−レート符号を生成する符号器。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、更新する命令を更に具備し、更新する該命令は、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新する、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新する、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新する、ここで前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される
を具備する該命令である、請求項81に従う低−レート符号から高−レート符号を生成する符号器。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する命令を更に具備する、請求項82に従う低−レート符号から高−レート符号を生成する符号器。
- 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する前記命令は、
パンクチュアリング・スコアをゼロに初期化する、
ランダム・シードを変更する、
前記所望のパンクチュアされる符号を得るために、前記先行符号について請求項71、77、79、80、及び81の諸命令の前記諸ステップを実行する、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算する、及び もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択する
を具備する前記命令である、請求項83に従う低−レート符号から高−レート符号を生成する符号器。 - 高レート・プロトグラフから低レート・プロトグラフを生成するアクセス端末であって、該アクセス端末は、
送信機、
前記送信機に機能的に接続される受信機、
前記送信機と前記受信機に機能的に接続されるプロセッサ、
前記送信機と前記受信機に機能的に接続されるアンテナ、
前記プロセッサに機能的に接続されるメモリ、を具備する、ここに、前記アクセス端末は前記メモリ中に記憶される命令を実行するために適応され、該命令は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取るを具備する該命令である、アクセス端末。 - 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用することを更に具備する、請求項85のアクセス端末。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、1辺ずつの仕方でシンボルとチェック・ノードとの間に辺すなわち連結を設定することを更に具備する、請求項85のアクセス端末。
- 系統的入力ノードを切り取る前記命令は、(N−C)(m−2)個の系統的入力ノードを切り取ることを更に具備する、ここに、Nは変数ノードの個数を表し、Cはチェック・ノードの個数を表し、そして1/mは所望のレートを表す、請求項85のアクセス端末。
- 系統的入力ノードを切り取る前記命令は、pK(RB−RL)/{RB(1−RL)}個の系統的入力ノードとそれ等に連結される該辺を切り取ることを更に具備する、ここに、pは該基本グラフの該複製の個数であり、Kは変数ノード個数マイナス・チェック・ノード個数であり、RBは所望の基準レートであり、及びRLは設計レートである、請求項85のアクセス端末。
- 前記切り取られている置換されたグラフの前記辺を追加すること、除去すること及び交換することの組合せを使用することによって前記切り取られた入力ノードを最適化する命令を更に具備する、請求項85のアクセス端末。
- 前記基本グラフの前記複製中の同一型の辺の端点を置換する前記命令は、置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返すことを更に具備する、請求項86のアクセス端末。
- 前記プログレッシブ辺増加法は循環PEG法である、請求項86のアクセス端末。
- 基本グラフを複製する前記命令は、前記基本グラフをm−1回複製することを具備する、請求項88のアクセス端末。
- 前記基本グラフの前記m−1個の複製中の同一型の辺の端点を置換する前記命令は、 前記基本グラフのガースを最大化するためにプログレッシブ辺増加法を使用する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する前記命令を繰り返す、及び
もし該プログレッシブ辺増加法がランダム・シードを含むならば、最小数の最短サイクルを有する該置換されたグラフを抽出する
を更に具備する前記命令である、請求項93のアクセス端末。 - 低−レート符号から高−レート符号を生成するアクセス端末であって、該アクセス端末は、
送信機、
前記送信機に機能的に接続される受信機、
前記送信機と前記受信機に機能的に接続されるプロセッサ、
前記送信機と前記受信機に機能的に接続されるアンテナ、
前記プロセッサに機能的に連結されるメモリ、を具備する、ここに、前記アクセス端末は前記メモリ中に記憶されるソフトウェア命令を実行するために適応され、該命令は、 符号語ビットの部分集合をパンクチュアする、
を具備する該命令である、アクセス端末。 - 前記低レート符号は親符号である、請求項95に従う低レート符号から高レート符号を生成するアクセス端末。
- 符号語ビットの部分集合をパンクチュアする前記命令は、符号語ビットの前記部分集合を正則−非正則パンクチュアすることを具備し、正則−非正則パンクチュアする該命令は、
所望の基準レートを持つ親符号を選択する、
所望のレートの集合中のそれぞれのレートに対して先行符号中にパンクチュアされていない変数ノードの集合を見つける、
先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する、及び
前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする
を具備する該命令である、請求項95に従う低−レート符号から高−レート符号を生成するアクセス端末。 - 符号語ビットの部分集合をパンクチュアする前記命令は、変数ノードの無作為のパンクチュアを具備する、請求項95に従う低−レート符号から高−レート符号を生成するアクセス端末。
- 符号語ビットの部分集合をパンクチュアする前記命令は、
先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする、
ことを具備する前記命令である、請求項95に従う低−レート符号から高−レート符号を生成するアクセス端末。 - 前記親符号は、
基本グラフを複製する、
置換されたグラフを作成するために前記基本グラフの複製中の同一型の辺の端点を置換する、及び
前記置換されたグラフ中の系統的入力ノード及びそれ等に連結される前記辺を切り取る命令を実行することによって生成される前記親符号である、請求項96に従う低−レート符号から高−レート符号を生成するアクセス端末。 - 先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する前記命令は、下記の数式を使用する:
pm=Floor(N−(N−C)/Rm−N_tm−1)
ここに、pmはパンクチュアされるべき変数ノードの個数であり、Rmは所望のレートであり、Rm−1は先行のレートであり、NとCはそれぞれリフトされたグラフ中の変数ノードの個数とチェック・ノードの個数であり、N_tm−1は先行符号C{Rm−1}に対応するリフトされたグラフ中の前記パンクチュアされる変数ノードの総個数であり、そして、Floor()は床関数を表す、
請求項97に従う低−レート符号から高−レート符号を生成するアクセス端末。 - パンクチュアされていない集合のパンクチュアリング・パターンが正則になるようにalphaとbetaを計算する前記命令は、下記の数式を使用する:
alpha=Floor[(rm−1−pm)/(pm−1)]、及び
beta=rm−1−alpha(pm−1)−pm
ここに、pmはパンクチュアされるべき変数ノードの個数であり、rm−1は先行符号C{Rm−1}中のパンクチュアされていない冗長変数ノードの集合の要素数であり、Rm−1は先行のレートであり、そして、Floor()は床関数を表す、
請求項97に従う低−レート符号から高−レート符号を生成するアクセス端末。 - 前記パンクチュアされていない集合の関数前記alphaと前記betaであるパターンをパンクチュアする前記命令は、パターン[N1{alphaノード}N2{alphaノード}…Nm{betaノード}]を使用することを具備する、ここに、N1,N2,…Np_mは要素数rm−1のパンクチュアされていない冗長ノードの該集合内のパンクチュアされる変数ノードの指標である、請求項97に従う低−レート符号から高−レート符号を生成するアクセス端末。
- 符号語ビットの前記部分集合を無作為に検索する命令を更に具備し、無作為に検索する前記命令は、
1)所望の基準レートを持つ親符号を選択する、
2)所望のレートの該集合中のそれぞれの所望のレートに対する信号対雑音比を初期化する、
3)先行のレートを持つ先行符号中にパンクチュアされていない変数ノードの集合を見つける、
4)前記先行のレートから所望のレートへ移行するためにパンクチュアされるべき変数ノードの個数を計算する、
5)パンクチュアされていない変数ノードの前記集合から前記個数のパンクチュアされるべき変数ノードを無作為に選択する、
6)前記選択された個数の変数ノードをパンクチュアすることによって先行のレートから符号を構成する、
7)前記構成された符号が該初期化された該信号対雑音比で無視可能な誤りを達成するかどうかをテストするために密度発展法を実行する、
8)前記構成された符号の新しい信号対雑音閾値を繰り返し検索し、前記構成された符号をwinner符号として設定し、そして、もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成するならば、前記信号対雑音比を新しい閾値に等しいと設定する、及び
9)もし前記構成された符号が前記信号対雑音比で無視可能な誤りを達成しないならば、ステップ5からステップ7を繰り返すことによって前記無作為に検索することを繰り返す、
を具備する前記命令である、請求項98に従う低−レート符号から高−レート符号を生成するアクセス端末。 - 先行符号から所望の符号を求めるために変数ノードをプログレッシブ・ノード・パンクチュアする前記命令は、
要素数rm−1のパンクチュアされていない前記変数ノードの集合から前記変数ノードを順次パンクチュアする、ここで、rm−1は先行符号中のパンクチュアされていない冗長変数ノードの該集合内の要素数であり、そしてここで、該先行符号のパンクチュアされていない冗長変数ノードは所望のレートの符号をもたらすためにパンクチュアされることができる、
を具備する前記命令である、請求項99に従う低−レート符号から高−レート符号を生成するアクセス端末。 - 前記構成された符号の新しい閾値を繰り返し検索する前記命令は、
a)テスト信号対雑音比を選択するための前記範囲を繰り返し二分する、
b)前記テスト信号対雑音比が誤りゼロを達成するかどうかを判断する、及び
c)前記信号対雑音比で所望の精度が達成されるまでステップaとbを繰り返す
を具備する前記命令である、請求項104に従う低−レート符号から高−レート符号を生成するアクセス端末。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、
少なくとも1つの前記変数ノードに連結されるそれぞれのチェック・ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、
前記パンクチュアされていない変数ノードの前記集合を見つける、
それぞれの前記パンクチュアされていない変数ノードに対して、それぞれの前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの個数を計算する、ここに、それぞれの前記チェック・ノードは唯1つの前記パンクチュアされる変数ノードに連結される、及び
それぞれの前記パンクチュアされていない変数ノードに対して、前記チェック・ノードに連結されている前記パンクチュアされる変数ノードの合計を計算する、ここに、前記チェック・ノードは前記パンクチュアされていない変数ノードに連結される、
により初期化する命令を具備する前記命令である、請求項105に従う低−レート符号から高−レート符号を生成するアクセス端末。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つけることによってパンクチュアする命令を更に具備する、請求項107に従う低−レート符号から高−レート符号を生成するアクセス端末。
- この命令における前記パンクチュアされた変数ノードの個数が前記所望のレートに対する前記パンクチュアされる変数ノードの個数未満である間は、前記パンクチュアされる変数ノードを見つける前記命令は、
a)前記チェック・ノードの隣接点の個数が最小である前記パンクチュアされていない変数ノードの前記集合において、前記パンクチュアされていない変数ノードの第2の集合を見つける、
b)もしステップaの前記第2集合内の前記パンクチュアされていない変数ノードの前記個数が1であるならば、該パンクチュアされる変数ノードは該第2集合内の該ノードであると設定する、
c)もしステップaの前記第2集合の前記パンクチュアされていない変数ノードの個数が>1であるならば、命令c1−命令c4を実行する、
c1)命令aからの前記パンクチュアされていない変数ノードの前記第2集合の部分集合を見つける、そこでは前記パンクチュアされていない変数ノードに連結されている前記チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数の該合計は最小である、
c2)もし命令c1からの前記部分集合内の前記パンクチュアされていない変数ノードの該個数が1であるならば、前記パンクチュアされる変数ノードをステップc1の該部分集合内の1つのノードに設定すること、
c3)もし命令c1からの該部分集合内で見つけられる該パンクチュアされていない変数ノードの該個数が1より大であるならば、命令c1からの該部分集合内の前記パンクチュアされていない変数ノードから無作為に前記変数ノードを選択する、及び
c4)前記選択された変数ノードをパンクチュアして、前記選択されパンクチュアされた変数ノードをパンクチュアされていない変数ノードの集合からパンクチュアすることを具備する前記命令である、請求項108に従う低−レート符号から高−レート符号を生成するアクセス端末。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、更新する命令を更に具備し、更新する該命令は、
前記パンクチュアされた変数ノードに隣接する前記チェック・ノードのそれぞれに対して、該チェック・ノードに連結されているパンクチュアされた変数ノードの前記個数を更新する、
前記パンクチュアされていない変数ノードに連結される前記チェック・ノードの該個数を更新する、ここに、前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、唯1つの前記パンクチュアされた変数ノードに連結される、及び、
前記チェック・ノードに連結されている前記パンクチュアされた変数ノードの該合計を更新する、ここで前記チェック・ノードは、前記チェック・ノードに隣接するそれぞれの前記変数ノードに対して、前記パンクチュアされていない変数ノードに連結される
を具備する該命令である、請求項109に従う低−レート符号から高−レート符号を生成するアクセス端末。 - パンクチュアされていない前記変数ノードの集合から変数ノードを順次パンクチュアする前記命令は、唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する命令を更に具備する、請求項110に従う低−レート符号から高−レート符号を生成するアクセス端末。
- 唯1つのパンクチュアされる変数ノードを持つ該チェック・ノードと他のパンクチュアされる変数ノードとの間の連結度を最大化する前記命令は、
パンクチュアリング・スコアをゼロに初期化する、
ランダム・シードを変更する、
前記所望のパンクチュアされる符号を得るために、前記先行符号について請求項71、77、79、80、及び81の諸命令の前記諸ステップを実行する、
該所望のパンクチュアされる符号の該パンクチュアリング・スコアを計算する、及び もし該所望のパンクチュアされる符号の該パンクチュアリング・スコアが該先行符号の該パンクチュアリング・スコアより大であれば、最大のパンクチュアリング・スコアを持つパンクチュアリング・パターンを選択する
を具備する前記命令である、請求項111に従う低−レート符号から高−レート符号を生成するアクセス端末。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75675806P | 2006-01-06 | 2006-01-06 | |
US60/756,758 | 2006-01-06 | ||
US11/480,597 | 2006-07-03 | ||
US11/480,597 US8132072B2 (en) | 2006-01-06 | 2006-07-03 | System and method for providing H-ARQ rate compatible codes for high throughput applications |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549680A Division JP5318583B2 (ja) | 2006-01-06 | 2007-01-08 | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012090293A true JP2012090293A (ja) | 2012-05-10 |
Family
ID=37834144
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549680A Active JP5318583B2 (ja) | 2006-01-06 | 2007-01-08 | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
JP2011254111A Pending JP2012090293A (ja) | 2006-01-06 | 2011-11-21 | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
JP2013098869A Pending JP2013219779A (ja) | 2006-01-06 | 2013-05-08 | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549680A Active JP5318583B2 (ja) | 2006-01-06 | 2007-01-08 | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013098869A Pending JP2013219779A (ja) | 2006-01-06 | 2013-05-08 | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8132072B2 (ja) |
EP (4) | EP2372919B1 (ja) |
JP (3) | JP5318583B2 (ja) |
KR (4) | KR101004584B1 (ja) |
ES (1) | ES2390489T3 (ja) |
TW (2) | TWI406530B (ja) |
WO (1) | WO2007082191A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219779A (ja) * | 2006-01-06 | 2013-10-24 | Qualcomm Inc | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
JP2015103866A (ja) * | 2013-11-21 | 2015-06-04 | 日本電信電話株式会社 | 誤り訂正符号方法及びシステム |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110173509A1 (en) * | 2006-09-18 | 2011-07-14 | Availink, Inc. | Bit mapping scheme for an ldpc coded 16apsk system |
WO2008034289A1 (en) * | 2006-09-18 | 2008-03-27 | Juntan Zhang | Bit mapping scheme for an ldpc coded 32apsk system |
RU2426241C2 (ru) * | 2006-10-26 | 2011-08-10 | Квэлкомм Инкорпорейтед | Схемы кодирования для передач беспроводной связи |
US8892979B2 (en) | 2006-10-26 | 2014-11-18 | Qualcomm Incorporated | Coding schemes for wireless communication transmissions |
KR101492595B1 (ko) * | 2007-05-21 | 2015-02-11 | 라모트 앳 텔-아비브 유니버시티 리미티드 | 메모리 효율적인 ldpc 디코딩 |
US8117523B2 (en) * | 2007-05-23 | 2012-02-14 | California Institute Of Technology | Rate-compatible protograph LDPC code families with linear minimum distance |
US8347162B2 (en) * | 2008-05-07 | 2013-01-01 | Nec Laboratories America, Inc. | Cognitive radio, anti-jamming coding retransmission methods and systems |
US20090319860A1 (en) * | 2008-06-23 | 2009-12-24 | Ramot At Tel Aviv University Ltd. | Overcoming ldpc trapping sets by decoder reset |
US8370711B2 (en) * | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US8726137B2 (en) * | 2009-02-02 | 2014-05-13 | Telefonaktiebolaget L M Ericsson (Publ) | Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes |
EP2244387A1 (en) * | 2009-04-23 | 2010-10-27 | Georgia Tech Research Corporation | Method and transmitter for use in secure communication using error correction codes |
US8386904B2 (en) * | 2009-04-29 | 2013-02-26 | Adeptence, Llc | High speed low density parity check codes encoding and decoding |
US8352846B2 (en) * | 2009-05-07 | 2013-01-08 | Adeptence, Llc | Method an apparatus for low density parity check codes encoding and decoding |
US8495450B2 (en) * | 2009-08-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family with fixed code length and no puncturing |
US8560911B2 (en) * | 2009-09-14 | 2013-10-15 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family |
US8971261B2 (en) | 2010-06-02 | 2015-03-03 | Samsung Electronics Co., Ltd. | Method and system for transmitting channel state information in wireless communication systems |
US8732565B2 (en) | 2010-06-14 | 2014-05-20 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing in a gigabit LDPC decoder |
US8689083B2 (en) * | 2010-06-15 | 2014-04-01 | California Institute Of Technology | Rate-compatible protograph LDPC codes |
KR101798181B1 (ko) | 2010-08-05 | 2017-11-17 | 삼성전자주식회사 | 셔터 장치 및 그를 구비한 이미지 캡쳐 장치 |
US9634693B2 (en) | 2010-08-12 | 2017-04-25 | Samsung Electronics Co., Ltd | Apparatus and method for decoding LDPC codes in a communications system |
US8650456B2 (en) | 2010-09-08 | 2014-02-11 | Marvell World Trade Ltd. | Decoder based data recovery |
KR101113434B1 (ko) * | 2010-10-29 | 2012-02-24 | 성균관대학교산학협력단 | 부호율-적응 저밀도 패리티 코드를 이용한 부호화 및 복호화 방법 및 이러한 방법을 사용하는 부호화기 및 복호화기 |
US8499218B2 (en) * | 2011-09-30 | 2013-07-30 | Mitsubishi Electric Research Laboratories, Inc. | System and method for determining quasi-cyclic low-density parity-check codes having high girth |
US8832520B2 (en) | 2011-11-29 | 2014-09-09 | California Institute Of Technology | High order modulation protograph codes |
WO2013081583A1 (en) * | 2011-11-29 | 2013-06-06 | California Institute Of Technology | High order modulation protograph codes |
JP5696068B2 (ja) * | 2012-02-23 | 2015-04-08 | 株式会社東芝 | 符号化装置及び通信装置 |
US9203440B1 (en) | 2013-01-29 | 2015-12-01 | Xilinx, Inc. | Matrix expansion |
US9083383B1 (en) * | 2013-01-29 | 2015-07-14 | Xilinx, Inc. | Parity check matrix |
US20140229788A1 (en) | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Ldpc design for high rate, high parallelism, and low error floor |
JP6431536B2 (ja) | 2013-10-21 | 2018-11-28 | マーベル インターナショナル リミテッド | 最終レベルキャッシュシステム及び対応する方法 |
US11822474B2 (en) | 2013-10-21 | 2023-11-21 | Flc Global, Ltd | Storage system and method for accessing same |
US10097204B1 (en) * | 2014-04-21 | 2018-10-09 | Marvell International Ltd. | Low-density parity-check codes for WiFi networks |
US20150278729A1 (en) * | 2014-03-28 | 2015-10-01 | International Business Machines Corporation | Cognitive scoring of asset risk based on predictive propagation of security-related events |
KR102191303B1 (ko) | 2014-04-17 | 2020-12-15 | 삼성전자 주식회사 | 부호어를 생성하는 방법 및 장치 그리고 부호어를 복원하는 방법 및 장치 |
EP3138099A1 (en) | 2014-05-02 | 2017-03-08 | Marvell World Trade Ltd. | Caching systems and methods for hard disk drives and hybrid drives |
CN104158550A (zh) * | 2014-08-26 | 2014-11-19 | 重庆邮电大学 | 一种基于深空通信环境的码率兼容原模图ldpc码构造方法 |
US10784901B2 (en) * | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
WO2017115380A1 (en) * | 2015-12-28 | 2017-07-06 | Sathyanarayana Nittoor Vivek | A system and method for generation of error-correcting codes in communication systems |
US10644839B2 (en) * | 2016-01-15 | 2020-05-05 | Avago Technologies International Sales Pte. Limited | Codeword puncturing for varying code rates |
US10432232B2 (en) | 2016-03-04 | 2019-10-01 | Sandisk Technologies Llc | Multi-type parity bit generation for encoding and decoding |
US10725860B2 (en) | 2016-03-04 | 2020-07-28 | Sandisk Technologies Llc | Storage system and method for handling a burst of errors |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10313057B2 (en) | 2016-06-01 | 2019-06-04 | Qualcomm Incorporated | Error detection in wireless communications using sectional redundancy check information |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
WO2018014249A1 (zh) | 2016-07-20 | 2018-01-25 | 华为技术有限公司 | 低密度奇偶校验码基矩阵生成方法及装置 |
US20210281359A1 (en) | 2016-07-27 | 2021-09-09 | Qualcomm Incorporated | Design of hybrid automatic repeat request (harq) feedback bits for polar codes |
US10511328B2 (en) * | 2016-11-04 | 2019-12-17 | Qualcomm Incorporated | Efficient list decoding of LDPC codes |
KR102239527B1 (ko) * | 2016-11-23 | 2021-04-13 | 프라운호퍼-게젤샤프트 추르 푀르데룽 데어 안제반텐 포르슝 에 파우 | 통신 네트워크에서의 재송신 프로세스를 개선하는 방법, 데이터 신호, 통신 네트워크, 송신기 및 수신기 |
CN110073618B (zh) * | 2016-12-13 | 2020-12-15 | 华为技术有限公司 | 产生用于增量冗余harq通信装置的低密度奇偶校验码的设备和方法 |
CN108809509B (zh) * | 2017-05-05 | 2021-01-22 | 电信科学技术研究院 | 低密度奇偶校验码的基础图选择方法及装置 |
CN108988869B (zh) * | 2017-05-31 | 2021-07-30 | 大唐移动通信设备有限公司 | 一种确定校验矩阵的方法及装置、计算机存储介质 |
WO2018225885A1 (ko) * | 2017-06-09 | 2018-12-13 | 엘지전자 주식회사 | Sc-ldpc 코드 부호화 방법 및 이를 위한 장치 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
EP3649755B1 (en) | 2017-07-07 | 2023-09-20 | QUALCOMM Incorporated | Communication techniques applying low-density parity-check code base graph selection |
CN107622092B (zh) * | 2017-08-24 | 2019-11-12 | 河海大学 | 中国象棋基于多重优化、迭代加深剪枝的搜索方法 |
JP2019057806A (ja) | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステム |
CN108964973B (zh) * | 2018-05-25 | 2021-10-29 | 浙江工业大学 | 面向Web基于Bigraph替换算法的服务质量监控方法 |
EP4345635A3 (en) | 2018-06-18 | 2024-05-29 | FLC Technology Group Inc. | Method and apparatus for using a storage system as main memory |
CN112701770B (zh) * | 2020-12-10 | 2022-03-25 | 珠海格力电器股份有限公司 | 光伏发电系统及其功率控制方法、装置、介质及处理器 |
US11949436B2 (en) * | 2022-08-12 | 2024-04-02 | Qualcomm Incorporated | Low-density parity-check coding scheme with varying puncturing pattern |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004047307A1 (en) * | 2002-11-18 | 2004-06-03 | Qualcomm Incorporated | Rate-compatible low-density parity-check (ldpc) codes |
EP1596501A1 (en) * | 2004-05-12 | 2005-11-16 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding block low density parity check codes with a variable coding rate |
JP2006054575A (ja) * | 2004-08-10 | 2006-02-23 | Kddi Corp | 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置 |
EP1977524B1 (en) * | 2006-01-06 | 2012-06-27 | QUALCOMM Incorporated | H-arq rate compatible low-density parity-check (ldpc) codes for high throughput applications |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001093431A2 (en) | 2000-06-02 | 2001-12-06 | Qualcomm Inc | Method and apparatus for puncturing code symbols in a communications system |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7222284B2 (en) | 2003-06-26 | 2007-05-22 | Nokia Corporation | Low-density parity-check codes for multiple code rates |
KR100922956B1 (ko) | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
US7395494B2 (en) * | 2003-12-22 | 2008-07-01 | Electronics And Telecommunications Research Institute | Apparatus for encoding and decoding of low-density parity-check codes, and method thereof |
KR100703483B1 (ko) | 2005-03-04 | 2007-04-03 | 삼성전자주식회사 | 저밀도 패러티 검사 부호의 천공 방법 |
KR101157246B1 (ko) | 2005-05-16 | 2012-06-15 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 패딩 및 천공 방법 |
US7343539B2 (en) * | 2005-06-24 | 2008-03-11 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | ARA type protograph codes |
-
2006
- 2006-07-03 US US11/480,597 patent/US8132072B2/en active Active
-
2007
- 2007-01-05 TW TW100106590A patent/TWI406530B/zh not_active IP Right Cessation
- 2007-01-05 TW TW096100626A patent/TWI379523B/zh active
- 2007-01-08 EP EP11151561.5A patent/EP2372919B1/en active Active
- 2007-01-08 EP EP07701215A patent/EP1977524B1/en active Active
- 2007-01-08 ES ES07701215T patent/ES2390489T3/es active Active
- 2007-01-08 EP EP11151557A patent/EP2323264A1/en not_active Withdrawn
- 2007-01-08 JP JP2008549680A patent/JP5318583B2/ja active Active
- 2007-01-08 KR KR1020087019330A patent/KR101004584B1/ko active IP Right Grant
- 2007-01-08 KR KR1020107011317A patent/KR101217925B1/ko active IP Right Grant
- 2007-01-08 WO PCT/US2007/060249 patent/WO2007082191A2/en active Application Filing
- 2007-01-08 KR KR1020107011319A patent/KR101223168B1/ko active IP Right Grant
- 2007-01-08 EP EP11151564A patent/EP2326015A1/en not_active Withdrawn
- 2007-01-08 KR KR1020107011318A patent/KR20100077038A/ko not_active Application Discontinuation
-
2011
- 2011-11-21 JP JP2011254111A patent/JP2012090293A/ja active Pending
-
2012
- 2012-03-05 US US13/411,862 patent/US20120166917A1/en not_active Abandoned
-
2013
- 2013-05-08 JP JP2013098869A patent/JP2013219779A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004047307A1 (en) * | 2002-11-18 | 2004-06-03 | Qualcomm Incorporated | Rate-compatible low-density parity-check (ldpc) codes |
EP1596501A1 (en) * | 2004-05-12 | 2005-11-16 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding block low density parity check codes with a variable coding rate |
JP2006054575A (ja) * | 2004-08-10 | 2006-02-23 | Kddi Corp | 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置 |
EP1977524B1 (en) * | 2006-01-06 | 2012-06-27 | QUALCOMM Incorporated | H-arq rate compatible low-density parity-check (ldpc) codes for high throughput applications |
Non-Patent Citations (7)
Title |
---|
JPN6011030823; Xiao-Yu Hu, et al.: 'Progressive Edge-Growth Tanner Graphs' Proceedings of the Global Telecommunications Conference, 2001. GLOBECOM'01 Vol.2, 20011125, pp.995-1001 * |
JPN6013018074; 鈴木 利則 外1名: 'パンクチャを行うイレギュラー低密度パリティ検査符号' 2005年電子情報通信学会総合大会講演論文集 基礎・境界 , 20050307, S-59 * |
JPN6013018077; Tao Tian et al.: 'Rate-compatible low-density parity-check codes' Information Theory, 2004. ISIT 2004. Proceedings. International Symposium on , 20040702, p.153 * |
JPN6013018080; Dariush Divsalar et al.: 'Low-rate LDPC codes with simple protograph structure' Information Theory, 2005. ISIT 2005. Proceedings. International Symposium on , 20050909 * |
JPN6013056216; Dariush Divsalar et al.: 'Protograph Based LDPC Codes with Minimum Distance Linearly Growing with Block Size' Global Telecommunications Conference, 2005. GLOBECOM '05. IEEE Vol.3, 20051202 * |
JPN6013056217; Sam Dolinar: 'A rate-compatible family of protograph-based LDPC codes built by expurgation and lengthening' Information Theory, 2005. ISIT 2005. Proceedings. International Symposium on , 20050909 * |
JPN6013056218; Mostafa El-Khamy et al.: 'H-ARQ Rate-Compatible Structured LDPC Codes' Information Theory, 2006 IEEE International Symposium on , 20060714, pp.1134-1138 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219779A (ja) * | 2006-01-06 | 2013-10-24 | Qualcomm Inc | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 |
JP2015103866A (ja) * | 2013-11-21 | 2015-06-04 | 日本電信電話株式会社 | 誤り訂正符号方法及びシステム |
Also Published As
Publication number | Publication date |
---|---|
US8132072B2 (en) | 2012-03-06 |
EP1977524A2 (en) | 2008-10-08 |
KR101004584B1 (ko) | 2010-12-28 |
ES2390489T3 (es) | 2012-11-13 |
JP2009522961A (ja) | 2009-06-11 |
KR20100075657A (ko) | 2010-07-02 |
JP5318583B2 (ja) | 2013-10-16 |
TW201126961A (en) | 2011-08-01 |
EP2323264A1 (en) | 2011-05-18 |
KR20100077039A (ko) | 2010-07-06 |
EP2372919A1 (en) | 2011-10-05 |
EP2326015A1 (en) | 2011-05-25 |
TW200803187A (en) | 2008-01-01 |
EP2372919B1 (en) | 2013-11-27 |
TWI406530B (zh) | 2013-08-21 |
WO2007082191A2 (en) | 2007-07-19 |
KR101223168B1 (ko) | 2013-01-17 |
WO2007082191A3 (en) | 2008-01-03 |
US20070162815A1 (en) | 2007-07-12 |
JP2013219779A (ja) | 2013-10-24 |
KR20100077038A (ko) | 2010-07-06 |
EP1977524B1 (en) | 2012-06-27 |
TWI379523B (en) | 2012-12-11 |
US20120166917A1 (en) | 2012-06-28 |
KR20080091213A (ko) | 2008-10-09 |
KR101217925B1 (ko) | 2013-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5318583B2 (ja) | 高スループット・アプリケーションのためのh−arqレート・コンパチブル符号を提供するためのシステム及び方法 | |
KR100984289B1 (ko) | 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 | |
CN1714512B (zh) | 用于速率兼容的低密度奇偶校验码的装置和方法 | |
KR101740316B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 | |
EP2482464B1 (en) | Encoding apparatus, decoding apparatus, encoding method, decoding method, and communication system | |
EP3469714B1 (en) | Polar code encoding with puncturing, shortening and extending | |
WO2018171516A1 (en) | Method and apparatus for error-correction encoding using a polar code | |
CN102546122B (zh) | 校验矩阵构造方法及设备、编解码方法及设备 | |
KR20150003127A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN111130564B (zh) | 译码方法及装置 | |
CN110798312A (zh) | 连续变量量子密钥分发系统的秘密协商方法 | |
EP2360863B1 (en) | Method and device for transmitting data symbols | |
KR101554488B1 (ko) | 저밀도 패리티 체크 코드의 디코딩 방법 및 장치 | |
US20220123767A1 (en) | Method and device for polar code encoding and decoding | |
CN101366184A (zh) | 用于高吞吐量应用的h-arq率兼容的低密度奇偶校验 | |
CN114553241A (zh) | 一种采用数据打孔的标记码传输方法 | |
CN112165333A (zh) | 空间耦合ldpc码的译码器错误传播的消除方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130610 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130613 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |