JP2012089680A - Semiconductor measuring device - Google Patents
Semiconductor measuring device Download PDFInfo
- Publication number
- JP2012089680A JP2012089680A JP2010235091A JP2010235091A JP2012089680A JP 2012089680 A JP2012089680 A JP 2012089680A JP 2010235091 A JP2010235091 A JP 2010235091A JP 2010235091 A JP2010235091 A JP 2010235091A JP 2012089680 A JP2012089680 A JP 2012089680A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chuck
- probe needle
- lower probe
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000523 sample Substances 0.000 claims abstract description 130
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000012360 testing method Methods 0.000 claims description 66
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 9
- 238000005259 measurement Methods 0.000 description 17
- 238000005452 bending Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 230000005679 Peltier effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
本発明は、半導体素子、特に、パワートランジスタなどの電力用半導体素子の電気的特性を試験する半導体測定装置に関する。 The present invention relates to a semiconductor measuring apparatus for testing electrical characteristics of a semiconductor element, particularly a power semiconductor element such as a power transistor.
パワートランジスタ、整流ダイオード、サイリスタ、パワーMOSFETなどの電力用半導体素子は、発電や送電などの電力分野を始めとして、電気鉄道分野、自動車、家庭用電化製品など非常に幅広く使用されており、その電気的特性を試験する測定装置も多数提案されている。 Power semiconductor elements such as power transistors, rectifier diodes, thyristors, and power MOSFETs are used in a wide range of fields including electric power generation such as power generation and power transmission, electric railways, automobiles, and household appliances. Many measuring devices have been proposed to test the mechanical characteristics.
例えば、特許文献1には、上下動自在な裏面電極針と、上部電極針との間に半導体素子が形成されたウエハを支持するウエハ支持枠を設け、ウエハ支持枠をフォーシング端子、裏面電極をセンシング端子として、被験半導体素子の真裏側面でケルビンコンタクトをとるようにした測定装置が開示されている。また、特許文献2には、被験半導体素子が形成されたウエハの外縁部をウエハホルダーで支持し、ウエハの裏面から接触するプローブの接触面積を被験半導体素子の裏面の面積と等しくして、半導体素子の裏面の不具合を検出するようにした測定装置が提案されている。さらに、特許文献3には、半導体ウエハに上下から接触するプローブの可動量を制御する制御手段を設けることによって、厚みの薄いウエハにおいても適切な押圧力でプローブを接触させることができるようにした試験装置が開示されている。
For example, Patent Document 1 provides a wafer support frame that supports a wafer on which a semiconductor element is formed between a back electrode needle that can move up and down and an upper electrode needle, and the wafer support frame is a forcing terminal and a back electrode. Is a sensing device, and a measuring device is disclosed in which a Kelvin contact is made on the back side surface of a test semiconductor element. In
しかし、これら従来の測定装置或いは試験装置においては、ウエハをウエハ支持枠或いはウエハホルダーなどによってその外縁で支持しているので、ウエハの厚さが薄くなると、ウエハ自身が撓み、プローブ針と半導体素子の電極との間で正確なコンタクトが行えないという問題点がある。また、ウエハ支持枠或いはウエハホルダーは、ウエハの外縁部と接しているだけであるので、ウエハ支持枠或いはウエハホルダーを介してのウエハの温度制御が難しいという欠点もある。 However, in these conventional measuring apparatuses or test apparatuses, the wafer is supported at its outer edge by a wafer support frame or a wafer holder. Therefore, when the thickness of the wafer becomes thin, the wafer itself bends, and the probe needle and the semiconductor element. There is a problem that accurate contact cannot be made with the other electrodes. Further, since the wafer support frame or the wafer holder is only in contact with the outer edge of the wafer, there is a drawback that it is difficult to control the temperature of the wafer via the wafer support frame or the wafer holder.
一方、特許文献4及び特許文献5には、ステージと呼ばれるウエハ支持台をウエハの裏面全体と接触させてウエハを支持することにより、薄いウエハであっても撓みが発生しないようにした測定装置及び試験装置がそれぞれ開示されている。これらの測定装置又は試験装置においては、ウエハの裏面電極とプローブ針との接触は、前記ステージに複数の挿入孔を形成しておいて、測定時には、被験半導体素子のほぼ真下に位置する挿入孔の下までプローブ針を移動させて、その位置でプローブ針を上昇させてプローブ針をウエハの裏面電極に接触させる(特許文献4)か、或いは、ステージに設けられた複数の挿入孔のそれぞれに予めコンタクトピンを挿入しておき、測定時には、被験半導体素子のほぼ真下に位置するコンタクトピンの下までコンタクト片を移動させ、その位置でコンタクト片を上昇させて直上のコンタクトピンを押し上げて、ウエハの裏面電極と接触するようにしている(特許文献5)。これにより、これらの測定装置又は試験装置においては、測定電流はウエハ裏面電極の厚み方向に流れ、被験半導体素子の真裏からプローブ針との接触点までの電位差が抵抗分として測定値に重畳されることがないので、精度の高い測定ができるとされている。
On the other hand, in
しかし、特許文献4及び特許文献5に開示されている測定装置及び試験装置においては、試験対象ウエハを新しいウエハに切り替えたり、同じ試験対象ウエハ上であっても被験半導体素子を次の半導体素子へと切り替えると、それに合わせて測定用のプローブ針又はコンタクト片を新たな被験半導体素子のほぼ真下に位置する挿入孔又はコンタクトピンの下まで移動させる必要があり、その移動位置の割り出し作業が煩雑である上に、プローブ針又はコンタクト片を実際に所定の位置まで移動させる移動機構を必要とし、移動にも時間を要するので測定効率が悪くなるという不都合がある。
However, in the measurement apparatus and the test apparatus disclosed in
本発明は、上記従来の半導体測定装置の不都合や欠点を解消するために為されたもので、厚みが薄い試験対象ウエハであっても撓みなく支持できるとともに、簡単な構造で試験対象ウエハの裏面電極にプローブ針を確実かつ簡便に接触させることができる半導体測定装置を提供することを課題とするものである。 The present invention has been made to eliminate the disadvantages and disadvantages of the conventional semiconductor measurement apparatus described above, and can support a test wafer having a small thickness without bending, and has a simple structure and the back surface of the test wafer. It is an object of the present invention to provide a semiconductor measuring apparatus capable of bringing a probe needle into contact with an electrode reliably and easily.
本発明者らは上記の課題を解決すべく鋭意研究を重ねた結果、従来から試験対象ウエハを一時的に支持するために用いられているチャックピンがウエハチャックを貫通してウエハチャックに対して相対的に上下動するものであることに着目し、このチャックピンの内部にプローブ針を内挿させ、かつ、内挿したプローブ針をウエハチャックに対して相対的に上下方向に移動可能とすることによって、試験対象ウエハを支持する支持面を備えたウエハチャックを使用しつつ、簡単な構造で、下プローブ針を試験対象ウエハの裏面電極と簡便に接触させることができることを見出した。 As a result of intensive studies to solve the above problems, the inventors of the present invention have hitherto used chuck pins that have been used to temporarily support a wafer to be tested to penetrate the wafer chuck to the wafer chuck. Focusing on the fact that the probe needle moves relatively up and down, the probe needle is inserted into the chuck pin, and the inserted probe needle can be moved in the vertical direction relative to the wafer chuck. Thus, it has been found that the lower probe needle can be easily brought into contact with the back electrode of the wafer under test with a simple structure while using a wafer chuck having a support surface for supporting the wafer under test.
すなわち、本発明は、ウエハ上に形成された複数の半導体素子の各々の表面電極と前記ウエハの裏面電極のそれぞれにプローブ針を接触させて半導体素子の特性を試験する半導体測定装置であって、試験対象ウエハを支持する支持面を備えたウエハチャックと;前記ウエハチャックを上下方向に貫通する少なくとも3本のチャックピンと;前記チャックピンを前記ウエハチャックに対して相対的に上下方向に移動させる第1移動機構と;前記チャックピンの内側に内挿される少なくとも1本の下プローブ針と;前記下プローブ針を前記ウエハチャックに対して相対的に上下方向に移動させる第2移動機構と;前記ウエハチャックを、前記チャックピン及び前記下プローブ針とともに、前記ウエハチャックの上部に位置する上プローブ針に対して相対的に上下方向及び水平方向に移動させる第3移動機構と;前記上プローブ針及び前記下プローブ針と電気的に接続されるテスタ装置とを有している半導体測定装置を提供することによって、上記の課題を解決するものである。 That is, the present invention is a semiconductor measuring apparatus for testing the characteristics of a semiconductor element by contacting a probe needle to each of a front surface electrode of each of a plurality of semiconductor elements formed on a wafer and a back surface electrode of the wafer, A wafer chuck having a support surface for supporting a wafer to be tested; at least three chuck pins penetrating the wafer chuck in a vertical direction; and a first moving the chuck pin in a vertical direction relative to the wafer chuck. One moving mechanism; at least one lower probe needle inserted inside the chuck pin; a second moving mechanism for moving the lower probe needle in a vertical direction relative to the wafer chuck; and the wafer Together with the chuck pin and the lower probe needle, the chuck is connected to the upper probe needle located at the upper part of the wafer chuck. By providing a semiconductor measuring device having a third moving mechanism that moves relatively in a vertical direction and a horizontal direction; and a tester device that is electrically connected to the upper probe needle and the lower probe needle, It solves the above problems.
本発明の半導体測定装置においては、上述のとおり、少なくとも3本あるチャックピンのうちの少なくとも1本に下プローブ針が内挿されており、この下プローブ針がウエハチャックに対して相対的に上下方向に移動可能とされているので、前記チャックピンを用いて試験対象ウエハをウエハチャックの支持面上に載置、支持させた後、チャックピンに内挿されている下プローブ針を上昇させることによって、下プローブ針を試験対象ウエハの裏面電極に接触させることができる。 In the semiconductor measuring apparatus of the present invention, as described above, the lower probe needle is inserted into at least one of the at least three chuck pins, and the lower probe needle is moved up and down relative to the wafer chuck. Since the chuck pin is used to place and support the wafer under test on the support surface of the wafer chuck, the lower probe needle inserted in the chuck pin is raised. Thus, the lower probe needle can be brought into contact with the back electrode of the wafer to be tested.
下プローブ針は1本以上あれば良いが、2本、若しくは3本以上であっても良い。下プローブ針が2本若しくは2本以上であれば、2本の下プローブ針間の導通の有無を調べることによって、ウエハの有無を検知したり、下プローブ針とウエハの裏面電極との接触状態の良否や、テスタ装置の動作の良否を確認することができるので便利である。なお、チャックピンの径が比較的大きい場合には、1本のチャックピン内に複数本の下プローブ針を内挿するようにしても良いが、通常は1本のチャックピン内には1本の下プローブ針を内挿させるのが好ましい。 There may be one or more lower probe needles, but two or three or more may be used. If there are two or more lower probe needles, the presence / absence of a wafer is detected by checking the presence / absence of conduction between the two lower probe needles, or the contact state between the lower probe needle and the back electrode of the wafer. This is convenient because it is possible to check the quality of the tester and the quality of the operation of the tester device. When the diameter of the chuck pin is relatively large, a plurality of lower probe needles may be inserted into one chuck pin, but usually one is inserted into one chuck pin. The lower probe needle is preferably inserted.
また、チャックピンは、その上端で試験対象ウエハを支持する必要上、少なくとも3本は必要である。4本以上のチャックピンを設けても良いが、通常は3本で十分である。チャックピンが3本である場合、各チャックピンは、その上端が平面的に見て正三角形を形成するように等間隔に配置されるのが好ましい。いずれにせよ、3本若しくは4本以上のチャックピンの上端面は、試験対象ウエハの裏面とうまく接触するように単一平面上に位置させるのが良い。 Further, at least three chuck pins are necessary to support the wafer under test at the upper end thereof. Four or more chuck pins may be provided, but usually three are sufficient. When there are three chuck pins, it is preferable that the chuck pins are arranged at equal intervals so that the upper ends thereof form a regular triangle when seen in a plan view. In any case, the upper end surfaces of three or four or more chuck pins are preferably positioned on a single plane so as to be in good contact with the back surface of the wafer to be tested.
本発明の半導体測定装置は、その好ましい一態様において、前記ウエハチャックが導電性であり、前記ウエハチャックの中央部に接続されるフォース線と、前記下プローブ針と接続されるセンス線とを備え、かつ、前記上プローブ針がフォース側上プローブ針とセンス側上プローブ針とからなり、前記フォース側上プローブ針と接続されるフォース線と、前記センス側上プローブ針と接続されるセンス線とを備えている。各センス線及び各フォース線は前記テスタ装置に接続される。本発明の半導体測定装置がこのようなフォース線及びセンス線を備えている場合には、ケルビン接続により、より正確な測定ができるので好ましい。 In a preferred aspect of the semiconductor measuring apparatus of the present invention, the wafer chuck is conductive, and includes a force line connected to a central portion of the wafer chuck and a sense line connected to the lower probe needle. And the upper probe needle comprises a force side upper probe needle and a sense side upper probe needle, a force line connected to the force side upper probe needle, and a sense line connected to the sense side upper probe needle It has. Each sense line and each force line are connected to the tester device. When the semiconductor measuring apparatus of the present invention includes such a force line and a sense line, it is preferable because more accurate measurement can be performed by Kelvin connection.
さらに、本発明の半導体測定装置は、その好ましい一態様において、前記チャックピンが、その上端部で試験対象ウエハを支持したときに、試験対象ウエハを吸引支持する吸引用の孔を備えている。これにより、チャックピンによる試験対象ウエハの支持をより確実なものとすることができる。 Furthermore, in a preferred aspect of the semiconductor measuring apparatus according to the present invention, the chuck pin includes a suction hole for sucking and supporting the test target wafer when the chuck pin supports the test target wafer at its upper end. Thereby, the support of the wafer under test by the chuck pins can be made more reliable.
また、本発明の半導体測定装置は、その好ましい一態様において、前記ウエハチャックの前記支持面を加熱又は冷却する加熱手段及び/又は冷却手段を備えている。本発明の半導体測定装置がこのような加熱手段及び/又は冷却手段を備えている場合には、ウエハチャックの支持面の温度を適宜制御して、所望の温度若しくは温度変化時における半導体素子の電気的特性を試験することができるので便利である。 Moreover, the semiconductor measuring apparatus of this invention is equipped with the heating means and / or cooling means which heat or cool the said support surface of the said wafer chuck in the preferable one aspect | mode. When the semiconductor measuring apparatus of the present invention is provided with such heating means and / or cooling means, the temperature of the support surface of the wafer chuck is appropriately controlled so that the electric power of the semiconductor element at the desired temperature or temperature change is obtained. This is convenient because it can test the mechanical properties.
なお、本発明の半導体測定装置が対象とする半導体素子は、それらがウエハ上に形成されており、各半導体素子上の電極とウエハの裏面電極とにプローブ針を接触させてその電気的特性を試験することができるものである限りいかなるものであっても良いが、一般にパワーデバイスと呼ばれるパワートランジスタ、パワーMOSFET、サイリスタ、整流ダイオード、絶縁ゲートバイポーラトランジスタ、トライアックなどの電力用半導体素子を対象とする場合に、本発明の半導体測定装置及び半導体測定方法は最も効果的である。 The semiconductor elements targeted by the semiconductor measuring apparatus of the present invention are formed on the wafer, and the probe needle is brought into contact with the electrode on each semiconductor element and the back electrode of the wafer to obtain the electrical characteristics. Any device can be used as long as it can be tested, but power transistors such as power transistors, power MOSFETs, thyristors, rectifier diodes, insulated gate bipolar transistors, and triacs generally called power devices are targeted. In this case, the semiconductor measuring apparatus and the semiconductor measuring method of the present invention are most effective.
本発明の半導体測定装置によれば、チャックピンを用いて試験対象ウエハをウエハチャックの支持面上に載置し、ウエハチャックによって支持させた後、チャックピンに内挿された下プローブ針を試験対象ウエハに向かって上昇させるだけで下プローブ針を試験対象ウエハの裏面電極と接触させることができる。このため、本発明の半導体測定装置によれば、試験対象ウエハの自重による撓みを危惧することなく、簡単な構成で速やかに試験対象ウエハの表裏からプローブ針を接触させてウエハ上に形成されている半導体素子の電気的特性を試験することができるという利点が得られる。また、本発明の半導体測定装置におけるウエハチャックに、その試験対象ウエハの支持面を加熱又は冷却する加熱手段及び/又は冷却手段が設けられる場合には、支持面の温度を適宜制御して、所望の温度若しくは温度変化時における半導体素子の電気的特性を試験することができるという利点が得られる。 According to the semiconductor measuring apparatus of the present invention, the wafer to be tested is placed on the support surface of the wafer chuck using the chuck pins, supported by the wafer chuck, and then the lower probe needle inserted in the chuck pins is tested. The lower probe needle can be brought into contact with the back electrode of the wafer to be tested simply by raising it toward the wafer to be tested. For this reason, according to the semiconductor measuring apparatus of the present invention, the probe needle is quickly brought into contact with the front and back surfaces of the test object wafer with a simple configuration without worrying about bending due to the weight of the test object wafer. The advantage of being able to test the electrical characteristics of the semiconductor element is obtained. If the wafer chuck in the semiconductor measuring apparatus of the present invention is provided with heating means and / or cooling means for heating or cooling the support surface of the wafer under test, the temperature of the support surface is appropriately controlled to The advantage is that the electrical characteristics of the semiconductor device can be tested at the temperature or temperature change.
以下、図面を用いて本発明を詳細に説明するが、本発明が図示のものに限られないことは勿論である。 Hereinafter, the present invention will be described in detail with reference to the drawings, but the present invention is not limited to the illustrated one.
図1は、本発明の半導体測定装置の一例を示す部分断面側面図である。図1において、1は本発明の半導体測定装置であり、2は試験対象ウエハ、3はウエハチャック、4は、試験対象ウエハ2を支持するウエハチャック3の支持面、5a、5b、5cはチャックピン、6はチャックピンベース板である。図1においては、チャックピン5a〜5cのうち、チャックピン5aと5cだけが断面で示されている。また、図に示すとおり、チャックピン5a〜5cは、ウエハチャック3を上下方向に貫通している。7は、チャックピン5a〜5cをチャックピンベース板6ごとウエハチャック3に対して上下方向に移動させる第1移動機構であり、ウエハチャックベース板8に取り付けられている。
FIG. 1 is a partial cross-sectional side view showing an example of a semiconductor measuring apparatus of the present invention. In FIG. 1, 1 is a semiconductor measuring apparatus of the present invention, 2 is a wafer to be tested, 3 is a wafer chuck, 4 is a support surface of a
図1に示す状態においては、チャックピン5a〜5cの上端面は支持面4よりも若干、下方に下がった位置にあり、試験対象ウエハ2の裏面は、ウエハチャック3の支持面4と接触している。なお、本例においては、チャックピン5a〜5cは3本であるが、4本若しくは5本以上であっても良い。ただし、チャックピン5a〜5cは、その上端面が支持面4よりも上にある状態で試験対象ウエハ2を安定に支持する必要上、少なくとも3本必要である。また、図示の例では、第1移動機構7によって、チャックピン5a〜5cをウエハチャック3に対して上下方向に移動させるようにしているが、チャックピン5a〜5cはウエハチャック3に対して相対的に上下方向に移動すれば良く、ウエハチャック3をチャックピン5a〜5cに対して上下方向に移動させるようにしても良い。
In the state shown in FIG. 1, the upper end surfaces of the chuck pins 5 a to 5 c are slightly lower than the
9a、9b、9cは、それぞれチャックピン5a、5b、5cに内挿された下プローブ針、10は下プローブ針ベース板、11は下プローブ針9a〜9cを下プローブ針ベース板10ごとウエハチャック3に対して上下方向に移動させる第2移動機構であり、第1移動機構7と同様に、ウエハチャックベース板8に取り付けられている。なお、図示の例では、下プローブ針9a〜9cは、チャックピン5a〜5cの各々に各1本ずつ内挿されているが、必ずしも全てのチャックピン5a〜5c内に下プローブ針9a〜9cを内挿させる必要はなく、3本のチャックピン5a〜5cのうちの2本又は1本にのみ、下プローブ針を内挿させるようにしても良い。また、図示の例では、第2移動機構11によって、下プローブ針9a〜9cをウエハチャック3に対して上下方向に移動させるようにしているが、下プローブ針9a〜9cはウエハチャック3に対して相対的に上下方向に移動すれば良く、ウエハチャック3を下プローブ針9a〜9cに対して上下方向に移動させるようにしても良い。
本例において、ウエハチャック3は導電性であり、ウエハチャック3の下面中央部には、フォース線12fが接続され、フォース線12fの他端は、テスタ装置Tに接続されている。12sはセンス線であり、センス線12sの一端は下プローブ針ベース板10を介して、下プローブ針9a〜9cと接続され、他端はテスタ装置Tに接続されている。13はXYZθステージであり、13a、13b、13c、13dは、それぞれ、X軸移動機構、Y軸移動機構、Z軸移動機構、及びθ軸移動機構である。XYZθステージ13は、ウエハチャック3を、チャックピン5a〜5c、及び下プローブ針9a〜9cとともに、ウエハチャック3の上部に位置する上プローブ針に対して相対的に上下方向及び水平方向に移動させる第3移動機構を構成している。
In this example, the
14sはセンス側上プローブ針、14fはフォース側上プローブ針であり、15sはセンス側上プローブ針14sとテスタ装置Tを接続するセンス線、15fはフォース側上プローブ針14fとテスタ装置Tを接続するフォース線である。16はプローブマニュピレータ、17はプローバベース板である。なお、図示の例では、上プローブ針として、センス側上プローブ針14s及びフォース側上プローブ針14fが設けられ、下プローブ針9a〜9c及びウエハチャック3の下面中央部に接続されたフォース線12fとで、ケルビン接続を構成しているが、本発明の半導体測定装置1におけるプローブ針の接続はケルビン接続に限られず、下プローブ針9a〜9cと1本の上プローブ針とで構成される単接続であっても良い。また、図示の例では、センス側上プローブ針14sとフォース側上プローブ針14fとは、プローブマニュピレータ16に取り付けられているが、上プローブ針はプローブカードに取り付けられていても良い。
14 s is a sense side upper probe needle, 14 f is a force side upper probe needle, 15 s is a sense line connecting the sense side
図2は、図1におけるウエハチャック3の部分断面拡大図であり、図1におけると同じ部材には同じ符号を付してある。図2において、18a、18b、18cは、ウエハチャック3の支持面4に設けられた吸引溝、19はウエハチャック3に内蔵された加熱及び/又は冷却手段である。加熱及び/又は冷却手段19としては、ウエハチャック3を加熱又は冷却することができる限りどのようなものを使用しても良く、例えば加熱だけであれば、電気エネルギーを熱エネルギーに変えるヒータを用いれば良く、また、加熱と冷却の双方を行わせるのであれば、例えば、ペルチエ効果を利用したペルチエ素子などを用いることができる。
FIG. 2 is an enlarged partial sectional view of the
図3はチャックピン5aを拡大断面図である。図に示すとおり、チャックピン5aは、外筒20と、外筒20と同軸の内筒21からなる二重構造を有しており、外筒20と内筒21との間には空気通路22が形成されている。空気通路22の一端は、外筒20及び内筒21の上端から上方外部に向かって開口しており、他端は管路23を介して図示しない適宜の吸引装置と接続されている。吸引装置を作動させて空気通路22内を吸引することにより、チャックピン5aは、外筒20と内容21の上端で試験対象ウエハを吸着、支持することができる。内筒21の内側には下プローブ針9aが内挿されており、下プローブ針9aは内筒21の内側を自在に上下方向に移動可能である。なお、下プローブ針9aは図示しない弾性手段によって上方に向かって付勢されている。下プローブ針9aとしては、自身の内部に弾性付勢手段を備える、例えば、ポゴピンを用いても良い。なお、以上はチャックピン5aについてのみ説明したが、他のチャックピン5b、5cについても同様である。
FIG. 3 is an enlarged cross-sectional view of the
図4は、ウエハチャック3の平面図である。図に示すとおり、ウエハチャック3の支持面4には、同心状に吸引溝18a、18b、18cが形成されており、各吸引溝18a〜18cは連絡溝24によって連通状態にあり、連絡溝24の先端は管路23を介して図示しない吸引装置に接続されている。吸引装置を作動させて、吸引溝18a、18b、18c内を吸引することにより、ウエハチャック3は、支持面4上に試験対象ウエハを吸着、支持することができる。
FIG. 4 is a plan view of the
図5は、ウエハチャック3、チャックピン5a〜5c、及び下プローブ針9a〜9cの位置関係を示す分解斜視図である。図に示すとおり、ウエハチャック3には、ウエハチャック3を上下に貫通する孔3a、3b、3cが設けられており、チャックピン5a、5b、5cは、それぞれ貫通孔3a、3b、3cを貫通する位置に配置されている。また、下プローブ針9a、9b、9cは、それぞれ、チャックピン5a、5b、5cを貫通する位置に配置されている。ウエハチャック3の下側中央部には、フォース線12fが接続されており、下プローブ針9a、9b、9cには、センス線12sが接続されている。2は試験対象ウエハである。
FIG. 5 is an exploded perspective view showing the positional relationship between the
次に図6〜図9を用いて、本発明の半導体測定装置1の動作を説明する。図6は、第1移動機構7が図中矢印方向に作動して、チャックピン5a〜5cがウエハチャック3の支持面4よりも上方に上昇した状態を示している。この状態で図示しない吸引装置を作動させ、チャックピン5a〜5cの前述した各空気通路22の吸引を開始する。一方、適宜の搬送アームによってチャックピン5a〜5cの上に搬送されてきた試験対象ウエハ2は、ゆっくりと下降してチャックピン5a〜5cに載置され、チャックピン5a〜5cの空気通路22が吸引状態にあるので、チャックピン5a〜5c上に吸着、支持される。このとき、下プローブ針9a〜9cは、その上端が支持面4よりも下方に下がった位置にある。また、図示しない吸引装置が作動して、支持面4に形成されている吸引溝18a〜18cの吸引を開始する。2a、2b、2c・・・は、試験対象ウエハ2上に形成されている半導体素子である。
Next, operation | movement of the semiconductor measuring device 1 of this invention is demonstrated using FIGS. FIG. 6 shows a state in which the first moving
試験対象ウエハ2がチャックピン5a〜5c上に吸着、支持されると、図7に示すように、第1移動機構7が図中矢印方向に作動して、チャックピン5a〜5cを下降させ、試験対象ウエハ2をウエハチャック3の支持面4上に載置する。支持面4に形成されている吸引溝18a〜18cは吸引状態にあるので、試験対象ウエハ2は、支持面4上に吸引、支持される。同時に、下側のフォース線12fが試験対象ウエハ2の裏面電極と電気的に接続される。このようにしてチャックピン5a〜5cから支持面4への試験対象ウエハ2の受け渡しが終わると、チャックピン5a〜5cの空気通路22の吸引は停止され、チャックピン5a〜5cは、その上端がウエハチャック3の支持面4よりも若干下方となる位置まで下降し、その位置で停止する。
When the
試験対象ウエハ2が支持面4上に吸着、支持されて、下側のフォース線12fが試験対象ウエハ2の裏面電極と電気的に接続されると、図8に示すように、第2移動機構11が図中矢印方向に作動して、下プローブ針9a〜9cを上昇させ、その先端を試験対象ウエハ2の裏面電極に接触させる。これにより下側のセンス線12sが試験対象ウエハ2の裏面電極と電気的に接続されたことになる。前述したとおり、下プローブ針9a〜9cは弾性手段によって上方に向かって付勢されているので、下プローブ針9a〜9cは、その先端が試験対象ウエハ2の裏面電極と接触した位置よりも若干下方に押し込まれ、下プローブ針9a〜9cと試験対象ウエハ2の裏面電極との接触、すなわち、下側のセンス線12sと試験対象ウエハ2の裏面電極との電気的接続が確実に行われる。
When the
以上のようにして、下プローブ針9a〜9cと試験対象ウエハ2の裏面電極との接触が達成されると、XYZθステージ13のX軸移動機構13a、Y軸移動機構13b、及びθ軸移動機構13dが作動して、ウエハチャック3の支持面4上に支持されている試験対象ウエハ2のX、Y、θ位置を所定の位置に合わせるアライメントを行う。なお、この試験対象ウエハ2のアライメントと、下プローブ針9a〜9cの試験対象ウエハ2の裏面電極への接触とは、どちらを先に行っても良い。
As described above, when contact between the lower probe needles 9a to 9c and the back electrode of the
次に、XYZθステージ13のX軸移動機構13a及びY軸移動機構13bを作動させて、試験対象となる半導体素子2dが、センス側上プローブ針14s及びフォース側上プローブ針14fに対して測定位置にくるように試験対象ウエハ2をウエハチャック3ごと移動させる。試験対象となる半導体素子2dが所定の測定位置にくると、図9に示すように、Z軸移動機構13cが作動して、チャックピン5a〜5c及び下プローブ針9a〜9cとともに、ウエハチャック3を図中矢印で示す上方に移動させ、試験対象ウエハ2に形成されている半導体素子2dの表面電極と、センス側上プローブ針14s及びフォース側上プローブ針14fとを接触させ、テスタ装置Tによって、半導体素子2dの電気的特性が測定される。
Next, the
半導体素子2dの測定が終わると、XYZθステージ13のZ軸移動機構13cが作動して、ウエハチャック3を一旦下降させ、次いで、X軸移動機構13a又はY軸移動機構13b、或いはその双方を作動させて、例えば、次の半導体素子2cが測定位置にくるようにウエハチャック3を移動させる。半導体素子2cが測定位置にくると、前述したのと同様に、Z軸移動機構13cが作動して、チャックピン5a〜5c及び下プローブ針9a〜9cとともに、ウエハチャック3を図中矢印で示す上方に移動させ、半導体素子2cの表面電極と、センス側上プローブ針14s及びフォース側上プローブ針14fとを接触させ、テスタ装置Tによって、半導体素子2cの電気的特性が測定される。
When the measurement of the
このような動作を繰り返して、試験対象ウエハ2上の全半導体素子の測定が終了すると、下プローブ針9a〜9cが下降し、下側センス線12sと試験対象ウエハ2の裏面電極との電気的接続が解除される。続いて、支持面4上の吸引溝18a〜18cの吸引が停止されるとともに、チャックピン5a〜5cの空気通路22の吸引が開始され、チャックピン5a〜5cが上昇して試験対象ウエハ2を、吸着、支持しながら、搬送アーム等に受け渡す位置まで持ち上げる。試験対象ウエハ2が支持面4上から離れたときに、下側フォース線12fと試験対象ウエハ2の裏面電極との電気的接続が解除される。
When such operations are repeated and the measurement of all the semiconductor elements on the
以上のとおり、本発明の半導体測定装置1によれば、チャックピン5a〜5cによって、試験対象ウエハ2をウエハチャック3の支持面4上に吸着、支持させた後に、下プローブ針9a〜9cを上昇させるという簡単な動作で、下プローブ針9a〜9cを試験対象ウエハ2の裏面電極と接触させて、下側センス線12sを試験対象ウエハ2の裏面電極と電気的に接続させることができる。
As described above, according to the semiconductor measuring apparatus 1 of the present invention, the lower probe needles 9a to 9c are mounted after the
図10は、本発明の半導体測定装置1の他の一例の要部を示す斜視図であり、これまでと同じ部材には同じ符号を付してある。本例においては、チャックピンベース板6に第4のチャックピン5dが設けられており、下プローブ針ベース板10に第4の下プローブ針9dが設けられている点が先の例とは異なっている。すなわち、本例においては、フォース線12fをウエハチャック3の下面中央部に接続する代わりに、第4の下プローブ針9dを設け、これにフォース線12fを接続してある。また、ウエハチャック3には、第4のチャックピン5dに対応して第4の貫通孔3dが形成されている。
FIG. 10 is a perspective view showing a main part of another example of the semiconductor measuring apparatus 1 according to the present invention. The same members as those described above are denoted by the same reference numerals. In the present example, the
このような本例の半導体測定装置1によれば、試験対象ウエハ2をウエハチャック3の支持面4上に吸着、支持した後に、下プローブ針9a〜9dを試験対象ウエハ2に向かって上昇させることにより、センス線12sが接続されている下プローブ針9a〜9cを試験対象ウエハ2の裏面電極に接触させることができると同時に、フォース線12fが接続されている下プローブ針9dを試験対象ウエハ2の裏面電極に接触させることができる。
According to the semiconductor measuring apparatus 1 of this example, the lower probe needles 9 a to 9 d are raised toward the
以上述べたとおり、本発明の半導体測定装置によれば、試験対象ウエハの裏面全体をウエハチャックの支持面で支持しつつ、下プローブ針を試験対象ウエハに向かって上昇させるだけで下プローブ針と試験対象ウエハの裏面電極との接触を実現することができるので、試験対象ウエハの撓みを防止することができるとともに、移動位置を割り出して下プローブ針を移動させる必要がなく、簡単な構成で、半導体素子の効率の良い測定が可能となる。したがって、本発明の半導体測定装置は、半導体素子、特に、今後用途の更なる拡大が見込まれる電力用半導体素子の品質並びに性能の向上に大きく寄与し、多大なる産業上の利用可能性を有するものである。 As described above, according to the semiconductor measuring apparatus of the present invention, the lower probe needle is lifted toward the test target wafer while the entire back surface of the test target wafer is supported by the support surface of the wafer chuck. Since the contact with the back electrode of the wafer to be tested can be realized, the bending of the wafer to be tested can be prevented, and it is not necessary to determine the moving position and move the lower probe needle. Efficient measurement of semiconductor elements is possible. Therefore, the semiconductor measuring apparatus of the present invention greatly contributes to the improvement of the quality and performance of semiconductor elements, particularly power semiconductor elements that are expected to expand further in the future, and has great industrial applicability. It is.
1 半導体測定装置
2 試験対象ウエハ
3 ウエハチャック
4 支持面
5a、5b、5c、5d チャックピン
6 チャックピンベース板
7 第1移動機構
8 ウエハチャックベース板
9a、9b、9c、9d 下プローブ針
10 下プローブ針ベース板
11 第2移動機構
12f、15f フォース線
12s、15s センス線
13 XYZθステージ
14s センス側上プローブ針
14f フォース側上プローブ針
16 プローブマニュピレータ
17 プローバベース板
18a、18b、18c 吸引溝
19 加熱及び/又は冷却手段
20 外筒
21 内筒
22 空気通路
23 管路
24 接続溝
T テスタ装置
DESCRIPTION OF SYMBOLS 1
Claims (4)
前記ウエハチャックを上下方向に貫通する少なくとも3本のチャックピンと;前記チャックピンを前記ウエハチャックに対して相対的に上下方向に移動させる第1移動機構と;前記チャックピンの内側に内挿される少なくとも1本の下プローブ針と;前記下プローブ針を前記ウエハチャックに対して相対的に上下方向に移動させる第2移動機構と;前記ウエハチャックを、前記チャックピン及び前記下プローブ針とともに、前記ウエハチャックの上部に位置する上プローブ針に対して相対的に上下方向及び水平方向に移動させる第3移動機構と;前記上プローブ針及び前記下プローブ針と電気的に接続されるテスタ装置とを有している半導体測定装置。 A semiconductor measuring apparatus for testing characteristics of a semiconductor element by contacting a probe needle with each of a front surface electrode of each of a plurality of semiconductor elements formed on the wafer and a back surface electrode of the wafer, and supporting a test target wafer A wafer chuck with a support surface;
At least three chuck pins penetrating the wafer chuck in the vertical direction; a first moving mechanism for moving the chuck pin in the vertical direction relative to the wafer chuck; and at least inserted inside the chuck pins. One lower probe needle; a second moving mechanism that moves the lower probe needle in a vertical direction relative to the wafer chuck; and the wafer chuck together with the chuck pins and the lower probe needle A third moving mechanism that moves in the vertical and horizontal directions relative to the upper probe needle located on the upper part of the chuck; and a tester device that is electrically connected to the upper probe needle and the lower probe needle. Semiconductor measuring equipment.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010235091A JP5489356B2 (en) | 2010-10-20 | 2010-10-20 | Semiconductor measuring equipment |
TW100127733A TWI436075B (en) | 2010-10-20 | 2011-08-04 | Semiconductor measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010235091A JP5489356B2 (en) | 2010-10-20 | 2010-10-20 | Semiconductor measuring equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012089680A true JP2012089680A (en) | 2012-05-10 |
JP5489356B2 JP5489356B2 (en) | 2014-05-14 |
Family
ID=46260980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010235091A Active JP5489356B2 (en) | 2010-10-20 | 2010-10-20 | Semiconductor measuring equipment |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5489356B2 (en) |
TW (1) | TWI436075B (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019530869A (en) * | 2016-09-28 | 2019-10-24 | フォームファクター ビーバートン インコーポレイテッド | Probe system and method of using the same |
JP2021182584A (en) * | 2020-05-19 | 2021-11-25 | 三菱電機株式会社 | Evaluation apparatus of semiconductor device and evaluation method of semiconductor device |
CN114136422A (en) * | 2020-09-03 | 2022-03-04 | 长鑫存储技术有限公司 | Weighing device |
JP2022080072A (en) * | 2020-11-17 | 2022-05-27 | ハイソル株式会社 | Wafer chuck and prober device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI495885B (en) * | 2013-08-20 | 2015-08-11 | Chroma Ate Inc | Semiconductor test device |
US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
US11549981B2 (en) | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
US20220155364A1 (en) | 2020-11-19 | 2022-05-19 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
US11609266B2 (en) | 2020-12-04 | 2023-03-21 | Advantest Test Solutions, Inc. | Active thermal interposer device |
US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
US11656273B1 (en) | 2021-11-05 | 2023-05-23 | Advantest Test Solutions, Inc. | High current device testing apparatus and systems |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173850A (en) * | 1984-02-20 | 1985-09-07 | Toshiba Corp | Testing device for semiconductor device |
JPS6445643U (en) * | 1987-09-11 | 1989-03-20 | ||
JPH0197551U (en) * | 1987-12-22 | 1989-06-29 | ||
JP2008004695A (en) * | 2006-06-21 | 2008-01-10 | Micronics Japan Co Ltd | Inspection stage and inspection apparatus |
-
2010
- 2010-10-20 JP JP2010235091A patent/JP5489356B2/en active Active
-
2011
- 2011-08-04 TW TW100127733A patent/TWI436075B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173850A (en) * | 1984-02-20 | 1985-09-07 | Toshiba Corp | Testing device for semiconductor device |
JPS6445643U (en) * | 1987-09-11 | 1989-03-20 | ||
JPH0197551U (en) * | 1987-12-22 | 1989-06-29 | ||
JP2008004695A (en) * | 2006-06-21 | 2008-01-10 | Micronics Japan Co Ltd | Inspection stage and inspection apparatus |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019530869A (en) * | 2016-09-28 | 2019-10-24 | フォームファクター ビーバートン インコーポレイテッド | Probe system and method of using the same |
JP2021182584A (en) * | 2020-05-19 | 2021-11-25 | 三菱電機株式会社 | Evaluation apparatus of semiconductor device and evaluation method of semiconductor device |
JP7308792B2 (en) | 2020-05-19 | 2023-07-14 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
CN114136422A (en) * | 2020-09-03 | 2022-03-04 | 长鑫存储技术有限公司 | Weighing device |
US12092510B2 (en) | 2020-09-03 | 2024-09-17 | Changxin Memory Technologies, Inc. | Weighing device |
JP2022080072A (en) * | 2020-11-17 | 2022-05-27 | ハイソル株式会社 | Wafer chuck and prober device |
Also Published As
Publication number | Publication date |
---|---|
TWI436075B (en) | 2014-05-01 |
JP5489356B2 (en) | 2014-05-14 |
TW201229535A (en) | 2012-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5489356B2 (en) | Semiconductor measuring equipment | |
JP5737536B2 (en) | Prober | |
KR101381564B1 (en) | Inspection apparatus for semiconductor devices and chunk stage used for the inspection apparatus | |
JP5296117B2 (en) | Probe device | |
US8159245B2 (en) | Holding member for inspection, inspection device and inspecting method | |
JP6674103B2 (en) | Prober | |
US9395405B2 (en) | Wafer inspection interface and wafer inspection apparatus | |
WO2004036641A1 (en) | Probe device that controls temperature of object to be inspected and probe inspection method | |
JP2011138865A (en) | Inspection apparatus of semiconductor device | |
JP2011249695A (en) | Semiconductor device testing equipment, testing method using the same, and coaxial probe needle unit used for the same | |
JP2007040926A (en) | Prober | |
CN104280577A (en) | Electric connecting apparatus | |
CN104280573A (en) | Electric connecting apparatus | |
TW201534945A (en) | Inspection system for device to be tested, and method for operating inspection system for device to be tested | |
JP2012141267A (en) | Electrode structure of electrical characteristic inspection device of semiconductor device, and electrical characteristic inspection device of semiconductor device provided with the same | |
JP5978992B2 (en) | Electronic device test apparatus and test method | |
JP6042761B2 (en) | Probe device | |
JP6365953B1 (en) | Prober | |
JP2017036997A (en) | Inspection device and inspection method of double-sided circuit board | |
JP6361975B2 (en) | Prober | |
JP2007288101A (en) | Prober, wafer holding method therein, and highly thermally conductive sheet | |
JP6685526B1 (en) | Prober device and measuring jig | |
JP2022080072A (en) | Wafer chuck and prober device | |
JP2010103238A (en) | Device for manufacturing semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5489356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |