JP2012084835A - パワーモジュール及びその製造方法 - Google Patents

パワーモジュール及びその製造方法 Download PDF

Info

Publication number
JP2012084835A
JP2012084835A JP2011034100A JP2011034100A JP2012084835A JP 2012084835 A JP2012084835 A JP 2012084835A JP 2011034100 A JP2011034100 A JP 2011034100A JP 2011034100 A JP2011034100 A JP 2011034100A JP 2012084835 A JP2012084835 A JP 2012084835A
Authority
JP
Japan
Prior art keywords
power module
semiconductor chip
conductor pattern
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011034100A
Other languages
English (en)
Other versions
JP5759744B2 (ja
Inventor
Kazuaki Naoe
和明 直江
Keiji Sato
桂司 佐藤
Michiaki Hiyoshi
道明 日吉
Masato Nakamura
真人 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011034100A priority Critical patent/JP5759744B2/ja
Priority to PCT/JP2011/002346 priority patent/WO2012035680A1/ja
Publication of JP2012084835A publication Critical patent/JP2012084835A/ja
Application granted granted Critical
Publication of JP5759744B2 publication Critical patent/JP5759744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】効果的に部分放電を抑止できる絶縁膜を被覆することで、動作信頼性を向上させるとともに、小型化が可能になるパワーモジュール及びその製造方法を提供する。
【解決手段】パワーモジュールは絶縁基板１と、絶縁基板１上に形成された導体パターン２と、導体パターン２と接合部材により接続された半導体チップより構成される。半導体チップ上面には電極５が形成されており、パワーモジュールは電極５と、前記半導体チップ外周端面と、前記半導体チップ外周端面と連続する前記接合部材と、導体パターン２と、絶縁基板１の表面とを被覆し、無機材料からなる絶縁膜６とを備える。
【選択図】図１

Description

本発明は、パワーモジュール及びその製造方法に関する。
特許文献１、特許文献２等には、絶縁基板に導体パターンを形成し、導体パターン上に半導体チップを接合部材で接続し、半導体チップ上面に形成された電極に電極と導体パターンとを接続する金属ワイヤを結んだパワーモジュールにおいて、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の熱硬化性樹脂や上記熱硬化性樹脂にアルミナ、シリカ等の無機粒子を含有させた絶縁体を導体パターン端部に被覆する方法が記載されている。
特開平８−５１１７０号公報 特開平１１−２９７８６９号公報
パワーモジュールの動作信頼性を阻害する要因の一つにパワーモジュール内部での部分放電の発生がある。特許文献１、特許文献２では、部分放電を抑制するために、導体パターン端部を樹脂で被覆している。しかし、樹脂は被覆する際の膜厚制御が難しく、導体パターン端部に絶縁体を均一に被覆できないため、製品ごとで部分放電抑止効果が大きくばらつく。樹脂による被覆だけでは、部分放電抑止が不十分であるため、パワーモジュールの動作信頼性を確保するためには絶縁沿面距離を大きく設定せざるを得ない。そのため、モジュール設計の自由度が低く、モジュール小型化を阻害する要因になっている。
また、パワーモジュールの駆動時には、半導体チップが発熱と冷却を繰り返す。金属ワイヤと半導体チップとの熱望楼率の差に応じた熱応力が電極と金属ワイヤの接合部に発生し、電極と金属ワイヤの接合部において亀裂が進展し、剥離が生じる可能性があり、信頼性の向上が必要であった。
上記問題点に鑑み本発明では、効果的に部分放電を抑止できる絶縁膜を被覆することで、パワーモジュールの動作信頼性を向上させるとともに、絶縁沿面距離を小さくすることによるパワーモジュールの小型化が可能になる技術を提供することを目的とする。
また、他の観点における本発明では、電極と金属ワイヤの接合部を補強することで、動作の信頼性を確保する技術を提供することを目的とする。
上記課題を解決するため、本発明は、絶縁基板と、前記絶縁基板上に形成された導体パターンと、前記導体パターンと接合部材により接続された半導体チップと、前記半導体チップ上面に形成された電極と、前記電極と、前記半導体チップと、前記接合部材と、前記導体パターンと、前記絶縁基板の表面とを被覆し、無機材料からなる絶縁膜とを備えることを特徴とするパワーモジュールを提供する。
また、他の観点における本発明は、絶縁基板と、前記絶縁基板上に形成された導体パターンと、前記導体パターンと接合部材により接続された半導体チップと、前記半導体チップ上面に形成された電極と、前記電極と前記導体パターンとを接続する金属ワイヤと、前記金属ワイヤと前記電極の接合部の少なくとも一部を被覆する無機材料からなる無機膜とを備えることを特徴とするパワーモジュールを提供する。
本発明によれば、効果的に部分放電を抑止できる絶縁膜を被覆することで、パワーモジュールの動作信頼性が向上するとともに、絶縁沿面距離を小さくすることによるパワーモジュールの小型化が可能となる。
また、他の観点における本発明によれば、電極と金属ワイヤの接合部を補強することで、動作の信頼性を確保することができる。
実施例１によるパワーモジュールの模式平面図。 図１の断面Ａにおける模式断面図。 実施例１の変形例を示すパワーモジュールの模式図。 実施例１の変形例を示すパワーモジュールの模式図。 実施例１の変形例を示すパワーモジュールの模式図。 実施例１の変形例を示すパワーモジュールの模式図。 実施例１によるパワーモジュールの模式断面図。 エアロゾルデポジション装置の構成説明図。 図４の断面Ｂにおける断面ＳＥＭ画像。 図４の断面Ｃにおける断面ＳＥＭ画像。 実施例１のパワーモジュールの絶縁特性を従来構造のそれと比較した結果を示す図。 実施例２によるパワーモジュールの模式断面図。 従来構造のパワーモジュールの模式断面図。 実施例４によるパワーモジュールの模式平面図。 図１１の断面Ｄにおける模式断面図。 図１１の断面Ｅにおける模式断面図。 実施例４の変形例を示すパワーモジュールの模式図。 実施例４の変形例を示すパワーモジュールの模式図。 実施例４によるパワーモジュールの断面ＳＥＭ像。 図１４の拡大ＳＥＭ像。 実施例５によるパワーモジュールの模式平面図。
図１０は、従来におけるパワーモジュールの模式断面図である。図１０に示すように、絶縁基板１に導体パターン２を形成し、導体パターン２上に半導体チップ４を接合部材３ａで接続し、半導体チップ４上面に形成された電極５に金属ワイヤ９を結んでいる。絶縁基板１の導体パターン形成面の裏面に形成された接地電極７は金属製の放熱板８と接合部材３ｂにより接合される。放熱板８の外周に設置されたケース１０の内部に絶縁性ゲル剤１１を流し込み封止している。
パワーモジュールの動作信頼性を阻害する要因の一つにパワーモジュール内部での部分放電の発生がある。動作時のパワーモジュールでは、導体パターン２や電極５と接地された放熱板８の間に数ｋＶの電位差が存在するため、パワーモジュール内部の絶縁特性が不十分であると、導体パターンや電極と放熱板間に部分放電が発生する。パワーモジュール動作時に部分放電が発生するとパワーモジュールとしての性能が得られないだけでなく、部分放電を繰り返すことで絶縁破壊も招く。そのため、十分な絶縁特性を保証する設計を施すことで部分放電を抑止する必要がある。絶縁特性の向上を実現する手段としては、放熱板と導体パターン間、または導体パターン間の絶縁沿面距離を大きく設定することが一般的に知られている。
しかし、導体パターンや半導体チップに付着した金属異物、導体パターン形成時にできた絶縁基板上の金属残渣などの表面汚染が存在すると、動作電圧に対して絶縁沿面距離を十分に設定しても、表面汚染を経由して部分放電が発生する場合がある。
そこで、特許文献１、２に示すように部分放電を抑制するために、導体パターン端部を樹脂で被覆し絶縁特性を向上させる方法が考案されている。
しかし、樹脂は被覆する際の膜厚制御が難しく、導体パターン端部に絶縁体を均一に被覆できないため、製品ごとで部分放電抑止効果が大きくばらつく。樹脂による被覆だけでは、部分放電抑止が不十分であるため、パワーモジュールの動作信頼性を確保するためには絶縁沿面距離を大きく設定せざるを得ない。そのため、モジュール設計の自由度が低く、モジュール小型化を阻害する要因になっている。
以下、そこで、上記問題点に鑑みなされた本発明に係る各実施例について、図面を用いて説明する。
図１は本発明の実施例１におけるパワーモジュールの模式平面図であり、図２は図１の断面Ａにおける模式断面図である。絶縁基板１は金属からなる放熱板８と半導体チップ４を電気的に絶縁するための熱伝導性に優れたセラミックスからなる。絶縁基板１に形成された導体パターン２は半導体チップ４と接合部材３ａにより接合される。半導体チップ４としては、ＩＧＢＴなどのパワー半導体チップやこれらのパワー半導体チップを制御するための制御回路用半導体チップが挙げられる。接地電極７は、通常接地電位であり、放熱板８と接合部材３ｂで接合される。接合部材３a、３ｂとしては、はんだや銀などの金属、及び樹脂に銀を加えた銀ペーストなどが挙げられる。半導体チップ４上面には、電極５が形成されており、金属ワイヤ９が接合される。そして、半導体チップ４上面に形成された電極５、及び半導体チップ４外周端面を含み、半導体チップ４外周端面と連続する接合部材３ａ、導体パターン２、絶縁基板１の表面をセラミックスなどの無機材料からなる絶縁膜６で被覆する。絶縁膜に使用する無機材料としては、電気的に絶縁性であれば、従来公知のいずれの材料も使用できる。例えば、酸化アルミニウム等の酸化物系セラミックス、または窒化アルミニウムや窒化珪素等の窒化物系セラミックス等が挙げられるが、絶縁特性、大気中での取り扱い、及びコストの点において、酸化アルミニウムが望ましい。絶縁膜６は、絶縁基板１の表面の一部を含んでいれば良く、図３（ａ）に示すように絶縁膜６が絶縁基板１の端部まで被覆する場合、図３（ｂ）に示すように絶縁膜６が放熱板８と対向する絶縁基板表面まで被覆する場合も本実施例に含まれる。また、図３（ｃ）に示すように、絶縁膜６が接地電極７や放熱板８の一部を被覆していても良い。部分放電は電極５または導体パターン２から接地電位に向かって生じるため、接地電位である接地電極７や放熱板８を被覆することで、部分放電の抑制効果がさらに得られる。本発明は、絶縁膜６が半導体チップ４の外周端部を全て被覆する必要はなく、絶縁膜６が半導体チップ４の外周端部の一部のみを被覆していても、表面汚染に起因する部分放電の抑止効果がある。また、図３（ｄ）のように、絶縁膜６を半導体チップ４に対して複数に分割して成膜しても良い。
半導体チップ上面の電極から、絶縁基板までを無機材料の絶縁膜により一括して被覆することで、部分放電発生箇所である電極端部、及び導体パターン端部を同時に被覆し、部分放電を効果的に抑止できる。さらに、従来の構造に比べ広い領域に膜厚が制御された絶縁膜を被覆することで、付着金属異物や金属残渣などの表面汚染に起因する部分放電に対しても十分な絶縁特性を保つことができる。絶縁膜の膜厚制御が容易であるため、絶縁膜の絶縁特性をもとに部分放電を確実に抑制する設計が可能になる。したがって、従来の構造よりも小さな絶縁沿面距離で絶縁仕様を満足できるようになり、パワーモジュールの小型化が可能となる。
ここで、実施例１におけるパワーモジュールを製造方法について説明する。図４に模式断面図を示す。このパワーモジュールの構成について説明する。絶縁基板１は窒化シリコン焼結基板であり、絶縁基板の両面にはそれぞれ銅板が導体パターン２及び接地電極７として接合されている。導体パターン上にはＩＧＢＴ、及びＩＧＢＴを制御するための制御回路用半導体チップが配置されている。これらの半導体チップ４は高温はんだ３ａにより導体パターン２に接続される。半導体チップ４上面にはアルミ電極５が形成されており、半導体チップ４間および、半導体チップ４と導体パターン２がアルミワイヤ９により結線される。接地電極７は銅の放熱板８と低温はんだ３ｂにより接続される。そして、電極５、及び半導体チップ４外周端面を含み、半導体チップ４外周端面と連続する接合部材３ａ、導体パターン２、絶縁基板１の表面を無機材料の絶縁膜６で被覆する。無機材料として、絶縁性セラミックスである酸化アルミニウムを使用した。絶縁膜６はエアロゾルデポジション法により成膜した。その後、放熱板８の周囲にケース１０を接着させ、シリコン系の絶縁性ゲル剤１１を充填して硬化させた後、上部を封止してモジュールを完成させる。
次に、エアロゾルデポジション法による成膜方法を説明する。エアロゾルデポジション装置の構成説明図を図５に示す。高圧ガスボンベ２１を開栓し、搬送ガスをガス搬送管２２を通してエアロゾル発生器２３に導入させる。エアロゾル発生器２３にはあらかじめ酸化アルミニウムの微粒子を入れており、搬送ガスと混合されることで、酸化アルミニウム微粒子を含むエアロゾルが発生する。使用可能な搬送ガスとしては、アルゴン、窒素、ヘリウム等の不活性ガスが挙げられる。エアロゾルは、搬送管２４を通してノズル２６へと送られ、ＸＹステージ２７に設置された基板２８に向けてノズルの開口より高速で噴出される。このとき真空ポンプ２９の作動により、真空チャンバー２５内は数１００Ｐａの減圧となる。原料粉末として平均粒径０．５μｍの酸化アルミニウム微粒子を使用し、搬送ガスとして窒素ガスを３〜１５Ｌ／ｍｉｎの流量で装置内に流した。
作製したパワーモジュールの電極端部（図４の断面Ｂ）、及び導体パターン端部（図４の断面Ｃ）での絶縁膜の断面ＳＥＭ画像を図６、図７にそれぞれ示す。下地との接合界面、及び膜中にボイドのない緻密な膜が成膜された。図６、図７に示す絶縁膜の膜厚は約１０μｍであるが、膜厚は成膜条件を変えることで容易に制御可能である。
図８は実施例１におけるパワーモジュールの絶縁特性を絶縁破壊電圧で示し、導体パターン端部を樹脂で被覆した従来構造のパワーモジュールのそれと比較した結果を示している。従来構造の場合、絶縁破壊電圧のばらつきが大きい。これは導体パターン端部に樹脂が均一に被覆されておらず、製品ごとにその絶縁特性がばらつくためである。パワーモジュールの絶縁設計をするうえでは、ばらつきの最低値を考慮しなければならず、結果として十分な絶縁特性を保持させるためには、絶縁沿面距離を大きくするなどの手段が必要となる。一方、本実施例の構造では、絶縁破壊電圧が従来構造に比べ大きいうえ、そのばらつきも小さい。これは、半導体チップ上面の電極から、絶縁基板までを絶縁膜で一括して被覆することで、部分放電発生箇所である電極端部、及び導体パターン端部を同時に被覆しできるうえ、従来の構造に比べ広い領域に絶縁膜を被覆することで、付着金属異物や金属残渣などの表面汚染に起因する放電に対しても十分な絶縁特性をもつためである。また、絶縁膜の膜厚制御が容易であり、均一な絶縁膜を被覆できるため、絶縁破壊電圧のばらつきも小さい。本実施例におけるパワーモジュールでは、絶縁膜の絶縁特性をもとに部分放電を確実に抑制する設計が可能になる。したがって、従来の構造に比べパワーモジュールの動作信頼性が向上するとともに、小さな絶縁沿面距離で絶縁仕様を満足できるようになるため、パワーモジュールの小型化が可能となる。
図９を用いて、本発明の実施例２を説明する。本実施例では実施例１と同一の構成要素に同一の符号を付し、その説明を省略するものとする。図９は実施例２におけるパワーモジュールの模式断面図である。実施例２においては、実施例１に記載の絶縁膜６が、半導体チップ４上面に形成された電気的に独立した複数の電極５ａ、５ｂの表面、及び電極５ａと電極５ｂの間を被覆していること以外は実施例１と同様に構成される。
半導体チップ４上面に電気的に独立した複数の電極５a、５ｂが形成されている場合、電極間に十分な絶縁を保障する距離をとらなければならない。半導体チップ上の電極間を無機材料からなる絶縁膜で被覆することで、電極間の絶縁強化が可能になる。膜厚が制御された絶縁膜を被覆することで、十分な絶縁特性を確保できる設計が可能になるため、従来構造よりも電極間の距離を小さく設定できる。これにより、電極パターンの微細化、さらにはモジュールの小型化が可能となる。
実施例３においては、実施例１に記載の絶縁膜６を構成する無機材料が１種類の無機材料又は２種類以上の無機材料の複合物からなり、上記絶縁膜６が導体パターン２の熱膨張率より小さい値の熱膨張率を有すること以外は実施例１と同様に構成される。
絶縁膜６は半導体チップ４、導体パターン２、絶縁基板１などの複数の基材に成膜されており、これらの基材はそれぞれ熱膨張率が異なる。例えば、半導体チップに使われる珪素の熱膨張率は３ｐｐｍ／℃程度、導体パターンに使われる銅の熱膨張率は１７ｐｐｍ／℃程度、絶縁基板に使われる窒化珪素の熱膨張率は３ｐｐｍ／℃程度である。パワーモジュールの駆動時は、半導体チップ４が発熱、冷却を繰り返す。したがって、このような熱サイクルの下では、絶縁膜６と基材間の界面に熱膨張率の差に応じた熱応力が発生する。この熱応力は、絶縁膜の剥離や、絶縁膜中の欠陥導入による部分放電抑制効果の低下を引き起こす可能性がある。そこで、絶縁膜６の熱膨張率を基材に近づけ、絶縁膜６と基材との界面に働く熱応力を最小限に抑える必要がある。半導体チップ４、導体パターン２、絶縁基板１の熱膨張率をαc、αe、αsとすると、一般に熱膨張率にはαc、αs＜αeの大小関係がある。したがって、絶縁膜６の熱膨張率をαiとしたとき、αc、αs＜αi＜αeとなるような無機材料を絶縁膜として選択すれば、絶縁膜６と各基材間の熱膨張率の差を均等に低減することができる。例えば、半導体チップに珪素（熱膨張率は３ｐｐｍ／℃程度）、導体パターンに銅（熱膨張率１７ｐｐｍ／℃程度）、絶縁基板に窒化珪素（熱膨張率３ｐｐｍ／℃程度）を使用した場合、酸化アルミニウム（熱膨張率７ｐｐｍ／℃程度）、窒化アルミニウム（熱膨張率５ｐｐｍ／℃程度）等が絶縁膜として適している。
絶縁膜６の熱膨張率は、成膜に用いる原料粉末の熱膨張率と等しい。熱膨張率が異なる２種類以上の無機材料の混合粉末を原料粉末に用いることにより、その混合比に応じた熱膨張率を有する絶縁膜が得られる。そのため、パワーモジュールに使われる導体パターンや絶縁基板の熱膨張率に応じて、適切な熱膨張率をもつ絶縁膜を形成することができる。さらに、成膜箇所に応じて、絶縁膜の熱膨張率を変化させることも可能である。つまり、原料粉末の混合比を変化させながら絶縁膜を成膜することで、絶縁膜の熱膨張率が絶縁基板上では絶縁基板の熱膨張率に近く、導体パターン上では導体パターンの熱膨張率に近くなるように成膜でき、熱応力を効果的に抑制できる。
図１１は本発明の実施例４におけるパワーモジュールの模式平面図であり、図１２（ａ）、（ｂ）はそれぞれ図１１の断面Ｄ、断面Ｅにおける模式断面図である。本実施例では実施例１と同一の構成要素に同一の符号を付し、その説明を省略するものとする。ただし、本実施例においては無機材料からなる絶縁膜６は必ずしも絶縁性をもつ膜である必要はないため、無機膜６０と表記し、絶縁膜６と区別する。実施例４においては、無機膜６０が、半導体チップ４上面に形成された電極５と金属ワイヤ９の接合部の少なくとも一部を被覆している。
パワーモジュールの動作信頼性を阻害する要因の一つに熱サイクルに伴う金属ワイヤの剥離がある。金属ワイヤ９は、導体パターン２と電極５とを接続するもので、半導体チップ４と半導体チップ４上の電極５を介して接続されている。パワーモジュールの駆動時は、半導体チップ４が発熱、冷却を繰り返す。したがって、このような熱サイクルの下では、半導体チップ４と金属ワイヤ９の熱膨張率の差に応じた熱応力が電極５と金属ワイヤ９の接合界面に発生する。熱応力により、電極５と金属ワイヤ９の界面部分で亀裂が発生する。駆動時間が長くなると亀裂が進展し最終的には金属ワイヤ９の剥離が生じる。パワーモジュールの動作安定性を確保するためには、部分放電の抑制とともに、金属ワイヤ９の剥離を防ぐ必要がある。金属ワイヤ接合部の補強として、エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂やシリカ等の無機粒子を含有させた上記熱硬化性樹脂で金属ワイヤ接合部を補強する方法が考案されている。しかし、上記樹脂では被覆する際の膜厚制御が難しく、金属ワイヤ接合部に樹脂を均一に被覆できない。熱膨張率が大きい樹脂による接合部の不均一な被覆は、金属ワイヤの剥離を促すこともある。そのため、製品ごとで金属ワイヤ接合部の補強効果がばらつき、パワーモジュールの動作信頼性を確保できない。
そこで、実施例４においては、セラミックスなどの無機材料からなる無機膜６０が、半導体チップ４上面に形成された電極５及び電極５との接続部における金属ワイヤ９の表面の少なくとも一部を被覆している構造をとる。金属ワイヤ９より熱膨張率の小さいセラミックスなどの無機材料で接続部の金属ワイヤ表面を被覆することで、高温時の金属ワイヤ９の熱膨張を抑え、電極５と金属ワイヤ９の接合界面にはたらく熱応力を低減することができる。これにより、接合界面の亀裂の発生、及び亀裂の進展を抑制することができ、金属ワイヤの剥離に起因するパワーモジュールの破壊を抑制することができる。
さらに、成膜時に室温において無機膜６０に圧縮応力を残留させることが可能である。このとき、無機膜６０の基板側となる電極５と半導体チップ４には引張応力が残留する。室温において半導体チップ４に加わる引張応力は、高温時に接合部材３ａに加わる熱応力を低減する効果がある。これにより、熱サイクルによる接合部材３ａの疲労低減に効果があり、接合部材３ａ内のクラック進展に起因するパワーモジュールの破壊も抑制することができる。
無機膜６０に使用する無機材料としては、金属ワイヤ９より熱膨張率が小さければ、いずれの材料も使用できる。例えば、酸化アルミニウム、酸化チタン、酸化ジルコニウム等の酸化物系セラミックス、または窒化アルミニウムや窒化珪素等の窒化物系セラミックス、または炭化珪素等の炭化物系セラミックス等が挙げられる。また、無機膜を構成する無機材料は１種類である必要は無く、２種類以上の無機材料が混在していても良い。無機膜の熱膨張率は、成膜に用いる原料粉末の熱膨張率と等しい。熱膨張率が異なる２種類以上の無機材料の混合粉末を原料粉末に用いることにより、その混合比に応じた熱膨張率を有する膜が得られる。そのため、パワーモジュールに使われる金属ワイヤや半導体チップの熱膨張率に応じて、適切な熱膨張率をもつ無機膜を形成することができる。
本実施例によるパワーモジュールでは、無機膜６０が半導体チップ４上の電極５、及び電極５との接合部における金属ワイヤ９表面の一部を被覆していれば良く、図１３（ａ）、（ｂ）に示すように、金属ワイヤ９表面、及び電極５表面に膜が成膜されていない箇所があっても良い。
実施例４におけるパワーモジュールの作製方法を説明する。無機膜６０以外のパワーモジュールの構成要素は実施例１と同じであるため、説明を省略する。無機膜６０の構成材料として、酸化アルミニウムを選択し、エアロゾルデポジション法により、無機膜６０が、半導体チップ４上面に形成された電極５及び電極５との接続部における金属ワイヤ９の表面の少なくとも一部を被覆するように成膜した。エアロゾルデポジション法による成膜では、原料粉末として平均粒径０．５μｍの酸化アルミニウム微粒子を使用し、搬送ガスとして窒素ガスを３〜１５Ｌ／ｍｉｎの流量で装置内に流した。
作製したパワーモジュールの金属ワイヤ接合部におけるＳＥＭ画像を図１４に示す。また無機膜と下地の電極、及び金属ワイヤの接合界面を拡大したＳＥＭ画像を図１５に示す。下地との接合界面、及び膜中にボイドのない緻密な膜が成膜された。図１４、図１５に示す酸化アルミニウム膜の膜厚は約２０μｍであるが、膜厚は成膜条件を変えることで容易に制御可能である。
酸化アルミニウム膜および半導体チップにはたらく残留応力をＸ線のｓｉｎ２Ψ法により調べた。成膜により、酸化アルミニウム膜には５０〜２００ＭＰａ程度の圧縮応力、半導体チップには０〜２００ＭＰａ程度の引張応力が付与されていることを確認した。室温において半導体チップ４に加わる引張応力は、高温時にはんだに加わる熱応力を低減するため、パワーサイクル時のはんだ疲労の低減に効果があり、はんだのクラック進展に起因するパワーモジュールの破壊も抑制することができる。
以上の構成でパワーサイクル試験を行った結果、ジャンクション温度５０〜１５０℃では、４００００サイクルでもパワーモジュールが破壊されないことを確認した。一方、金属ワイヤ接合部の補強として、樹脂を用いた従来構造では、パワーサイクルの寿命が４００００サイクルに到達しない。これは、樹脂では被覆する際の、膜厚制御が難しく、熱膨張率が大きい樹脂による接合部の不均一な被覆が金属ワイヤの剥離を促すためである。本実施例におけるパワーモジュールでは、半導体チップ上面に形成された電極及び電極との接続部における金属ワイヤの表面を無機膜により被覆し、さらに無機膜に圧縮応力を付与することで、パワーモジュールの動作信頼性を向上させることができる。
図１６は本発明の実施例５におけるパワーモジュールの模式平面図である。本実施例では実施例４と同一の構成要素に同一の符号を付し、その説明を省略するものとする。本実施例においては、無機材料として電気的に絶縁性の材料を選択し、無機膜６０を半導体チップ４上の電極５から、絶縁基板１までを一括して被覆することを特徴とする。
無機材料に絶縁性の材料を選択することで、実施例５に記載したパワーサイクル特性の向上だけでなく、実施例４に記載したパワーモジュールの絶縁特性の向上、及びパワーモジュールの小型化も可能となる。その際、絶縁膜に使用する無機材料としては、電気的に絶縁性であれば、従来公知のいずれの材料も使用できる。例えば、酸化アルミニウム等の酸化物系セラミックス、または窒化アルミニウムや窒化珪素等の窒化物系セラミックス等が挙げられるが、絶縁特性、大気中での取り扱い、及びコストの点において、酸化アルミニウムが望ましい。
これまで説明してきた実施例は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１ 絶縁基板
２ 導体パターン
３ａ、３ｂ 接合部材
４ 半導体チップ
５、５ａ、５ｂ 電極
６ 絶縁膜
７ 接地電極
８ 放熱板
９ 金属ワイヤ
１０ ケース
１１ 絶縁性ゲル剤
２１ 高圧ガスボンベ
２２、２４ 搬送管
２３ エアロゾル発生器
２５ 真空チャンバー
２６ ノズル
２７ ＸＹステージ
２８ 基板
２９ 真空ポンプ
６０ 無機膜

Claims (11)

  1. 絶縁基板と、
    前記絶縁基板上に形成された導体パターンと、
    前記導体パターンと接合部材により接続された半導体チップと、
    前記半導体チップ上面に形成された電極と、
    前記電極と、前記半導体チップと、前記接合部材と、前記導体パターンと、前記絶縁基板の表面とを被覆し、無機材料からなる絶縁膜とを備えることを特徴とするパワーモジュール。
  2. 前記絶縁基板の前記導体パターンが形成された面と反対側の面に形成された接地電極と、前記接地電極上に形成された放熱板を備え、前記接地電極と前記放熱板を無機材料からなる絶縁膜で被覆することを特徴とする請求項１に記載のパワーモジュール。
  3. 前記電極は電気的に独立した複数の電極より形成され、前記絶縁膜が半導体チップ上に形成された電気的に独立した複数の電極の表面及び前記電極間を被覆することを特徴とする請求項１または２のいずれかに記載のパワーモジュール。
  4. 前記絶縁膜が、酸化アルミニウムから構成されることを特徴とする請求項１乃至３のいずれかに記載のパワーモジュール。
  5. 前記絶縁膜を構成する無機材料が１種類の無機材料又は２種類以上の無機材料の複合物からなり、前記絶縁膜が前記導体パターンの熱膨張率より小さい値の熱膨張率を有することを特徴とする請求項１乃至４のいずれかに記載のパワーモジュール。
  6. 前記絶縁膜がエアロゾルデポジション法に代表される粒子衝突成膜法により形成されることを特徴とする請求項１乃至５のいずれかに記載のパワーモジュールの製造方法。
  7. 絶縁基板と、
    前記絶縁基板上に形成された導体パターンと、
    前記導体パターンと接合部材により接続された半導体チップと、
    前記半導体チップ上面に形成された電極と、
    前記電極と前記導体パターンとを接続する金属ワイヤと、
    前記金属ワイヤと前記電極の接合部の少なくとも一部を被覆する無機材料からなる無機膜とを備えることを特徴とするパワーモジュール。
  8. 前記無機膜を構成する無機材料が絶縁性の材料からなり、前記半導体チップ外周端面と、前記半導体チップ外周端面と連続する前記接合部材と、前記導体パターンと、前記絶縁基板の表面とを被覆することを特徴とする請求項７に記載のパワーモジュール。
  9. 前記無機膜を構成する無機材料が１種類の無機材料又は２種類以上の無機材料の複合物からなり、前記無機膜が前記金属ワイヤの熱膨張率より小さい値の熱膨張率を有することを特徴とする請求項７または８に記載のパワーモジュール。
  10. 前記無機膜に圧縮応力が残留することを特徴とする請求項７乃至９のいずれかに記載のパワーモジュール。
  11. 前記無機膜がエアロゾルデポジション法に代表される粒子衝突成膜法により形成されることを特徴とする請求項７乃至１０のいずれかに記載のパワーモジュールの製造方法。
JP2011034100A 2010-09-14 2011-02-21 パワーモジュール及びその製造方法 Expired - Fee Related JP5759744B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011034100A JP5759744B2 (ja) 2010-09-14 2011-02-21 パワーモジュール及びその製造方法
PCT/JP2011/002346 WO2012035680A1 (ja) 2010-09-14 2011-04-22 パワーモジュール及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010205054 2010-09-14
JP2010205054 2010-09-14
JP2011034100A JP5759744B2 (ja) 2010-09-14 2011-02-21 パワーモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012084835A true JP2012084835A (ja) 2012-04-26
JP5759744B2 JP5759744B2 (ja) 2015-08-05

Family

ID=45831176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011034100A Expired - Fee Related JP5759744B2 (ja) 2010-09-14 2011-02-21 パワーモジュール及びその製造方法

Country Status (2)

Country Link
JP (1) JP5759744B2 (ja)
WO (1) WO2012035680A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798194A (zh) * 2013-01-11 2015-07-22 三菱电机株式会社 半导体器件
JP2016018904A (ja) * 2014-07-09 2016-02-01 日産自動車株式会社 半導体装置
JP2017034075A (ja) * 2015-07-31 2017-02-09 富士電機株式会社 電子デバイス
US10068825B2 (en) 2014-04-28 2018-09-04 Mitsubishi Electric Corporation Semiconductor device
WO2019044243A1 (ja) * 2017-08-30 2019-03-07 株式会社 日立パワーデバイス パワー半導体モジュール
WO2024095813A1 (ja) * 2022-10-31 2024-05-10 日本発條株式会社 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102637B4 (de) * 2013-03-14 2017-08-31 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2009005983A (ja) * 2007-06-28 2009-01-15 Aruze Corp 遊技機
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010157695A (ja) * 2008-12-29 2010-07-15 Jin Imu Myun チップパッケージ化における保護薄膜コーティング

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2009005983A (ja) * 2007-06-28 2009-01-15 Aruze Corp 遊技機
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010157695A (ja) * 2008-12-29 2010-07-15 Jin Imu Myun チップパッケージ化における保護薄膜コーティング

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798194A (zh) * 2013-01-11 2015-07-22 三菱电机株式会社 半导体器件
US10068825B2 (en) 2014-04-28 2018-09-04 Mitsubishi Electric Corporation Semiconductor device
JP2016018904A (ja) * 2014-07-09 2016-02-01 日産自動車株式会社 半導体装置
JP2017034075A (ja) * 2015-07-31 2017-02-09 富士電機株式会社 電子デバイス
WO2019044243A1 (ja) * 2017-08-30 2019-03-07 株式会社 日立パワーデバイス パワー半導体モジュール
JP2019046839A (ja) * 2017-08-30 2019-03-22 株式会社 日立パワーデバイス パワー半導体モジュール
CN111033723A (zh) * 2017-08-30 2020-04-17 株式会社日立功率半导体 功率半导体模块
CN111033723B (zh) * 2017-08-30 2023-09-05 株式会社日立功率半导体 功率半导体模块
WO2024095813A1 (ja) * 2022-10-31 2024-05-10 日本発條株式会社 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法

Also Published As

Publication number Publication date
JP5759744B2 (ja) 2015-08-05
WO2012035680A1 (ja) 2012-03-22

Similar Documents

Publication Publication Date Title
JP5759744B2 (ja) パワーモジュール及びその製造方法
US11594475B2 (en) Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
CN105518854B (zh) 电力变换装置
JP2006128684A (ja) 半導体電力スイッチングデバイスを製作および接続するための方法および装置
CN111344840A (zh) 半导体装置以及半导体装置的制造方法
JP2015177182A (ja) パワーモジュール
US11147851B2 (en) Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
JP6399906B2 (ja) パワーモジュール
JP2015216160A (ja) 電力用半導体装置および電力用半導体装置の製造方法
WO2013105351A1 (ja) パワーモジュール
JP6150718B2 (ja) 半導体装置およびその製造方法
JP4949535B2 (ja) 複合体およびそれを用いた半導体装置、半導体モジュールならびにその製法
JP5954374B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
WO2013065316A1 (ja) 電力変換器
KR101331669B1 (ko) 전력 모듈용 기판
JP2019175989A (ja) 半導体装置
JP5826443B1 (ja) 半導体装置及びその製造方法
US20160148865A1 (en) Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same
JP2017139325A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5868187B2 (ja) 電子回路基板及び半導体装置
JP6299578B2 (ja) 半導体装置
JP5630375B2 (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
WO2020026516A1 (ja) 半導体装置、焼結金属シートおよび焼結金属シートの製造方法
JP2006303467A (ja) 放熱部材、電子部品搭載用基板、電子部品収納用パッケージおよび電子装置
JP2014030059A (ja) 絶縁基板、その製造方法、半導体モジュールおよび半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

LAPS Cancellation because of no payment of annual fees