JP2012080719A - 電源装置、制御装置及び制御方法 - Google Patents
電源装置、制御装置及び制御方法 Download PDFInfo
- Publication number
- JP2012080719A JP2012080719A JP2010225817A JP2010225817A JP2012080719A JP 2012080719 A JP2012080719 A JP 2012080719A JP 2010225817 A JP2010225817 A JP 2010225817A JP 2010225817 A JP2010225817 A JP 2010225817A JP 2012080719 A JP2012080719 A JP 2012080719A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- control
- phase
- unit
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御する。
【解決手段】検出部20は、電圧変換部14の電流が予め定められる閾値を超えたことを検出して過電流検出信号を出力する。制御部30は、フルブリッジ位相制御方式を用いてスイッチング部12の直列に接続される第1のスイッチ(12c)と第2のスイッチ(12d)を導通状態と遮断状態との間で遷移させる位相を制御する。また、制御部30は、過電流検出信号を検出した場合に、第1のスイッチ(12c)を遮断し、過電流検出信号を検出したタイミングに応じて第2のスイッチ(12d)を遮断状態に遷移させる位相を早めるように制御する。
【選択図】図1
【解決手段】検出部20は、電圧変換部14の電流が予め定められる閾値を超えたことを検出して過電流検出信号を出力する。制御部30は、フルブリッジ位相制御方式を用いてスイッチング部12の直列に接続される第1のスイッチ(12c)と第2のスイッチ(12d)を導通状態と遮断状態との間で遷移させる位相を制御する。また、制御部30は、過電流検出信号を検出した場合に、第1のスイッチ(12c)を遮断し、過電流検出信号を検出したタイミングに応じて第2のスイッチ(12d)を遮断状態に遷移させる位相を早めるように制御する。
【選択図】図1
Description
本発明は、電源装置、制御装置及び制御方法に関する。
電源装置において、1つの直流電源からの電力を、負荷に供給する電流の方向を切り換えて電力変換するスイッチング部の構成形態としてフルブリッジ構成が知られている。フルブリッジ構成では、電流の切替制御を行う複数のスイッチング素子がブリッジ型に構成されている。
電源装置では、負荷に供給する電力を調整する際に、PWM方式などの変調方式を用いる制御装置によってスイッチング部を制御する場合がある(例えば、特許文献1参照)。フルブリッジ構成のスイッチング部に対しても、PWM方式による制御により、負荷への電力供給量の調整が行われている。
また、電源装置において、負荷に供給する電流の過電流状態を検出して、負荷及び回路を保護するために負荷への電流供給を遮断して過電流状態を回避する過電流保護対策が施されている。
例えば、図6のブロック図に示すPWM制御部において、図7のタイミングチャートに示す制御を行うことができる。PWM制御部におけるPWM周期生成部は、周期更新信号に同期してカウンタ周期[N]の処理を開始する。カウンタ周期[N]の期間にクロック信号に同期して周期カウンタを+1加算(インクリメント)する。予めPWM波形演算部が更新した周期レジスタの値に、周期カウンタの値が一致すると、周期カウンタの値をゼロに初期化するとともに周期更新信号を出力し、カウンタ周期[N+1]の処理を行う。
電源装置では、負荷に供給する電力を調整する際に、PWM方式などの変調方式を用いる制御装置によってスイッチング部を制御する場合がある(例えば、特許文献1参照)。フルブリッジ構成のスイッチング部に対しても、PWM方式による制御により、負荷への電力供給量の調整が行われている。
また、電源装置において、負荷に供給する電流の過電流状態を検出して、負荷及び回路を保護するために負荷への電流供給を遮断して過電流状態を回避する過電流保護対策が施されている。
例えば、図6のブロック図に示すPWM制御部において、図7のタイミングチャートに示す制御を行うことができる。PWM制御部におけるPWM周期生成部は、周期更新信号に同期してカウンタ周期[N]の処理を開始する。カウンタ周期[N]の期間にクロック信号に同期して周期カウンタを+1加算(インクリメント)する。予めPWM波形演算部が更新した周期レジスタの値に、周期カウンタの値が一致すると、周期カウンタの値をゼロに初期化するとともに周期更新信号を出力し、カウンタ周期[N+1]の処理を行う。
また、PWM波形演算部は、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理において、カウンタ周期[N+1]のPWM波形論理を決定し、待機レジスタのPWM立上りカウントとPWM立下りカウントを更新する。
PWM波形生成部は、周期更新信号に同期して待機レジスタの値を比較レジスタに転送しPWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理において、周期カウンタの値が比較レジスタのPWM立上りカウントに一致すると、PWM波形論理を「1」にする。また、周期カウンタの値が比較レジスタのPWM立下りカウントに一致すると、PWM波形論理を「0」にする。
カウンタ周期[N+1]でPWM波形論理が「1」の期間に停止信号があると、PWM波形生成部の比較器は、PWM波形論理を「0」にすることにより、出力する電流を遮断させることができる。
PWM波形生成部は、周期更新信号に同期して待機レジスタの値を比較レジスタに転送しPWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理において、周期カウンタの値が比較レジスタのPWM立上りカウントに一致すると、PWM波形論理を「1」にする。また、周期カウンタの値が比較レジスタのPWM立下りカウントに一致すると、PWM波形論理を「0」にする。
カウンタ周期[N+1]でPWM波形論理が「1」の期間に停止信号があると、PWM波形生成部の比較器は、PWM波形論理を「0」にすることにより、出力する電流を遮断させることができる。
ところで、スイッチング部を構成する形態にフルブリッジ方式がある。そのフルブリッジ方式では、同じ長さの導通時間で電流の方向を交互に切り換えることにより、負荷に供給する電流の方向依存性をなくしてバランスよく電力を供給することができる。フルブリッジ方式においても、過電流状態を検出した時点で、負荷への電流を遮断して過電流状態を回避することが必要とされる。
フルブリッジ方式のスイッチング部に、過電流状態を検知して出力する電流を遮断する構成が考えられる。
フルブリッジ方式のスイッチング部に、過電流状態を検知して出力する電流を遮断する構成が考えられる。
例えば、図6に示した構成をフルブリッジ方式とした場合の動作を説明する。フルブリッジ方式によって構成する4つのスイッチをそれぞれ駆動する制御信号が必要とされる。
図8は、フルブリッジ方式とした制御部の動作の例を示すタイミングチャートである。
図8に示されるように、PWM波形演算部は、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理において、待機レジスタのPWM1/2/3/4立上りカウントとPWM1/2/3/4立下りカウントを更新する。この待機レジスタの値により、カウンタ周期[N+1]のPWM波形論理が決定される。
PWM波形生成部は、周期更新信号に同期して待機レジスタの値を比較レジスタに転送しPWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理で周期カウンタの値が比較レジスタのPWM1/2/3/4立上りカウントに到るまでは、PWM1/2/3/4波形論理を「0」にする。
周期カウンタの値が比較レジスタのPWWM1/2/3/4立上りカウントに一致すると、PWM1/2/3/4波形論理を「1」にする。また、周期カウンタの値が比較レジスタのPWM1/2/3/4立下りカウントに一致すると、PWM1/2/3/4波形論理を「0」にする。”
ここで、カウンタ周期[N+1]でPWM3波形論理が「1」の期間に停止信号があると、PWM3波形生成部の比較器は、PWM3波形論理を「0」にする。同様に、カウンタ周期[N]でPWM4波形論理が「1」の期間に停止信号があると、PWM4波形生成部の比較器は、PWM4波形論理を「0」にする。
図8は、フルブリッジ方式とした制御部の動作の例を示すタイミングチャートである。
図8に示されるように、PWM波形演算部は、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理において、待機レジスタのPWM1/2/3/4立上りカウントとPWM1/2/3/4立下りカウントを更新する。この待機レジスタの値により、カウンタ周期[N+1]のPWM波形論理が決定される。
PWM波形生成部は、周期更新信号に同期して待機レジスタの値を比較レジスタに転送しPWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理で周期カウンタの値が比較レジスタのPWM1/2/3/4立上りカウントに到るまでは、PWM1/2/3/4波形論理を「0」にする。
周期カウンタの値が比較レジスタのPWWM1/2/3/4立上りカウントに一致すると、PWM1/2/3/4波形論理を「1」にする。また、周期カウンタの値が比較レジスタのPWM1/2/3/4立下りカウントに一致すると、PWM1/2/3/4波形論理を「0」にする。”
ここで、カウンタ周期[N+1]でPWM3波形論理が「1」の期間に停止信号があると、PWM3波形生成部の比較器は、PWM3波形論理を「0」にする。同様に、カウンタ周期[N]でPWM4波形論理が「1」の期間に停止信号があると、PWM4波形生成部の比較器は、PWM4波形論理を「0」にする。
しかしながら、フルブリッジ方式において、過電流状態を検出した時点で、負荷への電流を遮断すると、交互に繰り返される電流の方向切替制御における導通時間が、異なってしまう。つまり、電流の方向のバランスをとって電力供給することを必要とする負荷には適用できないという問題が生じる。
例えば、負荷がトランスであれば、導通時間のバランスが崩れたことによる偏励磁が生じる。また、負荷がモータであれば、位置制御、速度制御に影響が生じることになる。
例えば、負荷がトランスであれば、導通時間のバランスが崩れたことによる偏励磁が生じる。また、負荷がモータであれば、位置制御、速度制御に影響が生じることになる。
本発明は、上記問題を鑑みなされたもので、その目的は、負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御する電源装置、制御装置及び制御方法を提供することにある。
(1)上記課題を解決するために、本発明は、フルブリッジ型に構成される複数のスイッチを備えるスイッチング部と、前記スイッチング部から供給される電力の電圧を変換する電圧変換部と、前記電圧変換部の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出部と、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、を備え、前記制御部は、前記制御信号を検出した場合に、前記第1のスイッチを遮断し、前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御することを特徴とする電源装置である。
(2)また、本発明は、上記発明において、前記制御部は、前記第2のスイッチを導通状態に遷移させる位相を、前記制御信号を検出したタイミングに応じて早めるように制御することを特徴とする。
(3)また、本発明は、上記発明において、前記制御部は、前記制御信号を検出しない場合に前記第1のスイッチを導通状態とする時間と、前記制御信号を検出したことにより前記第1のスイッチの導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定めることを特徴とする。
(4)また、本発明は、上記発明において、前記電圧変換部によって変換された電圧を整流する整流部と、を備えることを特徴とする。
(5)また、本発明は、フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置であって、前記負荷の電流が予め定められる閾値を超えたことを示す制御信号を検出し、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、を備え、前記制御部は、前記制御信号を検出した場合に、前記第1のスイッチを遮断し、前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御することを特徴とする制御装置である。
(6)また、本発明は、フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置の制御方法であって、前記負荷の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出過程と、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御過程と、を含み、前記制御過程は、前記制御信号を検出した場合に、前記第1のスイッチを遮断する過程と、前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御する過程とを含むことを特徴とする制御方法である。
この本発明によれば、スイッチング部は、フルブリッジ型に構成される複数のスイッチを備える。電圧変換部は、スイッチング部から供給される電力の電圧を変換する。検出部は、電圧変換部の電流が予め定められる閾値を超えたことを検出して制御信号を出力する。制御部は、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する。また、制御部は、前記制御信号を検出した場合に、前記第1のスイッチを遮断し、前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御する。
これにより、負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御することができる。
これにより、負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御することができる。
以下、添付図面を参照しながら、本発明の実施の形態について説明する。
(第1実施形態)
図1は、本発明の実施形態における電源装置100の概略構成を示すブロック図である。電源装置100は、電源200から電力の供給を受け、負荷300に供給する電力を調整する。
(第1実施形態)
図1は、本発明の実施形態における電源装置100の概略構成を示すブロック図である。電源装置100は、電源200から電力の供給を受け、負荷300に供給する電力を調整する。
電源装置100は、電力変換部10、検出部20、制御部30及びドライブ部40を備える。
電力変換部10は、スイッチング部12、電圧変換部14、整流部15(15A、15B)、リアクタンス16、及び、コンデンサ17を備える。
スイッチング部12は、フルブリッジ型に構成される複数のスイッチ(Q1、Q2、Q3及びQ4)を備える。スイッチ12a(Q1)と12b(Q2)は、直列に接続され、両端に電源200からの電力が供給される。スイッチ12c(Q3)と12d(Q4)は、直列に接続され、両端に電源200からの電力が供給される。
電圧変換部14は、2次側コイルにセンタータップを有し、1次側コイルに供給される電力の電圧を変換し、2次側コイルから出力する。電圧変換部14の1次側コイルは、スイッチ12a(Q1)と12b(Q2)との接続点と、スイッチ12c(Q3)と12d(Q4)との接続点とにそれぞれ接続され、スイッチング部12の負荷となる。
電力変換部10は、スイッチング部12、電圧変換部14、整流部15(15A、15B)、リアクタンス16、及び、コンデンサ17を備える。
スイッチング部12は、フルブリッジ型に構成される複数のスイッチ(Q1、Q2、Q3及びQ4)を備える。スイッチ12a(Q1)と12b(Q2)は、直列に接続され、両端に電源200からの電力が供給される。スイッチ12c(Q3)と12d(Q4)は、直列に接続され、両端に電源200からの電力が供給される。
電圧変換部14は、2次側コイルにセンタータップを有し、1次側コイルに供給される電力の電圧を変換し、2次側コイルから出力する。電圧変換部14の1次側コイルは、スイッチ12a(Q1)と12b(Q2)との接続点と、スイッチ12c(Q3)と12d(Q4)との接続点とにそれぞれ接続され、スイッチング部12の負荷となる。
電圧変換部14は、1次側と2次側が絶縁された場合を例にして以下の説明を行う。
電圧変換部14の2次側コイルのセンタータップの電位を2次側回路の基準電位とする。
整流部15は、2つのダイオード15Aと15Bを備え、全波整流回路を形成する。ダイオード15Aと15Bのアノードが、電圧変換部14の2次側コイルの両端にそれぞれ接続され、共通接続されたカソードに、正極の電位が発生する。整流部15の出力(カソード)には、直列に接続されるリアクタンス16と、リアクタンス16を介して並列に接続されるコンデンサ17とからなる平滑回路に接続される。
コンデンサ17は、電源装置100の出力端子に接続される。つまり、コンデンサ17によって平滑された電圧が、電源装置100の出力電圧になる。
電圧変換部14の2次側コイルのセンタータップの電位を2次側回路の基準電位とする。
整流部15は、2つのダイオード15Aと15Bを備え、全波整流回路を形成する。ダイオード15Aと15Bのアノードが、電圧変換部14の2次側コイルの両端にそれぞれ接続され、共通接続されたカソードに、正極の電位が発生する。整流部15の出力(カソード)には、直列に接続されるリアクタンス16と、リアクタンス16を介して並列に接続されるコンデンサ17とからなる平滑回路に接続される。
コンデンサ17は、電源装置100の出力端子に接続される。つまり、コンデンサ17によって平滑された電圧が、電源装置100の出力電圧になる。
検出部20は、電圧変換部14の一次側コイルの巻き線電流を検出し、一次側コイルの巻き線電流が予め定められる閾値を超えた過電流状態であることを検出する。
検出部20は、変成器21、比較器22、及び、閾値電圧発生部23を備える。
変成器21は、スイッチング部12と電圧変換部14との間に設けられ、電圧変換部14の一次側コイルの巻き線電流を検出する。
閾値電圧発生部23は、比較器22において一次側コイルの巻き線電流の比較に用いられる電流制限値に対応する電圧(電流判定閾値)を出力する。
検出部20は、変成器21、比較器22、及び、閾値電圧発生部23を備える。
変成器21は、スイッチング部12と電圧変換部14との間に設けられ、電圧変換部14の一次側コイルの巻き線電流を検出する。
閾値電圧発生部23は、比較器22において一次側コイルの巻き線電流の比較に用いられる電流制限値に対応する電圧(電流判定閾値)を出力する。
比較器22は、電圧変換部14の一次側コイルの巻き線電流が予め定められる閾値を超えた過電流状態であることを検出する。比較器22は、変成器21によって検出された電圧変換部14の一次側コイルの巻き線電流から生成された電圧を、閾値電圧発生部23から出力される電流判定閾値を基準に比較し、その比較結果を過電流検出信号として出力する。比較器22は、電圧変換部14の一次側コイルの巻き線電流が予め定められる閾値を超えた過電流状態であることを検出した場合、負論理の信号を出力する。
ドライブ回路40は、制御部30から出力された制御信号に従って、スイッチング部12の各スイッチの導通状態をそれぞれ切り換える信号を出力して、スイッチング部12を制御する。
制御部30は、フルブリッジ型構成のスイッチング部12を制御する制御指令をパルスバイパルス方式により定め、該制御指令に基づいてフルブリッジ位相制御方式を用いてスイッチング部12を制御する。
制御部30は、電圧変換部14の電流が過電流状態であることが検出部20によって検出された場合、すなわち、過電流検出信号が出力された場合には、過電流検出信号を電圧変換部14に供給する電力を停止させる停止信号として検出する。制御部30は、停止信号を検出した場合には、導通時の位相が制御されるスイッチである第1のスイッチ(例えば、スイッチ12c)を遮断する。また、制御部30は、導通時の位相が制御されるスイッチであって、第1のスイッチに直列に接続される第2のスイッチを導通状態とする位相を、停止信号を検出したタイミング、すなわち、電圧変換部14の電流が予め定められる閾値を超えたこと(過電流状態)が検出されたタイミングに応じて制御する。
制御部30は、電圧変換部14の電流が過電流状態であることが検出部20によって検出された場合、すなわち、過電流検出信号が出力された場合には、過電流検出信号を電圧変換部14に供給する電力を停止させる停止信号として検出する。制御部30は、停止信号を検出した場合には、導通時の位相が制御されるスイッチである第1のスイッチ(例えば、スイッチ12c)を遮断する。また、制御部30は、導通時の位相が制御されるスイッチであって、第1のスイッチに直列に接続される第2のスイッチを導通状態とする位相を、停止信号を検出したタイミング、すなわち、電圧変換部14の電流が予め定められる閾値を超えたこと(過電流状態)が検出されたタイミングに応じて制御する。
本実施形態において、第1のスイッチと第2のスイッチは、それぞれがスイッチ12cとスイッチ12dとである場合と、或いは、スイッチ12dとスイッチ12cである場合とがある。いずれの場合となるかは、電圧変換部14の電流が過電流状態であることが検出されたタイミングにおける各スイッチの導通状態に依存する。
また、制御部30は、第2のスイッチを導通状態に遷移させる位相を、停止信号を検出したタイミングに応じて早めるように制御する。制御部30は、第2のスイッチを遮断状態に遷移させる位相を、停止信号を検出したタイミングに応じて早めるように制御する。
そして、制御部30は、第2のスイッチの位相を早めるように制御する際に、スイッチング部12を繰返し制御する周期において、停止信号を検出したタイミングまでの経過時間と、停止信号を検出したことにより第1のスイッチの導通時間を短縮した時間とに基づいて第2のスイッチの導通状態を切り換える位相を定める。
また、制御部30は、第2のスイッチを導通状態に遷移させる位相を、停止信号を検出したタイミングに応じて早めるように制御する。制御部30は、第2のスイッチを遮断状態に遷移させる位相を、停止信号を検出したタイミングに応じて早めるように制御する。
そして、制御部30は、第2のスイッチの位相を早めるように制御する際に、スイッチング部12を繰返し制御する周期において、停止信号を検出したタイミングまでの経過時間と、停止信号を検出したことにより第1のスイッチの導通時間を短縮した時間とに基づいて第2のスイッチの導通状態を切り換える位相を定める。
図2を参照し、制御部30の構成について示す。
図2は、本実施形態における制御部30の構成を示すブロック図である。
制御部30は、波形生成部31、32、33、34、周期生成部35、レジスタ補正部36及び波形演算部37を備える。
波形生成部31、32、33、34は、それぞれがスイッチング部12の各スイッチの導通状態を制御する制御信号を、導通状態を示す正論理のパルス(PWM波形論理)として出力する。
波形生成部31、32、33、34は、それぞれスイッチ12a,12b、12c、12dに対応するPWM波形論理を生成する。波形生成部31と32は、同じ構成を備え、対応するスイッチが異なる。また、波形生成部33と34は、同じ構成を備え、対応するスイッチが異なる。
図2は、本実施形態における制御部30の構成を示すブロック図である。
制御部30は、波形生成部31、32、33、34、周期生成部35、レジスタ補正部36及び波形演算部37を備える。
波形生成部31、32、33、34は、それぞれがスイッチング部12の各スイッチの導通状態を制御する制御信号を、導通状態を示す正論理のパルス(PWM波形論理)として出力する。
波形生成部31、32、33、34は、それぞれスイッチ12a,12b、12c、12dに対応するPWM波形論理を生成する。波形生成部31と32は、同じ構成を備え、対応するスイッチが異なる。また、波形生成部33と34は、同じ構成を備え、対応するスイッチが異なる。
以下、波形生成部31と33の構成を代表して説明し、波形生成部32と34の構成は、波形生成部31と33の構成をそれぞれ参照する。
波形生成部31は、待機レジスタ31a、比較レジスタ31b、比較器31cを備える。
待機レジスタ31aは、繰り返されるスイッチ12aを導通状態とする制御信号のタイミングを設定するための情報、すなわち、スイッチ12aを導通状態にするタイミングを示すPWM1立上りカウント値と、スイッチ12aを遮断状態にするタイミングを示すPWM1立下りカウント値とを保持する。
待機レジスタ31aは、繰り返されるスイッチ12aを導通状態とする制御信号のタイミングを設定するための情報、すなわち、スイッチ12aを導通状態にするタイミングを示すPWM1立上りカウント値と、スイッチ12aを遮断状態にするタイミングを示すPWM1立下りカウント値とを保持する。
待機レジスタ31aには、次回の繰返し周期における制御信号のタイミングを定める情報が波形演算部37によって書き込まれる。つまり、待機レジスタ31aに保持される情報は、次回の繰返し周期における、スイッチ12aを導通状態にするタイミングを示すPWM1立上りカウント値と、スイッチ12aを遮断状態にするタイミングを示すPWM1立下りカウント値とである。
比較レジスタ31bは、繰り返されるスイッチ12aを導通状態とする制御信号のタイミングを設定するための情報、すなわち、スイッチ12aを導通状態にするタイミングを示すPWM1立上りカウント値と、スイッチ12aを遮断状態にするタイミングを示すPWM1立下りカウント値とを保持する。
比較レジスタ31bは、周期更新信号に同期して待機レジスタ31aに保持された情報が書き込まれて更新され、今回の繰返し周期における制御信号のタイミングを定める情報を保持する。つまり、比較レジスタ31bに保持される情報は、今回の繰返し周期における、スイッチ12aを導通状態にするタイミングを示すPWM1立上りカウント値と、スイッチ12aを遮断状態にするタイミングを示すPWM1立下りカウント値とである。
比較レジスタ31bは、周期更新信号に同期して待機レジスタ31aに保持された情報が書き込まれて更新され、今回の繰返し周期における制御信号のタイミングを定める情報を保持する。つまり、比較レジスタ31bに保持される情報は、今回の繰返し周期における、スイッチ12aを導通状態にするタイミングを示すPWM1立上りカウント値と、スイッチ12aを遮断状態にするタイミングを示すPWM1立下りカウント値とである。
比較器31cは、比較レジスタ31bに保持された情報と、周期生成部35における周期カウンタ35aによって計数されたカウント値を比較する。
比較器31cは、周期カウンタ35aによって計数されたカウント値が、PWM1立上りカウント値に一致した場合には、PWM1波形論理を「1」とする。また、周期カウンタ35aによって計数されたカウント値が、PWM1立下りカウント値に一致した場合には、PWM1波形論理を「0」とする。このように、周期カウンタ35aのカウント値と、比較レジスタ31bに保持された値によって、生成されるPWM1波形論理のパルス幅と位置が定められる。
比較器31cは、周期カウンタ35aによって計数されたカウント値が、PWM1立上りカウント値に一致した場合には、PWM1波形論理を「1」とする。また、周期カウンタ35aによって計数されたカウント値が、PWM1立下りカウント値に一致した場合には、PWM1波形論理を「0」とする。このように、周期カウンタ35aのカウント値と、比較レジスタ31bに保持された値によって、生成されるPWM1波形論理のパルス幅と位置が定められる。
また、波形生成部33は、待機レジスタ33a、比較レジスタ33b、比較器33cを備える。
待機レジスタ33aと比較器33cは、波形生成部31における待機レジスタ31aと比較器31cと同様に機能する。
比較レジスタ33bは、波形生成部31における比較レジスタ31bの構成に加え、レジスタ補正部36によって参照され、また、レジスタ補正部36によって設定された値に更新される。レジスタ補正部36によって設定された値は、入力される停止信号を検出したタイミングに応じて、設定された値に更新される。
待機レジスタ33aと比較器33cは、波形生成部31における待機レジスタ31aと比較器31cと同様に機能する。
比較レジスタ33bは、波形生成部31における比較レジスタ31bの構成に加え、レジスタ補正部36によって参照され、また、レジスタ補正部36によって設定された値に更新される。レジスタ補正部36によって設定された値は、入力される停止信号を検出したタイミングに応じて、設定された値に更新される。
また、周期生成部35は、繰り返される処理のタイミングを定める周期を生成し、生成した周期に同期した周期更新信号と、周期の位相を示す周期カウンタの値を出力する。
周期生成部35は、周期カウンタ35a、周期レジスタ35b及び比較器35cを備える。
周期カウンタ35aは、図示されないクロック源から供給されるクロック信号を計数し、計数したカウント値を出力する。周期カウンタ35aにおけるカウント値は、入力される周期更新信号の検出によって、0に初期化される。
周期レジスタ35bは、周期を定める定数が波形演算部37によって書き込まれ、書き込まれた定数を保持する。
比較器35cは、周期カウンタ35aにおいて計数されたカウント値と、周期レジスタ35bに書き込まれた定数とを比較して、一致した場合に周期更新信号を出力する。この周期更新信号は、周期レジスタ35bに書き込まれた定数と入力されるクロックの周期とによって定められる間隔で、周期的に出力され、周期カウンタ35a、波形生成部31、32、33、34、レジスタ補正部36、及び、波形演算部37に出力される。
周期生成部35は、周期カウンタ35a、周期レジスタ35b及び比較器35cを備える。
周期カウンタ35aは、図示されないクロック源から供給されるクロック信号を計数し、計数したカウント値を出力する。周期カウンタ35aにおけるカウント値は、入力される周期更新信号の検出によって、0に初期化される。
周期レジスタ35bは、周期を定める定数が波形演算部37によって書き込まれ、書き込まれた定数を保持する。
比較器35cは、周期カウンタ35aにおいて計数されたカウント値と、周期レジスタ35bに書き込まれた定数とを比較して、一致した場合に周期更新信号を出力する。この周期更新信号は、周期レジスタ35bに書き込まれた定数と入力されるクロックの周期とによって定められる間隔で、周期的に出力され、周期カウンタ35a、波形生成部31、32、33、34、レジスタ補正部36、及び、波形演算部37に出力される。
PWM3波形論理又はPWM4波形論理が「1」の期間に停止信号を検出すると、レジスタ補正部36は、繰り返される処理のタイミングを定めた周期に対しての位相を検出し、その位相情報を保持する。
レジスタ補正部36は、誤差保持レジスタ36aと演算器36bを備える。
誤差保持レジスタ36aは、停止信号の入力によって短縮されたパルス幅の情報を保持する。
演算器36bは、処理の周期を定める基準位相に対して、出力中のパルス信号の立下りのタイミングと、停止信号が入力されたタイミングとの差を算出する。演算器36bは、周期カウンタ35aによって計数されたカウント値と、比較レジスタ33b又は34bにおけるカウント値(立下りカウントの値)とを参照し、(立下りカウントの値−周期カウンタのカウント値)の演算を行った結果を誤差保持レジスタ36aに格納する。
レジスタ補正部36は、誤差保持レジスタ36aと演算器36bを備える。
誤差保持レジスタ36aは、停止信号の入力によって短縮されたパルス幅の情報を保持する。
演算器36bは、処理の周期を定める基準位相に対して、出力中のパルス信号の立下りのタイミングと、停止信号が入力されたタイミングとの差を算出する。演算器36bは、周期カウンタ35aによって計数されたカウント値と、比較レジスタ33b又は34bにおけるカウント値(立下りカウントの値)とを参照し、(立下りカウントの値−周期カウンタのカウント値)の演算を行った結果を誤差保持レジスタ36aに格納する。
スイッチ12cを駆動するPWM3波形論理が「1」の期間に停止信号がある場合には、演算器36bは、(比較レジスタ33bにおける立下りカウント(PWM3立下りカウント)の値−周期カウンタの値)を算出し、誤差保持レジスタ36aに格納する。そして、周期更新信号の後に、演算器36bは、比較レジスタ33bに書き込まれる定数(PWM3立上りカウントとPWM3立下りカウント)から、それぞれ(PWM3立下りカウントの値−周期カウンタの値)カウントを減算して更新する。また、演算器36bは、比較レジスタ34bに書き込まれる定数(PWM4立上りカウントとPWM4立下りカウント)から、それぞれ(PWM3立下りカウントの値−周期カウンタの値)カウントを減算して更新する。
スイッチ12dを駆動するPWM4波形論理が「1」の期間に停止信号がある場合には、演算器36bは、(比較レジスタ34bにおける立下りカウント(PWM4立下りカウント)の値−周期カウンタの値)を算出し、誤差保持レジスタ36aに格納する。そして、周期更新信号の後に、演算器36bは、比較レジスタ33bに書き込まれる定数(PWM3立上りカウントとPWM3立下りカウント)から、それぞれ(PWM4立下りカウントの値−周期カウンタの値)カウントを減算して更新する。また、演算器36bは、比較レジスタ34bに書き込まれる定数(PWM4立上りカウントとPWM4立下りカウント)から、それぞれ(PWM4立下りカウントの値−周期カウンタの値)カウントを減算して更新する。
波形演算部37は、スイッチング部12の各スイッチを駆動するパルス幅を算出する。
波形演算部37は、算出されたパルス幅に従って、周期レジスタ35b、各待機レジスタ31b、32b、33b、34bを予め定められた定数により設定する。
波形演算部37は、算出されたパルス幅に従って、周期レジスタ35b、各待機レジスタ31b、32b、33b、34bを予め定められた定数により設定する。
図3は、本実施形態における動作を示すタイミングチャートである。
図3(a)は、波形演算部37によって設定される制御周期と制御量に応じて定められるPWM波形を算出するPWM演算サイクルと、PWM演算サイクルによって算出された結果に従って波形生成部31、32、33、34がそれぞれPWM波形を生成するPWM波形生成サイクルとを示す。周期カウンタ35aの計数値に基づいて、「カウンタ周期[N]」として周期を示す。「N」は、計数値を示す整数である。
図3(c)は、制御部30に入力される停止信号を示す。矢印のタイミングにおいて停止信号を検出することを示す。
図3(a)は、波形演算部37によって設定される制御周期と制御量に応じて定められるPWM波形を算出するPWM演算サイクルと、PWM演算サイクルによって算出された結果に従って波形生成部31、32、33、34がそれぞれPWM波形を生成するPWM波形生成サイクルとを示す。周期カウンタ35aの計数値に基づいて、「カウンタ周期[N]」として周期を示す。「N」は、計数値を示す整数である。
図3(c)は、制御部30に入力される停止信号を示す。矢印のタイミングにおいて停止信号を検出することを示す。
図3(d)から(g)までの波形は、スイッチング部12を構成する各スイッチに対しての駆動信号を示す。L(ロー)レベルが、スイッチを遮断状態とする論理「0」を示し、H(ハイ)レベルが、スイッチを導通状態とする論理「1」を示す。
図3(h)の上段の波形は、図3(d)と(g)の波形の論理積を示す。この波形が示す論理「1」の状態が負荷に対しての電流を供給する状態にあることが示される。
また、図3(h)の下段の波形は、図3(e)と(f)の波形の論理積を示す。この波形が示す論理「1」の状態が負荷に対しての電流を供給する状態にあることが示される。
図3(h)の上段の波形は、図3(d)と(g)の波形の論理積を示す。この波形が示す論理「1」の状態が負荷に対しての電流を供給する状態にあることが示される。
また、図3(h)の下段の波形は、図3(e)と(f)の波形の論理積を示す。この波形が示す論理「1」の状態が負荷に対しての電流を供給する状態にあることが示される。
例えば、周期生成部35は、周期更新信号(図2)に同期してカウンタ周期[N]の処理を開始する。カウンタ周期[N]の期間にクロック信号に同期して周期カウンタを+1加算(インクリメント)する。予め波形演算部37が更新した周期レジスタ35bの値と、周期カウンタ35aの値とが一致すると、周期生成部35は、周期カウンタ35aを「0(ゼロ)」に初期化するとともに周期更新信号を出力してカウンタ周期[N+1]の処理を開始する。
波形演算部37も、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理では、波形演算部37が、次の周期であるカウンタ周期[N+1]においてスイッチング部12を制御するPWM波形論理を算出する。
また、波形演算部37は、周期更新信号に同期して、各待機レジスタの立上りカウント(PWM1/2/3/4立上りカウント)と立下りカウント(PWM1/2/3/4立下りカウント)の値を更新する。スイッチ12bの状態を制御するPWM2波形論理は、スイッチ12aの状態を制御するPWM1波形論理を1/2周期分シフトして生成される。つまり、PWM2波形論理の立上りカウントと立下りカウントの値は、PWM1波形論理の立上りカウントと立下りカウントの値に、周期レジスタの値の半分を加算(又は減算)した値が選択され、1/2周期分の位相がシフトされる。
また、PWM3立上りカウントとPWM3立下りカウントは、それぞれPWM1立上りカウントとPWM1立下りカウントを同一カウント数だけシフトさせる値が選択される。PWM4立上りカウントとPWM4立下りカウントは、それぞれPWM2立上りカウントとPWM2立下りカウントを同一カウントだけシフトした値が選択される。
PWM3立上りカウント、PWM3立下りカウント、PWM4立上りカウント、及び、PWM4立下りカウントの値は、演算器36bによって誤差保持レジスタ36aの値も含めた変数に基づいて算出する。誤差保持レジスタ36aの値は、周期更新信号によって「0(ゼロ)」に初期化される。
また、波形演算部37は、周期更新信号に同期して、各待機レジスタの立上りカウント(PWM1/2/3/4立上りカウント)と立下りカウント(PWM1/2/3/4立下りカウント)の値を更新する。スイッチ12bの状態を制御するPWM2波形論理は、スイッチ12aの状態を制御するPWM1波形論理を1/2周期分シフトして生成される。つまり、PWM2波形論理の立上りカウントと立下りカウントの値は、PWM1波形論理の立上りカウントと立下りカウントの値に、周期レジスタの値の半分を加算(又は減算)した値が選択され、1/2周期分の位相がシフトされる。
また、PWM3立上りカウントとPWM3立下りカウントは、それぞれPWM1立上りカウントとPWM1立下りカウントを同一カウント数だけシフトさせる値が選択される。PWM4立上りカウントとPWM4立下りカウントは、それぞれPWM2立上りカウントとPWM2立下りカウントを同一カウントだけシフトした値が選択される。
PWM3立上りカウント、PWM3立下りカウント、PWM4立上りカウント、及び、PWM4立下りカウントの値は、演算器36bによって誤差保持レジスタ36aの値も含めた変数に基づいて算出する。誤差保持レジスタ36aの値は、周期更新信号によって「0(ゼロ)」に初期化される。
波形生成部31は、周期更新信号に同期して待機レジスタ31aの値を、比較レジスタ31bに転送する。波形生成部32は、周期更新信号に同期して待機レジスタ32aの値を、比較レジスタ32bに転送する。波形生成部33は、周期更新信号に同期して待機レジスタ33aの値を、比較レジスタ33bに転送する。波形生成部34は、周期更新信号に同期して待機レジスタ34aの値を、比較レジスタ34bに転送する。また、各波形生成部(31、32、33、34)は、PWM波形演算[N-1]のサイクルで生成された情報に基づいて、PWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理で周期カウンタの値が比較レジスタのPWM1/2/3/4立上りカウントに一致すると各比較器(31c、32c、33c、34c)は、それぞれ、PWM1/2/3/4波形論理を「1」に、PWM1/2/3/4立下りカウントに一致するとPWM1/2/3/4波形論理を「0」にする。
例えば、カウンタ周期[N+1]でPWM3波形論理が、「1」の期間に停止信号があると、波形生成回路33の比較器33cは、PWM1波形論理を「0」にする。同様に、カウンタ周期[N]でPWM4波形論理が「1」の期間に停止信号があると、波形生成回路34の比較器34cは、PWM4波形論理を「0」にする。
例えば、カウンタ周期[N+1]でPWM3波形論理が、「1」の期間に停止信号があると、波形生成回路33の比較器33cは、PWM1波形論理を「0」にする。同様に、カウンタ周期[N]でPWM4波形論理が「1」の期間に停止信号があると、波形生成回路34の比較器34cは、PWM4波形論理を「0」にする。
レジスタ補正回路36は、PWM3波形論理(又はPWM4波形論理)が「1」の期間に停止信号を検出したる場合は、演算器36bが、処理の周期を定める基準位相に対して、出力中であったパルス信号のPWM波形論理の当初の立下りのタイミングから、停止信号が入力されたタイミングまでの差を算出する。演算器36bは、周期カウンタ35aによって計数されたカウント値と、比較レジスタ33b(又は34b)に保持される値(立下りカウントの値)とを読み出して、(立下りカウントの値−周期カウンタのカウント値)の演算を行った結果を誤差保持レジスタ36aに書き込む。
つまり、スイッチ12cを駆動するPWM波形論理(PWM3波形論理)が「1」の期間に停止信号を検出した場合は、演算器36bは、(比較レジスタ33bにおける立下りカウント(PWM3立下りカウント)の値−周期カウンタの値)を算出し、算出した結果を誤差保持レジスタ36aに書き込む。そして、周期更新信号の後に、演算器36bは、比較レジスタ33bに書き込まれる定数(PWM3立上りカウントとPWM3立下りカウント)から、それぞれ(PWM3立下りカウントの値−周期カウンタの値)カウントを減算して更新する。また、演算器36bは、比較レジスタ34bに書き込まれる定数(PWM4立上りカウントとPWM4立下りカウント)から、それぞれ(PWM3立下りカウントの値−周期カウンタの値)カウントを減算して更新する。
また、スイッチ12dを駆動するPWM波形論理(PWM4波形論理)が「1」の期間に停止信号を検出した場合は、演算器36bは、(比較レジスタ34bにおける立下りカウント(PWM4立下りカウント)の値−周期カウンタの値)を算出し、算出した結果を誤差保持レジスタ36aに書き込む。そして、演算器36bは、比較レジスタ33bに書き込まれる定数(PWM3立上りカウントとPWM3立下りカウント)から、それぞれ(PWM4立下りカウントの値−周期カウンタの値)カウントを減算して更新する。また、演算器36bは、比較レジスタ34bに書き込まれる定数(PWM4立上りカウントとPWM4立下りカウント)から、それぞれ(PWM4立下りカウントの値−周期カウンタの値)カウントを減算して更新する。
つまり、スイッチ12cを駆動するPWM波形論理(PWM3波形論理)が「1」の期間に停止信号を検出した場合は、演算器36bは、(比較レジスタ33bにおける立下りカウント(PWM3立下りカウント)の値−周期カウンタの値)を算出し、算出した結果を誤差保持レジスタ36aに書き込む。そして、周期更新信号の後に、演算器36bは、比較レジスタ33bに書き込まれる定数(PWM3立上りカウントとPWM3立下りカウント)から、それぞれ(PWM3立下りカウントの値−周期カウンタの値)カウントを減算して更新する。また、演算器36bは、比較レジスタ34bに書き込まれる定数(PWM4立上りカウントとPWM4立下りカウント)から、それぞれ(PWM3立下りカウントの値−周期カウンタの値)カウントを減算して更新する。
また、スイッチ12dを駆動するPWM波形論理(PWM4波形論理)が「1」の期間に停止信号を検出した場合は、演算器36bは、(比較レジスタ34bにおける立下りカウント(PWM4立下りカウント)の値−周期カウンタの値)を算出し、算出した結果を誤差保持レジスタ36aに書き込む。そして、演算器36bは、比較レジスタ33bに書き込まれる定数(PWM3立上りカウントとPWM3立下りカウント)から、それぞれ(PWM4立下りカウントの値−周期カウンタの値)カウントを減算して更新する。また、演算器36bは、比較レジスタ34bに書き込まれる定数(PWM4立上りカウントとPWM4立下りカウント)から、それぞれ(PWM4立下りカウントの値−周期カウンタの値)カウントを減算して更新する。
図4と図5を参照して、より具体的な動作を説明する。
図4と図5は、具体的な動作を示すタイミングチャートであり、図4に続き図5に示す動作が行われる。図3と同じ信号については、図3の説明を参照する。
図4(b)と図5(b)は、電圧変換部14の1次側コイルの巻き線電流の変化を示す。時間の経過に応じて鋸型に変化する波形が、各サイクルにおける変化を示す。又、破線は、巻き線電流の制限値を示す閾値(巻き線電流閾値)である。巻き線電流の値は、巻き線電流閾値に達するまでは、任意の値が許容され、スイッチング部12の導通状態に応じて周期的に変化する。
図4(c)と図5(c)は、検出部20が検出した電圧変換部14の巻き線電流の値が、電流制限閾値を超えた場合を検出し、検出した場合に、「Lレベル」を示す。
図4(d)から図4(g)の波形と、図5(d)から図5(g)の波形は、図3(d)から図3(g)に対応する各PWM波形論理を示す。
図4(i)と図5(i)は、電圧変換部14の1次側コイルの巻き線に印加される電圧を絶対値で示す。この図の「Hレベル」は、電圧が印加されている状態を示し、「Lレベル」は、電圧が印加されていない状態を示す。
図4と図5は、具体的な動作を示すタイミングチャートであり、図4に続き図5に示す動作が行われる。図3と同じ信号については、図3の説明を参照する。
図4(b)と図5(b)は、電圧変換部14の1次側コイルの巻き線電流の変化を示す。時間の経過に応じて鋸型に変化する波形が、各サイクルにおける変化を示す。又、破線は、巻き線電流の制限値を示す閾値(巻き線電流閾値)である。巻き線電流の値は、巻き線電流閾値に達するまでは、任意の値が許容され、スイッチング部12の導通状態に応じて周期的に変化する。
図4(c)と図5(c)は、検出部20が検出した電圧変換部14の巻き線電流の値が、電流制限閾値を超えた場合を検出し、検出した場合に、「Lレベル」を示す。
図4(d)から図4(g)の波形と、図5(d)から図5(g)の波形は、図3(d)から図3(g)に対応する各PWM波形論理を示す。
図4(i)と図5(i)は、電圧変換部14の1次側コイルの巻き線に印加される電圧を絶対値で示す。この図の「Hレベル」は、電圧が印加されている状態を示し、「Lレベル」は、電圧が印加されていない状態を示す。
図4において、時刻t0からt10までの範囲が、1サイクル(第1サイクル)を示す。その間に、2回にわたって巻き線に電圧が印加されたパルス電圧(Pa0とPb0)が示される。
パルス電圧Pa0のパルス幅は、スイッチ12aを導通状態とする位相と、スイッチ12dを導通状態とする位相の位相差によって定められる。この位相差による時間幅を、「a」として示す。また、パルス電圧Pb0のパルス幅は、スイッチ12cを導通状態とする位相と、スイッチ12bを導通状態とする位相の位相差によって定められる。そして、パルス電圧Pa0とPb0は、位相差による時間幅「a」にパルス幅が揃っている。
時刻t10からt20までの範囲である次のサイクル(第2サイクル)のパルス電圧Pa1とPb1についてもパルス幅が同様に揃っている。
パルス電圧Pa0のパルス幅は、スイッチ12aを導通状態とする位相と、スイッチ12dを導通状態とする位相の位相差によって定められる。この位相差による時間幅を、「a」として示す。また、パルス電圧Pb0のパルス幅は、スイッチ12cを導通状態とする位相と、スイッチ12bを導通状態とする位相の位相差によって定められる。そして、パルス電圧Pa0とPb0は、位相差による時間幅「a」にパルス幅が揃っている。
時刻t10からt20までの範囲である次のサイクル(第2サイクル)のパルス電圧Pa1とPb1についてもパルス幅が同様に揃っている。
時刻t20からt30までの範囲である次のサイクル(第3サイクル)では、1次側コイルの巻き線電流が増加して、時刻I22において1次側コイルの巻き線電流が電流制限閾値まで達してしまった場合を示す。検知部20は、巻き線電流が電流制限閾値を越える過電流状態を検出し、「Lレベル」の過電流検知信号を出力する。この過電流検知信号は、スイッチング部12からの電流出力を停止させる停止信号として制御部30によって取り込まれる。
時刻I22までは、スイッチ12aと12dとが通電状態にあったが、制御部30により、スイッチ12dが遮断状態に切り替えられる(図4(g))。
制御部30によって、スイッチング部12からの電流出力が遮断され電流の出力が停止することから、1次側コイルの巻き線に印加されるパルス電圧Pa2のパルス幅が短縮され(図4(i))、1次側コイルの巻き線電流の値が低下する(図4(b))。
スイッチ12dの遮断を通常の遮断時刻より早く切り上げた短縮時間を「b」で示す。
時刻I22までは、スイッチ12aと12dとが通電状態にあったが、制御部30により、スイッチ12dが遮断状態に切り替えられる(図4(g))。
制御部30によって、スイッチング部12からの電流出力が遮断され電流の出力が停止することから、1次側コイルの巻き線に印加されるパルス電圧Pa2のパルス幅が短縮され(図4(i))、1次側コイルの巻き線電流の値が低下する(図4(b))。
スイッチ12dの遮断を通常の遮断時刻より早く切り上げた短縮時間を「b」で示す。
続いて、スイッチ12dの導通時間の短縮時間に応じて、スイッチ12bの導通開始時刻が繰上げられ、制御部30によって、時刻I23から導通が開始される。
スイッチ12bを制御するPWM制御論理の位相と、スイッチ12cを制御するPWM制御論理の位相との位相差は、当初パルス電圧Pa0のパルス幅として示された時間幅「a」から、短縮時間の「b」を減じた値「(a−b)」になる。
制御部30は、スイッチ12bを導通状態に遷移させる位相を、1次側コイルの巻き線電流における過電流状態が検出されたタイミングに応じて、スイッチ12dの導通時間短縮幅だけ、時刻t23から時刻I23に早めるように制御する。また、制御部30は、スイッチ12bを遮断状態に遷移させる位相を、1次側コイルの巻き線電流における過電流状態が検出されたタイミングに応じて、スイッチ12dの導通時間短縮幅だけ、時刻t25から時刻I25に早めるように制御する。これにより、スイッチ12bを導通状態とする時間幅を変更せずに、導通状態とするタイミングを繰上げることができる。また、1次側コイルに印加されるパルス電圧Pb2のパルス幅が短縮される(図4(i))。
つまり、制御部30は、スイッチ12c(第2のスイッチ)の導通状態と遮断状態を遷移させる位相を早めるように制御する際に、スイッチング部12を繰返し制御する周期において停止信号を検出しない場合に、スイッチ12d(第1のスイッチ)を導通状態とする時間と、停止信号を検出したことによりスイッチ12d(第1のスイッチ)の導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定めることができる。
このように、電圧変換部14の巻き線電流における過電流状態が検出されたタイミングに、供給されていた電流が途中で遮断された場合でも、遮断した電流の方向と逆方向の電流を流す時間も短縮することにより、第3のサイクルにおいてもパルス電圧Pa2とPb2のパルス幅のバランスを確保することができる。
スイッチ12bを制御するPWM制御論理の位相と、スイッチ12cを制御するPWM制御論理の位相との位相差は、当初パルス電圧Pa0のパルス幅として示された時間幅「a」から、短縮時間の「b」を減じた値「(a−b)」になる。
制御部30は、スイッチ12bを導通状態に遷移させる位相を、1次側コイルの巻き線電流における過電流状態が検出されたタイミングに応じて、スイッチ12dの導通時間短縮幅だけ、時刻t23から時刻I23に早めるように制御する。また、制御部30は、スイッチ12bを遮断状態に遷移させる位相を、1次側コイルの巻き線電流における過電流状態が検出されたタイミングに応じて、スイッチ12dの導通時間短縮幅だけ、時刻t25から時刻I25に早めるように制御する。これにより、スイッチ12bを導通状態とする時間幅を変更せずに、導通状態とするタイミングを繰上げることができる。また、1次側コイルに印加されるパルス電圧Pb2のパルス幅が短縮される(図4(i))。
つまり、制御部30は、スイッチ12c(第2のスイッチ)の導通状態と遮断状態を遷移させる位相を早めるように制御する際に、スイッチング部12を繰返し制御する周期において停止信号を検出しない場合に、スイッチ12d(第1のスイッチ)を導通状態とする時間と、停止信号を検出したことによりスイッチ12d(第1のスイッチ)の導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定めることができる。
このように、電圧変換部14の巻き線電流における過電流状態が検出されたタイミングに、供給されていた電流が途中で遮断された場合でも、遮断した電流の方向と逆方向の電流を流す時間も短縮することにより、第3のサイクルにおいてもパルス電圧Pa2とPb2のパルス幅のバランスを確保することができる。
時刻t30から時刻t40までの範囲である次のサイクル(第4サイクル)において、第3サイクルの場合より急峻に巻き線電流が増加しても、スイッチ12bを遮断するタイミングが早くすることにより第3サイクルの場合と同様に制御できる。つまり、巻き線電流における過電流状態が検出されたタイミングに依存することなく、サイクル周期の位相に依存せずにパルス幅を制御できる。
続いて、図5において、時刻t40から時刻t50までの範囲である次のサイクル(第5サイクル)と、時刻t50から時刻t60までの範囲である、その次のサイクル(第6サイクル)について示す。
第5サイクルにおいて、パルス電圧Pa4の期間に1次側コイルの巻き線電流の過電流状態は検出されずに、パルス電圧Pb4の期間に、1次側コイルの巻き線電流の過電流状態が検出された場合を示す。つまり、パルス電圧Pa4が通常のパルス幅「a」であるのに対し、パルス電圧Pb4のパルス幅が短縮される。第5サイクル内では、パルス電圧Pa4とパルス電圧Pb4のバランスが崩れるが、次の第6サイクルのパルス電圧Pa5のパルス幅を短縮することによりバランスを確保するように調整する。
時刻I42までは、スイッチ12cと12bとが通電状態にあったが、時刻I45において、1次側コイルの巻き線電流が電流制限閾値を越える過電流状態が検出され、制御部30により、スイッチ12bが遮断される(図5(f))。
スイッチ12bの遮断を通常の遮断時刻より早く切り上げた短縮時間を「b」で示す。
第5サイクルにおいて、パルス電圧Pa4の期間に1次側コイルの巻き線電流の過電流状態は検出されずに、パルス電圧Pb4の期間に、1次側コイルの巻き線電流の過電流状態が検出された場合を示す。つまり、パルス電圧Pa4が通常のパルス幅「a」であるのに対し、パルス電圧Pb4のパルス幅が短縮される。第5サイクル内では、パルス電圧Pa4とパルス電圧Pb4のバランスが崩れるが、次の第6サイクルのパルス電圧Pa5のパルス幅を短縮することによりバランスを確保するように調整する。
時刻I42までは、スイッチ12cと12bとが通電状態にあったが、時刻I45において、1次側コイルの巻き線電流が電流制限閾値を越える過電流状態が検出され、制御部30により、スイッチ12bが遮断される(図5(f))。
スイッチ12bの遮断を通常の遮断時刻より早く切り上げた短縮時間を「b」で示す。
続いて、スイッチ12bの導通時間の短縮時間に応じて、スイッチ12dの導通開始時刻が繰上げられ、制御部30によって、時刻I46から導通が開始される。
その状態のまま時刻t60を迎え、第6サイクルの動作に入る。
時刻t60において、これまでのサイクルと同様に周期更新信号に同期して、各比較レジスタの値がそれぞれ更新される。この更新では、誤差保持レジスタに位相調整を行う調整量が保持されていることから、スイッチ12dの遮断時刻を設定するPWM4立下りレジスタの値が、通常の遮断時刻より早く切り上げるための値に設定される。
その状態のまま時刻t60を迎え、第6サイクルの動作に入る。
時刻t60において、これまでのサイクルと同様に周期更新信号に同期して、各比較レジスタの値がそれぞれ更新される。この更新では、誤差保持レジスタに位相調整を行う調整量が保持されていることから、スイッチ12dの遮断時刻を設定するPWM4立下りレジスタの値が、通常の遮断時刻より早く切り上げるための値に設定される。
時刻I52において、設定された値に従って、スイッチ12dが遮断され、パルス電圧Pa5のパルス幅が短縮される。このように、パルス電圧Pb4とパルス電圧Pa5との間でバランス調整が行われる。
続いて、第5サイクルにおいて、パルス電圧Pb5が時刻t54から出力される。パルス電圧Pb5が出力されている期間に1次側コイルの巻き線電流の過電流状態が検出され、同様にその時点(時刻I52)において出力が遮断される。
以降の動作は、前述したようにパルス電圧Pa6のパルス幅が短縮され、パルス電圧Pb5とパルス電圧Pa6との間でバランス調整が行われる。
続いて、第5サイクルにおいて、パルス電圧Pb5が時刻t54から出力される。パルス電圧Pb5が出力されている期間に1次側コイルの巻き線電流の過電流状態が検出され、同様にその時点(時刻I52)において出力が遮断される。
以降の動作は、前述したようにパルス電圧Pa6のパルス幅が短縮され、パルス電圧Pb5とパルス電圧Pa6との間でバランス調整が行われる。
以上のように制御することにより、電圧変換部14の1次側コイルに供給する巻き線電流における過電流保護をして、電圧変換部14の1次側コイルに供給する電流を調整するスイッチング部12を制御することができる。
本実施形態に示した電源装置100において、電圧変換部14の2次側コイルに接続される整流部15が全波整流回路であることから、1次側コイルに供給する電流のバランスが崩れると、電圧変換部14において偏励磁が生じてしまう。
本実施形態を適用することにより、1次側コイルに供給する電流のバランスを調整することができ、電圧変換部14における偏励磁を低減することが可能となる。
本実施形態に示した電源装置100において、電圧変換部14の2次側コイルに接続される整流部15が全波整流回路であることから、1次側コイルに供給する電流のバランスが崩れると、電圧変換部14において偏励磁が生じてしまう。
本実施形態を適用することにより、1次側コイルに供給する電流のバランスを調整することができ、電圧変換部14における偏励磁を低減することが可能となる。
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
なお、本実施形態では、電源装置におけるPWM制御を例示して示したが、本実施形態の制御部を他の制御対象に対する電力変換の制御に適用することも可能である。
また、本実施形態においてパルス電圧の位相は、停止信号を検出した場合に、位相を早める制御を行うこととして示したが、スイッチ12aと12b、スイッチ12cと12dとが同時に導通状態とならないようにして、位相を遅らせてパルス電圧のパルス幅を調整することとしてもよい。
なお、本実施形態では、電源装置におけるPWM制御を例示して示したが、本実施形態の制御部を他の制御対象に対する電力変換の制御に適用することも可能である。
また、本実施形態においてパルス電圧の位相は、停止信号を検出した場合に、位相を早める制御を行うこととして示したが、スイッチ12aと12b、スイッチ12cと12dとが同時に導通状態とならないようにして、位相を遅らせてパルス電圧のパルス幅を調整することとしてもよい。
100…電源装置、10…電力変換部、12…スイッチング部、
12a、12b、12c、12d…スイッチ、14…電圧変換部、
15、15A、15B…整流部、16…リアクタンス、17…コンデンサ
20…検出部、30…制御部、40…ドライブ部
12a、12b、12c、12d…スイッチ、14…電圧変換部、
15、15A、15B…整流部、16…リアクタンス、17…コンデンサ
20…検出部、30…制御部、40…ドライブ部
Claims (6)
- フルブリッジ型に構成される複数のスイッチを備えるスイッチング部と、
前記スイッチング部から供給される電力の電圧を変換する電圧変換部と、
前記電圧変換部の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出部と、
フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、
を備え、
前記制御部は、
前記制御信号を検出した場合に、前記第1のスイッチを遮断し、
前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御する
ことを特徴とする電源装置。 - 前記制御部は、
前記第2のスイッチを導通状態に遷移させる位相を、前記制御信号を検出したタイミングに応じて早めるように制御する
ことを特徴とする請求項1に記載の電源装置。 - 前記制御部は、
前記制御信号を検出しない場合に前記第1のスイッチを導通状態とする時間と、前記制御信号を検出したことにより前記第1のスイッチの導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定める
ことを特徴とする請求項1または請求項2に記載の電源装置。 - 前記電圧変換部によって変換された電圧を整流する整流部
を備えることを特徴とする請求項1から請求項3のいずれか1項に記載の電源装置。 - フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置であって、
前記負荷の電流が予め定められる閾値を超えたことを示す制御信号を検出し、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、
を備え、
前記制御部は、
前記制御信号を検出した場合に、前記第1のスイッチを遮断し、
前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御する
ことを特徴とする制御装置。 - フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置の制御方法であって、
前記負荷の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出過程と、
フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第1と第2のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御過程と、
を含み、
前記制御過程は、
前記制御信号を検出した場合に、前記第1のスイッチを遮断する過程と、
前記制御信号を検出したタイミングに応じて前記第2のスイッチを遮断状態に遷移させる位相を早めるように制御する過程と
を含むことを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010225817A JP2012080719A (ja) | 2010-10-05 | 2010-10-05 | 電源装置、制御装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010225817A JP2012080719A (ja) | 2010-10-05 | 2010-10-05 | 電源装置、制御装置及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012080719A true JP2012080719A (ja) | 2012-04-19 |
Family
ID=46240303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010225817A Pending JP2012080719A (ja) | 2010-10-05 | 2010-10-05 | 電源装置、制御装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012080719A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161843A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
-
2010
- 2010-10-05 JP JP2010225817A patent/JP2012080719A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161843A (ja) * | 2009-01-06 | 2010-07-22 | Fuji Electric Systems Co Ltd | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100789441B1 (ko) | 인버터의 전류 검출 장치 및 방법 | |
JP4936974B2 (ja) | 電力開閉制御装置 | |
JP2014155408A (ja) | モータ制御装置 | |
JP5449441B2 (ja) | 同期機制御装置 | |
JP2016185006A (ja) | 水力発電システムにおける切換装置 | |
JP6161998B2 (ja) | 電源装置及びアーク加工用電源装置 | |
US9285410B2 (en) | Control circuit, and power generation device having the same | |
JP2003209976A (ja) | Pwmインバータ装置及びその電流検出方法 | |
JP6270696B2 (ja) | 電力変換装置 | |
JP2012110088A (ja) | 電力変換装置 | |
JP5310000B2 (ja) | 電力変換装置 | |
JP2016144303A (ja) | 電源装置及び溶接用電源装置 | |
KR20160028232A (ko) | 화상형성장치 및 위상 제어 방법 | |
US8629638B2 (en) | Lock protection and standby mode control circuit of motor driving apparatus | |
JP2008125169A (ja) | 系統連系用電力変換装置 | |
JP2012080719A (ja) | 電源装置、制御装置及び制御方法 | |
JP2010283980A (ja) | 電源装置 | |
KR20110012055A (ko) | 아크제어수단을 구비한 플라즈마용 펄스전원장치 및 그 장치에서의 아크 제어 방법 | |
JP5955644B2 (ja) | インバータゲート制御回路および当該インバータゲート制御回路を備えたインバータ電源装置 | |
JP6935349B2 (ja) | モータ駆動装置 | |
JP2007252139A (ja) | 電動機制御装置および電動機制御方法 | |
JP2007288818A (ja) | モータインバータ | |
JP6398057B2 (ja) | 交流電源装置及びその瞬時電圧変動検出方法 | |
JP7237783B2 (ja) | 制御装置及びモータ駆動システム | |
JP6368187B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141111 |