JP2012080719A - 電源装置、制御装置及び制御方法 - Google Patents

Abstract

【課題】負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御する。
【解決手段】検出部２０は、電圧変換部１４の電流が予め定められる閾値を超えたことを検出して過電流検出信号を出力する。制御部３０は、フルブリッジ位相制御方式を用いてスイッチング部１２の直列に接続される第１のスイッチ（１２ｃ）と第２のスイッチ（１２ｄ）を導通状態と遮断状態との間で遷移させる位相を制御する。また、制御部３０は、過電流検出信号を検出した場合に、第１のスイッチ（１２ｃ）を遮断し、過電流検出信号を検出したタイミングに応じて第２のスイッチ（１２ｄ）を遮断状態に遷移させる位相を早めるように制御する。
【選択図】図１

Description

本発明は、電源装置、制御装置及び制御方法に関する。

電源装置において、１つの直流電源からの電力を、負荷に供給する電流の方向を切り換えて電力変換するスイッチング部の構成形態としてフルブリッジ構成が知られている。フルブリッジ構成では、電流の切替制御を行う複数のスイッチング素子がブリッジ型に構成されている。
電源装置では、負荷に供給する電力を調整する際に、ＰＷＭ方式などの変調方式を用いる制御装置によってスイッチング部を制御する場合がある(例えば、特許文献１参照)。フルブリッジ構成のスイッチング部に対しても、ＰＷＭ方式による制御により、負荷への電力供給量の調整が行われている。
また、電源装置において、負荷に供給する電流の過電流状態を検出して、負荷及び回路を保護するために負荷への電流供給を遮断して過電流状態を回避する過電流保護対策が施されている。
例えば、図６のブロック図に示すＰＷＭ制御部において、図７のタイミングチャートに示す制御を行うことができる。ＰＷＭ制御部におけるPWM周期生成部は、周期更新信号に同期してカウンタ周期[N]の処理を開始する。カウンタ周期[N]の期間にクロック信号に同期して周期カウンタを＋１加算（インクリメント）する。予めPWM波形演算部が更新した周期レジスタの値に、周期カウンタの値が一致すると、周期カウンタの値をゼロに初期化するとともに周期更新信号を出力し、カウンタ周期[N+1]の処理を行う。

また、PWM波形演算部は、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理において、カウンタ周期[N+1]のPWM波形論理を決定し、待機レジスタのPWM立上りカウントとPWM立下りカウントを更新する。
PWM波形生成部は、周期更新信号に同期して待機レジスタの値を比較レジスタに転送しPWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理において、周期カウンタの値が比較レジスタのPWM立上りカウントに一致すると、PWM波形論理を「１」にする。また、周期カウンタの値が比較レジスタのPWM立下りカウントに一致すると、PWM波形論理を「０」にする。
カウンタ周期[N+1]でPWM波形論理が「１」の期間に停止信号があると、PWM波形生成部の比較器は、PWM波形論理を「０」にすることにより、出力する電流を遮断させることができる。

特開２００８−１１３５４２号公報

ところで、スイッチング部を構成する形態にフルブリッジ方式がある。そのフルブリッジ方式では、同じ長さの導通時間で電流の方向を交互に切り換えることにより、負荷に供給する電流の方向依存性をなくしてバランスよく電力を供給することができる。フルブリッジ方式においても、過電流状態を検出した時点で、負荷への電流を遮断して過電流状態を回避することが必要とされる。
フルブリッジ方式のスイッチング部に、過電流状態を検知して出力する電流を遮断する構成が考えられる。

例えば、図６に示した構成をフルブリッジ方式とした場合の動作を説明する。フルブリッジ方式によって構成する４つのスイッチをそれぞれ駆動する制御信号が必要とされる。
図８は、フルブリッジ方式とした制御部の動作の例を示すタイミングチャートである。
図８に示されるように、PWM波形演算部は、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理において、待機レジスタのPWM1/2/3/4立上りカウントとPWM1/2/3/4立下りカウントを更新する。この待機レジスタの値により、カウンタ周期[N+1]のPWM波形論理が決定される。
PWM波形生成部は、周期更新信号に同期して待機レジスタの値を比較レジスタに転送しPWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理で周期カウンタの値が比較レジスタのPWM1/2/3/4立上りカウントに到るまでは、PWM1/2/3/4波形論理を「０」にする。
周期カウンタの値が比較レジスタのPWWM1/2/3/4立上りカウントに一致すると、PWM1/2/3/4波形論理を「１」にする。また、周期カウンタの値が比較レジスタのPWM1/2/3/4立下りカウントに一致すると、PWM1/2/3/4波形論理を「０」にする。”
ここで、カウンタ周期[N+1]でPWM3波形論理が「１」の期間に停止信号があると、PWM3波形生成部の比較器は、PWM3波形論理を「０」にする。同様に、カウンタ周期[N]でPWM4波形論理が「１」の期間に停止信号があると、PWM4波形生成部の比較器は、PWM4波形論理を「０」にする。

しかしながら、フルブリッジ方式において、過電流状態を検出した時点で、負荷への電流を遮断すると、交互に繰り返される電流の方向切替制御における導通時間が、異なってしまう。つまり、電流の方向のバランスをとって電力供給することを必要とする負荷には適用できないという問題が生じる。
例えば、負荷がトランスであれば、導通時間のバランスが崩れたことによる偏励磁が生じる。また、負荷がモータであれば、位置制御、速度制御に影響が生じることになる。

本発明は、上記問題を鑑みなされたもので、その目的は、負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御する電源装置、制御装置及び制御方法を提供することにある。

（１）上記課題を解決するために、本発明は、フルブリッジ型に構成される複数のスイッチを備えるスイッチング部と、前記スイッチング部から供給される電力の電圧を変換する電圧変換部と、前記電圧変換部の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出部と、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、を備え、前記制御部は、前記制御信号を検出した場合に、前記第１のスイッチを遮断し、前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御することを特徴とする電源装置である。

（２）また、本発明は、上記発明において、前記制御部は、前記第２のスイッチを導通状態に遷移させる位相を、前記制御信号を検出したタイミングに応じて早めるように制御することを特徴とする。

（３）また、本発明は、上記発明において、前記制御部は、前記制御信号を検出しない場合に前記第１のスイッチを導通状態とする時間と、前記制御信号を検出したことにより前記第１のスイッチの導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定めることを特徴とする。

（４）また、本発明は、上記発明において、前記電圧変換部によって変換された電圧を整流する整流部と、を備えることを特徴とする。

（５）また、本発明は、フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置であって、前記負荷の電流が予め定められる閾値を超えたことを示す制御信号を検出し、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、を備え、前記制御部は、前記制御信号を検出した場合に、前記第１のスイッチを遮断し、前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御することを特徴とする制御装置である。

（６）また、本発明は、フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置の制御方法であって、前記負荷の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出過程と、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御過程と、を含み、前記制御過程は、前記制御信号を検出した場合に、前記第１のスイッチを遮断する過程と、前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御する過程とを含むことを特徴とする制御方法である。

この本発明によれば、スイッチング部は、フルブリッジ型に構成される複数のスイッチを備える。電圧変換部は、スイッチング部から供給される電力の電圧を変換する。検出部は、電圧変換部の電流が予め定められる閾値を超えたことを検出して制御信号を出力する。制御部は、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する。また、制御部は、前記制御信号を検出した場合に、前記第１のスイッチを遮断し、前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御する。
これにより、負荷に供給する電流における過電流保護をして、交互に繰り返される電流の方向切替制御における導通時間をバランスさせて負荷に供給する電流を調整するフルブリッジ構成のスイッチング部を制御することができる。

本発明の第１実施形態における電源装置の概略構成を示すブロック図である。 本実施形態における制御部の構成を示すブロック図である。 本実施形態における動作を示すタイミングチャートである。 本実施形態における具体的な動作を示すタイミングチャートである。 本実施形態における具体的な動作を示すタイミングチャートである。 従来のＰＷＭ制御を行う制御部のブロック図である。 従来のＰＷＭ制御を行う制御部の動作を示すタイミングチャートである。 従来のフルブリッジ方式のスイッチング部に対してＰＷＭ制御を行う制御部の動作を示すタイミングチャートである。

以下、添付図面を参照しながら、本発明の実施の形態について説明する。
(第１実施形態)
図１は、本発明の実施形態における電源装置１００の概略構成を示すブロック図である。電源装置１００は、電源２００から電力の供給を受け、負荷３００に供給する電力を調整する。

電源装置１００は、電力変換部１０、検出部２０、制御部３０及びドライブ部４０を備える。
電力変換部１０は、スイッチング部１２、電圧変換部１４、整流部１５（１５Ａ、１５Ｂ）、リアクタンス１６、及び、コンデンサ１７を備える。
スイッチング部１２は、フルブリッジ型に構成される複数のスイッチ（Ｑ１、Ｑ２、Ｑ３及びＱ４）を備える。スイッチ１２ａ（Ｑ１）と１２ｂ（Ｑ２）は、直列に接続され、両端に電源２００からの電力が供給される。スイッチ１２ｃ（Ｑ３）と１２ｄ（Ｑ４）は、直列に接続され、両端に電源２００からの電力が供給される。
電圧変換部１４は、２次側コイルにセンタータップを有し、１次側コイルに供給される電力の電圧を変換し、２次側コイルから出力する。電圧変換部１４の１次側コイルは、スイッチ１２ａ（Ｑ１）と１２ｂ（Ｑ２）との接続点と、スイッチ１２ｃ（Ｑ３）と１２ｄ（Ｑ４）との接続点とにそれぞれ接続され、スイッチング部１２の負荷となる。

電圧変換部１４は、１次側と２次側が絶縁された場合を例にして以下の説明を行う。
電圧変換部１４の２次側コイルのセンタータップの電位を２次側回路の基準電位とする。
整流部１５は、２つのダイオード１５Ａと１５Ｂを備え、全波整流回路を形成する。ダイオード１５Ａと１５Ｂのアノードが、電圧変換部１４の２次側コイルの両端にそれぞれ接続され、共通接続されたカソードに、正極の電位が発生する。整流部１５の出力（カソード）には、直列に接続されるリアクタンス１６と、リアクタンス１６を介して並列に接続されるコンデンサ１７とからなる平滑回路に接続される。
コンデンサ１７は、電源装置１００の出力端子に接続される。つまり、コンデンサ１７によって平滑された電圧が、電源装置１００の出力電圧になる。

検出部２０は、電圧変換部１４の一次側コイルの巻き線電流を検出し、一次側コイルの巻き線電流が予め定められる閾値を超えた過電流状態であることを検出する。
検出部２０は、変成器２１、比較器２２、及び、閾値電圧発生部２３を備える。
変成器２１は、スイッチング部１２と電圧変換部１４との間に設けられ、電圧変換部１４の一次側コイルの巻き線電流を検出する。
閾値電圧発生部２３は、比較器２２において一次側コイルの巻き線電流の比較に用いられる電流制限値に対応する電圧（電流判定閾値）を出力する。

比較器２２は、電圧変換部１４の一次側コイルの巻き線電流が予め定められる閾値を超えた過電流状態であることを検出する。比較器２２は、変成器２１によって検出された電圧変換部１４の一次側コイルの巻き線電流から生成された電圧を、閾値電圧発生部２３から出力される電流判定閾値を基準に比較し、その比較結果を過電流検出信号として出力する。比較器２２は、電圧変換部１４の一次側コイルの巻き線電流が予め定められる閾値を超えた過電流状態であることを検出した場合、負論理の信号を出力する。

ドライブ回路４０は、制御部３０から出力された制御信号に従って、スイッチング部１２の各スイッチの導通状態をそれぞれ切り換える信号を出力して、スイッチング部１２を制御する。

制御部３０は、フルブリッジ型構成のスイッチング部１２を制御する制御指令をパルスバイパルス方式により定め、該制御指令に基づいてフルブリッジ位相制御方式を用いてスイッチング部１２を制御する。
制御部３０は、電圧変換部１４の電流が過電流状態であることが検出部２０によって検出された場合、すなわち、過電流検出信号が出力された場合には、過電流検出信号を電圧変換部１４に供給する電力を停止させる停止信号として検出する。制御部３０は、停止信号を検出した場合には、導通時の位相が制御されるスイッチである第１のスイッチ（例えば、スイッチ１２ｃ）を遮断する。また、制御部３０は、導通時の位相が制御されるスイッチであって、第１のスイッチに直列に接続される第２のスイッチを導通状態とする位相を、停止信号を検出したタイミング、すなわち、電圧変換部１４の電流が予め定められる閾値を超えたこと(過電流状態)が検出されたタイミングに応じて制御する。

本実施形態において、第１のスイッチと第２のスイッチは、それぞれがスイッチ１２ｃとスイッチ１２ｄとである場合と、或いは、スイッチ１２ｄとスイッチ１２ｃである場合とがある。いずれの場合となるかは、電圧変換部１４の電流が過電流状態であることが検出されたタイミングにおける各スイッチの導通状態に依存する。
また、制御部３０は、第２のスイッチを導通状態に遷移させる位相を、停止信号を検出したタイミングに応じて早めるように制御する。制御部３０は、第２のスイッチを遮断状態に遷移させる位相を、停止信号を検出したタイミングに応じて早めるように制御する。
そして、制御部３０は、第２のスイッチの位相を早めるように制御する際に、スイッチング部１２を繰返し制御する周期において、停止信号を検出したタイミングまでの経過時間と、停止信号を検出したことにより第１のスイッチの導通時間を短縮した時間とに基づいて第２のスイッチの導通状態を切り換える位相を定める。

図２を参照し、制御部３０の構成について示す。
図２は、本実施形態における制御部３０の構成を示すブロック図である。
制御部３０は、波形生成部３１、３２、３３、３４、周期生成部３５、レジスタ補正部３６及び波形演算部３７を備える。
波形生成部３１、３２、３３、３４は、それぞれがスイッチング部１２の各スイッチの導通状態を制御する制御信号を、導通状態を示す正論理のパルス（ＰＷＭ波形論理）として出力する。
波形生成部３１、３２、３３、３４は、それぞれスイッチ１２ａ，１２ｂ、１２ｃ、１２ｄに対応するＰＷＭ波形論理を生成する。波形生成部３１と３２は、同じ構成を備え、対応するスイッチが異なる。また、波形生成部３３と３４は、同じ構成を備え、対応するスイッチが異なる。

以下、波形生成部３１と３３の構成を代表して説明し、波形生成部３２と３４の構成は、波形生成部３１と３３の構成をそれぞれ参照する。

波形生成部３１は、待機レジスタ３１ａ、比較レジスタ３１ｂ、比較器３１ｃを備える。
待機レジスタ３１ａは、繰り返されるスイッチ１２ａを導通状態とする制御信号のタイミングを設定するための情報、すなわち、スイッチ１２ａを導通状態にするタイミングを示すＰＷＭ１立上りカウント値と、スイッチ１２ａを遮断状態にするタイミングを示すＰＷＭ１立下りカウント値とを保持する。

待機レジスタ３１ａには、次回の繰返し周期における制御信号のタイミングを定める情報が波形演算部３７によって書き込まれる。つまり、待機レジスタ３１ａに保持される情報は、次回の繰返し周期における、スイッチ１２ａを導通状態にするタイミングを示すＰＷＭ１立上りカウント値と、スイッチ１２ａを遮断状態にするタイミングを示すＰＷＭ１立下りカウント値とである。

比較レジスタ３１ｂは、繰り返されるスイッチ１２ａを導通状態とする制御信号のタイミングを設定するための情報、すなわち、スイッチ１２ａを導通状態にするタイミングを示すＰＷＭ１立上りカウント値と、スイッチ１２ａを遮断状態にするタイミングを示すＰＷＭ１立下りカウント値とを保持する。
比較レジスタ３１ｂは、周期更新信号に同期して待機レジスタ３１ａに保持された情報が書き込まれて更新され、今回の繰返し周期における制御信号のタイミングを定める情報を保持する。つまり、比較レジスタ３１ｂに保持される情報は、今回の繰返し周期における、スイッチ１２ａを導通状態にするタイミングを示すＰＷＭ１立上りカウント値と、スイッチ１２ａを遮断状態にするタイミングを示すＰＷＭ１立下りカウント値とである。

比較器３１ｃは、比較レジスタ３１ｂに保持された情報と、周期生成部３５における周期カウンタ３５ａによって計数されたカウント値を比較する。
比較器３１ｃは、周期カウンタ３５ａによって計数されたカウント値が、ＰＷＭ１立上りカウント値に一致した場合には、ＰＷＭ１波形論理を「１」とする。また、周期カウンタ３５ａによって計数されたカウント値が、ＰＷＭ１立下りカウント値に一致した場合には、ＰＷＭ１波形論理を「０」とする。このように、周期カウンタ３５ａのカウント値と、比較レジスタ３１ｂに保持された値によって、生成されるＰＷＭ１波形論理のパルス幅と位置が定められる。

また、波形生成部３３は、待機レジスタ３３ａ、比較レジスタ３３ｂ、比較器３３ｃを備える。
待機レジスタ３３ａと比較器３３ｃは、波形生成部３１における待機レジスタ３１ａと比較器３１ｃと同様に機能する。
比較レジスタ３３ｂは、波形生成部３１における比較レジスタ３１ｂの構成に加え、レジスタ補正部３６によって参照され、また、レジスタ補正部３６によって設定された値に更新される。レジスタ補正部３６によって設定された値は、入力される停止信号を検出したタイミングに応じて、設定された値に更新される。

また、周期生成部３５は、繰り返される処理のタイミングを定める周期を生成し、生成した周期に同期した周期更新信号と、周期の位相を示す周期カウンタの値を出力する。
周期生成部３５は、周期カウンタ３５ａ、周期レジスタ３５ｂ及び比較器３５ｃを備える。
周期カウンタ３５ａは、図示されないクロック源から供給されるクロック信号を計数し、計数したカウント値を出力する。周期カウンタ３５ａにおけるカウント値は、入力される周期更新信号の検出によって、０に初期化される。
周期レジスタ３５ｂは、周期を定める定数が波形演算部３７によって書き込まれ、書き込まれた定数を保持する。
比較器３５ｃは、周期カウンタ３５ａにおいて計数されたカウント値と、周期レジスタ３５ｂに書き込まれた定数とを比較して、一致した場合に周期更新信号を出力する。この周期更新信号は、周期レジスタ３５ｂに書き込まれた定数と入力されるクロックの周期とによって定められる間隔で、周期的に出力され、周期カウンタ３５ａ、波形生成部３１、３２、３３、３４、レジスタ補正部３６、及び、波形演算部３７に出力される。

ＰＷＭ３波形論理又はＰＷＭ４波形論理が「１」の期間に停止信号を検出すると、レジスタ補正部３６は、繰り返される処理のタイミングを定めた周期に対しての位相を検出し、その位相情報を保持する。
レジスタ補正部３６は、誤差保持レジスタ３６ａと演算器３６ｂを備える。
誤差保持レジスタ３６ａは、停止信号の入力によって短縮されたパルス幅の情報を保持する。
演算器３６ｂは、処理の周期を定める基準位相に対して、出力中のパルス信号の立下りのタイミングと、停止信号が入力されたタイミングとの差を算出する。演算器３６ｂは、周期カウンタ３５ａによって計数されたカウント値と、比較レジスタ３３ｂ又は３４ｂにおけるカウント値（立下りカウントの値）とを参照し、（立下りカウントの値−周期カウンタのカウント値）の演算を行った結果を誤差保持レジスタ３６ａに格納する。

スイッチ１２ｃを駆動するPWM3波形論理が「１」の期間に停止信号がある場合には、演算器３６ｂは、（比較レジスタ３３ｂにおける立下りカウント（PWM3立下りカウント）の値−周期カウンタの値）を算出し、誤差保持レジスタ３６ａに格納する。そして、周期更新信号の後に、演算器３６ｂは、比較レジスタ３３ｂに書き込まれる定数（PWM3立上りカウントとPWM3立下りカウント）から、それぞれ（PWM3立下りカウントの値−周期カウンタの値）カウントを減算して更新する。また、演算器３６ｂは、比較レジスタ３４ｂに書き込まれる定数（PWM4立上りカウントとPWM4立下りカウント）から、それぞれ（PWM3立下りカウントの値−周期カウンタの値）カウントを減算して更新する。

スイッチ１２ｄを駆動するPWM4波形論理が「１」の期間に停止信号がある場合には、演算器３６ｂは、（比較レジスタ３４ｂにおける立下りカウント（PWM4立下りカウント）の値−周期カウンタの値）を算出し、誤差保持レジスタ３６ａに格納する。そして、周期更新信号の後に、演算器３６ｂは、比較レジスタ３３ｂに書き込まれる定数（PWM3立上りカウントとPWM3立下りカウント）から、それぞれ（PWM4立下りカウントの値−周期カウンタの値）カウントを減算して更新する。また、演算器３６ｂは、比較レジスタ３４ｂに書き込まれる定数（PWM4立上りカウントとPWM4立下りカウント）から、それぞれ（PWM4立下りカウントの値−周期カウンタの値）カウントを減算して更新する。

波形演算部３７は、スイッチング部１２の各スイッチを駆動するパルス幅を算出する。
波形演算部３７は、算出されたパルス幅に従って、周期レジスタ３５ｂ、各待機レジスタ３１ｂ、３２ｂ、３３ｂ、３４ｂを予め定められた定数により設定する。

図３は、本実施形態における動作を示すタイミングチャートである。
図３（ａ）は、波形演算部３７によって設定される制御周期と制御量に応じて定められるＰＷＭ波形を算出するＰＷＭ演算サイクルと、ＰＷＭ演算サイクルによって算出された結果に従って波形生成部３１、３２、３３、３４がそれぞれＰＷＭ波形を生成するＰＷＭ波形生成サイクルとを示す。周期カウンタ３５ａの計数値に基づいて、「カウンタ周期［N］」として周期を示す。「N」は、計数値を示す整数である。
図３（ｃ）は、制御部３０に入力される停止信号を示す。矢印のタイミングにおいて停止信号を検出することを示す。

図３（ｄ）から（ｇ）までの波形は、スイッチング部１２を構成する各スイッチに対しての駆動信号を示す。Ｌ（ロー）レベルが、スイッチを遮断状態とする論理「０」を示し、Ｈ(ハイ)レベルが、スイッチを導通状態とする論理「１」を示す。
図３（ｈ）の上段の波形は、図３（ｄ）と（ｇ）の波形の論理積を示す。この波形が示す論理「１」の状態が負荷に対しての電流を供給する状態にあることが示される。
また、図３（ｈ）の下段の波形は、図３（ｅ）と（ｆ）の波形の論理積を示す。この波形が示す論理「１」の状態が負荷に対しての電流を供給する状態にあることが示される。

例えば、周期生成部３５は、周期更新信号（図２）に同期してカウンタ周期[N]の処理を開始する。カウンタ周期[N]の期間にクロック信号に同期して周期カウンタを＋１加算（インクリメント）する。予め波形演算部３７が更新した周期レジスタ３５ｂの値と、周期カウンタ３５ａの値とが一致すると、周期生成部３５は、周期カウンタ３５ａを「０（ゼロ）」に初期化するとともに周期更新信号を出力してカウンタ周期[N+1]の処理を開始する。

波形演算部３７も、周期更新信号に同期してPWM波形演算[N]の処理を開始する。PWM波形演算[N]の処理では、波形演算部３７が、次の周期であるカウンタ周期[N+1]においてスイッチング部１２を制御するＰＷＭ波形論理を算出する。
また、波形演算部３７は、周期更新信号に同期して、各待機レジスタの立上りカウント（PWM1/2/3/4立上りカウント）と立下りカウント（PWM1/2/3/4立下りカウント）の値を更新する。スイッチ１２ｂの状態を制御するPWM2波形論理は、スイッチ１２ａの状態を制御するPWM1波形論理を１／２周期分シフトして生成される。つまり、PWM2波形論理の立上りカウントと立下りカウントの値は、PWM1波形論理の立上りカウントと立下りカウントの値に、周期レジスタの値の半分を加算（又は減算）した値が選択され、１／２周期分の位相がシフトされる。
また、PWM3立上りカウントとPWM3立下りカウントは、それぞれPWM1立上りカウントとPWM1立下りカウントを同一カウント数だけシフトさせる値が選択される。PWM4立上りカウントとPWM4立下りカウントは、それぞれPWM2立上りカウントとPWM2立下りカウントを同一カウントだけシフトした値が選択される。
PWM3立上りカウント、PWM3立下りカウント、PWM4立上りカウント、及び、PWM4立下りカウントの値は、演算器３６ｂによって誤差保持レジスタ３６ａの値も含めた変数に基づいて算出する。誤差保持レジスタ３６ａの値は、周期更新信号によって「０（ゼロ）」に初期化される。

波形生成部３１は、周期更新信号に同期して待機レジスタ３１ａの値を、比較レジスタ３１ｂに転送する。波形生成部３２は、周期更新信号に同期して待機レジスタ３２ａの値を、比較レジスタ３２ｂに転送する。波形生成部３３は、周期更新信号に同期して待機レジスタ３３ａの値を、比較レジスタ３３ｂに転送する。波形生成部３４は、周期更新信号に同期して待機レジスタ３４ａの値を、比較レジスタ３４ｂに転送する。また、各波形生成部（３１、３２、３３、３４）は、PWM波形演算[N-1]のサイクルで生成された情報に基づいて、PWM波形生成[N-1]の処理を開始する。PWM波形生成[N-1]の処理で周期カウンタの値が比較レジスタのPWM1/2/3/4立上りカウントに一致すると各比較器（３１ｃ、３２ｃ、３３ｃ、３４ｃ）は、それぞれ、PWM1/2/3/4波形論理を「１」に、PWM1/2/3/4立下りカウントに一致するとPWM1/2/3/4波形論理を「０」にする。
例えば、カウンタ周期[N+1]でPWM3波形論理が、「１」の期間に停止信号があると、波形生成回路３３の比較器３３ｃは、PWM1波形論理を「０」にする。同様に、カウンタ周期[N]でPWM4波形論理が「１」の期間に停止信号があると、波形生成回路３４の比較器３４ｃは、PWM4波形論理を「０」にする。

レジスタ補正回路３６は、PWM3波形論理（又はPWM4波形論理）が「１」の期間に停止信号を検出したる場合は、演算器３６ｂが、処理の周期を定める基準位相に対して、出力中であったパルス信号のＰＷＭ波形論理の当初の立下りのタイミングから、停止信号が入力されたタイミングまでの差を算出する。演算器３６ｂは、周期カウンタ３５ａによって計数されたカウント値と、比較レジスタ３３ｂ（又は３４ｂ）に保持される値（立下りカウントの値）とを読み出して、（立下りカウントの値−周期カウンタのカウント値）の演算を行った結果を誤差保持レジスタ３６ａに書き込む。
つまり、スイッチ１２ｃを駆動するＰＷＭ波形論理（PWM3波形論理）が「１」の期間に停止信号を検出した場合は、演算器３６ｂは、（比較レジスタ３３ｂにおける立下りカウント（PWM3立下りカウント）の値−周期カウンタの値）を算出し、算出した結果を誤差保持レジスタ３６ａに書き込む。そして、周期更新信号の後に、演算器３６ｂは、比較レジスタ３３ｂに書き込まれる定数（PWM3立上りカウントとPWM3立下りカウント）から、それぞれ（PWM3立下りカウントの値−周期カウンタの値）カウントを減算して更新する。また、演算器３６ｂは、比較レジスタ３４ｂに書き込まれる定数（PWM4立上りカウントとPWM4立下りカウント）から、それぞれ（PWM3立下りカウントの値−周期カウンタの値）カウントを減算して更新する。
また、スイッチ１２ｄを駆動するＰＷＭ波形論理（PWM4波形論理）が「１」の期間に停止信号を検出した場合は、演算器３６ｂは、（比較レジスタ３４ｂにおける立下りカウント（PWM4立下りカウント）の値−周期カウンタの値）を算出し、算出した結果を誤差保持レジスタ３６ａに書き込む。そして、演算器３６ｂは、比較レジスタ３３ｂに書き込まれる定数（PWM3立上りカウントとPWM3立下りカウント）から、それぞれ（PWM4立下りカウントの値−周期カウンタの値）カウントを減算して更新する。また、演算器３６ｂは、比較レジスタ３４ｂに書き込まれる定数（PWM4立上りカウントとPWM4立下りカウント）から、それぞれ（PWM4立下りカウントの値−周期カウンタの値）カウントを減算して更新する。

図４と図５を参照して、より具体的な動作を説明する。
図４と図５は、具体的な動作を示すタイミングチャートであり、図４に続き図５に示す動作が行われる。図３と同じ信号については、図３の説明を参照する。
図４（ｂ）と図５（ｂ）は、電圧変換部１４の１次側コイルの巻き線電流の変化を示す。時間の経過に応じて鋸型に変化する波形が、各サイクルにおける変化を示す。又、破線は、巻き線電流の制限値を示す閾値（巻き線電流閾値）である。巻き線電流の値は、巻き線電流閾値に達するまでは、任意の値が許容され、スイッチング部１２の導通状態に応じて周期的に変化する。
図４（ｃ）と図５（ｃ）は、検出部２０が検出した電圧変換部１４の巻き線電流の値が、電流制限閾値を超えた場合を検出し、検出した場合に、「Ｌレベル」を示す。
図４（ｄ）から図４（ｇ）の波形と、図５（ｄ）から図５（ｇ）の波形は、図３（ｄ）から図３（ｇ）に対応する各ＰＷＭ波形論理を示す。
図４（ｉ）と図５（ｉ）は、電圧変換部１４の１次側コイルの巻き線に印加される電圧を絶対値で示す。この図の「Ｈレベル」は、電圧が印加されている状態を示し、「Ｌレベル」は、電圧が印加されていない状態を示す。

図４において、時刻ｔ０からｔ１０までの範囲が、１サイクル（第１サイクル）を示す。その間に、２回にわたって巻き線に電圧が印加されたパルス電圧（Ｐａ０とＰｂ０）が示される。
パルス電圧Ｐａ０のパルス幅は、スイッチ１２ａを導通状態とする位相と、スイッチ１２ｄを導通状態とする位相の位相差によって定められる。この位相差による時間幅を、「ａ」として示す。また、パルス電圧Ｐｂ０のパルス幅は、スイッチ１２ｃを導通状態とする位相と、スイッチ１２ｂを導通状態とする位相の位相差によって定められる。そして、パルス電圧Ｐａ０とＰｂ０は、位相差による時間幅「ａ」にパルス幅が揃っている。
時刻ｔ１０からｔ２０までの範囲である次のサイクル（第２サイクル）のパルス電圧Ｐａ１とＰｂ１についてもパルス幅が同様に揃っている。

時刻ｔ２０からｔ３０までの範囲である次のサイクル（第３サイクル）では、１次側コイルの巻き線電流が増加して、時刻Ｉ２２において１次側コイルの巻き線電流が電流制限閾値まで達してしまった場合を示す。検知部２０は、巻き線電流が電流制限閾値を越える過電流状態を検出し、「Ｌレベル」の過電流検知信号を出力する。この過電流検知信号は、スイッチング部１２からの電流出力を停止させる停止信号として制御部３０によって取り込まれる。
時刻Ｉ２２までは、スイッチ１２ａと１２ｄとが通電状態にあったが、制御部３０により、スイッチ１２ｄが遮断状態に切り替えられる（図４（ｇ））。
制御部３０によって、スイッチング部１２からの電流出力が遮断され電流の出力が停止することから、１次側コイルの巻き線に印加されるパルス電圧Ｐａ２のパルス幅が短縮され（図４（ｉ））、１次側コイルの巻き線電流の値が低下する（図４（ｂ））。
スイッチ１２ｄの遮断を通常の遮断時刻より早く切り上げた短縮時間を「ｂ」で示す。

続いて、スイッチ１２ｄの導通時間の短縮時間に応じて、スイッチ１２ｂの導通開始時刻が繰上げられ、制御部３０によって、時刻Ｉ２３から導通が開始される。
スイッチ１２ｂを制御するＰＷＭ制御論理の位相と、スイッチ１２ｃを制御するＰＷＭ制御論理の位相との位相差は、当初パルス電圧Ｐａ０のパルス幅として示された時間幅「ａ」から、短縮時間の「ｂ」を減じた値「（ａ−ｂ）」になる。
制御部３０は、スイッチ１２ｂを導通状態に遷移させる位相を、１次側コイルの巻き線電流における過電流状態が検出されたタイミングに応じて、スイッチ１２ｄの導通時間短縮幅だけ、時刻ｔ２３から時刻Ｉ２３に早めるように制御する。また、制御部３０は、スイッチ１２ｂを遮断状態に遷移させる位相を、１次側コイルの巻き線電流における過電流状態が検出されたタイミングに応じて、スイッチ１２ｄの導通時間短縮幅だけ、時刻ｔ２５から時刻Ｉ２５に早めるように制御する。これにより、スイッチ１２ｂを導通状態とする時間幅を変更せずに、導通状態とするタイミングを繰上げることができる。また、１次側コイルに印加されるパルス電圧Ｐｂ２のパルス幅が短縮される（図４（ｉ））。
つまり、制御部３０は、スイッチ１２ｃ（第２のスイッチ）の導通状態と遮断状態を遷移させる位相を早めるように制御する際に、スイッチング部１２を繰返し制御する周期において停止信号を検出しない場合に、スイッチ１２ｄ（第１のスイッチ）を導通状態とする時間と、停止信号を検出したことによりスイッチ１２ｄ（第１のスイッチ）の導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定めることができる。
このように、電圧変換部１４の巻き線電流における過電流状態が検出されたタイミングに、供給されていた電流が途中で遮断された場合でも、遮断した電流の方向と逆方向の電流を流す時間も短縮することにより、第３のサイクルにおいてもパルス電圧Ｐａ２とＰｂ２のパルス幅のバランスを確保することができる。

時刻ｔ３０から時刻ｔ４０までの範囲である次のサイクル（第４サイクル）において、第３サイクルの場合より急峻に巻き線電流が増加しても、スイッチ１２ｂを遮断するタイミングが早くすることにより第３サイクルの場合と同様に制御できる。つまり、巻き線電流における過電流状態が検出されたタイミングに依存することなく、サイクル周期の位相に依存せずにパルス幅を制御できる。

続いて、図５において、時刻ｔ４０から時刻ｔ５０までの範囲である次のサイクル（第５サイクル）と、時刻ｔ５０から時刻ｔ６０までの範囲である、その次のサイクル（第６サイクル）について示す。
第５サイクルにおいて、パルス電圧Ｐａ４の期間に１次側コイルの巻き線電流の過電流状態は検出されずに、パルス電圧Ｐｂ４の期間に、１次側コイルの巻き線電流の過電流状態が検出された場合を示す。つまり、パルス電圧Ｐａ４が通常のパルス幅「ａ」であるのに対し、パルス電圧Ｐｂ４のパルス幅が短縮される。第５サイクル内では、パルス電圧Ｐａ４とパルス電圧Ｐｂ４のバランスが崩れるが、次の第６サイクルのパルス電圧Ｐａ５のパルス幅を短縮することによりバランスを確保するように調整する。
時刻Ｉ４２までは、スイッチ１２ｃと１２ｂとが通電状態にあったが、時刻Ｉ４５において、１次側コイルの巻き線電流が電流制限閾値を越える過電流状態が検出され、制御部３０により、スイッチ１２ｂが遮断される（図５（ｆ））。
スイッチ１２ｂの遮断を通常の遮断時刻より早く切り上げた短縮時間を「ｂ」で示す。

続いて、スイッチ１２ｂの導通時間の短縮時間に応じて、スイッチ１２ｄの導通開始時刻が繰上げられ、制御部３０によって、時刻Ｉ４６から導通が開始される。
その状態のまま時刻ｔ６０を迎え、第６サイクルの動作に入る。
時刻ｔ６０において、これまでのサイクルと同様に周期更新信号に同期して、各比較レジスタの値がそれぞれ更新される。この更新では、誤差保持レジスタに位相調整を行う調整量が保持されていることから、スイッチ１２ｄの遮断時刻を設定するPWM4立下りレジスタの値が、通常の遮断時刻より早く切り上げるための値に設定される。

時刻Ｉ５２において、設定された値に従って、スイッチ１２ｄが遮断され、パルス電圧Ｐａ５のパルス幅が短縮される。このように、パルス電圧Ｐｂ４とパルス電圧Ｐａ５との間でバランス調整が行われる。
続いて、第５サイクルにおいて、パルス電圧Ｐｂ５が時刻ｔ５４から出力される。パルス電圧Ｐｂ５が出力されている期間に１次側コイルの巻き線電流の過電流状態が検出され、同様にその時点（時刻Ｉ５２）において出力が遮断される。
以降の動作は、前述したようにパルス電圧Ｐａ６のパルス幅が短縮され、パルス電圧Ｐｂ５とパルス電圧Ｐａ６との間でバランス調整が行われる。

以上のように制御することにより、電圧変換部１４の１次側コイルに供給する巻き線電流における過電流保護をして、電圧変換部１４の１次側コイルに供給する電流を調整するスイッチング部１２を制御することができる。
本実施形態に示した電源装置１００において、電圧変換部１４の２次側コイルに接続される整流部１５が全波整流回路であることから、１次側コイルに供給する電流のバランスが崩れると、電圧変換部１４において偏励磁が生じてしまう。
本実施形態を適用することにより、１次側コイルに供給する電流のバランスを調整することができ、電圧変換部１４における偏励磁を低減することが可能となる。

以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
なお、本実施形態では、電源装置におけるＰＷＭ制御を例示して示したが、本実施形態の制御部を他の制御対象に対する電力変換の制御に適用することも可能である。
また、本実施形態においてパルス電圧の位相は、停止信号を検出した場合に、位相を早める制御を行うこととして示したが、スイッチ１２ａと１２ｂ、スイッチ１２ｃと１２ｄとが同時に導通状態とならないようにして、位相を遅らせてパルス電圧のパルス幅を調整することとしてもよい。

１００…電源装置、１０…電力変換部、１２…スイッチング部、
１２ａ、１２ｂ、１２ｃ、１２ｄ…スイッチ、１４…電圧変換部、
１５、１５Ａ、１５Ｂ…整流部、１６…リアクタンス、１７…コンデンサ
２０…検出部、３０…制御部、４０…ドライブ部

Claims (6)

1. フルブリッジ型に構成される複数のスイッチを備えるスイッチング部と、
   前記スイッチング部から供給される電力の電圧を変換する電圧変換部と、
   前記電圧変換部の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出部と、
   フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、
   を備え、
   前記制御部は、
   前記制御信号を検出した場合に、前記第１のスイッチを遮断し、
   前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御する
   ことを特徴とする電源装置。
2. 前記制御部は、
   前記第２のスイッチを導通状態に遷移させる位相を、前記制御信号を検出したタイミングに応じて早めるように制御する
   ことを特徴とする請求項１に記載の電源装置。
3. 前記制御部は、
   前記制御信号を検出しない場合に前記第１のスイッチを導通状態とする時間と、前記制御信号を検出したことにより前記第１のスイッチの導通時間を短縮した時間とに基づいて導通状態と遮断状態を遷移させる位相を定める
   ことを特徴とする請求項１または請求項２に記載の電源装置。
4. 前記電圧変換部によって変換された電圧を整流する整流部
   を備えることを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
5. フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置であって、
   前記負荷の電流が予め定められる閾値を超えたことを示す制御信号を検出し、フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御部と、
   を備え、
   前記制御部は、
   前記制御信号を検出した場合に、前記第１のスイッチを遮断し、
   前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御する
   ことを特徴とする制御装置。
6. フルブリッジ型に構成される複数のスイッチを備えるスイッチング部を制御して、該スイッチング部から負荷に供給する電力を調整する制御装置の制御方法であって、
   前記負荷の電流が予め定められる閾値を超えたことを検出して制御信号を出力する検出過程と、
   フルブリッジ位相制御方式を用いて前記スイッチング部の直列に接続される第１と第２のスイッチを導通状態と遮断状態との間で遷移させる位相を制御する制御過程と、
   を含み、
   前記制御過程は、
   前記制御信号を検出した場合に、前記第１のスイッチを遮断する過程と、
   前記制御信号を検出したタイミングに応じて前記第２のスイッチを遮断状態に遷移させる位相を早めるように制御する過程と
   を含むことを特徴とする制御方法。

Images