JP2012079807A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012079807A
JP2012079807A JP2010221617A JP2010221617A JP2012079807A JP 2012079807 A JP2012079807 A JP 2012079807A JP 2010221617 A JP2010221617 A JP 2010221617A JP 2010221617 A JP2010221617 A JP 2010221617A JP 2012079807 A JP2012079807 A JP 2012079807A
Authority
JP
Japan
Prior art keywords
electrodes
glass substrate
film substrate
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010221617A
Other languages
English (en)
Inventor
Masayo Katsumata
まさ代 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Film Device Ltd
Original Assignee
Hitachi Cable Film Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Film Device Ltd filed Critical Hitachi Cable Film Device Ltd
Priority to JP2010221617A priority Critical patent/JP2012079807A/ja
Publication of JP2012079807A publication Critical patent/JP2012079807A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】導通不良の発生を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】ガラス基板2上の複数の第1電極3とフィルム基板4上の複数の第2電極5とを、対応する電極同士がそれぞれ向かい合うように位置合せすると共に、複数の第1電極3と複数の第2電極5の間に、熱硬化性樹脂中に導電性粒子を分散させた接合材料9を介在させ、接合材料9をガラス基板2とフィルム基板4とで挟み込み、フィルム基板4の複数の第2電極5が形成された部分にレーザ光Lを照射し、該レーザ光Lによりフィルム基板4を予加熱して、ガラス基板2に対してフィルム基板4を仮圧着した後、ガラス基板2とフィルム基板4とをヒートツール12で加熱加圧して本圧着し、複数の第1電極3と複数の第2電極5の対応する電極同士を、接合材料9を介在としてそれぞれ電気的に接合する。
【選択図】図1

Description

本発明は、薄膜トランジスタ(TFT)が形成されたTFTガラス基板と、TFTを駆動する駆動用半導体素子が実装されたCOFテープとを接続する際に好適な半導体装置の製造方法に関するものである。
近年、液晶表示装置が急速に普及してきている。
液晶表示装置の1つとして、薄膜トランジスタ(Thin Film Transistor;TFT)を用いたTFT液晶表示装置がある。このTFT液晶表示装置では、液晶パネルには、液晶材料の駆動素子であるTFTを表面に規則的に配列して形成したTFTガラス基板が用いられている。
TFTガラス基板と液晶表示装置に設けられるプリント配線板(Printed Wiring Board;PWB)とは、TFTを駆動する駆動用半導体素子(LSI(Large scale Integration)など)が実装されたCOF(Chip on film/FPC)テープにより接続される。
このとき、TFTガラス基板とCOFテープとの接続、PWBとCOFテープとの接続は、それぞれ異方性導電膜(Anisotropic Conductive Film;ACF)を用いたアウターリードボンディング(Outer Lead Bonding;OLB)により行われるのが一般的である。
図5に示すように、OLBでは、ステージ51上にTFTガラス基板52を載置し、TFTガラス基板52に整列して形成された複数の第1電極(接続端子)53と、COFテープ54上に形成された複数の第2電極(接続端子)55とを、対応する電極同士がそれぞれ向かい合うように位置合せ(アライメント)すると共に、複数の第1電極53と複数の第2電極55の間にACF56を介在させ、ACF56をTFTガラス基板52とCOFテープ54とで挟み込み、この状態で、ヒートツール57を降下させ、COFテープ54をTFTガラス基板52側に加圧しつつ加熱して、複数の第1電極53と複数の第2電極55の対応する電極同士を、ACF56を介在させてそれぞれ電気的に接合することが行われている。
ヒートツール57によりCOFテープ54を直接加圧すると、はみ出したACF56がヒートツール57に付着したり、また加圧する際の圧力が不均一となるおそれがあるため、ヒートツール57を汚れから保護し、かつ圧力の均一性を向上するため、ヒートツール57とCOFテープ54との間にクッションシート58を介在させて、ヒートツール57による加熱加圧をクッションシート58を介して行うようにしている。
また、OLBでは、ヒートツール57による加熱加圧の際に位置ずれが発生してしまうことを抑制するため、ヒートツール57による加熱加圧(以下、本圧着という)に先立ち、COFテープ54を低温で予加熱(プレヒート)して、両電極53,55の位置合せをした状態で、TFTガラス基板52とCOFテープ54とを仮に固定する仮圧着の工程が行われている。
従来、仮圧着を行う際には、ヒートツール57をクッションシート58に押し当てる直前に、ヒートツール57の降下速度を落とし、ヒートツール57の輻射熱によりCOFテープ54を予加熱し、COFテープ54を熱膨張させ(例えば20μm前後膨張させ)て、TFTガラス基板52とCOFテープ54とを仮に固定することが一般に行われている。
なお、この出願の発明に関連する先行技術文献情報としては、特許文献1〜4がある。
特開2009−224394号公報 特開2008−153399号公報 特開2008−153366号公報 特開2009−224395号公報
ところで、ACF56としては、熱硬化性樹脂中に導電性粒子を分散させたものと、熱可塑性樹脂中に導電性粒子を分散させたものがある。
しかしながら、ACF56として熱硬化性樹脂中に導電性粒子を分散させたものを用いた場合、上述のような仮圧着の方法では、ヒートツール57の輻射熱がACF56にも伝わり、仮圧着中に熱硬化性樹脂の硬化が始まってしまう。仮圧着時に熱硬化性樹脂が硬化してしまうと、本圧着時に導電性粒子が流動しなくなり、その結果、図6に示すように、一部の電極53,55間において、導電性粒子56aが介在せず、絶縁体である熱硬化性樹脂56bのみが介在してしまう場合があり、導通不良を引き起こしてしまう可能性がある。
そこで、本発明の目的は、上記課題を解決し、導通不良の発生を抑制することが可能な半導体装置の製造方法を提供することにある。
本発明は上記目的を達成するために創案されたものであり、ガラス基板上に整列して形成された複数の第1電極と、フィルム基板上に前記複数の第1電極と対応するように整列して形成された複数の第2電極とを、熱硬化性樹脂中に導電性粒子を分散させた接合材料を介在としてそれぞれ電気的に接合する半導体装置の製造方法であって、前記ガラス基板上の前記複数の第1電極と前記フィルム基板上の前記複数の第2電極とを、対応する電極同士がそれぞれ向かい合うように位置合せすると共に、前記複数の第1電極と前記複数の第2電極の間に前記接合材料を介在させ、前記接合材料を前記ガラス基板と前記フィルム基板とで挟み込み、前記フィルム基板の前記複数の第2電極が形成された部分にレーザ光を照射し、該レーザ光により前記フィルム基板を予加熱して、前記ガラス基板に対して前記フィルム基板を仮圧着した後、前記ガラス基板と前記フィルム基板とをヒートツールで加熱加圧して本圧着し、前記複数の第1電極と前記複数の第2電極の対応する電極同士を、前記接合材料を介在としてそれぞれ電気的に接合する半導体装置の製造方法である。
前記ガラス基板は、薄膜トランジスタ(TFT)が形成されたTFTガラス基板であり、前記フィルム基板は、前記薄膜トランジスタを駆動する駆動用半導体素子が実装されたCOFテープであってもよい。
前記ヒートツールと別体にレーザ照射装置を設け、当該レーザ照射装置から照射したレーザ光を、前記フィルム基板の前記ガラス基板と反対側に配置したミラーにより反射させて、前記フィルム基板に照射するようにしてもよい。
前記ヒートツールにレーザ照射装置を設け、当該レーザ照射装置から前記フィルム基板にレーザ光を照射するようにしてもよい。
前記接合材料として、異方性導電膜を用いてもよい。
本発明によれば、導通不良の発生を抑制することが可能な半導体装置の製造方法を提供できる。
(a),(b)は、本発明の一実施の形態に係る半導体装置の製造方法を説明する図である。 本発明で用いるCOFテープを示す図であり、(a)は平面図、(b)はその2B−2B線断面図である。 図1の半導体装置の製造方法で製造した半導体装置を示す図であり、(a)は斜視図、(b)はその3B−3B線断面図である。 本発明の変形例に係る半導体装置の製造方法を説明する図である。 従来の半導体装置の製造方法を説明する図である。 従来技術において、一部の電極間で導通不良が発生することを説明する図である。
以下、本発明の実施の形態を添付図面にしたがって説明する。
本発明の半導体装置の製造方法は、ガラス基板上に整列して形成された複数の第1電極と、フィルム基板上に複数の第1電極と対応するように整列して形成された複数の第2電極とを、熱硬化性樹脂中に導電性粒子を分散させた接合材料を介在としてそれぞれ電気的に接合する方法、すなわちOLBにより半導体装置を製造する方法である。
本明細書では、ガラス基板として、TFTが形成されたTFTガラス基板を用い、フィルム基板として、TFTを駆動する駆動用半導体素子(LSI)が実装されたCOFテープを用い、半導体装置としてTFT液晶表示装置を製造する場合を説明するが、本発明は、TFT液晶表示装置に限らず、OLBにより製造されるあらゆる半導体装置に適用可能である。つまり、例えば、ガラス基板としてTFTガラス基板以外のものを用いたり、フィルム基板としてTAB(Tape Automated Bonding)テープやTCP(Tape Carrier Package)テープ、SOF(System on Film)テープ、通常のFPC(Flexible Printed Circuit)などを用いた場合でも、当然に本発明の権利範囲に含まれる。
図1(a),(b)は、本実施の形態に係る半導体装置の製造方法を説明する図である。
図1(a),(b)に示すように、本実施の形態で用いる半導体装置の製造装置1は、TFTガラス基板2が載置されるステージ11と、ステージ11の上方にステージ11に対して近接・後退可能(図示上下方向に移動可能)に設けられた加熱加圧手段としてのヒートツール12と、ステージ11とヒートツール12との間に進退可能(図示左右方向に移動可能)に設けられたミラー13と、レーザ光Lを出射するレーザ照射装置としてのレーザ光源14と、ヒートツール12を汚れから保護し、ヒートツール12による加圧の圧力を均一化するためのクッションシート15と、を備えている。
ステージ11は金属からなり、クッションシート15は、シリコーンゴムやテフロン(登録商標)などからなる。
レーザ光源14は、ステージ11の表面(TFTガラス基板2が載置される面)と平行な方向にレーザ光Lを出射するように設けられ、ミラー13は、ステージ11の表面に対して45度傾斜して設けられ、レーザ光源14から入射したレーザ光Lの光軸を90度変換し、レーザ光Lをステージ11側に、かつ、ステージ11の表面と垂直な方向に出射するように設けられる。レーザ光源14が出射するレーザ光Lは、COFテープ4のみに熱エネルギーを与える波長に調整される。
TFTガラス基板2の端部(図示右側の端部)には、複数の第1電極(接続端子)3が整列して形成されている。また、TFTガラス基板2には、図示していないが、液晶材料の駆動素子であるTFT、表示電極、信号線などが形成されている。
TFTガラス基板2に接合されるCOFテープ4の端部(図示左側の端部)には、TFTガラス基板2の複数の第1電極3と対応するように、複数の第2電極(接続端子)5が整列して形成されている。また、COFテープ4には、TFTを駆動する駆動用半導体素子としてのLSI6が実装される。
図2(a),(b)に、COFテープ4の一例を示す。図2(a),(b)に示すように、COFテープ4の複数の第2電極5が形成された側と反対側の端部には、図示しないプリント配線板(PWB)に接続される複数の第3電極7が形成されている。また、COFテープ4には、LSI6と複数の第2電極5、LSI6と複数の第3電極7を接続する配線パターン8が形成されている(図2では配線パターン8を簡略化して示している)。COFテープ4は、例えばポリイミドフィルムからなり、配線パターン8は、例えば銅配線8a上にスズメッキ8bを施したものからなる。LSI6は、バンプ(半田バンプ,Auバンプなど)6aによりCOFテープ4の配線パターン8に実装(インナーリードボンディング)される。
図1に戻り、TFTガラス基板2の複数の第1電極3とCOFテープ4の複数の第2電極5との間には、熱硬化性樹脂中に導電性粒子を分散させた接合材料である異方性導電膜(ACF)9が介在される。接合材料としては、ACF9に限らず、異方性導電ペースト(Anisotropic Conductive Paste;ACP)を用いてもよい。
さて、本実施の形態に係る半導体装置の製造方法では、図1(a)に示すように、まず、ヒートツール12とクッションシート15を上方に移動(後退)させた状態で、ステージ11上にTFTガラス基板2を載置し、TFTガラス基板2の複数の第1電極3と、COFテープ4の複数の第2電極5とを、対応する電極同士がそれぞれ向かい合うように位置合せすると共に、複数の第1電極3と複数の第2電極5の間にACF9を介在させ、ACF9をTFTガラス基板2とCOFテープ4とで挟み込み、この状態で、TFTガラス基板2とCOFテープ4の仮圧着を行う。
本実施の形態では、COFテープ4の複数の第2電極5が形成された部分(以下、接合部分という)にレーザ光Lを照射し、該レーザ光LによりCOFテープ4を予加熱して、TFTガラス基板2に対してCOFテープ4を仮圧着する。
より具体的には、ヒートツール12を接合部分から十分に離間させた状態で、接合部分の上方(ステージ11とヒートツール12との間)にミラー13を進出させ、レーザ光源14を駆動してレーザ光Lを出射させる。すると、レーザ光Lは、ミラー13で反射されて接合部分のCOFテープ4に入射する。レーザ光Lは、COFテープ4のみに熱エネルギーを与える波長に調整されているため、ACF9は加熱されずにCOFテープ4のみが加熱され、COFテープ4に熱膨張が加えられる。これにより、TFTガラス基板2に対して位置合せした状態で、COFテープ4が仮に固定される。
なお、図1(a)ではクッションシート15をヒートツール12と共に上方に移動させ、ミラー13で反射したレーザ光Lを直接接合部分に照射する場合を示しているが、クッションシート15を接合部分に載置した状態とし、ミラー13で反射したレーザ光Lを、クッションシート15を介して接合部分に照射するようにしても問題ない。
その後、図1(b)に示すように、レーザ光源14の駆動を停止すると共に、ミラー13をヒートツール12の下方から退避させた後、ヒートツール12を降下させて、ヒートツール12により接合部分を加熱加圧して本圧着し、複数の第1電極3と複数の第2電極5の対応する電極同士を、ACF9を介在としてそれぞれ電気的に接合する。
以上により得られた半導体装置(TFT液晶表示装置)を図3(a),(b)に示す。図3(a),(b)では、TFTガラス基板2に4つのCOFテープ4を接合し、さらに、各COFテープ4の複数の第3電極7をPWB32に半田付け等によりそれぞれ接続し、TFTガラス基板2とPWB32とを、各COFテープ4を介して接続した半導体装置31を示している。
図3(b)に示すように、本実施の形態に係る半導体装置の製造方法により製造した半導体装置31では、仮圧着時にACF9に熱が加わらないため、仮圧着時にACF9の熱硬化性樹脂9bの硬化が始まることを抑制でき、その結果、本圧着時におけるACF9内での導電性粒子9aの流動が正常に起こり、全ての電極3,5間に導電性粒子9aを介在させ、良好な導通を得ることが可能になる。
以上説明したように、本実施の形態に係る半導体装置の製造方法では、COFテープ4の複数の第2電極5が形成された部分にレーザ光Lを照射し、該レーザ光LによりCOFテープ4を予加熱して、TFTガラス基板2に対してCOFテープ4を仮圧着した後、TFTガラス基板2とCOFテープ4とをヒートツール12で加熱加圧して本圧着し、複数の第1電極3と複数の第2電極5の対応する電極同士を、ACF9を介在としてそれぞれ電気的に接合している。
従来のようなヒートツール12の輻射熱による予加熱を行わず、レーザ光Lによる加熱で予加熱を行うことで、レーザ光Lの波長を調整して、COFテープ4のみに熱エネルギーを与えることが可能となり、仮圧着時にACF9の熱硬化性樹脂9bが硬化してしまうことを防ぐことができる。その結果、本圧着時におけるACF9内での導電性粒子9aの流動性を確保し、両電極3,5間における導通不良の発生を抑制することが可能となる。
なお、本実施の形態では、ヒートツール12と別体にレーザ照射装置(レーザ光源14)を設け、当該レーザ照射装置(レーザ光源14)から照射したレーザ光Lを、COFテープ4のTFTガラス基板2と反対側に配置したミラー13により反射させて、COFテープ4に照射する場合を説明したが、図4に示す半導体装置の製造装置41のように、ヒートツール12にレーザ照射装置(レーザ光源)42を設け、当該レーザ照射装置42からCOFテープ4にレーザ光Lを照射するように構成してもよい。このように構成することで、ミラー13を省略することが可能となり、設備コストを抑制できる。
本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
1 半導体装置の製造装置
2 ガラス基板(TFTガラス基板)
3 第1電極
4 フィルム基板(COFテープ)
5 第2電極
9 接合材料(ACF)
12 ヒートツール
13 ミラー
14 レーザ照射装置(レーザ光源)
L レーザ光

Claims (5)

  1. ガラス基板上に整列して形成された複数の第1電極と、フィルム基板上に前記複数の第1電極と対応するように整列して形成された複数の第2電極とを、熱硬化性樹脂中に導電性粒子を分散させた接合材料を介在としてそれぞれ電気的に接合する半導体装置の製造方法であって、
    前記ガラス基板上の前記複数の第1電極と前記フィルム基板上の前記複数の第2電極とを、対応する電極同士がそれぞれ向かい合うように位置合せすると共に、前記複数の第1電極と前記複数の第2電極の間に前記接合材料を介在させ、前記接合材料を前記ガラス基板と前記フィルム基板とで挟み込み、
    前記フィルム基板の前記複数の第2電極が形成された部分にレーザ光を照射し、該レーザ光により前記フィルム基板を予加熱して、前記ガラス基板に対して前記フィルム基板を仮圧着した後、
    前記ガラス基板と前記フィルム基板とをヒートツールで加熱加圧して本圧着し、前記複数の第1電極と前記複数の第2電極の対応する電極同士を、前記接合材料を介在としてそれぞれ電気的に接合する
    ことを特徴とする半導体装置の製造方法。
  2. 前記ガラス基板は、薄膜トランジスタ(TFT)が形成されたTFTガラス基板であり、
    前記フィルム基板は、前記薄膜トランジスタを駆動する駆動用半導体素子が実装されたCOFテープである
    請求項1記載の半導体装置の製造方法。
  3. 前記ヒートツールと別体にレーザ照射装置を設け、当該レーザ照射装置から照射したレーザ光を、前記フィルム基板の前記ガラス基板と反対側に配置したミラーにより反射させて、前記フィルム基板に照射するようにした請求項1または2記載の半導体装置の製造方法。
  4. 前記ヒートツールにレーザ照射装置を設け、当該レーザ照射装置から前記フィルム基板にレーザ光を照射するようにした請求項1または2記載の半導体装置の製造方法。
  5. 前記接合材料として、異方性導電膜を用いる請求項1〜4いずれかに記載の半導体装置の製造方法。
JP2010221617A 2010-09-30 2010-09-30 半導体装置の製造方法 Pending JP2012079807A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010221617A JP2012079807A (ja) 2010-09-30 2010-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010221617A JP2012079807A (ja) 2010-09-30 2010-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012079807A true JP2012079807A (ja) 2012-04-19

Family

ID=46239730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010221617A Pending JP2012079807A (ja) 2010-09-30 2010-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012079807A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821853B1 (ko) 2012-05-18 2018-01-24 도오꾜오까고오교 가부시끼가이샤 중첩 장치 및 중첩 방법
WO2018080059A1 (ko) * 2016-10-25 2018-05-03 (주)디이엔티 레이져 본딩 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821853B1 (ko) 2012-05-18 2018-01-24 도오꾜오까고오교 가부시끼가이샤 중첩 장치 및 중첩 방법
WO2018080059A1 (ko) * 2016-10-25 2018-05-03 (주)디이엔티 레이져 본딩 장치

Similar Documents

Publication Publication Date Title
JP6726070B2 (ja) 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
KR101969248B1 (ko) 접속체의 제조 방법, 전자 부품의 접속 방법, 접속체
US20080047663A1 (en) Apparatus and method for bonding anisotropic conductive film using laser beam
WO2017163721A1 (ja) 接続構造体の製造方法
KR102397500B1 (ko) 이방성 도전 접착제, 접속체의 제조 방법 및 전자 부품의 접속 방법
KR20150094125A (ko) 반도체 소자 및 이를 제조하는 방법
JP2006237451A (ja) レーザを用いた異方導電性フィルムのボンディング装置およびその方法
JP2006253665A (ja) 接合方法および接合装置
KR101978595B1 (ko) 가요성 디스플레이 모듈 접합 방법
JP4675178B2 (ja) 圧着方法
TW200808525A (en) Bonding apparatus and method using the same
KR100549796B1 (ko) 레이저를 이용한 이방전도성필름 본딩 장치 및 방법
JP2012079807A (ja) 半導体装置の製造方法
JP5836830B2 (ja) 接続体の製造方法、及び接続方法
JP4274126B2 (ja) 圧着装置および圧着方法
JP2009069705A (ja) 液晶表示装置の製造方法
KR100879005B1 (ko) 레이저 본딩장치 및 레이저 본딩방법
TWI581972B (zh) A method of manufacturing a connecting body, and a method of connecting an electronic component
JP2007049040A (ja) 接合方法
TW201634637A (zh) 光硬化系異向性導電接著劑、連接體之製造方法及電子零件之連接方法
KR100792555B1 (ko) 개선된 패턴 전극의 본딩 구조 및 그 본딩 방법
JP2008227409A (ja) 接合装置および接合方法
KR20010064618A (ko) 레이저를 이용한 유리 기판에서의 회로 소자 접합 및 탈착방법
WO2015068433A1 (ja) 圧着装置、及び、表示装置の製造方法
WO2016117613A1 (ja) 接続体の製造方法、電子部品の接続方法、接続体