JP2012074645A - Package, package manufacturing method and piezoelectric vibrator - Google Patents

Package, package manufacturing method and piezoelectric vibrator Download PDF

Info

Publication number
JP2012074645A
JP2012074645A JP2010220194A JP2010220194A JP2012074645A JP 2012074645 A JP2012074645 A JP 2012074645A JP 2010220194 A JP2010220194 A JP 2010220194A JP 2010220194 A JP2010220194 A JP 2010220194A JP 2012074645 A JP2012074645 A JP 2012074645A
Authority
JP
Japan
Prior art keywords
substrate
electrode
hole
metal pin
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010220194A
Other languages
Japanese (ja)
Other versions
JP5703522B2 (en
Inventor
Hisanori Hamao
尚範 濱尾
Takashi Sarada
孝史 皿田
Ryuta Mitsusue
竜太 光末
Hiroshi Takahashi
寛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010220194A priority Critical patent/JP5703522B2/en
Publication of JP2012074645A publication Critical patent/JP2012074645A/en
Application granted granted Critical
Publication of JP5703522B2 publication Critical patent/JP5703522B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a package, a package manufacturing method and a piezoelectric vibrator, capable of suppressing a manufacturing failure at mounting with a secured wide interval between external electrodes.SOLUTION: In a piezoelectric vibrator 1 (package), capable of encapsulating a piezoelectric vibration piece 4 (electronic component) in a cavity 16 formed between a plurality of mutually joint substrates, there are provided a plurality of penetration electrodes 34, 35 which penetrate through a base substrate 2 (first substrate) out of the plurality of substrates in a thickness direction, and conduct the inside of the base substrate 2 to external electrodes 21, 22 disposed outside the base substrate 2. Each penetration electrode 34, 35 is formed such that an inter-electrode pitch exposed to the external electrode 21, 22 side of the base substrate 2 is larger than an inter-electrode pitch exposed inside the base substrate 2.

Description

この発明は、パッケージ、パッケージ製造方法、および圧電振動子に関するものである。   The present invention relates to a package, a package manufacturing method, and a piezoelectric vibrator.

例えば、携帯電話や携帯情報端末には、時刻源や制御信号などのタイミング源、リファレンス信号源などとして水晶などを利用した圧電振動子が用いられている。この種の圧電振動子は、様々なものが知られているが、その一つとして、2層構造タイプの表面実装型のパッケージが知られている。   For example, a cellular phone or a portable information terminal uses a piezoelectric vibrator using crystal or the like as a time source, a timing source such as a control signal, or a reference signal source. Various types of piezoelectric vibrators of this type are known. One of them is a two-layer structure type surface-mount package.

このタイプの圧電振動子は、第1基板と第2基板とが直接接合されることでパッケージ化された2層構造になっており、両基板の間に形成されたキャビティ内に電子部品が収納されている。このような2層構造タイプのパッケージの1つとして、ベース部材(ベース基板)に形成された貫通電極により、キャビティの内側に封入された電子部品(圧電振動片)と、ベース基板の外側に形成された外部電極とを導通させたものが知られている(特許文献1参照)。   This type of piezoelectric vibrator has a two-layer structure that is packaged by directly bonding the first substrate and the second substrate, and the electronic components are housed in a cavity formed between the two substrates. Has been. As one of such two-layer structure type packages, an electronic component (piezoelectric vibrating piece) encapsulated inside the cavity and a outside of the base substrate are formed by through electrodes formed on the base member (base substrate). A device in which the external electrode is electrically connected is known (see Patent Document 1).

特開2003−209198号公報JP 2003-209198 A

ところで、近年の電子機器の小型化に伴い、パッケージ内に搭載される電子部品に対する小型化が要求されている。そして、パッケージ内の電子部品の小型化が進むと、電子部品の電極ピッチに応じて、電子部品に電気的に接続される複数の貫通電極の間隔が狭小になる。さらに、複数の貫通電極と電気的に接続され、パッケージの外側に形成される複数の外部電極の間隔も狭小になる。   By the way, with recent miniaturization of electronic devices, miniaturization of electronic components mounted in packages is required. As the electronic components in the package are further reduced in size, the intervals between the plurality of through electrodes electrically connected to the electronic components become narrower according to the electrode pitch of the electronic components. Furthermore, the interval between the plurality of external electrodes that are electrically connected to the plurality of through electrodes and formed outside the package is also narrowed.

このように、複数の外部電極の間隔が狭小になると、パッケージの実装工程の作業性が悪化する。例えば、ハンダ等を用いて電子機器にパッケージを実装する場合、リフロー時に各外部電極間にハンダが付着して複数の外部電極が短絡し、電子機器の製造不良が発生するおそれがある。   Thus, when the intervals between the plurality of external electrodes are narrowed, the workability of the package mounting process is deteriorated. For example, when a package is mounted on an electronic device using solder or the like, solder may adhere between the external electrodes at the time of reflow, and a plurality of external electrodes may be short-circuited.

そこで本発明は、外部電極の間隔を広く確保し、実装時の製造不良を抑制できるパッケージ、パッケージ製造方法、および圧電振動子の提供を課題とする。   SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a package, a package manufacturing method, and a piezoelectric vibrator that can ensure a wide interval between external electrodes and suppress manufacturing defects during mounting.

上記の課題を解決するため、本発明のパッケージは、互いに接合された複数の基板の間に形成されたキャビティ内に、電子部品を封入可能なパッケージであって、前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記第1基板の内側と前記第1基板の外側に設けられた外部電極とを導通する複数の貫通電極を備え、各貫通電極は、前記第1基板の前記外部電極側に露出している電極間ピッチが、前記第1基板の前記内側に露出している電極間ピッチよりも広くなるように形成されていることを特徴とする。
本発明によれば、第1基板の外側に露出した貫通電極の電極間ピッチが、第1基板の内側に露出した貫通電極の電極間ピッチよりも広くなるように形成しているので、パッケージ内の電子部品の電極間ピッチよりも、第1基板の外側に露出した貫通電極の電極間ピッチを広くすることができる。これにより、第1基板の外側において貫通電極と電気的に接続される外部電極の間隔を広く確保できるので、パッケージ実装時の製造不良を抑制できる。
In order to solve the above problems, a package of the present invention is a package in which an electronic component can be enclosed in a cavity formed between a plurality of substrates bonded to each other. A plurality of through-electrodes that penetrate through one substrate in the thickness direction and that conduct between an inner side of the first substrate and an external electrode provided on the outer side of the first substrate, and each through-electrode is provided on the first substrate The inter-electrode pitch exposed on the external electrode side is formed to be wider than the inter-electrode pitch exposed on the inner side of the first substrate.
According to the present invention, the pitch between the electrodes of the through electrodes exposed outside the first substrate is formed so as to be wider than the pitch between the electrodes of the through electrodes exposed inside the first substrate. The inter-electrode pitch of the through electrodes exposed to the outside of the first substrate can be made wider than the inter-electrode pitch of the electronic component. Thereby, since the space | interval of the external electrode electrically connected with a penetration electrode on the outer side of a 1st board | substrate can be ensured widely, the manufacturing defect at the time of package mounting can be suppressed.

また、前記貫通電極は棒状の金属ピンであって、前記第1基板に、前記金属ピンを前記内側から前記外側に向かって末広がりとなるように埋設したことが望ましい。
本発明によれば、貫通孔に棒状の金属ピンを埋設したことにより、第1基板の内側と外側とを確実に導通させることができる。また、金属ピンを前記内側から前記外側に向かって末広がりとなるように埋設したことにより、電子部品の電極間ピッチよりも、第1基板の外側に露出した貫通電極の電極間ピッチを広くすることができる。これにより、第1基板の外側において貫通電極と電気的に接続される外部電極の間隔を広く確保できるので、パッケージ実装時の製造不良を抑制できる。
The through electrode is a rod-shaped metal pin, and it is preferable that the metal pin is embedded in the first substrate so as to spread from the inner side toward the outer side.
According to the present invention, since the bar-shaped metal pin is embedded in the through hole, the inner side and the outer side of the first substrate can be reliably conducted. In addition, by embedding the metal pins so as to spread from the inside toward the outside, the pitch between the electrodes of the through electrodes exposed to the outside of the first substrate is made wider than the pitch between the electrodes of the electronic component. Can do. Thereby, since the space | interval of the external electrode electrically connected with a penetration electrode on the outer side of a 1st board | substrate can be ensured widely, the manufacturing defect at the time of package mounting can be suppressed.

また、前記第1基板に、前記金属ピンを配置するための貫通孔を形成し、前記貫通孔を、前記第1基板の前記内側から前記外側に向かって漸次孔径が小さくなるように形成し、 前記貫通孔の内周面に前記金属ピンを配置したことが望ましい。
本発明によれば、貫通孔は第1基板の内側から外側にかけて漸次孔径が小さくなるように形成されているので、傾斜した貫通孔の内周面に金属ピンを沿わせることで、金属ピンを傾斜して配置できる。そして、複数の貫通孔の内周面に金属ピンを傾斜して配置することにより、パッケージ内の電子部品の電極間ピッチよりも、第1基板の外側に露出した貫通電極の電極間ピッチを広くすることができる。これにより、第1基板の外側において貫通電極と電気的に接続される外部電極の間隔を広く確保できるので、パッケージ実装時の製造不良を抑制できる。
Further, a through hole for arranging the metal pin is formed in the first substrate, and the through hole is formed so that the diameter of the hole gradually decreases from the inner side to the outer side of the first substrate, It is desirable that the metal pin is disposed on the inner peripheral surface of the through hole.
According to the present invention, since the through hole is formed so that the diameter of the through hole gradually decreases from the inside to the outside of the first substrate, the metal pin is placed along the inner peripheral surface of the inclined through hole. Can be placed at an angle. Then, by arranging the metal pins in an inclined manner on the inner peripheral surfaces of the plurality of through holes, the inter-electrode pitch of the through-electrodes exposed to the outside of the first substrate is wider than the inter-electrode pitch of the electronic components in the package. can do. Thereby, since the space | interval of the external electrode electrically connected with a penetration electrode on the outer side of a 1st board | substrate can be ensured widely, the manufacturing defect at the time of package mounting can be suppressed.

また、前記貫通孔の内周面、および前記金属ピンの少なくとも何れか一方に、前記金属ピンの姿勢を保持するための位置決め部を形成したことが望ましい。
本発明によれば、金属ピンの姿勢を保持するための位置決め部を有しているので、傾斜した貫通孔の内周面に金属ピンを確実に沿わせて保持できる。したがって、パッケージの製造時に金属ピンがずれるのを防止し、第1基板の外側において貫通電極と電気的に接続される外部電極の間隔を広く確保できる。
Further, it is desirable that a positioning portion for maintaining the posture of the metal pin is formed on at least one of the inner peripheral surface of the through hole and the metal pin.
According to the present invention, since the positioning portion for holding the posture of the metal pin is provided, the metal pin can be reliably held along the inner peripheral surface of the inclined through hole. Therefore, it is possible to prevent the metal pins from shifting during the manufacture of the package, and to ensure a wide interval between the external electrodes that are electrically connected to the through electrodes on the outside of the first substrate.

また、前記貫通孔の内周面に、前記第1基板の厚さ方向に沿い、かつ前記金属ピンを受け入れ可能な溝を形成し、この溝を前記位置決め部として機能させたことが望ましい。
本発明によれば、金属ピンを受け入れ可能な溝を位置決め部として機能させたので、プレス等により位置決め部を簡単に形成することができる。また、位置決め部を溝とすることで、金属ピンを確実に受け入れることができ、パッケージの製造時に金属ピンがずれるのを防止できる。
Further, it is preferable that a groove that can receive the metal pin is formed on the inner peripheral surface of the through hole along the thickness direction of the first substrate, and the groove functions as the positioning portion.
According to the present invention, since the groove capable of receiving the metal pin functions as the positioning portion, the positioning portion can be easily formed by pressing or the like. Further, by using the positioning portion as a groove, the metal pin can be reliably received, and the metal pin can be prevented from shifting during the manufacture of the package.

本発明のパッケージ製造方法は、互いに接合された複数の基板の間に形成されたキャビティ内に、電子部品を封入可能なパッケージを製造するパッケージ方法であって、前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記第1基板の内側と前記第1基板の外側に設けられた外部電極とを導通する複数の貫通電極を形成する貫通電極形成工程を備え、 前記貫通電極形成工程は、前記第1基板に、貫通孔を形成する貫通孔形成工程と、前記貫通孔の内周面に、前記内側から前記外側に向かって末広がりとなるように金属ピンを配置する金属ピン配置工程と、前記貫通孔の内周面と前記金属ピンの外周面との間隙に、ペースト材を充填して前記間隙を封止する充填工程と、前記貫通孔内に充填された前記ペースト材を硬化させる硬化工程と、を有することを特徴とする。
本発明によれば、金属ピン配置工程を有しているので、第1基板の内側から外側に向かって末広がりとなるように金属ピンを配置することができる。また、貫通孔の内周面と金属ピンの外周面との間隙にペースト材を充填する充填工程を有しているので、貫通孔の内周面と金属ピンの外周面との間隙にペースト材を行き渡らせることができる。そして、硬化工程でペースト材を硬化させることにより、パッケージ内の気密を維持することができる。
The package manufacturing method of the present invention is a packaging method for manufacturing a package in which an electronic component can be enclosed in a cavity formed between a plurality of substrates bonded to each other. A through electrode forming step of forming a plurality of through electrodes that pass through the substrate in the thickness direction and that conducts between the inside of the first substrate and the external electrode provided on the outside of the first substrate; A step of forming a through hole in the first substrate; and a metal pin arrangement for disposing a metal pin from the inner side toward the outer side on the inner peripheral surface of the through hole. Filling a paste material into a gap between the inner peripheral surface of the through hole and the outer peripheral surface of the metal pin to seal the gap; and the paste material filled in the through hole. Curing process to cure and It is characterized by having.
According to the present invention, since the metal pin arranging step is included, the metal pins can be arranged so as to spread from the inside toward the outside of the first substrate. Further, since the paste material is filled in the gap between the inner peripheral surface of the through hole and the outer peripheral surface of the metal pin, the paste material is inserted into the gap between the inner peripheral surface of the through hole and the outer peripheral surface of the metal pin. Can be spread. And the airtightness in a package can be maintained by hardening a paste material at a hardening process.

本発明のパッケージ製造方法は、互いに接合された複数の基板の間に形成されたキャビティ内に、電子部品を封入可能なパッケージを製造するパッケージ方法であって、前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記第1基板の内側と前記第1基板の外側に設けられた外部電極とを導通する複数の貫通電極を形成する貫通電極形成工程を備え、 前記貫通電極形成工程は、前記第1基板に、貫通孔を形成する貫通孔形成工程と、前記貫通孔の内周面に、前記内側から前記外側に向かって末広がりとなるように金属ピンを配置する金属ピン配置工程と、前記第1基板を加圧しながら加熱し、前記第1基板の一部を溶融して第1基板材料とし、前記貫通孔の内周面を、この内周面と前記金属ピンとの間隙を埋めるように座屈変形させて前記間隙を封止する封止工程と、前記間隙を埋めた前記第1基板材料を硬化させる硬化工程と、を有することを特徴とする。
本発明によれば、金属ピン配置工程を有しているので、第1基板の内側から外側に向かって末広がりとなるように金属ピンを配置することができる。また、第1基板材料により貫通孔の内周面と金属ピンの外周面との間隙を封止する封止工程を有しているので、貫通孔の内周面と金属ピンの外周面との間隙に第1基板材料を行き渡らせることができる。そして、硬化工程で第1基板材料を硬化させることにより、パッケージ内の気密を維持することができる。
The package manufacturing method of the present invention is a packaging method for manufacturing a package in which an electronic component can be enclosed in a cavity formed between a plurality of substrates bonded to each other. A through electrode forming step of forming a plurality of through electrodes that pass through the substrate in the thickness direction and that conducts between the inside of the first substrate and the external electrode provided on the outside of the first substrate; A step of forming a through hole in the first substrate; and a metal pin arrangement for disposing a metal pin from the inner side toward the outer side on the inner peripheral surface of the through hole. And heating the first substrate while applying pressure, melting a part of the first substrate to obtain a first substrate material, and forming the inner peripheral surface of the through hole as a gap between the inner peripheral surface and the metal pin. To buckle and deform to fill A sealing step for sealing the gap; and a curing step for curing the first substrate material filling the gap.
According to the present invention, since the metal pin arranging step is included, the metal pins can be arranged so as to spread from the inside toward the outside of the first substrate. In addition, since the first substrate material has a sealing step of sealing the gap between the inner peripheral surface of the through hole and the outer peripheral surface of the metal pin, the inner peripheral surface of the through hole and the outer peripheral surface of the metal pin The first substrate material can be spread over the gap. And the airtightness in a package can be maintained by hardening a 1st board | substrate material at a hardening process.

本発明のパッケージを用いた圧電振動子は、前記キャビティの内部に、前記電子部品として圧電振動片が封入されていることを特徴とする。
本発明によれば、圧電振動子の外側において貫通電極と電気的に接続される外部電極の間隔を広く確保できるので、実装時の製造不良を抑制でき、信頼性に優れた圧電振動子を提供することができる。
A piezoelectric vibrator using the package of the present invention is characterized in that a piezoelectric vibrating piece is enclosed as the electronic component inside the cavity.
According to the present invention, it is possible to secure a wide interval between the external electrodes that are electrically connected to the through electrodes on the outside of the piezoelectric vibrator, so that it is possible to suppress manufacturing defects during mounting, and to provide a highly reliable piezoelectric vibrator. can do.

本発明によれば、第1基板の外側に露出した貫通電極の電極間ピッチが、第1基板の内側に露出した貫通電極の電極間ピッチよりも広くなるように形成しているので、パッケージ内の電子部品の電極間ピッチよりも、第1基板の外側に露出した貫通電極の電極間ピッチを広くすることができる。これにより、第1基板の外側において貫通電極と電気的に接続される外部電極の間隔を広く確保できるので、パッケージ実装時の製造不良を抑制できる。   According to the present invention, the pitch between the electrodes of the through electrodes exposed outside the first substrate is formed so as to be wider than the pitch between the electrodes of the through electrodes exposed inside the first substrate. The inter-electrode pitch of the through electrodes exposed to the outside of the first substrate can be made wider than the inter-electrode pitch of the electronic component. Thereby, since the space | interval of the external electrode electrically connected with a penetration electrode on the outer side of a 1st board | substrate can be ensured widely, the manufacturing defect at the time of package mounting can be suppressed.

実施形態における圧電振動子の外観斜視図である。1 is an external perspective view of a piezoelectric vibrator in an embodiment. 図1のA−A線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 図1に示す圧電振動子の内部構成図であって、リッド基板を取り外した状態の平面図である。FIG. 2 is an internal configuration diagram of the piezoelectric vibrator shown in FIG. 1, and is a plan view with a lid substrate removed. 図1に示す圧電振動子の分解斜視図である。FIG. 2 is an exploded perspective view of the piezoelectric vibrator shown in FIG. 1. 図1のB−B線に沿う断面図である。It is sectional drawing which follows the BB line of FIG. 本実施形態の圧電振動子の製造方法のフローチャートである。It is a flowchart of the manufacturing method of the piezoelectric vibrator of this embodiment. リッド基板用ウエハに複数のキャビティを形成した状態を示す図である。It is a figure which shows the state which formed the several cavity in the wafer for lid substrates. ベース基板用ウエハの上面に接合膜及び引き回し電極をパターニングした状態を示す図である。It is a figure which shows the state which patterned the bonding film and the routing electrode on the upper surface of the wafer for base substrates. 図8の部分拡大図である。It is the elements on larger scale of FIG. ウエハ体の分解斜視図である。It is a disassembled perspective view of a wafer body. 貫通孔形成工程の説明図であり、凹部(貫通孔)の斜視図である。It is explanatory drawing of a through-hole formation process, and is a perspective view of a recessed part (through-hole). 金属ピン配置工程の説明図である。It is explanatory drawing of a metal pin arrangement | positioning process. 実施形態の変形例における圧電振動子の製造方法のフローチャートである。It is a flowchart of the manufacturing method of the piezoelectric vibrator in the modification of embodiment. 実施形態の変形例における封止工程の説明図であり、図14(a)は封止前の説明図であり、図14(b)は封止後の説明図である。It is explanatory drawing of the sealing process in the modification of embodiment, FIG.14 (a) is explanatory drawing before sealing, FIG.14 (b) is explanatory drawing after sealing. 研磨工程の説明図である。It is explanatory drawing of a grinding | polishing process.

以下、本発明の実施形態に係る圧電振動子および圧電振動片を、図面を参照して説明する。
図1から図4に示すように、本実施形態の圧電振動子1は、ベース基板2(請求項の「第1基板」に相当)およびリッド基板3が接合膜23を介して陽極接合され、キャビティ16に収納された圧電振動片4と、を備えた表面実装型の圧電振動子1である。
なお、以下の説明では、ベース基板2におけるリッド基板3との接合側を上面Uとし、その反対面を下面Lとして説明する。また、圧電振動片4の長手方向を長手方向Xとし、圧電振動片4の基端側(マウント電極側)を−X側とし、圧電振動片4の先端側を+X側として説明する。また、圧電振動片4の幅方向を幅方向Yとし、−X側から見て右側を+Y側とし、+X側から見て左側を−Y側として説明する。
Hereinafter, a piezoelectric vibrator and a piezoelectric vibrating piece according to an embodiment of the present invention will be described with reference to the drawings.
As shown in FIGS. 1 to 4, in the piezoelectric vibrator 1 of the present embodiment, a base substrate 2 (corresponding to “first substrate” in the claims) and a lid substrate 3 are anodically bonded via a bonding film 23. A surface-mounted piezoelectric vibrator 1 including a piezoelectric vibrating piece 4 housed in a cavity 16.
In the following description, the bonding side of the base substrate 2 with the lid substrate 3 is referred to as the upper surface U, and the opposite surface is referred to as the lower surface L. Further, the longitudinal direction of the piezoelectric vibrating piece 4 is defined as the longitudinal direction X, the proximal end side (mounting electrode side) of the piezoelectric vibrating piece 4 is defined as −X side, and the distal end side of the piezoelectric vibrating piece 4 is described as + X side. In the following description, the width direction of the piezoelectric vibrating piece 4 is the width direction Y, the right side when viewed from the −X side is the + Y side, and the left side when viewed from the + X side is the −Y side.

(圧電振動片)
圧電振動片4は、水晶の圧電材料から形成されたATカット型の振動片であり、所定の電圧が印加されたときに振動するものである。
この圧電振動片4は、平面視略矩形で厚さが均一の板状に加工された水晶板17と、水晶板17の両面に対向する位置で配置された一対の励振電極5,6と、励振電極5,6に電気的に接続された引き出し電極19,20と、引き出し電極19,20に電気的に接続されたマウント電極7,8と、を有している。
(Piezoelectric vibrating piece)
The piezoelectric vibrating piece 4 is an AT-cut type vibrating piece formed of a quartz piezoelectric material, and vibrates when a predetermined voltage is applied.
The piezoelectric vibrating reed 4 includes a quartz plate 17 processed into a plate having a substantially rectangular shape in plan view and a uniform thickness, and a pair of excitation electrodes 5 and 6 disposed at positions facing both surfaces of the quartz plate 17; There are lead electrodes 19 and 20 electrically connected to the excitation electrodes 5 and 6, and mount electrodes 7 and 8 electrically connected to the lead electrodes 19 and 20.

励振電極5,6、引き出し電極19,20、マウント電極7,8および側面電極13は、例えば、金(Au)の被膜で形成されている。なお、これらの膜は、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)やチタン(Ti)などの導電性膜の被膜あるいはこれら導電性膜のいくつかを組み合わせた積層膜により形成されていてもよい。   The excitation electrodes 5 and 6, the extraction electrodes 19 and 20, the mount electrodes 7 and 8, and the side electrode 13 are formed of, for example, a gold (Au) film. Note that these films are formed of a conductive film such as chromium (Cr), nickel (Ni), aluminum (Al), or titanium (Ti), or a laminated film combining some of these conductive films. May be.

このように構成された圧電振動片4は、金(Au)等からなるバンプ11,12を利用して、ベース基板2の上面Uに、例えばフリップチップボンディングにより接合されている。具体的には、ベース基板2の上面Uにパターニングされた後述する引き回し電極9,10上にバンプ11,12が形成され、そのバンプ11,12上に、一対のマウント電極7,8がそれぞれ接触した状態でフリップチップボンディングにより接合されている。これにより、圧電振動片4は、ベース基板2の上面Uからバンプ11,12の厚さ分、浮いた状態で支持されるとともに、マウント電極7,8と引き回し電極9,10とがそれぞれ電気的に接続された状態となっている。
なお、圧電振動片4の実装方法はフリップチップボンディングに限られず、例えば導電性接着剤を用いてベース基板2の上面Uに圧電振動片4を接合してもよい。
The piezoelectric vibrating reed 4 configured in this way is bonded to the upper surface U of the base substrate 2 by, for example, flip chip bonding using bumps 11 and 12 made of gold (Au) or the like. Specifically, bumps 11 and 12 are formed on routing electrodes 9 and 10 (described later) patterned on the upper surface U of the base substrate 2, and a pair of mount electrodes 7 and 8 are in contact with the bumps 11 and 12, respectively. In this state, they are joined by flip chip bonding. As a result, the piezoelectric vibrating reed 4 is supported in a floating state by the thickness of the bumps 11 and 12 from the upper surface U of the base substrate 2, and the mount electrodes 7 and 8 and the routing electrodes 9 and 10 are electrically connected to each other. It is in a connected state.
The mounting method of the piezoelectric vibrating reed 4 is not limited to flip chip bonding, and the piezoelectric vibrating reed 4 may be bonded to the upper surface U of the base substrate 2 using, for example, a conductive adhesive.

(圧電振動子)
リッド基板3は、ガラス材料、例えばソーダ石灰ガラスからなる陽極接合可能な基板であり、略板状に形成されている。リッド基板3におけるベース基板2との接合面側には、圧電振動片4を収容するキャビティ16が形成されている。そして、リッド基板3はこのキャビティ16をベース基板2側に対向させた状態でベース基板2に対して陽極接合されている。
(Piezoelectric vibrator)
The lid substrate 3 is a substrate capable of anodic bonding made of a glass material, for example, soda-lime glass, and is formed in a substantially plate shape. A cavity 16 that accommodates the piezoelectric vibrating reed 4 is formed on the side of the lid substrate 3 that is bonded to the base substrate 2. The lid substrate 3 is anodically bonded to the base substrate 2 with the cavity 16 facing the base substrate 2 side.

ベース基板2は、ガラス材料、例えばソーダ石灰ガラスからなる基板であり、リッド基板3と同等の外形で略板状に形成されている。
ベース基板2の上面Uには、アルミニウム(Al)やシリコン(Si)等の導電性材料により、陽極接合用の接合膜23がパターニングされている。接合膜23は、リッド基板3に形成されたキャビティ16の周囲を囲むように、ベース基板2の周縁に沿って形成されている。
The base substrate 2 is a substrate made of a glass material, for example, soda lime glass, and is formed in a substantially plate shape with the same outer shape as the lid substrate 3.
On the upper surface U of the base substrate 2, a bonding film 23 for anodic bonding is patterned by a conductive material such as aluminum (Al) or silicon (Si). The bonding film 23 is formed along the periphery of the base substrate 2 so as to surround the periphery of the cavity 16 formed in the lid substrate 3.

また、ベース基板2の上面Uには、一対の引き回し電極9,10がパターニングされている。一対の引き回し電極9,10は、圧電振動片4のマウント電極7,8に対応した位置に形成される。
そして、これら一対の引き回し電極9,10上にそれぞれバンプ11,12が形成されており、バンプ11,12を利用して圧電振動片4のマウント電極7,8がフリップチップボンディングにより実装される。これにより、圧電振動片4の一方のマウント電極7が、一方の引き回し電極9を介して一方の貫通電極34に導通し、他方のマウント電極8が、他方の引き回し電極10を介して他方の貫通電極35に導通するようになっている。
A pair of lead-out electrodes 9 and 10 are patterned on the upper surface U of the base substrate 2. The pair of lead-out electrodes 9 and 10 are formed at positions corresponding to the mount electrodes 7 and 8 of the piezoelectric vibrating piece 4.
Bumps 11 and 12 are formed on the pair of lead-out electrodes 9 and 10, respectively, and the mount electrodes 7 and 8 of the piezoelectric vibrating piece 4 are mounted by flip chip bonding using the bumps 11 and 12, respectively. Thereby, one mount electrode 7 of the piezoelectric vibrating reed 4 is electrically connected to one through electrode 34 via one routing electrode 9, and the other mount electrode 8 is passed through the other routing electrode 10 to the other penetration electrode. The electrode 35 is electrically connected.

(貫通電極)
図5は、図1のB−B線に沿う断面図である。
図2、図3および図5に示すように、ベース基板2の−X側には、一対の貫通電極34,35が形成されている。なお、貫通電極34および貫通電極35は同一である。したがって、以下の説明では貫通電極34について説明し、貫通電極35については説明を省略する。
(Penetration electrode)
FIG. 5 is a cross-sectional view taken along line BB in FIG.
As shown in FIGS. 2, 3, and 5, a pair of through electrodes 34 and 35 are formed on the −X side of the base substrate 2. The through electrode 34 and the through electrode 35 are the same. Therefore, in the following description, the through electrode 34 is described, and the description of the through electrode 35 is omitted.

貫通電極34は、棒状の金属ピン14により形成される。金属ピン14は、貫通電極34の形成位置に対応して形成された貫通孔24の内部に配置され、その周囲にはペースト材44が充填されている。貫通電極34は、引き回し電極9と後述の外部電極21とを導通させる役割を担っている。   The through electrode 34 is formed by a rod-shaped metal pin 14. The metal pin 14 is disposed inside the through hole 24 formed corresponding to the position where the through electrode 34 is formed, and the periphery thereof is filled with a paste material 44. The through electrode 34 plays a role in conducting the lead electrode 9 and an external electrode 21 described later.

貫通孔24は、貫通電極34が形成される、圧電振動片4のマウント電極7に対応した位置に形成されている。貫通孔24は、略円錐台形状となるように形成されており、貫通孔24の孔径は、上面Uから下面Lに向かって、漸次小さくなるように形成されている。   The through hole 24 is formed at a position corresponding to the mount electrode 7 of the piezoelectric vibrating piece 4 where the through electrode 34 is formed. The through hole 24 is formed to have a substantially truncated cone shape, and the diameter of the through hole 24 is formed so as to gradually decrease from the upper surface U toward the lower surface L.

さらに、貫通孔24の内周面の一部には、金属ピン14を配置するための位置決め部24aが形成されている。位置決め部24aは、ベース基板2の厚さ方向に沿った溝であり、中心軸Oに垂直な方向の断面形状が略半円形状となるように形成される。位置決め部24aの半径は、金属ピンの半径よりも若干大きくなるように設定されている。   Further, a positioning portion 24 a for arranging the metal pin 14 is formed on a part of the inner peripheral surface of the through hole 24. The positioning portion 24a is a groove along the thickness direction of the base substrate 2, and is formed so that a cross-sectional shape in a direction perpendicular to the central axis O is a substantially semicircular shape. The radius of the positioning portion 24a is set to be slightly larger than the radius of the metal pin.

金属ピン14は、例えばステンレスや銀(Ag)、ニッケル(Ni)合金、アルミニウム(Al)等の金属材料により形成された導電性の棒状部材である。特に、鉄(Fe)を58重量パーセント、ニッケル(Ni)を42重量パーセント含有する合金(42アロイ)で形成することが望ましい。
金属ピン14を位置決め部24aに配置することにより、金属ピン14は貫通孔24の内周面に沿うように配置される。したがって金属ピン14は、ベース基板2の上面Uから下面Lに向かって、−Y側から+Y側に傾斜するように配置される。なお、貫通電極34および貫通電極35は対称形状となっているので、金属ピン15は、ベース基板2の上面Uから下面Lに向かって、+Y側から−Y側に傾斜するように配置される。
The metal pin 14 is a conductive rod-like member formed of a metal material such as stainless steel, silver (Ag), nickel (Ni) alloy, aluminum (Al), or the like. In particular, it is desirable to form an alloy (42 alloy) containing 58 weight percent iron (Fe) and 42 weight percent nickel (Ni).
By arranging the metal pin 14 in the positioning portion 24 a, the metal pin 14 is arranged along the inner peripheral surface of the through hole 24. Therefore, the metal pins 14 are arranged so as to be inclined from the −Y side to the + Y side from the upper surface U to the lower surface L of the base substrate 2. Since the through electrode 34 and the through electrode 35 are symmetrical, the metal pin 15 is disposed so as to be inclined from the + Y side to the −Y side from the upper surface U to the lower surface L of the base substrate 2. .

金属ピン14と貫通孔24とは、ペースト材44により固着される。ペースト材44は、例えば、主に粉末状のガラスと溶媒である有機溶剤とで構成されるガラスフリットである。金属ピン14の外表面と貫通孔24の内周面との間隙にペースト材44を充填した後、ペースト材44を焼成することにより、貫通孔24を封止している。ペースト材44は、金属ピン14を固定するとともに、貫通孔24を封止してキャビティ16の気密を維持している。   The metal pin 14 and the through hole 24 are fixed by a paste material 44. The paste material 44 is, for example, a glass frit mainly composed of powdered glass and an organic solvent that is a solvent. After filling the gap between the outer surface of the metal pin 14 and the inner peripheral surface of the through hole 24 with the paste material 44, the paste material 44 is fired to seal the through hole 24. The paste material 44 fixes the metal pin 14 and seals the through hole 24 to maintain the airtightness of the cavity 16.

(外部電極)
ベース基板2の下面Lには、一対の外部電極21,22が形成されている。一対の外部電極21,22は、ベース基板2の−X側に形成され、一対の貫通電極34,35に対してそれぞれ電気的に接続されている。
ここで、前述のとおり、貫通電極34,35を形成する金属ピン14,15は、貫通孔24,25の内周面に沿うように傾斜して配置される。したがって、金属ピン14,15のベース基板2の下面L側におけるピッチは、ベース基板2の上面U側におけるピッチよりも広くなる。これに対応して、ベース基板2の上面Uに形成される引き回し電極9と引き回し電極10との間隔よりも、ベース基板2の下面Lに形成される外部電極21と外部電極22との間隔のほうが広くなるように、外部電極21,22を形成している。
(External electrode)
A pair of external electrodes 21 and 22 are formed on the lower surface L of the base substrate 2. The pair of external electrodes 21 and 22 are formed on the −X side of the base substrate 2 and are electrically connected to the pair of through electrodes 34 and 35, respectively.
Here, as described above, the metal pins 14 and 15 forming the through electrodes 34 and 35 are disposed so as to be inclined along the inner peripheral surfaces of the through holes 24 and 25. Therefore, the pitch of the metal pins 14 and 15 on the lower surface L side of the base substrate 2 is wider than the pitch on the upper surface U side of the base substrate 2. Correspondingly, the interval between the external electrode 21 and the external electrode 22 formed on the lower surface L of the base substrate 2 is larger than the interval between the routing electrode 9 and the routing electrode 10 formed on the upper surface U of the base substrate 2. External electrodes 21 and 22 are formed so as to be wider.

なお、現状市販されているパッケージの外部電極21,22に相当する電極の電極ピッチの一例としては、1.6mm×1.2mmのパッケージでは、電極ピッチが0.3mmである。しかし、上述のように、金属ピン14,15を傾斜して配置することで、0.3mmよりも広くなるように外部電極21,22の電極ピッチを形成することが可能となる。また、1.6mm×1.2mmのパッケージよりも小型のパッケージであっても、外部電極21,22の電極ピッチを0.3mm以上確保することが可能となる。   As an example of the electrode pitch of the electrodes corresponding to the external electrodes 21 and 22 of the currently marketed package, the electrode pitch is 0.3 mm in a 1.6 mm × 1.2 mm package. However, as described above, by arranging the metal pins 14 and 15 to be inclined, the electrode pitch of the external electrodes 21 and 22 can be formed so as to be wider than 0.3 mm. Moreover, even if the package is smaller than the 1.6 mm × 1.2 mm package, the electrode pitch of the external electrodes 21 and 22 can be secured to 0.3 mm or more.

このように構成された圧電振動子1を作動させる場合には、ベース基板2に形成された外部電極21,22に対して、所定の駆動電圧を印加する。これにより、圧電振動片4の第1の励振電極5および第2の励振電極6からなる励振電極に電流を流すことができ、所定の周波数で振動させることができる。そして、振動を利用して、制御信号のタイミング源やリファレンス信号源などとして利用することができる。   When the piezoelectric vibrator 1 configured as described above is operated, a predetermined drive voltage is applied to the external electrodes 21 and 22 formed on the base substrate 2. As a result, a current can be passed through the excitation electrode including the first excitation electrode 5 and the second excitation electrode 6 of the piezoelectric vibrating piece 4 and can be vibrated at a predetermined frequency. The vibration can be used as a control signal timing source, a reference signal source, or the like.

(圧電振動子の製造方法)
次に、上述した圧電振動子1の製造方法を、フローチャートを参照しながら説明する。
図6は、本実施形態の圧電振動子1の製造方法のフローチャートである。
図7は、リッド基板用ウエハに複数のキャビティ16を形成した状態を示す図である。
図8は、ベース基板用ウエハの上面に接合膜及び引き回し電極をパターニングした状態を示す図である。
図9は、図8の部分拡大図である。
図10は、ウエハ体の分解斜視図である。
ここで、図8から図10に示す点線は、後に行う切断工程で切断する切断線Mを図示している。
本実施形態に係る圧電振動子の製造方法は、主に、圧電振動片作製工程S10と、リッド基板用ウエハ作製工程S20と、ベース基板用ウエハ作製工程S30と、組立工程(S50以降)を有している。そのうち、圧電振動片作製工程S10、リッド基板用ウエハ作製工程S20およびベース基板用ウエハ作製工程S30は、並行して実施することが可能である。
(Piezoelectric vibrator manufacturing method)
Next, a method for manufacturing the above-described piezoelectric vibrator 1 will be described with reference to a flowchart.
FIG. 6 is a flowchart of the manufacturing method of the piezoelectric vibrator 1 of the present embodiment.
FIG. 7 is a view showing a state in which a plurality of cavities 16 are formed in the lid substrate wafer.
FIG. 8 is a diagram showing a state where the bonding film and the routing electrode are patterned on the upper surface of the base substrate wafer.
FIG. 9 is a partially enlarged view of FIG.
FIG. 10 is an exploded perspective view of the wafer body.
Here, the dotted lines shown in FIG. 8 to FIG. 10 illustrate the cutting line M to be cut in the cutting process to be performed later.
The piezoelectric vibrator manufacturing method according to the present embodiment mainly includes a piezoelectric vibrating piece manufacturing step S10, a lid substrate wafer manufacturing step S20, a base substrate wafer manufacturing step S30, and an assembly step (S50 and subsequent steps). is doing. Among them, the piezoelectric vibrating piece producing step S10, the lid substrate wafer producing step S20, and the base substrate wafer producing step S30 can be performed in parallel.

(圧電振動片作製工程S10)
圧電振動片作製工程S10では、図2から図5に示す圧電振動片4を作製する。具体的には、まず水晶のランバート原石を所定の角度でスライスして一定の厚みのウエハとする。続いて、このウエハをラッピングして粗加工した後、ポリッシュなどの鏡面研磨加工を行って、一定の厚みのウエハとする。続いて、ウエハに洗浄などの適切な処理を施した後、該ウエハをフォトリソグラフィ技術によって、金属膜の成膜及びパターニングを行って、励振電極5,6、引き出し電極19,20、マウント電極7,8および側面電極13を形成する。これにより、複数の圧電振動片4を作製する。
(Piezoelectric vibrating piece manufacturing step S10)
In the piezoelectric vibrating piece producing step S10, the piezoelectric vibrating piece 4 shown in FIGS. 2 to 5 is produced. Specifically, a quartz Lambert rough is first sliced at a predetermined angle to obtain a wafer having a constant thickness. Subsequently, the wafer is lapped and rough processed, and then mirror polishing such as polishing is performed to obtain a wafer having a constant thickness. Subsequently, after appropriate processing such as cleaning is performed on the wafer, a metal film is formed and patterned by photolithography, and the excitation electrodes 5 and 6, the extraction electrodes 19 and 20, and the mount electrode 7 are formed. , 8 and the side electrode 13 are formed. Thereby, a plurality of piezoelectric vibrating reeds 4 are produced.

(リッド基板用ウエハ作製工程S20)
リッド基板用ウエハ作製工程S20では、図7に示すように、後にリッド基板となるリッド基板用ウエハ50を作製する。まず、ソーダ石灰ガラスからなる円板状のリッド基板用ウエハ50を、所定の厚さまで研磨加工して洗浄した後に、エッチングなどにより最表面の加工変質層を除去する(S21)。次いで、キャビティ形成工程S22では、リッド基板用ウエハ50におけるベース基板用ウエハ40との接合面に、キャビティ16を複数形成する。キャビティ16の形成は、加熱プレス成型やエッチング加工などによって行う。
(Lid substrate wafer manufacturing step S20)
In the lid substrate wafer manufacturing step S20, as shown in FIG. 7, a lid substrate wafer 50 to be a lid substrate later is manufactured. First, the disc-shaped lid substrate wafer 50 made of soda-lime glass is polished and washed to a predetermined thickness, and then the outermost work-affected layer is removed by etching or the like (S21). Next, in the cavity forming step S <b> 22, a plurality of cavities 16 are formed on the bonding surface of the lid substrate wafer 50 with the base substrate wafer 40. The cavity 16 is formed by hot press molding or etching.

(ベース基板用ウエハ作製工程S30)
ベース基板用ウエハ作製工程S30では、図8に示すように、後にベース基板となるベース基板用ウエハ40を作製する。まず、ソーダ石灰ガラスからなる円板状のベース基板用ウエハ40を、所定の厚さまで研磨加工して洗浄した後に、エッチングなどにより最表面の加工変質層を除去する(S31)。
(Base substrate wafer manufacturing step S30)
In the base substrate wafer manufacturing step S30, as shown in FIG. 8, a base substrate wafer 40 to be a base substrate later is manufactured. First, the disc-shaped base substrate wafer 40 made of soda-lime glass is polished and washed to a predetermined thickness, and then the work-affected layer on the outermost surface is removed by etching or the like (S31).

(貫通電極形成工程S30A)
次いで、ベース基板用ウエハ40に、一対の貫通電極34,35を形成する貫通電極形成工程S30Aを行う。以下に、この貫通電極形成工程S30Aについて、詳細に説明する。なお、貫通電極34および貫通電極35は同一形状となっている。したがって、以下には貫通電極34の形成工程を例にして説明するが、貫通電極35の形成工程についても同様である。
(Penetration electrode forming step S30A)
Next, a through electrode forming step S30A for forming a pair of through electrodes 34 and 35 on the base substrate wafer 40 is performed. Below, this penetration electrode formation process S30A is demonstrated in detail. The through electrode 34 and the through electrode 35 have the same shape. Therefore, although the following description will be given by taking the formation process of the through electrode 34 as an example, the same applies to the formation process of the through electrode 35.

貫通電極形成工程S30Aは、ベース基板用ウエハ40にのちの貫通孔24(図5参照)となる凹部を形成する貫通孔形成工程S32と、凹部の内周面に金属ピン14(図5参照)を配置する金属ピン配置工程S33とを有している。また、凹部と金属ピン14との間隙にペースト材44を充填する充填工程S34と、ペースト材44を硬化させる硬化工程S35とを有している。さらに、ベース基板用ウエハを研磨して凹部の底部を除去するとともに、金属ピン14を露出させる研磨工程S36を有している。   The through-electrode forming step S30A includes a through-hole forming step S32 for forming a recess to be a through-hole 24 (see FIG. 5) after the base substrate wafer 40, and a metal pin 14 (see FIG. 5) on the inner peripheral surface of the recess. And a metal pin arranging step S33. Moreover, it has the filling process S34 which fills the clearance gap between the recessed part and the metal pin 14, and the hardening process S35 which hardens the paste material 44. Furthermore, the base substrate wafer is polished to remove the bottom of the concave portion, and the polishing step S36 for exposing the metal pins 14 is provided.

(貫通孔形成工程S32)
図11は、凹部24bの斜視図である。
貫通電極形成工程S30Aにおいて、ベース基板用ウエハ40に、後の貫通孔24となる凹部24bを形成する貫通孔形成工程S32を行う。本実施形態では、図11に示すように、ベース基板用ウエハ40の上面Uから下面Lにかけて漸次孔径が小さくなるようにプレス加工で凹部24bを成型する。このとき、金属ピン14を配置するための位置決め部24aを、凹部24bの内周面の一部に同時に成型する。
具体的な貫通孔形成工程S32としては、プレス型を加熱しながらベース基板用ウエハ40の上面Uに押圧する。これにより、ベース基板用ウエハ40に、すり鉢状の凹部24bおよび凹部24bの内周面に沿った略半円形状の位置決め部24aが形成される。なお、サンドブラストやエッチング等により凹部24bを形成してもよい。また、凹部24bの底部24cを設けずに、貫通孔24として形成してもよい。
(Through hole forming step S32)
FIG. 11 is a perspective view of the recess 24b.
In the through electrode forming step S30A, a through hole forming step S32 for forming a recess 24b to be the subsequent through hole 24 in the base substrate wafer 40 is performed. In the present embodiment, as shown in FIG. 11, the concave portion 24 b is formed by pressing so that the diameter of the hole gradually decreases from the upper surface U to the lower surface L of the base substrate wafer 40. At this time, the positioning portion 24a for arranging the metal pin 14 is simultaneously molded on a part of the inner peripheral surface of the recess 24b.
As a specific through hole forming step S32, the upper surface U of the base substrate wafer 40 is pressed while heating the press die. As a result, a mortar-shaped recess 24b and a substantially semicircular positioning portion 24a along the inner peripheral surface of the recess 24b are formed on the base substrate wafer 40. The concave portion 24b may be formed by sandblasting, etching, or the like. Moreover, you may form as the through-hole 24, without providing the bottom part 24c of the recessed part 24b.

(金属ピン配置工程S33)
図12は、金属ピン配置工程S33の説明図である。
金属ピン配置工程S33では、図12に示すように、位置決め部24aに金属ピン14を配置する。具体的には、金属ピン14の中心軸と位置決め部24aの中心軸とが略一致するように、金属ピン14をベース基板用ウエハ40の上面Uから位置決め部24aに挿入して配置する。このとき、金属ピン14は、ベース基板2の上面Uから下面Lに向かって、−Y側から+Y側に傾斜するように配置される。なお、金属ピン15は金属ピン14と対称に配置されるため、ベース基板2の上面Uから下面Lに向かって、+Y側から−Y側に傾斜するように配置される。
(Metal pin placement step S33)
FIG. 12 is an explanatory diagram of the metal pin placement step S33.
In the metal pin arranging step S33, as shown in FIG. 12, the metal pin 14 is arranged in the positioning portion 24a. Specifically, the metal pins 14 are inserted and arranged from the upper surface U of the base substrate wafer 40 into the positioning portion 24a so that the central axis of the metal pins 14 and the central axis of the positioning portion 24a substantially coincide with each other. At this time, the metal pins 14 are arranged so as to be inclined from the −Y side to the + Y side from the upper surface U to the lower surface L of the base substrate 2. Since the metal pins 15 are arranged symmetrically with the metal pins 14, they are arranged so as to be inclined from the + Y side to the −Y side from the upper surface U to the lower surface L of the base substrate 2.

(充填工程S34)
続いて、凹部24bと金属ピン14との間にペースト材44(図2参照)を充填する充填工程S34を行う。ペースト材44は、前述のとおり、例えばガラスフリットからなる部材である。充填工程S34では、減圧雰囲気下に維持された真空スクリーン印刷機のチャンバー(ともに不図示)内に、ベース基板用ウエハ40を搬送しセットする。その後、ベース基板用ウエハ40の上面Uにペースト材44を塗布する。そして、減圧雰囲気下において、ベース基板用ウエハ40の上面Uでスキージ(不図示)を走査させ、ペースト材44を凹部24b内に充填する。
(Filling step S34)
Subsequently, a filling step S34 for filling the paste material 44 (see FIG. 2) between the recess 24b and the metal pin 14 is performed. As described above, the paste material 44 is a member made of, for example, glass frit. In the filling step S34, the base substrate wafer 40 is transported and set in a chamber (both not shown) of a vacuum screen printer maintained in a reduced pressure atmosphere. Thereafter, the paste material 44 is applied to the upper surface U of the base substrate wafer 40. Then, in a reduced pressure atmosphere, a squeegee (not shown) is scanned on the upper surface U of the base substrate wafer 40 to fill the recess 24b with the paste material 44.

(硬化工程S35)
続いて、凹部24bに充填したペースト材44を焼成して硬化させる硬化工程S35を行う。例えば、ベース基板用ウエハ40を焼成炉に搬送した後、600℃程度の雰囲気下に30分程度保持する。これにより、ペースト材44が固化し、凹部24b、ペースト材44および金属ピン14が互いに固着する。
(Curing step S35)
Subsequently, a curing step S35 is performed in which the paste material 44 filled in the recess 24b is baked and cured. For example, after the base substrate wafer 40 is transferred to a baking furnace, it is held in an atmosphere at about 600 ° C. for about 30 minutes. Thereby, the paste material 44 is solidified, and the recess 24b, the paste material 44, and the metal pin 14 are fixed to each other.

(研磨工程S36)
続いて、ベース基板用ウエハ40の少なくとも下面Lを研磨して、凹部24bの底部24cを除去する研磨工程S36を行う。下面Lを研磨して凹部24bの底部24c(図11および図12参照)を除去することで、金属ピン14の先端が下面Lに露出する。また、必要に応じて上面Uの研磨も行う。これにより、確実に金属ピン14の先端を上面Uに露出させることができる。
(Polishing step S36)
Subsequently, a polishing step S36 is performed in which at least the lower surface L of the base substrate wafer 40 is polished to remove the bottom 24c of the recess 24b. By polishing the lower surface L and removing the bottom 24c (see FIGS. 11 and 12) of the recess 24b, the tip of the metal pin 14 is exposed to the lower surface L. Further, the upper surface U is polished as necessary. Thereby, the front-end | tip of the metal pin 14 can be exposed to the upper surface U reliably.

ここで、金属ピン14は、ベース基板2の上面Uから下面Lに向かって、−Y側から+Y側に傾斜するように配置され、金属ピン15は、ベース基板2の上面Uから下面Lに向かって、+Y側から−Y側に傾斜するように配置されている。したがって、ベース基板用ウエハ40の下面Lに露出した金属ピン14と金属ピン15のピッチは、ベース基板用ウエハ40の上面Uに露出した金属ピン14と金属ピン15のピッチよりも広くなる。
研磨工程S36を行った時点で、貫通電極形成工程S30Aが終了する。
Here, the metal pins 14 are arranged so as to be inclined from the −Y side to the + Y side from the upper surface U to the lower surface L of the base substrate 2, and the metal pins 15 are arranged from the upper surface U to the lower surface L of the base substrate 2. It is arranged so as to incline from the + Y side to the -Y side. Therefore, the pitch between the metal pins 14 and the metal pins 15 exposed on the lower surface L of the base substrate wafer 40 is wider than the pitch between the metal pins 14 and the metal pins 15 exposed on the upper surface U of the base substrate wafer 40.
When the polishing step S36 is performed, the through electrode forming step S30A is completed.

(接合膜形成工程S37、引き回し電極形成工程S38)
次に、ベース基板用ウエハ40の上面Uに導電性材料をパターニングして、接合膜23(図9参照)を形成する接合膜形成工程S37を行う。また、貫通電極34,35にそれぞれ電気的に接続された引き回し電極9,10(図9参照)を複数形成する引き回し電極形成工程S38を行う。そして、引き回し電極9,10上に、それぞれ金等からなるバンプ11,12(図4参照)を形成する。なお、図8から図10では、図面の見易さのためバンプの図示を省略している。
(Junction film forming step S37, routing electrode forming step S38)
Next, a bonding film forming step S37 is performed to pattern the conductive material on the upper surface U of the base substrate wafer 40 to form the bonding film 23 (see FIG. 9). In addition, a lead electrode forming step S38 is performed to form a plurality of lead electrodes 9, 10 (see FIG. 9) electrically connected to the through electrodes 34, 35, respectively. Then, bumps 11 and 12 (see FIG. 4) made of gold or the like are formed on the routing electrodes 9 and 10, respectively. In FIG. 8 to FIG. 10, the illustration of the bumps is omitted for easy viewing of the drawings.

(外部電極形成工程S40)
次に、ベース基板用ウエハ40の下面Lに導電性材料をパターニングして、一対の貫通電極34,35にそれぞれ電気的に接続された一対の外部電極21,22(図5参照)を形成する外部電極形成工程S40を行う。
前述のとおり、ベース基板用ウエハ40の下面Lに露出した金属ピン14と金属ピン15のピッチは、ベース基板用ウエハ40の上面Uに露出した金属ピン14と金属ピン15のピッチよりも広くなっている。したがって、ベース基板2の下面Lに形成される外部電極21,22の間隔は、ベース基板2の上面Uに形成される引き回し電極9,10の間隔よりも広くなるように形成される。この工程により、圧電振動片4は、貫通電極34,35を介して外部電極21,22と導通する。
外部電極21,22を形成した時点でベース基板用ウエハ作製工程S30が終了する。
(External electrode forming step S40)
Next, a conductive material is patterned on the lower surface L of the base substrate wafer 40 to form a pair of external electrodes 21 and 22 (see FIG. 5) electrically connected to the pair of through electrodes 34 and 35, respectively. An external electrode forming step S40 is performed.
As described above, the pitch between the metal pins 14 and the metal pins 15 exposed on the lower surface L of the base substrate wafer 40 is wider than the pitch between the metal pins 14 and the metal pins 15 exposed on the upper surface U of the base substrate wafer 40. ing. Therefore, the interval between the external electrodes 21 and 22 formed on the lower surface L of the base substrate 2 is formed to be wider than the interval between the routing electrodes 9 and 10 formed on the upper surface U of the base substrate 2. Through this step, the piezoelectric vibrating reed 4 is electrically connected to the external electrodes 21 and 22 through the through electrodes 34 and 35.
When the external electrodes 21 and 22 are formed, the base substrate wafer manufacturing step S30 ends.

(マウント工程S50以降の圧電振動子組立工程)
次に、ベース基板用ウエハ40の引き回し電極9,10上に、バンプ11,12を介して圧電振動片4を接合するマウント工程S50を行う。具体的には、圧電振動片4をフリップチップボンダの接合ヘッド(不図示)でピックし、バンプ11,12を所定温度に加熱しながら接合ヘッドを振動させ、圧電振動片4をバンプ11,12に押し付ける。これにより、圧電振動片4の水晶板17がベース基板用ウエハ40の上面Uから浮いた状態で、マウント電極7,8がバンプ11,12にフリップチップボンディングされる。
(Piezoelectric vibrator assembly process after mounting process S50)
Next, a mounting step S50 is performed in which the piezoelectric vibrating reed 4 is bonded onto the routing electrodes 9 and 10 of the base substrate wafer 40 via the bumps 11 and 12. Specifically, the piezoelectric vibrating reed 4 is picked by a bonding head (not shown) of a flip chip bonder, the bonding head is vibrated while heating the bumps 11 and 12 to a predetermined temperature, and the piezoelectric vibrating reed 4 is bumped by the bumps 11 and 12. Press on. As a result, the mount electrodes 7 and 8 are flip-chip bonded to the bumps 11 and 12 with the crystal plate 17 of the piezoelectric vibrating reed 4 floating from the upper surface U of the base substrate wafer 40.

圧電振動片4の実装が終了した後、ベース基板用ウエハ40に対してリッド基板用ウエハ50を重ね合わせる重ね合わせ工程S60を行う。具体的には、図示しない基準マークなどを指標としながら、両ウエハ40、50を正しい位置にアライメントする。これにより、ベース基板用ウエハ40に実装された圧電振動片4が、リッド基板用ウエハ50のキャビティ16とベース基板用ウエハ40とに収容された状態となる。   After the mounting of the piezoelectric vibrating reed 4 is completed, an overlaying step S60 for overlaying the lid substrate wafer 50 on the base substrate wafer 40 is performed. Specifically, both wafers 40 and 50 are aligned at the correct position while using a reference mark (not shown) as an index. As a result, the piezoelectric vibrating reed 4 mounted on the base substrate wafer 40 is accommodated in the cavity 16 of the lid substrate wafer 50 and the base substrate wafer 40.

重ね合わせ工程S60の後、重ね合わせた両ウエハ40,50を図示しない陽極接合装置に入れ、所定の温度雰囲気で所定の電圧を印加して陽極接合する接合工程S70を行う。具体的には、接合膜23とリッド基板用ウエハ50との間に所定の電圧を印加する。すると、接合膜23とリッド基板用ウエハ50との界面に電気化学的な反応が生じ、両者がそれぞれ強固に密着して陽極接合される。   After the superposition step S60, the superposed wafers 40 and 50 are put into an anodic bonding apparatus (not shown), and a bonding step S70 is performed in which a predetermined voltage is applied in a predetermined temperature atmosphere to perform anodic bonding. Specifically, a predetermined voltage is applied between the bonding film 23 and the lid substrate wafer 50. As a result, an electrochemical reaction occurs at the interface between the bonding film 23 and the lid substrate wafer 50, and the two are firmly bonded and anodically bonded.

次に、接合されたウエハ体60を切断線M(図10参照)に沿って切断して小片化する切断工程S80を行う。その結果、互いに陽極接合されたベース基板2とリッド基板3との間に形成されたキャビティ16内に圧電振動片4が封止された、図1に示す2層構造式表面実装型の圧電振動子1を一度に複数製造することができる。   Next, a cutting process S80 is performed in which the bonded wafer body 60 is cut along the cutting line M (see FIG. 10) to make pieces. As a result, the piezoelectric vibrating reed 4 is sealed in the cavity 16 formed between the base substrate 2 and the lid substrate 3 that are anodically bonded to each other, and the two-layer structure surface mount type piezoelectric vibration shown in FIG. A plurality of children 1 can be manufactured at a time.

その後、内部の電気特性検査S90を行う。即ち、圧電振動片4の共振周波数、共振抵抗値、ドライブレベル特性(共振周波数及び共振抵抗値の励振電力依存性)などを測定してチェックする。また、絶縁抵抗特性などを併せてチェックする。そして、圧電振動子1の外観検査を行って、寸法や品質などをチェックする。全てのチェックが完了した時点で、圧電振動子1の製造が終了する。   Thereafter, an internal electrical characteristic inspection S90 is performed. That is, the resonance frequency, resonance resistance value, drive level characteristic (excitation power dependence of resonance frequency and resonance resistance value), etc. of the piezoelectric vibrating reed 4 are measured and checked. Also check the insulation resistance characteristics. Then, an external appearance inspection of the piezoelectric vibrator 1 is performed to check dimensions and quality. When all the checks are completed, the manufacture of the piezoelectric vibrator 1 is finished.

(効果)
本実施形態によれば、ベース基板2の外側に露出した貫通電極34,35の電極間ピッチが、ベース基板2の内側に露出した貫通電極34,35の電極間ピッチよりも広くなるように形成しているので、圧電振動子1内の圧電振動片4のマウント電極7,8の電極間ピッチよりも、ベース基板2の外側に露出した貫通電極34,35の電極間ピッチを広くすることができる。これにより、ベース基板2の外側において、貫通電極34,35と電気的に接続される外部電極21,22の間隔を広く確保できるので、圧電振動子1を実装する時の製造不良を抑制できる。
(effect)
According to the present embodiment, the pitch between the through electrodes 34 and 35 exposed outside the base substrate 2 is formed to be wider than the pitch between the through electrodes 34 and 35 exposed inside the base substrate 2. Therefore, the interelectrode pitch of the through electrodes 34 and 35 exposed to the outside of the base substrate 2 can be made wider than the interelectrode pitch of the mount electrodes 7 and 8 of the piezoelectric vibrating reed 4 in the piezoelectric vibrator 1. it can. Thereby, since the space | interval of the external electrodes 21 and 22 electrically connected with the penetration electrodes 34 and 35 can be ensured on the outer side of the base substrate 2, the manufacturing defect at the time of mounting the piezoelectric vibrator 1 can be suppressed.

また、本実施形態によれば、貫通孔24,25に棒状の金属ピン14,15を埋設したことにより、ベース基板2の内側と外側とを確実に導通させることができる。また、金属ピン14,15を前記内側から前記外側に向かって末広がりとなるように埋設したことにより、圧電振動片4のマウント電極7,8の電極間ピッチよりも、ベース基板2の外側に露出した貫通電極34,35の電極間ピッチを広くすることができる。これにより、ベース基板2の外側において、貫通電極34,35と電気的に接続される外部電極21,22の間隔を広く確保できるので、圧電振動子1を実装する時の製造不良を抑制できる。   Further, according to the present embodiment, since the rod-like metal pins 14 and 15 are embedded in the through holes 24 and 25, the inner side and the outer side of the base substrate 2 can be reliably conducted. Further, since the metal pins 14 and 15 are embedded so as to spread outward from the inside toward the outside, they are exposed to the outside of the base substrate 2 rather than the pitch between the electrodes of the mount electrodes 7 and 8 of the piezoelectric vibrating piece 4. The pitch between the through electrodes 34 and 35 can be increased. Thereby, since the space | interval of the external electrodes 21 and 22 electrically connected with the penetration electrodes 34 and 35 can be ensured on the outer side of the base substrate 2, the manufacturing defect at the time of mounting the piezoelectric vibrator 1 can be suppressed.

また、本実施形態によれば、貫通孔24,25はベース基板2の内側から外側にかけて漸次孔径が小さくなるように形成されているので、傾斜した貫通孔24,25の内周面に金属ピン14,15を沿わせることで、金属ピン14,15を傾斜して配置できる。そして、複数の貫通孔24,25の内周面に金属ピン14,15を傾斜して配置することにより、圧電振動片4のマウント電極7,8の電極間ピッチよりも、ベース基板2の外側に露出した貫通電極34,35の電極間ピッチを広くすることができる。これにより、ベース基板2の外側において、貫通電極34,35と電気的に接続される外部電極21,22の間隔を広く確保できるので、圧電振動子1を実装する時の製造不良を抑制できる。   Further, according to the present embodiment, since the through holes 24 and 25 are formed so that the diameter of the through holes 24 and 25 gradually decreases from the inside to the outside of the base substrate 2, the metal pins are formed on the inner peripheral surfaces of the inclined through holes 24 and 25. By aligning 14 and 15, the metal pins 14 and 15 can be inclined and arranged. Then, by arranging the metal pins 14 and 15 to be inclined on the inner peripheral surfaces of the plurality of through holes 24 and 25, the outside of the base substrate 2 is larger than the pitch between the electrodes of the mount electrodes 7 and 8 of the piezoelectric vibrating reed 4. It is possible to widen the pitch between the through electrodes 34 and 35 exposed to the electrode. Thereby, since the space | interval of the external electrodes 21 and 22 electrically connected with the penetration electrodes 34 and 35 can be ensured on the outer side of the base substrate 2, the manufacturing defect at the time of mounting the piezoelectric vibrator 1 can be suppressed.

また、本実施形態によれば、金属ピン14,15の姿勢を保持するための位置決め部24a,25aを有しているので、傾斜した貫通孔24,25の内周面に金属ピン14,15を確実に沿わせて保持できる。したがって、圧電振動子1の製造時に金属ピン14,15がずれるのを防止し、ベース基板2の外側において、貫通電極34,35と電気的に接続される外部電極21,22の間隔を広く確保できる。   Moreover, according to this embodiment, since it has the positioning parts 24a and 25a for hold | maintaining the attitude | position of the metal pins 14 and 15, the metal pins 14 and 15 are provided in the inner peripheral surface of the through-holes 24 and 25 inclined. Can be held along with certainty. Accordingly, it is possible to prevent the metal pins 14 and 15 from being displaced during the manufacture of the piezoelectric vibrator 1 and to ensure a wide interval between the external electrodes 21 and 22 electrically connected to the through electrodes 34 and 35 outside the base substrate 2. it can.

さらに本実施形態によれば、金属ピン14,15を受け入れ可能な溝を位置決め部24a,25aとして機能させたので、プレス等により位置決め部24a,25aを簡単に形成することができる。また、位置決め部24a,25aを溝とすることで、金属ピン14,15を確実に受け入れることができ、圧電振動子1の製造時に金属ピン14,15がずれるのを防止できる。   Furthermore, according to the present embodiment, since the grooves that can receive the metal pins 14 and 15 function as the positioning portions 24a and 25a, the positioning portions 24a and 25a can be easily formed by a press or the like. Further, by using the positioning portions 24a and 25a as grooves, the metal pins 14 and 15 can be reliably received, and the metal pins 14 and 15 can be prevented from being displaced during the manufacture of the piezoelectric vibrator 1.

また、本実施形態によれば、金属ピン配置工程S33を有しているので、貫通孔24,25の内周面に沿って金属ピン14,15を傾斜させて配置することができる。また、貫通孔24,25の内周面と金属ピン14,15の外周面との間隙にペースト材を充填する充填工程S34を有しているので、貫通孔24,25の内周面と金属ピン14,15の外周面との間隙にペースト材を行き渡らせることができる。そして、硬化工程S35でペースト材を硬化させることにより、圧電振動子1内の気密を維持することができる。   Moreover, according to this embodiment, since it has metal pin arrangement | positioning process S33, the metal pins 14 and 15 can be inclined and arrange | positioned along the internal peripheral surface of the through-holes 24 and 25. FIG. Moreover, since it has filling process S34 which fills the clearance gap between the internal peripheral surface of the through-holes 24 and 25 and the external peripheral surface of the metal pins 14 and 15, the internal peripheral surface of the through-holes 24 and 25 and metal The paste material can be spread over the gaps between the outer peripheral surfaces of the pins 14 and 15. And the airtightness in the piezoelectric vibrator 1 can be maintained by hardening a paste material by hardening process S35.

(実施形態の変形例、封止工程を有する圧電振動子の製造方法)
次に、実施形態の変形例について説明する。
図13は、実施形態の変形例における圧電振動子1の製造方法のフローチャートである。
図14は、実施形態の変形例における封止工程S34Aの説明図であり、図14(a)は封止前の説明図であり、図14(b)は封止後の説明図である。
上述の実施形態では、貫通電極形成工程S30Aにおいて、充填工程S34によりガラスフリット等のペースト材44,45(図5参照)を凹部24b,25bに充填した後、硬化工程S35でペースト材44,45を焼成して硬化させていた。
しかし、変形例では、貫通電極形成工程S30Aにおいて、封止工程S34Aによりベース基板用ウエハ40を座屈変形させて凹部24b,25bを封止し、硬化工程S35Aでは、座屈変形したベース基板用ウエハ40およびベース基板用ウエハ材料を冷却して硬化させている点で異なっている。なお、封止工程S34A、硬化工程S35Aおよび研磨工程S36以外の構成は上述した実施形態と同一であるため説明を省略する。
(Modification of Embodiment, Method for Manufacturing Piezoelectric Vibrator Having Sealing Process)
Next, a modification of the embodiment will be described.
FIG. 13 is a flowchart of a method for manufacturing the piezoelectric vibrator 1 according to a modification of the embodiment.
FIG. 14 is an explanatory diagram of a sealing step S34A in a modification of the embodiment, FIG. 14 (a) is an explanatory diagram before sealing, and FIG. 14 (b) is an explanatory diagram after sealing.
In the above-described embodiment, in the through electrode forming step S30A, the paste materials 44 and 45 (see FIG. 5) such as glass frit are filled in the recesses 24b and 25b in the filling step S34, and then the paste materials 44 and 45 in the curing step S35. Was cured by baking.
However, in the modified example, in the through electrode forming step S30A, the base substrate wafer 40 is buckled and deformed in the sealing step S34A to seal the recesses 24b and 25b, and in the curing step S35A, the buckled and deformed base substrate is formed. The difference is that the wafer 40 and the base substrate wafer material are cooled and cured. Since the configuration other than the sealing step S34A, the curing step S35A, and the polishing step S36 is the same as that of the above-described embodiment, the description thereof is omitted.

(封止工程S34A)
封止工程S34Aは、図14に示すように、ベース基板用ウエハ40を嵌入可能な受け部80aを有する受型80と、受け部80aに嵌入されたベース基板用ウエハ40を押圧する加圧型82を用いて行う。
具体的には、まず、受型80の受け部80aにベース基板用ウエハ40をセットした後、受型80をベース基板用ウエハ40とともに加熱炉(不図示)に配置する。
続いて、所定温度になるように加熱炉を加熱する。そして、図14(a)に示すように、ベース基板用ウエハ40の表層部の一部を溶融しつつ、プレス機(不図示)等を利用して加圧型82によってベース基板用ウエハ40を押圧する。この結果、図14(b)に示すように、ベース基板用ウエハ材料40aを座屈変形させ、凹部24b,25bと金属ピン14,15との間隙を埋めることができる。
(Sealing process S34A)
As shown in FIG. 14, the sealing step S34A includes a receiving die 80 having a receiving portion 80a into which the base substrate wafer 40 can be inserted, and a pressure die 82 that presses the base substrate wafer 40 inserted into the receiving portion 80a. To do.
Specifically, first, the base substrate wafer 40 is set in the receiving portion 80 a of the receiving mold 80, and then the receiving mold 80 is placed together with the base substrate wafer 40 in a heating furnace (not shown).
Subsequently, the heating furnace is heated to a predetermined temperature. 14A, the base substrate wafer 40 is pressed by the pressing die 82 using a press machine (not shown) or the like while melting a part of the surface layer portion of the base substrate wafer 40. To do. As a result, as shown in FIG. 14B, the base substrate wafer material 40a can be buckled and the gaps between the recesses 24b and 25b and the metal pins 14 and 15 can be filled.

(硬化工程S35A)
そして、硬化工程S35Aでは、ベース基板用ウエハ40を加熱炉から取り出し、溶融したベース基板用ウエハ材料40aを自然冷却する。硬化工程S35Aにより、溶融して座屈変形したベース基板用ウエハ材料40aは冷却して硬化する。したがって、ベース基板用ウエハ40と金属ピン14,15とを一体的に固定させ、凹部24b,25bを封止することができる。
(Curing step S35A)
In the curing step S35A, the base substrate wafer 40 is taken out of the heating furnace, and the molten base substrate wafer material 40a is naturally cooled. In the curing step S35A, the base substrate wafer material 40a that has been melted and buckled and deformed is cooled and cured. Therefore, the base substrate wafer 40 and the metal pins 14 and 15 can be fixed integrally, and the recesses 24b and 25b can be sealed.

(研磨工程S36)
図15は、研磨工程S36の説明図である
硬化工程S35Aの後、凹部24b,25bの開口側における金属ピン14,15の先端は、溶融して座屈変形したベース基板用ウエハ材料40aに覆われるため、ベース基板用ウエハ40の上面から露出していないおそれがある。また、第1実施形態と同様に、凹部24b,25bの底部を除去する必要がある。したがって、ベース基板用ウエハ40の上面および下面の研磨をする研磨工程S36を行う。これにより、図15に示すように、ベース基板用ウエハ40の表面に、金属ピン14,15の先端を確実に露出させている。
(Polishing step S36)
FIG. 15 is an explanatory view of the polishing step S36. After the curing step S35A, the tips of the metal pins 14 and 15 on the opening side of the recesses 24b and 25b are covered with the base substrate wafer material 40a that has melted and buckled. Therefore, the base substrate wafer 40 may not be exposed from the upper surface. Further, as in the first embodiment, it is necessary to remove the bottoms of the recesses 24b and 25b. Therefore, a polishing step S36 for polishing the upper surface and the lower surface of the base substrate wafer 40 is performed. As a result, as shown in FIG. 15, the tips of the metal pins 14 and 15 are reliably exposed on the surface of the base substrate wafer 40.

(実施形態の変形例の効果)
本実施形態の変形例によれば、金属ピン配置工程S33を有しているので、貫通孔24,25の内周面に金属ピン14,15を傾斜させて配置することができる。また、ベース基板用ウエハ材料40aにより貫通孔24,25の内周面と金属ピン14,15の外周面との間隙を封止する封止工程S34Aを有しているので、貫通孔24,25の内周面と金属ピン14,15の外周面との間隙にベース基板用ウエハ材料40aを行き渡らせることができる。そして、硬化工程S35Aでベース基板用ウエハ材料40aを硬化させることにより、圧電振動子1内の気密を維持することができる。
(Effect of Modification of Embodiment)
According to the modification of the present embodiment, since the metal pin arrangement step S33 is provided, the metal pins 14 and 15 can be inclined and arranged on the inner peripheral surfaces of the through holes 24 and 25. Further, since the base substrate wafer material 40a has the sealing step S34A for sealing the gap between the inner peripheral surface of the through holes 24, 25 and the outer peripheral surface of the metal pins 14, 15, the through holes 24, 25 are provided. The base substrate wafer material 40a can be spread over the gap between the inner peripheral surface of the metal pin 14 and the outer peripheral surface of the metal pins 14 and 15. And the airtightness in the piezoelectric vibrator 1 can be maintained by hardening the base substrate wafer material 40a in the hardening step S35A.

なお、この発明は上述した実施の形態に限られるものではない。
本実施形態では、パッケージの内部にATカット型の圧電振動片4を封入した圧電振動子1を例にして説明をした。しかし、これに限られるものではなく、パッケージの内部に音叉型の圧電振動片を封入してもよい。また、圧電振動片以外の素子を封入してもよい。
The present invention is not limited to the embodiment described above.
In the present embodiment, the piezoelectric vibrator 1 in which the AT-cut type piezoelectric vibrating piece 4 is enclosed in the package has been described as an example. However, the present invention is not limited to this, and a tuning fork type piezoelectric vibrating piece may be enclosed inside the package. Further, an element other than the piezoelectric vibrating piece may be enclosed.

本実施形態の接合膜形成工程S37では、ベース基板用ウエハ40の上面Uに導電性材料をパターニングして接合膜23を形成している。しかし、例えば、リッド基板用ウエハ50におけるベース基板用ウエハ40との合わせ面側に、導電性材料をパターニングして接合膜23を形成してもよい。   In the bonding film forming step S37 of this embodiment, the bonding film 23 is formed by patterning a conductive material on the upper surface U of the base substrate wafer 40. However, for example, the bonding film 23 may be formed by patterning a conductive material on the mating surface side of the lid substrate wafer 50 with the base substrate wafer 40.

本実施形態では、ベース基板用ウエハ40に凹部24b,25bを形成し、金属ピン14,15を凹部24b,25b内に配置し、凹部24b,25b内にペースト材44を充填することにより、貫通電極34,35を形成している。しかし、例えば、ベース基板用ウエハ40に貫通孔を形成し、金属ピン14,15を凹部24b,25b内に配置し、凹部24b,25b内にペースト材44を充填することにより、貫通電極34,35を形成してもよい。ただし、本実施形態のように凹部24b,25bとすることにより、貫通電極形成工程S30Aで、金属ピン14,15の脱落や、ペースト材44の漏洩を防止できる。したがって、作業性の点から、本実施形態に優位性がある。   In the present embodiment, the recesses 24b and 25b are formed in the base substrate wafer 40, the metal pins 14 and 15 are disposed in the recesses 24b and 25b, and the recesses 24b and 25b are filled with the paste material 44, thereby penetrating. Electrodes 34 and 35 are formed. However, for example, by forming a through hole in the base substrate wafer 40, arranging the metal pins 14 and 15 in the recesses 24b and 25b, and filling the recesses 24b and 25b with the paste material 44, the through electrodes 34, 35 may be formed. However, by using the recesses 24b and 25b as in the present embodiment, the metal pins 14 and 15 can be prevented from dropping and the paste material 44 from leaking in the through electrode forming step S30A. Therefore, this embodiment has an advantage from the viewpoint of workability.

本実施形態では、ベース基板用ウエハ40に凹部24b,25bを形成し、金属ピン14,15を凹部24b,25b内に配置し、凹部24b,25b内にペースト材44を充填することにより、貫通電極34,35を形成している。しかし、例えば、ベース基板用ウエハ40を加熱して軟化させた後、金属ピン14,15を圧入して貫通電極34,35を形成してもよい。ただし、金属ピン14,15を斜めに圧入する必要があるため、作業性の点で本実施形態に優位性がある。   In the present embodiment, the recesses 24b and 25b are formed in the base substrate wafer 40, the metal pins 14 and 15 are disposed in the recesses 24b and 25b, and the recesses 24b and 25b are filled with the paste material 44, thereby penetrating. Electrodes 34 and 35 are formed. However, for example, after the base substrate wafer 40 is heated and softened, the metal pins 14 and 15 may be press-fitted to form the through electrodes 34 and 35. However, since it is necessary to press-fit the metal pins 14 and 15 obliquely, this embodiment is advantageous in terms of workability.

本実施形態では、金属ピン14,15により貫通電極34,35を形成している。しかし、例えばスパッタリング等により凹部24b,25b内の一部に電極膜を形成して貫通電極を形成してもよい。ただし、凹部24b,25b内をマスクして電極パターンを形成する必要があり、煩雑となるため、本実施形態に優位性がある。   In the present embodiment, the through electrodes 34 and 35 are formed by the metal pins 14 and 15. However, the through electrode may be formed by forming an electrode film in a part of the recesses 24b and 25b by sputtering or the like, for example. However, it is necessary to form the electrode pattern by masking the inside of the recesses 24b and 25b, which is complicated, and this embodiment is advantageous.

本実施形態では、図14および図15に示すように、ベース基板用ウエハ40の上面Uから下面Lに向かって一対の金属ピン14,15を末広がりに配置し、貫通電極34,35を形成している。しかし、例えば、ベース基板用ウエハ40の表裏を反転させて下面Lを上側に向けて配置し、下面Lに開口する凹部を形成して、下面Lから上面Uに向かって一対の金属ピン14,15を先窄まりになるように配置してもよい。その後、ベース基板用ウエハ40の表裏を反転させてパッケージを製造することにより、本実施形態と同様に、パッケージの内側から外側に向かって金属ピン14,15を末広がりに配置することができる。   In this embodiment, as shown in FIGS. 14 and 15, a pair of metal pins 14 and 15 are arranged so as to extend from the upper surface U to the lower surface L of the base substrate wafer 40 to form through electrodes 34 and 35. ing. However, for example, the base substrate wafer 40 is turned upside down so that the lower surface L faces upward, a recess is formed in the lower surface L, and the pair of metal pins 14 from the lower surface L toward the upper surface U. 15 may be arranged so as to be tapered. Thereafter, by reversing the front and back of the base substrate wafer 40 and manufacturing the package, the metal pins 14 and 15 can be arranged in a divergent manner from the inside to the outside of the package, as in the present embodiment.

1・・・圧電振動子(パッケージ) 2・・・ベース基板(第1基板) 4・・・圧電振動片(電子部品) 14・・・金属ピン 15・・・金属ピン 16・・・キャビティ 21,22・・・外部電極 24,25・・・貫通孔(凹部) 24a,25a・・・位置決め部(位置決め手段) 24b,25b・・・凹部 34,35・・・貫通電極 44・・・ペースト材 S30A・・・貫通電極形成工程 S32・・・貫通孔形成工程 S33・・・金属ピン配置工程 S34・・・充填工程 S34A・・・封止工程 S35・・・硬化工程 S35A・・・硬化工程 DESCRIPTION OF SYMBOLS 1 ... Piezoelectric vibrator (package) 2 ... Base board | substrate (1st board | substrate) 4 ... Piezoelectric vibration piece (electronic component) 14 ... Metal pin 15 ... Metal pin 16 ... Cavity 21 , 22 ... External electrodes 24, 25 ... Through holes (recesses) 24a, 25a ... Positioning parts (positioning means) 24b, 25b ... Recesses 34, 35 ... Through electrodes 44 ... Paste Material S30A ... Through-electrode forming step S32 ... Through-hole forming step S33 ... Metal pin placement step S34 ... Filling step S34A ... Sealing step S35 ... Hardening step S35A ... Hardening step

Claims (8)

互いに接合された複数の基板の間に形成されたキャビティ内に、電子部品を封入可能なパッケージであって、
前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記第1基板の内側と前記第1基板の外側に設けられた外部電極とを導通する複数の貫通電極を備え、
各貫通電極は、前記第1基板の前記外部電極側に露出している電極間ピッチが、前記第1基板の前記内側に露出している電極間ピッチよりも広くなるように形成されていることを特徴とするパッケージ。
A package capable of enclosing electronic components in a cavity formed between a plurality of substrates bonded together,
Among the plurality of substrates, a plurality of through-electrodes that penetrate the first substrate in the thickness direction and conduct the inner electrode of the first substrate and an external electrode provided on the outer side of the first substrate,
Each through electrode is formed such that the inter-electrode pitch exposed on the external electrode side of the first substrate is wider than the inter-electrode pitch exposed on the inner side of the first substrate. Features a package.
前記貫通電極は棒状の金属ピンであって、
前記第1基板に、前記金属ピンを前記内側から前記外側に向かって末広がりとなるように埋設したことを特徴とする請求項1に記載のパッケージ。
The through electrode is a rod-shaped metal pin,
2. The package according to claim 1, wherein the metal pin is embedded in the first substrate so as to spread outwardly from the inner side toward the outer side.
前記第1基板に、前記金属ピンを配置するための貫通孔を形成し、
前記貫通孔を、前記第1基板の前記内側から前記外側に向かって漸次孔径が小さくなるように形成し、
前記貫通孔の内周面に前記金属ピンを配置したことを特徴とする請求項2に記載のパッケージ。
Forming a through hole for arranging the metal pin in the first substrate;
Forming the through hole so that the diameter of the hole gradually decreases from the inner side to the outer side of the first substrate;
The package according to claim 2, wherein the metal pin is disposed on an inner peripheral surface of the through hole.
前記貫通孔の内周面、および前記金属ピンの少なくとも何れか一方に、前記金属ピンの姿勢を保持するための位置決め部を形成したことを特徴とする請求項3に記載のパッケージ。   4. The package according to claim 3, wherein a positioning portion for holding the posture of the metal pin is formed on at least one of the inner peripheral surface of the through hole and the metal pin. 前記貫通孔の内周面に、前記第1基板の厚さ方向に沿い、かつ前記金属ピンを受け入れ可能な溝を形成し、この溝を前記位置決め部として機能させたことを特徴とする請求項4に記載のパッケージ。   A groove is formed on an inner peripheral surface of the through hole along the thickness direction of the first substrate and capable of receiving the metal pin, and the groove functions as the positioning portion. 4. The package according to 4. 互いに接合された複数の基板の間に形成されたキャビティ内に、電子部品を封入可能なパッケージを製造するパッケージ方法であって、
前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記第1基板の内側と前記第1基板の外側に設けられた外部電極とを導通する複数の貫通電極を形成する貫通電極形成工程を備え、
前記貫通電極形成工程は、
前記第1基板に、貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内周面に、前記内側から前記外側に向かって末広がりとなるように金属ピンを配置する金属ピン配置工程と、
前記貫通孔の内周面と前記金属ピンの外周面との間隙に、ペースト材を充填して前記間隙を封止する充填工程と、
前記貫通孔内に充填された前記ペースト材を硬化させる硬化工程と、
を有することを特徴とするパッケージ製造方法。
A packaging method for manufacturing a package capable of enclosing an electronic component in a cavity formed between a plurality of substrates bonded to each other,
Among the plurality of substrates, a through electrode that forms a plurality of through electrodes that penetrate the first substrate in the thickness direction and that conducts between the inside of the first substrate and the external electrode provided on the outside of the first substrate With a forming process,
The through electrode forming step includes:
A through hole forming step of forming a through hole in the first substrate;
A metal pin arrangement step of arranging a metal pin on the inner peripheral surface of the through-hole so as to spread from the inside toward the outside;
A filling step of filling the gap between the inner circumferential surface of the through hole and the outer circumferential surface of the metal pin with a paste material and sealing the gap;
A curing step of curing the paste material filled in the through hole;
A package manufacturing method characterized by comprising:
互いに接合された複数の基板の間に形成されたキャビティ内に、電子部品を封入可能なパッケージを製造するパッケージ方法であって、
前記複数の基板のうち、第1基板を厚さ方向に貫通し、前記第1基板の内側と前記第1基板の外側に設けられた外部電極とを導通する複数の貫通電極を形成する貫通電極形成工程を備え、
前記貫通電極形成工程は、
前記第1基板に、貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内周面に、前記内側から前記外側に向かって末広がりとなるように金属ピンを配置する金属ピン配置工程と、
前記第1基板を加圧しながら加熱し、前記第1基板の一部を溶融して第1基板材料とし、前記貫通孔の内周面を、この内周面と前記金属ピンとの間隙を埋めるように座屈変形させて前記間隙を封止する封止工程と、
前記間隙を埋めた前記第1基板材料を硬化させる硬化工程と、
を有することを特徴とするパッケージ製造方法。
A packaging method for manufacturing a package capable of enclosing an electronic component in a cavity formed between a plurality of substrates bonded to each other,
Among the plurality of substrates, a through electrode that forms a plurality of through electrodes that penetrate the first substrate in the thickness direction and that conducts between the inside of the first substrate and the external electrode provided on the outside of the first substrate With a forming process,
The through electrode forming step includes:
A through hole forming step of forming a through hole in the first substrate;
A metal pin arrangement step of arranging a metal pin on the inner peripheral surface of the through-hole so as to spread from the inside toward the outside;
The first substrate is heated while being pressurized, a part of the first substrate is melted to form a first substrate material, and the inner peripheral surface of the through hole is filled with a gap between the inner peripheral surface and the metal pin. Sealing step of buckling and sealing the gap,
A curing step of curing the first substrate material filling the gap;
A package manufacturing method characterized by comprising:
請求項1から5のいずれか1項に記載のパッケージであって、前記キャビティの内部に、前記電子部品として圧電振動片が封入されていることを特徴とする圧電振動子。

6. The piezoelectric vibrator according to claim 1, wherein a piezoelectric vibrating piece is enclosed as the electronic component inside the cavity. 7.

JP2010220194A 2010-09-30 2010-09-30 Package, package manufacturing method, piezoelectric vibrator Expired - Fee Related JP5703522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010220194A JP5703522B2 (en) 2010-09-30 2010-09-30 Package, package manufacturing method, piezoelectric vibrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010220194A JP5703522B2 (en) 2010-09-30 2010-09-30 Package, package manufacturing method, piezoelectric vibrator

Publications (2)

Publication Number Publication Date
JP2012074645A true JP2012074645A (en) 2012-04-12
JP5703522B2 JP5703522B2 (en) 2015-04-22

Family

ID=46170499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010220194A Expired - Fee Related JP5703522B2 (en) 2010-09-30 2010-09-30 Package, package manufacturing method, piezoelectric vibrator

Country Status (1)

Country Link
JP (1) JP5703522B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103657A (en) * 2013-01-18 2016-06-02 ショット アクチエンゲゼルシャフトSchott AG Transistor outline housing and method for producing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936692A (en) * 1995-07-24 1997-02-07 Mimaki Denshi Buhin Kk Piezoelectric vibrator
JP2004165308A (en) * 2002-11-11 2004-06-10 Nichia Chem Ind Ltd Light emitting device
JP2007067189A (en) * 2005-08-31 2007-03-15 Shinko Electric Ind Co Ltd Wiring board and its manufacturing method
JP2009054982A (en) * 2007-07-27 2009-03-12 Kyocera Corp Package for mounting electronic component, and electronic equipment using the same
WO2009104308A1 (en) * 2008-02-18 2009-08-27 セイコーインスツル株式会社 Piezoelectric vibrator manufacturing method, piezoelectric vibrator, oscillator, electronic device, and radio-controlled watch
JP2010010781A (en) * 2008-06-24 2010-01-14 Seiko Instruments Inc Method of manufacturing piezoelectric vibrator, piezoelectric vibrator, oscillator, electronic device, and radio watch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936692A (en) * 1995-07-24 1997-02-07 Mimaki Denshi Buhin Kk Piezoelectric vibrator
JP2004165308A (en) * 2002-11-11 2004-06-10 Nichia Chem Ind Ltd Light emitting device
JP2007067189A (en) * 2005-08-31 2007-03-15 Shinko Electric Ind Co Ltd Wiring board and its manufacturing method
JP2009054982A (en) * 2007-07-27 2009-03-12 Kyocera Corp Package for mounting electronic component, and electronic equipment using the same
WO2009104308A1 (en) * 2008-02-18 2009-08-27 セイコーインスツル株式会社 Piezoelectric vibrator manufacturing method, piezoelectric vibrator, oscillator, electronic device, and radio-controlled watch
JP2010010781A (en) * 2008-06-24 2010-01-14 Seiko Instruments Inc Method of manufacturing piezoelectric vibrator, piezoelectric vibrator, oscillator, electronic device, and radio watch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103657A (en) * 2013-01-18 2016-06-02 ショット アクチエンゲゼルシャフトSchott AG Transistor outline housing and method for producing the same

Also Published As

Publication number Publication date
JP5703522B2 (en) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5538974B2 (en) Electronic device package manufacturing method and electronic device package
JP2010186956A (en) Method of manufacturing glass-sealed package, manufacturing apparatus for glass-sealed package, and oscillator
JP2010187333A (en) Piezoelectric vibrator, method for manufacturing piezoelectric vibrator, and oscillator
JP2010187326A (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
JP5550373B2 (en) Package manufacturing method
US8499443B2 (en) Method of manufacturing a piezoelectric vibrator
JP5553700B2 (en) Package manufacturing method
JP2007043340A (en) Surface-mounting piezoelectric device and its manufacturing method
JP5703522B2 (en) Package, package manufacturing method, piezoelectric vibrator
JP5479874B2 (en) Package manufacturing method and package
JP2015122413A (en) Package and manufacturing method of the same
JP2000077965A (en) Piezoelectric vibrator and sealing method for piezoelectric vibration element
JP5599057B2 (en) Package and piezoelectric vibrator
JP2001024079A (en) Electronic component sealing structure
JP2007318209A (en) Surface mounted piezoelectric vibrating device, and manufacturing method thereof
JP2012074641A (en) Package and piezoelectric transducer
JP2013026919A (en) Method of manufacturing electronic device package, electronic device package, and oscillator
JP2005159257A (en) Method for manufacturing electronic device
JP4678426B2 (en) Piezoelectric oscillator and manufacturing method thereof
JP5053058B2 (en) Method for manufacturing piezoelectric vibrator and method for manufacturing piezoelectric oscillator
JP2012029166A (en) Package, method of manufacturing package, piezoelectric transducer, and oscillator
JP2010187268A (en) Glass package, piezoelectric vibrator, method for marking glass package, and oscillator
JP2013197993A (en) Package and method of manufacturing the same
JP2012074640A (en) Package and piezoelectric transducer
JP2011151782A (en) Crystal device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150206

R150 Certificate of patent or registration of utility model

Ref document number: 5703522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees