JP2007067189A - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method Download PDF

Info

Publication number
JP2007067189A
JP2007067189A JP2005251608A JP2005251608A JP2007067189A JP 2007067189 A JP2007067189 A JP 2007067189A JP 2005251608 A JP2005251608 A JP 2005251608A JP 2005251608 A JP2005251608 A JP 2005251608A JP 2007067189 A JP2007067189 A JP 2007067189A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
ink
insulating material
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005251608A
Other languages
Japanese (ja)
Inventor
Yuichi Taguchi
裕一 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005251608A priority Critical patent/JP2007067189A/en
Publication of JP2007067189A publication Critical patent/JP2007067189A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board capable of simply carrying out various wiring designs in a short time and at a low cost, responding to a request of a high density wiring, and carrying out a multilayer structure as needed. <P>SOLUTION: The wiring board is equipped with a substrate consisting of an insulating material, and a via and (or) a pierced hole formed in the substrate. The substrate consists of a lamination of at least two layers of insulating material layers which are formed by repeatedly printing substrate formation nature ink consisting of an insulating material; and the via and (or) the pierced hole are formed by eliminating cavity formation nature ink printed at forming sites of the via, and (or) the pierced hole after completing the lamination on the same plane as the insulating material layers whenever the insulating material layers are formed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配線基板に関し、さらに詳しく述べると、様々な配線デザインを実現できる印刷積層体からなる配線基板と、そのような配線基板を印刷法を使用して製造する方法に関する。   The present invention relates to a wiring board, and more specifically, relates to a wiring board made of a printed laminate capable of realizing various wiring designs and a method of manufacturing such a wiring board using a printing method.

配線基板は、電気絶縁性の基板に電気良導体である金属、すなわち、導体金属で配線パターンや電極、外部接続端子などを形成したものであり、LSI等の半導体素子やその他の電子部品を実装するためなどに広く使用されている。   A wiring board is a metal that is a good electrical conductor on an electrically insulating board, that is, a wiring pattern, an electrode, an external connection terminal, etc. formed of a conductive metal, and mounts semiconductor elements such as LSIs and other electronic components. Widely used for such purposes.

図1は、現在使用されている配線基板の典型例を模式的に示したものである。図示の配線基板において、コアとなる基板101は、プリプレグの加工によって形成されたものであり、貫通孔(スルーホール)102やビア105を形成した後、貫通電極103や配線パターン104を形成している。また、この配線基板の場合、はんだバンプ106を介してLSIチップ120を搭載している。   FIG. 1 schematically shows a typical example of a wiring board currently used. In the illustrated wiring board, a substrate 101 serving as a core is formed by prepreg processing. After forming a through hole (through hole) 102 and a via 105, a through electrode 103 and a wiring pattern 104 are formed. Yes. In the case of this wiring board, the LSI chip 120 is mounted via the solder bumps 106.

図示のような配線基板は、いろいろな方法で製造することができるが、一般的には、用意した基板にレーザーやドリルを使用して貫通孔やビアを穴あけする工程が必要である。但し、レーザーなどを使用して穴あけを行う場合、基板に対して垂直方向にしか穴あけをできず、例えば高密度実装を実現するために電極を基板に対して斜めあるいはその他のパターンで形成できないという不具合がある。また、貫通孔やビアに導体金属を充填する工程も必要であるが、この工程は、めっきによって実施することが一般的であり、めっき作業が長時間に及ぶという不具合がある。さらに、配線パターンを形成するため、プリプレグに積層された銅箔をパターニングする工程が必要となるが、この工程は、フォトレジストの塗布、露光、現像、銅箔のエッチングを含む一連の処理プロセスを必要とするため、煩雑であり、また、微細な配線パターンの形成が困難である。   Although the wiring board as shown in the figure can be manufactured by various methods, generally, a process of drilling a through hole or a via using a laser or a drill in the prepared board is required. However, when drilling using a laser or the like, it is possible to drill only in the direction perpendicular to the substrate, for example, to realize high-density mounting, the electrode cannot be formed obliquely or in other patterns with respect to the substrate. There is a bug. Moreover, although the process of filling a through-hole and via | veer with a conductor metal is also required, this process is generally implemented by plating, and there is a problem that the plating operation takes a long time. Furthermore, in order to form a wiring pattern, a step of patterning the copper foil laminated on the prepreg is required. This step involves a series of processing processes including photoresist application, exposure, development, and copper foil etching. This is complicated, and it is difficult to form a fine wiring pattern.

具体例を示すと、特許文献1は、セミアディティブ法を使用してプリント配線板を製造する方法を記載している。この方法によると、プリント配線板は、下記の工程:
基板の上下両面に内層導体回路を形成すること、
めっきレジストを形成し、パターニング(露光及び現像)すること、
パターニングによって形成されたレジスト開口部に電解めっきを行い、引き続いてめっきレジストを除去すること、
層間絶縁樹脂を全面に塗布すること、
層間絶縁樹脂のビアホール形成用の開口部を形成すること(レーザーあるいは露光及び現像による)、
全面に無電解めっきを行うこと、
ドライフィルムレジストをラミネートし、パターニングすること、
ドライフィルムレジストにできた開口部に電解めっきを行うこと、
ドライフィルムレジストを除去し、さらに下地の無電解めっき膜も除去すること、
外層導体回路にソルダーレジスト層を形成すること、
ソルダーレジスト層をパターニングして開口部を形成すること、
開口部に無電解ニッケルめっき及び無電解金めっきを順次行うこと、及び
金めっき層上にはんだペーストを印刷し、はんだバンプを形成すること
によって製造することができる。しかし、この方法は、上述のように数多くの異なる処理工程を必要とし、処理時間も長く、また、それぞれの工程に専門の高価な処理装置が必要である。
As a specific example, Patent Document 1 describes a method of manufacturing a printed wiring board using a semi-additive method. According to this method, the printed wiring board has the following steps:
Forming inner layer conductor circuits on both upper and lower surfaces of the substrate;
Forming a plating resist and patterning (exposure and development);
Electrolytically plating the resist openings formed by patterning, and subsequently removing the plating resist,
Apply interlayer insulation resin to the entire surface,
Forming an opening for forming a via hole in an interlayer insulating resin (by laser or exposure and development);
Electroless plating on the entire surface,
Laminating and patterning dry film resist,
Performing electrolytic plating on the opening made in the dry film resist,
Remove the dry film resist and also remove the underlying electroless plating film,
Forming a solder resist layer on the outer conductor circuit;
Patterning the solder resist layer to form openings,
It can be manufactured by sequentially performing electroless nickel plating and electroless gold plating on the opening, and printing a solder paste on the gold plating layer to form solder bumps. However, this method requires many different processing steps as described above, requires a long processing time, and requires a specialized and expensive processing apparatus for each step.

特開2000−188446号公報(特許請求の範囲、図5〜図9)JP 2000-188446 A (Claims, FIGS. 5 to 9)

本発明の目的は、従来一般的に使用されるセミアディティブ法やその他の手法を使用しないで、簡単、短時間かつ安価に、しかも様々な配線デザインを実現可能であり、高密度配線の要求に対応でき、必要に応じて多層構造も可能な配線基板を提供することにある。   The object of the present invention is to realize various wiring designs easily, in a short time and at a low cost without using a conventionally used semi-additive method and other methods. An object of the present invention is to provide a wiring board that can cope with a multilayer structure as required.

また、本発明の目的は、上記のような本発明の配線基板を簡単かつ短時間に歩留まりよく製造でき、しかも高価な処理装置を必要としない配線基板の製造方法を提供することにある。   Another object of the present invention is to provide a method of manufacturing a wiring board that can easily manufacture the wiring board of the present invention as described above in a short time and with a high yield, and that does not require an expensive processing apparatus.

本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。   These and other objects of the present invention will be readily understood from the following detailed description.

本発明者は、上記した課題を解決すべく鋭意研究の結果、製造プロセスを従来のフォトリソグラフィ中心の手法から印刷中心の手法に切り替え、基板を印刷積層体の形で形成することで、多くの課題を同時に解決できるということを発見し、本発明を完成した。   As a result of diligent research to solve the above-mentioned problems, the present inventor switched the manufacturing process from a conventional photolithography-centric technique to a printing-centric technique, and formed a substrate in the form of a printed laminate. The present invention was completed by discovering that the problems could be solved simultaneously.

本発明は、絶縁性の材料からなる基板と、該基板に形成されたビア及び(又は)貫通孔とを備えた配線基板であって、その構成要素、例えば基板、ビア、貫通孔、電極、配線等が印刷法に基づいて形成されたものであることを特徴とする配線基板と、そのような印刷法による配線基板の製造方法にある。   The present invention is a wiring board provided with a substrate made of an insulating material, and vias and / or through holes formed in the substrate, and its constituent elements, for example, the substrate, vias, through holes, electrodes, The present invention provides a wiring board characterized in that wiring and the like are formed based on a printing method, and a method of manufacturing a wiring board using such a printing method.

特に、本発明は、1つの面において、絶縁性の材料からなる基板と、該基板に形成されたビア及び(又は)貫通孔とを備えた配線基板であって、
前記基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも2層の絶縁性材料の層の積層体からなり、かつ
前記ビア及び(又は)貫通孔が、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、前記ビア及び(又は)貫通孔の形成部位に印刷されたキャビティ形成性インクを前記積層体の完成後に除去することによって形成されたものであることを特徴とする配線基板にある。
In particular, the present invention is a wiring board comprising, in one surface, a substrate made of an insulating material, vias and / or through holes formed in the substrate,
The substrate is made of a laminate of at least two layers of insulating material formed by repeatedly printing a substrate-forming ink made of an insulating material, and the via and / or the through-hole has the insulating material. Each time the layer of the conductive material is formed, it is formed by removing the cavity-forming ink printed on the via and / or through-hole formation site in the same plane as the layer of the insulating material after completion of the laminate. It is in the wiring board characterized by being made.

また、本発明は、そのもう1つの面において、絶縁性の材料からなる基板と、該基板に形成されたビア及び(又は)貫通孔とを備えた配線基板を製造する方法であって、
前記基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも2層の絶縁性材料の層の積層体の形で形成すること、及び
前記ビア及び(又は)貫通孔を、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、キャビティ形成性インクを前記ビア及び(又は)貫通孔の形成部位に印刷しかつその印刷物を、前記積層体の完成後、その積層体から除去することによって形成すること
を特徴とする配線基板の製造方法にある。
In another aspect of the present invention, there is provided a method of manufacturing a wiring board including a substrate made of an insulating material, a via formed in the substrate, and / or a through hole.
The substrate is formed in the form of a laminate of at least two layers of insulating material by repeatedly printing substrate forming ink made of insulating material on a temporary support that is removed after completion of the wiring substrate. And forming the via and / or the through hole in the same plane as the layer of the insulating material and forming the via and / or the through hole in the same plane as the layer of the insulating material. The printed wiring board is formed by printing on a part and removing the printed matter from the laminated body after the laminated body is completed.

本発明による配線基板及びその製造方法は、本発明の範囲内においていろいろな形態で有利に実施することができる。例えば、基板形成性インク及び前記キャビティ形成性インクを、それぞれ、インクジェット法を用いて有利に印刷することができる。   The wiring board and the manufacturing method thereof according to the present invention can be advantageously implemented in various forms within the scope of the present invention. For example, the substrate-forming ink and the cavity-forming ink can be advantageously printed using an inkjet method.

また、本発明の配線基板において、それに形成されたビアや貫通孔は、それらの開口部の内壁面にさらに導体パターン(本発明では、総称して「配線パターン層」と呼ぶ)を有することが好ましく、また、かかる配線パターン層は、必要に応じてめっきなどの常用の手法を用いて形成したよいが、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インクを印刷することによって形成することが好ましい。さらに、かかる配線パターン層を形成するための印刷法としては、インクジェット法を有利に使用することができる。   In the wiring board of the present invention, the vias and through holes formed in the wiring board may further have a conductor pattern (generally referred to as “wiring pattern layer” in the present invention) on the inner wall surface of those openings. Preferably, the wiring pattern layer may be formed using a conventional method such as plating, if necessary. However, a conductive ink containing conductive metal fine particles having a nano-sized particle size is printed. It is preferable to form by. Furthermore, as a printing method for forming such a wiring pattern layer, an inkjet method can be advantageously used.

さらに加えて、本発明は、本発明の配線基板と、その配線基板の表面及び(又は)内部に実装された少なくとも1種類の電子部品とを含んでなることを特徴とする電子装置にある。   In addition, the present invention is an electronic device comprising the wiring board of the present invention and at least one type of electronic component mounted on the surface and / or inside the wiring board.

以下の詳細な説明から理解されるように、本発明によれば、簡単、短時間かつ安価に、しかも様々な配線デザインを実現可能であり、高密度配線の要求に対応でき、必要に応じて多層構造も可能な配線基板を提供することができる。   As will be understood from the following detailed description, according to the present invention, various wiring designs can be realized simply, in a short time and at a low cost, and the demand for high-density wiring can be met. A wiring board capable of a multilayer structure can be provided.

また、本発明によれば、配線基板の製造に従来一般的に使用されてきたセミアディティブ法を使用しなくても済むので、フォトレジストやドライフィルムレジストの使用に起因した問題を解消することができる。例えば、本発明の配線基板では、配線パターンを直接印刷して形成できるので、解像度や密着性の低下の問題が生じることがなく、また、レジストパターンの倒れやレジスト残りなどの問題も回避することができる。   In addition, according to the present invention, it is not necessary to use a semi-additive method that has been conventionally used in the manufacture of wiring boards, so that problems caused by the use of photoresists and dry film resists can be solved. it can. For example, since the wiring board of the present invention can be formed by directly printing a wiring pattern, there is no problem of reduction in resolution and adhesion, and problems such as resist pattern collapse and resist residue are avoided. Can do.

さらに、本発明によれば、上記のような本発明の配線基板を製造するに当たって、簡単な処理工程のみで短時間にかつ歩留まりよく配線基板を製造することができ、しかもその際に高価な処理装置を使用しないで済むという利点がある。   Furthermore, according to the present invention, in manufacturing the wiring board of the present invention as described above, the wiring board can be manufactured in a short time and with a high yield only by a simple processing process, and in that case, an expensive process is performed. There is an advantage that it is not necessary to use a device.

さらにまた、本発明によれば、様々な配線デザインを備えた本発明の配線基板に半導体素子等の電子部品を実装した小形で高性能な電子装置を提供することができる。   Furthermore, according to the present invention, it is possible to provide a small and high-performance electronic device in which electronic components such as semiconductor elements are mounted on the wiring board of the present invention having various wiring designs.

本発明による配線基板及びその製造方法は、それぞれ、いろいろな形態で有利に実施することができる。以下、本発明をその好ましい実施形態について説明する。   The wiring board and the manufacturing method thereof according to the present invention can be advantageously implemented in various forms. Hereinafter, the present invention will be described with reference to preferred embodiments thereof.

本発明は、ビアや貫通孔が形成された基板と、その上面、内部及び(又は)下面に形成された配線パターン層とを備えた配線基板にある。ここで、配線基板は、本発明の要件を満足させる限り、その構成が特に限定されるものではなく、以下に図示して示す一例のほか、常用の配線基板(回路基板、プリント回路板、プリント配線板などとも呼ばれる)で採用されているものに類似の構成を有することができる。また、本発明の配線基板は、各種の機能部品(以下、総称して「電子部品」という)を実装し、支持するためのものであり、実装可能な電子部品の典型例としては、以下に列挙するものに限定されるわけではないけれども、例えばICチップ、LSIチップなどの半導体素子や、コンデンサ素子(キャパシタ)、リアクタ素子、インダクタ素子などを挙げることができる。   The present invention resides in a wiring board comprising a substrate on which vias and through holes are formed and a wiring pattern layer formed on the upper surface, inside and / or lower surface thereof. Here, the configuration of the wiring board is not particularly limited as long as the requirements of the present invention are satisfied. In addition to the example illustrated and shown below, the wiring board (circuit board, printed circuit board, printed circuit board) is used. It is possible to have a configuration similar to that employed in a circuit board (also called a wiring board). The wiring board of the present invention is for mounting and supporting various functional components (hereinafter collectively referred to as “electronic components”). Typical examples of mountable electronic components are as follows. Although not limited to those listed, for example, semiconductor elements such as IC chips and LSI chips, capacitor elements (capacitors), reactor elements, inductor elements, and the like can be given.

本発明の配線基板において、その主体は基板である。基板は、配線基板の構成に応じていろいろな絶縁性材料から形成することができる。本発明の実施に適当な絶縁性材料は、基板が、絶縁性材料を印刷によって塗布し、硬化させること及び2層以上の絶縁性材料の印刷層を積層することによって形成されることを考慮して、例えば、ソルダーレジスト、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などを包含する。ソルダーレジストは、例えば、熱硬化性又は紫外線硬化性の樹脂、例えば、エポキシ樹脂、アクリル樹脂などである。これらの絶縁性材料は、好ましくは、インク(本発明では、「基板形成性インク」と呼ぶ)の形で用いられる。基板形成性インクは、その印刷法によって変更可能であるが、選ばれた印刷法に好適な組成及び粘度を有することが好ましい。また、基板形成性インクの印刷には、いろいろな印刷法を使用することができるが、汎用性があり、装置も単純で安価であり、微細なパターンも正確にかつ容易に描画することができることから、特にインクジェット印刷法を有利に使用することができる。また、基板形成性インクを用いて印刷を実施するに当たり、所望とする配線デザインに応じて印刷パターンを任意に変更することができる。   In the wiring board of the present invention, the main body is the board. The substrate can be formed from various insulating materials depending on the configuration of the wiring substrate. Insulating materials suitable for the practice of the present invention take into account that the substrate is formed by applying and curing the insulating material by printing and laminating two or more printed layers of insulating material. For example, a solder resist, a polyimide resin, an epoxy resin, a phenol resin, and the like are included. The solder resist is, for example, a thermosetting or ultraviolet curable resin, such as an epoxy resin or an acrylic resin. These insulating materials are preferably used in the form of ink (referred to as “substrate-forming ink” in the present invention). The substrate-forming ink can be changed depending on the printing method, but preferably has a composition and viscosity suitable for the selected printing method. In addition, various printing methods can be used for printing the substrate-forming ink, but it is versatile, the apparatus is simple and inexpensive, and a fine pattern can be drawn accurately and easily. In particular, the ink jet printing method can be advantageously used. Further, when printing is performed using the substrate-forming ink, the print pattern can be arbitrarily changed according to a desired wiring design.

本発明の配線基板において、その基板にはビアや貫通孔が形成されている。これらの開口部や、必要に応じて存在していてもよいその他の開口部は、本発明に従い、印刷法によって形成されていることを特徴とし、従来の方法のようにレーザーやドリルを用いて穴あけする工程を必要としない。   In the wiring board of the present invention, vias and through holes are formed in the board. These openings and other openings that may be present if necessary are characterized by being formed by a printing method in accordance with the present invention, using a laser or drill as in the conventional method. No drilling process is required.

ビアや貫通孔などの開口部は、いろいろな手法を使用して形成することができるけれども、絶縁性材料の層を印刷によって形成する都度、すなわち、1枚の絶縁性材料の層を形成するたび毎に、基板形成性インクの印刷の前もしくはその後あるいは基板形成性インクの印刷とほぼ同時に、絶縁性材料の層と同一平面において、後段の処理工程で選択的に除去され(換言すると、絶縁性材料の層のみを残し)、その絶縁性材料の層に島状に開口部を形成可能なインク(本発明では、「キャビティ形成性インク」と呼ぶ)を印刷することによって有利に形成することができる。キャビティ形成性インクは、好ましくは、ビアや貫通孔などの開口部の形成部位に絶縁性材料の層とほぼ同一の厚さで印刷かつその印刷を絶縁性材料の層の印刷と同様に繰り返し実施する。最後に、最終的に得られた、2層以上の絶縁性材料の層からなる積層体からキャビティ形成性インクに由来する印刷物を除去すると、ビアや貫通孔などの開口部が得られる。印刷物の除去は、いろいろな手法によって実施することができるが、例えば、キャビティ形成性インクがエッチングによって除去可能である場合、エッチング、例えばエッチング液を使用したウエットエッチングを有利に利用することができる。   Openings such as vias and through-holes can be formed using various methods, but each time an insulating material layer is formed by printing, that is, each time a single insulating material layer is formed. Each time before or after printing of the substrate-forming ink or almost simultaneously with printing of the substrate-forming ink, it is selectively removed in a subsequent processing step in the same plane as the layer of insulating material (in other words, insulating The ink can be advantageously formed by printing an ink (referred to as “cavity-forming ink” in the present invention) capable of forming an island-like opening in the insulating material layer, leaving only the material layer). it can. The cavity-forming ink is preferably printed at the same thickness as the insulating material layer on the formation site of openings such as vias and through-holes, and the printing is repeated in the same manner as the printing of the insulating material layer. To do. Finally, when the printed matter derived from the cavity-forming ink is removed from the finally obtained laminate composed of two or more layers of insulating materials, openings such as vias and through holes are obtained. The printed material can be removed by various methods. For example, when the cavity-forming ink can be removed by etching, etching, for example, wet etching using an etching solution, can be advantageously used.

ビアや貫通孔などの開口部の形成のため、いろいろな種類のキャビティ形成性インクを使用することができる。ここで使用するキャビティ形成性インクは、印刷に好適な組成や粘度などを有しており、かつ最終的には絶縁性材料の層から分離されて所望とする開口部を形成できる限り、特に限定されるものではない。本発明の実施に適当なキャビティ形成性インクは、例えば、エッチングレジスト、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂などを包含する。エッチングレジストは、例えば、熱硬化性又は紫外線硬化性の樹脂、例えば、エポキシ樹脂、アクリル樹脂などである。また、キャビティ形成性インクの印刷には、いろいろな印刷法を使用することができるが、汎用性があり、装置も単純で安価であり、微細なパターンも正確にかつ容易に描画することができることから、特にインクジェット印刷法を有利に使用することができる。インクジェット印刷法を使用すれば、複数個のヘッドを備えたプリンタを使用することで、基板形成性インクの印刷とキャビティ形成性インクの印刷を所望とする印刷パターンに応じて任意に連続して印刷し、1つの層を簡単かつ短時間に形成し、直ちに次の層の形成に移行できるからである。なお、インクジェット印刷に使用するインクは、通常、樹脂成分を他の成分とともに溶媒に溶解して調製された溶液であるが、所望ならば、樹脂成分を溶融して得た溶融物であってもよい。また、キャビティ形成性インクを用いて印刷を実施するに当たり、所望とする配線デザインに応じて印刷パターンを任意に変更することが好ましい。   Various types of cavity-forming inks can be used to form openings such as vias and through holes. The cavity-forming ink used here is particularly limited as long as it has a composition and viscosity suitable for printing and can be finally separated from the insulating material layer to form a desired opening. Is not to be done. Cavity-forming inks suitable for the practice of the present invention include, for example, etching resists, polyimide resins, epoxy resins, phenol resins and the like. The etching resist is, for example, a thermosetting or ultraviolet curable resin, such as an epoxy resin or an acrylic resin. In addition, various printing methods can be used for printing the cavity-forming ink, but it is versatile, the device is simple and inexpensive, and a fine pattern can be drawn accurately and easily. In particular, the ink jet printing method can be advantageously used. If the inkjet printing method is used, printing with the substrate-forming ink and the cavity-forming ink can be performed continuously and continuously according to the desired printing pattern by using a printer with a plurality of heads. This is because it is possible to form one layer easily and in a short time, and immediately shift to formation of the next layer. The ink used for inkjet printing is usually a solution prepared by dissolving a resin component in a solvent together with other components, but if desired, it may be a melt obtained by melting the resin component. Good. Further, when printing is performed using the cavity-forming ink, it is preferable to arbitrarily change the print pattern according to a desired wiring design.

本発明の配線基板において、その基板はさらに配線パターン層を備えている。配線パターン層の形成部位としては、例えば、ビアや貫通孔などの開口部の内壁面、基板の上面や下面、基板の内部などを挙げることができる。すなわち、本発明において使用した場合、「配線パターン層」なる語は、広義で用いられており、この技術分野において常用の用語である「配線回路」、「配線層」、「配線パターン」、「電極」などの他、「貫通電極」、「フィルドビア」、「外部接続端子」なども包含する。配線パターン層は、所望とする導電特性などが得られる限り特に限定されるものではなく、例えば、任意の導体金属、例えば、金、銀、銅、ニッケル、アルミニウム、クロム、パラジウム、インジウム、スズなどあるいはその合金から有利に形成することができる。また、必要ならば、インジウムスズ酸化物(ITO)からこれらの配線パターン層を形成してもよい。   In the wiring board of the present invention, the board further includes a wiring pattern layer. Examples of the formation site of the wiring pattern layer include an inner wall surface of an opening such as a via and a through hole, an upper surface and a lower surface of the substrate, and the inside of the substrate. That is, when used in the present invention, the term “wiring pattern layer” is used in a broad sense, and the terms commonly used in this technical field are “wiring circuit”, “wiring layer”, “wiring pattern”, “ In addition to “electrode”, “through electrode”, “filled via”, “external connection terminal” and the like are also included. The wiring pattern layer is not particularly limited as long as desired conductive characteristics can be obtained. For example, any conductive metal such as gold, silver, copper, nickel, aluminum, chromium, palladium, indium, tin, etc. Alternatively, it can be advantageously formed from the alloy. If necessary, these wiring pattern layers may be formed from indium tin oxide (ITO).

ビアや貫通孔などの開口部の内壁面あるいはその他の場所において配線パターン層を形成する場合、印刷法によって形成することが好ましく、特に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インク(いわゆるナノインク)の印刷によって形成することが好ましい。また、ナノインクを使用した印刷法によって配線パターン層を形成する場合、上記したような基板や開口部の形成などにあわせて、印刷法としてインクジェット法を採用することが推奨される。インクジェット法は、汎用性があり、装置も単純で安価であり、微細なパターンも正確にかつ容易に描画することができ、開口部におけるインクの充填も容易に可能であるばかりでなく、基板や開口部の形成などと共通して、同じプリンタを利用できるからである。   When forming a wiring pattern layer on the inner wall surface of an opening such as a via or a through-hole or in other places, it is preferably formed by a printing method, particularly including fine particles of a conductive metal having a nano-size particle size It is preferably formed by printing a conductive ink (so-called nano ink). Further, when the wiring pattern layer is formed by a printing method using nano ink, it is recommended to adopt an inkjet method as a printing method in accordance with the formation of the substrate and the opening as described above. The ink jet method is versatile, has a simple and inexpensive device, can accurately and easily draw a fine pattern, and can easily fill ink in an opening portion. This is because the same printer can be used in common with the formation of the opening.

ここで、本発明の実施に使用可能なナノインクについて説明する。ナノインクは、上記した通り、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性の液体であり、導電性金属としては、例えば、以下に列挙するものに限定されないが、金、銀、銅、ニッケル、パラジウム、インジウム、ITOなどを挙げることができる。これらの金属種に由来する微粒子は、通常、約2〜200nmの平均粒径を有している。これらの金属の微粒子は、インクを調製するため、分散剤(例えば、アルキルアミン、カルボン酸アミド、アミノカルボン酸塩など)及び溶剤(例えば、トルエン、キシレン、テトラデカン等の有機溶剤、アルコール類、水など)と一緒に用いられる。ナノインク中の金属微粒子の濃度は、広い範囲で変更することができるものの、通常、約60重量%以下であり、好ましくは約5〜55重量%の範囲である。また、ナノインクの粘度は、通常、約5〜20cpsである。   Here, the nano ink that can be used in the practice of the present invention will be described. As described above, the nano ink is a conductive liquid containing fine particles of a conductive metal having a nano-sized particle diameter. Examples of the conductive metal are not limited to those listed below, but include gold, silver, and the like. , Copper, nickel, palladium, indium, ITO and the like. The fine particles derived from these metal species usually have an average particle diameter of about 2 to 200 nm. These metal fine particles are used to prepare inks, for example, dispersants (eg, alkylamines, carboxylic acid amides, aminocarboxylates, etc.) and solvents (eg, organic solvents such as toluene, xylene, tetradecane, alcohols, water). Etc.). The concentration of the metal fine particles in the nano ink can be varied within a wide range, but is usually about 60% by weight or less, and preferably about 5 to 55% by weight. The viscosity of the nano ink is usually about 5 to 20 cps.

配線パターン層は、上記したように印刷法によって形成するのが好ましいが、必要ならば、簡単な手法で厚膜に形成できるので、めっき法、好ましくは電解めっき法を併用してもよく、必要ならば、無電解めっき法と電解めっき法を組み合わせて使用してもよい。また、もしも許容し得るのであるならば、例えばスパッタリング、蒸着などの常用の薄膜形成法を使用して配線パターン層を形成してもよい。   The wiring pattern layer is preferably formed by a printing method as described above. However, if necessary, it can be formed into a thick film by a simple method. Therefore, a plating method, preferably an electrolytic plating method may be used in combination. If so, a combination of electroless plating and electrolytic plating may be used. If acceptable, the wiring pattern layer may be formed using a conventional thin film forming method such as sputtering or vapor deposition.

本発明による配線基板は、いろいろな手法を使用して製造することができるけれども、下記の工程を含むようにして製造するのが有利である。
(1)基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも2層の絶縁性材料の層の積層体の形で形成すること、
(2)ビア及び(又は)貫通孔を、絶縁性材料の層の形成の都度、基板形成性インクの印刷の前もしくはその後あるいは基板形成性インクの印刷とほぼ同時に、絶縁性材料の層と同一平面において、キャビティ形成性インクをビア及び(又は)貫通孔の形成部位に印刷しかつその印刷物を、少なくとも2層の絶縁性材料の層からなる積層体の完成後、その積層体から除去することによって形成すること、及び
(3)ビア及び(又は)貫通孔の内壁面に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インク(ナノインク)を印刷することによって配線パターン層を形成すること。
なお、これらの処理工程において、基板形成性インク、キャビティ形成性インク及び導電性インクの印刷は、上記したように、インクジェット法を使用して共通的に実施することが好ましい。
Although the wiring board according to the present invention can be manufactured using various methods, it is advantageous to manufacture the wiring board by including the following steps.
(1) Forming a laminate of at least two layers of insulating material by repeatedly printing a substrate-forming ink made of an insulating material on a temporary support removed after completion of the wiring board. Forming with,
(2) The via and / or the through hole are the same as the insulating material layer before or after printing the substrate forming ink or almost simultaneously with the printing of the substrate forming ink each time the insulating material layer is formed. In a plane, printing the cavity-forming ink on the via and / or through-hole formation site, and removing the printed matter from the laminate after completion of the laminate consisting of at least two layers of insulating material And (3) wiring pattern layer by printing conductive ink (nano ink) containing fine particles of conductive metal having nano-size particle diameter on the inner wall surface of via and / or through-hole Forming.
In these processing steps, it is preferable that printing of the substrate-forming ink, the cavity-forming ink, and the conductive ink is commonly performed using the inkjet method as described above.

本発明の配線基板の製造方法は、さらに具体的には、例えば、次のようにして有利に実施することができる。
1)配線基板の完成後に取り除かれるべき仮の支持体を用意する。ここで使用する支持体は、基板から支持体を除去するために使用される方法(例えば、エッチング、研削など)に応じて最適なものを選択することができる。例えば、安価であり、加工が容易な点から、銅板、ガラス板、ポリイミド樹脂板などを有利に使用することができる。
2)用意した仮の支持体の上に、絶縁性のインク(基板形成性インク、例えばソルダーレジスト、ポリイミド樹脂など)で第1の基板層を形成する。インクジェット法を使用して、予め定められたパターンで絶縁性のインクを塗布するのが好ましい。
3)第1の基板層の形成段階において、絶縁性のインクを塗布する前、その間あるいはその後に、ビア、貫通孔などの開口部の形成が予定されている部位(絶縁性のインクを塗布しない領域)に、エッチング可能なインク(キャビティ形成性インク、例えばエッチングレジストなど)で第1のキャビティ層を形成する。第1のキャビティ層も、第1の基板層と同様に、インクジェット法を使用して塗布するのが好ましい。また、エッチング可能なインクは、処理の簡略化のため、絶縁性のインクと同時に、すなわち、同一の条件下で、塗布し、硬化可能であることが好ましい。
4)それぞれ塗布したままの第1の基板層及び第1のキャビティ層を同時に硬化させる。例えば、2つの層が紫外線硬化性である場合、紫外線を一括照射して硬化させる。第1のキャビティ層を組み込んだ、所定の厚さを有する第1の基板層が得られる。
5)上記した工程2)〜4)を所定の回数(n回)にわたって繰り返すことで、第1〜第nの基板層からなる積層体(基板前駆体)を形成する。
6)得られた積層体から、第1〜第nのキャビティ層のみを選択的に除去する。ここでキャビティ層の形成に使用されたキャビティ形成性インクは、エッチング可能であるので、例えばエッチング液を使用したウエットエッチングにより残渣を残すことなくキャビティ層のみを完全に除去し、所期の開口部(ビア、貫通孔など)を得ることができる。
なお、得られた開口部は、通常配線や貫通電極などの形成に用いられるが、印刷パターンの調整に応じて開口部の形状やパターンを任意に変更可能であり、したがって、斜めに配置された配線や電極を容易に形成可能である。
7)第1〜第nの基板層からなる積層体に形成された開口部に金属ナノインクを充填する。なお、金属ナノインクの充填は、好ましくはインクジェット印刷又はディップコーティングによって行うことができるが、必要ならば、導電性ペーストの充填や金属めっきによって行ってもよい。
金属ナノインクを開口部に充填する場合、開口部を埋め尽くす形で充填を行った後に金属ナノインクを加熱して金属成分を焼結させてもよいが、焼結効果などを高めるため、金属ナノインクの充填及び加熱を複数回に分けて実施してもよい。すなわち、開口部に金属ナノインクを充填し、加熱する工程を、開口部内の金属層の厚さが所望の厚さになるまで繰り返すことができる。また、もしも金属ナノインクをディップコーティングによって行った場合には、基板表面に余分な金属が付着するので、その金属を例えば化学的機械的研磨法(CMP法)で除去することが推奨される。
8)上記のような一連の処理工程を経て、配線、ビア、貫通孔などが形成された配線基板(例えば、ソルダーレジストの硬化積層体からなる配線基板)が得られる。この配線基板には、常法にしたがって、例えばはんだバンプを介してLSIチップやその他の電子部品を搭載することができる。
More specifically, for example, the method for manufacturing a wiring board of the present invention can be advantageously carried out as follows.
1) Prepare a temporary support to be removed after the wiring board is completed. As the support used here, an optimum support can be selected according to a method (for example, etching, grinding, etc.) used for removing the support from the substrate. For example, a copper plate, a glass plate, a polyimide resin plate, or the like can be advantageously used because it is inexpensive and easy to process.
2) On the prepared temporary support, a first substrate layer is formed with an insulating ink (substrate forming ink such as solder resist, polyimide resin, etc.). It is preferable to apply the insulating ink in a predetermined pattern using an ink jet method.
3) At the stage of forming the first substrate layer, before, during or after applying the insulating ink, a portion where an opening such as a via or a through-hole is planned to be formed (do not apply the insulating ink) In the region, a first cavity layer is formed with an etchable ink (cavity-forming ink, such as an etching resist). Similarly to the first substrate layer, the first cavity layer is preferably applied using an ink jet method. In addition, it is preferable that the etchable ink can be applied and cured simultaneously with the insulating ink, that is, under the same conditions, in order to simplify the processing.
4) The first substrate layer and the first cavity layer as applied are cured simultaneously. For example, when two layers are ultraviolet curable, they are cured by irradiating ultraviolet rays at once. A first substrate layer having a predetermined thickness incorporating the first cavity layer is obtained.
5) By repeating the above-described steps 2) to 4) a predetermined number of times (n times), a laminate (substrate precursor) composed of the first to nth substrate layers is formed.
6) Only the first to nth cavity layers are selectively removed from the obtained laminate. Since the cavity-forming ink used for forming the cavity layer can be etched, only the cavity layer is completely removed without leaving a residue by, for example, wet etching using an etching solution, and the desired opening portion is formed. (Vias, through holes, etc.) can be obtained.
In addition, although the obtained opening part is normally used for formation of a wiring, a penetration electrode, etc., the shape and pattern of the opening part can be arbitrarily changed according to the adjustment of the print pattern, and is therefore arranged obliquely. Wiring and electrodes can be easily formed.
7) The metal nano ink is filled in the opening formed in the laminate including the first to nth substrate layers. The filling of the metal nano ink can be preferably performed by ink jet printing or dip coating, but may be performed by filling of a conductive paste or metal plating if necessary.
When filling the opening with metal nano ink, the metal nano ink may be heated to fill the opening and then the metal component may be heated to sinter the metal component. Filling and heating may be performed in a plurality of times. That is, the process of filling the opening with the metal nano ink and heating can be repeated until the thickness of the metal layer in the opening reaches a desired thickness. If the metal nano ink is formed by dip coating, extra metal adheres to the surface of the substrate, and it is recommended that the metal be removed by, for example, a chemical mechanical polishing method (CMP method).
8) Through a series of processing steps as described above, a wiring board (for example, a wiring board made of a cured laminate of solder resist) on which wirings, vias, through holes, and the like are formed is obtained. On this wiring board, an LSI chip and other electronic components can be mounted according to a conventional method, for example, via solder bumps.

上記の製造方法では、工程2)〜4)を繰り返すことで積層体(基板前駆体)を形成しているが、必要に応じて、積層体の形成を途中で中断し、硬化処理によって形成された第1の基板の上に半導体チップやキャパシタなどの電子部品を作り込んでもよい。引き続いて工程2)〜4)を再び繰り返すことで残りの積層体を形成し、最終的には電子部品を内蔵した配線基板を形成することができる。   In the manufacturing method described above, the laminate (substrate precursor) is formed by repeating steps 2) to 4), but if necessary, the formation of the laminate is interrupted halfway and formed by a curing process. Alternatively, an electronic component such as a semiconductor chip or a capacitor may be formed on the first substrate. Subsequently, steps 2) to 4) are repeated again to form the remaining laminated body, and finally, a wiring board incorporating an electronic component can be formed.

本発明は、さらに、本発明の配線基板と、その配線基板に実装された少なくとも1種類の電子部品とを含んでなることを特徴とする電子装置にある。ここで、配線基板に実装されるべき電子部品は、以下に列挙するものに限定されるわけではないけれども、例えば前記したように、ICチップ、LSIチップなどの半導体素子や、コンデンサ素子(キャパシタ)、リアクタ素子、インダクタ素子などを包含する。もちろん、これらの電子部品は、配線基板の表面に実装してもよく、配線基板の内部に実装してもよく、あるいは表面と内部に組み合わせて実装してもよい。また、これらの電子部品は、所望とする機能に応じて、単独で使用してもよく、2種以上を組み合わせて使用してもよい。さらに、それぞれの電子部品は、フリップチップ法、ワイヤボンディング法などによって相互に電気的に接続したり、配線基板の配線パターン層や外部接続端子などと相互に電気的に接続することができる。   The present invention further resides in an electronic device comprising the wiring board of the present invention and at least one electronic component mounted on the wiring board. Here, the electronic components to be mounted on the wiring board are not limited to those listed below. For example, as described above, semiconductor elements such as IC chips and LSI chips, and capacitor elements (capacitors) , Reactor elements, inductor elements, and the like. Of course, these electronic components may be mounted on the surface of the wiring board, may be mounted inside the wiring board, or may be mounted in combination with the surface and inside. These electronic components may be used alone or in combination of two or more depending on the desired function. Furthermore, the respective electronic components can be electrically connected to each other by a flip chip method, a wire bonding method, or the like, or can be electrically connected to a wiring pattern layer or an external connection terminal of the wiring board.

引き続いて、本発明のいくつかの実施例を添付の図面を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。   Subsequently, several embodiments of the present invention will be described with reference to the accompanying drawings. Needless to say, the present invention is not limited to these examples.

図2は、本発明による配線基板の一例を示した断面図である。配線基板10は、絶縁性の材料からなる基板1と、導体金属を充填された貫通孔、すなわち、貫通電極1Bとを備えている。この配線基板10において、基板1は、絶縁性材料からなる基板形成性インク、すなわち、例えばソルダーレジストのような絶縁性インク1Aを繰り返し印刷することにより形成されたものであり、図示のように、6層の基板層、すなわち、第1の基板層1(1)〜第6の基板層1(6)の積層体からなる。また、貫通電極1Bは、除去可能なキャビティ形成性インクを貫通孔の形成部位に印刷し、さらにそれを除去して貫通孔を形成した後、その貫通孔に金属ナノインクを充填し、硬化させることによって形成されたものである。金属ナノインクは、例えば、銅ナノインクなどである。本例の場合、第1の基板層1(1)〜第6の基板層1(6)を形成する度ごとに、それらの層と同一平面において貫通孔の形成部位に例えばエッチングレジストのようなキャビティ形成性インクを印刷し、第1〜第6の基板層の形成と同時に第1〜第6のキャビティ層を形成し、得られた積層体を硬化させた後、第1〜第6のキャビティ層をエッチングによって選択的に除去することによって貫通孔を形成した。また、本例の場合、貫通孔は、斜めの貫通電極1Bをあわせて形成するため、図から理解されるように、基板1に対して垂直に形成された貫通孔と斜めに形成された貫通孔の2種類を用意した。斜めに形成された貫通孔は、本発明によればいかようなデザインでも配線パターンを形成可能であることを示している。   FIG. 2 is a cross-sectional view showing an example of a wiring board according to the present invention. The wiring board 10 includes a substrate 1 made of an insulating material and a through hole filled with a conductive metal, that is, a through electrode 1B. In this wiring substrate 10, the substrate 1 is formed by repeatedly printing a substrate-forming ink made of an insulating material, that is, an insulating ink 1A such as, for example, a solder resist. It consists of a laminated body of six substrate layers, that is, the first substrate layer 1 (1) to the sixth substrate layer 1 (6). Further, the through electrode 1B is formed by printing a removable cavity-forming ink on a through hole forming portion, further removing it to form a through hole, filling the through hole with metal nano ink, and curing the ink. It is formed by. The metal nano ink is, for example, a copper nano ink. In the case of this example, every time the first substrate layer 1 (1) to the sixth substrate layer 1 (6) are formed, a portion such as an etching resist is formed in the through hole forming portion in the same plane as those layers. After printing the cavity-forming ink, forming the first to sixth cavity layers simultaneously with the formation of the first to sixth substrate layers, and curing the obtained laminate, the first to sixth cavities are formed. Through-holes were formed by selectively removing the layer by etching. In the case of this example, since the through hole is formed by combining the oblique through electrode 1B, the through hole formed obliquely to the through hole formed perpendicular to the substrate 1 as understood from the figure. Two types of holes were prepared. The through holes formed obliquely indicate that the wiring pattern can be formed by any design according to the present invention.

配線基板10は、その上面に電子部品(本例では、LSIチップ)20を搭載している。LSIチップ20は、配線基板10に予め形成された電極11のところで、はんだバンプ(例えば、Pb/Sn)21を介して搭載されている。電極11は、貫通電極1Bの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で、例えば銅めっきなどによって形成してもよい。また、配線基板10は、その下面に電極12を有している。電極12は、貫通電極1Bの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で、例えば銅めっきなどによって形成してもよい。   The wiring board 10 has an electronic component (in this example, an LSI chip) 20 mounted on the upper surface thereof. The LSI chip 20 is mounted via solder bumps (for example, Pb / Sn) 21 at the electrodes 11 formed in advance on the wiring board 10. The electrode 11 may be formed from the metal nano ink simultaneously with the formation of the through electrode 1B, or may be formed in another process, for example, by copper plating. Moreover, the wiring board 10 has an electrode 12 on its lower surface. The electrode 12 may be formed from the metal nano ink simultaneously with the formation of the through electrode 1B, or may be formed by another process, for example, by copper plating.

図3は、本発明による配線基板のもう1つの例を示した断面図である。配線基板10は、絶縁性の材料からなる基板1と、導体金属を充填された貫通孔、すなわち、貫通電極1Bとを備えている。この配線基板10において、基板1は、図2を参照して先に説明した例と同様に、絶縁性材料からなる基板形成性インク、すなわち、絶縁性インク1Aを繰り返し印刷することにより形成されたものであり、図示されないが、複数の基板層の積層体からなる。また、貫通電極1Bは、除去可能なキャビティ形成性インクを貫通孔の形成部位に印刷し、さらにそれを除去して貫通孔を形成した後、その貫通孔に金属ナノインクを充填し、硬化させることによって形成されたものである。本例の場合も、それぞれの基板層を形成する度ごとに、その層と同一平面において貫通孔の形成部位に例えばエッチングレジストのようなキャビティ形成性インクを印刷し、それぞれの基板層の形成と同時にその基板層に対応したキャビティ層を形成し、得られた積層体を硬化させた後、キャビティ層のみをエッチングによって選択的に除去することによって貫通孔を形成している。また、本例の場合、貫通孔は、基板1に対して垂直に形成したものではなく、所望とする配線パターンに応じて、一方の貫通孔は斜めに段差を設けて、他方の貫通孔は螺旋状に、それぞれ形成している。すなわち、本例のような手法を採用することによって、配線や貫通電極の形状を任意に変更することができ、設計の自由度が格段に増加する。   FIG. 3 is a sectional view showing another example of the wiring board according to the present invention. The wiring board 10 includes a substrate 1 made of an insulating material and a through hole filled with a conductive metal, that is, a through electrode 1B. In this wiring board 10, the board 1 is formed by repeatedly printing a board-forming ink made of an insulating material, that is, an insulating ink 1A, as in the example described above with reference to FIG. Although not shown, it is composed of a laminate of a plurality of substrate layers. Further, the through electrode 1B is formed by printing a removable cavity-forming ink on a through hole forming portion, further removing it to form a through hole, filling the through hole with metal nano ink, and curing the ink. It is formed by. Also in this example, each time a substrate layer is formed, a cavity-forming ink such as an etching resist is printed on the through-hole formation portion in the same plane as that layer, and each substrate layer is formed. At the same time, a cavity layer corresponding to the substrate layer is formed, the obtained laminate is cured, and then only the cavity layer is selectively removed by etching to form a through hole. Further, in the case of this example, the through hole is not formed perpendicular to the substrate 1, but according to the desired wiring pattern, one through hole is provided with a step and the other through hole is Each is formed in a spiral shape. That is, by adopting the method as in this example, the shape of the wiring and the through electrode can be arbitrarily changed, and the degree of freedom of design is greatly increased.

配線基板10は、その上面に電子部品(本例では、LSIチップ)20を搭載している。LSIチップ20は、配線基板10に予め形成された電極11のところで、はんだバンプ(例えば、Pb/Sn)21を介して搭載されている。電極11は、貫通電極1Bの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。また、配線基板10は、その下面に電極12を有している。電極12は、貫通電極1Bの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。さらに、図示の電極12にははんだバンプ(例えば、Pb/Sn)13も備わっている。   The wiring board 10 has an electronic component (in this example, an LSI chip) 20 mounted on the upper surface thereof. The LSI chip 20 is mounted via solder bumps (for example, Pb / Sn) 21 at the electrodes 11 formed in advance on the wiring board 10. The electrode 11 may be formed from the metal nano ink simultaneously with the formation of the through electrode 1B, or may be formed by copper plating or the like in another process. Moreover, the wiring board 10 has an electrode 12 on its lower surface. The electrode 12 may be formed from the metal nano ink simultaneously with the formation of the through electrode 1B, or may be formed by copper plating or the like in another process. Further, the illustrated electrode 12 is also provided with a solder bump (for example, Pb / Sn) 13.

図4は、本発明による配線基板のさらにもう1つの例を示した断面図である。配線基板10は、絶縁性の材料からなる基板1と、導体金属を充填された貫通孔、すなわち、貫通電極1Bとを備えている。この配線基板10において、基板1は、図2を参照して先に説明した例と同様に、絶縁性材料からなる基板形成性インク、すなわち、絶縁性インク1Aを繰り返し印刷することにより形成されたものであり、図示されないが、複数の基板層の積層体からなる。また、貫通電極1Bは、除去可能なキャビティ形成性インクを貫通孔の形成部位に印刷し、さらにそれを除去して貫通孔を形成した後、その貫通孔に金属ナノインクを充填し、硬化させることによって形成されたものである。本例の場合も、それぞれの基板層を形成する度ごとに、その層と同一平面において貫通孔の形成部位に例えばエッチングレジストのようなキャビティ形成性インクを印刷し、それぞれの基板層の形成と同時にその基板層に対応したキャビティ層を形成し、得られた積層体を硬化させた後、キャビティ層のみをエッチングによって選択的に除去することによって貫通孔を形成している。但し、本例の場合、配線基板10の内部に電子部品(本例では、チップキャパシタ)30が内蔵されている。チップキャパシタ30は、本例の場合、基板1の形成を2段階で実施することによって、配線基板10の所望の位置に容易に組み込むことができる。すなわち、第1の基板を作製し、その基板の上にチップキャパシタ30を搭載する。内層配線1Cは、第1の基板の貫通配線1Bの形成と同時に形成することができる。次いで、チップキャパシタ30を搭載した後の第1の基板の上に、第1の基板の作製と同様な手法によって第2の基板を作製する。なお、図では1個のチップキャパシタ30が内蔵されているが、内蔵される電子部品の種類や数は限定されるものではない。   FIG. 4 is a sectional view showing still another example of the wiring board according to the present invention. The wiring board 10 includes a substrate 1 made of an insulating material and a through hole filled with a conductive metal, that is, a through electrode 1B. In this wiring board 10, the board 1 is formed by repeatedly printing a board-forming ink made of an insulating material, that is, an insulating ink 1A, as in the example described above with reference to FIG. Although not shown, it is composed of a laminate of a plurality of substrate layers. Further, the through electrode 1B is formed by printing a removable cavity-forming ink on a through hole forming portion, further removing it to form a through hole, filling the through hole with metal nano ink, and curing the ink. It is formed by. Also in this example, each time a substrate layer is formed, a cavity-forming ink such as an etching resist is printed on the through-hole formation portion in the same plane as that layer, and each substrate layer is formed. At the same time, a cavity layer corresponding to the substrate layer is formed, the obtained laminate is cured, and then only the cavity layer is selectively removed by etching to form a through hole. However, in this example, an electronic component (in this example, a chip capacitor) 30 is built in the wiring board 10. In the case of this example, the chip capacitor 30 can be easily incorporated into a desired position of the wiring substrate 10 by forming the substrate 1 in two stages. That is, a first substrate is manufactured, and the chip capacitor 30 is mounted on the substrate. The inner layer wiring 1C can be formed simultaneously with the formation of the through wiring 1B of the first substrate. Next, a second substrate is manufactured on the first substrate after mounting the chip capacitor 30 by a method similar to the manufacturing of the first substrate. Although one chip capacitor 30 is built in the figure, the type and number of built-in electronic components are not limited.

配線基板10は、その上面に電子部品(本例では、LSIチップ)20を搭載している。LSIチップ20は、配線基板10に予め形成された電極11のところで、はんだバンプ(例えば、Pb/Sn)21を介して搭載されている。電極11は、貫通電極1Bの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。また、配線基板10は、その下面に電極12を有している。電極12は、貫通電極1Bの形成と同時に金属ナノインクから形成してもよく、さもなければ、別の工程で銅めっきなどによって形成してもよい。さらに、図示の電極12にははんだバンプ(例えば、Pb/Sn)13も備わっている。   The wiring board 10 has an electronic component (in this example, an LSI chip) 20 mounted on the upper surface thereof. The LSI chip 20 is mounted via solder bumps (for example, Pb / Sn) 21 at the electrodes 11 formed in advance on the wiring board 10. The electrode 11 may be formed from the metal nano ink simultaneously with the formation of the through electrode 1B, or may be formed by copper plating or the like in another process. Moreover, the wiring board 10 has an electrode 12 on its lower surface. The electrode 12 may be formed from the metal nano ink simultaneously with the formation of the through electrode 1B, or may be formed by copper plating or the like in another process. Further, the illustrated electrode 12 is also provided with a solder bump (for example, Pb / Sn) 13.

さらに具体的に説明すると、図2に示したタイプの配線基板10は、例えば、図5〜図9に順を追って示すような手法によって有利に製造することができる。なお、図5(A)は、図5(B)の線分A−Aに沿った断面図であり、また、図6(A)は、図6(B)の線分A−Aに沿った断面図である。   More specifically, the wiring board 10 of the type shown in FIG. 2 can be advantageously manufactured by a technique as shown in order in FIGS. 5A is a cross-sectional view taken along the line AA in FIG. 5B, and FIG. 6A is taken along the line AA in FIG. 6B. FIG.

まず、図5(A)に示されるように、配線基板の作製中に基盤として使用し、配線基板の完成後に取り除く仮の支持体として、銅板31を用意する。銅板31の大きさは、任意に変更可能である。例えば、銅板31の大きさは、配線基板の1個分の面積にほぼ同じ大きさであってもよく、さもなければ、もしも複数個の配線基板を一括して製造することを意図するのであれば、それらの配線基板の合計面積にほぼ同じ大きさであってもよい。   First, as shown in FIG. 5A, a copper plate 31 is prepared as a temporary support that is used as a base during the production of a wiring board and is removed after the wiring board is completed. The size of the copper plate 31 can be arbitrarily changed. For example, the size of the copper plate 31 may be approximately the same size as the area of one wiring board, or it is intended to manufacture a plurality of wiring boards at once. For example, it may be approximately the same size as the total area of those wiring boards.

次いで、用意した銅板31の上に第1の基板層1(1)を形成する。本例の場合、絶縁性のインク(ソルダーレジスト)1aをインクジェットプリンタで予め定められたパターンで印刷して第1の基板層1(1)を形成した。なお、図ではインクジェットプリンタのヘッド32が1個しか示されていないが、実際には、短時間で印刷を完了するとともに、以下に説明するが、キャビティ形成性インクも平行して、ほぼ同時に印刷するため、2個以上のインクジェットヘッドを使用するのが有利である。   Next, the first substrate layer 1 (1) is formed on the prepared copper plate 31. In the case of this example, the first substrate layer 1 (1) was formed by printing an insulating ink (solder resist) 1a with an ink jet printer in a predetermined pattern. Although only one head 32 of the ink jet printer is shown in the figure, in actuality, printing is completed in a short time and, as will be described below, the cavity-forming ink is also printed almost simultaneously in parallel. Therefore, it is advantageous to use two or more inkjet heads.

本例の場合、2個のインクジェットヘッド32を使用して、ソルダーレジストの印刷と同時に、エッチング可能なキャビティ形成性インク(エッチングレジスト)を印刷し、第1のキャビティ層1bを形成する。第1のキャビティ層1bは、図から理解される通り、貫通孔の形成が予定されている部位(ソルダーレジストが印刷されない領域)に形成される。なお、エッチングレジストの印刷は、上記したように、ソルダーレジストの印刷とほぼ同時に実施するのが好ましいが、必要ならば、第1の基板層1(1)の形成段階において、ソルダーレジストを印刷する前あるいはその後に実施してもよい。   In the case of this example, the cavity forming ink (etching resist) that can be etched is printed simultaneously with the printing of the solder resist using the two inkjet heads 32 to form the first cavity layer 1b. As can be understood from the drawing, the first cavity layer 1b is formed in a portion where a through hole is to be formed (a region where the solder resist is not printed). As described above, it is preferable to print the etching resist almost simultaneously with the printing of the solder resist. However, if necessary, the solder resist is printed in the step of forming the first substrate layer 1 (1). It may be carried out before or after.

ソルダーレジスト及びエッチングレジストの印刷が完了した後、まだ未硬化の状態にあるこれらのレジストを同時に硬化させる。本例の場合、どちらのレジストも紫外線硬化型であったので、予め定められた量の紫外線を照射して両者を一括して硬化させた。図示のように、第1のキャビティ層1bを貫通孔形成部位に組み込んだ、ソルダーレジスト1aからなる第1の基板層1(1)が得られる。なお、第1の基板層1(1)の厚さは、約3〜10μmである。   After the printing of the solder resist and the etching resist is completed, these resists that are still uncured are simultaneously cured. In the case of this example, since both resists were ultraviolet curable, both were cured at once by irradiating a predetermined amount of ultraviolet rays. As shown in the figure, a first substrate layer 1 (1) made of a solder resist 1a, in which the first cavity layer 1b is incorporated in the through hole forming portion, is obtained. The thickness of the first substrate layer 1 (1) is about 3 to 10 μm.

第1の基板層1(1)の形成が完了した後、ソルダーレジスト及びエッチングレジストの印刷パターンを変更する違いを除いて、上記と同様な手法に従ってソルダーレジスト及びエッチングレジストを印刷し、第2、第3、・・・の基板層を順次形成する。本例の場合、図示される通り、合計6層の基板層、すなわち、第1の基板層1(1)〜第6の基板層1(6)の積層体を形成した。なお、この積層体は、最終的な基板の形態に至っていないので、本発明では特に「基板前駆体」と呼ぶ。   After the formation of the first substrate layer 1 (1) is completed, the solder resist and the etching resist are printed according to the same method as described above except for the difference in changing the printing pattern of the solder resist and the etching resist, Third,... Substrate layers are sequentially formed. In the case of this example, as illustrated, a total of six substrate layers, that is, a laminate of the first substrate layer 1 (1) to the sixth substrate layer 1 (6) was formed. In addition, since this laminated body has not arrived at the form of the final board | substrate, in this invention, it calls a "substrate precursor" especially.

次いで、得られた基板前駆体から、第1〜第6のキャビティ層1bを構成するエッチングレジストを選択的に除去する。本例では、エッチングレジストに見合ったエッチング液を用意し、ウエットエッチングによりエッチングレジストを除去した。図7に示されるように、レジスト残渣を残すことなく貫通孔1Cが得られた。   Next, the etching resist constituting the first to sixth cavity layers 1b is selectively removed from the obtained substrate precursor. In this example, an etching solution corresponding to the etching resist was prepared, and the etching resist was removed by wet etching. As shown in FIG. 7, the through hole 1C was obtained without leaving a resist residue.

引き続いて、図8に示されるように、基板前駆体の開口部1Cに金属ナノインクを充填する。本例では、金属ナノインクとして銅ナノインクを使用し、このインクを、2個のヘッド33を有するインクジェットプリンタで開口部1Cに流し込んだ。また、本例では、開口部における銅ナノインクの充填及び加熱(銅の焼結)を複数回に分けて実施し、開口部1C内に金属層1Bを所望の厚さで充填した。   Subsequently, as shown in FIG. 8, the metal nano-ink is filled in the opening 1C of the substrate precursor. In this example, copper nano ink was used as the metal nano ink, and this ink was poured into the opening 1 </ b> C by an ink jet printer having two heads 33. In this example, filling and heating (copper sintering) of the copper nano ink in the opening were performed in a plurality of times, and the metal layer 1B was filled in the opening 1C with a desired thickness.

上記のような一連の処理工程を経て、図9に示されるように、貫通電極1Bが形成された積層構造をもった配線基板(ソルダーレジストの硬化積層体からなる配線基板)10が得られた。この配線基板10には、先に図2を参照して説明したように、LSIチップやその他の電子部品を搭載することができる。   Through a series of processing steps as described above, as shown in FIG. 9, a wiring board (wiring board made of a cured layer of solder resist) 10 having a laminated structure in which through electrodes 1B are formed was obtained. . As described above with reference to FIG. 2, an LSI chip and other electronic components can be mounted on the wiring board 10.

図4に示したチップキャパシタ内蔵タイプの配線基板10も、上記した図2の配線基板10の製造方法と同様な方法によって製造することができる。以下、チップキャパシタ内蔵配線基板10の製造方法を、図10を参照して説明する。   The chip capacitor built-in type wiring substrate 10 shown in FIG. 4 can also be manufactured by a method similar to the method of manufacturing the wiring substrate 10 of FIG. Hereinafter, a method of manufacturing the chip capacitor built-in wiring board 10 will be described with reference to FIG.

まず、図10(A)に示されるように、銅板31の上に第1の基板層1(1)及び第2の基板層1(2)を順次形成する。本例の場合、絶縁性のインク(ソルダーレジスト)1aをインクジェットプリンタで印刷してこれらの基板層を形成した。また、これらの基板層の形成と同時に、エッチング可能なキャビティ形成性インク(エッチングレジスト)をインクジェットプリンタで印刷し、第1及び第2のキャビティ層1bを形成した。なお、第2のキャビティ層の形成では、貫通電極と同時に内層配線を形成するため、エッチングレジストの印刷パターンを図示のように変更した。また、それぞれの基板層の形成において、ソルダーレジスト及びエッチングレジストの印刷が完了した後、まだ未硬化の状態にあるこれらのレジストを紫外線照射により硬化させた。図示のように、第1のキャビティ層1bを貫通孔形成部位に組み込んだ、ソルダーレジスト1aからなる第1の基板層1(1)と、第1のキャビティ層1bを貫通孔形成部位及び内層配線形成部位に組み込んだ、ソルダーレジスト1aからなる第2の基板層1(2)とを備えた第1の基板前駆体が得られた。   First, as shown in FIG. 10A, a first substrate layer 1 (1) and a second substrate layer 1 (2) are sequentially formed on a copper plate 31. In the case of this example, an insulating ink (solder resist) 1a was printed by an ink jet printer to form these substrate layers. Simultaneously with the formation of these substrate layers, an etchable cavity-forming ink (etching resist) was printed with an inkjet printer to form the first and second cavity layers 1b. In the formation of the second cavity layer, the printing pattern of the etching resist was changed as shown in the drawing in order to form the inner layer wiring simultaneously with the through electrode. Further, in the formation of each substrate layer, after the printing of the solder resist and the etching resist was completed, these uncured resists were cured by ultraviolet irradiation. As shown in the figure, a first substrate layer 1 (1) made of a solder resist 1a in which a first cavity layer 1b is incorporated in a through hole forming portion, and the first cavity layer 1b is formed in a through hole forming portion and an inner layer wiring. A first substrate precursor provided with the second substrate layer 1 (2) made of the solder resist 1a incorporated in the formation site was obtained.

次いで、得られた第1の基板前駆体から、第1及び第2のキャビティ層1bを構成するエッチングレジストを選択的に除去する。本例では、ウエットエッチングによりエッチングレジストを除去した。このようにして第1の基板前駆体の貫通孔形成部位及び内層配線形成部位に開口部を形成した後、図10(B)に示されるように、第1の基板前駆体の開口部に金属ナノインクを充填する。本例では、金属ナノインクとして銅ナノインクを使用し、このインクをインクジェットプリンタ(図示せず)で開口部に流し込んだ。その後、銅ナノインクを加熱し、インク中の銅を焼結させた。   Next, the etching resist constituting the first and second cavity layers 1b is selectively removed from the obtained first substrate precursor. In this example, the etching resist was removed by wet etching. After the openings are formed in the through hole forming portion and the inner layer wiring forming portion of the first substrate precursor in this way, as shown in FIG. 10 (B), a metal is formed in the opening of the first substrate precursor. Fill with nano ink. In this example, copper nano ink was used as the metal nano ink, and this ink was poured into the opening by an ink jet printer (not shown). Thereafter, the copper nano ink was heated to sinter copper in the ink.

引き続いて、図10(C)に示されるように、第1の基板前駆体の上にAuバンプ(図示せず)を介してチップキャパシタ30を搭載した。なお、Auバンプは、銅ナノインク由来の内層配線(銅)を介して貫通電極(銅)1Bに接続されている。   Subsequently, as shown in FIG. 10C, a chip capacitor 30 was mounted on the first substrate precursor via Au bumps (not shown). The Au bump is connected to the through electrode (copper) 1B through an inner layer wiring (copper) derived from copper nano ink.

上記のようにしてチップキャパシタ30を搭載した第1の基板前駆体を形成した後、図10(C)に示されるように、第3の基板層1(3)〜第6の基板層1(6)の積層体らなる第2の基板前駆体を形成する。第2の基板前駆体の形成は、上記した第1の基板前駆体の形成と同様に、ソルダーレジスト及びエッチングレジストの印刷及び硬化の工程を反復することによって実施することができる。   After forming the first substrate precursor on which the chip capacitor 30 is mounted as described above, as shown in FIG. 10C, the third substrate layer 1 (3) to the sixth substrate layer 1 ( A second substrate precursor comprising the laminate of 6) is formed. The formation of the second substrate precursor can be performed by repeating the steps of printing and curing the solder resist and the etching resist in the same manner as the formation of the first substrate precursor described above.

上記のようにして第2の基板前駆体を作製した後、第3〜第6のキャビティ層1bを構成するエッチングレジストを選択的に除去する。次いで、第2の基板前駆体に形成された開口部に、第1の基板前駆体の場合と同様に、銅ナノインクをインクジェットプリンタで流し込み、さらに加熱(銅の焼結)する。図10(E)に示されるように、貫通電極1Bが形成されかつチップキャパシタ30を内蔵した、積層構造をもった配線基板(ソルダーレジストの硬化積層体からなる配線基板)10が得られる。   After the second substrate precursor is produced as described above, the etching resist constituting the third to sixth cavity layers 1b is selectively removed. Next, as in the case of the first substrate precursor, copper nano ink is poured into the opening formed in the second substrate precursor with an ink jet printer, and further heated (copper sintering). As shown in FIG. 10E, a wiring board (wiring board made of a hardened layer of solder resist) 10 having a laminated structure in which the through electrode 1B is formed and the chip capacitor 30 is embedded is obtained.

引き続いて、図10(E)に示されるように、チップキャパシタ30を内蔵した配線基板1にLSIチップ20を搭載する。本例の場合、はんだバンプ(Pb/Sn)21を介してLSIチップ20を搭載した。最後に、不要となった仮の支持体(銅板)31をエッチングによって除去したところ、図10(F)に示されるように、目的とする構造をもったデバイスが得られた。   Subsequently, as shown in FIG. 10E, the LSI chip 20 is mounted on the wiring substrate 1 in which the chip capacitor 30 is built. In the case of this example, the LSI chip 20 is mounted via the solder bump (Pb / Sn) 21. Finally, when the unnecessary temporary support (copper plate) 31 was removed by etching, a device having a target structure was obtained as shown in FIG. 10 (F).

従来の配線基板の一例を示した断面図である。It is sectional drawing which showed an example of the conventional wiring board. 本発明による配線基板の好ましい1形態を示した断面図である。It is sectional drawing which showed one preferable form of the wiring board by this invention. 本発明による配線基板のもう1つの好ましい形態を示した断面図である。It is sectional drawing which showed another preferable form of the wiring board by this invention. 本発明による配線基板のさらにもう1つの好ましい形態を示した断面図である。It is sectional drawing which showed another preferable form of the wiring board by this invention. 図2の配線基板の製造プロセス(その1)を順を追って示した断面図である。FIG. 3 is a cross-sectional view sequentially showing a manufacturing process (part 1) of the wiring board of FIG. 2; 図2の配線基板の製造プロセス(その2)を順を追って示した断面図である。FIG. 3 is a cross-sectional view illustrating a manufacturing process (part 2) of the wiring board of FIG. 2 in order. 図2の配線基板の製造プロセス(その3)を順を追って示した断面図である。FIG. 3 is a cross-sectional view illustrating a manufacturing process (part 3) of the wiring board of FIG. 2 in order. 図2の配線基板の製造プロセス(その4)を順を追って示した断面図である。FIG. 3 is a cross-sectional view illustrating a manufacturing process (part 4) of the wiring board of FIG. 2 in order. 図2の配線基板の製造プロセス(その5)を順を追って示した断面図である。FIG. 3 is a cross-sectional view illustrating a manufacturing process (part 5) of the wiring board of FIG. 2 in order. 図4の配線基板の製造プロセスを順を追って示した断面図である。FIG. 5 is a cross-sectional view illustrating the manufacturing process of the wiring board of FIG. 4 in order.

符号の説明Explanation of symbols

1 基板
10 配線基板
20 LSIチップ
30 チップキャパシタ
31 支持体
32 インクジェットヘッド
33 インクジェットヘッド
1 Substrate 10 Wiring Board 20 LSI Chip 30 Chip Capacitor 31 Support 32 Inkjet Head 33 Inkjet Head

Claims (12)

絶縁性の材料からなる基板と、該基板に形成されたビア及び(又は)貫通孔とを備えた配線基板であって、
前記基板が、絶縁性材料からなる基板形成性インクを繰り返し印刷することにより形成された少なくとも2層の絶縁性材料の層の積層体からなり、かつ
前記ビア及び(又は)貫通孔が、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、前記ビア及び(又は)貫通孔の形成部位に印刷されたキャビティ形成性インクを前記積層体の完成後に除去することによって形成されたものであることを特徴とする配線基板。
A wiring board comprising a substrate made of an insulating material, and vias and / or through holes formed in the substrate,
The substrate is made of a laminate of at least two layers of insulating material formed by repeatedly printing a substrate-forming ink made of an insulating material, and the via and / or the through-hole has the insulating material. Each time the layer of the conductive material is formed, it is formed by removing the cavity-forming ink printed on the via and / or through-hole formation site in the same plane as the layer of the insulating material after completion of the laminate. A wiring board characterized by being made.
前記基板形成性インクが、ソルダーレジスト又は絶縁性樹脂を含むことを特徴とする請求項1に記載の配線基板。   The wiring board according to claim 1, wherein the substrate-forming ink contains a solder resist or an insulating resin. 前記キャビティ形成性インクが、エッチングレジストを含むことを特徴とする請求項1又は2に記載の配線基板。   The wiring board according to claim 1, wherein the cavity-forming ink contains an etching resist. 前記基板形成性インク及び前記キャビティ形成性インクが、所望とする配線デザインに応じて異なる印刷パターンで印刷されたものであることを特徴とする請求項1〜3のいずれか1項に記載の配線基板。   The wiring according to claim 1, wherein the substrate-forming ink and the cavity-forming ink are printed with different print patterns according to a desired wiring design. substrate. 前記基板形成性インク及び前記キャビティ形成性インクが、それぞれインクジェット法を用いて印刷されたものであることを特徴とする請求項1〜4のいずれか1項に記載の配線基板。   The wiring board according to claim 1, wherein the substrate-forming ink and the cavity-forming ink are each printed using an inkjet method. 前記ビア及び(又は)貫通孔が、その内壁面において少なくとも、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インクの印刷によって形成された配線パターン層をさらに有していることを特徴とする請求項1〜5のいずれか1項に記載の配線基板。   The via and / or the through-hole further has a wiring pattern layer formed by printing a conductive ink containing at least a conductive metal fine particle having a nano-size particle diameter on the inner wall surface thereof. The wiring board according to claim 1, wherein: 前記導電性インクが、インクジェット法を用いて印刷されたものであることを特徴とする請求項6に記載の配線基板。   The wiring board according to claim 6, wherein the conductive ink is printed using an inkjet method. 前記基板が、その少なくとも一方の表面及び(又は)内部に配線パターン層をさらに有していることを特徴とする請求項1〜7のいずれか1項に記載の配線基板。   The wiring board according to claim 1, further comprising a wiring pattern layer on at least one surface and / or inside thereof. 絶縁性の材料からなる基板と、該基板に形成されたビア及び(又は)貫通孔とを備えた配線基板を製造する方法であって、
前記基板を、配線基板の完成後に取り除かれる仮の支持体の上で絶縁性材料からなる基板形成性インクを繰り返し印刷することにより、少なくとも2層の絶縁性材料の層の積層体の形で形成すること、及び
前記ビア及び(又は)貫通孔を、前記絶縁性材料の層の形成の都度、絶縁性材料の層と同一平面において、キャビティ形成性インクを前記ビア及び(又は)貫通孔の形成部位に印刷しかつその印刷物を、前記積層体の完成後、その積層体から除去することによって形成すること
を特徴とする配線基板の製造方法。
A method of manufacturing a wiring board comprising a substrate made of an insulating material, and vias and / or through holes formed in the substrate,
The substrate is formed in the form of a laminate of at least two layers of insulating material by repeatedly printing substrate forming ink made of insulating material on a temporary support that is removed after completion of the wiring substrate. And forming the via and / or the through hole in the same plane as the layer of the insulating material and forming the via and / or the through hole in the same plane as the layer of the insulating material. A method of manufacturing a wiring board, comprising: printing on a part and forming the printed material by removing the printed material from the laminated body after the laminated body is completed.
前記基板形成性インク及び前記キャビティ形成性インクを、それぞれ、インクジェット法を用いて印刷することを特徴とする請求項9に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 9, wherein the substrate-forming ink and the cavity-forming ink are each printed using an inkjet method. 前記ビア及び(又は)貫通孔の内壁面に、ナノサイズの粒径をもった導電性金属の微粒子を含む導電性インクを印刷することによって配線パターン層を形成する工程をさらに含むことを特徴とする請求項9又は10に記載の配線基板の製造方法。   The method further includes the step of forming a wiring pattern layer by printing conductive ink containing conductive metal fine particles having a nano-size particle size on the inner wall surface of the via and / or the through-hole. The manufacturing method of the wiring board of Claim 9 or 10. 前記導電性インクをインクジェット法を用いて印刷することを特徴とする請求項11に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 11, wherein the conductive ink is printed using an inkjet method.
JP2005251608A 2005-08-31 2005-08-31 Wiring board and its manufacturing method Pending JP2007067189A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005251608A JP2007067189A (en) 2005-08-31 2005-08-31 Wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005251608A JP2007067189A (en) 2005-08-31 2005-08-31 Wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007067189A true JP2007067189A (en) 2007-03-15

Family

ID=37929024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005251608A Pending JP2007067189A (en) 2005-08-31 2005-08-31 Wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007067189A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074645A (en) * 2010-09-30 2012-04-12 Seiko Instruments Inc Package, package manufacturing method and piezoelectric vibrator
JP2015076436A (en) * 2013-10-07 2015-04-20 日本特殊陶業株式会社 Wiring board and manufacturing method of the same
JP2015159277A (en) * 2014-01-23 2015-09-03 パナソニック株式会社 Manufacturing method of electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229549A (en) * 1985-04-05 1986-10-13 松下電器産業株式会社 Manufacture of ceramic multilayer wiring substrate
JPH11163499A (en) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd Printed wiring board and manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229549A (en) * 1985-04-05 1986-10-13 松下電器産業株式会社 Manufacture of ceramic multilayer wiring substrate
JPH11163499A (en) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd Printed wiring board and manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074645A (en) * 2010-09-30 2012-04-12 Seiko Instruments Inc Package, package manufacturing method and piezoelectric vibrator
JP2015076436A (en) * 2013-10-07 2015-04-20 日本特殊陶業株式会社 Wiring board and manufacturing method of the same
JP2015159277A (en) * 2014-01-23 2015-09-03 パナソニック株式会社 Manufacturing method of electronic device

Similar Documents

Publication Publication Date Title
US9253882B2 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP4538486B2 (en) Multilayer substrate and manufacturing method thereof
TWI296843B (en) A method for manufacturing a coreless package substrate
US7754598B2 (en) Method for manufacturing coreless packaging substrate
JP2008300636A (en) Printed wiring board, its manufacturing method, electronic component housing board using the printed wiring board and its manufacturing method
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
JP2007324559A (en) Multilayer circuit board with fine pitch and fabricating method thereof
JP6467814B2 (en) Wiring substrate manufacturing method and semiconductor device manufacturing method
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
KR100619348B1 (en) Method for manufacturing package substrate using a electroless Ni plating
JP5261756B1 (en) Multilayer wiring board
JP6881889B2 (en) An electronic package with a given via pattern and how to manufacture and use it
JP2004193292A (en) Through-hole wiring board and its manufacturing method
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
JP2007067189A (en) Wiring board and its manufacturing method
US20120266463A1 (en) Method for manufacturing printed circuit board
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
KR100777021B1 (en) Method for creating of micro via hole and pcb appling this method
JP2008016805A (en) Printed circuit board, and method of manufacturing the same
JP4282161B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2006261187A (en) Method of manufacturing substrate with built-in component
JP2011222962A (en) Print circuit board and method of manufacturing the same
JP5439165B2 (en) Multilayer wiring board and manufacturing method thereof
JP4806926B2 (en) Manufacturing method of electronic component mounting apparatus
WO2018047612A1 (en) Component-incorporated substrate and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412