JP2012070319A - 画像処理方法、画像処理装置及び画像処理プログラム - Google Patents

画像処理方法、画像処理装置及び画像処理プログラム Download PDF

Info

Publication number
JP2012070319A
JP2012070319A JP2010215144A JP2010215144A JP2012070319A JP 2012070319 A JP2012070319 A JP 2012070319A JP 2010215144 A JP2010215144 A JP 2010215144A JP 2010215144 A JP2010215144 A JP 2010215144A JP 2012070319 A JP2012070319 A JP 2012070319A
Authority
JP
Japan
Prior art keywords
defective pixel
pixel
defective
threshold
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010215144A
Other languages
English (en)
Other versions
JP2012070319A5 (ja
Inventor
Masaji Tamura
正司 田村
Norihiro Matoba
成浩 的場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010215144A priority Critical patent/JP2012070319A/ja
Publication of JP2012070319A publication Critical patent/JP2012070319A/ja
Publication of JP2012070319A5 publication Critical patent/JP2012070319A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】静的補正用の欠陥画素アドレスメモリを増大させることなく、かつ、欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を生じることのない画像処理方法を得る。
【解決手段】欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値に対して、第一のしきい値と第一のしきい値より大きい第二のしきい値とによって欠陥画素検出対象画素が欠陥画素であるか否かを判定する(ステップST1〜ST6)。次に、差分絶対値が、第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、差分絶対値が第二のしきい値より大きい場合は動的補正を行う画素として判定する(ステップST8〜ST12)。
【選択図】図2

Description

本発明は、CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)等のイメージセンサにおける欠陥画素の補正を行うための画像処理方法、画像処理装置及び画像処理プログラムに関する。
ビデオカメラやデジタルスチルカメラ等の撮影機器では、CCDやCMOS等のイメージセンサが一般的に使用されている。イメージセンサでは、光電変換を行う数百万から数千万個の受光素子が2次元的に配置されており、製造工程に起因して入射光を正しく光電変換できない受光素子が少なからず含まれている。これらを欠陥画素と呼び、大別して受光素子に塵などが付着して入射光が遮られる「黒キズ」と、受光素子上に形成されるカラーマイクロフィルムやマイクロレンズの欠損に起因して常時点灯状態となる「白キズ」に分類される。
欠陥画素を撮影機器内で補正する方法として、工場出荷時に予め欠陥画素の位置(アドレス)をメモリしておき撮影時に欠陥画素を近傍画素値で置き換える静的補正方法と、撮影時に画像処理で画像データから欠陥画素を検出し補正する動的補正方法に分類される。静的補正では撮影した絵柄に依存せず常時安定した欠陥画素補正が可能である反面、イメージセンサの高画素化に伴い増加する欠陥画素アドレスを保持しておくメモリ量が増大するため、撮影機器のコストが上昇する課題がある。また、動的補正では、撮影した画像毎に欠陥画素を検出し補正するため、静的補正に比べて省メモリに構成できる一方で、周辺画素の特徴と比較して異なる明るさを持つ画素が欠陥画素であるか被写体として映っている点であるかは厳密には区別できないため、動的補正の結果、一部の欠陥画素が被写体であると判定されて消え残ったり、被写体の一部が欠陥画素と判定されて誤って補正され消失することで画像の解像度が低下するなどの課題がある。
そこで、これらの課題に対処するため、工場出荷時にイメージセンサをテストし、欠陥画素であるか否かを検出し、欠陥画素の分布形状から静的補正で補正可能なパターンであれば欠陥画素アドレスメモリに欠陥画素として登録し撮影時に静的補正を実施し、それ以外の欠陥画素は動的補正を行うように構成し、補正可能な欠陥画素の総数を極力減らさずに省メモリ化を図るようにしたものがあった(例えば、特許文献1参照)。
特開2009−130553号公報
しかしながら、上記従来の画像処理方法では、動的補正のデメリットである欠陥画素の補正漏れや被写体の解像度低下といった問題が解消されないという課題があった。
この発明は上記のような課題を解決するためになされたもので、静的補正用の欠陥画素アドレスメモリを増大させることなく、かつ、欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を生じることのない画像処理方法、画像処理装置及び画像処理プログラムを得ることを目的とする。
この発明に係る画像処理方法は、欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値に対して、第一のしきい値と第一のしきい値より大きい第二のしきい値とによって欠陥画素検出対象画素が欠陥画素であるか否かを判定する欠陥画素判定ステップと、差分絶対値が、第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、差分絶対値が第二のしきい値より大きい場合は動的補正を行う画素として判定する登録画素判定ステップとを備えたものである。
この発明の画像処理方法は、不明瞭な欠陥画素を静的補正の対象として欠陥画素アドレスメモリに登録し、明瞭な欠陥画素を動的補正の対象と判定するようにしたので、静的補正用の欠陥画素アドレスメモリを省メモリ化でき、かつ、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
この発明の実施の形態1による画像処理装置を示す構成図である。 この発明の実施の形態1による画像処理方法を示すフローチャートである。 この発明の実施の形態1による画像処理方法における二つのしきい値と欠陥画素レベルの判定内容を示す説明図である。 この発明の実施の形態1による画像処理方法におけるN枚目の欠陥画素アドレスメモリの内容を示す説明図である。 この発明の実施の形態1による画像処理方法における連キズ検出の概念を示す説明図である。 この発明の実施の形態1による画像処理方法における二つの画像の欠陥画素アドレスの合成と登録の有無を示す説明図である。 この発明の実施の形態1による画像処理方法の他の例を示すフローチャートである。 この発明の実施の形態1による画像処理方法の他の例における二つの画像の欠陥画素アドレスの合成と登録の有無を示す説明図である。 この発明の実施の形態1による画像処理方法のさらに他の例を示すフローチャートである。
実施の形態1.
図1は、この発明の実施の形態1による画像処理方法を実施するための画像処理装置を示す構成図である。
図1に示す画像処理装置は、欠陥画素検出部1、しきい値記憶部2、欠陥画素アドレスメモリ3、合成部4、登録画素判定部5を備えている。
欠陥画素検出部1は、入力される欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値に対して、しきい値記憶部2に記憶されている第一のしきい値(しきい値1)と、第一のしきい値より大きい第二のしきい値(しきい値2)とによって欠陥画素検出対象画素が欠陥画素であるか否かを判定するものである。しきい値記憶部2は、第一のしきい値と第二のしきい値とを記憶する記憶部である。欠陥画素アドレスメモリ3は、欠陥画素のアドレスを記憶するための記憶部であり、N枚分の欠陥画素のアドレスや合成された欠陥画素アドレス、さらに静的補正に用いるための最終的な欠陥画素のアドレスが記憶されるようになっている。合成部4は、欠陥画素アドレスメモリ3に記憶されているN枚の欠陥画素のアドレスの合成を行う処理部である。登録画素判定部5は、合成された欠陥画素のアドレスとしきい値との比較結果に基づいて、静的補正の対象として欠陥画素アドレスメモリ3に登録するか否かを決定する判定部である。
尚、図1に示した画像処理装置はコンピュータを用いて実現され、欠陥画素検出部1、合成部4および登録画素判定部5は、それぞれの機能に対応したソフトウェアと、これらのソフトウェアを実行するためのCPUやメモリといったハードウェアとから構成されている。あるいは、これらの機能部の一部または全てを専用のハードウェアで構成してもよい。
次に、このような画像処理装置を用いた画像処理方法について説明する。
図2は、実施の形態1の画像処理方法を示すフローチャートである。
欠陥画素の検出にあたっては、従来技術と同様に「白キズ」検出用に遮光して撮影した黒画像と、「黒キズ」検出用に一定照度の光をあてた均一面を撮影した白画像の2枚の画像を用いる例について説明する。また、欠陥画素検出処理をプログラムで実現した場合について説明する。さらに、欠陥画素検出対象となる画像は一般的に撮影機器に使用されるベイヤー配列のイメージセンサで撮影した画像の場合について説明する。
先ず、「白キズ」を検出するために遮光して撮影した1枚目の画像を画像処理装置に読み込む(ステップST1)。読み込んだ画像から、欠陥画素検出部1は欠陥画素検出を行い(ステップST2)、欠陥画素として検出された画素について1枚目の欠陥画素アドレスメモリ3に、画素アドレスを登録する(ステップST3)。次に、「黒キズ」を検出するために一定照度の光をあてた均一面を撮影した2枚目の画像を画像処理装置に読み込む(ステップST4)。読み込んだ画像から、欠陥画素検出部1は欠陥画素検出を行い(ステップST5)、欠陥画素として検出された画素について2枚目の欠陥画素アドレスメモリ3に画素アドレスを登録する(ステップST6)。以上のように検出された1枚目の欠陥画素アドレスメモリ3の内容と2枚目の欠陥画素アドレスメモリ3の内容を、合成部4がアドレス順にマージ(合成)する(ステップST7)ことで、イメージセンサの欠陥画素アドレス情報を生成する。
次に、本発明の特徴の一つであるステップST2〜ST3及びステップST5〜ST6の欠陥画素検出・登録処理について説明する。
本発明では、欠陥画素として判定するために予め与えられる二つのしきい値を用いる。
図3は二つのしきい値と欠陥画素レベルの判定内容を示した図である。図において、ブロック平均値は欠陥画素検出を行おうとする画素を含む所定の領域に含まれる同色の画素平均値を示している。欠陥画素検出対象の画素の信号レベルとブロック平均値の差分絶対値がしきい値2を超える値である場合(即ち検出対象画素の信号レベルが周辺画素の信号レベルから著しく乖離している場合)、欠陥画素検出部1は、これをレベル1の欠陥画素としてN(Nは1または2)枚目の欠陥画素アドレスメモリ3に登録する。また、欠陥画素検出対象の画素の信号レベルとブロック平均値の差分絶対値がしきい値1を超えてしきい値2以下である場合(即ち検出対象画素の信号レベルが周辺画素の信号レベルとそれほど乖離していない場合)、欠陥画素検出部1は、これをレベル0の欠陥画素としてN枚目の欠陥画素アドレスメモリ3に登録する。
図4は、N枚目の欠陥画素アドレスメモリ3の内容を示している。図において、欠陥画素と検出された画素の水平アドレス及び垂直アドレス、さらに欠陥画素レベルを登録するFフラグ(F:0または1)を1セットの情報として登録する。
また、静的補正及び動的補正方法として、二つの同色欠陥画素が連続する2連キズまで補正できる方法を用いることを想定した場合、欠陥画素検出時に前述のしきい値で検出した欠陥画素同士が同色で連続しているか否かの判定を登録画素判定部5で行う。連キズ検出の概念を図5に示す。図5(a)では、ベイヤー配列の画像においてG2で示すG色信号が欠陥画素として検出されている(○印で示す)が、その左右の同色(即ちG色信号)であるG1とG3については欠陥画素ではないと判定されている(×印で示す)。この場合はG2を1画素だけ単独で存在する単キズとしてN枚目の欠陥画素アドレスメモリ3に登録を行う(↑印で示す)。また、図5(b)に示す画像では同色で隣接するG2とG3が欠陥画素として検出されている一方でG1とG4は欠陥画素ではないと判定されており、静的補正が2連キズまで補正可能の前提でG2及びG3をN枚目の欠陥画素アドレスメモリ3に登録する。また、図5(c)ではG2及びG3及びG4が欠陥画素であると判定されており、同色3連キズであり補正できないためN枚目の欠陥画素アドレスメモリ3への登録は行わない。
以上のように欠陥画素検出を行うことで、1枚目画像及び2枚目画像の欠陥画素アドレスメモリ3への欠陥画素の登録が完了する。以上のステップST1〜ステップST6が、欠陥画素判定ステップである。
次に、本発明の特徴の一つである二つの画像の欠陥画素アドレスメモリの合成(ステップST7)について説明する。本実施の形態では、明瞭な欠陥画素を動的補正で補正し、不明瞭な欠陥画素を静的補正で補正する場合について説明する。合成部4では、1枚目の欠陥画素アドレスメモリ3の内容と2枚目の欠陥画素アドレスメモリ3の内容をそれぞれアドレスが昇順となるように合成する。尚、アドレスを昇順に並べるとは、画像の以下の順番に並べることである。
1ライン目水平アドレス昇順
2ライン目水平アドレス昇順
: :
Mライン目水平アドレス昇順
また、明瞭な欠陥画素とは図3でしきい値2を超える(図4でF=1として登録された)欠陥画素であり、不明瞭な欠陥画素とは図3でしきい値1を超えかつしきい値2以下の(図4でF=0として登録された)欠陥画素である。
次に、二つの画像の欠陥画素アドレスメモリの具体的な合成方法について説明する。この際、双方の欠陥画素アドレスがマージされることで、白キズと黒キズにより新たに連キズが発生する場合がある。同色欠陥画素の連続画素数が新たに3連キズ以上になる場合、登録画素判定部5は、3連キズ以上をなす全ての欠陥画素アドレスを破棄する。
二つの画像の欠陥画素アドレスを合成し、登録の有無を判定する例を図6に示す。図6は説明しやすさの都合上、画像全体の座標空間で特定の色信号(例えばG信号)のみを抜き出して欠陥画素アドレスを合成する様子を示している。図6では、不明瞭な2連キズまでの欠陥画素を静的補正で補正することを前提に、合成の際に新たに3連キズやN枚目の欠陥画素アドレスメモリ3のFフラグ=1(明瞭な欠陥画素:動的補正で補正する)を除外する様子を示している。
例えば、図6における画素(1)は白画素の不明瞭な単キズであり、静的補正での補正対象のため、登録画素判定部5は欠陥画素アドレスメモリ3に登録を行う(ステップST8→ステップST9→ステップST10)。画素(2)と(3)は各検出画像ではそれぞれ単キズとして検出されているが、合成部4による合成によって新たに2連キズになる。ここでは不明瞭な欠陥画素である(3)のみを静的補正で補正した場合に画素(3)の周辺画素を用いて補正するため、補正値が明瞭な黒キズ(2)を用いて算出され画素(3)の欠陥画素が正しく補正されないため、2連キズの少なくとも一方が不明瞭な欠陥画素だった場合は、明瞭な欠陥画素(2)及び不明瞭な欠陥画素(3)の双方を2連キズとして欠陥画素アドレスメモリ3に保存する(ステップST11→ステップST9→ステップST10)。また、画素(4)は黒キズとして検出された単キズであり、画素(5)及び画素(6)は白キズとして検出された2連キズであるが、マージによって3連キズになるため補正対象から除外する。このような処理により、登録画素判定部5は明瞭な単キズのみを動的補正と判断する(ステップST8→ステップST11→ステップST12)。以上のステップST8〜ステップST12の処理が登録画素判定ステップである。
以上のように、二つの画像の欠陥画素アドレスメモリ3のアドレスを合成することにより、明瞭な欠陥画素が動的補正対象として残り、動的補正時に被写体と欠陥画素の区別がつきにくい不明瞭な欠陥画素が静的補正対象として欠陥画素アドレスメモリ3にアドレス登録される。これによって、動的補正では明らかな欠陥画素として補正可能な画素のみ補正すればよいため、被写体の一部を誤って補正することで画像の解像度低下を引き起こすことがなくなる。また、不明瞭な欠陥画素のみを静的補正で補正すればよいため、静的補正のために使用する欠陥画素アドレスメモリ3を省メモリ化することが可能になる。
本実施の形態では、白キズ検出用及び黒キズ検出用の2枚の画像を用いる方法について記載したが、この限りでなく、中間的な明るさで撮影した白キズ及び黒キズ検出兼用の1枚の画像、または、補正対象となる他の特性を持つ欠陥画素検出用を含めて3枚以上の画像を用いるように構成してもよい。
また、上記例では、静的補正で補正する対象の欠陥画素を不明瞭な欠陥画素とし、動的補正で補正する対象の欠陥画素を明瞭な欠陥画素として説明したが、この限りでなく、例えば静的補正で連キズを補正し、動的補正で単キズを補正するようにしてもよい。即ち、登録画素判定部5は、欠陥画素が単キズであるか連キズであるかを判定し、連キズであった場合は静的補正の対象として欠陥画素アドレスメモリ3に登録するようにしてもよい。以下、この場合の画像処理方法を図7のフローチャートを用いて説明する。
動的補正では、周辺画素と明るさが異なる画素が1画素である単キズよりも同様の明るさを持つ画素が隣接している連キズの方がより被写体として存在しうるパターンに近いため、連キズを自動検出する精度は単キズ検出時より精度が劣るのが一般的である。従って、連キズは予め静的補正しておき、検出精度が比較的高い単キズを動的補正の対象とすることで、静的補正の課題である省メモリと動的補正の課題である解像度低下を同時に抑えることが可能である。この場合のN枚目の欠陥画素アドレスメモリ3への登録ルールは図5と同じである。即ち、N枚目画像で単キズと検出された場合も、欠陥画素アドレスメモリ3への登録時に新たな連キズになる可能性があるため、画像毎の検出および合成は上述したステップST1〜ステップST7と同様の方法で行う。一方、この場合、ステップST7以降の欠陥画素アドレスメモリ3への登録ルールが異なっている。つまり、図8に示すように、合成時に単キズとして判定される画素(1)は動的補正対象であるため、欠陥画素アドレスメモリ3には登録しない(ステップST13→ステップST14)。また、各画像で単キズと検出された画素(2)と画素(3)は合成によって2連キズになるため、無条件に登録を行う(ステップST13→ステップST15→ステップST16)。画素(4)(5)(6)については3連キズになるため、図2で示した上記例と同様に欠陥画素アドレスメモリ3には登録しない。
また、欠陥画素の明瞭度フラグFの内容と単キズまたは連キズの判定結果を用いて、動的補正対象を明瞭な単キズのみとし、不明瞭な単キズと連キズを静的補正してもよい。この場合の画像処理方法を図9に示す。即ち、登録画素判定部5は、単キズの差分絶対値がしきい値2以下の場合は欠陥画素アドレスメモリ3への登録を行う(ステップST13→ステップST17→ステップST15→ステップST16)。尚、図9におけるこれ以外のステップは図7と同様である。
さらに、以上説明した動的補正対象と静的補正対象の判定方法以外にも、イメージセンサのサイズや歩留まり(欠陥画素含有比率)に応じて、欠陥画素アドレスメモリ容量と補正後の画質のバランスを考慮して動的補正対象と静的補正対象の定義を組合わせてもよい。
また、本実施の形態では、欠陥画素として判定するしきい値の対象として欠陥画素検出対象画素の信号値とブロック平均値の差分絶対値を用いる例を示したが、この限りでなく、欠陥画素検出対象信号値との比較はブロック内の中央値(メディアン値)やヒストグラムの最頻値としてもよい。
また、本実施の形態では、静的補正で補正可能な連キズを2連キズまでとする例を示したが、この限りでなく、静的補正方法で補正可能な数以下の連キズを欠陥画素アドレスメモリ3の登録対象としてもよい。
このように、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
また、本実施の形態では、欠陥画素検出及び2画像の欠陥画素アドレスの合成について説明の平易さのために水平方向の一次元での説明を行ったが、この限りでなく、連キズ判定を平面的に行うなど、静的補正方法の機能に応じて変更してもよい。
以上説明したように、実施の形態1の画像処理方法によれば、欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値に対して、第一のしきい値と第一のしきい値より大きい第二のしきい値とによって欠陥画素検出対象画素が欠陥画素であるか否かを判定する欠陥画素判定ステップと、差分絶対値が、第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、差分絶対値が第二のしきい値より大きい場合は動的補正を行う画素として判定する登録画素判定ステップとを備えたので、静的補正用の欠陥画素アドレスメモリを省メモリ化でき、かつ、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
また、実施の形態1の画像処理装置によれば、欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値に対して、第一のしきい値と第一のしきい値より大きい第二のしきい値とによって欠陥画素検出対象画素が欠陥画素であるか否かを判定する欠陥画素検出部と、差分絶対値が、第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、差分絶対値が第二のしきい値より大きい場合は動的補正を行う画素として判定する登録画素判定部とを備えたので、静的補正用の欠陥画素アドレスメモリを省メモリ化でき、かつ、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
また、実施の形態1の画像処理方法によれば、欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値が、所定のしきい値を超える場合は、欠陥画素検出対象画素が欠陥画素であると判定する欠陥画素判定ステップと、欠陥画素が、独立した画素として存在する単キズであるか、連続した画素として存在する連キズであるかを判定する連キズ判定ステップと、連キズ判定ステップでの判定結果が連キズであった場合は、静的補正の対象として欠陥画素アドレスメモリに登録を行う登録画素判定ステップとを備えたので、静的補正用の欠陥画素アドレスメモリを省メモリ化でき、かつ、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
また、実施の形態1の画像処理装置によれば、欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、欠陥画素検出対象画素の信号値との差分絶対値が、所定のしきい値を超える場合は、欠陥画素検出対象画素が欠陥画素であると判定する欠陥画素検出部と、欠陥画素が、独立した画素として存在する単キズであるか、連続した画素として存在する連キズであるかを判定し、判定結果が連キズであった場合は、静的補正の対象として欠陥画素アドレスメモリに登録を行う登録画素判定部とを備えたので、静的補正用の欠陥画素アドレスメモリを省メモリ化でき、かつ、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
また、実施の形態1の画像処理方法によれば、欠陥画素判定ステップでは、第一のしきい値と、第一のしきい値より大きい第二のしきい値とを設け、これら第一及び第二のしきい値との比較により判定を行い、登録画素判定ステップでは、単キズの差分絶対値が第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリへの登録を行うようにしたので、より効果的に、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
また、実施の形態1の画像処理装置によれば、欠陥画素検出部では、第一のしきい値と、第一のしきい値より大きい第二のしきい値とを設け、これら第一及び第二のしきい値との比較により判定を行い、登録画素判定部では、単キズの差分絶対値が第一のしきい値より大きく第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリへの登録を行うようにしたので、より効果的に、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる。
また、実施の形態1の画像処理プログラムによれば、実施の形態1の画像処理方法をコンピュータに実行させるためのプログラムとしたので、コンピュータを用いて、静的補正用の欠陥画素アドレスメモリを省メモリ化でき、かつ、動的補正における欠陥画素の補正漏れや欠陥画素補正に起因する解像度低下を防止することができる画像処理方法を実現することができる。
なお、本願発明の範囲内において、実施の形態を適宜、変更、省略等することが可能である。
1 欠陥画素検出部、2 しきい値記憶部、3 欠陥画素アドレスメモリ、4 合成部、5 登録画素判定部。

Claims (7)

  1. 欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、前記欠陥画素検出対象画素の信号値との差分絶対値に対して、第一のしきい値と当該第一のしきい値より大きい第二のしきい値とによって前記欠陥画素検出対象画素が欠陥画素であるか否かを判定する欠陥画素判定ステップと、
    前記差分絶対値が、前記第一のしきい値より大きく前記第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、前記差分絶対値が前記第二のしきい値より大きい場合は動的補正を行う画素として判定する登録画素判定ステップとを備えた画像処理方法。
  2. 欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、前記欠陥画素検出対象画素の信号値との差分絶対値が、所定のしきい値を超える場合は、前記欠陥画素検出対象画素が欠陥画素であると判定する欠陥画素判定ステップと、
    前記欠陥画素が、独立した画素として存在する単キズであるか、連続した画素として存在する連キズであるかを判定する連キズ判定ステップと、
    前記連キズ判定ステップでの判定結果が連キズであった場合は、静的補正の対象として欠陥画素アドレスメモリに登録を行う登録画素判定ステップとを備えた画像処理方法。
  3. 欠陥画素判定ステップでは、第一のしきい値と、当該第一のしきい値より大きい第二のしきい値とを設け、これら第一及び第二のしきい値との比較により判定を行い、
    登録画素判定ステップでは、単キズの差分絶対値が前記第一のしきい値より大きく前記第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリへの登録を行うことを特徴とする請求項2記載の画像処理方法。
  4. 欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、前記欠陥画素検出対象画素の信号値との差分絶対値に対して、第一のしきい値と当該第一のしきい値より大きい第二のしきい値とによって前記欠陥画素検出対象画素が欠陥画素であるか否かを判定する欠陥画素検出部と、
    前記差分絶対値が、前記第一のしきい値より大きく前記第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリに欠陥画素アドレスを登録し、前記差分絶対値が前記第二のしきい値より大きい場合は動的補正を行う画素として判定する登録画素判定部とを備えた画像処理装置。
  5. 欠陥画素検出対象画素を含む所定サイズのブロックの平均信号値と、前記欠陥画素検出対象画素の信号値との差分絶対値が、所定のしきい値を超える場合は、前記欠陥画素検出対象画素が欠陥画素であると判定する欠陥画素検出部と、
    前記欠陥画素が、独立した画素として存在する単キズであるか、連続した画素として存在する連キズであるかを判定し、当該判定結果が連キズであった場合は、静的補正の対象として欠陥画素アドレスメモリに登録を行う登録画素判定部とを備えた画像処理装置。
  6. 欠陥画素検出部では、第一のしきい値と、当該第一のしきい値より大きい第二のしきい値とを設け、これら第一及び第二のしきい値との比較により判定を行い、
    登録画素判定部では、単キズの差分絶対値が前記第一のしきい値より大きく前記第二のしきい値より小さい場合は静的補正の対象として欠陥画素アドレスメモリへの登録を行うことを特徴とする請求項5記載の画像処理装置。
  7. 請求項1から請求項3のうちのいずれか1項記載の画像処理方法をコンピュータに実行させるための画像処理プログラム。
JP2010215144A 2010-09-27 2010-09-27 画像処理方法、画像処理装置及び画像処理プログラム Pending JP2012070319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010215144A JP2012070319A (ja) 2010-09-27 2010-09-27 画像処理方法、画像処理装置及び画像処理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010215144A JP2012070319A (ja) 2010-09-27 2010-09-27 画像処理方法、画像処理装置及び画像処理プログラム

Publications (2)

Publication Number Publication Date
JP2012070319A true JP2012070319A (ja) 2012-04-05
JP2012070319A5 JP2012070319A5 (ja) 2013-06-27

Family

ID=46167018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010215144A Pending JP2012070319A (ja) 2010-09-27 2010-09-27 画像処理方法、画像処理装置及び画像処理プログラム

Country Status (1)

Country Link
JP (1) JP2012070319A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101940A (ja) * 2016-12-21 2018-06-28 株式会社リコー 光電変換装置、光電変換方法及び画像形成装置
WO2018198916A1 (ja) * 2017-04-24 2018-11-01 日本電気株式会社 画像処理装置、画像処理方法及び記憶媒体
US10404930B2 (en) 2014-11-13 2019-09-03 Samsung Electronics Co., Ltd. Pixel processing apparatus of processing bad pixel and removing noise, and image signal processing apparatus and image processing system each including the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000287135A (ja) * 1999-03-31 2000-10-13 Sony Corp 撮像装置並びに固体撮像素子の画素欠陥検出装置及び方法
JP2004015191A (ja) * 2002-06-04 2004-01-15 Fuji Photo Film Co Ltd 固体撮像素子の欠陥補正装置及び方法
JP2005109878A (ja) * 2003-09-30 2005-04-21 Hitachi Kokusai Electric Inc 固体撮像素子の映像信号補正方法
JP2005223398A (ja) * 2004-02-03 2005-08-18 Matsushita Electric Ind Co Ltd 撮像装置
JP2006345279A (ja) * 2005-06-09 2006-12-21 Fujifilm Holdings Corp 固体撮像素子の画素欠陥検出方法
JP2007124056A (ja) * 2005-10-25 2007-05-17 Canon Inc 画像処理装置、制御方法、及びプログラム
JP2008236491A (ja) * 2007-03-22 2008-10-02 Fujifilm Corp 撮像素子画像処理方法
JP2009130553A (ja) * 2007-11-22 2009-06-11 Acutelogic Corp 欠陥画素補正方法、欠陥画素補正プログラム及び欠陥画素補正装置
JP2011166422A (ja) * 2010-02-09 2011-08-25 Ricoh Co Ltd 撮像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000287135A (ja) * 1999-03-31 2000-10-13 Sony Corp 撮像装置並びに固体撮像素子の画素欠陥検出装置及び方法
JP2004015191A (ja) * 2002-06-04 2004-01-15 Fuji Photo Film Co Ltd 固体撮像素子の欠陥補正装置及び方法
JP2005109878A (ja) * 2003-09-30 2005-04-21 Hitachi Kokusai Electric Inc 固体撮像素子の映像信号補正方法
JP2005223398A (ja) * 2004-02-03 2005-08-18 Matsushita Electric Ind Co Ltd 撮像装置
JP2006345279A (ja) * 2005-06-09 2006-12-21 Fujifilm Holdings Corp 固体撮像素子の画素欠陥検出方法
JP2007124056A (ja) * 2005-10-25 2007-05-17 Canon Inc 画像処理装置、制御方法、及びプログラム
JP2008236491A (ja) * 2007-03-22 2008-10-02 Fujifilm Corp 撮像素子画像処理方法
JP2009130553A (ja) * 2007-11-22 2009-06-11 Acutelogic Corp 欠陥画素補正方法、欠陥画素補正プログラム及び欠陥画素補正装置
JP2011166422A (ja) * 2010-02-09 2011-08-25 Ricoh Co Ltd 撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10404930B2 (en) 2014-11-13 2019-09-03 Samsung Electronics Co., Ltd. Pixel processing apparatus of processing bad pixel and removing noise, and image signal processing apparatus and image processing system each including the same
JP2018101940A (ja) * 2016-12-21 2018-06-28 株式会社リコー 光電変換装置、光電変換方法及び画像形成装置
WO2018198916A1 (ja) * 2017-04-24 2018-11-01 日本電気株式会社 画像処理装置、画像処理方法及び記憶媒体
JPWO2018198916A1 (ja) * 2017-04-24 2020-02-27 日本電気株式会社 画像処理装置、画像処理方法及び記憶媒体
US11039096B2 (en) 2017-04-24 2021-06-15 Nec Corporation Image processing device, image processing method and storage medium

Similar Documents

Publication Publication Date Title
JP5269841B2 (ja) 画像処理装置
US20030179418A1 (en) Producing a defective pixel map from defective cluster pixels in an area array image sensor
US20070058056A1 (en) Method and apparatus for real time identification and correction of pixel defects for image sensor arrays
CN103139492B (zh) 摄像装置、摄像方法以及监视系统
JP2011071616A (ja) 画像処理装置
JP2005123946A (ja) 欠陥画素検出方法、検出装置および撮像装置
JP2012054790A (ja) 画像処理装置
JP2009302722A (ja) 欠陥画素処理装置および欠陥画素処理方法
US7702179B2 (en) Method and related compensation circuit for compensating black cores of an image sensor
JP4985124B2 (ja) 画像処理装置、画像処理方法、及び画像処理プログラム
JP4591046B2 (ja) 欠陥検出補正回路及び欠陥検出補正方法
JP2013168793A (ja) 画像処理装置
JP2010021858A (ja) 画素欠陥補正装置
JP2012070319A (ja) 画像処理方法、画像処理装置及び画像処理プログラム
JP5262953B2 (ja) 画像処理装置、画像処理方法及びプログラム
JP4331120B2 (ja) 欠陥画素検出方法
JP2010068329A (ja) 撮像装置
JP2006166194A (ja) 画素欠陥検出回路及び画素欠陥検出方法
JP2010010760A (ja) 撮像装置および方法
JP2007306506A (ja) 撮像装置
JP2008148115A (ja) 方向検出を用いた撮像デバイスの画像欠陥補正システム
JP2011114473A (ja) 画素欠陥補正装置
JP2009290653A (ja) 欠陥画素補正装置、撮像装置、欠陥画素補正方法、およびプログラム
JP4397869B2 (ja) スミア補正方法及びスミア補正回路
JP2010050730A (ja) 撮像装置及び欠陥補正装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909