JP2012049323A - Lead frame and semiconductor device using the same and method of manufacturing the same - Google Patents

Lead frame and semiconductor device using the same and method of manufacturing the same Download PDF

Info

Publication number
JP2012049323A
JP2012049323A JP2010189797A JP2010189797A JP2012049323A JP 2012049323 A JP2012049323 A JP 2012049323A JP 2010189797 A JP2010189797 A JP 2010189797A JP 2010189797 A JP2010189797 A JP 2010189797A JP 2012049323 A JP2012049323 A JP 2012049323A
Authority
JP
Japan
Prior art keywords
plating
lead frame
wire bonding
thickness
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010189797A
Other languages
Japanese (ja)
Inventor
Kiyoshi Matsunaga
清 松永
Takao Shioyama
隆雄 塩山
Tetsuyuki Hirashima
哲之 平島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2010189797A priority Critical patent/JP2012049323A/en
Publication of JP2012049323A publication Critical patent/JP2012049323A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame which can minimize degradation in quality of a product by preventing a terminal from coming out of resin, and to provide a method of manufacturing the same.SOLUTION: A lead frame 16 is provided, on one side thereof, with a wire bonding portion 13 having a first plating part 12 formed on the surface and, on the other side thereof, with an external connection terminal 15 corresponding to the wire bonding portion 13 and having a second plating part 14 formed on the surface. The first plating part 12 is projected from around the tip of the wire bonding portion 13 and the thickness T1 of the first plating part 12 excepting a noble metal plating layer is set in the range of 5-50 μm before forming a first stopper 23 around the tip of the wire bonding portion 13. In the manufacturing method, the first plating part 12 is formed by applying thick plating 26 to the pointed end face of a wire bonding portion 13 to be formed, and then etching a lead frame material 20. A semiconductor device 10 uses this lead frame 16.

Description

本発明は、例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）の半導体装置に用いるリードフレーム及びこれを用いた半導体装置並びにその製造方法に係り、特に、外部接続端子部を封止樹脂の底面側に突出（又は露出）させるリードフレーム及びこれを用いた半導体装置並びにその製造方法に関する。 The present invention relates to, for example, a lead frame used in a semiconductor device of QFN (Quad Flat Non-leaded Package), a semiconductor device using the same, and a manufacturing method thereof, and in particular, an external connection terminal portion on the bottom surface side of a sealing resin. The present invention relates to a lead frame that protrudes (or exposes), a semiconductor device using the lead frame, and a manufacturing method thereof.

従来、銅又は銅合金等で構成されるリードフレーム材を用い、エッチング処理によってエリアアレイ状の端子を備えた半導体装置を製造する方法として、例えば、特許文献１に記載の方法が知られている。簡単に説明すると、リードフレーム材の表面側に形成されるワイヤボンディング部と、このワイヤボンディング部に対応して裏面側に形成された外部接続端子部とに、それぞれ貴金属めっき層を形成し、リードフレーム材に表面側から所定深さのエッチング加工を行ってワイヤボンディング部を突出させ、リードフレーム材に半導体素子を搭載した後、この半導体素子の電極パッド部とワイヤボンディング部との間をボンディングワイヤにより接続して、リードフレーム材の表面側を樹脂封止し、裏面側にエッチング加工を行って各外部接続端子部を分離し独立させる方法である。 Conventionally, for example, a method described in Patent Document 1 is known as a method of manufacturing a semiconductor device having an area array of terminals by etching using a lead frame material made of copper or a copper alloy. . Briefly, a noble metal plating layer is formed on each of the wire bonding portion formed on the front surface side of the lead frame material and the external connection terminal portion formed on the back surface side corresponding to the wire bonding portion. The frame material is etched to a predetermined depth from the surface side to project the wire bonding portion, and after mounting the semiconductor element on the lead frame material, the bonding wire is connected between the electrode pad portion of the semiconductor element and the wire bonding portion. In this method, the front side of the lead frame material is sealed with resin, and the back side is etched to separate and separate the external connection terminal portions.

この方法により製造された半導体装置の特徴は、ワイヤボンディング部と外部接続端子部とで構成される各端子が、モールド樹脂９１中に島状に独立して配置されており、しかも、図１０に示すように、各端子９０は、その半分程度しかモールド樹脂９１内に埋没していないため、端子９０を基板９２に接続した後、モールド樹脂９１と基板９２とが離れる方向に力が加わった場合、端子９０がモールド樹脂９１から抜け易く、製品の品質低下を招く恐れがある。なお、図１０では、左から２番目と４番目の端子９０がモールド樹脂９１から抜けた状態を示している。
そこで、特許文献２に、リードフレーム材のハーフエッチング時に、その断面形状が円状になるようにエッチングすることにより、組み立て後の半導体装置において、各端子がモールド樹脂とのアンカー効果をもたらす方法（以下、このような形状によるアンカー機能をモールドロックと称する）が提案されている。 A feature of the semiconductor device manufactured by this method is that each terminal constituted by a wire bonding portion and an external connection terminal portion is independently arranged in an island shape in the mold resin 91, and FIG. As shown in the drawing, only about half of each terminal 90 is buried in the mold resin 91. Therefore, after the terminal 90 is connected to the substrate 92, a force is applied in a direction in which the mold resin 91 and the substrate 92 are separated. The terminal 90 can easily come off from the mold resin 91, and there is a possibility that the quality of the product is deteriorated. FIG. 10 shows a state where the second and fourth terminals 90 from the left are removed from the mold resin 91.
Therefore, Patent Document 2 discloses a method in which each terminal has an anchor effect with a mold resin in a semiconductor device after assembly by performing etching so that a cross-sectional shape thereof is circular when the lead frame material is half-etched ( Hereinafter, an anchor function having such a shape is referred to as a mold lock).

しかしながら、上記特許文献２には、モールドロックの形状を形成する具体的な手法が示されてなく、また、実際には、使用する材料や薬液、更にはモールド樹脂との間に、様々な制約がある。
例えば、端子径が大きく、又はリードフレーム材の厚みが厚い（０．２ｍｍ超）場合は、エッチングによりモールドロックの形状を形成し易いが、半導体装置のファインピッチ化や薄型化、更には高集積化の動きが進む近年では、特許文献２の手法が必ずしも有効な手段とはならない。
また、めっき層をレジストとしてエッチング加工を行うと、エッチングによって形成された端子がエッチング液によって浸食され（「サイドエッチング」と称されている）、めっきバリが発生してしまう。 However, the above-mentioned Patent Document 2 does not show a specific method for forming the shape of the mold lock. In practice, there are various restrictions between the materials and chemicals used, and the mold resin. There is.
For example, when the terminal diameter is large or the lead frame material is thick (over 0.2 mm), it is easy to form a mold lock shape by etching. However, the fine pitch and thinning of the semiconductor device, and further high integration are achieved. In recent years, the method of Patent Document 2 is not necessarily an effective means.
Further, when etching is performed using the plating layer as a resist, a terminal formed by etching is eroded by an etching solution (referred to as “side etching”), and plating burrs are generated.

このめっきバリは、後工程でめっき剥がれの原因となり、剥がれためっきバリが不純物として残留すると、レジストとして機能するめっき層に傷が付き、その後のエッチング精度にも影響を及ぼし、めっき金属によって回路のショート等が発生するなど、不良品の発生や半導体装置の信頼性の低下を引き起していた。
このめっきバリを除去する方法として、特許文献３には、ウォータージェットや超音波を用いる方法が記載されているが、この方法を用いても、めっきバリを完全に除去しきれず、また除去するために作用させる噴射圧力を強くすると、フレームが変形してしまう可能性があった。 This plating burr causes the peeling of the plating in a later process.If the peeled plating burr remains as an impurity, the plating layer functioning as a resist is scratched, and the subsequent etching accuracy is also affected. The occurrence of defective products such as occurrence of short circuits and the deterioration of the reliability of semiconductor devices have been caused.
As a method for removing the plating burr, Patent Document 3 describes a method using a water jet or an ultrasonic wave. However, even if this method is used, the plating burr cannot be completely removed and is also removed. If the injection pressure applied to the frame is increased, the frame may be deformed.

特開２００１−２４１３５号公報（図１）Japanese Patent Laying-Open No. 2001-24135 (FIG. 1) 特許第３５７４０２６号公報（図４）Japanese Patent No. 3574026 (FIG. 4) 特開２００７−４８９８１号公報JP 2007-428981 A

上記したように、モールド樹脂からの端子の抜け落ち（欠落）は、特許文献２、３に記載の方法を用いても、十分な対応ができなかった。 As described above, even if the methods described in Patent Documents 2 and 3 are used, the terminal drop-off (missing) from the mold resin cannot be sufficiently dealt with.

本発明はかかる事情に鑑みてなされたもので、樹脂からの端子の抜け落ちを防止して製品の品質低下を抑制できるリードフレーム及びこれを用いた半導体装置並びにその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a lead frame that can prevent terminal drop-off from a resin and suppress deterioration in product quality, a semiconductor device using the lead frame, and a manufacturing method thereof. To do.

前記目的に沿う第１の発明に係るリードフレームは、一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記ワイヤボンディング部の先端周囲より突出させ、かつ前記貴金属めっき層を除く前記第１のめっき部の厚みを５〜５０μｍとして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成した。 The lead frame according to the first invention that meets the above-mentioned object comprises a plurality of wire bonding parts having a first plating part formed on the surface on one side, provided on the other side corresponding to the wire bonding part, In a lead frame used for a semiconductor device including a plurality of external connection terminal portions having a second plating portion formed on the surface,
The first bonding part having a noble metal plating layer on the surface is projected from the periphery of the tip of the wire bonding part, and the thickness of the first plating part excluding the noble metal plating layer is set to 5 to 50 μm. A first retaining member was formed around the front side of the part.

前記目的に沿う第２の発明に係るリードフレームは、一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記第２のめっき部の周囲より突出させ、かつ、前記貴金属めっき層を除く前記第１のめっき部の厚みを前記第２のめっき部の厚みより厚くして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成した。 The lead frame according to the second aspect of the present invention is provided with a plurality of wire bonding portions having a first plating portion formed on the surface on one side, and provided on the other side corresponding to the wire bonding portion, In a lead frame used for a semiconductor device including a plurality of external connection terminal portions having a second plating portion formed on the surface,
The first plating part having a noble metal plating layer on the surface protrudes from the periphery of the second plating part, and the thickness of the first plating part excluding the noble metal plating layer is set to the second plating part. The first retaining member was formed around the front side of the wire bonding portion.

第１、第２の発明に係るリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成されていることが好ましい。
また、第１の発明に係るリードフレームにおいて、前記第２のめっき部の厚みは前記第１のめっき部の厚みと同じであることが好ましい。
そして、第１の発明に係るリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成され、更に前記第３のめっき部の厚みは、前記第１、第２のめっき部の厚みと同じであることが好ましい。
また、第１、第２の発明に係るリードフレームにおいて、前記第１のめっき部の突出幅を１０〜１００μｍにするのがよい。
更に、第１、第２の発明に係るリードフレームにおいて、前記第１のめっき部の形状は、平面視して円形状又は四角形状にすることもできる。 In the lead frames according to the first and second inventions, in addition to the wire bonding portion, the ground is formed so as to surround a central element mounting portion, and a third plating portion having a noble metal plating layer on the surface is formed. It is preferable that a ring portion is provided, and a second retaining member that widens the third plating portion is formed on the front side of the ground ring portion.
In the lead frame according to the first aspect of the present invention, it is preferable that the thickness of the second plating portion is the same as the thickness of the first plating portion.
In the lead frame according to the first aspect of the present invention, in addition to the wire bonding portion, the ground ring is formed so as to surround a central element mounting portion and has a third plating portion having a noble metal plating layer on the surface. A second retaining member is formed on the front side of the ground ring portion, and the third plating portion is widened. The thickness of the third plating portion is the first and second thicknesses. It is preferable that it is the same as the thickness of a plating part.
In the lead frames according to the first and second inventions, the protruding width of the first plated portion is preferably 10 to 100 μm.
Furthermore, in the lead frames according to the first and second inventions, the shape of the first plating portion may be a circular shape or a quadrangular shape in plan view.

前記目的に沿う第３の発明に係る半導体装置は、第１、第２の発明に係るリードフレームを用いた。 The semiconductor device according to the third aspect of the invention that meets the above object uses the lead frame according to the first and second aspects of the invention.

前記目的に沿う第４の発明に係るリードフレームの製造方法は、第１、第２の発明に係るリードフレームの製造方法であって、前記第１のめっき部は、形成される前記ワイヤボンディング部の先端に、下地めっきと貴金属めっきを順次行って形成される厚めっきを施し、更にリードフレーム材の一方側をアルカリエッチング処理することによって形成する。 A lead frame manufacturing method according to a fourth aspect of the present invention that meets the object is a lead frame manufacturing method according to the first and second aspects of the invention, wherein the first plating portion is formed by the wire bonding portion. A thick plating formed by sequentially performing base plating and noble metal plating is applied to the tip of the lead frame, and one side of the lead frame material is further subjected to alkali etching treatment.

前記目的に沿う第５の発明に係る半導体装置の製造方法は、一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記ワイヤボンディング部の先端周囲より突出させ、かつ下地めっき層の厚みを５〜５０μｍにして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有する。 In the semiconductor device manufacturing method according to the fifth aspect of the present invention, the one side is a wire bonding portion having a first plating portion formed on the surface, and the other side is a second plating portion formed on the surface. A plurality of conductor terminals serving as external connection terminal portions are arranged, and the wire bonding portion and each electrode pad portion of the semiconductor element are electrically connected by a bonding wire, the semiconductor element, the bonding wire, and the semiconductor A method of manufacturing a semiconductor device in which a lead frame on which an element is mounted is resin-sealed with resin,
A plating step of sequentially performing base plating and noble metal plating on the wire bonding portion and the external connection terminal portion, and performing thick plating on one side of the lead frame material,
One side of the lead frame material is subjected to an alkali etching treatment so as to protrude from the periphery of the tip of the wire bonding portion, and the thickness of the base plating layer is set to 5 to 50 μm. A first etching step for forming the first plating portion provided with a stopper;
A wire bonding step of mounting the semiconductor element on the element mounting portion of the lead frame material subjected to the first etching step, and electrically connecting the electrode pad portion of the semiconductor element and the wire bonding portion;
A resin sealing step of sealing one side of the lead frame material subjected to the wire bonding step with a resin;
A second etching step in which the other side of the lead frame material subjected to the resin sealing step is etched to make the external connection terminal portions independent.

前記目的に沿う第６の発明に係る半導体装置の製造方法は、一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記第２のめっき部の周囲より突出させ、かつ、下地めっき層の厚みを前記第２のめっき部の厚みより厚くして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有する。 In the semiconductor device manufacturing method according to the sixth aspect of the present invention, the one side is a wire bonding portion having the first plating portion formed on the surface, and the other side is the second plating portion being formed on the surface. A plurality of conductor terminals serving as external connection terminal portions are arranged, and the wire bonding portion and each electrode pad portion of the semiconductor element are electrically connected by a bonding wire, the semiconductor element, the bonding wire, and the semiconductor A method of manufacturing a semiconductor device in which a lead frame on which an element is mounted is resin-sealed with resin,
A plating step of sequentially performing base plating and noble metal plating on the wire bonding portion and the external connection terminal portion, and performing thick plating on one side of the lead frame material,
The one side of the lead frame material is subjected to an alkali etching treatment so as to protrude from the periphery of the second plating part, and the thickness of the base plating layer is made thicker than the thickness of the second plating part. A first etching step of forming the first plated portion provided with a first retaining around the front side of the portion;
A wire bonding step of mounting the semiconductor element on the element mounting portion of the lead frame material subjected to the first etching step, and electrically connecting the electrode pad portion of the semiconductor element and the wire bonding portion;
A resin sealing step of sealing one side of the lead frame material subjected to the wire bonding step with a resin;
A second etching step in which the other side of the lead frame material subjected to the resin sealing step is etched to make the external connection terminal portions independent.

本発明に係るリードフレーム及びこれを用いた半導体装置並びにその製造方法は、ワイヤボンディング部の表面に形成された第１のめっき部を、ワイヤボンディング部の先端周囲より突出させ、かつ貴金属めっき層を除く第１のめっき部（下地めっき層）の厚みを厚くして、ワイヤボンディング部の先側周囲に第１の抜止めを形成するので、樹脂封止に使用される樹脂と第１のめっき部との接触面積を増大させることができる。
これにより、第１のめっき部が樹脂に密着されて引っ掛かりになると共に、第１のめっき部を厚くしたことでその強度も確保できるため、樹脂からの抜け落ちを防止でき、製品の品質低下を抑制できる。従って、半導体装置のファインピッチ化や薄型化、更には高集積化にも、十分に対応でき、更には、第１のめっき部の厚みを厚くすることでめっき剥がれ等の不良が発生しないので、従来行っていたバリ取り工程が不要となってリードフレームの生産性も向上できる。 In the lead frame, the semiconductor device using the lead frame, and the manufacturing method thereof according to the present invention, the first plating portion formed on the surface of the wire bonding portion is protruded from the periphery of the tip of the wire bonding portion, and the noble metal plating layer is formed. The thickness of the first plating part (underlying plating layer) to be removed is increased, and the first retaining portion is formed around the front side of the wire bonding part. Therefore, the resin used for resin sealing and the first plating part The contact area with can be increased.
As a result, the first plating part is in close contact with the resin and caught, and the strength of the first plating part can be secured by increasing the thickness of the first plating part. it can. Therefore, it is possible to sufficiently cope with fine pitch and thinning of the semiconductor device, and further high integration, and further, by increasing the thickness of the first plating portion, defects such as plating peeling do not occur. The conventional deburring process is unnecessary, and lead frame productivity can be improved.

ここで、リードフレームが、ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、第３のめっき部が表面に形成されたグランドリング部を備え、このグランドリング部の先側に、第３のめっき部を拡幅した第２の抜止めが形成されている場合、第３のめっき部についても、樹脂との接触面積を増大させることができ、第３のめっき部が樹脂に密着されて引っ掛かりとなる。また、グランドリング部はアース機能を有しているため、製品品質の更なる向上が図れる。 Here, in addition to the wire bonding portion, the lead frame includes a ground ring portion formed so as to surround the central element mounting portion, and a third plating portion is formed on the surface. In addition, in the case where the second retaining member that widens the third plating portion is formed, the contact area with the resin can also be increased for the third plating portion, and the third plating portion is made into the resin. It gets stuck and gets caught. Further, since the ground ring portion has a grounding function, the product quality can be further improved.

また、第１のめっき部の突出幅を１０〜１００μｍとした場合、第１の抜止めを、樹脂に密着されて引っ掛かりとなる十分な長さにできる。 Moreover, when the protrusion width | variety of a 1st plating part shall be 10-100 micrometers, the 1st prevention can be made into sufficient length which becomes closely_contact | adhered to resin and becomes hooked.

本発明の第１の実施の形態に係るリードフレームを用いた半導体装置の側断面図である。1 is a side sectional view of a semiconductor device using a lead frame according to a first embodiment of the present invention. 第１の変形例に係るリードフレームを用いた半導体装置の側断面図である。It is a sectional side view of the semiconductor device using the lead frame concerning the 1st modification. （Ａ）〜（Ｅ）は本発明の第１の実施の形態に係るリードフレームを用いた半導体装置の製造方法を示す説明図である。(A)-(E) are explanatory drawings which show the manufacturing method of the semiconductor device using the lead frame which concerns on the 1st Embodiment of this invention. （Ａ）〜（Ｄ）は同半導体装置の製造方法を示す説明図である。(A)-(D) are explanatory drawings which show the manufacturing method of the same semiconductor device. 本発明の第２の実施の形態に係るリードフレームを用いた半導体装置の側断面図である。It is a sectional side view of the semiconductor device using the lead frame concerning a 2nd embodiment of the present invention. 同半導体装置の部分平面図である。It is a fragmentary top view of the same semiconductor device. 第２の変形例に係るリードフレームを用いた半導体装置の側断面図である。It is a sectional side view of the semiconductor device using the lead frame concerning the 2nd modification. （Ａ）〜（Ｅ）は本発明の第２の実施の形態に係るリードフレームを用いた半導体装置の製造方法を示す説明図である。(A)-(E) are explanatory drawings which show the manufacturing method of the semiconductor device using the lead frame concerning the 2nd Embodiment of this invention. （Ａ）〜（Ｄ）は同半導体装置の製造方法を示す説明図である。(A)-(D) are explanatory drawings which show the manufacturing method of the same semiconductor device. 従来例に係る半導体装置の使用状態の説明図である。It is explanatory drawing of the use condition of the semiconductor device which concerns on a prior art example.

続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図１、図３、図４に示すように、本発明の第１の実施の形態に係るリードフレーム１６を用いた半導体装置１０は、上面側となる表面側（一方側）に、樹脂１１により封止され、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備え、下面側となる裏面側（他方側）に、ワイヤボンディング部１３に対応して設けられ、表面に第２のめっき部１４が形成された複数の外部接続端子部１５を備えたものであり、特に、ファインピッチ化や薄型化、更には高集積化に適したものである。以下、詳しく説明する。 Next, embodiments of the present invention will be described with reference to the accompanying drawings for understanding of the present invention.
As shown in FIGS. 1, 3, and 4, the semiconductor device 10 using the lead frame 16 according to the first embodiment of the present invention is made of a resin 11 on the surface side (one side) which is the upper surface side. A plurality of wire bonding portions 13 that are sealed and have a first plating portion 12 formed on the surface thereof are provided on the back surface side (the other side) that is the lower surface side, corresponding to the wire bonding portions 13, This is provided with a plurality of external connection terminal portions 15 on which the second plating portion 14 is formed, and is particularly suitable for fine pitch and thinning and further high integration. This will be described in detail below.

半導体装置１０は、リードフレーム１６を用いて製造されたものであり、中央に素子搭載部１７を配置し、その周辺にエリアアレイ状に、表面側がワイヤボンディング部１３で裏面側が外部接続端子部１５となった複数の棒状の導体端子１８を配置して、素子搭載部１７の表面側に半導体素子１９を搭載したものである。
このリードフレーム１６は、銅（Ｃｕ）又は銅合金で構成されたリードフレーム材２０により形成され、中央に素子搭載部１７を配置し、その表面側周辺に、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備えたものである（図４（Ａ）参照）。なお、リードフレーム材２０の厚み（導体端子１８の厚みＴに相当）は薄く、例えば、０．１〜０．３ｍｍ程度（特に、０．２ｍｍ以下）であるが、この厚みに限定されない。 The semiconductor device 10 is manufactured by using a lead frame 16. An element mounting portion 17 is arranged at the center, an area array is formed in the periphery thereof, the front surface side is a wire bonding portion 13, and the rear surface side is an external connection terminal portion 15. A plurality of rod-like conductor terminals 18 are arranged, and a semiconductor element 19 is mounted on the surface side of the element mounting portion 17.
The lead frame 16 is formed of a lead frame material 20 made of copper (Cu) or a copper alloy, the element mounting portion 17 is disposed at the center, and the first plating portion 12 is disposed on the surface side in the vicinity of the surface side. A plurality of formed wire bonding portions 13 are provided (see FIG. 4A). The lead frame material 20 has a small thickness (corresponding to the thickness T of the conductor terminal 18), for example, about 0.1 to 0.3 mm (particularly 0.2 mm or less), but is not limited to this thickness.

上記したワイヤボンディング部１３と半導体素子１９の各電極パッド部２１とは、金製又は銅製又はアルミニウム製の線からなるボンディングワイヤ２２で電気的に連結され、半導体素子１９、ボンディングワイヤ２２、及びリードフレーム１６の上半分が、樹脂１１で封止されている。一方、半導体装置１０の下半分は、樹脂１１から突出して外部に露出している。つまり、ワイヤボンディング部１３が樹脂封止され（封止側端子）、外部接続端子部１５が樹脂から露出（露出側端子部）している。
ワイヤボンディング部１３の表面に形成された第１のめっき部１２の形状は、ワイヤボンディング部１３（導体端子１８）の形状に応じて、平面視して円形状又は四角形状になっているが、この形状に限定されるものではない。また、外部接続端子部１５の表面に形成された第２のめっき部１４の形状も、外部接続端子部１５（導体端子１８）の形状に合わせている。 The wire bonding portion 13 and each electrode pad portion 21 of the semiconductor element 19 are electrically connected by a bonding wire 22 made of a wire made of gold, copper or aluminum, and the semiconductor element 19, the bonding wire 22, and the lead. The upper half of the frame 16 is sealed with the resin 11. On the other hand, the lower half of the semiconductor device 10 protrudes from the resin 11 and is exposed to the outside. That is, the wire bonding portion 13 is resin-sealed (sealed side terminal), and the external connection terminal portion 15 is exposed from the resin (exposed side terminal portion).
The shape of the first plating portion 12 formed on the surface of the wire bonding portion 13 is circular or quadrangular in plan view, depending on the shape of the wire bonding portion 13 (conductor terminal 18). It is not limited to this shape. Further, the shape of the second plating portion 14 formed on the surface of the external connection terminal portion 15 is also matched to the shape of the external connection terminal portion 15 (conductor terminal 18).

第１のめっき部１２は、ワイヤボンディング部１３の先端面に形成される下地めっき層と、この表面に形成される貴金属めっき層とで構成され、また、第２のめっき部１４も、外部接続端子部１５の先端面に形成される下地めっき層と、この表面に形成される貴金属めっき層とで構成される。なお、下地めっき層は、エッチング液に浸食されない又は浸食されにくい耐エッチング金属（難エッチング金属）である、例えば、ニッケル（Ｎｉ）、すず（Ｓｎ）等で構成されている。また、貴金属めっき層は、厚みが、０．００２〜０．５μｍ程度であり、例えば、金（Ａｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、白金（Ｐｔ）等のうち１種の貴金属で、又は２種以上（複数種）の貴金属又は合金めっきを積層して、構成されている。 The first plating part 12 is composed of a base plating layer formed on the front end surface of the wire bonding part 13 and a noble metal plating layer formed on this surface, and the second plating part 14 is also connected externally. It is comprised by the base plating layer formed in the front end surface of the terminal part 15, and the noble metal plating layer formed in this surface. Note that the base plating layer is made of, for example, nickel (Ni), tin (Sn), or the like, which is an etching resistant metal (hard etching metal) that is not eroded or hardly eroded by the etching solution. The noble metal plating layer has a thickness of about 0.002 to 0.5 μm. For example, the noble metal plating layer is made of one kind of noble metal among gold (Au), palladium (Pd), silver (Ag), platinum (Pt), and the like. Or two or more (plural types) noble metals or alloy platings are laminated.

第１のめっき部１２は、平面視してワイヤボンディング部１３の先端周囲より突出し、かつ、ワイヤボンディング部１３に形成した貴金属めっき層を除く第１のめっき部１２の厚み、即ち下地めっき層の厚みＴ１を従来よりも厚くしている。これにより、ワイヤボンディング部１３の先側周囲に第１の抜止め２３（突出部）が形成される。
この第１の抜止め２３は、第１のめっき部１２を樹脂１１に密着させて引っ掛け、導体端子１８が樹脂１１から抜け落ちることを防止するものである。このため、平面視してワイヤボンディング部１３の先端周囲から突出する第１のめっき部１２の突出幅Ｗ１を１０〜１００μｍにし、第１のめっき部１２の幅Ｗ２をワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ（例えば、幅Ｗ２を先端幅Ｗ３の１．１倍以上）広くすることが好ましい。なお、第１のめっき部１２の形状が円形であれば、突出幅Ｗ１が径方向の突出量となる。 The first plating portion 12 protrudes from the periphery of the tip of the wire bonding portion 13 in plan view, and the thickness of the first plating portion 12 excluding the noble metal plating layer formed on the wire bonding portion 13, that is, the base plating layer The thickness T1 is thicker than before. As a result, a first retaining 23 (protruding portion) is formed around the front side of the wire bonding portion 13.
The first retaining member 23 is used to prevent the conductor terminal 18 from falling out of the resin 11 by bringing the first plating portion 12 into close contact with the resin 11 and hooking it. Therefore, the protrusion width W1 of the first plating part 12 protruding from the periphery of the tip of the wire bonding part 13 in plan view is set to 10 to 100 μm, and the width W2 of the first plating part 12 is set to the tip width of the wire bonding part 13. It is preferable that the width W2 is larger than W3 by 20 to 200 μm (for example, the width W2 is 1.1 times the tip width W3 or more). In addition, if the shape of the 1st plating part 12 is circular, protrusion width W1 will become the protrusion amount of radial direction.

ここで、突出幅Ｗ１が１０μｍ未満の場合、突出幅が狭くなって導体端子が樹脂から抜け落ち易くなり、１００μｍを超える場合、隣り合う端子の間隔が狭まり、エッチング時の液流れが悪くなるので、エッチング品質が悪くなる。また、端子間の間隔を十分に確保できなくなるため、端子間の絶縁性を保てなくなる。従って、上限を８０μｍ、更には７０μｍにすることが好ましい。
なお、第１のめっき部１２を上記した構造にすると、第１のめっき部１２は第２のめっき部１４の周囲より突出する。これは、ワイヤボンディング部１３の先端幅Ｗ３が外部接続端子部１５の先端幅と同一であり、第２のめっき部１４の幅Ｗ４が、外部接続端子部１５の先端幅と同一であることによる。
しかし、第１のめっき部１２が、ワイヤボンディング部１３の先端周囲より突出していれば、第１のめっき部の幅Ｗ２は、第２のめっき部の幅Ｗ４と同じでもよく、また狭くてもよい。つまり、ワイヤボンディング部１３の先端幅Ｗ３と外部接続端子部１５の先端幅とは、また第２のめっき部１４の幅Ｗ４と外部接続端子部１５の先端幅とは、必ずしも同一である必要はない。 Here, when the protrusion width W1 is less than 10 μm, the protrusion width is narrow and the conductor terminal is easily dropped from the resin, and when it exceeds 100 μm, the interval between adjacent terminals is narrowed, and the liquid flow at the time of etching is deteriorated. Etching quality deteriorates. Moreover, since it becomes impossible to ensure a sufficient space between the terminals, the insulation between the terminals cannot be maintained. Accordingly, the upper limit is preferably 80 μm, and more preferably 70 μm.
If the first plating part 12 has the above-described structure, the first plating part 12 protrudes from the periphery of the second plating part 14. This is because the tip width W3 of the wire bonding portion 13 is the same as the tip width of the external connection terminal portion 15, and the width W4 of the second plating portion 14 is the same as the tip width of the external connection terminal portion 15. .
However, if the first plating part 12 protrudes from the periphery of the tip of the wire bonding part 13, the width W2 of the first plating part may be the same as or narrower than the width W4 of the second plating part. Good. That is, the tip width W3 of the wire bonding portion 13 and the tip width of the external connection terminal portion 15 are not necessarily the same as the width W4 of the second plating portion 14 and the tip width of the external connection terminal portion 15. Absent.

また、ワイヤボンディング部１３に形成した下地めっき層の厚みＴ１は、例えば、５〜５０μｍにするのが好ましい。
ここで、下地めっき層の厚みＴ１が５μｍ未満の場合、厚みが薄過ぎてエッチング液で浸食され易くなると共に、抜止めの強度が低下して曲がり易くなり、導体端子が樹脂から抜け落ち易くなる。一方、厚みＴ１が５０μｍを超える場合、強度は十分であるが、厚みが厚過ぎて製造コストがかかる。従って、抜止め強度を確保しつつ、製造コストの上昇を抑えるために、上限を、３０μｍ、更には２０μｍにすることが好ましい。
このように、下地めっき層の厚みＴ１を厚くすることで、下地めっき層の強度が高くなるため、ワイヤボンディング部１３の中心から少しずれても、ボンディングワイヤ２２を連結することが可能となり、ボンディングワイヤ２２の連結の自由度及び信頼性が増す。
なお、ワイヤボンディング部１３に形成した下地めっき層を上記した構造にすると、この下地めっき層の厚みＴ１は、外部接続端子部１５に形成した下地めっき層の厚みＴ２（例えば、２．０μｍ未満（ここでは、１．０μｍ）程度）より厚くなる。 Moreover, it is preferable that thickness T1 of the base plating layer formed in the wire bonding part 13 shall be 5-50 micrometers, for example.
Here, when the thickness T1 of the base plating layer is less than 5 μm, the thickness is too thin and it is easy to be eroded by the etching solution, and the strength of removal is lowered and the wire is easily bent, and the conductor terminal is easily detached from the resin. On the other hand, when the thickness T1 exceeds 50 μm, the strength is sufficient, but the thickness is too thick and the manufacturing cost is increased. Therefore, it is preferable to set the upper limit to 30 μm and further to 20 μm in order to suppress the increase in manufacturing cost while ensuring the retaining strength.
In this way, by increasing the thickness T1 of the base plating layer, the strength of the base plating layer is increased. Therefore, the bonding wire 22 can be connected even if slightly deviated from the center of the wire bonding portion 13, and bonding is possible. The degree of freedom and reliability of connection of the wire 22 is increased.
When the base plating layer formed on the wire bonding portion 13 has the above-described structure, the thickness T1 of the base plating layer is the thickness T2 of the base plating layer formed on the external connection terminal portion 15 (for example, less than 2.0 μm ( Here, it becomes thicker than about 1.0 μm).

また、図２に示す半導体装置２３ａのように、外部接続端子部１５の表面に形成された第２のめっき部２３ｂの厚みを、バリ取り工程が不要となる範囲内で、第１のめっき部１２の厚みと同じ（Ｔ２＝Ｔ１）にすることもできる。
これにより、ワイヤボンディング部１３の形成時のみならず、外部接続端子部１５を形成する際のバリの発生も防止できる。また、第２のめっき部２３ｂの下地めっき層の厚みＴ２を厚くすることで、下地めっき層部分が撓むための自由度が増す。このため、半導体装置２３ａを基板に実装する際、貴金属めっき層に半田が濡れても、半導体装置２３ａが基板にガチガチに固定されず（実装状態を維持しようとする力を抑制でき）、外部から受ける振動を下地めっき層部分で緩和することができる。
更に、第２のめっき部２３ｂの突出幅については、実装時に隣り合う外部接続端子部１５同士が接触しない範囲で、第２のめっき部２３ｂの幅Ｗ４が第１のめっき部１２の幅Ｗ２よりも狭くなるように設定する（Ｗ２＞Ｗ４）。
これにより、めっき層形成の際に、電流値や電極数の設定等が容易になる。 Further, like the semiconductor device 23a shown in FIG. 2, the thickness of the second plating portion 23b formed on the surface of the external connection terminal portion 15 is set within the range in which the deburring process is not required. The thickness can be the same as 12 (T2 = T1).
Thereby, not only the time of forming the wire bonding portion 13 but also the occurrence of burrs when forming the external connection terminal portion 15 can be prevented. Further, by increasing the thickness T2 of the base plating layer of the second plating portion 23b, the degree of freedom for bending the base plating layer portion is increased. For this reason, when the semiconductor device 23a is mounted on the substrate, even if the precious metal plating layer is wetted with solder, the semiconductor device 23a is not firmly fixed to the substrate (a force for maintaining the mounting state can be suppressed), and from the outside. The received vibration can be mitigated at the base plating layer portion.
Furthermore, as for the protruding width of the second plating portion 23b, the width W4 of the second plating portion 23b is larger than the width W2 of the first plating portion 12 in a range where the adjacent external connection terminal portions 15 do not contact each other during mounting. Is also set to be narrow (W2> W4).
This facilitates setting of the current value and the number of electrodes when forming the plating layer.

外部接続端子部１５に形成された第２のめっき部１４（第２のめっき部２３ｂも同様）の表面側には、半田濡れ性の良いめっき（図示しない）が設けられ、他の基板上に設けられたクリーム半田の溶融によって、他の基板との電気的な接続が行われる。
なお、前記した素子搭載部１７の裏面側には、第２のめっき部１４と同一構造のめっきがなされているが、裏面側が樹脂１１から外部に露出しているため、この素子搭載部１７の表面側に半導体素子１９を配置することで、半導体素子１９からの熱放散を促進している。
以上の構成にすることで、半導体装置１０は、薄型化（特に、リードフレームの厚みが０．２ｍｍ以下）に際して導体端子１８と樹脂１１との密着性を確保でき、高集積化に際して導体端子１８のピッチが０．７ｍｍ以下（特に、０．５ｍｍ以下、更には０．４ｍｍ以下）でも対応可能である。 On the surface side of the second plating part 14 (similar to the second plating part 23b) formed on the external connection terminal part 15, plating with good solder wettability (not shown) is provided on another substrate. Electrical connection with another board | substrate is performed by fusion | melting of the provided cream solder.
The element mounting portion 17 is plated with the same structure as that of the second plating portion 14 on the back side. However, since the back side is exposed to the outside from the resin 11, By disposing the semiconductor element 19 on the surface side, heat dissipation from the semiconductor element 19 is promoted.
With the above-described configuration, the semiconductor device 10 can ensure the adhesion between the conductor terminal 18 and the resin 11 when the thickness is reduced (particularly, the thickness of the lead frame is 0.2 mm or less). The pitch of 0.7 mm or less (especially 0.5 mm or less, and further 0.4 mm or less) is also applicable.

続いて、本発明の第１の実施の形態に係る半導体装置１０の製造方法について、図３（Ａ）〜（Ｅ）、図４（Ａ）〜（Ｄ）を参照しながら説明する。
まず、図３（Ａ）に示す準備工程では、銅又は銅合金等からなる板状のリードフレーム材２０を用意する。
次に、めっき工程では、リードフレーム材２０の表面側及び裏面側に、それぞれ耐めっき用レジスト膜を形成し、周知の露光処理及び現像を行って、図３（Ｂ）に示すように、回路パターンが形成されたレジスト膜２４、２５を形成する。なお、リードフレーム材２０の表面側に形成するレジスト膜２４は厚くし（形成する第１のめっき部１２の厚みに応じて５〜５０μｍ程度）、その開口部の内幅は、形成するワイヤボンディング部１３の先端幅Ｗ３より広げる（ワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広くする）。 Next, a method for manufacturing the semiconductor device 10 according to the first embodiment of the present invention will be described with reference to FIGS. 3 (A) to (E) and FIGS. 4 (A) to (D).
First, in the preparation step shown in FIG. 3A, a plate-like lead frame material 20 made of copper or a copper alloy is prepared.
Next, in the plating process, a resist film for plating resistance is formed on the front surface side and the back surface side of the lead frame material 20, respectively, and well-known exposure processing and development are performed, as shown in FIG. Patterned resist films 24 and 25 are formed. The resist film 24 formed on the surface side of the lead frame material 20 is thickened (about 5 to 50 μm depending on the thickness of the first plating part 12 to be formed), and the inner width of the opening is the wire bonding to be formed. The width is wider than the tip width W3 of the portion 13 (about 20 to 200 μm wider than the tip width W3 of the wire bonding portion 13).

そして、リードフレーム材２０を全面めっきし、図３（Ｃ）に示すように、レジスト膜２４、２５の開口部にめっきを形成する。この際、耐エッチング金属に使用できるめっき金属（ここでは、ニッケル）で下地めっき層を形成し、次に、貴金属めっき（ここでは、金、又はパラジウムと金を積層）を行って、貴金属めっき層を形成する。
ここで、リードフレーム材２０の両面に対して同時にめっきを行い、しかも両面で厚みが異なる下地めっき層を形成する場合は、１）リードフレーム材２０の表面側に配置される電極の数を裏面側より多くして、電流値を上げ、又は電極を通過する時間を長くし、２）リードフレーム材２０の裏面側に配置される電極の数を表面側より少なくして、電流値を下げ、又は電極を通過する時間を短くする。 Then, the lead frame material 20 is plated on the entire surface, and plating is formed in the openings of the resist films 24 and 25 as shown in FIG. At this time, a base plating layer is formed with a plating metal (here, nickel) that can be used as an etching-resistant metal, and then precious metal plating (here, gold or palladium and gold is laminated) is performed, so that the noble metal plating layer is formed. Form.
Here, when plating is performed on both surfaces of the lead frame material 20 at the same time and a base plating layer having a different thickness is formed on both surfaces, 1) the number of electrodes disposed on the front surface side of the lead frame material 20 Increase the current value, or increase the time to pass through the electrodes, 2) reduce the current value by reducing the number of electrodes arranged on the back side of the lead frame material 20 from the front side, Alternatively, the time passing through the electrode is shortened.

これにより、リードフレーム材２０の表面側に、例えば、厚みが５〜５０μｍ程度、幅がワイヤボンディング部１３の先端幅Ｗ２よりも２０〜２００μｍ程度広い厚めっき２６を形成できる。一方、リードフレーム材２０の裏面側に、例えば、厚みが０．１５〜３μｍ（好ましくは、上限を０．２μｍ）程度の薄めっき２７を形成できる。
このように、下地めっき層を介して、金、パラジウム、銀等から選択された貴金属又はこれら貴金属の合金をめっきすることにより、リードフレーム材２０に銅等を使用する場合のボンダビリティと半田濡れ性の確保を維持している。
そして、図３（Ｄ）に示すように、リードフレーム材２０の両面からレジスト膜２４、２５を除去する。 Thereby, on the surface side of the lead frame material 20, for example, a thick plating 26 having a thickness of about 5 to 50 μm and a width of about 20 to 200 μm wider than the tip width W2 of the wire bonding portion 13 can be formed. On the other hand, a thin plating 27 having a thickness of about 0.15 to 3 μm (preferably, the upper limit is 0.2 μm) can be formed on the back surface side of the lead frame material 20.
In this way, by plating a precious metal selected from gold, palladium, silver, or the like or an alloy of these precious metals through the base plating layer, bondability and solder wetting when using copper or the like for the lead frame material 20 are performed. Maintaining sex.
Then, as shown in FIG. 3D, the resist films 24 and 25 are removed from both surfaces of the lead frame material 20.

次に、図３（Ｅ）に示す第１のエッチング工程では、リードフレーム材２０の裏面側全部を、耐エッチングレジスト膜からなるカバーテープ２８で覆った後、リードフレーム材２０を浸食するアルカリエッチング液を使用して、図４（Ａ）に示すように、表面側のハーフエッチング（ファーストエッチング）を行う。
このとき、厚めっき２６はレジスト膜として機能するため、アルカリエッチング処理によりワイヤボンディング部１３が形成され、その先端には、幅広で厚みが厚い第１のめっき部１２が残存する。なお、このエッチング処理により、素子搭載部１７も形成される。
これにより、リードフレーム１６が製造される。 Next, in the first etching step shown in FIG. 3E, the entire back surface side of the lead frame material 20 is covered with a cover tape 28 made of an etching resistant resist film, and then eroded by the lead frame material 20. Using the liquid, half etching (first etching) on the surface side is performed as shown in FIG.
At this time, since the thick plating 26 functions as a resist film, the wire bonding portion 13 is formed by an alkali etching process, and the wide first and thick plating portion 12 remains at the tip thereof. The element mounting portion 17 is also formed by this etching process.
Thereby, the lead frame 16 is manufactured.

そして、図４（Ｂ）に示すように、リードフレーム１６からカバーテープ２８を除去する。
なお、ワイヤボンディング部１３に形成した第１のめっき部１２は、めっき厚が厚く形成されているので、めっき剥がれ等の不良が発生しない。従って、従来行っていたバリ取り工程が不要である。
続いて、図４（Ｃ）に示すワイヤボンディング工程では、ハーフエッチングが終了したリードフレーム１６の素子搭載部１７に半導体素子１９を搭載した後、半導体素子１９の電極パッド部２１とワイヤボンディング部１３との電気的連結を、ボンディングワイヤ２２で行う。なお、半導体素子１９の素子搭載部１７への取付けは、Ａｇ・エポキシ系樹脂からなる接着剤を使用できるが、その他の導電性の接着剤又は絶縁性の接着剤でもよい。 Then, as shown in FIG. 4B, the cover tape 28 is removed from the lead frame 16.
In addition, since the 1st plating part 12 formed in the wire bonding part 13 is formed thickly, defects, such as plating peeling, do not generate | occur | produce. Therefore, the conventional deburring process is unnecessary.
Subsequently, in the wire bonding step shown in FIG. 4C, after the semiconductor element 19 is mounted on the element mounting portion 17 of the lead frame 16 after the half etching, the electrode pad portion 21 and the wire bonding portion 13 of the semiconductor element 19 are mounted. Are electrically connected by the bonding wire 22. For attaching the semiconductor element 19 to the element mounting portion 17, an adhesive made of Ag / epoxy resin can be used, but other conductive adhesive or insulating adhesive may be used.

そして、樹脂封止工程では、半導体素子１９とワイヤボンディング部１３との接続が終了したリードフレーム１６の表面側を樹脂１１で封止する。
更に、第２のエッチング工程では、リードフレーム１６を浸食するアルカリエッチング液を使用して、図４（Ｄ）に示すように、裏面側のハーフエッチング（セカンドエッチング）を行う。
このとき、薄めっき２７はレジスト膜として機能するため、エッチング処理により外部接続端子部１５（導体端子１８）がそれぞれ独立し、その先端に第２のめっき部１４が残存する。 In the resin sealing step, the surface side of the lead frame 16 after the connection between the semiconductor element 19 and the wire bonding portion 13 is sealed with the resin 11.
Further, in the second etching step, half etching (second etching) on the back surface side is performed using an alkaline etching solution that erodes the lead frame 16 as shown in FIG.
At this time, since the thin plating 27 functions as a resist film, the external connection terminal portions 15 (conductor terminals 18) are independent from each other by the etching process, and the second plating portion 14 remains at the tip thereof.

なお、上記した第１、第２のエッチング工程の終了後は、エッチング液を除去するための水洗を行う。
また、第２のめっき部１４は、第１のめっき部１２のように厚みが厚くないため、裏面側のハーフエッチングを行った後は、例えば、特開２００７−４８９８１号公報に記載の方法を用いてバリ取り工程を行う。
そして、各半導体装置１０を切断分離して、個々の半導体装置１０を得る。 In addition, after completion | finish of an above-mentioned 1st, 2nd etching process, the water washing for removing etching liquid is performed.
In addition, since the second plating part 14 is not as thick as the first plating part 12, after performing the half etching on the back surface side, for example, the method described in Japanese Patent Application Laid-Open No. 2007-48981 is used. The deburring process is performed using this.
Then, each semiconductor device 10 is cut and separated to obtain individual semiconductor devices 10.

次に、図５、図６、図８、図９を参照しながら、本発明の第２の実施の形態に係るリードフレーム３１を用いた半導体装置３０について説明するが、前記した第１の実施の形態に係る半導体装置１０と同一部材には同一番号を付し、詳しい説明を省略する。
図５、図６に示すように、半導体装置３０は、表面側に、樹脂１１により封止され、表面に第１のめっき部１２が形成された複数のワイヤボンディング部１３を備え、裏面側に、ワイヤボンディング部１３に対応して設けられ、表面に第２のめっき部１４が形成された複数の外部接続端子部１５を備えたものであり、特に、ファインピッチ化や薄型化、更には高集積化に適したものである。 Next, the semiconductor device 30 using the lead frame 31 according to the second embodiment of the present invention will be described with reference to FIG. 5, FIG. 6, FIG. 8, and FIG. The same members as those of the semiconductor device 10 according to the embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
As shown in FIG. 5 and FIG. 6, the semiconductor device 30 includes a plurality of wire bonding portions 13 that are sealed with a resin 11 on the front surface side and have a first plating portion 12 formed on the front surface. Provided with a plurality of external connection terminal portions 15 provided corresponding to the wire bonding portion 13 and having the second plating portion 14 formed on the surface thereof. It is suitable for integration.

半導体装置３０は、リードフレーム３１を用いて製造されたものであり、中央に素子搭載部３２を配置し、その周辺にエリアアレイ状に、表面側がワイヤボンディング部１３で裏面側が外部接続端子部１５となった複数の棒状の導体端子１８を配置して、素子搭載部１３２の表面側に半導体素子１９を搭載したものである。なお、リードフレーム３１（図９（Ａ）参照）は、前記したリードフレーム１６と同様、銅又は銅合金で構成されている。
リードフレーム３１の表面側には、ワイヤボンディング部１３の他に、素子搭載部３２を囲むように、断面山形状のグランドリング部３３が連続して形成されている。 The semiconductor device 30 is manufactured using a lead frame 31, and an element mounting portion 32 is arranged at the center, in the form of an area array around it, the front surface side is the wire bonding portion 13, and the rear surface side is the external connection terminal portion 15. A plurality of rod-shaped conductor terminals 18 are arranged, and the semiconductor element 19 is mounted on the surface side of the element mounting portion 132. The lead frame 31 (see FIG. 9A) is made of copper or a copper alloy, like the lead frame 16 described above.
On the surface side of the lead frame 31, in addition to the wire bonding portion 13, a ground ring portion 33 having a mountain-shaped cross section is continuously formed so as to surround the element mounting portion 32.

このグランドリング部３３は、アース機能を備えるものであり、その高さはワイヤボンディング部１３と同程度である。グランドリング部３３の表面には、前記した第１のめっき部１２と同一構造の貴金属めっき層を有する第３のめっき部３４が形成されている。
上記したワイヤボンディング部１３及びグランドリング部３３と、半導体素子１９の各電極パッド部２１とは、金製の線からなるボンディングワイヤ３５で電気的に連結され、半導体素子１９、ボンディングワイヤ３５、及びリードフレーム３１の上半分が、樹脂１１で封止されている。 The ground ring portion 33 has a grounding function, and its height is approximately the same as that of the wire bonding portion 13. A third plating part 34 having a noble metal plating layer having the same structure as the first plating part 12 is formed on the surface of the ground ring part 33.
The wire bonding portion 13 and the ground ring portion 33 described above and each electrode pad portion 21 of the semiconductor element 19 are electrically connected by a bonding wire 35 made of a gold wire, and the semiconductor element 19, the bonding wire 35, and The upper half of the lead frame 31 is sealed with the resin 11.

第３のめっき部３４は、前記した第１のめっき部１２と同一構造であるため、簡単に説明すると、平面視してグランドリング部３３の先端周囲より突出し、かつ、グランドリング部３３に形成した貴金属めっき層を除く第３のめっき部３４の厚み、即ち下地めっき層の厚みＴ３を従来よりも厚くしている。
これにより、グランドリング部３３の先側周囲に、第３のめっき部３４を拡幅した第２の抜止め３６（突出部）が形成される。
なお、グランドリング部３３の先端周囲からの第３のめっき部３４の突出幅Ｗ５は、１０〜１００μｍにし、グランドリング部３３に形成した下地めっき層の厚みＴ３は、例えば、５〜５０μｍにするのが好ましい。 Since the third plating part 34 has the same structure as the first plating part 12 described above, in brief explanation, the third plating part 34 protrudes from the periphery of the tip of the ground ring part 33 in plan view and is formed on the ground ring part 33. The thickness of the third plating portion 34 excluding the precious metal plating layer, that is, the thickness T3 of the base plating layer is made thicker than before.
As a result, a second retaining 36 (protruding portion) in which the third plated portion 34 is widened is formed around the front side of the ground ring portion 33.
The protrusion width W5 of the third plating portion 34 from the periphery of the tip of the ground ring portion 33 is 10 to 100 μm, and the thickness T3 of the base plating layer formed on the ground ring portion 33 is 5 to 50 μm, for example. Is preferred.

このように、第３のめっき部３４の突出幅Ｗ５と下地めっき層の厚みＴ３の値を限定した理由は、前記した第１のめっき部１２の限定理由と同様である。
なお、素子搭載部３２の表面（半導体素子１９の搭載面）３７と、グランドリング部３３の先端との距離（深さ）Ｄ１は、隣り合うワイヤボンディング部１３とグランドリング部３３との間にエッチングにより形成される凹部３８の深さＤ２や、隣り合うワイヤボンディング部１３間にエッチングにより形成される凹部３９の深さＤ３よりも、短く（浅く）なっているが、同じでもよく、また長く（深く）てもよい。
これにより、半導体装置３０の品質向上が図れる。 Thus, the reason for limiting the values of the protruding width W5 of the third plating portion 34 and the thickness T3 of the underlying plating layer is the same as the reason for limiting the first plating portion 12 described above.
The distance (depth) D1 between the surface 37 of the element mounting portion 32 (the mounting surface of the semiconductor element 19) and the tip of the ground ring portion 33 is between the adjacent wire bonding portion 13 and the ground ring portion 33. The depth D2 of the recess 38 formed by etching and the depth D3 of the recess 39 formed by etching between adjacent wire bonding portions 13 are shorter (shallow), but may be the same or longer. (Deep).
As a result, the quality of the semiconductor device 30 can be improved.

上記したように、第３のめっき部３４は、前記した第１のめっき部１２と同一構造であることから、第３のめっき部３４の厚みは、第１のめっき部１２の厚みと同一である。ここで、図７に示す半導体装置３９ａのように、第３のめっき部３４の厚みを、バリ取り工程が不要となる範囲内で、同一厚みの第１、第２のめっき部１２、２３ｂの厚みと同じにすることもできる（図２参照）。
これにより、ワイヤボンディング部１３や外部接続端子部１５の形成時のみならず、グランドリング部３３を形成する際のバリの発生も防止できる。 As described above, since the third plating portion 34 has the same structure as the first plating portion 12 described above, the thickness of the third plating portion 34 is the same as the thickness of the first plating portion 12. is there. Here, as in the semiconductor device 39a shown in FIG. 7, the thickness of the third plating portion 34 is within the range where the deburring process is not required, and the first and second plating portions 12 and 23b having the same thickness. The thickness can be the same (see FIG. 2).
Thereby, not only the formation of the wire bonding part 13 and the external connection terminal part 15 but also the generation of burrs when the ground ring part 33 is formed can be prevented.

続いて、本発明の第２の実施の形態に係る半導体装置３０の製造方法について、図８（Ａ）〜（Ｅ）、図９（Ａ）〜（Ｄ）を参照しながら説明する。
まず、図８（Ａ）に示す準備工程で板状のリードフレーム材２０を用意した後、めっき工程で、リードフレーム材２０の表面側及び裏面側に、それぞれ耐めっき用レジスト膜を形成し、周知の露光処理及び現像を行って、図８（Ｂ）に示す回路パターンが形成されたレジスト膜４０、２５を形成する。なお、レジスト膜４０は、グランドリング部３３を形成するための開口部が形成されていること以外は、レジスト膜２４と同様の構成である。 Next, a method for manufacturing the semiconductor device 30 according to the second embodiment of the present invention will be described with reference to FIGS. 8 (A) to (E) and FIGS. 9 (A) to (D).
First, after preparing the plate-like lead frame material 20 in the preparation step shown in FIG. 8A, a plating-resistant resist film is formed on the front side and the back side of the lead frame material 20 in the plating step, respectively. A well-known exposure process and development are performed to form resist films 40 and 25 on which the circuit pattern shown in FIG. 8B is formed. The resist film 40 has the same configuration as the resist film 24 except that an opening for forming the ground ring portion 33 is formed.

また、リードフレーム材２０の表面側に形成するレジスト膜４０は、例えば、形成する第１、第３のめっき部１２、３４の厚みに応じて５〜５０μｍ程度厚くする。ここで、開口部の内幅は、形成するワイヤボンディング部１３の先端幅Ｗ３より広げる（ワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広くする）と共に、形成するグランドリング部３３の幅より広げる（グランドリング部３３の先端幅よりも２０〜２００μｍ程度広くする）。 The resist film 40 formed on the surface side of the lead frame material 20 is, for example, thickened by about 5 to 50 μm depending on the thickness of the first and third plating parts 12 and 34 to be formed. Here, the inner width of the opening is wider than the tip width W3 of the wire bonding portion 13 to be formed (about 20 to 200 μm wider than the tip width W3 of the wire bonding portion 13), and the width of the ground ring portion 33 to be formed. More widening (about 20 to 200 μm wider than the tip width of the ground ring portion 33).

そして、リードフレーム材２０を全面めっきし、図８（Ｃ）に示すように、レジスト膜４０、２５の開口部に、下地めっきと貴金属めっきを順次行う。
これにより、リードフレーム材２０の表面側に、例えば、厚みが５〜５０μｍ程度、幅がワイヤボンディング部１３の先端幅Ｗ３よりも２０〜２００μｍ程度広く、グランドリング部３３の幅よりも２０〜２００μｍ程度広い厚めっき４１を形成でき、裏面側に薄めっき４２を形成できる。
このように、第１〜第３のめっき部１２、１４、３４を形成した後は、図８（Ｄ）に示すように、リードフレーム材２０の両面からレジスト膜４０、２５を除去する。 Then, the entire surface of the lead frame material 20 is plated, and base plating and noble metal plating are sequentially performed on the openings of the resist films 40 and 25 as shown in FIG.
Thereby, on the surface side of the lead frame material 20, for example, the thickness is about 5 to 50 μm, the width is about 20 to 200 μm wider than the tip width W <b> 3 of the wire bonding portion 13, and the width of the ground ring portion 33 is 20 to 200 μm. A thick plating 41 that is approximately wide can be formed, and a thin plating 42 can be formed on the back side.
After the first to third plating portions 12, 14, and 34 are formed in this way, the resist films 40 and 25 are removed from both surfaces of the lead frame material 20 as shown in FIG.

次に、図８（Ｅ）に示す第１のエッチング工程で、リードフレーム材２０の裏面側全部をカバーテープ２８で覆った後、アルカリエッチング液を使用して、図９（Ａ）に示す表面側のハーフエッチング（ファーストエッチング）を行う。
このとき、厚めっき４１はレジスト膜として機能するため、アルカリエッチング処理によりワイヤボンディング部１３及びグランドリング部３３が形成され、その先端には、幅広で厚みが厚い第１、第３のめっき部１２、３４が残存する。このエッチング処理により、素子搭載部３２も形成される。なお、素子搭載部３２の深さＤ１は、例えば、素子搭載部３２の形成部分へのエッチング液の液圧力と、リードフレーム材２０の搬送速度を調整することで形成できる。
これにより、リードフレーム３１が製造される。
そして、図９（Ｂ）に示すように、カバーテープ２８を除去する。 Next, in the first etching step shown in FIG. 8E, the entire back surface side of the lead frame material 20 is covered with the cover tape 28, and then the surface shown in FIG. Side half etching (first etching) is performed.
At this time, since the thick plating 41 functions as a resist film, the wire bonding portion 13 and the ground ring portion 33 are formed by an alkali etching process, and the first and third plating portions 12 are wide and thick at their tips. , 34 remains. The element mounting portion 32 is also formed by this etching process. The depth D1 of the element mounting portion 32 can be formed, for example, by adjusting the liquid pressure of the etching liquid to the formation portion of the element mounting portion 32 and the conveyance speed of the lead frame material 20.
Thereby, the lead frame 31 is manufactured.
Then, as shown in FIG. 9B, the cover tape 28 is removed.

続いて、図９（Ｃ）に示すワイヤボンディング工程では、リードフレーム３１の素子搭載部３２に半導体素子１９を搭載した後、半導体素子１９の電極パッド部２１とワイヤボンディング部１３及びグランドリング部３３との電気的連結を、ボンディングワイヤ３５で行う。
そして、樹脂封止工程では、半導体素子１９とワイヤボンディング部１３及びグランドリング部３３との接続が終了したリードフレーム３１の表面側を樹脂１１で封止する。
更に、第２のエッチング工程では、アルカリエッチング液を使用して、図９（Ｄ）に示すように、裏面側のハーフエッチング（セカンドエッチング）を行う。
これにより、外部接続端子部１５（導体端子１８）がそれぞれ独立し、その先端に第２のめっき部１４が残存する。
そして、各半導体装置３０を切断分離して、個々の半導体装置３０を得る。 9C, after the semiconductor element 19 is mounted on the element mounting portion 32 of the lead frame 31, the electrode pad portion 21, the wire bonding portion 13, and the ground ring portion 33 of the semiconductor element 19 are mounted. Is electrically connected with a bonding wire 35.
In the resin sealing step, the surface side of the lead frame 31 after the connection between the semiconductor element 19 and the wire bonding portion 13 and the ground ring portion 33 is sealed with the resin 11.
Further, in the second etching step, half etching (second etching) on the back surface side is performed using an alkaline etching solution as shown in FIG.
Thereby, the external connection terminal portions 15 (conductor terminals 18) are independent of each other, and the second plating portion 14 remains at the tip thereof.
Then, each semiconductor device 30 is cut and separated to obtain individual semiconductor devices 30.

以上、本発明を、実施の形態を参照して説明してきたが、本発明は何ら上記した実施の形態に記載の構成に限定されるものではなく、特許請求の範囲に記載されている事項の範囲内で考えられるその他の実施の形態や変形例も含むものである。例えば、ワイヤボンディング部と外部接続端子部とで構成される各端子がモールド樹脂内に埋没している（外部接続端子部の先端面のみがモールド樹脂から露出している）半導体装置等、前記したそれぞれの実施の形態や変形例の一部又は全部を組合せて本発明のリードフレーム及びこれを用いた半導体装置並びにその製造方法を構成する場合も本発明の権利範囲に含まれる。
また、前記実施の形態においては、リードフレーム材の裏面側全部を覆ったカバーテープの除去を、第１のエッチング工程が終了した直後に行ったが、裏面側のハーフエッチングを行う前であれば、いつ行ってもよい。 As described above, the present invention has been described with reference to the embodiment. However, the present invention is not limited to the configuration described in the above embodiment, and the matters described in the scope of claims. Other embodiments and modifications conceivable within the scope are also included. For example, a semiconductor device in which each terminal composed of a wire bonding portion and an external connection terminal portion is buried in the mold resin (only the front end surface of the external connection terminal portion is exposed from the mold resin), etc. A case where the lead frame of the present invention, a semiconductor device using the same, and a manufacturing method thereof are configured by combining some or all of the respective embodiments and modifications are also included in the scope of the right of the present invention.
In the above embodiment, the cover tape covering the entire back surface side of the lead frame material is removed immediately after the first etching step is completed. , You can go anytime.

１０：半導体装置、１１：樹脂、１２：第１のめっき部、１３：ワイヤボンディング部、１４：第２のめっき部、１５：外部接続端子部、１６：リードフレーム、１７：素子搭載部、１８：導体端子、１９：半導体素子、２０：リードフレーム材、２１：電極パッド部、２２：ボンディングワイヤ、２３：第１の抜止め、２３ａ：半導体装置、２３ｂ：第２のめっき部、２４、２５：レジスト膜、２６：厚めっき、２７：薄めっき、２８：カバーテープ、３０：半導体装置、３１：リードフレーム、３２：素子搭載部、３３：グランドリング部、３４：第３のめっき部、３５：ボンディングワイヤ、３６：第２の抜止め、３７：表面、３８、３９：凹部、３９ａ：半導体装置、４０：レジスト膜、４１：厚めっき、４２：薄めっき 10: Semiconductor device, 11: Resin, 12: First plating part, 13: Wire bonding part, 14: Second plating part, 15: External connection terminal part, 16: Lead frame, 17: Element mounting part, 18 : Conductor terminal, 19: Semiconductor element, 20: Lead frame material, 21: Electrode pad part, 22: Bonding wire, 23: First retaining, 23a: Semiconductor device, 23b: Second plating part, 24, 25 : Resist film, 26: thick plating, 27: thin plating, 28: cover tape, 30: semiconductor device, 31: lead frame, 32: element mounting portion, 33: ground ring portion, 34: third plating portion, 35 : Bonding wire, 36: Second retaining, 37: Surface, 38, 39: Recess, 39a: Semiconductor device, 40: Resist film, 41: Thick plating, 42: Thin plating

Claims (11)

一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記ワイヤボンディング部の先端周囲より突出させ、かつ前記貴金属めっき層を除く前記第１のめっき部の厚みを５〜５０μｍとして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成したことを特徴とするリードフレーム。 A plurality of wire bonding parts having a first plating part formed on the surface on one side and a plurality of external parts provided corresponding to the wire bonding parts on the other side and having a second plating part formed on the surface In a lead frame used for a semiconductor device provided with a connection terminal portion,
The first bonding part having a noble metal plating layer on the surface is projected from the periphery of the tip of the wire bonding part, and the thickness of the first plating part excluding the noble metal plating layer is set to 5 to 50 μm. A lead frame, wherein a first retaining member is formed around the front side of the portion. 一方側に表面に第１のめっき部が形成された複数のワイヤボンディング部を備え、他方側に前記ワイヤボンディング部に対応して設けられ、表面に第２のめっき部が形成された複数の外部接続端子部を備えた半導体装置に用いるリードフレームにおいて、
表面に貴金属めっき層を有する前記第１のめっき部を、前記第２のめっき部の周囲より突出させ、かつ、前記貴金属めっき層を除く前記第１のめっき部の厚みを前記第２のめっき部の厚みより厚くして、該ワイヤボンディング部の先側周囲に第１の抜止めを形成したことを特徴とするリードフレーム。 A plurality of wire bonding parts having a first plating part formed on the surface on one side and a plurality of external parts provided corresponding to the wire bonding parts on the other side and having a second plating part formed on the surface In a lead frame used for a semiconductor device provided with a connection terminal portion,
The first plating part having a noble metal plating layer on the surface protrudes from the periphery of the second plating part, and the thickness of the first plating part excluding the noble metal plating layer is set to the second plating part. The lead frame is characterized in that the first retaining member is formed around the front side of the wire bonding portion. 請求項１又は２記載のリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成されていることを特徴とするリードフレーム。 3. The lead frame according to claim 1, wherein, in addition to the wire bonding portion, the ground ring portion is formed so as to surround a central element mounting portion and has a third plating portion having a noble metal plating layer on the surface. The lead frame is characterized in that, on the front side of the ground ring portion, a second retaining member is formed by widening the third plating portion. 請求項１記載のリードフレームにおいて、前記第２のめっき部の厚みは前記第１のめっき部の厚みと同じであることを特徴とするリードフレーム。 2. The lead frame according to claim 1, wherein the thickness of the second plating portion is the same as the thickness of the first plating portion. 請求項４記載のリードフレームにおいて、前記ワイヤボンディング部の他に、中央の素子搭載部を囲むように形成され、表面に貴金属めっき層を有する第３のめっき部が形成されたグランドリング部を備え、該グランドリング部の先側には、前記第３のめっき部を拡幅した第２の抜止めが形成され、更に前記第３のめっき部の厚みは、前記第１、第２のめっき部の厚みと同じであることを特徴とするリードフレーム。 5. The lead frame according to claim 4, further comprising: a ground ring portion formed so as to surround a central element mounting portion and having a third plating portion having a noble metal plating layer on the surface in addition to the wire bonding portion. In addition, a second retainer that widens the third plating portion is formed on the front side of the ground ring portion, and the thickness of the third plating portion is the same as that of the first and second plating portions. Lead frame characterized by having the same thickness. 請求項１〜５のいずれか１項に記載のリードフレームにおいて、前記第１のめっき部の突出幅を１０〜１００μｍとしたことを特徴とするリードフレーム。 6. The lead frame according to claim 1, wherein a protruding width of the first plating portion is set to 10 to 100 μm. 請求項１〜６のいずれか１項に記載のリードフレームにおいて、前記第１のめっき部の形状は、平面視して円形状又は四角形状であることを特徴とするリードフレーム。 7. The lead frame according to claim 1, wherein the shape of the first plating portion is a circular shape or a quadrangular shape in plan view. 請求項１〜７のいずれか１項に記載のリードフレームを用いたことを特徴とする半導体装置。 A semiconductor device using the lead frame according to claim 1. 請求項１〜７のいずれか１項に記載のリードフレームの製造方法であって、前記第１のめっき部は、形成される前記ワイヤボンディング部の先端に、下地めっきと貴金属めっきを順次行って形成される厚めっきを施し、更にリードフレーム材の一方側をアルカリエッチング処理することによって形成することを特徴とするリードフレームの製造方法。 The lead frame manufacturing method according to any one of claims 1 to 7, wherein the first plating portion sequentially performs base plating and noble metal plating on a tip of the wire bonding portion to be formed. A method for producing a lead frame, comprising: forming a thick plating to be formed, and further performing an alkali etching treatment on one side of the lead frame material. 一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記ワイヤボンディング部の先端周囲より突出させ、かつ下地めっき層の厚みを５〜５０μｍにして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有することを特徴とする半導体装置の製造方法。 A plurality of conductor terminals in which one side is a wire bonding part with a first plating part formed on the surface and the other side is an external connection terminal part with a second plating part formed on the surface are arranged, A semiconductor in which the wire bonding portion and each electrode pad portion of the semiconductor element are electrically connected by a bonding wire, and the semiconductor element, the bonding wire, and a lead frame on which the semiconductor element is mounted are resin-sealed with resin. A device manufacturing method comprising:
A plating step of sequentially performing base plating and noble metal plating on the wire bonding portion and the external connection terminal portion, and performing thick plating on one side of the lead frame material,
One side of the lead frame material is subjected to an alkali etching treatment so as to protrude from the periphery of the tip of the wire bonding portion, and the thickness of the base plating layer is set to 5 to 50 μm. A first etching step for forming the first plating portion provided with a stopper;
A wire bonding step of mounting the semiconductor element on the element mounting portion of the lead frame material subjected to the first etching step, and electrically connecting the electrode pad portion of the semiconductor element and the wire bonding portion;
A resin sealing step of sealing one side of the lead frame material subjected to the wire bonding step with a resin;
A method of manufacturing a semiconductor device, comprising: a second etching step of etching the other side of the lead frame material subjected to the resin sealing step to make the external connection terminal portions independent of each other. 一方側が、表面に第１のめっき部が形成されたワイヤボンディング部となって、他方側が、表面に第２のめっき部が形成された外部接続端子部となった複数の導体端子が配置され、前記ワイヤボンディング部と半導体素子の各電極パッド部がボンディングワイヤで電気的に連結され、前記半導体素子、前記ボンディングワイヤ、及び該半導体素子を搭載したリードフレームが、樹脂で樹脂封止されている半導体装置の製造方法であって、
前記ワイヤボンディング部と前記外部接続端子部に、下地めっきと貴金属めっきを順次行って、リードフレーム材の一方側に厚めっきを施すめっき工程と、
前記リードフレーム材の一方側をアルカリエッチング処理して、前記第２のめっき部の周囲より突出させ、かつ、下地めっき層の厚みを前記第２のめっき部の厚みより厚くして、前記ワイヤボンディング部の先側周囲に第１の抜止めを設けた前記第１のめっき部を形成する第１のエッチング工程と、
前記第１のエッチング工程を行ったリードフレーム材の素子搭載部に前記半導体素子を搭載して、該半導体素子の電極パッド部と前記ワイヤボンディング部とを電気的に接続するワイヤボンディング工程と、
前記ワイヤボンディング工程を行ったリードフレーム材の一方側を樹脂で封止する樹脂封止工程と、
前記樹脂封止工程を行ったリードフレーム材の他方側をエッチング処理して、前記外部接続端子部をそれぞれ独立させる第２のエッチング工程とを有することを特徴とする半導体装置の製造方法。 A plurality of conductor terminals in which one side is a wire bonding part with a first plating part formed on the surface and the other side is an external connection terminal part with a second plating part formed on the surface are arranged, A semiconductor in which the wire bonding portion and each electrode pad portion of the semiconductor element are electrically connected by a bonding wire, and the semiconductor element, the bonding wire, and a lead frame on which the semiconductor element is mounted are resin-sealed with resin. A device manufacturing method comprising:
A plating step of sequentially performing base plating and noble metal plating on the wire bonding portion and the external connection terminal portion, and performing thick plating on one side of the lead frame material,
The one side of the lead frame material is subjected to an alkali etching treatment so as to protrude from the periphery of the second plating part, and the thickness of the base plating layer is made thicker than the thickness of the second plating part. A first etching step of forming the first plated portion provided with a first retaining around the front side of the portion;
A wire bonding step of mounting the semiconductor element on the element mounting portion of the lead frame material subjected to the first etching step, and electrically connecting the electrode pad portion of the semiconductor element and the wire bonding portion;
A resin sealing step of sealing one side of the lead frame material subjected to the wire bonding step with a resin;
A method of manufacturing a semiconductor device, comprising: a second etching step of etching the other side of the lead frame material subjected to the resin sealing step to make the external connection terminal portions independent of each other.
JP2010189797A 2010-08-26 2010-08-26 Lead frame and semiconductor device using the same and method of manufacturing the same Pending JP2012049323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010189797A JP2012049323A (en) 2010-08-26 2010-08-26 Lead frame and semiconductor device using the same and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189797A JP2012049323A (en) 2010-08-26 2010-08-26 Lead frame and semiconductor device using the same and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2012049323A true JP2012049323A (en) 2012-03-08

Family

ID=45903862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010189797A Pending JP2012049323A (en) 2010-08-26 2010-08-26 Lead frame and semiconductor device using the same and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2012049323A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673141B2 (en) 2014-03-05 2017-06-06 Canon Kabushiki Kaisha Mounting member, electronic component, and method for manufacturing module
US10229871B2 (en) 2016-12-09 2019-03-12 Ohkuchi Materials Co., Ltd. Lead frame
JP2019161238A (en) * 2019-06-17 2019-09-19 マクセルホールディングス株式会社 Semiconductor device substrate, method for manufacturing the same, and semiconductor device
JP2020004991A (en) * 2019-08-26 2020-01-09 マクセルホールディングス株式会社 Substrate for semiconductor device and method of manufacturing the same, and semiconductor device
JP2020174203A (en) * 2020-07-10 2020-10-22 マクセルホールディングス株式会社 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673141B2 (en) 2014-03-05 2017-06-06 Canon Kabushiki Kaisha Mounting member, electronic component, and method for manufacturing module
US10229871B2 (en) 2016-12-09 2019-03-12 Ohkuchi Materials Co., Ltd. Lead frame
JP2019161238A (en) * 2019-06-17 2019-09-19 マクセルホールディングス株式会社 Semiconductor device substrate, method for manufacturing the same, and semiconductor device
JP2020004991A (en) * 2019-08-26 2020-01-09 マクセルホールディングス株式会社 Substrate for semiconductor device and method of manufacturing the same, and semiconductor device
JP2020174203A (en) * 2020-07-10 2020-10-22 マクセルホールディングス株式会社 Semiconductor device
JP7011685B2 (en) 2020-07-10 2022-01-27 マクセル株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
KR101089449B1 (en) Semiconductor device and method for manufacturing same
JP4032063B2 (en) Manufacturing method of semiconductor device
JP3562311B2 (en) Method for manufacturing lead frame and resin-encapsulated semiconductor device
US9136247B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
JP3780122B2 (en) Manufacturing method of semiconductor device
KR101064755B1 (en) Structure for multi-row lead frame and semiconductor package thereof and manufacture method thereof
JP4091050B2 (en) Manufacturing method of semiconductor device
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP6653139B2 (en) Lead frame and manufacturing method thereof
JP2014154785A (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2011077519A (en) Lead frame, and method of manufacturing the same
JP2012049323A (en) Lead frame and semiconductor device using the same and method of manufacturing the same
JP2019169729A (en) Semiconductor device substrate and semiconductor device
JP2007048978A (en) Semiconductor device and method for manufacturing same
JP7174363B2 (en) Lead frames and semiconductor equipment
JP2020053420A (en) Lead frame and manufacturing method thereof
JP3786339B2 (en) Manufacturing method of semiconductor device
JP4620584B2 (en) Circuit member manufacturing method
JP6573157B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2004247613A (en) Semiconductor device and its manufacturing process
JP2012164936A (en) Semiconductor device manufacturing method
JP4137981B2 (en) Manufacturing method of semiconductor device
JP7145414B2 (en) Lead frame and its manufacturing method, and semiconductor device and its manufacturing method
JP2000332146A (en) Resin-sealed semiconductor device, circuit material usable therefor and manufacture thereof
JPH09331009A (en) Lead frame, lead frame member and resin sealed semiconductor device employing them