JP2012048986A - 放電灯点灯装置及びそれを用いる照明器具 - Google Patents

Abstract

【課題】回路部品に過大なストレスが加わるのを抑制しつつ、部品数を削減し、且つきめ細かい予熱電流制御を可能にした放電灯点灯装置及びそれを用いる照明器具を提供する。
【解決手段】インバータ回路２は、一対のスイッチング素子Ｑ１，Ｑ２で構成されるブリッジ回路を有し、直流電源Ｅ１の直流電圧をスイッチングすることによって高周波電圧に変換する。インバータ回路２の出力端には共振回路３が接続され、共振回路３の共振出力がフィラメントを有する放電ランプＬａ１に供給される。スイッチング素子Ｑ２の両端間には、コンデンサＣ３と予熱トランスＴ１とスイッチング素子Ｑ３との直列回路が接続されており、予熱トランスＴ１の二次巻線からフィラメントＦ１，Ｆ２に予熱電流が供給される。スイッチング素子Ｑ３は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子からなり、発振制御回路５によって動作モードが制御される。
【選択図】図１

Description

本発明は、放電ランプを点灯させる放電灯点灯装置及びそれを用いる照明器具に関するものである。

従来、フィラメントを有する放電ランプの予熱制御回路を備えた放電灯点灯装置として、図９（ａ）に示すような回路構成を有するものがあった（例えば特許文献１参照）。この放電灯点灯装置１は、スイッチング素子Ｑ１，Ｑ２のブリッジ回路からなるインバータ回路２を備えている。インバータ回路２では、直流電源Ｅ１の直流電圧をスイッチング素子Ｑ１，Ｑ２でスイッチングすることによって高周波電圧に変換し、共振回路３に出力する。共振回路３の出力端間には、フィラメントを有する放電ランプＬａ１からなる負荷回路４が接続されており、共振回路３の出力により放電ランプＬａ１が点灯する。

この放電灯点灯装置１に用いられる放電ランプＬａ１は、フィラメントＦ１，Ｆ２を有する熱陰極型蛍光ランプからなる。熱陰極型蛍光ランプでは、フィラメントＦ１，Ｆ２の寿命を延ばすため、始動のための電圧を放電ランプＬａ１に印加して点灯させる前に、適切な先行予熱を行う必要がある。そこで、インバータ回路２の出力端間には、コンデンサＣ３と予熱トランスＴ１の一次巻線ｎ１とスイッチング素子Ｑ３の直列回路からなる予熱制御回路８が接続されている。この予熱トランスＴ１の二次巻線ｎ２１，ｎ２２には、それぞれ、コンデンサを介してフィラメントＦ１，Ｆ２が接続されている。

発振制御回路５では、ランプ始動時にスイッチング素子Ｑ３のオン／オフを制御することによって、放電ランプＬａ１のフィラメントに供給する予熱電流を制御している。また、蛍光ランプが定格点灯した状態では、ランプ電流が十分大きく、フィラメントＦ１，Ｆ２に安定したスポット（輝点）が形成されて放電動作が行われるので、フィラメントＦ１，Ｆ２の予熱電流は殆ど必要としない。したがって、発振制御回路５は、定格点灯時にスイッチング素子Ｑ３をオフさせることで、予熱電流を削減し、放電灯点灯装置の高効率化を図っている。

一方、蛍光ランプを調光点灯させると、ランプ電流の減少によってフィラメントＦ１，Ｆ２に安定したスポットが形成されにくくなる。そこで、調光点灯時には安定した放電維持とフィラメント寿命を確保するために、フィラメントを適切に予熱する必要がある。特に調光比が３０％以下となるような深い調光状態では、予熱電流の設定範囲が狭くなるため、スイッチング素子Ｑ３を用いたスイッチングによって点灯時の予熱電流を制御するものも従来提案されている（例えば特許文献２参照）。

特開２００１−３５１７９０号公報 米国特許第５６５６８９１号明細書

上述した図９（ａ）の回路では、予熱トランスＴ１の一次側電流をスイッチング素子Ｑ３で断続しているが、スイッチング素子Ｑ３がオフになると、予熱トランスＴ１の一次巻線ｎ１に蓄積されたエネルギーが行き場を失うことになる。ここで、予熱トランスＴ１が理想トランスであれば問題ないが、一般的なトランスは漏れインダクタンスを有しているため、スイッチング素子Ｑ３のオフ時に回生電流を流せる電流経路がないと、予熱トランスＴ１の一次巻線ｎ１に過大な電圧が発生する。その場合、放電灯点灯装置１の各回路部品に過大なストレスが加わる可能性があった。

そこで、図９（ｂ）に示すように、スイッチング素子Ｑ３にＭＯＳ型電界効果トランジスタを用い、予熱トランスＴ１の一次巻線ｎ１及びスイッチング素子Ｑ３の接続点と直流電源Ｅ１の正極との間にダイオードＤ１を接続した回路が考えられている。この回路では、スイッチング素子Ｑ３のオフ時に、スイッチング素子Ｑ３の寄生ダイオードとダイオードＤ１とで電流経路を確保している。

しかしながら、スイッチング素子Ｑ３にＭＯＳ型電界効果トランジスタを使用した場合、寄生ダイオードが存在するため、インバータ回路２のスイッチング素子Ｑ２がオン状態になっていると、スイッチング素子Ｑ３で予熱電流を制御できない。したがって、特許文献１の放電灯点灯装置１では、定格点灯時にスイッチング素子Ｑ３をオフしていても、予熱電流をゼロにできず、電力効率が低下するという問題があった。また特許文献２に記載された放電灯点灯装置では、予熱トランスの二次側に設けたダイオードにより半波で予熱しているため、寄生ダイオードを介して回生電流が流れる際に予熱電流が流れないよう、二次側に設けたダイオードの整流方向を設定することで、定格点灯時にも予熱電流をゼロにすることは可能であるが、フィラメントの数だけダイオードが必要になる。特に多灯点灯の放電灯点灯装置では、灯数の２倍のダイオードが必要になるため、部品数が増加して、コストアップを招くという問題があった。

本発明は上記課題に鑑みて為されたものであり、その目的とするところは、回路部品に過大なストレスが加わるのを抑制しつつ、部品数を削減し、且つきめ細かい予熱電流制御を可能にした放電灯点灯装置及びそれを用いる照明器具を提供することにある。

上記課題を解決するために、本発明の放電灯点灯装置は、インバータ回路と共振回路と予熱トランスと第２スイッチング素子と発振制御回路を備える。インバータ回路は、少なくとも一対の第１スイッチング素子で構成されるブリッジ回路を有し、直流電源の直流電圧を第１スイッチング素子でスイッチングすることによって高周波電圧に変換する。共振回路は、少なくとも１つのインダクタ及びコンデンサを有し、インバータ回路の出力端に接続され、フィラメントを具備した放電ランプに共振出力を供給する。予熱トランスは、二次巻線からフィラメントに予熱電流を供給する。予熱トランスの一次巻線及び第２スイッチング素子の直列回路には、インバータ回路の高周波電圧が入力される。発振制御回路は、第１スイッチング素子及び第２スイッチング素子の制御信号を出力する。第２スイッチング素子は、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子からなる。

この放電灯点灯装置において、発振制御回路は、第２スイッチング素子が備える２つのゲートのうち一方のみのゲート電圧をハイレベルとして、第２スイッチング素子を整流モードで動作させた状態で、第２スイッチング素子の整流方向に流れる予熱トランスの一次電流が略ゼロになるまで、少なくとも一方のゲート電圧をハイレベルに維持することも好ましい。

この放電灯点灯装置において、発振制御回路は、低圧側の第１スイッチング素子がオフしてから高圧側の第１スイッチング素子がオフするまでの期間で、第２スイッチング素子の低圧側ゲートのゲート電圧をハイ又はローレベルとする時間を制御し、且つ、高圧側の第１スイッチング素子がオフしてから低圧側の第１スイッチング素子がオフするまでの期間で、第２スイッチング素子の高圧側ゲートのゲート電圧をハイ又はローレベルとする時間を制御することで、フィラメントへの予熱電流を制御することも好ましい。

この放電灯点灯装置において、発振制御回路は、低圧側の第１スイッチング素子がオフするタイミングと、第２スイッチング素子の低圧側ゲート電圧の立ち下がりエッジを略同じタイミングにするとともに、高圧側の第１スイッチング素子がオフするタイミングと、第２スイッチング素子の高圧側ゲート電圧の立ち下がりエッジを略同じタイミングとし、且つ、第２スイッチング素子の両ゲート電圧のデューティ比を制御することで、フィラメントへの予熱電流を制御することも好ましい。

この放電灯点灯装置において、予熱トランスの一次巻線に流れる電流を検出する電流検出手段を備え、発振制御回路は、電流検出手段の検出結果に基づいて、第２スイッチング素子の制御を行うことも好ましい。

この放電灯点灯装置において、放電ランプの種別を判別するランプ判別手段と、放電ランプの種別毎に第１スイッチング素子及び第２スイッチング素子を制御するための設定値を予め記憶した記憶手段を備えることも好ましい。発振制御回路は、ランプ判別手段の判別結果に基づいて、記憶手段から設定値を選択し、選択した設定値を用いて第１スイッチング素子及び第２スイッチング素子を制御する。

本発明の照明器具は、上述の放電灯点灯装置を備えることを特徴とする。

本発明によれば、回路部品に過大なストレスが加わるのを抑制しつつ、部品数を削減し、且つきめ細かい予熱電流制御を行うことができる。

また、上記の放電灯点灯装置を備えることで、回路部品に過大なストレスが加わるのを抑制しつつ、部品数を削減し、且つきめ細かい予熱電流制御を可能にした照明器具を提供できる。

実施形態１の放電灯点灯装置の回路図である。 （ａ）（ｂ）は同上に用いられるスイッチング素子の動作モードを説明する説明図である。 （ａ）〜（ｈ）は同上の動作を説明する波形図である。 （ａ）〜（ｆ）は同上の要部の等価回路図である。 （ａ）〜（ｈ）は実施形態２の放電灯点灯装置の動作を説明する波形図である。 （ａ）〜（ｆ）は同上の要部の等価回路図である。 実施形態３の放電灯点灯装置の回路図である。 実施形態４の放電灯点灯装置の回路図である。 （ａ）（ｂ）は従来の放電灯点灯装置の回路図である。

以下に本発明の実施の形態を図面に基づいて説明する。

（実施形態１）
本発明に係る放電灯点灯装置の実施形態１を図１〜図４に基づいて説明する。本実施形態の放電灯点灯装置の回路図を図１に示す。この放電灯点灯装置１は、インバータ回路２と、共振回路３と、負荷回路４と、発振制御回路５と、ドライブ回路６，７と、予熱制御回路８を備えている。

インバータ回路２は、直流電源Ｅ１の両端間に一対の第１スイッチング素子（以下、スイッチング素子と略称す。）Ｑ１，Ｑ２が直列接続されたハーフブリッジ型の回路で構成される。各スイッチング素子Ｑ１，Ｑ２は、寄生ダイオードを有するＭＯＳ型電界効果トランジスタで構成される。

共振回路３は、低圧側のスイッチング素子Ｑ２の両端間に接続されたインダクタＬ１及びコンデンサＣ１のＬＣ共振回路で構成される。コンデンサＣ１の両端間には直流カットコンデンサＣ２を介して負荷回路４が接続されている。尚、共振回路３は、高圧側のスイッチング素子Ｑ１の両端間に接続されていてもよい。

共振回路３の出力端には、直流カットコンデンサＣ２を介して、熱陰極型蛍光ランプよりなる放電ランプＬａ１が接続されており、この放電ランプＬａ１により負荷回路４が構成される。

発振制御回路５は、所定の周波数で発振する発振回路（図示せず）を具備し、所定周波数の矩形波信号からなる制御信号Ｓ２をドライブ回路６に出力する。

ドライブ回路６は、発振制御回路５から入力される制御信号Ｓ２に応じて、スイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせており、スイッチング素子Ｑ１，Ｑ２でスイッチングすることによって直流電源Ｅ１の直流電圧を高周波電圧に変換する。

発振制御回路５では、外部の調光器２０から入力される調光信号Ｓ１に応じて、発振回路の発振周波数を変化させており、制御信号Ｓ２の周波数を変化させることによってインバータ回路２の動作周波数を変化させて、放電ランプＬａ１を調光する。

また、低圧側のスイッチング素子Ｑ２の両端間には、コンデンサＣ３と予熱トランスＴ１の一次巻線ｎ１と第２スイッチング素子（以下、スイッチング素子と略称する。）Ｑ３の直列回路が接続されている。予熱トランスＴ１の二次巻線ｎ２１，ｎ２２には、それぞれ、コンデンサを介してフィラメントＦ１，Ｆ２が接続されている。スイッチング素子Ｑ３はドライブ回路７によってオン／オフが制御される。ドライブ回路７では、発振制御回路５から入力される制御信号Ｓ３に応じてスイッチング素子Ｑ３のオン／オフを制御することで、放電ランプＬａ１のフィラメントＦ１，Ｆ２に供給する予熱電流を制御する。

ここにおいて、コンデンサＣ３と予熱トランスＴ１とスイッチング素子Ｑ３とで、予熱トランスＴ１の二次巻線からフィラメントＦ１，Ｆ２に予熱電流を供給する予熱制御回路８が構成される。そして、本実施形態では予熱制御回路８のスイッチング素子Ｑ３に、ＧａＮ系半導体により形成された、２つのゲートを備える双方向スイッチング素子を用いている。

近年、低損失で高耐圧のスイッチング素子として、ＧａＮやＡｌＧａＮのようなワイドバンドギャップ半導体により形成されたスイッチング素子の開発が進められている。ここで、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．０ｅＶ以上）をいう。またワイドバンドギャップ半導体とは、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。

このようなワイドバンドギャップ半導体の中でも、低容量で比較的低コストな素子として有望視されているものに、ＧａＮ系半導体からなるスイッチング素子がある（例えば、国際公開第２００８／０６２８００号パンフレット参照）。この文献に開示されたＧａＮ系半導体のスイッチング素子は、図２（ａ）に示すように２つのゲートｇ１，ｇ２を有しており、ソースｓ１，ｓ２間で双方向のスイッチングが行えるようにした双方向スイッチング素子である。このスイッチング素子Ｑ３は、２つのゲートｇ１，ｇ２に印加されるゲート電圧Ｖｇ１，Ｖｇ２の組み合わせによって、図２（ｂ）に示すようにソースｓ１，ｓ２間が４つの動作モードに切り替えられるようになっている。ここで、両ゲートｇ１，ｇ２に印加されるゲート電圧が共にＬレベル（ローレベル）になると、スイッチング素子Ｑ３はオフになり、両ゲートｇ１，ｇ２に印加されるゲート電圧が共にＨレベル（ハイレベル）になると、スイッチング素子３はオンになる。ゲートｇ１，ｇ２の一方のみゲート電圧がＨレベルになると、スイッチング素子Ｑ３は整流モードで動作する。すなわち、低圧側ゲート電圧のみがＨレベルであれば、スイッチング素子Ｑ３は高圧側から低圧側へ電流が流れる向きのダイオードとして動作する。また、高圧側ゲート電圧のみがＨレベルであれば、スイッチング素子Ｑ３は低圧側から高圧側へ電流が流れる向きのダイオードとして動作する。

次に、図３及び図４を参照して本実施形態の動作を詳細に説明する。尚、図３（ａ）（ｂ）はスイッチング素子Ｑ１，Ｑ２のオン／オフ状態を、図３（ｃ）（ｄ）はスイッチング素子Ｑ１，Ｑ２のドレイン・ソース間に流れる電流Ｉ１，Ｉ２を示す波形図である。また図３（ｅ）（ｆ）はスイッチング素子Ｑ３のゲートｇ２，ｇ１に印加されるゲート電圧Ｖｇ２，Ｖｇ１を、図３（ｇ）は予熱トランスＴ１の一次巻線ｎ１に印加される電圧ＶＴ１を、図３（ｈ）は一次巻線ｎ１に流れる電流Ｉ３をそれぞれ示す波形図である。図４（ａ）〜（ｆ）に示す等価回路はインバータ回路２と予熱制御回路８のみ図示してあり、他の回路部品は省略してある。図４（ａ）〜（ｆ）において図中の矢印は電流の流れを示している。

期間ｔ１ではスイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフであり、インダクタＬ１からスイッチング素子Ｑ１を通って回生電流が短期間流れた後、直流電源Ｅ１→スイッチング素子Ｑ１→インダクタＬ１→コンデンサＣ１→直流電源Ｅ１の経路で電流が流れる。この期間ｔ１に、ドライブ回路７はスイッチング素子Ｑ３の低圧側ゲート電圧Ｖｇ１をＬレベルとして、高圧側ゲート電圧Ｖｇ２のみをＨレベルとしてある。この場合、スイッチング素子Ｑ３は、低圧側から高圧側へ電流を流す方向の整流ダイオードとして動作する。この時の等価回路は図４（ａ）に示す通りであり、スイッチング素子Ｑ３の整流作用によって予熱トランスＴ１の一次巻線に流れる電流が阻止される。

次に、スイッチング素子Ｑ１がオン状態の時のある任意の時点で、ドライブ回路７は、スイッチング素子Ｑ３の高圧側のゲート電圧Ｖｇ２をＬレベル、低圧側のゲート電圧Ｖｇ１をＨレベルに切り替える（期間ｔ２）。この場合、スイッチング素子Ｑ３は、高圧側から低圧側に向かって電流を流す方向の整流ダイオードとして動作する。この時の等価回路は図４（ｂ）に示す通りであり、予熱トランスＴ１の一次巻線ｎ１に電流が流れ、これに伴い放電ランプＬａ１のフィラメントＦ１，Ｆ２に予熱電流が流れることになる。

その後、スイッチング素子Ｑ１はオフ状態に切り替わるが、期間ｔ３〜ｔ４ではインダクタＬ１に蓄積されたエネルギーによってインダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２の寄生ダイオード→インダクタＬ１の経路で共振電流が流れ続ける。また期間ｔ３〜ｔ４では、ドライブ回路７は低圧側ゲート電圧Ｖｇ１をＨレベルに維持しているので、スイッチング素子Ｑ３の整流方向は変化していない。この場合の等価回路は図４（ｃ）に示す通りであり、予熱トランスＴ１に蓄積されたエネルギーにより予熱トランスＴ１の一次巻線には電流Ｉ３が流れ続ける。そして、予熱トランスＴ１に蓄積されたエネルギーが無くなり、一次巻線ｎ１に流れる電流Ｉ３が反転する際に、スイッチング素子Ｑ３の整流作用によって電流Ｉ３が阻止され、予熱トランスＴ１の一次巻線ｎ１に流れる電流Ｉ３はゼロになる。このように、予熱トランスＴ１の一次電流が略ゼロになるまで、スイッチング素子Ｑ３の一方のゲート電圧Ｖｇ１がＨレベルに維持されているので、整流モードで動作するスイッチング素子Ｑ３を通して予熱トランスＴ１の一次巻線に電流を流すことができる。よって、予熱トランスＴ１の一次巻線に流れる電流が行き場を失って、予熱トランスに過大な電圧が発生するのを抑制できる。

また、スイッチング素子Ｑ１がオフ状態に切り替わった後の期間ｔ４〜ｔ５において、ドライブ回路６によってスイッチング素子Ｑ２がオン状態に切り替えられると、インダクタＬ１→スイッチング素子Ｑ２→コンデンサＣ１→インダクタＬ１の経路で電流が流れる。スイッチング素子Ｑ２がオンしている状態の期間ｔ４では、ドライブ回路７は、スイッチング素子Ｑ３の高圧側ゲート電圧Ｖｇ２をＬレベル、低圧側ゲート電圧をＨレベルに制御する。この場合、スイッチング素子Ｑ３は、高圧側から低圧側に電流を流す向きのダイオードとして機能し、その等価回路は図４（ｄ）に示す通りであるので、スイッチング素子Ｑ３の整流作用によって予熱トランスＴ１の一次巻線ｎ１には電流が流れない。

次に、スイッチング素子Ｑ２がオンしている状態の期間ｔ５に、ドライブ回路７が、スイッチング素子Ｑ３の高圧側ゲート電圧Ｖｇ２をＨレベル、低圧側ゲート電圧をＬレベルに切り替えると、スイッチング素子Ｑ３の整流方向が反転する。すなわち、スイッチング素子Ｑ３は、低圧側から高圧側に電流を流す向きのダイオードとして機能し、この場合の等価回路は図４（ｅ）に示すようになる。この場合、スイッチング素子Ｑ３を通して予熱トランスＴ１の一次巻線に、図４（ｂ）の場合と反対向きに電流Ｉ３が流れることになり、フィラメントＦ１，Ｆ２に予熱電流が供給される。

その後の期間ｔ６にスイッチング素子Ｑ２がオフに切り替えられると（スイッチング素子Ｑ１もオフ）、インダクタＬ１に蓄積されたエネルギーによって、インダクタＬ１には同じ向きの電流が流れ続け、インダクタＬ１→スイッチング素子Ｑ１の寄生ダイオード→直流電源Ｅ１の回路要素→コンデンサＣ１→インダクタＬ１の経路で電流が流れる。この期間ｔ６にドライブ回路７は高圧側ゲート電圧Ｖｇ２をＨレベル、低圧側ゲート電圧Ｖｇ１をＬレベルに維持しているので、スイッチング素子Ｑ３の整流方向は変化しない。この時の等価回路は図４（ｆ）に示す通りであり、予熱トランスＴ１に蓄積されたエネルギーによって、予熱トランスＴ１の一次巻線には電流Ｉ３が流れ続ける。そして、電流Ｉ３が反転する際にスイッチング素子Ｑ３の整流作用によって電流Ｉ３が阻止され、予熱トランスＴ１の一次巻線に流れる電流Ｉ３はゼロになる。

この点灯装置では以上のような動作を繰り返すことによって、フィラメントＦ１，Ｆ２に予熱電流が供給される。

ここで、正負対称の予熱電流を流すためには、期間ｔ２，ｔ５を略等しい時間Ｔｈ１とすることが望ましい。この時間Ｔｈ１、或いはインバータ回路２のスイッチング周期をＴとしたときのデューティＤｈ１（＝Ｔｈ１／Ｔ）によって、予熱電流をゼロから制御することが可能になる。

また、スイッチング素子Ｑ３の高圧側ゲート電圧Ｖｇ２及び低圧側ゲート電圧Ｖｇ１によって決定されるスイッチング素子Ｑ３の整流特性を利用することで、予熱トランスＴ１に蓄積されたエネルギーを逃がしているので、過大なストレスを防止するためのダイオードが不要になる。また、半波予熱とする必要もないから、予熱トランスＴ１の二次側にダイオードを設ける必要が無く、部品数が増加することもない。

尚、本実施形態では低圧側ゲート電圧Ｖｇ１と高圧側ゲート電圧Ｖｇ２が互いの反転信号となっているが、予熱トランスＴ１に蓄積されたエネルギーが無くなるまで、整流モードで動作させればよい。したがって、図３の期間ｔ１，ｔ４では、低圧側ゲート電圧Ｖｇ１及び高圧側ゲート電圧Ｖｇ２を両方共にＬレベルとしてスイッチング素子Ｑ３をオフ状態としてもよく、スイッチング素子Ｑ３による消費電力を低減できる。このような制御方式の変更は、スイッチング素子Ｑ３を駆動するドライブ回路７の回路構成を変更することで容易に対応できる。

また、何れかのスイッチング素子Ｑ１又はＱ２のオン時にスイッチング素子Ｑ３を整流モードで動作させて予熱電流を流す時間Ｔｈ１（或いはデューティＤｈ１）を制御する場合に、スイッチング素子Ｑ１又はＱ２がオフしてから、時間（Ｔ／２−Ｔｈ１）が経過した後にゲート電圧Ｖｇ１，Ｖｇ２をＨレベルに制御するものでもよい。これをデューティで表すと、スイッチング素子Ｑ１又はＱ２がオフしてから、デューティ（０．５−Ｄｈ１）に相当する時間が経過した後にゲート電圧Ｖｇ１，Ｖｇ２をＨレベルに制御すればよい。

以上説明したように本点灯装置では、予熱制御回路８が備えるスイッチング素子Ｑ３に、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子を用いており、両ゲート電圧を制御することで、予熱電流を制御することができる。ところで、スイッチング素子Ｑ３をＭＯＳ型電界効果トランジスタで構成した場合、寄生ダイオードの存在によって、スイッチング素子Ｑ２がオン状態になっていると、スイッチング素子Ｑ３で予熱電流を制御できなくなる。それに対して、本実施形態ではスイッチング素子Ｑ３が、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子で構成されているので、スイッチング素子Ｑ２がオン状態になっていても、スイッチング素子Ｑ３で予熱電流のオン／オフを制御でき、きめ細かい予熱電流制御を行える。また、スイッチング素子Ｑ１又はＱ２のオン時に予熱電流が流れている状態で、スイッチング素子Ｑ１又はＱ２がオフになると、予熱トランスＴ１に蓄積されたエネルギーによって電流が流れ続けるが、整流モードで動作するスイッチング素子Ｑ３によって、電流の流れる経路が確保できるから、一次巻線に流れる電流が行き場を失って予熱トランスに過大な電圧が発生することはなく、回路部品に過大なストレスが加わるのを抑制できる。予熱トランスＴ１に蓄積されたエネルギーがゼロになって、電流が反転する際にはスイッチング素子Ｑ３の整流作用によって電流が阻止できるから、予熱トランスＴ１の二次側に半波予熱を行うためのダイオードを設ける必要が無く、部品数を削減できる。

また発振制御回路８は、低圧側のスイッチング素子Ｑ２がオフしてから高圧側のスイッチング素子Ｑ１がオフするまでの期間（期間ｔ６，ｔ１，ｔ２）で、スイッチング素子Ｑ３の低圧側ゲートｇ１のゲート電圧Ｖｇ１をハイ又はローレベルとする時間Ｔｈ１を制御し、且つ、高圧側のスイッチング素子Ｑ１がオフしてから低圧側のスイッチング素子Ｑ２がオフするまでの期間（ｔ３〜ｔ５）で、スイッチング素子Ｑ３の高圧側ゲートｇ２のゲート電圧Ｖｇ２をハイ又はローレベルとする時間Ｔｈ１を制御することで、フィラメントへの予熱電流を制御している。

これにより、期間ｔ６〜ｔ２において、スイッチング素子Ｑ３の低圧側ゲートｇ１のゲート電圧Ｖｇ１をハイ又はローレベルとする時間Ｔｈ１を制御することで、この間に予熱電流が流れる時間を調整できる。また期間ｔ３〜ｔ５において、スイッチング素子Ｑ３の高圧側ゲートｇ２のゲート電圧Ｖｇ２をハイ又はローレベルとする時間Ｔｈ１を制御することで、この間に予熱電流が流れる時間を調整できる。したがって、放電ランプＬａ１に供給する予熱電流をきめ細かく制御することができる。

（実施形態２）
本発明に係る放電灯点灯装置の実施形態２を図５及び図６に基づいて説明する。本実施形態の放電灯点灯装置の回路構成は実施形態１と同様であるので、回路構成についての説明は省略する。

図５は本点灯装置の各部の波形図であり、図５（ａ）（ｂ）はスイッチング素子Ｑ１，Ｑ２のオン／オフ状態を、図５（ｃ）（ｄ）はスイッチング素子Ｑ１，Ｑ２のドレイン・ソース間に流れる電流Ｉ１，Ｉ２を示す波形図である。また図５（ｅ）（ｆ）はスイッチング素子Ｑ３のゲートｇ２，ｇ１に印加されるゲート電圧Ｖｇ２，Ｖｇ１を、図５（ｇ）は予熱トランスＴ１の一次巻線に印加される電圧ＶＴ１を、図５（ｈ）は一次巻線に流れる電流Ｉ３をそれぞれ示す波形図である。また、図６（ａ）〜（ｆ）は、図５の期間ｔ１〜ｔ６における等価回路図であり、この等価回路図ではインバータ回路２と予熱制御回路８のみ図示してあり、他の回路部品は省略してある。また図６（ａ）〜（ｆ）において図中の矢印は電流の流れを示している。

実施形態１では、期間ｔ２，ｔ５においてスイッチング素子Ｑ３を整流モードで動作させているが、本実施形態では図５に示すように期間ｔ２，ｔ５において両ゲート電圧Ｖｇ１，Ｖｇ２をＨレベルとして、スイッチング素子Ｑ３を完全なオン状態に切り替えている。尚、期間ｔ２における等価回路は図６（ｂ）に示す通りであり、期間ｔ５における等価回路は図６（ｅ）に示す通りである。

このように、発振制御回路５は、低圧側のスイッチング素子Ｑ２がオフするタイミングと、スイッチング素子Ｑ３の低圧側ゲート電圧Ｖｇ１の立ち下がりエッジを略同じタイミングにするとともに、高圧側のスイッチング素子Ｑ１がオフするタイミングと、スイッチング素子Ｑ３の高圧側ゲート電圧Ｖｇ２の立ち下がりエッジを略同じタイミングとしてある。

これにより、予熱電流を流す期間に両ゲート電圧Ｖｇ１，Ｖｇ２がＨレベルとなって、スイッチング素子Ｑ３を完全なオン状態にできるから、低オン抵抗であるＧａＮ半導体素子の特性を生かして、予熱制御回路８の損失をさらに低減できる。特に負荷回路４が多灯の放電ランプで構成される場合には、灯数に相応して予熱電力も増加するため、スイッチング素子Ｑ３のオン抵抗を小さくしたことによる損失低減効果もより大きくなる。

また発振制御回路５は、スイッチング素子Ｑ３の両ゲート電圧Ｖｇ１，Ｖｇ２のデューティ比を制御しており、これにより、予熱電流をきめ細かく制御することができる。

（実施形態３）
本発明に係る放電灯点灯装置の実施形態３を図７に基づいて説明する。

本実施形態では、実施形態１又は２の放電灯点灯装置において、スイッチング素子Ｑ３のソースｓ１と直流電源Ｅ１の負極の間に電流検出用の抵抗Ｒ１を接続してある。尚、抵抗Ｒ１以外の回路構成は実施形態１と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。

発振制御回路５には抵抗Ｒ１の両端電圧が入力されており、スイッチング素子Ｑ３に流れる電流Ｉ３をフィードバック制御することで、フィラメントＦ１，Ｆ２に供給される予熱電流を精度良く制御することができる。

発振制御回路５は例えばマイクロコンピュータやメモリ（例えばＲＡＭやＲＯＭなど）を用いて構成され、各調光比に応じた電流Ｉ３の基準値がメモリに設定されている。

発振制御回路５は、外部の調光器２０から入力される調光信号Ｓ１に応じて、インバータ回路２の動作周波数を変化させることで、放電ランプＬａ１を調光するとともに、調光信号Ｓ１に応じた調光比に対応する設定値をメモリから読み込み、スイッチング素子Ｑ３に流れる電流Ｉ３が設定値となるように、スイッチング素子Ｑ３のオンデューティを制御する。これにより、スイッチング素子Ｑ３に流れる電流、すなわち予熱トランスＴ１の一次巻線に流れる電流Ｉ３を各調光比に応じて予め設定された電流に制御することができる。また発振制御回路５には、抵抗Ｒ１の両端電圧がフィードバックされるので、予熱トランスＴ１の一次巻線に流れる電流Ｉ３が反転する（ゼロになる）タイミング、すなわち予熱トランスＴ１に蓄積されたエネルギーがゼロになるタイミングを検出することができる。したがって、発振制御回路５では、スイッチング素子Ｑ３の一方のゲート電圧をＨレベルとしている状態で、電流Ｉ３がゼロになるのを検出すると、この一方のゲート電圧をＬレベルに切り替えて、スイッチング素子Ｑ３をオフ状態としてもよい。スイッチング素子Ｑ３は、予熱トランスＴ１に蓄積されたエネルギーが無くなるまで整流モードで動作させればよいので、蓄積されたエネルギーがゼロになったことを検知してスイッチング素子Ｑ３をオフすることで、スイッチング素子Ｑ３の消費電力を低減できる。

（実施形態４）
本発明に係る放電灯点灯装置の実施形態４を図８に基づいて説明する。

本実施形態では、実施形態１又は２の放電灯点灯装置において、放電ランプＬａ１の種別を判別するランプ判別回路９を設け、発振制御回路５ではランプ判別回路９の判別結果に基づいて各スイッチング素子Ｑ１〜Ｑ３のオン／オフを制御している。尚、ランプ判別回路９以外の回路構成は実施形態１と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。

発振制御回路５は例えばマイクロコンピュータやメモリ（例えばＲＡＭやＲＯＭなど）を用いて構成され、放電ランプの種類毎に各スイッチング素子Ｑ１〜Ｑ３を制御するための設定値がメモリに予め設定されている。

ランプ判別回路９は、放電灯点灯装置１に接続された放電ランプＬａ１の種類を判別する。ここで、ランプ判別回路９では、フィラメントＦ２の電気特性（例えばインピーダンス）を検出することで、放電ランプＬａ１の種類を判別している。尚、放電ランプＬａ１の種類を判別する方法としては、フィラメントのインピーダンスを検出する以外にも種々の方法が従来知られており、適宜の判別方法を採用すればよい。

発振制御回路５では、ランプ判別回路９の判別結果に基づき、判定された種類の放電ランプに対応する設定値をメモリから読み出し、以後はその設定値にしたがってインバータ回路２の動作周波数や予熱制御を行っている。これにより、放電ランプＬａ１の種類に応じて最適な制御を行うことができ、特にランプ種別に応じてきめ細かい予熱制御が行えるから、放電ランプＬａ１の調光レベルが深い場合にも予熱電流が不足することはなく、フィラメントの長寿命化を図ることができる。

尚、本実施形態のランプ判別回路９を実施形態３の放電灯点灯装置１に適用してもよく、放電ランプＬａ１の種別に応じた予熱制御が行えるとともに、予熱電流のフィードバック制御が行えるので、よりきめの細かい予熱制御を行うことができる。

また、上述の各実施形態ではインバータ回路２がハーフブリッジ型の回路で構成されているが、フルブリッジ型の回路で構成されていてもよい。また負荷回路４が、１灯のみの放電ランプＬａ１で構成されているが、これに限定されるものではなく複数灯の放電ランプで構成されるものでもよい。また、共振回路３も図１に示したＬＣ直列共振回路に限定されるものではなく、適宜変更が可能である。

ところで、実施形態１〜４の何れかで説明した放電灯点灯装置１と、光源である放電ランプＬａ１とを器具本体（図示せず）に装着して照明器具が構成される。この照明器具は、実施形態１〜４の何れかで説明した放電灯点灯装置１を備えているので、回路部品に過大なストレスが加わるのを抑制しつつ、部品数を削減し、且つきめ細かい予熱電流制御を行うことができる。

１ 放電灯点灯装置
２ インバータ回路
３ 共振回路
４ 負荷回路
５ 発振制御回路
６，７ ドライブ回路
８ 予熱制御回路
Ｃ３ コンデンサ
Ｑ１，Ｑ２ スイッチング素子（第１スイッチング素子）
Ｑ３ スイッチング素子（第２スイッチング素子）
Ｔ１ 予熱トランス
Ｌａ１ 放電ランプ
Ｆ１，Ｆ２ フィラメント
Ｅ１ 直流電源

Claims (7)

1. 少なくとも一対の第１スイッチング素子で構成されるブリッジ回路を有し、直流電源の直流電圧を前記第１スイッチング素子でスイッチングすることによって高周波電圧に変換するインバータ回路と、
   少なくとも１つのインダクタ及びコンデンサを有し、前記インバータ回路の出力端に接続され、フィラメントを具備した放電ランプに共振出力を供給する共振回路と、
   二次巻線から前記フィラメントに予熱電流を供給する予熱トランスと、
   前記インバータ回路の高周波電圧が入力される、前記予熱トランスの一次巻線及び第２スイッチング素子の直列回路と、
   前記第１スイッチング素子及び前記第２スイッチング素子の制御信号を出力する発振制御回路とを備え、
   前記第２スイッチング素子が、ＧａＮ系半導体により形成されて２つのゲートを備えた双方向スイッチング素子からなることを特徴とする放電灯点灯装置。
2. 前記発振制御回路は、前記第２スイッチング素子が備える２つのゲートのうち一方のみのゲート電圧をハイレベルとして、前記第２スイッチング素子を整流モードで動作させた状態で、前記第２スイッチング素子の整流方向に流れる前記予熱トランスの一次電流が略ゼロになるまで、少なくとも前記一方のゲート電圧をハイレベルに維持することを特徴とする請求項１記載の放電灯点灯装置。
3. 前記発振制御回路は、低圧側の前記第１スイッチング素子がオフしてから高圧側の前記第１スイッチング素子がオフするまでの期間で、前記第２スイッチング素子の低圧側ゲートのゲート電圧をハイ又はローレベルとする時間を制御し、且つ、高圧側の前記第１スイッチング素子がオフしてから低圧側の前記第１スイッチング素子がオフするまでの期間で、前記第２スイッチング素子の高圧側ゲートのゲート電圧をハイ又はローレベルとする時間を制御することで、前記フィラメントへの予熱電流を制御することを特徴とする請求項１記載の放電灯点灯装置。
4. 前記発振制御回路は、低圧側の前記第１スイッチング素子がオフするタイミングと、前記第２スイッチング素子の低圧側ゲート電圧の立ち下がりエッジを略同じタイミングにするとともに、高圧側の前記第１スイッチング素子がオフするタイミングと、前記第２スイッチング素子の高圧側ゲート電圧の立ち下がりエッジを略同じタイミングとし、且つ、前記第２スイッチング素子の両ゲート電圧のデューティ比を制御することで、前記フィラメントへの予熱電流を制御することを特徴とする請求項１記載の放電灯点灯装置。
5. 前記予熱トランスの一次巻線に流れる電流を検出する電流検出手段を備え、
   前記発振制御回路は、前記電流検出手段の検出結果に基づいて、前記第２スイッチング素子の制御を行うことを特徴とする請求項１記載の放電灯点灯装置。
6. 前記放電ランプの種別を判別するランプ判別手段と、前記放電ランプの種別毎に前記第１スイッチング素子及び前記第２スイッチング素子を制御するための設定値を予め記憶した記憶手段を備え、
   前記発振制御回路は、前記ランプ判別手段の判別結果に基づいて、前記記憶手段から設定値を選択し、選択した設定値を用いて前記第１スイッチング素子及び前記第２スイッチング素子を制御することを特徴とする請求項１記載の放電灯点灯装置。
7. 請求項１乃至６の何れか１項に記載の放電灯点灯装置を備えることを特徴とする照明器具。

Images