JP2012039118A - チップパッケージを補強するシステム及び方法 - Google Patents

チップパッケージを補強するシステム及び方法 Download PDF

Info

Publication number
JP2012039118A
JP2012039118A JP2011173247A JP2011173247A JP2012039118A JP 2012039118 A JP2012039118 A JP 2012039118A JP 2011173247 A JP2011173247 A JP 2011173247A JP 2011173247 A JP2011173247 A JP 2011173247A JP 2012039118 A JP2012039118 A JP 2012039118A
Authority
JP
Japan
Prior art keywords
interconnect
interconnects
chip
reinforcing
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011173247A
Other languages
English (en)
Inventor
G Lee Michael
ジー リー・マイケル
Chihiro Uchibori
千尋 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2012039118A publication Critical patent/JP2012039118A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】
チップパッケージを補強するシステム及び方法を提供する。
【解決手段】
この開示に係る一部の実施形態によって提供されるチップパッケージは、チップ、基板、及び該チップと該基板との間に配置された相互接続層を含み得る。一部の実施形態において、相互接続層は、前記チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクト１０４Ａのアレイと、該結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクト１０４Ｂとを含み得る。
【選択図】 図２Ａ

Description

この開示は、チップパッケージングに関し、より具体的には補強インターコネクトを用いてチップパッケージを補強するシステム及び方法に関する。
チップパッケージングは、チップ又はダイを保護するために使用され、電気的な接続を提供するとともに、過剰な熱に対する熱経路を提供する。近年、チップをパッケージングするためにプラスチックパッケージが用いられるようになっている。それは、プラスチックパッケージは従来のセラミックパッケージと比較して低コストであるためである。しかしながら、プラスチックパッケージは、より高い熱膨張係数（ＣＴＥ）を有し、チップに関連する特定の問題を生じさせ得る。例えば、チップとプラスチックパッケージとが接合されるとき、チップとパッケージとのＣＴＥミスマッチ（不整合）がチップとプラスチックパッケージとの間の領域（例えば、はんだバンプ及びオンチップ・インターコネクト）に局所的な応力を生じさせると、チップ−パッケージ相互作用（chip package interaction；ＣＰＩ）が起こり得る。ダイの中心からの距離が最長で累積的な変位が最大となる箇所であるダイのコーナー部及び周辺領域の付近では、反り、剥離及びクラックが観測されている。
この開示に係る実施形態により、チップパッケージを補強するシステム及び方法が提供される。
この開示に係る一部の実施形態によれば、チップパッケージが提供される。当該チップパッケージは、チップ、基板、及び該チップと該基板との間に配置された相互接続層を含み得る。一部の実施形態において、相互接続層は、前記チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクトのアレイと、該結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクトとを含み得る。
この開示に係る他の実施形態によれば、相互接続層が提供される。当該相互接続層は、チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクトのアレイと、該結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクトとを含み得る。
この開示に係る特定の実施形態によれば、チップパッケージを補強する方法が提供される。当該方法は、結合インターコネクトアレイの最も外側の行の一部の周りに補強インターコネクトの行を設けるステップと、補強インターコネクトの行を備えた前記チップパッケージの応力を決定するステップと、決定された応力が所定の応力レベルを上回るかを決定するステップと、決定された応力が所定の応力レベルを上回る場合に補強インターコネクトの行を調整するステップとを含み得る。
以下の図を含む図面とともに以下の詳細な説明を参照することにより、この開示に係る実施形態及びその利点の一層完全なる理解が得られる。図面において、似通った参照符号は同様の特徴を指し示す。
この開示に係る特定の実施形態に従った補強インターコネクトを含むチップパッケージ内のレイヤ群を示す切断図である。 この開示に係る特定の実施形態に従った補強インターコネクトを有する相互接続層を示す上面図である。 この開示に係る特定の実施形態に従った補強インターコネクトを有する相互接続層を示す上面図である。 この開示に係る特定の実施形態に従った補強インターコネクトを有する相互接続層を示す上面図である。 この開示に係る特定の実施形態に従った補強インターコネクトを有する相互接続層を示す上面図である。 この開示に係る特定の実施形態に従った補強インターコネクトを有する相互接続層を示す上面図である。 この開示に係る特定の実施形態に従った補強インターコネクトを配置する方法例を示すフローチャートである。
好適な実施形態及びその利点は、同様且つ対応する部分を指し示すために類似の参照符号を用いた図１−３を参照することによって十分に理解される。
図１は、この開示に係る特定の実施形態に従った補強インターコネクトを含むチップパッケージ１００内のレイヤ（層）群を部分的に切断して示している。チップパッケージ１００は、チップ１０２の電気的な接続及び／又は機械的な接続を提供するプラスチック・ボールグリッドアレイ（ＰＢＧＡ）型パッケージとし得る。チップパッケージは、チップ１０２、インターコネクト（相互接続）１０４及び１１０、基板１０６、並びに印刷回路基板１０８を含み得る。
ダイとも呼ばれるチップ１０２は、集積回路、微小電気機械システム（ＭＥＭＳ）又はその他の回路とし得る。チップ１０２は、インターコネクト１０４を用いてプラスチック基板１０６にマウントされ得る。例えば、チップ１０２は、“フリップチップ”として知られる技術を用いて、チップ１０２の頂面側が基板１０６の方を向くように“裏返し”にされてもよい。アレイ状に配置された複数のはんだボールとし得るインターコネクト１０４が加熱されて、このマウントプロセスが完了される。なお、インターコネクト１０４は、どのような好適なやり方で配設されてもよい。また、チップ１０２を基板１０６に結合するために、その他のマウント技術（例えば、ワイヤボンディング）が用いられてもよい。
チップ１０２及び基板１０６は、印刷回路基板（ＰＣＢ）１０８に通信可能に結合され得る。ＰＣＢ１０８はその表面に、インターコネクト１０４に合致するようにパターニングされた一組の銅パッドを含み得る。例えば標準的なマウント技術を用いて、基板１０６上のチップ１０２はＰＣＢ１０８の銅パッド上に位置付けられ得る。例えばアレイ状に配置されたはんだボールとし得るインターコネクト１１０が、銅パッド上に置かれ、チップ１０２及び基板１０６をＰＣＢ１０８に接合するために加熱され得る。
インターコネクト１０４及びインターコネクト１１０は、上述のようにはんだボールを含んでいてもよいし、チップ１０２からＰＣＢ１０８に電気信号を導通させるために使用されるその他の金属物質を含んでいてもよい。インターコネクト１０４がリフロー炉内で、あるいは赤外線ヒータによっての何れかで加熱されるとき、インターコネクト１０４は溶融する。表面張力によって、溶融したはんだは、インターコネクトが冷えて凝固する間、チップ１０２及び基板１０６をＰＣＢ１０８に位置整合させて正確な離隔距離で保持する。
一部の実施形態において、インターコネクト１０４は、結合（ボンディング）インターコネクトと、例えばチップ１０２と基板１０６との間の機械的応力又は熱機械応力による応力を緩和するように構成された補強インターコネクトとを含み得る。補強インターコネクトは電気的な機能を提供しなくてもよいが、一部の実施形態において、補強インターコネクトは結合インターコネクトと同じ材料で形成され得る。以下、補強インターコネクトの詳細について、図２Ａ−２Ｅを参照して説明する。
図２Ａは、この開示に係る特定の実施形態に従った補強インターコネクトを有する相互接続層２００Ａの上面図を示している。相互接続層２００Ａは、チップ１０２と基板１０６との間に配置された層とすることができ、インターコネクト１０４を含み得る。一部の実施形態において、インターコネクト１０４は結合インターコネクト１０４Ａ及び補強インターコネクト１０４Ｂを含み得る。
結合インターコネクト１０４Ａは、チップ１０２とＰＣＢ１０８との間の電気接続を提供するのに適したピッチでアレイ状に配置された複数のはんだボール又ははんだバンプを含み得る。一部の実施形態において、結合インターコネクト１０４Ａはボールグリッドアレイとして構成される。
補強インターコネクト１０４Ｂは、結合インターコネクト１０４Ａと同じ材料で作られていてもよく、チップ１０２とプラスチック基板１０６との間に一般的に見られる熱機械応力及び／又は機械的応力を抑制且つ／或いは実質的に排除するように構成され得る。例えば、補強インターコネクト１０４Ｂは、チップ１０２とＰＣＢ１０８との間の電気接続を提供する結合インターコネクト１０４Ａ上の応力を低減し得る。
図２Ａに示すように、最も外側の行及び／又は列の結合インターコネクト１０４Ａの周りに、２つの行を成す補強インターコネクト１０４Ｂが配置され得る。図２Ａは最外縁の結合インターコネクト１０４Ａを完全に包囲する２行の補強インターコネクト１０４Ｂを示しているが、如何なる行数の補強インターコネクト１０４Ｂが、最も外側の行の結合インターコネクト１０４Ａの周りに配置されてもよい。
一部の実施形態において、補強インターコネクト１０４Ｂは、最も外側の行の結合インターコネクト１０４Ａの複数の特定部分の周りに配置されてもよい。例えば、図２Ｂを参照するに、相互接続層２００Ｂのコーナー部の周りに置かれた２行の補強インターコネクト１０４Ｂが示されている。補強インターコネクト１０４Ｂの行は、基板１０６と接合されるときチップ１０２のコーナー部と重なり得る。層２００Ｂのコーナー部は、チップ１０２と接合されるとき、層２００Ｂのその他の部分より大きい熱機械応力及び／又は機械的応力を被り得るので、１行以上の補強インターコネクト１０４Ｂを導入することにより、結合インターコネクト１０４Ａへの応力が最小化あるいは実質的に排除され得る。同一あるいは代替的な実施形態において、補強インターコネクト１０４Ｂは、チップ１０２がＰＣＢ１０８と結合されたときに欠陥又は一層大きい応力負荷を生じる傾向にある領域と一致するような、相互接続層２００Ｂのその他の部分に置かれてもよい。なお、補強インターコネクト１０４Ｂの行数は、相互接続層２００Ｂの特定の部分で変更されてもよい。例えば、層２００Ｂのコーナー部の周りには、その他の部分と比較して多い行の補強インターコネクト１０４Ｂが存在していてもよい。一部の実施形態において、補強インターコネクト１０４Ｂの行数は、相互接続層２００Ｂの複数の部分にわたって同一であってもよい。
他の実施形態において、補強インターコネクト１０４Ｂは様々なピッチ及び／又は間隔で配置され得る。図２Ｃ及び２Ｄを参照するに、補強インターコネクト１０４Ｂの間隔の例が示されている。図２Ｃにおいて、補強インターコネクト１０４Ｂは、相互接続層２００Ｃのコーナー部の周りに１：１の比で配置され得る（コーナー部に近接する相互接続層の全ての行及び／又は列が少なくとも１つの補強インターコネクト１０４Ｂを含み得ることを意味する）。同一あるいは代替的な実施形態において、補強インターコネクト１０４Ｂは、コーナー部に近接しない位置では、相互接続層２００Ｃの最も外側の行及び／又は列の周りに１：２の比で間隔を設けられ得る（相互接続層２００Ｃの１つおきの行及び／又は列が少なくとも１つの補強インターコネクト１０４Ｂを含み得ることを意味する）。図２Ｄにおいては、補強インターコネクト１０４Ｂは、相互接続層２００Ｄのコーナー部の周りに同様に配置され、コーナー部に近接しない位置では、相互接続層２００Ｄの最も外側の行及び／又は列の周りに１：４に比で間隔を設けられ得る（相互接続層２００Ｄの３つおきの行及び／又は列が少なくとも１つの補強インターコネクト１０４Ｂを含み得ることを意味する）。なお、チップパッケージ１００の設計基準に応じて、例えば１：８の比、１：６の比、２：３の比、３：４の比などといった、その他の間隔比も使用され得る。
図２Ｃ及び２Ｄは、例えば各補強インターコネクト１０４Ｂの間を或る一定の間隔として、相互接続層２００の１つの部分にわたって一定間隔で補強インターコネクト１０４Ｂを配置する例を示している。一部の実施形態において、一定間隔で離隔することは、相互接続層２００全体の周辺部で行われてもよい。同一あるいは代替的な実施形態において、一定間隔で離隔することは、相互接続層２００の特定の部分で行われてもよい。例えば、図２Ｃ及び２Ｄにおいて、一定間隔とすることは、相互接続層２００のコーナー部に関係しない相互接続部分でのこととされてもよい。
一部の実施形態において、補強インターコネクト１０４Ｂは徐々に間隔を広げられ得る。図２Ｅに示すように、補強インターコネクト１０４Ｂは、相互接続層２００のコーナー部の周りで密に配置され、最も外側の行の周りで相互接続層全体にわたって徐々に間隔を広げられてもよい。一部の実施形態において、図２Ｅに示したレイアウトは、例えばコーナー部といった必要領域を補強しながら、配線能力を高めることを可能にし得る。具体的には、このように補強インターコネクト１０４Ｂの間隔を徐々に広げることは、電気相互接続がチップパッケージの中央部で比較的高密度に行われ且つ周辺部で比較的低密度に行われる場合に、相互接続配線の“ファンアウト（広がり）”を提供し得る。
一部の実施形態において、補強インターコネクト１０４Ｂの間隔は、少なくとも所定の応力レベル（例えば、チップパッケージ１００の製造者によって決定される）に基づき得る。この所定の応力レベルは、ダメージ（例えば、熱機械応力及び／又は機械的応力によって１つ以上のインターコネクト１０４Ａが破断すること）を生じることなくチップ１０２が基板１０６に結合されることを保証する値とし得る。
図３は、この開示に係る特定の実施形態に従った相互接続層２００上に補強インターコネクトを配置する方法３００の一例のフローチャートを示している。一部の実施形態において、方法３００は、方法３００を実行するように動作可能な如何なる処理システムを用いて実行されてもよい。特定の実施形態において、方法３００は、有形のコンピュータ読み取り可能媒体に埋め込まれたソフトウェアにて、部分的あるいは完全に実行され得る。この開示の目的において、有形コンピュータ読み取り可能媒体は、或る期間にわたってデータ及び／又は命令を保持し得る如何なる手段及び／又は複数の手段の集合体をも含み得る。例えば、有形コンピュータ読み取り可能媒体は、以下に限られないが、例えば直接アクセス記憶装置（例えば、ハードディスクドライブ又はフロッピー（登録商標）ディスク）、順次アクセス記憶装置（例えば、テープディスクドライブ）、コンパクトディスク、ＣＤ−ＲＯＭ、ＤＶＤ、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気的消去・プログラマブル可能読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、及び／又はデータや命令を保持するように構成されたその他の好適媒体などの記憶媒体を含み得る。一部の実施形態において、チップ１００は、少なくとも方法３００に実行に基づいて製造されてもよい。
同一あるいは代替的な実施形態において、チップ１００は方法３００のステップ群を用いて製造され得る。例えば、チップ１００は、熱機械応力及び／又は機械的応力を低減且つ／或いは実質的に排除するための補強インターコネクト１０４Ｂの行数、位置及び／又は間隔を決定するために使用されるテストチップであってもよい。
ステップ３０２にて、結合インターコネクト１０４Ａの最外縁の周りに１行の補強インターコネクト１０４Ｂが配置され得る。一部の実施形態において、この補強インターコネクト１０４Ｂの行は、結合インターコネクト１０４Ａの最も外側の行及び／又は列の周りの最初の行であり得る。代替的に、この補強インターコネクト１０４Ｂの行は、結合インターコネクト１０４Ａの最外縁を囲む補強インターコネクト１０４Ｂの更なる行／列であってもよい。
補強インターコネクト１０４Ｂは、相互接続層２００の一部の周りに配置されてもよい。例えば、補強インターコネクト１０４Ｂは、接合時にチップ１０２及び基板１０６のコーナー部の縁部に対応することとなる相互接続層２００のコーナー部の周りに配置されてもよい。同一あるいは代替的な実施形態において、補強インターコネクト１０４Ｂは、結合インターコネクト１０４Ａの最外縁の一部又は全体の周りに、一定の間隔又は漸進的に変化する間隔で配置され得る。
ステップ３０４にて、方法３００は、追加の補強インターコネクトの行が、少なくともチップパッケージ１００、チップ１０２及び／又は基板１０６の大きさに基づいて決定される値であるリアルエステート（配設面積）限界を超過することになるかを決定し得る。例えば、補強インターコネクトの行数は、チップ１０２が基板１０６に接合されるときに確立される面積を超えることはできない。ステップ３０２で追加された行がリアルエステート限界を超える場合、方法３００はステップ３１０へと進み得る。ステップ３０２で追加された行がリアルエステート限界を超えない場合には、方法３００はステップ３０６へと進み得る。
ステップ３０６にて、追加された補強インターコネクト１０４Ｂを備えるチップパッケージの応力が決定される。チップパッケージ１００の応力を決定するために、例えば、加速熱サイクル（accelerated thermal cycling；ＡＴＣ）試験、振動試験、熱衝撃試験、及び／又は高加速応力試験（highly accelerated stress test；ＨＡＳＴ）などの試験が用いられ得る。
ステップ３０８にて、方法３００は、決定されたチップパッケージ１００の応力が所定の応力レベルを超過するかを決定し得る。決定されたチップパッケージ１００の応力が所定の応力レベルを下回る場合、方法３００はステップ３０２へと進んで、（必要な場合に）更なる補強インターコネクト１０４Ｂを追加し得る。決定されたチップパッケージ１００の応力が所定の応力レベルを上回る場合、方法３００はステップ３１０へと進み得る。
ステップ３１０にて、チップパッケージ１００の応力を所定の応力レベル未満まで低下させるよう、且つ／或いはリアルエステート限界内に適合させるよう、補強インターコネクト１０４Ｂが調整され得る。一部の実施形態において、補強インターコネクトの行数が変更され得る。例えば、ステップ３０４でリアルエステート限界が超過された場合、少なくとも１行の補強インターコネクトが除去され得る。他の一例として、決定された応力が所定の応力レベルより大きい場合、１行以上の補強インターコネクト１０４Ｂが追加され得る。
同一あるいは代替的な実施形態において、補強インターコネクト１０４Ｂを調整することは、補強インターコネクト１０４Ｂの間隔を調整することを含み得る。例えば、リアルエステート限界のために更なる行の補強インターコネクト１０４Ｂが可能でない状況において、補強インターコネクト１０４Ｂの間隔が変更され得る。一例として、補強インターコネクト１０４Ｂの間隔は、一定間隔から、漸進的に変化する間隔へと変更され得る。代替的に、補強インターコネクト１０４Ｂの間隔は、例えば（図２Ｄに示したような）１：４の比から（図２Ａに示したような）１：１の比又はその他の好適な比へと変更されてもよい。
同一あるいは代替的な実施形態において、補強インターコネクト１０４Ｂを調整することは、補強インターコネクト１０４Ｂの位置を変更することを含んでもよい。例えば、補強インターコネクト１０４Ｂは、ステップ３０６で観測された応力を被っている領域に置かれてもよい。
補強インターコネクト１０４Ｂに対する調整が行われると、続いて、方法３００はステップ３０４へと進み、該調整がリアルエステート限界を超えるかを決定し、且つ該調整がチップパッケージ１００の応力を改善且つ／或いは低減したかを決定するために更なる応力試験が実行され得る（ステップ３０６）。
この開示に係るシステム及び方法は、補強インターコネクト１０４Ｂを付加することで結合インターコネクト１０４Ａへの応力を低減することによって、歩留まりを向上させ得る。補強インターコネクトは、標準プロセスと業界で入手可能な材料とを用いて製造され得る。例えば、補強インターコネクトは、追加の製造工程を付加することなく、結合インターコネクトと同じ工程で製造されることができる。
以上にて詳述したが、理解されるように、この開示には、請求項によって定められる本発明の精神及び範囲を逸脱することなく、様々な変形、代用及び改変が為され得る。
以上の説明に関し、更に以下の付記を開示する。
（付記１）
チップ、基板、及び前記チップと前記基板との間に配置された相互接続層を有するチップパッケージであって、
前記相互接続層は、
前記チップと印刷回路基板との間での電気通信を提供する結合インターコネクトのアレイと、
前記結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクトと
を有する、チップパッケージ。
（付記２）
前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行のコーナー部の周りに配置されている、付記１に記載のチップパッケージ。
（付記３）
前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の周りで、行を成すように配置されている、付記１に記載のチップパッケージ。
（付記４）
前記行を成すように配置された前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の一部の周りで、一定間隔で配置されている、付記３に記載のチップパッケージ。
（付記５）
前記行を成すように配置された前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の一部の周りで、前記結合インターコネクトのアレイのコーナー部からの距離が増大するにつれて徐々に増大する間隔で配置されている、付記３に記載のチップパッケージ。
（付記６）
前記補強インターコネクトは、前記チップと前記印刷回路基板との間での電気通信を提供しない、付記１に記載のチップパッケージ。
（付記７）
前記結合インターコネクトのアレイはボールグリッドアレイである、付記１に記載のチップパッケージ。
（付記８）
前記結合インターコネクト及び前記補強インターコネクトははんだボールを有する、付記１に記載のチップパッケージ。
（付記９）
チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクトのアレイと、
前記結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクトと
を有する相互接続層。
（付記１０）
前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行のコーナー部の周りに配置されている、付記９に記載の相互接続層。
（付記１１）
前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の周りで、行を成すように配置されている、付記９に記載の相互接続層。
（付記１２）
前記行を成すように配置された前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の一部の周りで、一定間隔で配置されている、付記１１に記載の相互接続層。
（付記１３）
前記行を成すように配置された前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の一部の周りで、前記結合インターコネクトのアレイのコーナー部からの距離が増大するにつれて徐々に増大する間隔で配置されている、付記１１に記載の相互接続層。
（付記１４）
前記補強インターコネクトは、前記チップと前記印刷回路基板との間での電気通信を提供しない、付記９に記載の相互接続層。
（付記１５）
前記結合インターコネクトのアレイはボールグリッドアレイである、付記９に記載の相互接続層。
（付記１６）
前記結合インターコネクト及び前記補強インターコネクトははんだボールを有する、付記９に記載の相互接続層。
（付記１７）
チップパッケージを補強する方法であって、
結合インターコネクトアレイの最も外側の行の一部の周りに補強インターコネクトの行を設け、
前記補強インターコネクトの行を備えた前記チップパッケージの応力を決定し、
決定された応力が所定の応力レベルを上回るかを決定し、且つ
前記決定された応力が前記所定の応力レベルを上回る場合に、前記補強インターコネクトの行を調整する、
ことを有する方法。
（付記１８）
設けられた前記補強インターコネクトの行が配設面積閾値を超過するかを決定し、且つ
設けられた前記補強インターコネクトの行が前記配設面積閾値を超過する場合に、前記補強インターコネクトの行を調整する、
ことを更に有する付記１７に記載の方法。
（付記１９）
前記補強インターコネクトの行を調整することは、
該行内で前記補強インターコネクトの間隔を調整すること、及び
該行の配置を、前記結合インターコネクトアレイの前記最も外側の行の周りで調整すること
のうちの少なくとも一方を有する、付記１７に記載の方法。
（付記２０）
前記結合インターコネクトアレイの前記最も外側の行の一部の周りに前記補強インターコネクトの行を設けることは、前記結合インターコネクトアレイのコーナー部の周りに前記補強インターコネクトの行を設けることを有する、付記１７に記載の方法。
（付記２１）
前記結合インターコネクトアレイの前記最も外側の行の一部の周りに前記補強インターコネクトの行を設けることは、前記補強インターコネクトの行を、前記結合インターコネクトのアレイのコーナー部からの距離が増大するにつれて徐々に増大する間隔で設けることを有する、付記１７に記載の方法。
（付記２２）
前記結合インターコネクトアレイの前記最も外側の行の一部の周りに前記補強インターコネクトの行を設けることは、前記補強インターコネクトの行を一定間隔で設けることを有する、付記１７に記載の方法。
１００ チップパッケージ
１０２ チップ
１０４Ａ 結合インターコネクト
１０４Ｂ 補強インターコネクト
１０６ 基板
１０８ プリント回路基板
１１０ インターコネクト
２００ 相互接続層

Claims (7)

  1. チップ、基板、及び前記チップと前記基板との間に配置された相互接続層を有するチップパッケージであって、
    前記相互接続層は、
    前記チップと印刷回路基板との間での電気通信を提供する結合インターコネクトのアレイと、
    前記結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクトと
    を有する、チップパッケージ。
  2. 前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行のコーナー部の周りに配置されている、請求項１に記載のチップパッケージ。
  3. 前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の周りで、行を成すように配置されている、請求項１に記載のチップパッケージ。
  4. 前記行を成すように配置された前記補強インターコネクトは、前記結合インターコネクトのアレイの前記最も外側の行の一部の周りで、前記結合インターコネクトのアレイのコーナー部からの距離が増大するにつれて徐々に増大する間隔で配置されている、請求項３に記載のチップパッケージ。
  5. 前記補強インターコネクトは、前記チップと前記印刷回路基板との間での電気通信を提供しない、請求項１乃至４の何れか一項に記載のチップパッケージ。
  6. チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクトのアレイと、
    前記結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクトと
    を有する相互接続層。
  7. チップパッケージを補強する方法であって、
    結合インターコネクトアレイの最も外側の行の一部の周りに補強インターコネクトの行を設け、
    前記補強インターコネクトの行を備えた前記チップパッケージの応力を決定し、
    決定された応力が所定の応力レベルを上回るかを決定し、且つ
    前記決定された応力が前記所定の応力レベルを上回る場合に、前記補強インターコネクトの行を調整する、
    ことを有する方法。
JP2011173247A 2010-08-09 2011-08-08 チップパッケージを補強するシステム及び方法 Withdrawn JP2012039118A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/852,899 2010-08-09
US12/852,899 US20120032327A1 (en) 2010-08-09 2010-08-09 Systems and methods for reinforcing chip packages

Publications (1)

Publication Number Publication Date
JP2012039118A true JP2012039118A (ja) 2012-02-23

Family

ID=45555537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011173247A Withdrawn JP2012039118A (ja) 2010-08-09 2011-08-08 チップパッケージを補強するシステム及び方法

Country Status (2)

Country Link
US (1) US20120032327A1 (ja)
JP (1) JP2012039118A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256895A1 (en) * 2012-03-30 2013-10-03 Michael Su Stacked semiconductor components with universal interconnect footprint
US9006739B2 (en) 2012-04-17 2015-04-14 International Business Machines Corporation Semiconductor test and monitoring structure to detect boundaries of safe effective modulus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US20040227233A1 (en) * 2003-05-16 2004-11-18 Nokia Corporation Interconnection pattern design
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20120032327A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
US7361972B2 (en) Chip packaging structure for improving reliability
JP5002533B2 (ja) スタック型チップパッケージ構造
JP2009212315A (ja) 半導体装置及びその製造方法
US9530741B2 (en) Semiconductor packages having residual stress layers and methods of fabricating the same
US20120015477A1 (en) Stacked semiconductor package and method for fabricating the same
JP2011077108A (ja) 半導体装置
KR101925951B1 (ko) 다중 적층에 대한 전체 패키지 크기 감소를 위한 스티치 범프 적층 설계
US9318460B2 (en) Substrate and assembly thereof with dielectric removal for increased post height
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
US9258890B2 (en) Support structure for stacked integrated circuit dies
JP5538682B2 (ja) 半導体装置及びその製造方法
JP5501562B2 (ja) 半導体装置
JP2012039118A (ja) チップパッケージを補強するシステム及び方法
JP2009026861A (ja) 半導体装置及びその製造方法
US9633953B2 (en) Methodology to achieve zero warpage for IC package
JP2009200289A (ja) 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP5754864B2 (ja) 基板ストリップ
TWI581385B (zh) 偏位積體電路封裝互連
US20070102829A1 (en) Chip structure with solder bump and method for producing the same
US7317254B2 (en) Semiconductor device mounting structure for reducing thermal stress and warpage
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
US8105877B2 (en) Method of fabricating a stacked type chip package structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104