JP2012034136A - ドハティ増幅器 - Google Patents

Abstract

【課題】耐湿性を向上させることができるドハティ増幅器を提供することを目的とする。
【解決手段】本発明のドハティ増幅器は、入力信号を２つの信号に分配する分配器と、２つの信号のうち一方が入力し、第１チップに形成される第１ＦＥＴ１１からなるキャリアアンプ１０と、２つの信号のうち他方が入力し、第１チップと異なる第２チップ２００に形成される第２ＦＥＴ１３からなるピークアンプ１２と、第２チップ２００に形成され、第２ＦＥＴ１３を加熱する第３ＦＥＴ３２と、キャリアアンプ１０の出力インピーダンスを変換し、キャリアアンプ１０の出力信号と合成する合成器２０と、を有することを特徴とする。
【選択図】図３

Description

本発明は、ドハティ増幅器に関する。

無線通信用増幅器として、例えばドハティ増幅器が用いられている（特許文献１）。ドハティ増幅器は、キャリアアンプとピークアンプとを備えている。キャリアアンプは、入力信号を主に増幅する増幅器であり、ピークアンプは、入力信号のピークを増幅する増幅器である。例えば、キャリアアンプは、常時入力信号を増幅する。一方、ピークアンプは、入力信号が一定以上の電力の場合入力信号を増幅する。

特開２００５−３２２９９３号公報

ドハティ増幅器において、例えば平均消費電力が低い状態では、ピークアンプは動作しないため、ピークアンプを構成するＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）はピンチオフ状態となる。ピンチオフ状態では、ＦＥＴの耐湿性が低い。これにより、ドハティ増幅器の耐湿性が低下してしまう。

本発明は、上記課題に鑑みなされたものであり、耐湿性を向上させることが可能なドハティ増幅器を提供することを目的とする。

本発明は、入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方が入力し、第１チップに形成される第１ＦＥＴからなるキャリアアンプと、前記２つの信号のうち他方が入力し、前記第１チップと異なる第２チップに形成される第２ＦＥＴからなるピークアンプと、前記第２チップに形成され、前記第２ＦＥＴを加熱する熱源と、前記キャリアアンプの出力インピーダンスを変換し、前記キャリアアンプの出力信号と合成する合成器と、を有することを特徴とするドハティ増幅器である。本発明によれば、耐湿性を向上させることができる。

上記構成において、前記熱源は、第３ＦＥＴである構成とすることができる。

上記構成において、前記第２ＦＥＴのドレイン電圧を供給する第２ドレイン電圧供給部を有し、前記第２ドレイン電圧供給部が、前記第３ＦＥＴのドレイン電圧を供給する構成とすることができる。

上記構成において、前記第１ＦＥＴのドレイン電圧を供給する第１ドレイン電圧供給部を有し、前記第１ドレイン電圧供給部が、前記第３ＦＥＴのドレイン電圧を供給する構成とすることができる。

上記構成において、前記熱源は、複数の熱源を有し、前記複数の熱源のそれぞれは、前記第２ＦＥＴを挟んでその両側に設けられている構成とすることができる。

本発明によれば、ドハティ増幅器の耐湿性を向上させることができる。

図１は、実施例１に係るドハティ増幅器の回路図である。 図２は、実施例１に係る第２チップの一例を示す平面図である。 図３は、実施例１に係る第２チップが実装されたパッケージの一例を示す平面図である。 図４は、実施例１に係るドハティ増幅器の一例を示す図である。 図５は、実施例１に係る空気の温度、相対湿度及び飽和水蒸気量との関係を示す表である。 図６は、実施例２に係るドハティ増幅器の一例を示す図である。 図７は、実施例３に係るドハティ増幅器の一例を示す図である。 図８は、実施例４に係る第２チップの一例を示す平面図である。 図９は、実施例５に係る第２チップの一例を示す平面図である。

以下、図面を参照して、本発明の実施例について説明する。

図１は、実施例１に係るドハティ増幅器の回路図である。図１のように、ドハティ増幅器１００は、キャリアアンプ１０、ピークアンプ１２、分配器１４及び合成器２０を備えている。分配器１４は、入力端子１６に入力した入力信号を２つの信号に分配する。分配器１４は、例えば入力信号を均等に２つの信号に分配する。キャリアアンプ１０は、２つの信号のうち一方が入力し、第１チップに形成される第１ＦＥＴからなり、入力信号を主に増幅する。ピークアンプ１２は、２つの信号のうち他方が入力し、第１チップと異なる第２チップに形成される第２ＦＥＴからなり、入力信号のピークを増幅する。合成器２０は、キャリアアンプ１０とピークアンプ１２との出力を合成するノード、１／４波長位相線路２２を備えている。１／４波長位相線路２２はキャリアアンプ１０の後段に接続されている。１／４波長位相線路２６は、キャリアアンプ１０とピークアンプ１２との出力を合成するノードの後段に接続されている。合成器２０は、キャリアアンプ１０の出力インピーダンスを変換し、キャリアアンプ１０の出力信号と合成する。合成器２０から出力した信号は出力端子１８から出力される。１／４波長位相線路２４は、ピークアンプ１２の前段に接続されている。

１／４波長位相線路２２は、キャリアアンプ１０のみが動作するような電力では、キャリアアンプ１０の出力に付加される負荷が出力端子１８に付加される負荷の２倍となるようにインピーダンス変換する。また、キャリアアンプ１０とピークアンプ１２とが動作するような電力では、キャリアアンプ１０及びピークアンプ１２のそれぞれの出力に付加される負荷が出力端子１８に付加される負荷となるようにインピーダンス変換する。１／４波長位相線路２４は、キャリアアンプ１０側に挿入した１／４波長位相線路２２に起因したキャリアアンプ１０とピークアンプ１２との位相差を補償するための線路である。１／４波長位相線路２６は、キャリア増幅器１０とピーク増幅器１２との出力を合成するノードのインピーダンスと後段の特性を整合させている。

キャリアアンプ１０は、例えばＡ級又はＡＢ級アンプであり、分配器１４が分配した信号を常に増幅する。一方、ピークアンプ１２は、例えばＣ級アンプであり、分配器１４が分配した信号が所定の電力以上の信号を増幅する。

ピークアンプ１２は、分配器１４が分配した信号が所定の電力以上の信号を増幅する場合のみ動作するため、キャリアアンプ１０に比べて、ピンチオフ状態である期間が長い。例えば、第２ＦＥＴがＡｕをソース電極及びドレイン電極として有し、高湿環境下において、ピンチオフ状態でソース−ドレイン間に電圧を印加すると、ドレインから溶け出したＡｕがソース又はゲートにマイグレートし、ソース又はゲートに析出する場合がある。これはいわゆるイオンマイグレーション現象とよばれる。これにより、第２ＦＥＴが破壊される等、ピークアンプ１２の信頼性が低下してしまう。このように、ピンチオフ状態が長いピークアンプ１２は、高湿環境下において、信頼性が低下するという課題がある。

図２は、実施例１に係る第２チップの一例を示す平面図である。図２のように、第２チップ２００には、第２ＦＥＴ１３と、熱源である第３ＦＥＴ３２と、が形成されている。第３ＦＥＴ３２は、第２ＦＥＴ１３を加熱する。第２ＦＥＴ１３は、ゲート電極３４、ドレイン電極３８及びソース電極３６を有する。第３ＦＥＴ３２は、ゲート電極３５、ドレイン電極３９及びソース電極３６を有する。第３ＦＥＴ３２のドレイン電極３９から常時所定のアイドル電流が流れるように、ゲート電極３５に所定のゲート電圧が供給される。これにより、第３ＦＥＴ３２は常時発熱するため、第２ＦＥＴ１３は第３ＦＥＴ３２により常時加熱される。したがって、例えばドハティ増幅器１００の平均消費電力が低い場合等、ピークアンプ１２が動作せず第２ＦＥＴ１３がピンチオフ状態となる場合であっても、ピークアンプ１２の温度が低下しにくくなる。よって、ピークアンプ１２周辺の空気の温度も低下しにくくなるため、飽和水蒸気量が低下しにくくなる。これによりピークアンプ１２周辺の空気の相対湿度が高くなる場合でも、結露が生じにくくなり、第２ＦＥＴ１３への水分の付着や浸入が低減される。したがって、第２ＦＥＴ１３の耐湿性が向上する。よって、ドハティ増幅器の耐湿性を向上させることができる。

図３は、実施例１に係る第２チップ２００が実装されたパッケージ３００の一例を示す平面図である。図３において、図２に示す構成と同一の構成について、同一の符号を付して説明を省略する。図３のように、パッケージ３００には、第２チップ２００、ゲートリード端子４２及び４６、並びに、ドレインリード端子４４及び４８が実装されている。ゲートリード端子４２は、金ワイヤ４０により、第２ＦＥＴ１３のゲート電極３４と接続される。ドレインリード端子４４は、金ワイヤ４０により、第２ＦＥＴ１３のドレイン電極３８と接続される。ゲートリード端子４６は、金ワイヤ４０により、第３ＦＥＴ３２のゲート電極３５と接続される。ドレインリード端子４８は、金ワイヤ４０により、第３ＦＥＴ３２のドレイン電極３９と接続される。

図４は、実施例１に係るドハティ増幅器の一例を示す図である。図４において、図３に示す構成と同一の構成について、同一の符号を付して説明を省略する。図４のように、ドハティ増幅器４００は、パッケージ３００、パッケージ３０２、入力用プリント配線基板７０及び出力用プリント配線基板７２を有する。パッケージ３００には、第２ＦＥＴ１３と第３ＦＥＴ３２とが形成された第２チップ２００が実装されている。パッケージ３０２には、第１ＦＥＴ１１が形成された第１チップが実装されている。入力用プリント配線基板７０には、ゲート電圧供給回路５０、５４及び５８、並びに、整合回路６２及び６６が実装されている。ゲート電圧供給回路５０は、ゲートリード端子４２を介して、第２ＦＥＴ１３のゲート電極３４に電圧を供給する。ゲート電圧供給回路５４は、ゲートリード端子４６を介して、第３ＦＥＴ３２のゲート電極３５に電圧を供給する。ゲート電圧供給回路５８は、第１ＦＥＴ１１のゲート電極と接続されたゲートリード端子５９を介して、第１ＦＥＴ１１のゲート電極に電圧を供給する。整合回路６２は、図４の矢印で示すように、１／４波長位相線路２４と接続される。整合回路６６は、図４の矢印で示すように、分配器１４と接続される。整合回路６２及び６６は、例えばコンデンサ、コイル等を含み、それぞれピークアンプ１２及びキャリアアンプ１０の入力インピーダンスを整合する。出力用プリント配線基板７２には、ドレイン電圧供給回路５２、５６及び６０、並びに、整合回路６４及び６８が実装されている。ドレイン電圧供給回路５２は、ドレインリード端子４４を介して、第２ＦＥＴのドレイン電極３８に電圧を供給する。ドレイン電圧供給回路５６は、ドレインリード端子４８を介して、第３ＦＥＴ３２のドレイン電極３９に電圧を供給する。ドレイン電圧供給回路６０は、第１ＦＥＴのドレイン電極（図示せず）と接続されたドレインリード端子６１を介して、第１ＦＥＴのドレイン電極に電圧を供給する。整合回路６４は、図４の矢印で示すように、１／４波長位相線路２６と接続される。整合回路６８は、図４の矢印で示すように、１／４波長位相線路２２と接続される。整合回路６４及び６８は、それぞれピークアンプ１２及びキャリアアンプ１０の出力インピーダンスを整合する。ピークアンプ１２は、整合回路６２及び６４と、第２ＦＥＴ１３とにより構成される。キャリアアンプ１０は、整合回路６６及び６８と、第１ＦＥＴ１１とにより構成される。

図５は、実施例１に係る空気の温度、相対湿度及び飽和水蒸気量の関係を示す表である。図５の１行目は、空気の温度（気温）が３０℃の場合に、相対湿度が７０％であり、飽和水蒸気量が３０．３ｇ／ｍ^３であることを示している。すなわち、このときの水蒸気量は約２１．２（＝３０．３×０．７）ｇ／ｍ^３である。図５の２〜４行目は、１行目における水蒸気量が変化しないと仮定して、気温が上昇した場合に相対湿度がどのように変化するかを算出した結果を示している。例えば、図５の２行目のように、気温が３５℃に上昇すると、飽和水蒸気量は３９．６ｇ／ｍ^３となるため、相対湿度は約５４％（＝２１．２÷３９．６×１００）となる。同様に、図５の３及び４行目より、気温が４０℃及び５０℃に上昇すると、相対湿度はそれぞれ約４２％及び約２６％となる。すなわち、水蒸気量が一定の場合、気温が上昇すると、相対湿度は低下する。例えば図２、３及び４に示す構成のように、第２ＦＥＴ１３を第３ＦＥＴ３２で加熱することにより、第２ＦＥＴ１３が加熱され、第２ＦＥＴ１３周辺の気温が上昇する。これにより、第２ＦＥＴ１３周辺の空気の相対湿度が低下するため、結露が生じにくくなり、第２ＦＥＴ１３への水分の付着や浸入が低減される。よって、第２ＦＥＴ１３の耐湿性が向上するため、ドハティ増幅器の故障率を低減することができる。

実施例１において、第３ＦＥＴ３２が、第２ＦＥＴ１３と同じ第２チップに形成され、第２ＦＥＴ１３を加熱する例を説明した。これにより、ピークアンプ１２の耐湿性が向上するため、ドハティ増幅器の耐湿性を向上させることができる。また、ピークアンプ１２の耐湿性の向上により、イオンマイグレーション現象が起こりにくくなるため、ドハティ増幅器の信頼性を向上させることができる。一方、キャリアアンプ１０は消費電力に依らず常に動作するため、温度が下がりにくい。よって、キャリアアンプ１０は、ピークアンプ１２より、結露が生じにくく、耐湿性が高い。また、キャリアアンプ１０は、ピークアンプ１２に比べて、ピンチオフ状態である期間が短い。よって、キャリアアンプ１０は、ピークアンプ１２に比べて、高湿環境下でも壊れにくい。したがって、第１ＦＥＴ１１を加熱する熱源を第１ＦＥＴ１１が形成される第１チップに設けず、第３ＦＥＴ３２を第２ＦＥＴ１３が形成される第２チップに形成することにより、コストを抑えながらドハティ増幅器の故障率を低減することができる。なお、第１ＦＥＴ１１を加熱する熱源を、例えば第１ＦＥＴ１１が形成される第１チップに設けてもよい。

実施例１において、熱源の一例として、第３ＦＥＴ３２を説明した。熱源を第３ＦＥＴとすることにより、第３ＦＥＴを形成する際、第１ＦＥＴ及び第２ＦＥＴを形成する工程を流用することができるため、コストを低減することができる。なお、熱源として、他の回路や抵抗等を用いてもよい。

実施例１において、第３ＦＥＴ３２は、第２ＦＥＴ１３の片側に設けられている例を説明した。第３ＦＥＴ３２と第２ＦＥＴ１３とが熱的に接続されていれば、第３ＦＥＴ３２を第２ＦＥＴ１３に対して他の位置に設けてもよい。

実施例２は、実施例１に示す図４の変形例である。図６は、実施例２に係るドハティ増幅器の一例を示す図である。図６に示すドハティ増幅器５００において、図４に示す構成と同一の構成については、同一の符号を付して説明を省略する。図６は、図４と比較して、ドレイン電圧供給回路５２は、ドレインリード端子４４を介して、第２ＦＥＴ１３のドレイン電極３８に電圧を供給することに加え、ドレインリード端子４８を介して、第３ＦＥＴ３２のドレイン電極３９に電圧を供給する点が異なる。

実施例２において、第２ＦＥＴ１３のドレイン電圧を供給する第２ドレイン電圧供給部であるドレイン電圧供給回路５２を有し、ドレイン電圧供給回路５２が、第３ＦＥＴ３２のドレイン電圧を供給する例を説明した。ドレイン電圧供給回路を共通化することにより、コストを低減することができる。

実施例３は、実施例２と同様に、実施例１に示す図４の変形例である。図７は、実施例３に係るドハティ増幅器の一例を示す図である。図７に示すドハティ増幅器６００において、図４に示す構成と同一の構成については、同一の符号を付して説明を省略する。図７は、図４と比較して、ドレイン電圧供給回路６０は、第１ＦＥＴのドレイン電極（図示せず）と接続されたドレインリード端子６１を介して、第１ＦＥＴのドレイン電極に電圧を供給することに加え、ドレインリード端子４８を介して、第３ＦＥＴ３２のドレイン電極３９に電圧を供給する点が異なる。

実施例３において、第１ＦＥＴのドレイン電圧を供給する第１ドレイン電圧供給部であるドレイン電圧供給回路６０を有し、ドレイン電圧供給回路６０が、第３ＦＥＴ３２のドレイン電圧を供給する例を説明した。ドレイン電圧供給回路を共通化することにより、コストを低減することができる。

実施例４は、実施例１に示す図２の変形例である。図８は、実施例４に係る第２チップの一例を示す平面図である。図８に示す第２チップ７００において、図２に示す構成と同一の構成については、同一の符号を付して説明を省略する。図８は、図２と比較して、複数の第３ＦＥＴ３２を有し、複数の第３ＦＥＴ３２のそれぞれが、第２ＦＥＴ１３を挟んでその両側に設けられている点が異なる。

実施例４において、複数の第３ＦＥＴ３２を有し、複数の第３ＦＥＴ３２のそれぞれは、第２ＦＥＴ１３を挟んでその両側に設けられている例を説明した。これにより、第２ＦＥＴ１３をより効率的に加熱することができる。よって、第２ＦＥＴ１３の耐湿性が向上するため、ドハティ増幅器の故障率を低減することができる。

実施例５は、実施例４と同様に、実施例１に示す図２の変形例である。図９は、実施例５に係る第２チップの一例を示す平面図である。図９に示す第２チップ８００において、図２に示す構成と同一の構成については、同一の符号を付して説明を省略する。図９は、図２と比較して、複数の第２ＦＥＴ１３と複数の第３ＦＥＴ３２とを有し、複数の第２ＦＥＴ１３のそれぞれと複数の第３ＦＥＴ３２のそれぞれとが、交互に設けられている点が異なる。

実施例４において、複数の第２ＦＥＴ１３と複数の第３ＦＥＴ３２とを有し、複数の第２ＦＥＴ１３のそれぞれと複数の第３ＦＥＴ３２のそれぞれとが、交互に設けられている例を説明した。これにより、第２ＦＥＴ１３をより効率的に加熱することができる。よって、第２ＦＥＴ１３の耐湿性が向上するため、ドハティ増幅器の故障率を低減することができる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ キャリアアンプ
１１ 第１ＦＥＴ
１３ 第２ＦＥＴ
１２ ピークアンプ
１４ 分配器
２０ 合成器
３２ 第３ＦＥＴ
１００、４００、５００ ドハティ増幅器
２００、７００、８００ 第２チップ

Claims (5)

1. 入力信号を２つの信号に分配する分配器と、
   前記２つの信号のうち一方が入力し、第１チップに形成される第１ＦＥＴからなるキャリアアンプと、
   前記２つの信号のうち他方が入力し、前記第１チップと異なる第２チップに形成される第２ＦＥＴからなるピークアンプと、
   前記第２チップに形成され、前記第２ＦＥＴを加熱する熱源と、
   前記キャリアアンプの出力インピーダンスを変換し、前記キャリアアンプの出力信号と合成する合成器と、
   を有することを特徴とするドハティ増幅器。
2. 前記熱源は、第３ＦＥＴであることを特徴とする請求項１に記載のドハティ増幅器。
3. 前記第２ＦＥＴのドレイン電圧を供給する第２ドレイン電圧供給部を有し、
   前記第２ドレイン電圧供給部が、前記第３ＦＥＴのドレイン電圧を供給することを特徴とする請求項１又は２に記載のドハティ増幅器。
4. 前記第１ＦＥＴのドレイン電圧を供給する第１ドレイン電圧供給部を有し、
   前記第１ドレイン電圧供給部が、前記第３ＦＥＴのドレイン電圧を供給することを特徴とする請求項１又は２に記載のドハティ増幅器。
5. 前記熱源は、複数の熱源を有し、
   前記複数の熱源のそれぞれは、前記第２ＦＥＴを挟んでその両側に設けられていることを特徴とする請求項１から４のいずれか一項に記載のドハティ増幅器。

Images