JP2012033544A - Device including plural capacitor elements - Google Patents

Device including plural capacitor elements Download PDF

Info

Publication number
JP2012033544A
JP2012033544A JP2010169392A JP2010169392A JP2012033544A JP 2012033544 A JP2012033544 A JP 2012033544A JP 2010169392 A JP2010169392 A JP 2010169392A JP 2010169392 A JP2010169392 A JP 2010169392A JP 2012033544 A JP2012033544 A JP 2012033544A
Authority
JP
Japan
Prior art keywords
capacitor element
capacitor
base
connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010169392A
Other languages
Japanese (ja)
Other versions
JP5570903B2 (en
Inventor
Tetsuo Shiba
哲夫 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RUBYCON CARLIT CO Ltd
Rubycon Corp
Original Assignee
RUBYCON CARLIT CO Ltd
Rubycon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RUBYCON CARLIT CO Ltd, Rubycon Corp filed Critical RUBYCON CARLIT CO Ltd
Priority to JP2010169392A priority Critical patent/JP5570903B2/en
Publication of JP2012033544A publication Critical patent/JP2012033544A/en
Application granted granted Critical
Publication of JP5570903B2 publication Critical patent/JP5570903B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/14Structural combinations or circuits for modifying, or compensating for, electric characteristics of electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/26Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a device including a plurality of capacitor elements, the device having a low ESL.SOLUTION: A device 1 comprises a plurality of stacked capacitor elements 21, 22, and 23, each including a plate-like conductive substrate 33 and electrode layers 36 formed by laminating a layer having a dielectric property on both surfaces of the substrate 33 so as to sandwich the substrate 33 therebetween, and connected with each other via a through-electrode 38 penetrating the substrate 33. In the device, the edge of one surface of the substrate 33 is exposed to be an anode 31 and the electrode layers 36 constitutes a cathode 32, and the second capacitor element 22 and third capacitor element 23 are stacked on the first capacitor element 21, and each capacitor element has the substrates 33 having an area different from each other.

Description

本発明は、各種電子機器に採用されるコンデンサおよびそれを内蔵した実装用のデバイスに関するものである。   The present invention relates to a capacitor employed in various electronic devices and a mounting device incorporating the capacitor.

特許文献1には、表面に誘電体酸化皮膜層を有する平板状の弁作用金属板の一方側に陽極部を、他方側に固体電解質層、陰極引出層からなる陰極部を形成したコンデンサ素子基板を複数枚積層する積層型固体電解コンデンサにおいて、コンデンサ素子基板の陽極部が陰極部を中心に対向するように交互に積層することが記載されている。   Patent Document 1 discloses a capacitor element substrate in which an anode portion is formed on one side of a flat valve action metal plate having a dielectric oxide film layer on the surface, and a cathode portion comprising a solid electrolyte layer and a cathode lead layer is formed on the other side. In a multilayer solid electrolytic capacitor in which a plurality of layers are stacked, it is described that the anode portions of the capacitor element substrate are alternately stacked so that the anode portions face each other centering on the cathode portion.

特開2007−116064号公報JP 2007-1116064 A

電子機器の高周波化に伴って電子部品の一つであるコンデンサには、ノイズ除去や過渡応答性に優れた性能を得るために、広い周波数帯域で低インピーダンスにできることが要望されている。   A capacitor that is one of electronic components is required to be able to have a low impedance in a wide frequency band in order to obtain a performance excellent in noise removal and transient response as the frequency of electronic equipment increases.

本発明の一態様は、積み重ねられた複数のコンデンサ素子を有するデバイスである。それぞれのコンデンサ素子は、板状の導電性の基体と、基体の両面に誘電特性を有する層を少なくとも挟んで形成された電極層であって、基体を貫通する孔および/または基体の側面に設けられた接続層により電気的に接続された電極層とを含み、基体の一方の面(たとえば表面または上面)の端の少なくとも一部が露出して第1の接続電極部となり、電極層の少なくとも一部が第2の接続電極部となっている。さらに、これら複数のコンデンサ素子は、第1のコンデンサ素子と、第1のコンデンサ素子に積み重ねられた第2のコンデンサ素子であって、基体の面積が第1のコンデンサ素子の基体の面積より小さい第2のコンデンサ素子とを含む。   One embodiment of the present invention is a device having a plurality of stacked capacitor elements. Each capacitor element is an electrode layer formed by sandwiching at least a plate-like conductive base and layers having dielectric properties on both sides of the base, and is provided in a hole penetrating the base and / or a side surface of the base. An electrode layer electrically connected by the connection layer formed, and at least a part of an end of one surface (for example, the surface or the upper surface) of the substrate is exposed to become a first connection electrode portion, and at least the electrode layer A part is a second connection electrode portion. Further, the plurality of capacitor elements are a first capacitor element and a second capacitor element stacked on the first capacitor element, and the area of the base is smaller than the area of the base of the first capacitor element. 2 capacitor elements.

このデバイスは、基本的構成が同一で、電極層が基体を貫通する孔および/または基体の側面に設けられた接続層により接続された低ESR(等価直列抵抗)のコンデンサ素子であって、基体の面積が異なり、静電容量が異なる第1および第2のコンデンサ素子を含み、それぞれのコンデンサ素子は、第1の接続電極部を含む。したがって、複数の異なる静電容量成分(コンデンサ成分)を含むデバイスを提供することができ、広い周波数帯域でインピーダンスを低くすることが可能となる。さらに、これら第1および第2のコンデンサ素子は積み重ねることにより電極層同士が電気的に接続される。このため、簡易な構成で複数の異なるコンデンサ成分を備えたデバイスまたはコンデンサデバイスを提供できる。   This device is a low ESR (equivalent series resistance) capacitor element having the same basic configuration and having an electrode layer connected by a hole penetrating the substrate and / or a connection layer provided on a side surface of the substrate. The first and second capacitor elements having different capacitances and different capacitances are included, and each capacitor element includes a first connection electrode portion. Therefore, a device including a plurality of different capacitance components (capacitor components) can be provided, and the impedance can be lowered in a wide frequency band. Further, the electrode layers are electrically connected by stacking these first and second capacitor elements. For this reason, it is possible to provide a device or a capacitor device having a plurality of different capacitor components with a simple configuration.

第2のコンデンサ素子は、第1のコンデンサ素子の基体の一方の面の第1の接続電極部を除いた部分に積み重ねられていることが望ましい。デバイスにする際に、ボンディングワイヤなどにより第1のコンデンサ素子の第1の接続電極部を接続端子部に接続しやすいからである。   The second capacitor element is preferably stacked in a portion excluding the first connection electrode portion on one surface of the base of the first capacitor element. This is because when the device is used, the first connection electrode portion of the first capacitor element is easily connected to the connection terminal portion by a bonding wire or the like.

第1のコンデンサ素子の第1の接続電極部と、第2のコンデンサ素子の第1の接続電極部とが当該デバイスの同サイド(同じ端側)に現れていることが望ましい。複数の接続電極部が同サイドに現れているので、デバイスにする際に、ボンディングワイヤなどを接続しやすい。   It is desirable that the first connection electrode portion of the first capacitor element and the first connection electrode portion of the second capacitor element appear on the same side (same end side) of the device. Since a plurality of connection electrode portions appear on the same side, it is easy to connect a bonding wire or the like when making a device.

さらに、基体の他方の面(たとえば裏面または下面)の第1の接続電極部に対峙する部分に絶縁層が設けられていることが好ましい。第1の接続電極部は一方の面のみに現れ、反対側の面は絶縁される。このため、第1のコンデンサ素子の一方の面に、第2のコンデンサ素子の他方の面が接触するように、第1および第2のコンデンサ素子を積み重ねることにより基体同士は絶縁でき、電極層同士を電気的に接続できる。   Furthermore, it is preferable that an insulating layer is provided on a portion facing the first connection electrode portion on the other surface (for example, the back surface or the bottom surface) of the base. The first connection electrode portion appears only on one surface, and the opposite surface is insulated. Therefore, the bases can be insulated from each other by stacking the first and second capacitor elements so that the other surface of the second capacitor element is in contact with one surface of the first capacitor element. Can be electrically connected.

第1のコンデンサ素子の第1の接続電極部と、第2のコンデンサ素子の第1の接続電極部とが当該デバイスの逆サイド(異なる端側)に現れていてもよい。デバイスにする際に、異なるコンデンサ成分を流れる電流方向を変えたり、貫通型になるように接続端子部を配置することが容易であり、さらにESL(等価直列インダクタンス)を低くすることができる。   The first connection electrode portion of the first capacitor element and the first connection electrode portion of the second capacitor element may appear on the opposite side (different end side) of the device. When a device is used, it is easy to change the direction of current flowing through different capacitor components, or to arrange a connection terminal portion so as to be a through type, and to further reduce ESL (equivalent series inductance).

第1のコンデンサ素子の基体の一方の面は長方形であり、基体の一方の面の長手方向の一方の端が第1の接続電極部として現れていることが望ましい。これにより、コンパクトで大きな静電容量を確保しやすい。   It is desirable that one surface of the base body of the first capacitor element is rectangular, and one end in the longitudinal direction of the one surface of the base body appears as the first connection electrode portion. Thereby, it is easy to ensure a compact and large capacitance.

また、典型的な第1および第2のコンデンサ素子は固体電解コンデンサ素子である。固体電解コンデンサ素子は、基体は弁作用を備えた弁作用基体であり、電極層は、誘電体酸化被膜を含む誘電特性を有する層および固体電解質層を介して積層されている。   The typical first and second capacitor elements are solid electrolytic capacitor elements. In the solid electrolytic capacitor element, the base is a valve action base having a valve action, and the electrode layer is laminated via a layer having a dielectric property including a dielectric oxide film and a solid electrolyte layer.

デバイスは、第1のコンデンサ素子の誘電体酸化被膜の厚みと、第2のコンデンサ素子の誘電体酸化被膜の厚みとが異なっていてもよい。誘電体層である誘電体酸化被膜の厚みを変えることにより、静電容量をさらに制御することできる。   In the device, the thickness of the dielectric oxide film of the first capacitor element may be different from the thickness of the dielectric oxide film of the second capacitor element. Capacitance can be further controlled by changing the thickness of the dielectric oxide film, which is a dielectric layer.

本発明の他の態様の1つは、上記に記載の複数のコンデンサ素子と、第1のコンデンサ素子の第1の接続電極部に電気的に接続された第1の接続端子部と、第2のコンデンサ素子の第1の接続電極部に電気的に接続された第2の接続端子部と、第1のコンデンサ素子の電極層に電気的に接続された基準電圧用、たとえば、接地電圧用の接続端子部とを有するデバイスである。異なるコンデンサ成分を備え、広い周波数帯域でインピーダンスの低い表面実装用のデバイスを提供できる。   Another aspect of the present invention includes a plurality of the capacitor elements described above, a first connection terminal portion electrically connected to the first connection electrode portion of the first capacitor element, and a second A second connection terminal portion electrically connected to the first connection electrode portion of the capacitor element and a reference voltage electrically connected to the electrode layer of the first capacitor element, for example, a ground voltage A device having a connection terminal portion. A device for surface mounting having different capacitor components and low impedance in a wide frequency band can be provided.

デバイスは、第1のコンデンサ素子の第1の接続電極部と第1の接続端子部とを接続する第1のボンディングワイヤと、第2のコンデンサ素子の第1の接続電極部と第2の接続端子部とを接続する第2のボンディングワイヤとをさらに有することが望ましい。また、第1の接続端子部および第2の接続端子部は電気的に接続されていてもよい。   The device includes a first bonding wire that connects the first connection electrode portion and the first connection terminal portion of the first capacitor element, and the first connection electrode portion and the second connection of the second capacitor element. It is desirable to further have a second bonding wire that connects the terminal portion. Further, the first connection terminal portion and the second connection terminal portion may be electrically connected.

デバイスは、複数のコンデンサ素子を収納する方形(立方体状あるいは直方体状)のパッケージを有し、第1の接続端子部、第2の接続端子部および基準電圧用の接続端子部は、パッケージの対峙する2辺に現れていることが望ましい。特に、第1のコンデンサ素子の基体の一方の面は長方形で、パッケージは矩形(直方体状)であり、第1のコンデンサ素子の基体の一方の面の長手方向の一方の端が第1の接続電極部として現れ、第1の接続端子部、第2の接続端子部および基準電圧用の接続端子部は、パッケージの長手方向に延びた対峙する2辺に現れていることが望ましい。   The device has a rectangular (cubic or cuboid) package that accommodates a plurality of capacitor elements, and the first connection terminal portion, the second connection terminal portion, and the reference voltage connection terminal portion are opposite to each other of the package. It is desirable to appear on the two sides. In particular, one surface of the base of the first capacitor element is rectangular, the package is rectangular (cuboid), and one end in the longitudinal direction of one surface of the base of the first capacitor element is the first connection. It is desirable that the first connection terminal portion, the second connection terminal portion, and the reference voltage connection terminal portion appear as two electrode sides extending in the longitudinal direction of the package.

第1のコンデンサ素子の基体の一方の面の長手方向の一方の端が第1の接続電極部となる配置を採用することにより、基体の電極層により覆われる面積を拡大して静電容量を大きくできる。それとともに、第1のコンデンサ素子の長手方向と直交する方向に短手方向に電流が流れるデバイスとなるので、電流経路を太く短くできる。このため、大容量であるとともに低ESRおよび低ESLのデバイスを提供できる。第1の接続端子部および第2の接続端子部を対峙する辺に配置してもよく、第1のコンデンサ素子および第2のコンデンサ素子に流れる電流の方向を変えることができるので、さらに低ESLのデバイスを提供できる。   By adopting an arrangement in which one end in the longitudinal direction of one surface of the base of the first capacitor element is the first connection electrode part, the area covered by the electrode layer of the base is expanded and the capacitance is increased. Can be bigger. At the same time, since the current flows in the short direction in the direction orthogonal to the longitudinal direction of the first capacitor element, the current path can be made thick and short. Therefore, it is possible to provide a device having a large capacity and low ESR and low ESL. The first connection terminal portion and the second connection terminal portion may be disposed on opposite sides, and the direction of the current flowing through the first capacitor element and the second capacitor element can be changed. Devices can be provided.

また、第1の接続端子部および第2の接続端子部がパッケージの第1の方向に現れ、基準電圧用の接続端子部が第1の方向と直交する第2の方向に現れていてもよい。低ESLの貫通型デバイスであって、異なるコンデンサ成分を含むデバイスを提供できる。   In addition, the first connection terminal portion and the second connection terminal portion may appear in the first direction of the package, and the reference voltage connection terminal portion may appear in the second direction orthogonal to the first direction. . A low ESL feedthrough device that includes different capacitor components can be provided.

また、本発明の異なる態様の一つは、上記デバイスが実装されたプリント配線板、およびそのプリント配線板を有する電子機器である。   Another aspect of the present invention is a printed wiring board on which the above device is mounted, and an electronic apparatus having the printed wiring board.

デバイスの概要を示す斜視図。The perspective view which shows the outline | summary of a device. デバイスを、モールド樹脂を除いた状態で示す斜視図。The perspective view which shows a device in the state which remove | excluded mold resin. デバイスをリードフレームとコンデンサ素子に展開した図。Fig. 3 is a developed view of the device on a lead frame and capacitor element. デバイスを、モールド樹脂を除いた状態で示す平面図。The top view which shows a device in the state except mold resin. デバイスを、モールド樹脂を除いた状態で示す底面図。The bottom view which shows a device in the state which excluded mold resin. デバイスを、モールド樹脂を除いた状態で示す背面図。The rear view which shows a device in the state except mold resin. コンデンサ素子の構造を示す断面図。Sectional drawing which shows the structure of a capacitor | condenser element. コンデンサ素子が積み重ねられた様子を示す断面図。Sectional drawing which shows a mode that the capacitor | condenser element was piled up. デバイスを搭載したプリント配線板の一部を示す平面図。The top view which shows a part of printed wiring board carrying a device. デバイスを含む回路を示すブロック図。The block diagram which shows the circuit containing a device. 図11(a)はデバイスの各容量のインピーダンスカーブを示し、図11(b)はデバイスの合成されたインピーダンスカーブを示し、図11(c)は従来の方法によるインピーダンスカーブとの比較を示す。11A shows an impedance curve of each capacitance of the device, FIG. 11B shows a synthesized impedance curve of the device, and FIG. 11C shows a comparison with the impedance curve according to the conventional method. 図12(a)は従来の接続方法を示し、図12(b)は各コンデンサのインピーダンスカーブを示し、図12(c)は合成されたインピーダンスカーブを示す。12A shows a conventional connection method, FIG. 12B shows an impedance curve of each capacitor, and FIG. 12C shows a synthesized impedance curve. 図13(a)はデバイスの異なる適用例を示すブロック図、図13(b)はデバイスのさらに異なる適用例を示すブロック図。FIG. 13A is a block diagram illustrating different application examples of the device, and FIG. 13B is a block diagram illustrating still another application example of the device. コンデンサ素子の配置を説明する図であり、図14(a)は従来の一例、図14(b)は異なる配置の例、図14(c)はさらに異なる配置の例。14A and 14B are diagrams for explaining the arrangement of capacitor elements, in which FIG. 14A is an example of the prior art, FIG. 14B is an example of a different arrangement, and FIG. 14C is an example of a further different arrangement. 異なるデバイスを、モールド樹脂を除いた状態で示す平面図。The top view which shows a different device in the state except mold resin. 図15のデバイスを、モールド樹脂を除いた状態で示す側面図。The side view which shows the device of FIG. 15 in the state which excluded mold resin. さらに異なるデバイスを、モールド樹脂を除いた状態で示す平面図。Furthermore, the top view which shows a different device in the state except mold resin. 図17のデバイスを、モールド樹脂を除いた状態で示す底面図。The bottom view which shows the device of FIG. 17 in the state which remove | excluded mold resin. 図17のデバイスを、モールド樹脂を除いた状態で示す側面図。The side view which shows the device of FIG. 17 in the state which remove | excluded mold resin. 異なるコンデンサ素子の構造を示す断面図。Sectional drawing which shows the structure of a different capacitor | condenser element.

図1に、本発明に係るコンデンサを含むデバイスの一例を示している。このデバイス1は、コンデンサ20と、コンデンサ20に接続されたリードフレーム10と、コンデンサ20を収容し表面にリードフレーム10の一部が露出したパッケージ50とを有する。パッケージ50は、コンデンサ20を収容した状態で全体が方形または矩形(直方体)となるように成形された外装用の樹脂(モールド樹脂)59により構成され、表面実装用のコンデンサデバイス1の外観を形成している。以降では、このデバイス1の長手方向を方向X、長手方向Xに直交する短手方向を方向Yとして説明する。   FIG. 1 shows an example of a device including a capacitor according to the present invention. The device 1 includes a capacitor 20, a lead frame 10 connected to the capacitor 20, and a package 50 that contains the capacitor 20 and a part of the lead frame 10 is exposed on the surface. The package 50 is made of an exterior resin (mold resin) 59 that is molded so as to be square or rectangular (rectangular) as a whole in a state in which the capacitor 20 is accommodated, and forms the external appearance of the capacitor device 1 for surface mounting. is doing. Hereinafter, the longitudinal direction of the device 1 will be described as the direction X, and the lateral direction orthogonal to the longitudinal direction X will be described as the direction Y.

図2に、デバイス1のモールド樹脂59を除いた状態を示している。図3に、リードフレーム10と、コンデンサ20とを分離した状態を示している。さらに、図4、図5および図6に、デバイス1のモールド樹脂59を除いた状態の平面図、側面図および底面図を示している。デバイス1のリードフレーム10の素材としては、銅系素材、鉄系素材などの機械的強度、電気伝導度、熱伝導度、耐食性などに優れたものが用いられる。リードフレーム10は、第1〜第3の陽極端子部(陽極リード)11〜13と、第1〜第3の陰極端子部(陰極リード、接地電圧用の端子部)15〜17とを含む。   FIG. 2 shows a state where the mold resin 59 of the device 1 is removed. FIG. 3 shows a state where the lead frame 10 and the capacitor 20 are separated. 4, 5, and 6 show a plan view, a side view, and a bottom view of the device 1 with the mold resin 59 removed. As the material of the lead frame 10 of the device 1, a material excellent in mechanical strength, electrical conductivity, thermal conductivity, corrosion resistance, etc., such as a copper-based material and an iron-based material is used. The lead frame 10 includes first to third anode terminal portions (anode leads) 11 to 13 and first to third cathode terminal portions (cathode leads, terminal portions for ground voltage) 15 to 17.

コンデンサ20は、第1のコンデンサ素子21と、第1のコンデンサ素子21に積み重なるように配置された第2のコンデンサ素子22および第3のコンデンサ素子23とを含む。これらのコンデンサ素子21、22および23は固体電解コンデンサ(固体電解コンデンサ素子)であり、基本的な構成は共通し、それぞれの基体33の面積(典型的には表面33aの面積)S1、S2およびS3が異なる。このコンデンサ20では、第1のコンデンサ素子21の基体33の面積S1が最も大きく、第2のコンデンサ素子22の基体33の面積S2、第3のコンデンサ素子23の基体33の面積S3の順で小さくなっている。   Capacitor 20 includes a first capacitor element 21, and a second capacitor element 22 and a third capacitor element 23 arranged to be stacked on first capacitor element 21. These capacitor elements 21, 22 and 23 are solid electrolytic capacitors (solid electrolytic capacitor elements), and have a basic configuration in common, and the areas of the base bodies 33 (typically the area of the surface 33a) S1, S2 and S3 is different. In this capacitor 20, the area S1 of the base 33 of the first capacitor element 21 is the largest, and the area S2 of the base 33 of the second capacitor element 22 and the area S3 of the base 33 of the third capacitor element 23 decrease in this order. It has become.

図7に、第1のコンデンサ素子21の構成を代表して断面により示している。コンデンサ素子21は全体が平板状であり、長方形にカットされた板状または薄膜状の弁作用基体33を有する。弁作用基体33はエッチングなどにより多孔質化(拡面化)が施された第1の面(一方の面、表面)33aおよび第2の面(他方の面、裏面)33bを含む。この例では、リードフレーム10に面した側を第2の面(裏面)33bとして参照している。これらの面33aおよび33bは上下逆転してもよく、左右に面していてもよい。   FIG. 7 shows the configuration of the first capacitor element 21 as a representative in section. The capacitor element 21 has a flat plate shape as a whole and has a plate-like or thin-film valve action base 33 cut into a rectangular shape. The valve action base 33 includes a first surface (one surface, front surface) 33a and a second surface (the other surface, back surface) 33b that have been made porous (enlarged) by etching or the like. In this example, the side facing the lead frame 10 is referred to as a second surface (back surface) 33b. These surfaces 33a and 33b may be turned upside down or may face left and right.

基体33の表面(一方の面)33aには、誘電体酸化被膜34a、固体電解質層35a、および電極層36aがこの順番に積層されている。基体33の裏面(他方の面)33bにも、同様に、誘電体酸化被膜34b、固体電解質層35b、および電極層36bが順次積層されている。弁作用基体33としては、エッチドアルミニウム箔、タンタル焼結体、ニオブ焼結体またはチタン焼結体があげられる。表面実装用の薄型のデバイス1には、エッチドアルミニウム箔を用いたコンデンサ素子が好適である。   On the surface (one surface) 33a of the substrate 33, a dielectric oxide film 34a, a solid electrolyte layer 35a, and an electrode layer 36a are laminated in this order. Similarly, a dielectric oxide film 34b, a solid electrolyte layer 35b, and an electrode layer 36b are sequentially laminated on the back surface (the other surface) 33b of the base 33. Examples of the valve action base 33 include an etched aluminum foil, a tantalum sintered body, a niobium sintered body, and a titanium sintered body. A capacitor element using an etched aluminum foil is suitable for the thin device 1 for surface mounting.

誘電体酸化被膜34aおよび34bは、基体33がエッチドアルミニウム箔であれば、その表面に形成された酸化アルミニウムである。固体電解質層35aおよび35bは、ポリピロール、ポリチオフェン、ポリアニリン等の導電性高分子を電解重合、化学重合などにより誘電体酸化被膜34aおよび34bの上にそれぞれ積層させることにより形成できる。電極層36aおよび36bの一例は、固体電解質層35aおよび35bの上にそれぞれ積層された導電性ペーストである。電極層36aおよび36bは陰極を構成し、その一部は接続電極部(第2の接続電極部、陰極)32となる。基体33と電極層36aおよび36bとの間に形成される誘電特性を有する、または良好に発揮させるための層は、誘電体酸化被膜34aおよび34b、固体電解質層35aおよび35bに限定されず、接触抵抗を低減させるために固体電解質層35a、電極層36aの間に積層される高導電性のグラファイト層などを含んでいてもよい。   The dielectric oxide films 34a and 34b are aluminum oxide formed on the surface of the base 33 if it is an etched aluminum foil. The solid electrolyte layers 35a and 35b can be formed by laminating conductive polymers such as polypyrrole, polythiophene, and polyaniline on the dielectric oxide films 34a and 34b, respectively, by electrolytic polymerization, chemical polymerization, or the like. An example of the electrode layers 36a and 36b is a conductive paste laminated on the solid electrolyte layers 35a and 35b, respectively. The electrode layers 36 a and 36 b constitute a cathode, and a part thereof becomes a connection electrode portion (second connection electrode portion, cathode) 32. Layers having dielectric properties formed between the substrate 33 and the electrode layers 36a and 36b or for exerting them satisfactorily are not limited to the dielectric oxide films 34a and 34b and the solid electrolyte layers 35a and 35b. In order to reduce resistance, it may include a solid electrolyte layer 35a, a highly conductive graphite layer laminated between the electrode layers 36a, and the like.

なお、本明細書において陰極として機能するように記載している電極層36aおよび36bは見かけ上の陰極であって、固体電解質層35aおよび35bが真の陰極として機能する役割を担っている。従って、誘電体酸化被膜34aおよび34bが誘電体特性を有する層である。以下においても同様である。また、以降において、電極層36aおよび36bを陰極32として参照する。   Note that the electrode layers 36a and 36b described as functioning as cathodes in this specification are apparent cathodes, and the solid electrolyte layers 35a and 35b play a role of functioning as true cathodes. Therefore, the dielectric oxide films 34a and 34b are layers having dielectric characteristics. The same applies to the following. Hereinafter, the electrode layers 36 a and 36 b are referred to as the cathode 32.

さらに、基体33の表面33aには、電極層36aの周縁36cを全周にわたり覆う第1の絶縁層39aが形成されている。また、基体33の裏面33bには、電極層36bの周縁36cを全周にわたり覆う第2の絶縁層39bが形成されている。基体33の表面33aの長手方向Xの一方の端(縁)31は第1の絶縁層39aの外周側に現れ(露出し)、コンデンサ素子21の接続電極部(第1の接続電極部、陽極)31となっている。絶縁層39aおよび39bの一例は、ポリイミド樹脂、エポキシ樹脂などの絶縁性の樹脂からなる膜である。裏面33bの絶縁層39bは陽極31の裏側まで伸び、陽極31の裏側をカバーする絶縁層39cとなっている。また、基体33の側面も絶縁層39dにより覆われている。   Further, a first insulating layer 39a is formed on the surface 33a of the base 33 to cover the entire periphery of the peripheral edge 36c of the electrode layer 36a. Further, a second insulating layer 39b is formed on the back surface 33b of the base body 33 so as to cover the entire periphery of the peripheral edge 36c of the electrode layer 36b. One end (edge) 31 in the longitudinal direction X of the surface 33a of the base body 33 appears (exposes) on the outer peripheral side of the first insulating layer 39a, and the connection electrode portion of the capacitor element 21 (first connection electrode portion, anode) ) 31. An example of the insulating layers 39a and 39b is a film made of an insulating resin such as a polyimide resin or an epoxy resin. The insulating layer 39 b on the back surface 33 b extends to the back side of the anode 31 and forms an insulating layer 39 c that covers the back side of the anode 31. The side surface of the base 33 is also covered with an insulating layer 39d.

コンデンサ素子21は、さらに、弁作用基体33を貫通する貫通孔(スルーホール)37を含む。これらの貫通孔37の内周面37aには、弁作用基体33に接する側から誘電体酸化被膜34cおよび固体電解質層35cが順次積層され、さらに、貫通孔37には、銀ペーストなどの導電性ペーストが充填され、貫通電極38が形成されている。貫通孔37の内周面37aであっても、電解重合などの方法により基体33の表面とともに固体電解質層35cを形成でき、コンデンサの容量として寄与させることができる。それとともに、貫通電極38が電極層36aおよび36bとを電気的に接続する接続層として機能する。   The capacitor element 21 further includes a through hole (through hole) 37 that penetrates the valve action base 33. A dielectric oxide film 34c and a solid electrolyte layer 35c are sequentially laminated on the inner peripheral surface 37a of these through holes 37 from the side in contact with the valve action base 33. Further, the through holes 37 are electrically conductive such as silver paste. The through electrode 38 is formed by filling the paste. Even on the inner peripheral surface 37a of the through-hole 37, the solid electrolyte layer 35c can be formed together with the surface of the substrate 33 by a method such as electrolytic polymerization, and can contribute to the capacitance of the capacitor. In addition, the through electrode 38 functions as a connection layer that electrically connects the electrode layers 36a and 36b.

コンデンサ素子21〜23に設けられる貫通電極38は、1または2に限らず3以上であってもよい。貫通電極38を設けることにより陽極(第1の接続電極部)31および陰極(第2の接続電極部)32の間の電流経路を短縮できる。このため、低ESRおよび低ESLのコンデンサ素子21〜23を提供できる。   The through electrode 38 provided in the capacitor elements 21 to 23 is not limited to 1 or 2, but may be 3 or more. By providing the through electrode 38, the current path between the anode (first connection electrode portion) 31 and the cathode (second connection electrode portion) 32 can be shortened. For this reason, capacitor elements 21 to 23 having low ESR and low ESL can be provided.

コンデンサ素子21〜23に含まれる誘電体酸化被膜34aおよび34bの厚みは、コンデンサ素子21〜23のそれぞれで異なる。最も面積の大きな第1のコンデンサ素子21の誘電体酸化被膜34aおよび34bの厚みt1は、たとえば、4nmであり、第2のコンデンサ素子22の誘電体酸化被膜34aおよび34bの厚みt2は、たとえば、14nmであり、第3のコンデンサ素子23の誘電体酸化被膜34aおよび34bの厚みt3は、たとえば、70nmである。コンデンサ素子の厚みはこれらに限定されない。このような厚みの異なるコンデンサ素子21〜23は、誘電体酸化被膜34aおよび34bを形成する際の電圧(基体の化成電圧)を変えることで容易に製造できる。   The thicknesses of the dielectric oxide films 34a and 34b included in the capacitor elements 21 to 23 are different in each of the capacitor elements 21 to 23. The thickness t1 of the dielectric oxide films 34a and 34b of the first capacitor element 21 having the largest area is, for example, 4 nm, and the thickness t2 of the dielectric oxide films 34a and 34b of the second capacitor element 22 is, for example, The thickness t3 of the dielectric oxide films 34a and 34b of the third capacitor element 23 is, for example, 70 nm. The thickness of the capacitor element is not limited to these. Such capacitor elements 21 to 23 having different thicknesses can be easily manufactured by changing the voltage (formation voltage of the substrate) when the dielectric oxide films 34a and 34b are formed.

コンデンサ素子21〜23の誘電体酸化被膜34aおよび34bの厚みを変えることによりコンデンサ素子21〜23の容量を変えることができる。コンデンサ素子の容量は概ね面積S1〜S3に比例し、誘電体酸化被膜34aおよび34bの厚みt1〜t3に反比例する。したがって、容量の差が1:数100程度あるいはそれ以上の複数のコンデンサ素子を1つのデバイス1に組み込むことができる。たとえば、容量200μFの第1のコンデンサ素子21と、容量40μFの第2のコンデンサ素子22と、容量1μFの第3のコンデンサ素子23とを含むデバイス1を提供できる。   Capacitance of the capacitor elements 21 to 23 can be changed by changing the thicknesses of the dielectric oxide films 34a and 34b of the capacitor elements 21 to 23. The capacitance of the capacitor element is approximately proportional to the areas S1 to S3 and inversely proportional to the thicknesses t1 to t3 of the dielectric oxide films 34a and 34b. Therefore, a plurality of capacitor elements having a capacitance difference of about 1: several hundreds or more can be incorporated in one device 1. For example, a device 1 including a first capacitor element 21 having a capacity of 200 μF, a second capacitor element 22 having a capacity of 40 μF, and a third capacitor element 23 having a capacity of 1 μF can be provided.

さらに、コンデンサ素子21〜23の誘電体酸化被膜34aおよび34bを変えることによりコンデンサ素子21〜23の耐圧(定格電圧)を変えることができる。コンデンサ素子の定格電圧は概ね誘電体酸化被膜34aおよび34bの厚みt1〜t3に反比例する。したがって、定格電圧の差が1:数10程度あるいはそれ以上の複数のコンデンサ素子を1つのデバイス1に組み込むことができる。たとえば、定格電圧2Vの第1のコンデンサ素子21と、定格電圧6.3Vの第2のコンデンサ素子22と、定格電圧25Vの第3のコンデンサ素子23とを含むデバイス1を提供できる。   Furthermore, the withstand voltage (rated voltage) of the capacitor elements 21 to 23 can be changed by changing the dielectric oxide films 34a and 34b of the capacitor elements 21 to 23. The rated voltage of the capacitor element is approximately inversely proportional to the thicknesses t1 to t3 of the dielectric oxide films 34a and 34b. Therefore, a plurality of capacitor elements having a rated voltage difference of about 1: several tens or more can be incorporated into one device 1. For example, the device 1 including the first capacitor element 21 having the rated voltage of 2V, the second capacitor element 22 having the rated voltage of 6.3V, and the third capacitor element 23 having the rated voltage of 25V can be provided.

図8に、コンデンサ素子21〜23が積み重ねられた状態を断面図により示している。上述したように、これらのコンデンサ素子21、22および23の基本的構成は、表面33aおよび裏面33bに陰極32が現れ、それらの陰極32は貫通電極38により接続され、長手方向の一方の端に陽極31が現れ、さらに、表面33aおよび裏面33bの陰極32の周囲および陽極31の裏面が絶縁層39a〜39dにより覆われているというものである。このため、コンデンサ素子21、22および23を積み重ねることにより、それぞれの素子21〜23の陰極32を直に、または導電性ペーストなどを介して電気的に接続することができ、これらのコンデンサ素子21〜23を並列に接続できる。図8に示した例では、陰極32の間に導電性ペースト49を挟み、陰極同士を電気的に接続している。   FIG. 8 is a cross-sectional view illustrating a state where the capacitor elements 21 to 23 are stacked. As described above, in the basic configuration of these capacitor elements 21, 22 and 23, the cathode 32 appears on the front surface 33a and the back surface 33b, and the cathode 32 is connected by the through electrode 38 and is connected to one end in the longitudinal direction. The anode 31 appears, and the periphery of the cathode 32 on the front surface 33a and the back surface 33b and the back surface of the anode 31 are covered with insulating layers 39a to 39d. For this reason, by stacking the capacitor elements 21, 22 and 23, the cathodes 32 of the respective elements 21 to 23 can be electrically connected directly or via a conductive paste or the like. ~ 23 can be connected in parallel. In the example shown in FIG. 8, the conductive paste 49 is sandwiched between the cathodes 32 and the cathodes are electrically connected.

さらに、コンデンサ素子21、22および23の基体33の表面33aの面積S1、S2およびS3が異なる。このため、それぞれのコンデンサ素子21、22および23の陽極31が上側(表面33aの側)に重なるコンデンサ素子22および23により隠されないようにコンデンサ素子21〜23を積み重ねることができる。このデバイス1においては、最も面積の大きな第1のコンデンサ素子21がデバイス1の主たる寸法を決定しており、第1のコンデンサ素子21の長手方向Xとデバイス1の長手方向Xとが一致している。第1のコンデンサ素子21の上に、次に面積の大きな第2のコンデンサ素子22が、第1のコンデンサ素子21の陽極31を除いた部分、すなわち、第1のコンデンサ素子21の表面33aの陰極32の上に、陰極32同士が重なるように搭載されている。また、最も面積の小さな第3のコンデンサ素子23が、第1のコンデンサ素子21の表面33aの陰極32の上に、第2のコンデンサ素子22と並び、しかしながら、第3のコンデンサ素子23の長手方向が第1のコンデンサ素子21の長手方向Xと直交するように積み重ねられている。すなわち、第3のコンデンサ素子23は、その長手方向がデバイス1の短手方向Yに沿うように配置されている。   Furthermore, the areas S1, S2 and S3 of the surface 33a of the base 33 of the capacitor elements 21, 22 and 23 are different. For this reason, the capacitor elements 21 to 23 can be stacked so that the anodes 31 of the respective capacitor elements 21, 22 and 23 are not hidden by the capacitor elements 22 and 23 which overlap the upper side (surface 33a side). In this device 1, the first capacitor element 21 having the largest area determines the main dimensions of the device 1, and the longitudinal direction X of the first capacitor element 21 coincides with the longitudinal direction X of the device 1. Yes. On the first capacitor element 21, the second capacitor element 22 having the next largest area is a portion excluding the anode 31 of the first capacitor element 21, that is, the cathode of the surface 33 a of the first capacitor element 21. The cathode 32 is mounted on the 32 so as to overlap each other. Further, the third capacitor element 23 having the smallest area is aligned with the second capacitor element 22 on the cathode 32 of the surface 33 a of the first capacitor element 21, however, the longitudinal direction of the third capacitor element 23. Are stacked so as to be orthogonal to the longitudinal direction X of the first capacitor element 21. That is, the third capacitor element 23 is arranged such that its longitudinal direction is along the short direction Y of the device 1.

第1のコンデンサ素子21の陽極31は、デバイス1の長手方向Xの一方の端に現れており、第2のコンデンサ素子22の陽極31は、第1のコンデンサ素子21の陽極31と並んで、デバイス1の同サイド(同じ端側)に、デバイス1の長手方向Xの一方の端から若干後退した位置に現れている。また、第3のコンデンサ素子23の陽極31は、第2のコンデンサ素子22の陽極31とは長手方向Xの反対側(逆サイド)の短手方向Yの端に現れている。したがって、デバイス1においては、3つのコンデンサ素子21〜23が、それぞれの陽極31に、デバイス1の上方からアクセスできるように積み重ねられている。3つのコンデンサ素子21〜23が積み重ねられることにより、第2および第3のコンデンサ素子22および23の裏面33bの陰極32は、第1のコンデンサ素子21の表面33aの陰極32に電気的に接触する。電気的な接触をさらに確実に確保するために、これらのコンデンサ素子21〜23の陰極32同士の間に導電性ペーストを挟み込んでもよい。   The anode 31 of the first capacitor element 21 appears at one end in the longitudinal direction X of the device 1, and the anode 31 of the second capacitor element 22 is aligned with the anode 31 of the first capacitor element 21. It appears on the same side (same end side) of the device 1 at a position slightly retracted from one end in the longitudinal direction X of the device 1. Further, the anode 31 of the third capacitor element 23 appears at the end in the short direction Y on the opposite side (reverse side) of the longitudinal direction X from the anode 31 of the second capacitor element 22. Therefore, in the device 1, the three capacitor elements 21 to 23 are stacked so that each anode 31 can be accessed from above the device 1. By stacking the three capacitor elements 21 to 23, the cathode 32 on the back surface 33 b of the second and third capacitor elements 22 and 23 is in electrical contact with the cathode 32 on the surface 33 a of the first capacitor element 21. . In order to further ensure electrical contact, a conductive paste may be sandwiched between the cathodes 32 of these capacitor elements 21 to 23.

一方、それぞれのコンデンサ素子21〜23の陽極31の裏面33bの側は絶縁層39cにより覆われている。このため、コンデンサ素子21〜23の陽極31はコンデンサ素子21〜23を積み重ねても陽極31同士あるいは陽極31と陰極32とが電気的に接続されることはない。したがって、3つのコンデンサ素子21〜23を積み重ねることにより、陰極32が接続され、陽極31がオープンになったコンデンサ20を形成することができる。   On the other hand, the back surface 33b side of the anode 31 of each capacitor element 21 to 23 is covered with an insulating layer 39c. For this reason, even if the capacitor elements 21 to 23 are stacked, the anodes 31 of the capacitor elements 21 to 23 are not electrically connected to each other or to the anode 31 and the cathode 32. Therefore, by stacking the three capacitor elements 21 to 23, the capacitor 20 in which the cathode 32 is connected and the anode 31 is open can be formed.

図2に示すように、デバイス1(コンデンサ20)においては、第1のコンデンサ素子21の陽極31が、金線、銅線、アルミニウム線などの導電性の金属ワイヤー(第1のボンディングワイヤ)41によりリードフレーム10の第1の陽極端子部(第1の接続端子部、陽極リード)11に電気的に接続されている。また、第2のコンデンサ素子22の陽極31が第2のボンディングワイヤ42によりリードフレーム10の第2の陽極端子部(第2の接続端子部、陽極リード)12に電気的に接続されている。さらに、第3のコンデンサ素子23の陽極31が第3のボンディングワイヤ43によりリードフレーム10の第3の陽極端子部(第3の接続端子部、陽極リード)13に電気的に接続されている。   As shown in FIG. 2, in the device 1 (capacitor 20), the anode 31 of the first capacitor element 21 is a conductive metal wire (first bonding wire) 41 such as a gold wire, a copper wire, or an aluminum wire. Thus, the lead frame 10 is electrically connected to the first anode terminal portion (first connection terminal portion, anode lead) 11. Further, the anode 31 of the second capacitor element 22 is electrically connected to the second anode terminal portion (second connection terminal portion, anode lead) 12 of the lead frame 10 by the second bonding wire 42. Further, the anode 31 of the third capacitor element 23 is electrically connected to the third anode terminal portion (third connection terminal portion, anode lead) 13 of the lead frame 10 by the third bonding wire 43.

一方、リードフレーム10の第1〜第3の陰極端子部(基準電圧用の接続端子部、陰極リード)15〜17は、第1のコンデンサ素子21の裏面33bの陰極32に電気的および機械的に接続されている。第1〜第3の陰極リード15〜17は、通常、回路の接地側(接地回路)に接続され、基準電圧(接地電圧)が印加される。   On the other hand, the first to third cathode terminal portions (reference voltage connection terminal portions, cathode leads) 15 to 17 of the lead frame 10 are electrically and mechanically connected to the cathode 32 of the back surface 33 b of the first capacitor element 21. It is connected to the. The first to third cathode leads 15 to 17 are usually connected to the ground side (ground circuit) of the circuit and applied with a reference voltage (ground voltage).

デバイス1においては、コンデンサ素子21〜23、ボンディングワイヤ41〜43およびリードフレーム10が外装用の樹脂(モールド樹脂)59により覆われ、パッケージングされる。ただし、リードフレーム10の外部接続する部分はモールド樹脂59には覆われない。モールド樹脂59としては、エポキシ樹脂などの封止樹脂があげられる。モールド樹脂によるパッケージ50の外側にはリードフレーム10の陽極リード11〜13および陰極リード15〜17が現れる。パッケージ50の外側に現れるリード11〜13および15〜17の端は、パッケージ50に沿って下側(裏側)に曲げられており、デバイス1は回路基板などに搭載する表面実装用のデバイスとして使用される。   In the device 1, the capacitor elements 21 to 23, the bonding wires 41 to 43 and the lead frame 10 are covered with an exterior resin (mold resin) 59 and packaged. However, the externally connected portion of the lead frame 10 is not covered with the mold resin 59. An example of the mold resin 59 is a sealing resin such as an epoxy resin. The anode leads 11 to 13 and the cathode leads 15 to 17 of the lead frame 10 appear outside the package 50 made of mold resin. The ends of the leads 11 to 13 and 15 to 17 appearing outside the package 50 are bent downward (back side) along the package 50, and the device 1 is used as a surface mounting device mounted on a circuit board or the like. Is done.

このデバイス1においては、図6に示すように、パッケージ50が矩形(直方体)であり、陽極リード11〜13がパッケージ50の長手方向Xに延びた一方の辺51に並んで形成され、接地用の陰極リード15〜17がパッケージ50の長手方向Xに延びた他方の辺52に並んで形成されている。したがって、陽極リード11〜13および陰極リード15〜17がパッケージ50の長手方向Xに延びた対峙する2辺51および52に現れている。   In this device 1, as shown in FIG. 6, the package 50 has a rectangular shape (a rectangular parallelepiped), and the anode leads 11 to 13 are formed side by side along one side 51 extending in the longitudinal direction X of the package 50. The cathode leads 15 to 17 are formed side by side on the other side 52 extending in the longitudinal direction X of the package 50. Therefore, the anode leads 11 to 13 and the cathode leads 15 to 17 appear on the two opposite sides 51 and 52 extending in the longitudinal direction X of the package 50.

図9に、コンデンサ20を含むデバイス1が搭載されたプリント配線板の一部を模式的に示している。また、図10は、デバイス1を含む電源回路のブロック図である。プリント配線板(プリント基板)9は、たとえば、パーソナルコンピュータなどの電子機器のマザーボードである。プリント配線板9にはCPU3と電源ブロック(図9には不図示)2とが搭載され、接地回路5と、電源ブロック2からCPU3とを接続する電源回路4との間にデバイス1が並列に接続されている。このデバイス1はデカップリングコンデンサあるいはバイパスコンデンサとして機能する。   FIG. 9 schematically shows a part of a printed wiring board on which the device 1 including the capacitor 20 is mounted. FIG. 10 is a block diagram of a power supply circuit including the device 1. The printed wiring board (printed circuit board) 9 is, for example, a mother board of an electronic device such as a personal computer. A CPU 3 and a power supply block (not shown in FIG. 9) 2 are mounted on the printed wiring board 9, and the device 1 is connected in parallel between the ground circuit 5 and the power supply circuit 4 that connects the power supply block 2 to the CPU 3. It is connected. This device 1 functions as a decoupling capacitor or a bypass capacitor.

さらに、このデバイス1は、基体33の表面積S1、S2およびS3が異なり、並列に接続された3つのコンデンサ素子21〜23を含む。これらのコンデンサ素子21〜23は表面積S1、S2およびS3が異なるので、表面積S1、S2およびS3にほぼ比例して、それぞれの静電容量(コンデンサ容量)C1、C2およびC3が異なる。さらに、それぞれのコンデンサ素子21〜23は表面33aおよび裏面33bの陰極32が貫通電極38により接続されており、陽極31から陰極32に至る電流経路が短く、また、電流の流れる方向が多様になる。したがって、それぞれのコンデンサ素子21〜23は低ESRおよび低ESLである。このため、デバイス1の陽極端子(陽極リード)11、12および13を電源回路4に接続し、陰極端子15、16および17を接地回路5に接続することにより、低ESRおよび低ESLの容量の異なる素子21〜23が並列に接続される。したがって、デバイス1を電源回路に採用することにより、広い周波数帯域でインピーダンスを低くすることができ、広範囲の周波数のノイズを除去することができる。   Further, the device 1 includes three capacitor elements 21 to 23 having different surface areas S1, S2 and S3 of the base body 33 and connected in parallel. Since these capacitor elements 21 to 23 have different surface areas S1, S2 and S3, their capacitances (capacitor capacities) C1, C2 and C3 are almost proportional to the surface areas S1, S2 and S3. Further, each of the capacitor elements 21 to 23 has the cathode 33 on the front surface 33a and the back surface 33b connected by the through electrode 38, the current path from the anode 31 to the cathode 32 is short, and the direction of current flow varies. . Accordingly, each capacitor element 21 to 23 has low ESR and low ESL. For this reason, the anode terminals (anode leads) 11, 12 and 13 of the device 1 are connected to the power supply circuit 4, and the cathode terminals 15, 16 and 17 are connected to the ground circuit 5. Different elements 21 to 23 are connected in parallel. Therefore, by adopting the device 1 in the power supply circuit, the impedance can be lowered in a wide frequency band, and noise in a wide range of frequencies can be removed.

図11(a)〜(c)に広い周波数帯で低インピーダンスが実現される様子を模式的に示している。図11(a)に示すような大容量の第1のコンデンサ素子21の容量C1のインピーダンスカーブ61と、中容量の第2のコンデンサ素子22の容量C2のインピーダンスカーブ62と、小容量の第3のコンデンサ素子23の容量C3のインピーダンスカーブ63が合成され、図11(b)に示すような広い周波数帯で(ブロードな)低いインピーダンスをもったインピーダンスカーブ64を再現できる。   FIGS. 11A to 11C schematically show how low impedance is realized in a wide frequency band. The impedance curve 61 of the capacitance C1 of the first capacitor element 21 having a large capacity, the impedance curve 62 of the capacity C2 of the second capacitor element 22 having a middle capacity, and a third capacitor having a small capacity as shown in FIG. The impedance curve 63 of the capacitor C3 of the capacitor element 23 is synthesized, and an impedance curve 64 having a low (broad) impedance in a wide frequency band as shown in FIG. 11B can be reproduced.

図12(a)に示すように、従来、このような特性を得るためには複数の容量の異なるコンデンサデバイス29a〜29cを並列に接続することが必要であった。複数の容量の異なるコンデンサデバイス29a〜29cは、サイズが異なり、さらには、タイプが異なるコンデンサ(たとえば、タンタルコンデンサ、セラミックコンデンサなど)の組み合わせになる。このため、容量が異なるだけではなく、ESRおよびESLも異なり、図12(b)に示すようにESLは一致しない。したがって、図12(c)に示すように、合成されたインピーダンスカーブ69は、変曲点が複数発生する。電気的にはLC共振が発生してしまうことになる。   As shown in FIG. 12A, conventionally, in order to obtain such characteristics, it has been necessary to connect a plurality of capacitor devices 29a to 29c having different capacities in parallel. The plurality of capacitor devices 29a to 29c having different capacities have different sizes, and are a combination of capacitors of different types (for example, tantalum capacitors, ceramic capacitors, etc.). For this reason, not only the capacities differ, but also the ESR and ESL differ, and the ESLs do not match as shown in FIG. Accordingly, as shown in FIG. 12C, the synthesized impedance curve 69 has a plurality of inflection points. Electrically, LC resonance will occur.

一方、図11(b)に示すように、デバイス1は容量特性の異なるコンデンサ素子21〜23を1つのパッケージに収納しているので、容量特性を除く他の特性、すなわち、ESLおよびESRは同じになる。このため、図11(c)に比較して示しているように、インピーダンスカーブ69よりも広域周波数にわたり特性変化の少ない低インピーダンス特性を示すインピーダンスカーブ64が得られる。したがって、LC共振の発生の少ない、フラットなインピーダンス特性を発現するデバイス1を提供できる。   On the other hand, as shown in FIG. 11B, since the device 1 houses the capacitor elements 21 to 23 having different capacitance characteristics in one package, other characteristics excluding the capacitance characteristics, that is, ESL and ESR are the same. become. Therefore, as shown in comparison with FIG. 11C, an impedance curve 64 showing a low impedance characteristic with less characteristic change over a wider frequency range than the impedance curve 69 is obtained. Therefore, it is possible to provide the device 1 that exhibits flat impedance characteristics with less occurrence of LC resonance.

さらに、1つのデバイス1で複数の容量特性を備えたデバイスを提供できるので、複数の容量特性を得るためのデバイスの実装に要するスペースを縮小でき、従来多数のコンデンサを搭載していた用途を1つまたは数少ないデバイス1により置き換えることができる。このため、コンパクト化が進んでいるノート型のパーソナルコンピュータなどの情報処理端末や、携帯電話、PDAなどの携帯型の情報処理端末などの電子機器に好適である。   Furthermore, since a single device 1 can provide a device having a plurality of capacitance characteristics, the space required for mounting the device to obtain a plurality of capacitance characteristics can be reduced, and a conventional application in which a large number of capacitors are mounted is one. It can be replaced by one or a few devices 1. Therefore, it is suitable for electronic devices such as information processing terminals such as notebook personal computers, which are becoming more compact, and portable information processing terminals such as mobile phones and PDAs.

図13は、デバイス1の異なる用途の幾つかの例を示している。図13(a)は、複数の電圧ラインを備えた半導体3aの電源系統に、1または数少ないデバイス1でデカップリングコンデンサあるいはバイパスコンデンサとしての機能を付加できることを示している。複数の電源ブロック(スイッチング電源)2a、2bおよび2cを備えた電子機器あるいはプリント配線板において、複数の電圧ライン(電圧回路)4a、4bおよび4cのそれぞれに、デバイス1のそれぞれのコンデンサ素子21、22および23を接続することが可能である。上述したようにデバイス1は定格電圧の異なる複数のコンデンサ素子21〜23を含む。したがって、デバイス1は複数電圧に対応できる。また、同一の電圧ラインであっても、複数の電力を供給させるラインがある場合に、デバイス1は、それぞれの電力ラインに適応できる。   FIG. 13 shows several examples of different uses of the device 1. FIG. 13A shows that a function as a decoupling capacitor or a bypass capacitor can be added to the power supply system of the semiconductor 3 a having a plurality of voltage lines with one or a few devices 1. In an electronic device or a printed wiring board provided with a plurality of power supply blocks (switching power supplies) 2a, 2b and 2c, each capacitor element 21 of the device 1 is connected to each of a plurality of voltage lines (voltage circuits) 4a, 4b and 4c. 22 and 23 can be connected. As described above, the device 1 includes a plurality of capacitor elements 21 to 23 having different rated voltages. Therefore, the device 1 can cope with a plurality of voltages. Moreover, even if it is the same voltage line, when there exists a line which supplies several electric power, the device 1 can adapt to each electric power line.

図13(b)は、π型フィルターに適応した例である。コンデンサ素子を含む既存のπ型フィルターは、デバイス内にコイル成分(インダクタ)を配置しているため回路適応性に乏しいという欠点を含んでいた。これに対し、デバイス1であれば、直列に配列されるコイル成分L1、L2およびL3をプリント配線板などにおいて実装可能な開放系にできる。このため、コイル成分L1、L2およびL3を回路パターンの配線幅、配線長、あるいはインダクタデバイスにより自由に配置でき、実装される回路に適したπ型フィルター6を構成できる。   FIG. 13B shows an example applied to a π-type filter. The existing π-type filter including the capacitor element has a drawback that the circuit adaptability is poor because the coil component (inductor) is arranged in the device. On the other hand, in the case of the device 1, the coil components L1, L2, and L3 arranged in series can be made an open system that can be mounted on a printed wiring board or the like. Therefore, the coil components L1, L2, and L3 can be freely arranged by the wiring width, wiring length, or inductor device of the circuit pattern, and the π-type filter 6 suitable for the circuit to be mounted can be configured.

さらに、デバイス1においては、大容量のコンデンサ素子21の陽極(第1の接続電極部)31を長手方向Xの端に配置し、第1から第3の陽極端子(第1から第3の接続端子部、)11〜13および第1から第3の陰極端子(第1から第3の基準電圧用の接続端子部)15〜17をパッケージ50の長手方向Xに延びた2つの辺51および52に配置している。したがって、デバイス1においては、大容量のコンデンサ素子21の陽極31に対する陰極32の方向(対峙する方向、長手方向)Xと、陽極端子11〜13に対する陰極端子15〜17の方向(対峙する方向、短手方向)Yとが直交している。このため、デバイス1においては短手方向Yが電流経路となるのでESLおよびESRをさらに小さくでき、陰極32の延びる方向を長手方向Xにできるのでコンデンサ素子21の容量を拡大できる。   Further, in the device 1, the anode (first connection electrode portion) 31 of the large-capacity capacitor element 21 is disposed at the end in the longitudinal direction X, and the first to third anode terminals (first to third connections) are arranged. Terminal portions) 11 to 13 and first to third cathode terminals (first to third connection terminals for reference voltage) 15 to 17 are extended to two sides 51 and 52 extending in the longitudinal direction X of the package 50. Is arranged. Therefore, in the device 1, the direction X of the cathode 32 with respect to the anode 31 of the large capacity capacitor element 21 (opposite direction, longitudinal direction) X, and the direction of the cathode terminals 15 to 17 with respect to the anode terminals 11 to 13 (opposite direction, (Short direction) Y is orthogonal. For this reason, in the device 1, since the short direction Y becomes a current path, ESL and ESR can be further reduced, and the extending direction of the cathode 32 can be set to the longitudinal direction X, so that the capacity of the capacitor element 21 can be increased.

図14に従来の固体電解コンデンサ素子を含むデバイスとの比較を模式的に示している。図14(a)は、従来の固体電解コンデンサ素子75の一例を示している。この素子75は全体が長方形(直方体)であり、陽極71が長手方向Xの一方の端に現れており、陽極端子73および陰極74は長手方向Xに対峙している。したがって、陰極72をアレンジするために素子75の長手方向Xの長さ(L寸法)を利用でき、陰極72の面積を大きく確保できる。このため、大容量のコンデンサ素子75を得ることができる。陽極端子73および陰極端子74も長手方向Xに対峙して配置されている。素子75の陽極71と陽極端子73とはリードまたはボンディングワイヤ79により電気的に接続され、陰極72と陰極端子74とは直に、または導電性ペーストにより電気的に接続される。この素子75においては、素子75の長手方向Xが電流経路となる。   FIG. 14 schematically shows a comparison with a device including a conventional solid electrolytic capacitor element. FIG. 14A shows an example of a conventional solid electrolytic capacitor element 75. The element 75 is entirely rectangular (a rectangular parallelepiped), the anode 71 appears at one end in the longitudinal direction X, and the anode terminal 73 and the cathode 74 face each other in the longitudinal direction X. Therefore, the length (L dimension) in the longitudinal direction X of the element 75 can be used to arrange the cathode 72, and a large area of the cathode 72 can be secured. For this reason, a large-capacity capacitor element 75 can be obtained. The anode terminal 73 and the cathode terminal 74 are also arranged opposite to the longitudinal direction X. The anode 71 and the anode terminal 73 of the element 75 are electrically connected by a lead or a bonding wire 79, and the cathode 72 and the cathode terminal 74 are electrically connected directly or by a conductive paste. In the element 75, the longitudinal direction X of the element 75 is a current path.

素子75を低ESL化する1つの方法は、接続時に電流がループするループ長を短縮することである。したがって、電流経路を長手方向Xから短手方向Yにすることが好ましい。図14(b)に示した固体電解コンデンサ素子76においては、陽極71および陰極72と、陽極端子73および陰極端子74とをともに短手方向Yに(対峙するように)配置している。この素子76においては、電流経路が短手方向Yになり、電流が流れる距離(ループ長)が素子76のL寸法からW寸法に短縮される。したがって、低ESLのデバイスを提供できる。しかしながら、陰極72および誘電体層をアレンジするために利用できる距離が短手方向YのW寸法になり、陰極72および誘電体層の面積が縮小される。したがって、コンデンサ容量は減る傾向となり、デバイスの低ESR化が難しい。   One method of reducing the ESL of the element 75 is to shorten a loop length in which a current loops when connected. Therefore, the current path is preferably changed from the longitudinal direction X to the lateral direction Y. In the solid electrolytic capacitor element 76 shown in FIG. 14B, the anode 71 and the cathode 72, and the anode terminal 73 and the cathode terminal 74 are both arranged in the short direction Y (so as to face each other). In the element 76, the current path is in the short direction Y, and the distance (loop length) through which the current flows is shortened from the L dimension of the element 76 to the W dimension. Therefore, a low ESL device can be provided. However, the distance that can be used to arrange the cathode 72 and the dielectric layer becomes the W dimension in the lateral direction Y, and the area of the cathode 72 and the dielectric layer is reduced. Therefore, the capacitor capacity tends to decrease, and it is difficult to reduce the ESR of the device.

図14(c)に示した固体電解コンデンサ素子77においては、陽極端子73および陰極端子74を短手方向Yに(対峙するように)配置し、陽極71および陰極72を長手方向Xに(対峙するように)配置している。この素子77においては、電流経路が短手方向Yになり、電流が流れる距離(ループ長)が素子77のL寸法からW寸法に短縮される。したがって、ESLを低減できる。さらに、陰極72および誘電体層をアレンジするために利用できる距離が長手方向XのL寸法になり、陰極72および誘電体層の面積を拡大できる。したがって、コンデンサ容量は大きくでき、低ESR化も実現できる。このように、固体電解コンデンサの接続方向のみを長手方向Xから短手方向Yに変換し、接続方向をL寸法の方向XからW寸法の方向Yに反転することにより、さらにESLおよびESRの低いデバイスを提供できる。   In the solid electrolytic capacitor element 77 shown in FIG. 14C, the anode terminal 73 and the cathode terminal 74 are arranged in the short direction Y (so as to face each other), and the anode 71 and the cathode 72 are arranged in the longitudinal direction X (as opposed to each other). To arrange). In this element 77, the current path is in the short direction Y, and the distance (loop length) through which the current flows is shortened from the L dimension of the element 77 to the W dimension. Therefore, ESL can be reduced. Further, the distance that can be used to arrange the cathode 72 and the dielectric layer becomes the L dimension in the longitudinal direction X, and the areas of the cathode 72 and the dielectric layer can be enlarged. Therefore, the capacitance of the capacitor can be increased, and a low ESR can be realized. As described above, only the connection direction of the solid electrolytic capacitor is changed from the longitudinal direction X to the short direction Y, and the connection direction is reversed from the L dimension direction X to the W dimension direction Y, thereby further reducing ESL and ESR. Can provide a device.

図15および図16に、異なるデバイスの例を示している。図15は、デバイス1aを、パッケージ50を省いて示す平面図であり、図16は、デバイス1aを、パッケージ50を省いて示す側面図である。このデバイス1aの基本的な構成は上述したデバイス1と同じであり、コンデンサ20とリードフレーム10とを有する。コンデンサ20は、3つのコンデンサ素子21〜23を含み、大容量の第1のコンデンサ素子21の上に、中容量の第2のコンデンサ素子22および小容量のコンデンサ素子23が並列(陽極31の向きは直交するが)に重なるように配置されている、積層タイプのコンデンサデバイスである。このデバイス1aにおいても、第2のコンデンサ素子22および第3のコンデンサ素子23は、下側の大容量の第1のコンデンサ素子21の陽極31を除いた部分に積み重ねられている。   15 and 16 show examples of different devices. FIG. 15 is a plan view showing the device 1a with the package 50 omitted, and FIG. 16 is a side view showing the device 1a with the package 50 omitted. The basic configuration of the device 1 a is the same as that of the device 1 described above, and includes a capacitor 20 and a lead frame 10. The capacitor 20 includes three capacitor elements 21 to 23. On the first capacitor element 21 having a large capacity, a second capacitor element 22 having a medium capacity and a capacitor element 23 having a small capacity are arranged in parallel (the direction of the anode 31). Is a multilayer type capacitor device arranged so as to overlap each other. Also in this device 1a, the second capacitor element 22 and the third capacitor element 23 are stacked in a portion excluding the anode 31 of the lower-capacity first capacitor element 21.

一方、このデバイス1aにおいては、中容量の第2のコンデンサ素子22の陽極31は、大容量の第1のコンデンサ素子21の陽極31に対し、長手方向Xの異なる側(対峙する端、逆サイド)に現れるように積み重ねられている。さらに、第2の陽極端子12は、他の陽極端子11および13に対してパッケージ50の反対側の辺52に配置され、第2の陰極端子16は、他の陰極端子15および17に対してパッケージ50の反対側の辺51に配置されている。このため、デバイス1aを流れる電流は、第1の端子間(端子11および15)および第3の端子間(端子13および端子17)と、第2の端子間(端子12および16)とは逆転する。したがって、デバイス1aに流れる電流により発生する磁界の向きが逆転し、さらに低ESLのデバイスを提供できる。   On the other hand, in this device 1a, the anode 31 of the second capacitor element 22 having a medium capacity is different from the anode 31 of the first capacitor element 21 having a larger capacity in the longitudinal direction X (the opposite side, the opposite side). ). Further, the second anode terminal 12 is disposed on the opposite side 52 of the package 50 with respect to the other anode terminals 11 and 13, and the second cathode terminal 16 is disposed with respect to the other cathode terminals 15 and 17. It is arranged on the opposite side 51 of the package 50. Therefore, the current flowing through the device 1a is reversed between the first terminals (terminals 11 and 15), between the third terminals (terminals 13 and 17), and between the second terminals (terminals 12 and 16). To do. Therefore, the direction of the magnetic field generated by the current flowing through the device 1a is reversed, and a device with lower ESL can be provided.

図17ないし図19に、さらに異なるデバイスの例を示している。図17は、デバイス1bを、パッケージ50を省いて示す平面図であり、図18は、デバイス1bを、パッケージ50を省いて示す底面図(平面図と反対側から見た図)であり、図19は、デバイス1bを、パッケージ50を省いて示す側面図である。このデバイス1bもコンデンサ20とリードフレーム10を有する。コンデンサ20は、上下に積み重ねられた4つのコンデンサ素子21〜24を含む。それぞれのコンデンサ素子21〜24の構成は上記において説明したコンデンサ素子21と共通であり、それぞれのコンデンサ素子21〜24の基体33の面積は異なり、それぞれのコンデンサ素子21〜24の静電容量(コンデンサ容量)は異なる。   17 to 19 show further examples of different devices. 17 is a plan view showing the device 1b with the package 50 omitted, and FIG. 18 is a bottom view showing the device 1b with the package 50 omitted (viewed from the side opposite to the plan view). 19 is a side view showing the device 1b with the package 50 omitted. The device 1b also has a capacitor 20 and a lead frame 10. Capacitor 20 includes four capacitor elements 21 to 24 stacked one above the other. The configuration of each capacitor element 21 to 24 is the same as that of the capacitor element 21 described above. The area of the base 33 of each capacitor element 21 to 24 is different, and the capacitance (capacitor (capacitor) of each capacitor element 21 to 24 is different. Capacity) is different.

このデバイス1bにおいては、大容量のコンデンサ素子21の上側(表側)33aに、中容量のコンデンサ素子22が、陽極31が長手方向Xの逆サイドに現れるように積み重ねられている。また、大容量のコンデンサ素子21の下側(裏側)33bに、リードフレーム10を挟んで小容量で、それぞれの容量の異なるコンデンサ素子23および24が並列に積み重ねられている。コンデンサ素子23および24の陽極31は、長手方向Xの逆サイドに現れている。   In the device 1b, a medium-capacitance capacitor element 22 is stacked on the upper side (front side) 33a of the large-capacity capacitor element 21 so that the anode 31 appears on the opposite side in the longitudinal direction X. Further, capacitor elements 23 and 24 having a small capacity and different capacities are stacked in parallel on the lower side (back side) 33b of the large capacity capacitor element 21 with the lead frame 10 interposed therebetween. The anodes 31 of the capacitor elements 23 and 24 appear on the opposite side in the longitudinal direction X.

このデバイス1bのリードフレーム10は、パッケージ50の長手方向Xに沿った2つの辺51および52に現れるように配置された第1から第4の陽極リード(陽極端子)11〜14と、短手方向Yに沿った2つの辺53および54に現れるように配置された陰極リード15とを含む。陰極リード15はパッケージ50を長手方向Xに貫通するように配置されており、陰極リード15の表裏に配置された第1のコンデンサ素子21の陰極32と、第3および第4のコンデンサ素子23および24の陰極32と直に、または導電性ペーストを介して接続されている。第2のコンデンサ素子22の陰極32は、積み重ねられた第1のコンデンサ素子21の陰極32を介して陰極リード15に電気的に接続されており、第1から第4のコンデンサ素子21〜24の陰極32は陰極リード15に並列に電気的に接続されている。   The lead frame 10 of the device 1b includes first to fourth anode leads (anode terminals) 11 to 14 arranged so as to appear on two sides 51 and 52 along the longitudinal direction X of the package 50, and a short side. A cathode lead 15 arranged so as to appear on two sides 53 and 54 along the direction Y. The cathode lead 15 is disposed so as to penetrate the package 50 in the longitudinal direction X. The cathode 32 of the first capacitor element 21 disposed on the front and back of the cathode lead 15, the third and fourth capacitor elements 23, and It is connected to 24 cathodes 32 directly or through a conductive paste. The cathode 32 of the second capacitor element 22 is electrically connected to the cathode lead 15 via the cathode 32 of the stacked first capacitor element 21, and the first to fourth capacitor elements 21 to 24 are connected. The cathode 32 is electrically connected to the cathode lead 15 in parallel.

一方、第1から第4のコンデンサ素子21〜24の陽極31は、それぞれ、ボンディングワイヤ41〜44により、長手方向Xに沿った2つの辺51および52に現れた第1から第4の陽極リード11〜14に接続されている。したがって、このデバイス1bは、容量が異なり、並列に接続された4つのコンデンサ素子21〜24を含む。さらに、これらの4つのコンデンサ素子21〜24の陽極31に繋がった4つの陽極端子11〜14はパッケージ50の長手方向Xに沿った2つの辺51および52に現れ、コンデンサ素子21〜24の陰極32に繋がった陰極リード15の端(陰極端子)15aおよび15bはパッケージ50の短手方向Yに沿った2つの辺53および54に現れている。したがって、デバイス1bにおいては、陽極端子11〜14の現れた方向(第1の方向)と、陰極端子15aおよび15bの現れた方向(第2の方向)とが直交しており、いわゆる貫通型のコンデンサデバイスとなっている。   On the other hand, the anodes 31 of the first to fourth capacitor elements 21 to 24 are first to fourth anode leads appearing on two sides 51 and 52 along the longitudinal direction X by bonding wires 41 to 44, respectively. 11 to 14 are connected. Therefore, this device 1b includes four capacitor elements 21 to 24 having different capacities and connected in parallel. Further, the four anode terminals 11 to 14 connected to the anodes 31 of these four capacitor elements 21 to 24 appear on the two sides 51 and 52 along the longitudinal direction X of the package 50, and the cathodes of the capacitor elements 21 to 24. Ends (cathode terminals) 15 a and 15 b of the cathode lead 15 connected to 32 appear on two sides 53 and 54 along the short direction Y of the package 50. Therefore, in the device 1b, the direction in which the anode terminals 11 to 14 appear (first direction) and the direction in which the cathode terminals 15a and 15b appear (second direction) are orthogonal to each other, so-called through-type. It is a capacitor device.

貫通型のコンデンサデバイス1bにおいては、端子間を流れる電流の向きが直交し、逆方向になる。このため、磁界が相殺され、さらに低ESL化が図れる。さらに、このデバイス1bは、異なる4つの容量のコンデンサ素子21〜24を含んでおり、陽極端子11〜14を並列に接続することにより、広い周波数帯でインピーダンスの低いコンデンサデバイスとして使用することが可能となる。   In the feedthrough type capacitor device 1b, the directions of the currents flowing between the terminals are orthogonal and reverse. For this reason, a magnetic field is canceled and ESL can be further reduced. Further, the device 1b includes capacitor elements 21 to 24 having four different capacities, and can be used as a capacitor device having a low impedance in a wide frequency band by connecting the anode terminals 11 to 14 in parallel. It becomes.

図20に、上記において説明したコンデンサデバイス1、1aおよび1bを構成可能なコンデンサ素子の異なる例を示している。このコンデンサ素子21aも、基体33と、その表面(上面)33aおよび裏面(下面)33bに誘電特性を有する層(誘電体酸化被膜)34aおよび34bを挟んで積層され、真の陰極として機能する固体電解質層35aおよび35bとを有する。そして、固体電解質層35aおよび35bに、電気的に接続可能な陰極32として機能する電極層36aおよび36bが積層されている。また、基体33の一方の端が露出して陽極31を構成している。さらに、このコンデンサ素子21aにおいては、基体33の側面33dにも、誘電体酸化被膜34d、固体電解質層35dおよび電極層36dが積層されており、表面33aの電極層36aおよび裏面33bの電極層36bを電気的に接続している。   FIG. 20 shows different examples of capacitor elements that can constitute the capacitor devices 1, 1a, and 1b described above. The capacitor element 21a is also laminated on the base 33, and on the front surface (upper surface) 33a and back surface (lower surface) 33b with layers (dielectric oxide coatings) 34a and 34b having dielectric properties interposed therebetween, and functions as a true cathode. It has electrolyte layers 35a and 35b. The electrode layers 36a and 36b functioning as the electrically connectable cathode 32 are stacked on the solid electrolyte layers 35a and 35b. Further, one end of the base body 33 is exposed to constitute the anode 31. Further, in this capacitor element 21a, the dielectric oxide film 34d, the solid electrolyte layer 35d, and the electrode layer 36d are also laminated on the side surface 33d of the base 33, and the electrode layer 36a on the front surface 33a and the electrode layer 36b on the back surface 33b. Are electrically connected.

コンデンサ素子21aは、基体33の側面33dに形成された電極層36dにより上下の電極(陰極)32が電気的に接続されている。コンデンサ素子21aは、側面の電極層36dに加えて、貫通電極38を備えていてもよい。基体33の上面33aおよび下面33bに電気的に接続された陰極32を備えたコンデンサ素子21aであれば、複数のコンデンサ素子を上下に積み重ねる(積層する)ことにより陰極32を電気的に接続することが可能である。そして、基体33の上面33aおよび/または下面33bの表面積の異なるコンデンサ素子を積み重ねることにより、それぞれのコンデンサ素子21aの陽極31を積み重ねた方向からアクセスできるように露出させることができ、ワイヤーボンディングなどの方法によりそれぞれのコンデンサ素子21aの陽極をリードフレームあるいは基板などの接続部材と電気的に接続させることができる。   In the capacitor element 21a, upper and lower electrodes (cathodes) 32 are electrically connected by an electrode layer 36d formed on the side surface 33d of the base 33. The capacitor element 21a may include a through electrode 38 in addition to the side electrode layer 36d. In the case of the capacitor element 21a having the cathode 32 electrically connected to the upper surface 33a and the lower surface 33b of the base body 33, the cathode 32 is electrically connected by stacking (stacking) a plurality of capacitor elements vertically. Is possible. Then, by stacking capacitor elements having different surface areas on the upper surface 33a and / or the lower surface 33b of the base body 33, the anodes 31 of the respective capacitor elements 21a can be exposed so that they can be accessed from the stacked direction. By the method, the anode of each capacitor element 21a can be electrically connected to a connecting member such as a lead frame or a substrate.

さらに、基体33の上面33aおよび/または下面33bの表面積の異なるコンデンサ素子21aを積み重ねることにより、コンデンサ容量の異なるコンデンサ素子などを含むデバイスを提供することが可能となり、広い周波数帯にわたり低ESLのコンデンサデバイスを提供できる。さらに、コンデンサ素子21aも、基体33の陽極31の裏面33bの側面は絶縁層39cにより覆われている。このため、複数のコンデンサ素子21aを上下に積み重ねるだけで、複数のコンデンサ素子21aの基体33または陽極31の間の電気的な接触を防止でき、複数のコンデンサ素子21aの陰極32同士は直にまたは導電性ペーストを挟むことにより簡単に電気的に接続できる。   Furthermore, by stacking the capacitor elements 21a having different surface areas on the upper surface 33a and / or the lower surface 33b of the base body 33, it becomes possible to provide a device including capacitor elements having different capacitor capacities and the like, and a low ESL capacitor over a wide frequency band. Can provide a device. Further, in the capacitor element 21a, the side surface of the back surface 33b of the anode 31 of the base body 33 is covered with an insulating layer 39c. For this reason, it is possible to prevent electrical contact between the base 33 or the anode 31 of the plurality of capacitor elements 21a by simply stacking the plurality of capacitor elements 21a up and down, and the cathodes 32 of the plurality of capacitor elements 21a are directly or It can be easily electrically connected by sandwiching the conductive paste.

このように、上記において説明したコンデンサデバイス1、1aおよび1bは、一方の端が陽極31となる基体33と、その表面(上面)33aおよび裏面(下面)33bに誘電体層を挟んで形成された陰極32とを有するタイプのコンデンサ素子であって、さらに、基体33の表面33aおよび/または裏面33bの面積が異なり、積み重ねられた(積層された)複数のコンデンサ素子を含む。このため、コンデンサデバイス1、1aおよび1bは複数の異なる容量のコンデンサ素子を含み、それら容量の異なる複数のコンデンサ素子を並列に接続することに、広い周波数帯でインピーダンスを低くすることができ、さらに低ESLのコンデンサデバイスを提供できる。   As described above, the capacitor devices 1, 1a and 1b described above are formed by sandwiching the dielectric layer between the base 33 whose one end is the anode 31 and the front surface (upper surface) 33a and the rear surface (lower surface) 33b. In addition, the capacitor element includes a plurality of capacitor elements that are stacked (stacked) with different areas of the front surface 33a and / or the back surface 33b of the base 33. Therefore, the capacitor devices 1, 1a and 1b include a plurality of capacitor elements having different capacities, and by connecting a plurality of capacitor elements having different capacities in parallel, the impedance can be lowered in a wide frequency band. A low ESL capacitor device can be provided.

上記において説明したコンデンサデバイス1、1aおよび1bは、本発明の幾つかの例であり、複数の面積の異なるコンデンサ素子の積み重ね方は上記の実施例に限定されない。複数のコンデンサ素子を3層以上に積み重ねたデバイスであってもよく、リードフレームの代わりに、コンデンサ素子の接続電極部(陽極および陰極)と電気的に接続可能な接続端子部(陽極端子および陰極端子)が配置された基板を内蔵したデバイスであってもよい。また、ボンディングワイヤの代わりに、積み重ねられた複数のコンデンサ素子の陽極に直に接続できる形状に加工されたリードフレームを内蔵したデバイスであってもよい。さらに、積み重ねられた複数のコンデンサ素子の陽極同士を接続(短絡)したリードフレームを内蔵したデバイスであってもよい。また、本発明に係る表面実装用のデバイスは、CPUとの組み合わせだけではなく、他の回路素子と組み合わせて用いることも可能である。   The capacitor devices 1, 1a, and 1b described above are some examples of the present invention, and the way of stacking a plurality of capacitor elements having different areas is not limited to the above-described embodiment. A device in which a plurality of capacitor elements are stacked in three or more layers may be used. Instead of a lead frame, a connection terminal portion (anode terminal and cathode) that can be electrically connected to a connection electrode portion (anode and cathode) of the capacitor element. It may be a device incorporating a substrate on which terminals are arranged. Further, instead of the bonding wire, a device incorporating a lead frame processed into a shape that can be directly connected to the anodes of a plurality of stacked capacitor elements may be used. Furthermore, a device incorporating a lead frame in which the anodes of a plurality of stacked capacitor elements are connected (short-circuited) may be used. Further, the device for surface mounting according to the present invention can be used not only in combination with a CPU but also in combination with other circuit elements.

1 表面実装用のデバイス
10 リードフレーム
20 コンデンサ、 21、22、23、24 コンデンサ素子
31 陽極(第1の接続電極部)、 32 陰極(第2の接続電極部)
33 基体
DESCRIPTION OF SYMBOLS 1 Device for surface mounting 10 Lead frame 20 Capacitor, 21, 22, 23, 24 Capacitor element 31 Anode (1st connection electrode part), 32 Cathode (2nd connection electrode part)
33 Base

Claims (15)

積み重ねられた複数のコンデンサ素子を有するデバイスであって、
前記コンデンサ素子は、それぞれ、板状の導電性の基体と、前記基体の両面に誘電特性を有する層を少なくとも挟んで形成された電極層であって、前記基体を貫通する孔および/または前記基体の側面に設けられた接続層により電気的に接続された電極層とを含み、前記基体の一方の面の端の少なくとも一部が露出して第1の接続電極部となり、前記電極層の少なくとも一部が第2の接続電極部となっており、
前記複数のコンデンサ素子は、第1のコンデンサ素子と、前記第1のコンデンサ素子に積み重ねられた第2のコンデンサ素子であって、前記基体の面積が前記第1のコンデンサ素子の前記基体の面積より小さい第2のコンデンサ素子とを含む、デバイス。
A device having a plurality of capacitor elements stacked,
Each of the capacitor elements is a plate-like conductive base and an electrode layer formed by sandwiching at least a layer having dielectric properties on both sides of the base, and a hole penetrating the base and / or the base An electrode layer electrically connected by a connection layer provided on a side surface of the substrate, wherein at least a part of an end of one surface of the base body is exposed to become a first connection electrode portion, and at least the electrode layer Part is the second connection electrode part,
The plurality of capacitor elements are a first capacitor element and a second capacitor element stacked on the first capacitor element, wherein an area of the base is larger than an area of the base of the first capacitor element. A device comprising a small second capacitor element.
請求項1において、前記第2のコンデンサ素子は、前記第1のコンデンサ素子の前記基体の前記一方の面の前記第1の接続電極部を除いた部分に積み重ねられている、デバイス。   2. The device according to claim 1, wherein the second capacitor element is stacked on a portion of the one surface of the base of the first capacitor element excluding the first connection electrode portion. 請求項1または2において、前記基体の他方の面の前記第1の接続電極部に対峙する部分に絶縁層が設けられている、デバイス。   3. The device according to claim 1, wherein an insulating layer is provided in a portion facing the first connection electrode portion on the other surface of the base body. 請求項3において、前記第1のコンデンサ素子の前記第1の接続電極部と、前記第2のコンデンサ素子の前記第1の接続電極部とが当該デバイスの同サイドに現れている、デバイス。   4. The device according to claim 3, wherein the first connection electrode portion of the first capacitor element and the first connection electrode portion of the second capacitor element appear on the same side of the device. 請求項3において、前記第1のコンデンサ素子の前記第1の接続電極部と、前記第2のコンデンサ素子の前記第1の接続電極部とが当該デバイスの逆サイドに現れている、デバイス。   4. The device according to claim 3, wherein the first connection electrode portion of the first capacitor element and the first connection electrode portion of the second capacitor element appear on the opposite side of the device. 請求項1ないし5のいずれかにおいて、前記第1のコンデンサ素子の前記基体の前記一方の面は長方形であり、前記基体の前記一方の面の長手方向の一方の端が前記第1の接続電極部として現れている、デバイス。   6. The first capacitor electrode according to claim 1, wherein the one surface of the base of the first capacitor element is rectangular, and one end in the longitudinal direction of the one surface of the base is the first connection electrode. Devices appearing as parts. 請求項1ないし6のいずれかにおいて、前記基体は弁作用を備えた弁作用基体であり、前記電極層は、誘電体酸化被膜を含む前記誘電特性を有する層と、固体電解質層とを介して積層されている、デバイス。   7. The method according to claim 1, wherein the base body is a valve action base body having a valve action, and the electrode layer includes a layer having a dielectric property including a dielectric oxide film and a solid electrolyte layer. Devices that are stacked. 請求項7において、前記第1のコンデンサ素子の前記誘電体酸化被膜の厚みと、前記第2のコンデンサ素子の前記誘電体酸化被膜の厚みとが異なる、デバイス。   8. The device according to claim 7, wherein the thickness of the dielectric oxide film of the first capacitor element is different from the thickness of the dielectric oxide film of the second capacitor element. 請求項1ないし8のいずれかにおいて、
前記第1のコンデンサ素子の前記第1の接続電極部に電気的に接続された第1の接続端子部と、
前記第2のコンデンサ素子の前記第1の接続電極部に電気的に接続された第2の接続端子部と、
前記第1のコンデンサ素子の前記電極層に電気的に接続された基準電圧用の接続端子部とをさらに有する、デバイス。
In any of claims 1 to 8,
A first connection terminal portion electrically connected to the first connection electrode portion of the first capacitor element;
A second connection terminal portion electrically connected to the first connection electrode portion of the second capacitor element;
A device further comprising a reference voltage connection terminal portion electrically connected to the electrode layer of the first capacitor element.
請求項9において、前記第1のコンデンサ素子の前記第1の接続電極部と前記第1の接続端子部とを接続する第1のボンディングワイヤと、前記第2のコンデンサ素子の前記第1の接続電極部と前記第2の接続端子部とを接続する第2のボンディングワイヤとをさらに有する、デバイス。   10. The first connection of the second capacitor element according to claim 9, wherein the first bonding wire connecting the first connection electrode portion of the first capacitor element and the first connection terminal portion, and the first connection of the second capacitor element. A device further comprising: a second bonding wire that connects the electrode portion and the second connection terminal portion. 請求項9または10において、前記複数のコンデンサ素子を収納する方形のパッケージを有し、
前記第1の接続端子部、前記第2の接続端子部および前記基準電圧用の接続端子部は、前記パッケージの対峙する2辺に現れている、デバイス。
In Claim 9 or 10, it has a square package that houses the plurality of capacitor elements,
The device in which the first connection terminal portion, the second connection terminal portion, and the reference voltage connection terminal portion appear on two opposite sides of the package.
請求項11において、前記第1のコンデンサ素子の前記基体の前記一方の面は長方形で、前記パッケージは矩形であり、前記基体の前記一方の面の長手方向の一方の端が前記第1の接続電極部として現れ、前記第1の接続端子部、前記第2の接続端子部および前記基準電圧用の接続端子部は、前記パッケージの長手方向に延びた前記対峙する2辺に現れている、デバイス。   12. The one surface of the base of the first capacitor element is a rectangle, the package is a rectangle, and one end in the longitudinal direction of the one surface of the base is the first connection. A device that appears as an electrode part, and wherein the first connection terminal part, the second connection terminal part, and the reference voltage connection terminal part appear on the two opposite sides extending in the longitudinal direction of the package . 請求項9または10において、前記複数のコンデンサ素子を収納するパッケージを有し、
前記第1の接続端子部および前記第2の接続端子部は前記パッケージの第1の方向に現れ、前記基準電圧用の接続端子部は前記第1の方向と直交する第2の方向に現れている、デバイス。
The package according to claim 9 or 10, wherein the package houses the plurality of capacitor elements.
The first connection terminal portion and the second connection terminal portion appear in a first direction of the package, and the reference voltage connection terminal portion appears in a second direction orthogonal to the first direction. Is the device.
請求項9ないし13のいずれかに記載のデバイスが実装されたプリント配線板。   A printed wiring board on which the device according to claim 9 is mounted. 請求項14に記載のプリント配線板を有する電子機器。   An electronic device having the printed wiring board according to claim 14.
JP2010169392A 2010-07-28 2010-07-28 Device containing multiple capacitor elements Expired - Fee Related JP5570903B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010169392A JP5570903B2 (en) 2010-07-28 2010-07-28 Device containing multiple capacitor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169392A JP5570903B2 (en) 2010-07-28 2010-07-28 Device containing multiple capacitor elements

Publications (2)

Publication Number Publication Date
JP2012033544A true JP2012033544A (en) 2012-02-16
JP5570903B2 JP5570903B2 (en) 2014-08-13

Family

ID=45846667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169392A Expired - Fee Related JP5570903B2 (en) 2010-07-28 2010-07-28 Device containing multiple capacitor elements

Country Status (1)

Country Link
JP (1) JP5570903B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991516B2 (en) 2016-11-04 2021-04-27 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127231U (en) * 1988-02-23 1989-08-31
JP2004088073A (en) * 2002-06-07 2004-03-18 Matsushita Electric Ind Co Ltd Solid electrolytic capacitor
JP2006054327A (en) * 2004-08-12 2006-02-23 Sanyo Electric Co Ltd Solid electrolytic capacitor
WO2007004505A1 (en) * 2005-06-30 2007-01-11 Showa Denko K. K. Solid state electrolyte capacitor and manufacturing method thereof
JP2007180328A (en) * 2005-12-28 2007-07-12 Nichicon Corp Stacked solid electrolytic capacitor and capacitor module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127231U (en) * 1988-02-23 1989-08-31
JP2004088073A (en) * 2002-06-07 2004-03-18 Matsushita Electric Ind Co Ltd Solid electrolytic capacitor
JP2006054327A (en) * 2004-08-12 2006-02-23 Sanyo Electric Co Ltd Solid electrolytic capacitor
WO2007004505A1 (en) * 2005-06-30 2007-01-11 Showa Denko K. K. Solid state electrolyte capacitor and manufacturing method thereof
JP2007180328A (en) * 2005-12-28 2007-07-12 Nichicon Corp Stacked solid electrolytic capacitor and capacitor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991516B2 (en) 2016-11-04 2021-04-27 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor

Also Published As

Publication number Publication date
JP5570903B2 (en) 2014-08-13

Similar Documents

Publication Publication Date Title
US9006585B2 (en) Device for surface mounting and capacitor element
JP2018019066A (en) Multilayer capacitor and mounting board thereof
KR20170039390A (en) Composite electronic component and board having the same mounted thereon
JP5415827B2 (en) Surface mount devices
CN100565734C (en) Stacked capacitor with aluminium electrode of separating with conducting polymer
JP5683169B2 (en) Device including a capacitor element
KR20170009599A (en) Composite electronic component and board having the same mounted thereon
JP5570903B2 (en) Device containing multiple capacitor elements
JP2002353073A (en) Circuit module
WO2013094197A1 (en) Device and method for manufacturing device
JP5415841B2 (en) Capacitor elements and devices
JP4812128B2 (en) Surface mount capacitors and capacitor elements
JP5415843B2 (en) Capacitor unit and device including stacked capacitor elements
US11640875B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
WO2023181748A1 (en) Surface-mounted solid electrolytic capacitor, module, and electronic device
JP2008166760A (en) Mounting body of electrolytic capacitor
JP2008021773A (en) Chip-type solid electrolytic capacitor
JP5034886B2 (en) Chip type solid electrolytic capacitor
JP5346847B2 (en) Solid electrolytic capacitor
KR102048095B1 (en) Composite electronic component, board having the same mounted thereon and power smoothing unit comprising the same
JP2009065059A (en) Solid electrolytic capacitor and connection structure for solid electrolytic capacitor to mounting substrate
JP2014030064A (en) Device for mounting
JP2014030063A (en) Device for surface mounting
JP2018041940A (en) Solid electrolytic capacitor and manufacturing method thereof
KR20160013785A (en) Composite electronic component and board having the same mounted thereon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140625

R150 Certificate of patent or registration of utility model

Ref document number: 5570903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees