KR20160013785A - Composite electronic component and board having the same mounted thereon - Google Patents

Composite electronic component and board having the same mounted thereon Download PDF

Info

Publication number
KR20160013785A
KR20160013785A KR1020140153910A KR20140153910A KR20160013785A KR 20160013785 A KR20160013785 A KR 20160013785A KR 1020140153910 A KR1020140153910 A KR 1020140153910A KR 20140153910 A KR20140153910 A KR 20140153910A KR 20160013785 A KR20160013785 A KR 20160013785A
Authority
KR
South Korea
Prior art keywords
capacitor
disposed
tantalum
multilayer ceramic
ceramic body
Prior art date
Application number
KR1020140153910A
Other languages
Korean (ko)
Other versions
KR102064019B1 (en
Inventor
안영규
박상수
이병화
이교광
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US14/811,463 priority Critical patent/US9953769B2/en
Publication of KR20160013785A publication Critical patent/KR20160013785A/en
Application granted granted Critical
Publication of KR102064019B1 publication Critical patent/KR102064019B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/28Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices with other electric components not covered by this subclass

Abstract

According to one embodiment of the present invention, provided is a complex electronic component comprising: an insulating sheet; a tantalum capacitor which includes a main body unit including a tantalum powder pallet and a tantalum wire in which a partial area of the main body unit is laid, and is arranged on the insulating sheet; a multilayered ceramic capacitor which includes a ceramic main body including a plurality of dielectric layers, first and second internal electrodes arranged inside the ceramic main body to face each other across the dielectric layer, and first and second external electrodes arranged on the outer surface of the ceramic main body to be connected to the first and second internal electrodes, and is arranged on the insulating sheet; and a molding unit arranged to surround the tantalum capacitor and the multilayered ceramic capacitor. The first internal electrode includes a first lead unit which is drawn to upper and lower sides of the ceramic main body and a first side of a longitudinal direction of the ceramic main body. The second internal electrode includes a second lead unit which is drawn to the upper and lower sides of the ceramic main body and a second side of the longitudinal direction of the ceramic main body.

Description

복합 전자부품 및 그 실장 기판 {Composite electronic component and board having the same mounted thereon}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite electronic component,

본 발명은 복수의 수동 소자를 구비한 복합 전자부품 및 그 실장 기판에 관한 것이다.The present invention relates to a composite electronic component having a plurality of passive elements and a mounting substrate therefor.

적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.A multilayer ceramic capacitor which is one of the multilayer chip electronic components may have a structure in which a plurality of dielectric layers and internal electrodes of different polarities are alternately stacked between the dielectric layers.

이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.Since the dielectric layer has piezoelectricity and electrostrictive properties, when a direct current or an alternating voltage is applied to the multilayer ceramic capacitor, piezoelectric phenomenon occurs between the internal electrodes and vibration may occur.

이러한 진동은 적층 세라믹 커패시터의 솔더를 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.These vibrations are transmitted to the printed circuit board through the solder of the multilayer ceramic capacitor, and the entire printed circuit board becomes an acoustic radiation surface, thereby generating a noisy vibration sound.

상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
The vibration sound may correspond to an audible frequency in the range of 20 to 20000 Hz which gives an uncomfortable feeling to a person, and an unpleasant vibration sound is called an acoustic noise.

상기 어쿠스틱 노이즈를 감소하기 위해 적층 세라믹 커패시터의 하부 커버층을 증가시킨 형태의 제품이 연구되고 있다.A product in which the lower cover layer of the multilayer ceramic capacitor is increased in order to reduce the acoustic noise has been studied.

그러나, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 보다 우수한 제품에 대한 연구는 더 필요한 실정이다.However, there is a need to further study a product having a better effect of reducing acoustic noise.

일본공개특허 제1997-326334호Japanese Patent Laid-Open No. 1997-326334

본 명세서는 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수한 복합 전자부품을 제공하고자 한다.The present specification aims to provide a composite electronic part having excellent effect of reducing acoustic noise.

또, 본 명세서는 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 갖는 복합 전자부품을 제공하고자 한다.Also, the present specification aims to provide a composite electronic part having a low ESR (Equivalent Series Resistance) / ESL (Equivalent Series Inductance), an improved DC-bias characteristic, and a low chip thickness.

본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터와 탄탈 커패시터가 결합된 복합체를 포함하는 복합 전자부품을 제공한다.
According to one embodiment of the present invention, there is provided a composite electronic part including a composite in which a multilayer ceramic capacitor and a tantalum capacitor are combined.

본 발명의 다른 실시형태에 따르면, 입력되는 입력신호의 주파수 대비 임피던스 그래프에 있어서, 자기 공진 주파수(Self Resonant Frequency, SRF)보다 저주파 영역에서 임피던스의 변곡점이 발생하는 복합 전자부품을 제공한다.
According to another embodiment of the present invention, there is provided a composite electronic part in which an inflection point of impedance occurs in a lower frequency range than a self resonant frequency (SRF) in an impedance graph of a frequency of an input signal inputted thereto.

본 발명의 다른 실시형태에 따르면, 적층 세라믹 커패시터와 탄탈 커패시터를 포함하는 복합체를 포함하며, 상기 적층 세라믹 커패시터의 내부전극은 제1 및 제2 내부전극을 포함하며, 상기 제1 내부전극은 상기 세라믹 본체의 상면, 하면 및 제1 측면으로 인출되고, 상기 제2 내부전극은 상기 세라믹 본체의 상면, 하면 및 제2 측면으로 인출되어 등가직렬인덕턴스(Equivalent Series Inductance, ESL) 및 등가직렬저항(Equivalent Series Resistance)이 감소된 복합 전자부품을 제공한다.
According to another aspect of the present invention, there is provided a multilayer ceramic capacitor including a composite including a multilayer ceramic capacitor and a tantalum capacitor, wherein the internal electrode of the multilayer ceramic capacitor includes first and second internal electrodes, The second internal electrode is drawn out to the upper surface, the lower surface, and the second side of the ceramic body to form an equivalent series inductance (ESL) and an equivalent series resistance Resistance is reduced.

본 발명의 또 다른 실시형태에 따르면, 상부에 전극 패드를 갖는 인쇄회로기판과 상기 인쇄회로기판 위에 설치된 상기 복합 전자부품 및 상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더를 포함하는 복합 전자부품의 실장기판을 제공한다.According to still another aspect of the present invention, there is provided a composite electronic device including a printed circuit board having an electrode pad on an upper surface thereof, the composite electronic component provided on the printed circuit board, and a solder connecting the electrode pad and the composite electronic component Thereby providing a mounting substrate.

본 명세서의 개시에 의하여, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수한 복합 전자부품을 제공하고자 한다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a composite electronic part excellent in reducing acoustic noise.

또, 본 명세서의 개시에 의하여, 높은 용량을 구현할 수 있고, 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 갖는 복합 전자부품을 제공할 수 있다.Further, according to the disclosure of the present specification, it is possible to provide a composite electronic part which can realize a high capacitance and has a low ESR (Equivalent Series Resistance) / ESL (Equivalent Series Inductance), an improved DC-bias characteristic and a low chip thickness .

도 1은 본 발명 일 실시 형태에 따른 복합 전자부품의 단자 전극과 몰딩부를 투영하여 바라본 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3a은 도 2에 도시된 적층 세라믹 커패시터의 P-P' 단면도이고, 도 3b는 도 2에 도시된 적층 세라믹 커패시터의 Q-Q' 단면도이다.
도 4a 및 도 4b는 본 발명 일 실시형태의 적층 세라믹 커패시터의 제1 및 제2 내부전극의 변형예를 나타내기 위한 적층 세라믹 커패시터의 단면도이다.
도 5는 도 1의 B-B' 단면도이다.
도 6은 본 발명의 일 실시형태에 따른 연결 도체부의 변형예를 나타내기 위한 복합 전자부품의 단면도이다.
도 7는 도 5의 C1 과 C2 영역의 확대도이다.
도 8(a) 와 8(b)는 본 발명의 일 실시형태에 따른 복합 전자부품과 다른 비교예에 따른 주파수 대비 등가직렬저항(Equivalent Series Resistance, ESR) 및 임피던스를 나타내는 그래프이다.
도 9는 본 발명의 실시예 및 비교예에 따른 시간 대비 출력 전압(Output Voltage)을 나타내는 그래프이다.
도 10은 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서 적층 세라믹 커패시터와 탄탈 커패시터의 부피비에 따른 ESR 대비 전압 리플(Voltage Ripple, ΔV)을 나타내는 그래프이다.
도 11은 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a molded electronic device according to an embodiment of the present invention, viewed from a projection of a terminal electrode and a molding part. Fig.
2 is a cross-sectional view taken along line AA 'of FIG.
FIG. 3A is a sectional view of the multilayer ceramic capacitor shown in FIG. 2, taken along the line PP ', and FIG. 3B is a sectional view taken along the line QQ' of the multilayer ceramic capacitor shown in FIG.
4A and 4B are cross-sectional views of multilayer ceramic capacitors for showing modified examples of the first and second internal electrodes of the multilayer ceramic capacitor according to one embodiment of the present invention.
5 is a cross-sectional view taken along line BB 'of FIG.
6 is a cross-sectional view of a composite electronic part for showing a modified example of the connection conductor portion according to the embodiment of the present invention.
FIG. 7 is an enlarged view of the regions C1 and C2 in FIG. 5;
8 (a) and 8 (b) are graphs showing equivalent series resistance (ESR) and impedance according to a comparative example and a composite electronic component according to an embodiment of the present invention.
9 is a graph showing an output voltage versus time according to an embodiment of the present invention and a comparative example.
10 is a graph showing ESR voltage ripple (ΔV) according to the volume ratio of the multilayer ceramic capacitor and the tantalum capacitor in the composite electronic device according to an embodiment of the present invention.
11 is a perspective view showing a state in which the composite electronic component of Fig. 1 is mounted on a printed circuit board.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.The embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Also, throughout the specification, to be formed on "on " means not only to be formed in direct contact, but also means that it may further comprise other components.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' .

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
In order to clearly illustrate the embodiments of the present invention, when the directions of the hexahedron are defined, L, W, and T shown in the drawings indicate the longitudinal direction, the width direction, and the thickness direction, respectively.

복합 전자 부품Composite electronic parts

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명 일 실시 형태에 따른 복합 전자부품의 단자 전극과 몰딩부를 투영하여 바라본 사시도이다.
BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view of a molded electronic device according to an embodiment of the present invention, viewed from a projection of a terminal electrode and a molding part. Fig.

도 1을 참조하면, 본 발명의 일 실시 형태에 따른 복합 전자부품(100)은, 절연시트(140), 상기 절연시트(140) 상에 배치되며 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)를 포함하는 복합체(130), 몰딩부(150) 및 단자 전극(161, 162)을 포함한다. 1, a composite electronic device 100 according to an embodiment of the present invention includes an insulating sheet 140, a multilayer ceramic capacitor 110 and a tantalum capacitor 120 disposed on the insulating sheet 140, A molding part 150, and terminal electrodes 161 and 162. The composite 130 includes a plurality of terminal electrodes 161 and 162, respectively.

상기 단자 전극(161, 162)은 양극 단자(161) 및 음극 단자(162)를 포함한다.
The terminal electrodes 161 and 162 include a positive electrode terminal 161 and a negative electrode terminal 162.

본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)가 결합된 복합체(130)를 포함하는 복합 전자부품의 구조로 인하여 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수하며, 높은 용량을 구현할 수 있고, 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 가질 수 있다.
According to one embodiment of the present invention, the effect of reducing acoustic noise is excellent due to the structure of the composite electronic part including the composite 130 in which the multilayer ceramic capacitor 110 and the tantalum capacitor 120 are combined , High capacitance, low ESR (Equivalent Series Resistance) / ESL (Equivalent Series Inductance), improved DC-bias characteristics and low chip thickness.

탄탈 커패시터는 높은 용량을 구현할 수 있으며, 우수한 DC-bias 특성을 가지며, 기판에 실장시 어쿠스틱 노이즈(acoustic noise)가 발생하지 않는 특성을 가진다.Tantalum capacitors can realize high capacitance, have excellent DC-bias characteristics, and have no acoustic noise when mounted on a substrate.

반면, 탄탈 커패시터는 등가직렬저항(Equivalent Series Resistance, ESR)이 높은 문제가 있다.
On the other hand, tantalum capacitors have a problem of high equivalent series resistance (ESR).

한편, 적층 세라믹 커패시터는 등가직렬저항(Equivalent Series Resistance, ESR)과 등가직렬인덕턴스(Equivalent Series Inductance, ESL)가 낮은 특성을 가지나, 탄탈 커패시터에 비하여 DC-bias 특성이 좋지 못하며, 높은 용량 구현이 어려운 단점이 있다.On the other hand, the multilayer ceramic capacitor has low equivalent series resistance (ESR) and equivalent series inductance (ESL), but has poor DC-bias characteristics compared with tantalum capacitors, There are disadvantages.

또한, 상기 적층 세라믹 커패시터는 기판에 실장시 어쿠스틱 노이즈(acoustic noise)가 발생하는 문제가 있다.
Further, the multilayer ceramic capacitor has a problem that acoustic noise is generated when the multilayer ceramic capacitor is mounted on a substrate.

그러나, 본 발명의 일 실시형태에 따른 복합 전자부품(100)은 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)가 결합된 복합체(130)를 포함하기 때문에 탄탈 커패시터의 단점인 높은 등가직렬저항(Equivalent Series Resistance, ESR)을 감소시킬 수 있다.
However, since the composite electronic device 100 according to an embodiment of the present invention includes the composite 130 in which the multilayer ceramic capacitor 110 and the tantalum capacitor 120 are combined, a high equivalent series resistance ( Equivalent Series Resistance (ESR) can be reduced.

또한, 적층 세라믹 커패시터의 단점인 DC-bias 특성 저하를 개선할 수 있으며, 두꺼운 칩 두께를 낮은 두께로 구현할 수 있다.
Further, it is possible to improve the degradation of the DC-bias characteristic, which is a disadvantage of the multilayer ceramic capacitor, and to realize a thick chip thickness with a low thickness.

또한, 본 발명의 일 실시형태에 의하면 기판에 실장시 어쿠스틱 노이즈(acoustic noise)가 발생하는 적층 세라믹 커패시터와 어쿠스틱 노이즈(acoustic noise)가 발생하지 않는 탄탈 커패시터를 일정 부피비로 결합함으로써, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수할 수 있다.
According to an embodiment of the present invention, a multilayer ceramic capacitor in which acoustic noise occurs in mounting on a substrate and a tantalum capacitor in which acoustic noise is not generated are combined at a predetermined ratio to form acoustic noise (acoustic noise) noise reduction effect can be excellent.

도 2는 도 1의 A-A' 단면도이다.2 is a cross-sectional view taken along the line A-A 'in Fig.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시형태에 의하면, 상기 적층 세라믹 커패시터(110)는 복수의 유전체층(11)과 상기 유전체층을 사이에 두고 배치되는 내부전극(21, 22)이 적층된 세라믹 본체(111) 및 상기 내부전극과 연결되도록 상기 세라믹 본체의 외부면에 형성되는 외부전극(131, 132)을 포함한다.1 and 2, according to one embodiment of the present invention, the multilayer ceramic capacitor 110 includes a plurality of dielectric layers 11, internal electrodes 21 and 22 disposed between the dielectric layers, And external electrodes 131 and 132 formed on an outer surface of the ceramic body to be connected to the internal electrode.

상기 세라믹 본체(111)는 두께 방향으로 대향 하는 상면 및 하면, 길이 방향으로 대향하는 제1 및 제2 측면, 폭 방향으로 대향하는 제3 및 제4 측면을 포함하는 대략적인 육면체 형상을 가질 수 있다.The ceramic body 111 may have a substantially hexahedral shape including upper and lower surfaces opposed to each other in the thickness direction, first and second side surfaces opposed to each other in the longitudinal direction, and third and fourth side surfaces opposed to each other in the width direction .

본 발명의 일 실시형태에서, 상기 상면 및 하면은 절연시트에 적층 세라믹 커패시터가 배치될 때 절연시트(140)와 인접하여 대향하는 실장면이 될 수 있으며, 절연시트(140)에 배치된 이후에는 절연시트와 인접하여 대향하는 실장면이 하면, 상기 하면과 대향하는 면이 상면이 될 수 있다.
In an embodiment of the present invention, the upper and lower surfaces may be a mounting surface adjacent to and facing the insulating sheet 140 when the multilayer ceramic capacitor is disposed on the insulating sheet. After being disposed on the insulating sheet 140 The upper surface may be a surface opposite to the lower surface when the mounting surface facing the insulating sheet is adjacent to the upper surface.

상기 내부전극은 제1 내부전극(21) 및 제2 내부전극(22)을 포함할 수 있으며, 상기 제1 및 제2 내부전극은 하나의 유전체층(11)을 사이에 두고 상기 유전체층(11) 상에 번갈아 배치될 수 있다.
The internal electrode may include a first internal electrode 21 and a second internal electrode 22. The first and second internal electrodes may be formed on the dielectric layer 11 with one dielectric layer 11 therebetween As shown in FIG.

상기 세라믹 본체(111)는 복수의 유전체층 및 내부전극을 적층한 다음 소성하여 형성될 수 있다.
The ceramic body 111 may be formed by laminating a plurality of dielectric layers and internal electrodes, followed by firing.

상기 유전체층(11)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
The dielectric layer 11 may include a ceramic powder having a high dielectric constant, for example, barium titanate (BaTiO 3 ) or strontium titanate (SrTiO 3 ) powder, but the present invention is not limited thereto.

상기 제1 및 제2 내부전극(21, 22)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
The first and second inner electrodes 21 and 22 are not particularly limited and may be made of a material selected from the group consisting of noble metal such as palladium (Pd), palladium-silver (Pd-Ag) alloy, ). ≪ / RTI >

상기 외부전극(131, 132)은 상기 세라믹 본체(111)의 외부면에 배치되어 내부전극과 전기적으로 연결될 수 있다. 상기 외부전극은 제1 외부전극(131) 및 제2 외부전극(132)을 포함할 수 있다. 상기 제1 외부전극(131)은 상기 제1 내부전극(21)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 제2 내부전극(22)과 전기적으로 연결될 수 있다.
The external electrodes 131 and 132 may be disposed on the outer surface of the ceramic body 111 and electrically connected to the internal electrodes. The outer electrode may include a first outer electrode 131 and a second outer electrode 132. The first outer electrode 131 may be electrically connected to the first inner electrode 21 and the second outer electrode 132 may be electrically connected to the second inner electrode 22. [

본 발명의 일 실시형태에 따르면, 일반적인 적층 세라믹 커패시터와 달리 상기 제1 및 제2 외부전극(131, 132) 상에 니켈/주석(Ni/Sn) 도금층을 배치하지 않을 수 있다.According to an embodiment of the present invention, a nickel / tin (Ni / Sn) plating layer may not be disposed on the first and second external electrodes 131 and 132, unlike a general multilayer ceramic capacitor.

상기 복합 전자부품은 후술하는 바와 같이 절연 시트(140) 상면에 배치된 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)를 포함하는 복합체(130)를 둘러싸도록 배치된 몰딩부(150)를 포함하기 때문에, 상기 적층 세라믹 커패시터(110)의 제1 및 제2 외부전극(131, 132) 상에 도금층을 형성할 필요가 없다.
The composite electronic part includes a molding part 150 disposed to surround a composite body 130 including a multilayer ceramic capacitor 110 and a tantalum capacitor 120 disposed on an upper surface of an insulating sheet 140 as described later Therefore, it is not necessary to form a plating layer on the first and second external electrodes 131 and 132 of the multilayer ceramic capacitor 110.

이로 인하여, 상기 적층 세라믹 커패시터(110)의 세라믹 본체(111) 내부로 도금액 침투에 의한 신뢰성 저하의 문제가 없다.
Therefore, there is no problem of reliability reduction due to penetration of the plating liquid into the ceramic body 111 of the multilayer ceramic capacitor 110.

도 2에 도시된 바와 같이, 본 발명의 일 실시형태에 의하면, 상기 탄탈 커패시터(120)는 본체부(122) 및 탄탈 와이어(121)를 포함하며, 상기 탄탈 와이어(121)는 길이 방향의 일부가 상기 본체부의 일면을 통해 노출되도록 상기 본체부(122)의 내부에 매설될 수 있다.
2, the tantalum capacitor 120 includes a body portion 122 and a tantalum wire 121. The tantalum wire 121 extends in a longitudinal direction May be embedded in the main body 122 to be exposed through one surface of the main body.

이에 제한되는 것은 아니나, 상기 탄탈 커패시터의 본체부(122)는 양극체(122a), 유전체층(122b), 고체 전해질층(122c), 카본층(122d) 및 음극층(122e)을 포함할 수 있다.
The main body portion 122 of the tantalum capacitor may include an anode body 122a, a dielectric layer 122b, a solid electrolyte layer 122c, a carbon layer 122d, and a cathode layer 122e .

상기 양극체(122a)는 탄탈 분말의 다공질 소결체로 이루어질 수 있다.
The anode body 122a may be a porous sintered body of tantalum powder.

상기 양극체(122a)의 표면에는 유전체층(122b)이 형성될 수 있다. 상기 유전체층은 상기 양극체의 표면이 산화되어 형성될 수 있다. 예를 들어, 상기 유전체층은 상기 양극체를 이루는 탄탈의 산화물인 산화탄탈륨(Ta2O5)로 이루어진 유전체로 구성되며 상기 양극체의 표면 상에 소정의 두께로 형성될 수 있다.
A dielectric layer 122b may be formed on the surface of the anode body 122a. The dielectric layer may be formed by oxidizing the surface of the anode body. For example, the dielectric layer may be formed of a dielectric material composed of tantalum oxide (Ta 2 O 5 ), which is an oxide of tantalum forming the anode, and may have a predetermined thickness on the surface of the anode.

상기 유전체층(122b)의 표면상에는 고체 전해질층(122c)이 형성될 수 있다. 상기 고체 전해질층은 도전성 고분자 또는 이산화망간(MnO2) 중 하나 이상을 포함할 수 있다. A solid electrolyte layer 122c may be formed on the surface of the dielectric layer 122b. The solid electrolyte layer may include at least one of a conductive polymer or manganese dioxide (MnO 2 ).

상기 고체 전해질층(122c)이 도전성 고분자로 형성되는 경우 화학 중합법 또는 전해 중합법에 의해 상기 유전체층의 표면에 형성될 수 있다. 상기 도전성 고분자 재료로는 도전성을 갖는 고분자 재료이면 특별히 한정되지 않으며, 예를 들면 폴리피롤, 폴리 티오펜, 폴리 아닐린, 폴리 피롤 등을 포함할 수 있다.When the solid electrolyte layer 122c is formed of a conductive polymer, it may be formed on the surface of the dielectric layer by a chemical polymerization method or an electrolytic polymerization method. The conductive polymer material is not particularly limited as long as it is a conductive polymer material. For example, the conductive polymer material may include polypyrrole, polythiophene, polyaniline, polypyrrole, and the like.

상기 고체 전해질층(122c)이 이산화망간(MnO2)으로 형성되는 경우, 표면에 유전체층이 형성된 양극체를 질산망간과 같은 망간 수용액 중에 침적시킨 후 망간 수용액을 가열분해하여 유전체층의 표면에 전도성의 이산화망간을 형성할 수 있다.
In the case where the solid electrolyte layer 122c is formed of manganese dioxide (MnO 2 ), an anode body having a dielectric layer formed on its surface is immersed in a manganese aqueous solution such as manganese nitrate, and then the manganese aqueous solution is heated and decomposed to form conductive manganese dioxide on the surface of the dielectric layer .

상기 고체 전해질층(122c) 상에는 탄소를 포함하는 카본층(122d)이 배치될 수 있다.A carbon layer 122d including carbon may be disposed on the solid electrolyte layer 122c.

상기 카본층(122d)은 카본 페이스트로 형성될 수 있으며, 천연 흑연이나 카본 블랙등의 도전성 탄소재료 분말을 바인더나 분산제등과 혼합한 상태로, 수중 또는 유기용제중에 분산시킨 카본 페이스트를 상기 고체 전해질층 상에 도포하여 형성할 수 있다.
The carbon layer 122d may be formed of a carbon paste. A carbon paste obtained by dispersing a conductive carbon material powder such as natural graphite or carbon black in water or an organic solvent in a state of mixing with a binder or a dispersant may be used as the solid electrolyte Layer on the substrate.

상기 카본층(122d) 상에는 음극 단자와의 전기 연결성을 향상시키기 위하여 도전성 금속을 포함하는 음극층(122e)이 배치될 수 있으며, 상기 음극층에 포함된 도전성 금속은 은(Ag)일 수 있다.
A negative electrode layer 122e including a conductive metal may be disposed on the carbon layer 122d to improve electrical connection with the negative terminal, and the conductive metal included in the negative electrode layer may be silver (Ag).

상기 탄탈 커패시터는 특별히 제한되는 것은 아니나, 예를 들어 내부 리드 프레임이 없는 구조로 외부 단자와 연결될 수 있다.
The tantalum capacitor is not particularly limited, but may be connected to an external terminal in a structure without an internal lead frame, for example.

본 발명의 일 실시형태에 따르면 상기 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)는 병렬로 연결될 수 있다.
According to an embodiment of the present invention, the multilayer ceramic capacitor 110 and the tantalum capacitor 120 may be connected in parallel.

본 발명의 일 실시형태에 의하면 도 2에 도시된 바와 같이 적층 세라믹 커패시터(110) 및 탄탈 커패시터(120)는 절연 시트(140) 상에 배치될 수 있다.According to an embodiment of the present invention, the multilayer ceramic capacitor 110 and the tantalum capacitor 120 may be disposed on the insulating sheet 140 as shown in FIG.

상기 절연 시트(140)는 절연 특성을 나타낼 경우 특별히 제한되지 않으며, 세라믹계 재료 등의 절연성 재료를 사용하여 제작될 수 있다.
The insulating sheet 140 is not particularly limited when it exhibits an insulating property, and may be manufactured using an insulating material such as a ceramic material.

상기 몰딩부(150)는 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)를 포함하는 복합체(130) 및 적층 세라믹 커패시터와 탄탈 커패시터가 배치된 절연시트(140)의 상면을 커버하도록 형성된다. The molding part 150 is formed to cover the composite 130 including the multilayer ceramic capacitor 110 and the tantalum capacitor 120 and the upper surface of the insulation sheet 140 on which the multilayer ceramic capacitor and the tantalum capacitor are disposed.

상기 몰딩부(150)는 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)가 외부 환경으로부터 보호되도록 하며, 주로 에폭시나 실리카 계열의 EMC 등으로 구성되나, 본 발명이 이에 한정되는 것은 아니다.
The molding part 150 may be formed of an epoxy or silica based EMC or the like so that the multilayer ceramic capacitor 110 and the tantalum capacitor 120 are protected from the external environment, but the present invention is not limited thereto.

상기 몰딩부(150)로 인하여 본 발명의 일 실시형태에 따른 복합 전자 부품은 적층 세라믹 커패시터(110)와 탄탈 커패시터(120)가 결합된 하나의 부품으로 구현될 수 있다.
Due to the molding part 150, the composite electronic device according to an embodiment of the present invention can be realized as a single part in which the multilayer ceramic capacitor 110 and the tantalum capacitor 120 are combined.

상기 적층 세라믹 커패시터(110)와 상기 탄탈 커패시터(120) 사이에는 절연층(170)이 배치될 수 있으며, 상기 절연층(170)에 의해 복합 전자부품 내에 배치된 각 소자들의 전기적인 쇼트를 방지할 수 있다.
An insulating layer 170 may be disposed between the multilayer ceramic capacitor 110 and the tantalum capacitor 120 to prevent electrical shorting of the elements disposed in the composite electronic component by the insulating layer 170. [ .

도 3a은 도 2에 도시된 적층 세라믹 커패시터(110)의 P-P' 단면도이고, 도 3b는 도 2에 도시된 적층 세라믹 커패시터의 Q-Q' 단면도이다.
3A is a PP 'sectional view of the multilayer ceramic capacitor 110 shown in FIG. 2, and FIG. 3B is a QQ' sectional view of the multilayer ceramic capacitor shown in FIG.

도 3a 및 도 3b에 도시된 바와 같이, 상기 내부전극은 제1 내부전극(21) 및 제2 내부전극(22)을 포함할 수 있으며, 상기 제1 및 제2 내부전극은 하나의 유전체층(11)을 사이에 두고 상기 유전체층 상에 번갈아 배치될 수 있다. 3A and 3B, the internal electrode may include a first internal electrode 21 and a second internal electrode 22, and the first and second internal electrodes may include one dielectric layer 11 May alternately be disposed on the dielectric layer with a space therebetween.

본 발명의 일 실시형태에 의하면 상기 제1 내부전극(21)은 상기 제2 내부전극과 오버랩되어 용량을 형성하는 제1 메인부(21a) 및 상기 제1 메인부와 연결되어 상기 세라믹 본체의 외부면으로 인출되는 제1 리드부(21b)를 포함하며, 상기 제2 내부전극(22)은 상기 제1 내부전극과 오버랩되어 용량을 형성하는 제2 메인부(22a) 및 상기 제2 메인부와 연결되어 상기 세라믹 본체의 외부면으로 인출되는 제2 리드부(22b)를 포함한다.
According to an embodiment of the present invention, the first internal electrode 21 includes a first main portion 21a overlapping with the second internal electrode to form a capacitor, and a second main portion 21a connected to the first main portion, The second internal electrode 22 includes a second main portion 22a that overlaps with the first internal electrode to form a capacitance, and a second main portion 22b that overlaps with the first internal electrode 22, And a second lead portion 22b connected to the outer surface of the ceramic body.

상기 제1 리드부(21b)는 상기 세라믹 본체의 상면, 하면 및 길이 방향 제1 측면으로 단부가 인출될 수 있으며, 상기 제2 리드부(22b)는 상기 세라믹 본체의 상면, 하면 및 길이 방향 제2 측면으로 단부가 인출될 수 있다.The first lead portion 21b may be extended to the upper surface, the lower surface and the first longitudinal side surface of the ceramic body, and the second lead portion 22b may be formed on the upper surface, Two ends can be drawn out to the sides.

본 발명의 일 실시형태에 의하면, 제1 리드부(21b) 및 제2 리드부(22b)가 실장면이 될 수 있는 세라믹 본체의 상면 및 하면으로 인출되므로, 적층 세라믹 커패시터 내에 형성되는 전류 경로(Current Loop)의 크기를 줄일 수 있어 적층 세라믹 커패시터의 등가직렬인덕턴스(Equivalent Series Inductance, ESL)를 감소시킬 수 있다.According to the embodiment of the present invention, since the first lead portion 21b and the second lead portion 22b are drawn out to the upper and lower surfaces of the ceramic body which can be a mounting scene, the current path formed in the multilayer ceramic capacitor The current loop can be reduced in size to reduce the equivalent series inductance (ESL) of the multilayer ceramic capacitor.

본 발명의 일 실시형태에 의하면 상기 제1 및 제2 내부전극(21, 22)은 상기 세라믹 본체의 상면 또는 하면에 수직으로 배치될 수 있다. 또한 상기 제1 및 제2 내부전극은 절연시트(140)에 수직으로 배치될 수 있다.According to an embodiment of the present invention, the first and second internal electrodes 21 and 22 may be disposed perpendicularly to the upper surface or the lower surface of the ceramic body. The first and second internal electrodes may be disposed perpendicular to the insulating sheet 140.

본 발명의 일 실시형태에 의하면 상기 제1 및 제2 내부전극(21, 22)은 복합 전자부품의 기판 실장 시 기판에 수직으로 배치될 수 있다. According to an embodiment of the present invention, the first and second internal electrodes 21 and 22 may be disposed perpendicular to the substrate when the composite electronic component is mounted on the substrate.

본 발명의 일 실시형태에서, 상기 세라믹 본체(111)의 폭 방향은 내부전극이 적층되는 방향일 수 있다.
In one embodiment of the present invention, the width direction of the ceramic body 111 may be a direction in which the internal electrodes are stacked.

상기 외부전극(131, 132)은 상기 제1 내부전극(21)과 연결되는 제1 외부전극(131) 및 상기 제2 내부전극(22)과 연결되는 제2 외부전극(132)을 포함한다.The external electrodes 131 and 132 include a first external electrode 131 connected to the first internal electrode 21 and a second external electrode 132 connected to the second internal electrode 22.

상기 제1 외부전극(131)은 상기 세라믹 본체의 길이 방향 제1 측면에 배치되며, 상기 세라믹 본체의 상면 및 하면으로 노출된 제1 리드부(21b)와 연결되도록 상기 세라믹 본체의 제1 측면에서 상기 세라믹 본체의 상면 및 하면으로 연장된다.The first external electrode 131 is disposed on a first longitudinal side of the ceramic body and is connected to the first lead portion 21b exposed on the top and bottom surfaces of the ceramic body, And extends to the upper and lower surfaces of the ceramic body.

상기 제2 외부전극(132)은 상기 제1 측면과 대향하는 세라믹 본체의 길이 방향 제2 측면에 배치되며, 상기 세라믹 본체의 상면 및 하면으로 노출된 제2 리드부와 연결되도록 상기 세라믹 본체의 상면 및 하면으로 연장된다.
The second external electrode 132 is disposed on a second longitudinal side surface of the ceramic body facing the first side surface and is connected to the second lead portion exposed on the upper surface and the lower surface of the ceramic body, And a lower surface.

본 발명의 일 실시형태와 같이 제1 및 제2 내부전극(21, 22)의 리드부가 상기 세라믹 본체(111)의 상면 및 하면으로 인출되고 상기 제1 및 제2 외부전극(131, 132)이 상기 세라믹 본체의 제1 및 제2 측면에서 상기 세라믹 본체의 상면 및 하면으로 연장되는 경우, 복합 전자부품의 등가직렬인덕턴스(Equivalent Series Inductance, ESL)를 감소시킬 수 있다.
The lead portions of the first and second internal electrodes 21 and 22 are drawn out to the upper and lower surfaces of the ceramic body 111 and the first and second external electrodes 131 and 132 The equivalent serial inductance (ESL) of the composite electronic component can be reduced when the ceramic body is extended to the upper and lower surfaces of the ceramic body at the first and second sides of the ceramic body.

본 발명의 일 실시형태와 같이 적층 세라믹 커패시터의 내부전극(21, 22)이 세라믹 본체(111)의 실장면으로 노출되고 세라믹 본체의 실장면에 배치된 외부전극(131, 132)을 통해 전류가 인가되는 경우, 적층 세라믹 커패시터 내에 형성되는 전류 경로(Current Loop)의 사이즈를 줄일 수 있어 적층 세라믹 커패시터의 등가직렬인덕턴스(Equivalent Series Inductance, ESL)를 감소시킬 수 있으며, 이로 인해 복합 전자부품의 등가직렬인덕턴스(Equivalent Series Inductance, ESL)를 감소시킬 수 있다.
The internal electrodes 21 and 22 of the multilayer ceramic capacitor are exposed to the mounting surface of the ceramic body 111 and the current flows through the external electrodes 131 and 132 arranged in the mounting surface of the ceramic body as in the embodiment of the present invention The size of the current loop formed in the multilayer ceramic capacitor can be reduced and the equivalent series inductance (ESL) of the multilayer ceramic capacitor can be reduced. As a result, the equivalent series inductance It is possible to reduce the equivalent series inductance (ESL).

또한 본 발명의 일 실시형태와 같이 제1 리드부(21b)가 세라믹 본체의 상면, 하면 및 제1 측면으로 노출되고, 제2 리드부(22b)가 세라믹 본체의 상면, 하면 및 제2 측면으로 노출되는 경우 내부전극(21, 22)과 외부전극(131, 132) 간의 접촉 면적 증가로 적층 세라믹 커패시터의 등가직렬저항(Equivalent Series Resistance, ESR)을 감소시킬 수 있으며, 이로 인해 복합 전자부품의 등가직렬저항(Equivalent Series Resistance, ESR)를 감소시킬 수 있다.
The first lead portion 21b is exposed to the upper surface, the lower surface and the first side surface of the ceramic body and the second lead portion 22b is exposed to the upper surface, the lower surface and the second side surface of the ceramic body as in the embodiment of the present invention The equivalent series resistance (ESR) of the multilayer ceramic capacitor can be reduced by increasing the contact area between the internal electrodes 21 and 22 and the external electrodes 131 and 132, It is possible to reduce the Equivalent Series Resistance (ESR).

도 4a 및 도 4b는 본 발명 일 실시형태의 적층 세라믹 커패시터의 제1 및 제2 내부전극의 변형예를 나타내기 위한 적층 세라믹 커패시터의 단면도이다.4A and 4B are cross-sectional views of multilayer ceramic capacitors for showing modified examples of the first and second internal electrodes of the multilayer ceramic capacitor according to one embodiment of the present invention.

도 4a 및 도 4b에 의하면, 본 변형예에 따른 적층 세라믹 커패시터의 제1 및 제2 내부전극(21', 22')은 각각 제1 및 제2 메인부(21a', 22a')와 제1 및 제2 리드부(21b', 22b')를 포함하며, 상기 제1 리드부(21b')는 상기 세라믹 본체(111)의 상면, 하면 및 제1 측면으로, 상기 제2 리드부(21b', 22b')는 상기 세라믹 본체(111)의 상면, 하면 및 제2 측면으로 인출된다.
Referring to FIGS. 4A and 4B, the first and second internal electrodes 21 'and 22' of the multilayer ceramic capacitor according to the present modification have first and second main parts 21a 'and 22a' And the second lead portions 21b 'and 22b', and the first lead portion 21b 'extends to the upper surface, the lower surface and the first side surface of the ceramic body 111 and the second lead portion 21b' And 22b 'are drawn to the top, bottom, and second side surfaces of the ceramic body 111, respectively.

본 변형예에 의하면, 제1 내부전극(21')은 상기 세라믹 본체의 상면 및 길이 방향 제1 측면과 인접한 제1 코너부(e1) 및 상기 세라믹 본체의 하면 및 제1 측면과 인접한 제2 코너부(e2) 중 적어도 일 이상에 배치되는 제1 비패턴부(21c')를 포함하고, 상기 제2 내부전극(22')은 상기 세라믹 본체의 상면 및 길이 방향 제2 측면과 인접한 제3 코너부(e3) 및 상기 세라믹 본체의 하면 및 제2 측면과 인접한 제4 코너부(e4) 중 적어도 일 이상에 배치되는 제2 비패턴부(22c')를 포함한다.According to this modified example, the first internal electrode 21 'has a first corner portion e1 adjacent to an upper surface and a first longitudinal side surface of the ceramic body, and a second corner portion e2 adjacent to the lower surface and the first side of the ceramic body. , And a second non-patterned portion (21c ') disposed at least on at least one of the first corner (e2) and the second internal electrode (22'), And a second non-patterned portion 22c 'disposed on at least one of the lower surface e3 of the ceramic body and the fourth corner e4 adjacent to the second side surface of the ceramic body.

상기 제1 및 제2 비패턴부(21c', 22c')는 상기 유전체 상에 제1 또는 제2 내부전극이 배치되지 않음을 의미한다.The first and second non-patterned portions 21c 'and 22c' mean that the first or second internal electrode is not disposed on the dielectric.

달리 말해, 상기 제1 및 제2 내부전극(21, 22)은 상기 세라믹 본체의 제1 내지 제4 코너부(e1, e2, e3, e4)에 배치되지 않을 수 있다.
In other words, the first and second internal electrodes 21 and 22 may not be disposed at the first to fourth corner portions e1, e2, e3 and e4 of the ceramic body.

본 변형예에 의하면, 상기 제1 리드부(21b')는 상기 세라믹 본체의 상면 및 하면과 제1 측면이 만나는 모서리와 인접한 영역으로는 인출되지 않으며, 상기 제2 리드부(22b')는 상기 세라믹 본체의 상면 및 하면과 제2 측면이 만나는 모서리와 인접한 영역으로 인출되지 않는다.According to the present modification, the first lead portion 21b 'is not drawn out to the upper and lower surfaces of the ceramic body and the adjacent region where the first side faces meet, and the second lead portion 22b' And is not drawn out to an area adjacent to an edge where the upper and lower surfaces of the ceramic body and the second side meet.

예를 들어, 상기 제1 및 제2 내부전극이 유전체층에 인쇄될 때, 모서리 부분에는 제1 및 제2 내부전극을 인쇄하지 않아 세라믹 본체의 모서리부분으로는 제1 및 제2 리드부(21b', 22b')가 인출되지 않을 수 있다.For example, when the first and second internal electrodes are printed on the dielectric layer, the first and second internal electrodes are not printed at the corner portions, so that the first and second lead portions 21b ' , 22b 'may not be drawn out.

본 발명의 변형예와 같이, 세라믹 본체의 모서리부분으로 내부전극을 인출하지 않음으로써, 세라믹 본체의 모서리부에서 내부전극이 배치되지 않은 유전체층이 서로 접하게 되고, 모서리부에서의 유전체 층간 결합력으로 세라믹 본체의 딜라미네이션 발생을 방지할 수 있다.
The internal electrodes are not drawn out to the corner portions of the ceramic body as in the modification of the present invention so that the dielectric layers without internal electrodes are brought into contact with each other at the corners of the ceramic body, It is possible to prevent the occurrence of delamination.

또한, 본 변형예에 의하면 적층 세라믹 커패시터의 등가직렬인덕턴스(Equivalent Series Inductance, ESL)를 감소시킬 수 있으며, 이로 인해 복합 전자부품의 등가직렬인덕턴스(Equivalent Series Inductance, ESL)를 감소시킬 수 있다.In addition, according to this modification, the equivalent series inductance (ESL) of the multilayer ceramic capacitor can be reduced, thereby reducing the equivalent series inductance (ESL) of the composite electronic component.

나아가, 외부전극과 내부전극의 접촉 면적 증가로 적층 세라믹 커패시터의 등가직렬저항(Equivalent Series Resistance, ESR)을 감소시킬 수 있으며, 이로 인해 복합 전자부품의 등가직렬저항(Equivalent Series Resistance, ESR)을 감소시킬 수 있다.
Furthermore, it is possible to reduce the equivalent series resistance (ESR) of the multilayer ceramic capacitor by increasing the contact area between the external electrode and the internal electrode, thereby reducing the equivalent series resistance (ESR) of the composite electronic component .

도 5는 도 1의 B-B' 단면도이다.
5 is a cross-sectional view taken along line BB 'of FIG.

도 5에 도시된 바와 같이, 본 발명의 일 실시형태에 따르면 상기 복합 전자부품(100)은 적층 세라믹 커패시터(110) 및 탄탈 커패시터(120)와 전기적으로 연결된 양극단자(161) 및 음극단자(162)를 포함한다.
5, the composite electronic component 100 includes a positive electrode terminal 161 and a negative electrode terminal 162 electrically connected to the multilayer ceramic capacitor 110 and the tantalum capacitor 120, respectively, as shown in FIG. 5, ).

본 발명의 일 실시형태에 따르면, 상기 탄탈 와이어(121) 및 상기 적층 세라믹 커패시터의 제1 외부전극(131)은 상기 양극단자(161)와 연결되고, 상기 탄탈 커패시터의 본체부(122) 및 상기 적층 세라믹 커패시터의 제2 외부전극(132)은 상기 음극단자(162)와 연결된다.The tantalum wire 121 and the first external electrode 131 of the multilayer ceramic capacitor are connected to the anode terminal 161 and the body portion 122 of the tantalum capacitor, The second external electrode 132 of the multilayer ceramic capacitor is connected to the negative terminal 162.

상기 탄탈 와이어(121)는 상기 몰딩부(150)의 길이 방향 제1 측면으로 노출되어 상기 양극단자(161)와 연결된다.
The tantalum wire 121 is exposed to the longitudinal first side of the molding part 150 and connected to the positive terminal 161.

상기 탄탈 커패시터(120)는 내부 리드 프레임이 없는 구조의 탄탈 커패시터로서, 상기 탄탈 와이어(121)가 상기 몰딩부(150)의 길이 방향 제1 측면으로 노출될 수 있어, 종래 구조에 비해 용량을 최대로 구현할 수 있다.
The tantalum capacitor 120 is a tantalum capacitor having no internal lead frame. The tantalum wire 121 can be exposed to the first longitudinal side of the molding part 150, .

도 5에 도시된 바와 같이, 상기 절연시트(140)의 상면 및 하면 중 어느 하나 이상에는 연결 도체부(141, 142)가 배치될 수 있다.
As shown in FIG. 5, the connecting conductors 141 and 142 may be disposed on at least one of the upper surface and the lower surface of the insulating sheet 140.

상기 연결 도체부(141, 142)는 도전성 물질을 포함하여 후술하는 바와 같이 몰딩부 외부의 양극 단자 및 음극 단자(161, 162)와 내부의 복합체(130)를 전기적으로 연결할 수 있으면 그 형태는 특별히 제한되지 않는다.
The connection conductor portions 141 and 142 may include a conductive material so as to electrically connect the internal and external terminals 161 and 162 and the internal composite 130 outside the molding portion as will be described later. It is not limited.

본 발명의 일 실시형태에 의하면, 양극 단자(161)와 상기 제1 외부전극(131)은 제1 연결 도체부(141)를 통해 연결될 수 있으며, 본체부(122)와 상기 제2 외부전극(132)은 제2 연결도체부(142)를 통해 음극 단자(162)와 연결될 수 있다.
According to an embodiment of the present invention, the cathode terminal 161 and the first external electrode 131 can be connected to each other through the first connection conductor portion 141, and the body portion 122 and the second external electrode 132 may be connected to the negative electrode terminal 162 through the second connection conductor member 142.

상기 제2 연결도체부(142)는 상기 본체부(122), 상기 제2 외부전극(132) 및 상기 음극 단자(162)를 모두 연결하도록 하나로 형성될 수 있으며, 또는 상기 본체부(122)와 상기 음극 단자(162), 상기 제2 외부전극(132)과 상기 음극 단자(162)를 각각 연결하도록 2 이상으로 구분되어 형성될 수 있다.
The second connection conductor member 142 may be formed to connect both the main body 122, the second external electrode 132, and the negative electrode terminal 162, The second external electrode 132 and the negative electrode terminal 162 may be divided into two or more portions to connect the negative electrode terminal 162 and the second external electrode 132 to the negative electrode terminal 162, respectively.

도 5에 도시된 바와 같이 상기 연결 도체부(141, 142)는 금속 패드 형상일 수 있으나 이에 제한되는 것은 아니다.As shown in FIG. 5, the connection conductors 141 and 142 may be in the form of metal pads, but are not limited thereto.

또한, 상기 금속 패드(141, 142)는 구리(Cu)를 포함할 수 있으나 반드시 이에 제한되는 것은 아니다.In addition, the metal pads 141 and 142 may include copper (Cu), but are not limited thereto.

상기 금속 패드는 상기 제1 외부전극(131)과 연결되어 몰딩부(140)의 일 측면으로 노출되는 제1 금속 패드(141), 및 상기 본체부(122) 및 상기 제2 외부전극과 연결되어 몰딩부(140)의 타 측면으로 노출되는 제2 금속 패드(142)를 포함할 수 있다.
The metal pad may include a first metal pad 141 connected to the first outer electrode 131 and exposed to one side of the molding part 140 and a second metal pad 141 connected to the main body 122 and the second outer electrode And a second metal pad 142 exposed to the other side of the molding part 140.

도 6은 본 발명의 일 실시형태에 따른 연결 도체부의 변형예를 나타내기 위한 복합 전자부품의 단면도이다.6 is a cross-sectional view of a composite electronic part for showing a modified example of the connection conductor portion according to the embodiment of the present invention.

도 6에 도시된 바와같이, 상기 연결 도체부(141', 142')는 도전성 수지 페이스트의 경화로 형성된 도전성 수지부일 수 있다.As shown in FIG. 6, the connection conductor portions 141 'and 142' may be a conductive resin portion formed by curing a conductive resin paste.

상기 도전성 수지부(141', 142')는 도전성의 입자와 베이스 수지를 포함할 수 있다.The conductive resin parts 141 'and 142' may include conductive particles and a base resin.

상기 도전성 입자는 이에 제한되는 것은 아니나, 은(Ag) 입자 일 수 있으며, 상기 베이스 수지는 열경화성 수지일 수 있으며, 예를 들어 에폭시 수지를 사용할 수 있다. The conductive particles may be, but are not limited to, silver (Ag) particles. The base resin may be a thermosetting resin. For example, an epoxy resin may be used.

또한 상기 도전성 수지부(141', 142')는 도전성 금속으로서 구리(Cu)를 포함할 수 있으나 반드시 이에 제한되는 것은 아니다.
The conductive resin parts 141 'and 142' may include copper (Cu) as a conductive metal, but are not limited thereto.

나아가 도시되지 않았으나, 본 발명의 일 실시형태에 따른 연결 도체부는 상술한 금속 패드 및 도전성 수지부를 모두 포함할 수 있다.
Although not shown, the connection conductor portion according to an embodiment of the present invention may include both the metal pad and the conductive resin portion described above.

도 7는 도 5의 C1 과 C2 영역의 확대도이다.FIG. 7 is an enlarged view of the regions C1 and C2 in FIG. 5;

도 5 및 도 7를 참조하면, 상기 단자 전극은 양극 단자(161) 및 음극 단자(162)를 포함한다.5 and 7, the terminal electrode includes a positive electrode terminal 161 and a negative electrode terminal 162.

상기 양극 단자(161)는 상기 몰딩부(150)의 길이 방향 제1 측면 및 절연 시트의 하면에 배치될 수 있으며, 상기 탄탈 와이어(121) 및 상기 제1 외부전극(131)과 연결될 수 있다.The anode terminal 161 may be disposed on the first longitudinal side surface of the molding part 150 and the lower surface of the insulating sheet and may be connected to the tantalum wire 121 and the first external electrode 131.

상기 음극 단자(162)는 상기 몰딩부(150)의 길이 방향 제2 측면 및 절연 시트의 하면에 배치될 수 있으며, 본체부(122) 및 제2 외부전극(132)과 연결될 수 있다.
The negative terminal 162 may be disposed on the second longitudinal side surface of the molding part 150 and the lower surface of the insulating sheet and may be connected to the body part 122 and the second external electrode 132.

상기 양극 단자(161)와 상기 제1 외부전극(131)은 상기 연결 도체부(141)를 통해 연결될 수 있으며, 상기 음극 단자(162)와 상기 본체부(122)는 상기 연결 도체부와 구분되는 연결 도체부(142)를 통해 연결될 수 있다.
The cathode terminal 161 and the first external electrode 131 may be connected to each other through the connection conductor 141. The anode terminal 162 and the body 122 may be separated from the connection conductor And may be connected through the connecting conductor portion 142.

본 발명의 일 실시형태에 의하면 양극 단자(161)는 몰딩부(150)의 길이 방향 제1 측면에서 절연시트(140) 하면의 일부까지 연장되게 형성될 수 있고, 음극 단자(162)는 몰딩부(150)의 길이 방향 제2 측면에서 절연시트(140) 하면의 일부까지 연장되게 형성될 수 있으며 절연시트(140) 하면에서 상기 양극 단자(161)와 음극단자(162)는 이격되어 형성된다.
The anode terminal 161 may extend from the first longitudinal side of the molding part 150 to a portion of the lower surface of the insulating sheet 140 and the anode terminal 162 may extend from the first side of the molding part 150 to the molding part 150. [ The anode terminal 161 and the anode terminal 162 may be formed to extend from the second longitudinal side of the insulating sheet 140 to a portion of the bottom surface of the insulating sheet 140.

상기 양극 단자(161)는 몰딩부(150)의 측면에 배치된 양극 측면 단자부(161s)와 절연시트(140)의 하면에 배치된 양극 하면 단자부(161u)를 포함할 수 있으며, 상기 음극 단자(162)는 몰딩부(150)의 측면에 배치된 음극 측면 단자부(162s)와 절연 시트(140)의 하면에 배치된 음극 하면 단자부(162u)를 포함할 수 있다.
The anode terminal 161 may include a cathode side terminal portion 161s disposed on a side surface of the molding portion 150 and an anode bottom portion 161u disposed on a lower surface of the insulating sheet 140, 162 may include a cathode side terminal portion 162s disposed on a side surface of the molding portion 150 and a cathode lower terminal portion 162u disposed on a lower surface of the insulating sheet 140. [

본 발명의 일 실시형태에 따르면, 상기 양극 단자(161)는 하면 바탕층(161a), 상기 하면 바탕층(161a)과 연결된 측면 바탕층(161b, 161c) 및 상기 하면 바탕층(161a)과 측면 바탕층(161b, 161c)을 둘러싸도록 배치된 도금층(161d, 161e)을 포함할 수 있다.
According to one embodiment of the present invention, the cathode terminal 161 includes a lower base layer 161a, side base layers 161b and 161c connected to the lower base layer 161a, And plating layers 161d and 161e disposed so as to surround the base layers 161b and 161c.

또한, 상기 음극 단자(162)는 하면 바탕층(162a), 상기 하면 바탕층(162a)과 연결된 측면 바탕층(162b, 162c) 및 상기 하면 바탕층(162a)과 측면 바탕층(162b, 162c)을 둘러싸도록 배치된 도금층(162d, 162e)을 포함할 수 있다.
The negative electrode terminal 162 includes a lower base layer 162a, side base layers 162b and 162c connected to the lower base layer 162a and lower base layers 162a and 162b and 162c. And a plating layer 162d and 162e arranged to surround the plating layer 162c.

도 7에서는 상기 하면 바탕층(161a, 162a)을 한 층으로 도시하고, 측면 바탕층(161b, 161c, 162b, 162c)을 두 개의 층으로 도시하였으나, 반드시 이에 제한되는 것은 아니며, 다양한 형태로 배치될 수 있다.
7, the base layers 161a and 162a are shown as one layer and the side base layers 161b, 161c, 162b, and 162c are shown as two layers. However, the present invention is not limited thereto. .

상기 양극 단자(161) 및 음극 단자(162)는 Cr, Ti, Cu, Ni, Pd 및 Au 중 적어도 하나 이상을 건식 증착(sputter), 도금, 금속층의 형성 및 식각하는 공정에 의해 구성될 수 있으며, 이에 제한되는 것은 아니다.The cathode terminal 161 and the cathode terminal 162 may be formed by a process of sputtering at least one of Cr, Ti, Cu, Ni, Pd and Au, plating, , But is not limited thereto.

또한 상기 양극 단자(161) 및 음극 단자(162)는, 하면 바탕층(161a, 162a)를 먼저 형성한 다음 상기 하면 바탕층(161a, 162a)와 연결되도록 측면 바탕층(161b, 161c, 162b, 162c)를 형성하는 방법으로 구성될 수 있다.
The anode terminal 161 and the anode terminal 162 are formed by first forming the lower surface base layers 161a and 162a and then forming the side base layers 161b, 161c, 162b, and 162c so as to be connected to the base layers 161a and 162a, And 162c.

상기 하면 바탕층(161a, 162a)은 에칭에 의해 형성될 수 있으나 반드시 이에 제한되는 것은 아니다.
The base layers 161a and 162a may be formed by etching, but the present invention is not limited thereto.

상기 하면 바탕층(161a, 162a)은 상기 절연 시트(140)의 하면에 배치되며, 상기 절연 시트(140)의 하면에 금속 박막을 도포한 후 하면 바탕층(161a, 162a)를 형성하기 위하여, 에칭 공정을 수행하여 패턴을 형성할 수 있다.
The base layers 161a and 162a are disposed on the lower surface of the insulating sheet 140. In order to form the base layers 161a and 162a after the metal thin film is coated on the lower surface of the insulating sheet 140, An etching process may be performed to form a pattern.

상기 하면 바탕층(161a, 162a)은 특별히 제한되는 것은 아니나, 예를 들어 구리(Cu)를 포함할 수 있다.
The base layers 161a and 162a are not particularly limited, but may include, for example, copper (Cu).

상기 하면 바탕층(161a, 162a)을 구리(Cu)를 이용하여 형성할 경우 별도의 공정에 의해 형성되는 측면 바탕층(161b, 161c, 162b, 162c)과 접속이 우수하며, 전기 전도성도 우수할 수 있다.
When the base layers 161a and 162a are formed using copper, they are excellent in connection with the side surface underlying layers 161b, 161c, 162b, and 162c formed by separate processes, and have excellent electrical conductivity. .

한편, 상기 측면 바탕층(161b, 161c, 162b, 162c)은 증착에 의해 형성될 수 있으며, 예를 들어 스퍼터(Sputter) 공법에 의해 수행될 수 있다.
The side surface underlying layers 161b, 161c, 162b and 162c may be formed by vapor deposition, for example, by sputtering.

상기 측면 바탕층(161b, 161c, 162b, 162c)은 특별히 제한되는 것은 아니나 내측과 외측의 두 개 층으로 구성될 수 있다.
The side surface underlying layers 161b, 161c, 162b, and 162c are not particularly limited, but may be formed of two layers, i.e., an inner layer and an outer layer.

상기 측면 바탕층(161b, 161c, 162b, 162c) 중 내측 측면 바탕층(161b, 162b)은 Cr 또는 Ti 중 어느 하나 이상을 포함하여 스퍼터(Sputter) 공법에 의해 형성될 수 있으며, 상기 하면 바탕층(161a, 162a)과 연결될 수 있다.
The inner side base layers 161b and 162b of the side base layers 161b, 161c, 162b and 162c may be formed by a sputter method including at least one of Cr and Ti, And can be connected to the first and second connection terminals 161a and 162a.

상기 측면 바탕층(161b, 161c, 162b, 162c) 중 외측 측면 바탕층(161c, 162c)은 Cu를 포함할 수 있으며, 스퍼터(Sputter) 공법에 의해 형성할 수 있다.
Outer side base layers 161c and 162c among the side base layers 161b, 161c, 162b and 162c may include Cu and may be formed by sputtering.

본 발명의 일 실시형태에 의하면, 내부 리드 프레임이 없는 프레임레스 탄탈 커패시터의 양극 단자 및 음극 단자 형성에 이용되는 절연시트(140) 상에서 탄탈 커패시터와 적층 세라믹 커패시터의 병렬 연결이 가능할 수 있다.
According to one embodiment of the present invention, it is possible to connect the tantalum capacitor and the multilayer ceramic capacitor in parallel on the insulating sheet 140 used for forming the positive terminal and the negative terminal of the frameless tantalum capacitor without the inner lead frame.

본 발명의 일 실시형태에 의하면 저주파 구간에서는 탄탈 커패시터의 임피던스가 나타나고 고주파 구간에서는 적층 세라믹 커패시터의 임피던스가 나타나는 복합 전자부품의 제공이 가능하다.
According to one embodiment of the present invention, it is possible to provide a composite electronic part in which the impedance of the tantalum capacitor appears in the low frequency section and the impedance of the multilayer ceramic capacitor appears in the high frequency section.

도 8(a) 와 8(b)는 본 발명의 일 실시형태에 따른 복합 전자부품과 다른 비교예에 따른 주파수 대비 등가직렬저항(Equivalent Series Resistance, ESR) 및 임피던스를 나타내는 그래프이다.
8 (a) and 8 (b) are graphs showing equivalent series resistance (ESR) and impedance according to a comparative example and a composite electronic component according to an embodiment of the present invention.

도 8(a) 와 8(b)를 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품은 입력되는 입력신호의 주파수 대비 등가직렬저항(Equivalent Series Resistance, ESR) 및 임피던스 그래프에 있어서, 자기 공진 주파수(Self Resonant Frequency, SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에 등가직렬저항(ESR) 및 임피던스의 변곡점이 발생한다.
8 (a) and 8 (b), a composite electronic device according to an embodiment of the present invention has an equivalent series resistance (ESR) and an impedance graph with respect to a frequency of an input signal, An equivalent series resistance (ESR) and an inflection point of impedance occur in at least one of the frequency regions before and after the self resonant frequency (SRF).

즉, 본 발명의 일 실시형태에 따르면 주파수 대비 임피던스 그래프에 있어서, 저주파 영역에서는 탄탈 커패시터의 임피던스가 나타나며, 고주파 영역에서는 적층 세라믹 커패시터의 임피던스가 나타난다.
That is, according to the embodiment of the present invention, the impedance of the tantalum capacitor appears in the low frequency region and the impedance of the multilayer ceramic capacitor in the high frequency region in the frequency versus impedance graph.

이로 인하여, 입력되는 입력신호의 주파수 대비 등가직렬저항(ESR) 및 임피던스 그래프에 있어서, 자기 공진 주파수(Self Resonant Frequency, SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에 등가직렬저항(ESR) 및 임피던스의 변곡점이 발생한다.
Therefore, in the graph of equivalent series resistance (ESR) and impedance of the input signal with respect to the frequency of the input signal, an equivalent serial resistance (" SRR ") is applied to at least one of the frequency regions before and after the self resonant frequency ESR) and an inflection point of impedance occur.

상기 등가직렬저항(ESR) 및 임피던스의 변곡점은 자기 공진 주파수(Self Resonant Frequency, SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에 발생할 수도 있으며, 이전 및 이후의 주파수 영역 모두에서 발생할 수도 있다.
The inflection point of the equivalent series resistance (ESR) and the impedance may occur in at least one of the frequency regions before and after the self resonant frequency (SRF), and may occur in both the before and after frequency regions have.

상기 등가직렬저항(ESR) 및 임피던스의 변곡점이 자기 공진 주파수(Self Resonant Frequency, SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에서 발생하므로, 본 발명의 일 실시형태에 따른 복합 전자부품은 낮은 ESR(Equivalent Series Resistance)을 구현할 수 있다.
Since the inflection point of the equivalent series resistance (ESR) and the impedance occurs in at least one of the frequency regions before and after the self resonant frequency (SRF), the composite electronic device according to the embodiment of the present invention Can achieve a low ESR (Equivalent Series Resistance).

도 9는 본 발명의 실시예 및 비교예에 따른 시간 대비 출력 전압(Output Voltage)을 나타내는 그래프이다.
9 is a graph showing an output voltage versus time according to an embodiment of the present invention and a comparative example.

도 9를 참조하면, 본 발명의 실시예의 경우 전압 리플(Voltage Ripple)이 탄탈 커패시터만 적용한 비교예에 비해 크게 감소하며, 적층 세라믹 커패시터만 사용한 경우의 비교예와 거의 유사함을 알 수 있다.Referring to FIG. 9, in the embodiment of the present invention, the voltage ripple is significantly reduced as compared with the comparative example in which only the tantalum capacitor is applied, and it is almost similar to the comparative example in which only the multilayer ceramic capacitor is used.

즉, 탄탈 커패시터만 적용한 비교예의 경우 전압 리플(Voltage Ripple)은 34 mV인데 반해 본 발명의 실시예의 경우에는 적층 세라믹 커패시터만 사용한 경우의 비교예(전압 리플이 7 mV)와 유사한 9 mV로 감소함을 알 수 있다.
That is, in the comparative example using only the tantalum capacitor, the voltage ripple is 34 mV, whereas in the embodiment of the present invention, the voltage ripple is reduced to 9 mV similar to the comparative example (voltage ripple is 7 mV) using only the multilayer ceramic capacitor .

아래의 표 1은 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서 탄탈 커패시터의 부피와 적층 세라믹 커패시터의 부피 비(탄탈 커패시터의 부피 : 적층 세라믹 커패시터의 부피)에 따른 정전 용량, ESR(Equivalent Series Resistance), 등가직렬인덕턴스(Equivalent Series Inductance, ESL) 및 어쿠스틱 노이즈 특성을 나타내고 있다.
Table 1 below shows the capacitance and ESR (Equivalent Series) according to the volume of the tantalum capacitor and the volume ratio of the multilayer ceramic capacitor (the volume of the tantalum capacitor: the volume of the multilayer ceramic capacitor) in the composite electronic device according to the embodiment of the present invention. Resistance, Equivalent Series Inductance (ESL), and acoustic noise characteristics.

샘플Sample 탄탈 커패시터와 적층 세라믹 커패시터의 부피비
(T:M)
The volume ratio of the tantalum and multilayer ceramic capacitors
(T: M)
정전 용량
(μF)
capacitance
(μF)
ESR
(mΩ)
ESR
(mΩ)
ESL
(pH)
ESL
(pH)
어쿠스틱 노이즈
(dBA)
Acoustic noise
(dBA)
1*One* 10 : 010: 0 45.045.0 150150 471471 16.616.6 2*2* 9.5 : 0.59.5: 0.5 44.944.9 5858 415415 16.616.6 33 9 : 19: 1 44.744.7 2626 369369 16.716.7 44 8 : 28: 2 44.444.4 2121 313313 16.716.7 55 7 : 37: 3 44.144.1 1616 281281 16.816.8 66 6 : 46: 4 43.843.8 1111 258258 16.916.9 77 5 : 55: 5 43.543.5 9.29.2 240240 16.916.9 88 4 : 64: 6 43.243.2 7.17.1 225225 17.317.3 99 3 : 73: 7 42.942.9 6.46.4 213213 17.517.5 1010 2 : 82: 8 42.642.6 5.55.5 203203 18.118.1 11*11 * 1 : 91: 9 42.342.3 4.14.1 197197 26.526.5 12*12 * 0 : 100: 10 42.042.0 3.33.3 207207 28.228.2

* : 비교예
*: Comparative Example

상기 표 1을 참조하면, 샘플 1 및 2는 복합 전자부품에 있어서, 상기 탄탈 커패시터의 결합 부피비가 9를 초과하는 경우로서 등가직렬저항(Equivalent Series Resistance, ESR)이 상승함을 알 수 있다.Referring to Table 1, Samples 1 and 2 show that the equivalent series resistance (ESR) is increased when the combined volume ratio of the tantalum capacitors exceeds 9 in the composite electronic part.

전원단에 사용되는 커패시터의 경우, 등가직렬저항(ESR) 값이 30mΩ을 초과하는 경우 전압리플 및 방사 노이즈가 증가하고 전원효율이 저하되는 문제가 발생할 수 있다.
For capacitors used in the power stage, if the equivalent series resistance (ESR) value exceeds 30 mΩ, the voltage ripple and radiation noise increase, and the power supply efficiency may decrease.

샘플 11 및 12는 탄탈 커패시터의 결합 부피비가 2 미만인 경우로서 어쿠스틱 노이즈 감소효과가 크게 나타나지 않음을 확인할 수 있다.
Samples 11 and 12 show that the coupling volume ratio of the tantalum capacitors is less than 2, and the effect of reducing the acoustic noise is not remarkably exhibited.

샘플 3 내지 10은 본 발명의 실시예로서, 상기 탄탈 커패시터와 적층 세라믹 커패시터의 결합 부피비(탄탈 커패시터 : 적층세라믹 커패시터)가 9:1 내지 2:8의 비율인 경우로서, 등가직렬저항(Equivalent Series Resistance, ESR) 값이 낮고, 어쿠스틱 노이즈 개선효과가 우수한 복합 전자부품을 구현할 수 있다.
Samples 3 to 10 are examples of the present invention in which the combined volume ratio (tantalum capacitor: multilayer ceramic capacitor) of the tantalum capacitor and the multilayer ceramic capacitor is in the range of 9: 1 to 2: 8, and the equivalent series resistance Resistance, ESR) value is low, and a composite electronic part having excellent acoustic noise improving effect can be realized.

도 10은 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서 적층 세라믹 커패시터와 탄탈 커패시터의 부피비에 따른 ESR 대비 전압 리플(Voltage Ripple, ΔV)을 나타내는 그래프이다.
10 is a graph showing ESR voltage ripple (ΔV) according to the volume ratio of the multilayer ceramic capacitor and the tantalum capacitor in the composite electronic device according to an embodiment of the present invention.

도 10을 참조하면, 이에 제한되는 것은 아니나 본 발명의 실시예에 있어서, 상기 탄탈 커패시터와 적층 세라믹 커패시터의 결합 부피비가 5:5 내지 7:3의 비율인 경우, 등가직렬저항(Equivalent Series Resistance, ESR)과 전압 리플(Voltage Ripple, ΔV) 값이 낮고, 고용량 전자부품을 구현할 수 있음을 알 수 있다.
10, when the combined volume ratio of the tantalum capacitor and the multilayer ceramic capacitor is in the range of 5: 5 to 7: 3, the equivalent series resistance, ESR) and the voltage ripple (ΔV) are low, it is possible to realize a high-capacity electronic component.

복합 전자부품의 실장 기판The mounting substrate of the composite electronic component

도 11은 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
11 is a perspective view showing a state in which the composite electronic component of Fig. 1 is mounted on a printed circuit board.

도 11을 참조하면, 본 발명의 또 다른 실시형태에 따른 복합 전자부품의 실장 기판(200)은, 상부에 전극 패드(821, 822)를 갖는 인쇄회로기판(810)과 상기 인쇄회로기판(810) 위에 설치된 상기 복합 전자부품(100) 및 상기 전극 패드(821, 822)와 상기 복합 전자부품(100)을 연결하는 솔더(830)를 포함한다.
11, a mounting board 200 of a composite electronic component according to another embodiment of the present invention includes a printed circuit board 810 having electrode pads 821 and 822 on its top and a printed circuit board 810 And the solder 830 connecting the composite electronic component 100 and the electrode pads 821 and 822 to the composite electronic component 100.

본 실시 형태에 따른 복합 전자부품의 실장 기판(200)은 복합 전자부품(100)이 실장되는 인쇄회로기판(810)과, 인쇄회로기판(810)의 상면에 형성된 2개 이상의 전극 패드(821, 822)를 포함한다.The mounting board 200 of the composite electronic component according to the present embodiment includes a printed circuit board 810 on which the composite electronic component 100 is mounted and two or more electrode pads 821 and 821 formed on the upper surface of the printed circuit board 810. [ 822).

상기 전극 패드(821, 822)는 상기 복합 전자부품의 양극 단자(161) 및 음극 단자(162)와 각각 연결되는 제1 및 제2 전극 패드(821, 822)를 포함한다.The electrode pads 821 and 822 include first and second electrode pads 821 and 822 connected to the cathode terminal 161 and the cathode terminal 162 of the composite electronic part, respectively.

이때, 복합 전자부품의 상기 양극 및 음극 단자(161, 162)는 각각 제1 및 제2 전극 패드(821, 822) 위에 접촉되게 위치한 상태에서 솔더(830)에 의해 인쇄회로기판(810)과 전기적으로 연결될 수 있다.
The positive and negative terminals 161 and 162 of the composite electronic component are electrically connected to the printed circuit board 810 by the solder 830 in a state of being in contact with the first and second electrode pads 821 and 822, .

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

100: 복합 전자 부품
110: 적층 세라믹 커패시터 111: 세라믹 본체
120: 탄탈 커패시터 121: 탄탈 와이어
122: 탄탈 커패시터의 본체부 130: 복합체 131, 132: 제1 및 제2 외부전극
140: 절연 시트 141, 142: 연결 도체부
150: 몰딩부 161, 162: 양극 및 음극 단자
200: 복합 전자부품의 실장 기판 810: 인쇄회로기판
821, 822: 전극 패드 830: 솔더
100: Composite electronic parts
110: Multilayer ceramic capacitor 111: Ceramic body
120: tantalum capacitor 121: tantalum wire
122: main body part of tantalum capacitor 130: composite 131, 132: first and second outer electrodes
140: insulating sheet 141, 142: connecting conductor portion
150: molding part 161, 162: anode and cathode terminal
200: mounting electronic component substrate 810: printed circuit board
821, 822: electrode pad 830: solder

Claims (20)

절연시트;
탄탈 분말 소결체를 포함하는 본체부 및 상기 본체부에 일부 영역이 매설된 탄탈 와이어를 포함하고, 상기 절연시트 상에 배치되는 탄탈 커패시터;
복수의 유전체층을 포함하는 세라믹 본체, 상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 서로 대향하여 배치되는 제1 및 제2 내부전극 및 상기 제1 및 제2 내부전극과 각각 연결되도록 상기 세라믹 본체의 외부면에 배치되는 제1 및 제2 외부전극을 포함하고, 상기 절연시트 상에 배치되는 적층 세라믹 커패시터; 및
상기 탄탈 커패시터 및 적층 세라믹 커패시터를 둘러싸도록 배치된 몰딩부; 를 포함하며,
상기 제1 내부전극은 상기 세라믹 본체의 상면, 하면 및 상기 세라믹 본체의 길이 방향 제1 측면으로 인출되는 제1 리드부를 포함하고, 상기 제2 내부전극은 상기 세라믹 본체의 상면, 하면 및 상기 세라믹 본체의 길이 방향 제2 측면으로 인출되는 제2 리드부를 포함하는 복합 전자부품.
Insulating sheet;
A tantalum capacitor comprising: a body portion including a tantalum powder sintered body; and a tantalum wire partially buried in the body portion, the tantalum capacitor disposed on the insulating sheet;
A ceramic body including a plurality of dielectric layers, first and second internal electrodes disposed inside the ceramic body so as to face each other with the dielectric layer interposed therebetween, and first and second internal electrodes A multilayer ceramic capacitor including first and second external electrodes disposed on the insulating sheet, the multilayer ceramic capacitor being disposed on the insulating sheet; And
A molding part arranged to surround the tantalum capacitor and the multilayer ceramic capacitor; / RTI >
Wherein the first internal electrode includes a top surface and a bottom surface of the ceramic body, and a first lead portion extending to a first longitudinal side surface of the ceramic body, and the second internal electrode includes an upper surface, And a second lead portion extending to a second longitudinal side of the first lead portion.
제1항에 있어서,
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 하면에 수직으로 배치되는 복합 전자부품.
The method according to claim 1,
Wherein the first and second internal electrodes are disposed perpendicular to the lower surface of the ceramic body.
제1항에 있어서,
상기 제1 내부전극은 상기 세라믹 본체의 상면 및 제1 측면과 인접한 제1 코너부 및 상기 세라믹 본체의 하면 및 제1 측면과 인접한 제2 코너부 중 적어도 일 이상에 배치되는 제1 비패턴부를 포함하는 복합 전자부품.
The method according to claim 1,
The first internal electrode includes a first non-pattern portion disposed on at least one of a first corner portion adjacent to an upper surface and a first side surface of the ceramic body, and a second corner portion adjacent to a lower surface and a first side surface of the ceramic body Complex electronic components.
제1항에 있어서,
상기 제2 내부전극은 상기 세라믹 본체의 상면 및 제2 측면과 인접한 제3 코너부 및 상기 세라믹 본체의 하면 및 제2 측면과 인접한 제4 코너부 중 적어도 일 이상에 배치되는 제2 비패턴부를 포함하는 복합 전자부품.
The method according to claim 1,
And the second internal electrode includes a second non-pattern portion disposed at least one of a third corner portion adjacent to the upper surface and the second side surface of the ceramic body, and a fourth corner portion adjacent to the lower surface and the second side surface of the ceramic body Complex electronic components.
제1항에 있어서,
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 코너부에 배치되지 않는 복합 전자부품.
The method according to claim 1,
Wherein the first and second internal electrodes are not disposed at corner portions of the ceramic body.
제1항에 있어서,
상기 몰딩부의 길이 방향 제1 측면 및 하면에 배치되는 양극 단자 및 상기 몰딩부의 길이 방향 제2 측면 및 하면에 배치되는 음극 단자를 더 포함하는 복합 전자부품.
The method according to claim 1,
Further comprising a cathode terminal disposed on first and second longitudinal sides of the molding part, and a cathode terminal disposed on second longitudinal sides and bottom sides of the molding part.
제6항에 있어서,
상기 적층 세라믹 커패시터의 제1 외부전극 및 상기 탄탈 커패시터의 탄탈 와이어는 상기 양극 단자와 연결되는 복합 전자부품.
The method according to claim 6,
Wherein the first external electrode of the multilayer ceramic capacitor and the tantalum wire of the tantalum capacitor are connected to the positive terminal.
제6항에 있어서,
상기 적층 세라믹 커패시터의 제2 외부전극 및 상기 탄탈 커패시터의 본체부는 상기 음극 단자와 연결되는 복합 전자부품.
The method according to claim 6,
Wherein the second external electrode of the multilayer ceramic capacitor and the body portion of the tantalum capacitor are connected to the negative terminal.
제6항에 있어서,
상기 양극 단자와 음극 단자는 하면 바탕층, 상기 하면 바탕층과 연결된 측면 바탕층 및 상기 하면 바탕층과 측면 바탕층을 둘러싸도록 배치된 도금층을 포함하는 복합 전자부품.
The method according to claim 6,
Wherein the cathode terminal and the cathode terminal include a lower base layer, a side base layer connected to the lower base layer, and a plating layer disposed so as to surround the lower base layer and the side base layer.
제9항에 있어서,
상기 하면 바탕층은 에칭에 의해 형성된 복합 전자부품.
10. The method of claim 9,
In this case, the underlying layer is formed by etching.
제9항에 있어서,
상기 측면 바탕층은 증착에 의해 형성된 복합 전자부품.
10. The method of claim 9,
Wherein the lateral underlying layer is formed by deposition.
제1항에 있어서,
상기 탄탈 와이어는 상기 몰딩부의 길이 방향 제1 측면으로 노출된 복합 전자부품.
The method according to claim 1,
Wherein the tantalum wire is exposed to a longitudinal first side of the molding part.
제1항에 있어서,
입력되는 입력신호의 주파수 대비 등가직렬저항(Equivalent Series Resistance, ESR) 그래프에 있어서, 자기 공진 주파수(Self Resonant Frequency, SRF)를 기준으로 이전 혹은 이후의 주파수 영역 중 적어도 한 영역에서 등가직렬저항(Equivalent Series Resistance, ESR)의 변곡점이 발생하는 복합 전자부품.
The method according to claim 1,
In Equivalent Series Resistance (ESR) graphs of the input signal to the input signal, Equivalent Series Resistance (ESR) in at least one of the frequency regions before and after the self resonant frequency (SRF) Series Resistance, ESR).
제1항에 있어서,
상기 적층 세라믹 커패시터와 상기 탄탈 커패시터가 인접한 결합면에는 절연층이 배치된 복합 전자부품.
The method according to claim 1,
Wherein an insulating layer is disposed on a coupling surface adjacent to the multilayer ceramic capacitor and the tantalum capacitor.
제1항에 있어서,
상기 절연시트의 상면에 배치된 연결 도체부를 더 포함하는 복합 전자부품.
The method according to claim 1,
And a connection conductor portion disposed on an upper surface of the insulating sheet.
제15항에 있어서,
상기 연결 도체부는 금속 패드를 포함하는 복합 전자부품.
16. The method of claim 15,
Wherein the connecting conductor portion comprises a metal pad.
제15항에 있어서,
상기 연결 도체부는 도전성 수지를 포함하는 복합 전자부품.
16. The method of claim 15,
Wherein the connection conductor portion includes a conductive resin.
제1항에 있어서,
상기 탄탈 커패시터와 적층 세라믹 커패시터의 부피비(탄탈 커패시터:적층 세라믹 커패시터)는 2:8 내지 9:1인 복합 전자부품.
The method according to claim 1,
Wherein the volume ratio (tantalum capacitor: multilayer ceramic capacitor) of the tantalum capacitor and the multilayer ceramic capacitor is 2: 8 to 9: 1.
상부에 전극 패드를 갖는 인쇄회로기판;
상기 인쇄회로기판 위에 설치된 복합 전자부품; 및
상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더;를 포함하며,
상기 복합 전자부품은 절연시트; 탄탈 분말 소결체를 포함하는 본체부 및 상기 본체부에 일부 영역이 매설된 탄탈 와이어를 포함하고, 상기 절연시트 상에 배치되는 탄탈 커패시터; 복수의 유전체층을 포함하는 세라믹 본체, 상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 서로 대향하여 배치되는 제1 및 제2 내부전극 및 상기 제1 및 제2 내부전극과 각각 연결되도록 상기 세라믹 본체의 외부면에 배치되는 제1 및 제2 외부전극을 포함하고, 상기 절연시트 상에 배치되는 적층 세라믹 커패시터; 및 상기 탄탈 커패시터 및 적층 세라믹 커패시터를 둘러싸도록 배치된 몰딩부; 를 포함하며,
상기 제1 내부전극은 상기 세라믹 본체의 상면, 하면 및 상기 세라믹 본체의 길이 방향 제1 측면으로 인출되는 제1 리드부를 포함하고, 상기 제2 내부전극은 상기 세라믹 본체의 상면, 하면 및 상기 세라믹 본체의 길이 방향 제2 측면으로 인출되는 제2 리드부를 포함하는 복합 전자부품의 실장기판.
A printed circuit board having an electrode pad thereon;
A composite electronic component mounted on the printed circuit board; And
And a solder connecting the electrode pad and the composite electronic part,
The composite electronic component includes an insulating sheet; A tantalum capacitor comprising: a body portion including a tantalum powder sintered body; and a tantalum wire partially buried in the body portion, the tantalum capacitor disposed on the insulating sheet; A ceramic body including a plurality of dielectric layers, first and second internal electrodes disposed inside the ceramic body so as to face each other with the dielectric layer interposed therebetween, and first and second internal electrodes A multilayer ceramic capacitor including first and second external electrodes disposed on the insulating sheet, the multilayer ceramic capacitor being disposed on the insulating sheet; A molding part arranged to surround the tantalum capacitor and the multilayer ceramic capacitor; / RTI >
Wherein the first internal electrode includes a top surface and a bottom surface of the ceramic body, and a first lead portion extending to a first longitudinal side surface of the ceramic body, and the second internal electrode includes an upper surface, And a second lead portion extending to a second longitudinal side of the mounting board.
제19항에 있어서,
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 하면에 수직으로 배치되는 복합 전자부품의 실장기판.
20. The method of claim 19,
Wherein the first and second internal electrodes are disposed perpendicular to the lower surface of the ceramic body.
KR1020140153910A 2014-07-28 2014-11-06 Composite electronic component and board having the same mounted thereon KR102064019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/811,463 US9953769B2 (en) 2014-07-28 2015-07-28 Composite electronic component and board having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140096007 2014-07-28
KR1020140096007 2014-07-28

Publications (2)

Publication Number Publication Date
KR20160013785A true KR20160013785A (en) 2016-02-05
KR102064019B1 KR102064019B1 (en) 2020-01-08

Family

ID=55353584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140153910A KR102064019B1 (en) 2014-07-28 2014-11-06 Composite electronic component and board having the same mounted thereon

Country Status (1)

Country Link
KR (1) KR102064019B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326334A (en) 1996-06-04 1997-12-16 Murata Mfg Co Ltd Tantalum/ceramic composite capacitor
US7352563B2 (en) * 2006-03-13 2008-04-01 Avx Corporation Capacitor assembly
US20110102969A1 (en) * 2009-11-05 2011-05-05 Tdk Corporation Multilayer capacitor, mounting structure thereof, and method of manufacturing same
US8254087B2 (en) * 2009-03-03 2012-08-28 Sanyo Electric Co., Ltd. Solid electrolytic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326334A (en) 1996-06-04 1997-12-16 Murata Mfg Co Ltd Tantalum/ceramic composite capacitor
US7352563B2 (en) * 2006-03-13 2008-04-01 Avx Corporation Capacitor assembly
US8254087B2 (en) * 2009-03-03 2012-08-28 Sanyo Electric Co., Ltd. Solid electrolytic capacitor
US20110102969A1 (en) * 2009-11-05 2011-05-05 Tdk Corporation Multilayer capacitor, mounting structure thereof, and method of manufacturing same

Also Published As

Publication number Publication date
KR102064019B1 (en) 2020-01-08

Similar Documents

Publication Publication Date Title
KR102184562B1 (en) Composite electronic component and board having the same mounted thereon
KR101659155B1 (en) Multi-layered ceramic capacitor and board for mounting the same
US20150014037A1 (en) Multilayer ceramic capacitor and board for mounting the same
US20150373852A1 (en) Multilayer ceramic capacitor and board for mounting of the same
US10515765B2 (en) Multilayer ceramic capacitor
US20160020031A1 (en) Composite electronic component and board having the same
US9953769B2 (en) Composite electronic component and board having the same
US20160020024A1 (en) Composite electronic component and board having the same
KR102183426B1 (en) Composite electronic component and board having the same mounted thereon
KR101792382B1 (en) Composite electronic component and board having the same mounted thereon
KR101813365B1 (en) Multi-layered capacitor and board having the same
US20160027593A1 (en) Composite electronic component and board having the same
US20160020033A1 (en) Composite electronic component and board having the same
US9837218B2 (en) Composite electronic component and manufacturing method thereof
KR101983177B1 (en) Composite electronic component and board having the same mounted thereon
KR102064019B1 (en) Composite electronic component and board having the same mounted thereon
KR102075534B1 (en) Composite electronic component and board having the same mounted thereon
KR101792407B1 (en) Composite electronic component and board having the same mounted thereon
CN111095452A (en) Solid electrolytic capacitor and method for manufacturing the same
US11640875B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
JP2008135424A (en) Chip-type solid electrolytic capacitor
KR20160010252A (en) Composite electronic component and board having the same mounted thereon
KR102048095B1 (en) Composite electronic component, board having the same mounted thereon and power smoothing unit comprising the same
KR102041648B1 (en) Composite electronic component, board having the same mounted thereon and power smoothing unit comprising the same
KR20160010261A (en) Composite electronic component and board having the same mounted thereon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant