JP2012028678A - 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 - Google Patents
不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 Download PDFInfo
- Publication number
- JP2012028678A JP2012028678A JP2010168148A JP2010168148A JP2012028678A JP 2012028678 A JP2012028678 A JP 2012028678A JP 2010168148 A JP2010168148 A JP 2010168148A JP 2010168148 A JP2010168148 A JP 2010168148A JP 2012028678 A JP2012028678 A JP 2012028678A
- Authority
- JP
- Japan
- Prior art keywords
- line
- floating gate
- semiconductor memory
- control gate
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 238000009413 insulation Methods 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 42
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】浮遊ゲートと制御ゲート間の容量を大きくすることができる、島状半導体を用いた構造を持つ不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法を提供する。
【解決手段】不揮発性半導体メモリトランジスタは、シリコン基板側からソース領域303、チャネル領域304及びドレイン領域302がこの順に形成された島状半導体301と、チャネル領域の外周を囲むように、トンネル絶縁膜305を間に介在させて配置された浮遊ゲート306と、浮遊ゲートの外周を囲むように、インターポリ絶縁膜307を間に介在させて配置された制御ゲート308aと、制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線308と、を備えている。浮遊ゲート306と、制御ゲート308aの下面および内側面との間、および、浮遊ゲート306と、制御ゲート線308の下面との間には、それぞれ、インターポリ絶縁膜307が介在配置されている。
【選択図】図１
【解決手段】不揮発性半導体メモリトランジスタは、シリコン基板側からソース領域303、チャネル領域304及びドレイン領域302がこの順に形成された島状半導体301と、チャネル領域の外周を囲むように、トンネル絶縁膜305を間に介在させて配置された浮遊ゲート306と、浮遊ゲートの外周を囲むように、インターポリ絶縁膜307を間に介在させて配置された制御ゲート308aと、制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線308と、を備えている。浮遊ゲート306と、制御ゲート308aの下面および内側面との間、および、浮遊ゲート306と、制御ゲート線308の下面との間には、それぞれ、インターポリ絶縁膜307が介在配置されている。
【選択図】図１
Description
本発明は、不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法に関する。
制御ゲートと電荷蓄積層とを有し、ホットエレクトロンやFowler-Nordheim電流等を利用して電荷蓄積層への電荷の注入を行うフラッシュメモリが知られている。このメモリセルは、電荷蓄積層の電荷蓄積状態によってしきい値電圧が相違することを利用して、“１”または“０”の単位データを記録する。
電荷蓄積層への電子の注入と電荷蓄積層からの電子の放出、すなわち単位データの書き込みと消去を効率よく行うために、浮遊ゲートと制御ゲートとの間の容量結合の関係が重要である。浮遊ゲートと制御ゲート間の容量が大きいほど、制御ゲートの電位を効果的に浮遊ゲートに伝達することができ、これによって、書き込み、消去が容易になる。
浮遊ゲートと制御ゲート間の容量を大きくするために、図４６に示すTri-Control Gate Surrounding Gate Transistor (TCG-SGT) Flash Memory Cellが提案された（例えば、非特許文献１を参照）。このTCG-SGTフラッシュメモリセルの制御ゲートは、浮遊ゲートの側面に加えて、浮遊ゲートの上面、下面を覆う構造を持つため、浮遊ゲートと制御ゲート間の容量を大きくすることができ、書き込み、消去が容易になる。
Takuya Ohba, Hiroki Nakamura, Hiroshi Sakuraba, Fujio Masuoka, "A novel tri-control gate surrounding gate transistor (TCG-SGT) nonvolatile memory cell for flash memory", Solid-State Electronics, Vol.50, No.6, pp.924-928, June 2006
しかしながら、図４６に示されるTCG-SGTフラッシュメモリセルで浮遊ゲートと制御ゲート間の容量を大きくするためには、浮遊ゲートを厚くする必要がある。浮遊ゲート膜厚が薄くなると、浮遊ゲートと制御ゲート間の容量を大きくすることが難しくなる。
本発明は、上記の事情を鑑みてなされたものであり、浮遊ゲートと制御ゲート間の容量を大きくすることができる、島状半導体を用いた構造を持つ不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第１の観点の不揮発性半導体メモリトランジスタは、
基板側からソース領域、チャネル領域及びドレイン領域がこの順に形成された島状半導体と、
前記チャネル領域の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、
前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、
前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
前記浮遊ゲートと、前記制御ゲートの下面および内側面との間、および、前記浮遊ゲートと、前記制御ゲート線の下面との間には、それぞれ、インターポリ絶縁膜が介在配置されている、
ことを特徴とする。
基板側からソース領域、チャネル領域及びドレイン領域がこの順に形成された島状半導体と、
前記チャネル領域の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、
前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、
前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
前記浮遊ゲートと、前記制御ゲートの下面および内側面との間、および、前記浮遊ゲートと、前記制御ゲート線の下面との間には、それぞれ、インターポリ絶縁膜が介在配置されている、
ことを特徴とする。
前記浮遊ゲートの下方に位置するように前記基板上に配置され、かつ前記トンネル酸化膜およびインターポリ絶縁膜の少なくとも一方より厚さが厚い第１の絶縁膜をさらに備えていることが好ましい。
また、上記目的を達成するために、本発明の第２の観点の不揮発性半導体メモリの製造方法は、
島状半導体の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
基板の所定位置に形成されたソース線上に複数の前記島状半導体を形成する工程と、
隣接する前記島状半導体の間と前記ソース線上とに、絶縁膜を形成する工程と、
前記絶縁膜上に導電性材料を堆積することで、浮遊ゲート膜を形成する工程と、
前記浮遊ゲート膜上に、前記制御ゲート線が延びる所定方向に対して直交する方向に延びる溝を有するレジストを形成する工程と、
前記レジストを用い、前記浮遊ゲート膜を前記溝の下方領域かつ前記絶縁膜の上方にてエッチングによって分離し、前記島状半導体ごとに浮遊ゲートを形成する工程と、
隣接する前記島状半導体の２つの前記浮遊ゲートの上方に、前記島状半導体の外周を囲むように、前記島状半導体ごとに制御ゲートを形成する工程と、
隣接する前記島状半導体の前記制御ゲート同士を繋ぐ前記制御ゲート線を形成する工程と、を含む、
ことを特徴とする。
島状半導体の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
基板の所定位置に形成されたソース線上に複数の前記島状半導体を形成する工程と、
隣接する前記島状半導体の間と前記ソース線上とに、絶縁膜を形成する工程と、
前記絶縁膜上に導電性材料を堆積することで、浮遊ゲート膜を形成する工程と、
前記浮遊ゲート膜上に、前記制御ゲート線が延びる所定方向に対して直交する方向に延びる溝を有するレジストを形成する工程と、
前記レジストを用い、前記浮遊ゲート膜を前記溝の下方領域かつ前記絶縁膜の上方にてエッチングによって分離し、前記島状半導体ごとに浮遊ゲートを形成する工程と、
隣接する前記島状半導体の２つの前記浮遊ゲートの上方に、前記島状半導体の外周を囲むように、前記島状半導体ごとに制御ゲートを形成する工程と、
隣接する前記島状半導体の前記制御ゲート同士を繋ぐ前記制御ゲート線を形成する工程と、を含む、
ことを特徴とする。
本発明によれば、浮遊ゲートと制御ゲート間の容量を大きくすることができる、島状半導体を用いた構造を持つ不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法を提供することができる。
以下、本発明の実施の形態を図面を参照しながら説明する。なお、本発明は、以下に示す実施の形態によって限定されるものではない。
図１に、本発明の実施形態に係る不揮発性半導体メモリトランジスタの断面図を示す。
図１に示すように、この不揮発性半導体メモリトランジスタは、ソース領域３０３、チャネル領域３０４およびドレイン領域３０２が、基板側からこの順で形成されるとともに、円柱状の島状半導体３０１を構成している。さらに、不揮発性半導体メモリトランジスタは、チャネル領域３０４の外周を囲むように、トンネル絶縁膜３０５を間に介在させて配置された浮遊ゲート３０６と、浮遊ゲート３０６の外周を囲むように、インターポリ絶縁膜３０７を間に介在させて配置された制御ゲート３０８ａと、制御ゲート３０８ａに電気的に接続され、所定方向（図１の右方向）に延びる制御ゲート線３０８と、を備えている。
浮遊ゲート３０６と、制御ゲート３０８ａの下面および内側面との間、および、浮遊ゲート３０６と、制御ゲート線３０８の下面との間には、それぞれ、インターポリ絶縁膜３０７が介在配置されている。
図１に示すように、この不揮発性半導体メモリトランジスタは、ソース領域３０３、チャネル領域３０４およびドレイン領域３０２が、基板側からこの順で形成されるとともに、円柱状の島状半導体３０１を構成している。さらに、不揮発性半導体メモリトランジスタは、チャネル領域３０４の外周を囲むように、トンネル絶縁膜３０５を間に介在させて配置された浮遊ゲート３０６と、浮遊ゲート３０６の外周を囲むように、インターポリ絶縁膜３０７を間に介在させて配置された制御ゲート３０８ａと、制御ゲート３０８ａに電気的に接続され、所定方向（図１の右方向）に延びる制御ゲート線３０８と、を備えている。
浮遊ゲート３０６と、制御ゲート３０８ａの下面および内側面との間、および、浮遊ゲート３０６と、制御ゲート線３０８の下面との間には、それぞれ、インターポリ絶縁膜３０７が介在配置されている。
図１に示すように、浮遊ゲート３０６は、制御ゲート３０８ａの下面と対向する第１浮遊ゲート部３０６ｂと、制御ゲート線３０８の下面と対向する第２浮遊ゲート部３０６ｃとを備えている。この第１浮遊ゲート部３０６ｂおよび第２浮遊ゲート部３０６ｃによって、浮遊ゲート３０６と制御ゲート３０８間の容量（静電容量）を大きくすることができる。
図２（ａ）、図２（ｂ）、図２（ｃ）に、それぞれ、本実施形態に係る不揮発性半導体メモリの平面図、図２（ａ）のＸ−Ｘ’断面図、図２（ａ）のＹ−Ｙ’断面図を示す。
図２（ａ）および図２（ｂ）に示すように、この不揮発性半導体メモリは、図１に示した構造を有する不揮発性半導体メモリトランジスタ２０１、２０２、２０３が複数個（同図では３個）、シリコン基板１０１上の行列方向における複数の行方向に、それぞれ、一直線状、且つ、略等角度間隔で整列配置されてなるものである。
図２（ａ）〜図２（ｃ）に示す不揮発性半導体メモリにおいて、シリコン基板１０１上の行列方向における列方向の１列目には、不揮発性半導体メモリトランジスタ２０１が配置されている。
図２（ａ）、図２（ｂ）、図２（ｃ）に示すように、この不揮発性半導体メモリトランジスタ２０１では、ソース領域１２１、チャネル領域１２４およびドレイン領域１５６が、シリコン基板１０１側からこの順で形成されるとともに、島状半導体１１３を構成している。
不揮発性半導体メモリトランジスタ２０１は、チャネル領域１２４の外周を囲むように、かつ、当該チャネル領域１２４との間にトンネル絶縁膜１３２を介在させて配置された浮遊ゲート１３９と、浮遊ゲート１３９の外周を囲むように、かつ、当該浮遊ゲート１３９との間にインターポリ絶縁膜１４２を介在させた状態で配置された制御ゲート１５３ａと、を備えている。そして、制御ゲート１５３ａには、不揮発性半導体メモリトランジスタ２０１、２０２の間にて所定方向（図２（ｂ）の左右方向）に延びる制御ゲート線１５３が電気的に接続されている（図２（ｂ）では、制御ゲート１５３ａと制御ゲート線１５３とを一体的に示す）。
図２（ｂ）に示すように、浮遊ゲート１３９は、制御ゲート１５３ａの下面と対向する部分（図１の第１浮遊ゲート部３０６ｂに相当）と、制御ゲート線１５３の下面と対向する部分（図１の第２浮遊ゲート部３０６ｃに相当）とを備えている。
不揮発性半導体メモリトランジスタ２０１において、浮遊ゲート１３９の下面には、トンネル酸化膜１３２およびインターポリ絶縁膜１４２の厚さより厚い酸化膜（第１の絶縁膜）１２８が配置されている。ここでは、酸化膜１２８の厚さは、トンネル酸化膜１３２およびインターポリ絶縁膜１４２のいずれの厚さより厚い。しかしこれに限られず、酸化膜１２８は、トンネル酸化膜１３２およびインターポリ絶縁膜１４２の少なくとも一方の厚さより厚くとも構わない。
図２（ａ）〜図２（ｃ）に示す不揮発性半導体メモリにおいて、シリコン基板１０１上の行列方向における列方向の２列目には、不揮発性半導体メモリトランジスタ２０２が配置されている。
図２（ａ）、図２（ｂ）、図２（ｃ）に示すように、この不揮発性半導体メモリトランジスタ２０２では、ソース領域１２２、チャネル領域１２５およびドレイン領域１５７が、シリコン基板１０１側からこの順で形成されるとともに、島状半導体１１４を構成している。
不揮発性半導体メモリトランジスタ２０２は、チャネル領域１２５の外周を囲むように、かつ、当該チャネル領域１２５との間にトンネル絶縁膜１３３を介在させて配置された浮遊ゲート１４０と、浮遊ゲート１４０の外周を囲むように、かつ、当該浮遊ゲート１４０との間にインターポリ絶縁膜１４２を介在させた状態で配置された制御ゲート１５３ｂと、を備えている。そして、制御ゲート１５３ａには、不揮発性半導体メモリトランジスタ２０２、２０３の間にて所定方向（図２（ｂ）の左右方向）に延びる制御ゲート線１５３が電気的に接続されている（図１では、制御ゲート１５３ｂと制御ゲート線１５３とを一体的に示す）。
図２（ｂ）に示すように、浮遊ゲート１４０は、制御ゲート１５３ｂの下面と対向する部分（図１の第１浮遊ゲート部３０６ｂに相当）と、制御ゲート線１５３の下面と対向する部分（図１の第２浮遊ゲート部３０６ｃに相当）とを備えている。
不揮発性半導体メモリトランジスタ２０２において、浮遊ゲート１４０の下面には、トンネル酸化膜１３３およびインターポリ絶縁膜１４２の厚さより厚い酸化膜（第１の絶縁膜）１２８が配置されている。ここでは、酸化膜１２８の厚さは、トンネル酸化膜１３３およびインターポリ絶縁膜１４２のいずれの厚さより厚い。しかしこれに限られず、酸化膜１２８は、トンネル酸化膜１３３およびインターポリ絶縁膜１４２の少なくとも一方の厚さより厚くとも構わない。
図２（ａ）〜図２（ｃ）に示す不揮発性半導体メモリにおいて、シリコン基板１０１上の行列方向における列方向の３列目には、不揮発性半導体メモリトランジスタ２０３が配置されている。
図２（ａ）、図２（ｂ）、図２（ｃ）に示すように、この不揮発性半導体メモリトランジスタ２０３では、ソース領域１２３、チャネル領域１２６およびドレイン領域１５８が、シリコン基板１０１側からこの順で形成されるとともに、島状半導体１１５を構成している。
不揮発性半導体メモリトランジスタ２０３は、チャネル領域１２６の外周を囲むように、かつ、当該チャネル領域１２６との間にトンネル絶縁膜１３４を介在させて配置された浮遊ゲート１４１と、浮遊ゲート１４１の外周を囲むように、かつ、当該浮遊ゲート１４１との間にインターポリ絶縁膜１４２を介在させた状態で配置された制御ゲート１５３ｃと、を備えている。そして、制御ゲート１５３ａには、所定方向（図２（ｂ）の左右方向）に延びる制御ゲート線１５３が電気的に接続されている（図１では、制御ゲート１５３ｃと制御ゲート線１５３とを一体的に示す）。
図２（ｂ）に示すように、浮遊ゲート１４１は、制御ゲート１５３ｃの下面と対向する部分（図１の第１浮遊ゲート部３０６ｂに相当）と、制御ゲート線１５３の下面と対向する部分（図１の第２浮遊ゲート部３０６ｃに相当）とを備えている。
不揮発性半導体メモリトランジスタ２０３において、浮遊ゲート１４１の下面には、トンネル酸化膜１３４およびインターポリ絶縁膜１４２の厚さより厚い酸化膜（第１の絶縁膜）１２８が配置されている。ここでは、酸化膜１２８の厚さは、トンネル酸化膜１３４およびインターポリ絶縁膜１４２のいずれの厚さより厚い。しかしこれに限られず、酸化膜１２８は、トンネル酸化膜１３４およびインターポリ絶縁膜１４２の少なくとも一方の厚さより厚くとも構わない。
図２（ａ）〜図２（ｃ）に示す不揮発性半導体メモリにおいて、不揮発性半導体メモリトランジスタ２０１、２０２、２０３のソース領域１２１、１２２、１２３は、それぞれ、不揮発性半導体メモリトランジスタ２０１、２０２、２０３の島状半導体１１３、１１４、１１５の下方部位に形成されるとともに、シリコン基板１０１上のソース線１２０に電気的に接続されている。また、不揮発性半導体メモリトランジスタ２０１、２０２、２０３のドレイン領域１５６、１５７、１５８は、コンタクト１７６、１７７、１７８を介して、ビット線１８３、１８４、１８５に接続されている。
図２（ａ）〜図２（ｃ）に示すにように、制御ゲート線１５３は、隣接する島状半導体１１３、１１４、１１５の制御ゲート１５３ａ、１５３ｂ、１５３ｃ同士を繋ぐように所定方向に延びている。
以下に、本発明の実施形態に係る不揮発性半導体メモリが備えるメモリセルアレイの構造を形成するための製造工程の一例を、図３〜図４５を参照して説明する。
図３（ａ）〜図３（ｃ）を参照して、シリコン基板１０１上に、酸化膜１０２を成膜する。その後、酸化膜１０２の上から窒化膜１０３を堆積する。
続いて、図４（ａ）〜図４（ｃ）を参照して、窒化膜１０３上の所定位置に、島状半導体１１３、１１４、１１５（図２（ａ）〜図２（ｃ）を参照）を形成するためのレジスト１０４、１０５、１０６を形成する。
続いて、図５（ａ）〜図５（ｃ）を参照して、反応性イオンエッチング（ＲＩＥ）により、レジスト１０４、１０５、１０６をマスクとして、窒化膜１０３、酸化膜１０２をエッチングする。これにより、シリコン基板１０１上に、窒化膜１０７および酸化膜１１０からなるハードマスク、窒化膜１０８および酸化膜１１１からなるハードマスク、窒化膜１０９および酸化膜１１２からなるハードマスク、をそれぞれ形成する。
続いて、図６（ａ）〜図６（ｃ）を参照して、さらに反応性イオンエッチングにより、レジスト１０４、１０５、１０６をマスクとして、シリコン基板１０１をエッチングし、島状半導体１１３、１１４、１１５を形成する。
続いて、図７（ａ）〜図７（ｃ）を参照して、レジスト１０４、１０５、１０６を剥離する。
続いて、図８（ａ）〜図８（ｃ）を参照して、島状半導体１１３、１１４、１１５の外周壁面および島状半導体１１３、１１４、１１５間の底面に、酸化膜１１６を堆積する。
続いて、図９（ａ）〜図９（ｃ）を参照して、酸化膜１１６をエッチングし、島状半導体１１３、１１４、１１５の外周壁面に、酸化膜サイドウォール１１７、１１８、１１９を形成する。
続いて、図１０（ａ）〜図１０（ｃ）を参照して、シリコン基板１０１にヒ素（矢印Ａｓ参照）を注入し、シリコン基板１０１表面に、ｎ型（第２導電型）半導体であるソース線１２０を形成するとともに、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の下方部位に、ソース線１２０といずれも電気的に接続されるように、ソース領域１２１、１２２、１２３を形成する。このとき、チャネル領域１２４、１２５、１２６が、それぞれ、ソース領域１２１、１２２、１２３と、窒化膜１０７および酸化膜１１０、窒化膜１０８および酸化膜１１１、窒化膜１０９および酸化膜１１２との間に形成される。
続いて、図１１（ａ）〜図１１（ｃ）を参照して、酸化膜サイドウォール１１７、１１８、１１９をエッチングにより除去する。
続いて、図１２（ａ）〜図１２（ｃ）を参照して、ソース線１２０上、および、窒化膜１０７、１０８、１０９上には厚さが厚くなるように、かつ、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の外周壁面には厚さが薄くなるように、酸化膜１２７を堆積する。
続いて、図１３（ａ）〜図１３（ｃ）を参照して、等方性エッチングにより、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の外周壁面に堆積した酸化膜１２７をエッチングする。これにより、島状半導体１１３、１１４、１１５の外周壁面の酸化膜１２７をエッチングにより除去した後も、隣接する島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の間とソース線１２０上に絶縁膜である酸化膜１２８が残存する。そして、窒化膜１０７、１０８、１０９上に、それぞれ、酸化膜１２９、１３０、１３１が円盤状に残存する。このように酸化膜１２７が酸化膜１２９、１３０、１３１として残存するのは、図１２（ａ）〜図１２（ｃ）を参照して、ソース線１２０上、および、窒化膜１０７、１０８、１０９上には厚さが厚くなるように酸化膜１２７を堆積するとともに、島状半導体１１３、１１４、１１５の外周壁面には厚さが薄くなるように酸化膜１２７を堆積するとともに、この酸化膜１２７をどの方向にも同じ速さでエッチングが進む等方性エッチングを用いたためである。そして、このソース線１２０上に残った酸化膜１２８は、得られる不揮発性半導体メモリトランジスタ２０１、２０２、２０３において、それぞれ、第１の絶縁膜１２８（図２（ｂ）〜図２（ｃ）参照）となり、浮遊ゲート１３９、１４０、１４１とソース線１２０との間の容量の低減に寄与するようになる。
続いて、図１４（ａ）〜図１４（ｃ）を参照して、ゲート酸化を行い、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の外周壁面に、トンネル絶縁膜１３２、１３３、１３４を形成する。
続いて、図１５（ａ）〜図１５（ｃ）を参照して、浮遊ゲートとなるポリシリコン１３５をポリシリコンなどの導電性材料を用いて堆積する。
続いて、図１６（ａ）〜図１６（ｃ）を参照して、互いに隣接する島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）をそれぞれ覆うように、レジスト１３６、１３７、１３８を形成する。レジスト１３６、１３７、１３８は、それぞれ、レジスト１３６、１３７、１３８の間に配置されるとともに、制御ゲート線１５３が延びる所定方向（図１６（ｂ）の左右方向）に対して直交する方向に延びる溝を備えている。制御ゲート線１５３は、隣接する島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の制御ゲート１５３ａ、１５３ｂ、１５３ｃ同士を繋ぐように所定方向に延びている（図２（ａ）〜図２（ｃ）を参照）。
続いて、図１７（ａ）〜図１７（ｃ）を参照して、レジスト１３６、１３７、１３８をマスクとして用い、ポリシリコン１３５をエッチングによって上記溝の下方領域であって酸化膜１２８上にて分離し、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）ごとに浮遊ゲート１３９、１４０、１４１を形成する。
続いて、図１８（ａ）〜図１８（ｃ）を参照して、レジスト１３６、１３７、１３８を剥離する。
続いて、図１９（ａ）〜図１９（ｃ）を参照して、ソース線１２０上の酸化膜１２８、浮遊ゲート１３９、１４０、１４１、および、酸化膜１２９、１３０、１３１上から、インターポリ絶縁膜１４２を形成する。その後、インターポリ絶縁膜１４２上にポリシリコン１４３を堆積し、ＣＭＰ（Chemical Mechanical Polishing；化学機械研磨）により平坦化を行い、酸化膜１２９、１３０、１３１の先端部を露出させる。ここで、インターポリ絶縁膜１４２は、酸化膜、酸化膜、窒化膜、酸化膜の積層構造、高誘電体膜のいずれから形成されていてもよい。
続いて、図２０（ａ）〜図２０（ｃ）を参照して、酸化膜１２９、１３０、１３１をエッチングにより除去する。
続いて、図２１（ａ）〜図２１（ｃ）を参照して、ポリシリコン１４３をエッチングして所定深さまでエッチバックする。
続いて、図２２（ａ）〜図２２（ｃ）を参照して、インターポリ絶縁膜１４２の露出している部分をエッチングにより除去する。
続いて、図２３（ａ）〜図２３（ｃ）を参照して、浮遊ゲート１３９、１４０、１４１の露出している部分と、ポリシリコン１４３の一部をエッチングにより除去する。このエッチングにより、得られる不揮発性半導体メモリトランジスタ２０１、２０２、２０３のゲート長が決定される。
続いて、図２４（ａ）〜図２４（ｃ）を参照して、酸化膜１４４を堆積する。その後、酸化膜１４４上から窒化膜１４５を堆積する。
続いて、図２５（ａ）〜図２５（ｃ）を参照して、異方性エッチングにより、窒化膜１４５、酸化膜１４４をエッチングする。そして、窒化膜１４５および酸化膜１４４（図２４（ａ）〜図２４（ｃ）を参照）を、島状半導体１１３、１１４、１１５、トンネル絶縁膜１３２、１３３、１３４、並びに、窒化膜１０７および酸化膜１１０、窒化膜１０８および酸化膜１１１、窒化膜１０９および酸化膜１１２の外周壁面に、サイドウォール状に残存させる。これにより、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）ごとに、それぞれ、窒化膜１４６および酸化膜１４９からなる絶縁膜サイドウォール５０１、窒化膜１４７および酸化膜１５０からなる絶縁膜サイドウォール５０２、窒化膜１４８および酸化膜１５１からなる絶縁膜サイドウォール５０３が形成される。
続いて、図２６（ａ）〜図２６（ｃ）を参照して、絶縁膜サイドウォール５０１、５０２、５０３、および、窒化膜１０７、１０８、１０９を覆うように、図２６（ａ）、図２６（ｂ）の左右方向に延びるように、制御ゲート線１５３を形成するためのレジスト１５２を形成する。
続いて、図２７（ａ）〜図２７（ｃ）を参照して、絶縁膜サイドウォール５０１、５０２、５０３、レジスト１５２をマスクとして用い、ポリシリコン１４３、インターポリ絶縁膜１４２、浮遊ゲート１３９、１４０、１４１をエッチングすることで、制御ゲート１５３ａ、１５３ｂ、１５３ｃ及び制御ゲート線１５３を形成する。すると、得られる不揮発性半導体メモリトランジスタ２０１、２０２、２０３において、浮遊ゲート１３９、１４０、１４１が、制御ゲート１５３ａ、１５３ｂ、１５３ｃの下面と対向する部分と、制御ゲート線１５３の下面と対向する部分とを備える構造が形成される。
続いて、図２８（ａ）〜図２８（ｃ）を参照して、酸化膜１２８の露出部分をエッチングし、第１の絶縁膜１２８を形成する。
続いて、図２９（ａ）〜図２９（ｃ）を参照して、レジスト１５２を剥離し、制御ゲート線１５３、浮遊ゲート１３９、１４０、１４１、ソース線１２０の各表層部の酸化を行い、制御ゲート１５３、浮遊ゲート１３９、１４０、１４１上に酸化膜１５４を、ソース線１２０上に酸化膜１５５を形成する。
続いて、図３０（ａ）〜図３０（ｃ）を参照して、窒化膜１０７、１０８、１０９、窒化膜１４６、１４７、１４８を剥離する。
続いて、図３１（ａ）〜図３２（ｃ）を参照して、酸化膜１１０、１１１、１１２、酸化膜１４９、１５０、１５１、酸化膜１５４、１５５、トンネル絶縁膜１３２、１３３、１３４を剥離し、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）のチャネル領域１２４、１２５、１２６を露出させる。
続いて、図３２（ａ）〜図３２（ｃ）を参照して、島状半導体１１３、１１４、１１５のチャネル領域１２４、１２５、１２６の上層部にヒ素（矢印Ａｓ参照）を注入し、ｎ型半導体であるドレイン領域１５６、１５７、１５８を形成する。
続いて、図３３（ａ）〜図３３（ｃ）を参照して、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）、および、ソース線１２０を覆うように、窒化膜１５９を堆積する。
続いて、図３４（ａ）〜図３４（ｃ）を参照して、窒化膜１５９をエッチングし、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）の側壁と制御ゲート線１５３の側壁にサイドウォール状に残存させ、窒化膜サイドウォール１６０、１６１、１６２、１６３を形成する。
続いて、図３５（ａ）〜図３５（ｃ）を参照して、低抵抗化のため、金属材料を用いて島状半導体１１３、１１４、１１５、制御ゲート線１５３、ソース線１２０にシリサイド工程を施し、金属半導体化合物１６４、１６５、１６６、１６７、１６８、１６９を形成する。
続いて、図３６（ａ）〜図３６（ｃ）を参照して、島状半導体１１３、１１４、１１５及び窒化膜サイドウォール１６０、１６１、１６２、１６３を覆うように、絶縁性材料を用いてコンタクトストッパ１７０を堆積するとともに、さらにその上層に層間膜１７１を堆積した後、ＣＭＰにより平坦化する。
続いて、図３７（ａ）〜図３７（ｃ）を参照して、層間膜１７１上の所定位置に、コンタクト孔１７３、１７４、１７５（図３８（ａ）〜図３８（ｃ）参照）の形成のためのレジスト１７２を形成する。
続いて、図３８（ａ）〜図３８（ｃ）を参照して、レジスト１７２をマスクとして、層間膜１７１をエッチングし、コンタクト孔１７３、１７４、１７５を形成し、コンタクトストッパ１７０の表面を露出させる。
続いて、図３９（ａ）〜図３９（ｃ）を参照して、レジスト１７２を剥離する。
続いて、図４０（ａ）〜図４０（ｃ）を参照して、コンタクト孔１７３、１７４、１７５の底部に位置するコンタクトストッパ１７０をエッチングにより除去する。
続いて、図４１（ａ）〜図４１（ｃ）を参照して、コンタクト孔１７３、１７４、１７５内に、導電性物質を用いてコンタクト１７６、１７７、１７８を形成し、島状半導体１１３、１１４、１１５（図９（ａ）〜図９（ｃ）を参照）のドレイン領域１５６、１５７、１５８と電気的に接続する。
続いて、図４２（ａ）〜図４２（ｃ）を参照して、金属材料を用い、層間膜１７１、および、コンタクト１７６、１７７、１７８上にメタル１７９を堆積する。
続いて、図４３（ａ）〜図４３（ｃ）を参照して、メタル１７９上に、得られる不揮発性半導体メモリトランジスタ２０１、２０２、２０３のビット線１８３、１８４、１８５の形成のためのレジスト１８０、１８１、１８２を形成する。
続いて、図４４（ａ）〜図４４（ｃ）を参照して、レジスト１８０、１８２、１８３をマスクとして用い、メタル１７９をエッチングし、ビット線１８３、１８４、１８５を形成する。
続いて、図４５（ａ）〜図４５（ｃ）を参照して、レジスト１８０、１８１、１８２を剥離する。これにより、図２（ａ）〜図２（ｃ）に示す不揮発性半導体メモリが完成する。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
１０１．シリコン基板
１０２．酸化膜
１０３．窒化膜
１０４．レジスト
１０５．レジスト
１０６．レジスト
１０７．窒化膜
１０８．窒化膜
１０９．窒化膜
１１０．酸化膜
１１１．酸化膜
１１２．酸化膜
１１３．島状半導体
１１４．島状半導体
１１５．島状半導体
１１６．酸化膜
１１７．酸化膜サイドウォール
１１８．酸化膜サイドウォール
１１９．酸化膜サイドウォール
１２０．ソース線
１２１．ソース領域
１２２．ソース領域
１２３．ソース領域
１２４．チャネル領域
１２５．チャネル領域
１２６．チャネル領域
１２７．酸化膜
１２８．第１の絶縁膜、酸化膜
１２９．酸化膜
１３０．酸化膜
１３１．酸化膜
１３２．トンネル絶縁膜
１３３．トンネル絶縁膜
１３４．トンネル絶縁膜
１３５．ポリシリコン
１３６．レジスト
１３７．レジスト
１３８．レジスト
１３９．浮遊ゲート
１４０．浮遊ゲート
１４１．浮遊ゲート
１４２．インターポリ絶縁膜
１４３．ポリシリコン
１４４．酸化膜
１４５．窒化膜
１４６．窒化膜
１４７．窒化膜
１４８．窒化膜
１４９．酸化膜
１５０．酸化膜
１５１．酸化膜
１５２．レジスト
１５３．制御ゲート線
１５３ａ．制御ゲート
１５３ｂ．制御ゲート
１５３ｃ．制御ゲート
１５４．酸化膜
１５５．酸化膜
１５６．ドレイン領域
１５７．ドレイン領域
１５８．ドレイン領域
１５９．窒化膜
１６０．窒化膜サイドウォール
１６１．窒化膜サイドウォール
１６２．窒化膜サイドウォール
１６３．窒化膜サイドウォール
１６４．金属半導体化合物
１６５．金属半導体化合物
１６６．金属半導体化合物
１６７．金属半導体化合物
１６８．金属半導体化合物
１６９．金属半導体化合物
１７０．コンタクトストッパ
１７１．層間膜
１７２．レジスト
１７３．コンタクト孔
１７４．コンタクト孔
１７５．コンタクト孔
１７６．コンタクト
１７７．コンタクト
１７８．コンタクト
１７９．メタル
１８０．レジスト
１８１．レジスト
１８２．レジスト
１８３．ビット線
１８４．ビット線
１８５．ビット線
２０１．不揮発性半導体メモリトランジスタ
２０２．不揮発性半導体メモリトランジスタ
２０３．不揮発性半導体メモリトランジスタ
３０１．島状半導体
３０２．ドレイン領域
３０３．ソース領域
３０４．チャネル領域
３０５．トンネル絶縁膜
３０６．浮遊ゲート
３０６ｂ．第１浮遊ゲート部
３０６ｃ．第２浮遊ゲート部
３０７．インターポリ絶縁膜
３０８．制御ゲート線
３０８ａ．制御ゲート
５０１．絶縁膜サイドウォール
５０２．絶縁膜サイドウォール
５０３．絶縁膜サイドウォール
１０２．酸化膜
１０３．窒化膜
１０４．レジスト
１０５．レジスト
１０６．レジスト
１０７．窒化膜
１０８．窒化膜
１０９．窒化膜
１１０．酸化膜
１１１．酸化膜
１１２．酸化膜
１１３．島状半導体
１１４．島状半導体
１１５．島状半導体
１１６．酸化膜
１１７．酸化膜サイドウォール
１１８．酸化膜サイドウォール
１１９．酸化膜サイドウォール
１２０．ソース線
１２１．ソース領域
１２２．ソース領域
１２３．ソース領域
１２４．チャネル領域
１２５．チャネル領域
１２６．チャネル領域
１２７．酸化膜
１２８．第１の絶縁膜、酸化膜
１２９．酸化膜
１３０．酸化膜
１３１．酸化膜
１３２．トンネル絶縁膜
１３３．トンネル絶縁膜
１３４．トンネル絶縁膜
１３５．ポリシリコン
１３６．レジスト
１３７．レジスト
１３８．レジスト
１３９．浮遊ゲート
１４０．浮遊ゲート
１４１．浮遊ゲート
１４２．インターポリ絶縁膜
１４３．ポリシリコン
１４４．酸化膜
１４５．窒化膜
１４６．窒化膜
１４７．窒化膜
１４８．窒化膜
１４９．酸化膜
１５０．酸化膜
１５１．酸化膜
１５２．レジスト
１５３．制御ゲート線
１５３ａ．制御ゲート
１５３ｂ．制御ゲート
１５３ｃ．制御ゲート
１５４．酸化膜
１５５．酸化膜
１５６．ドレイン領域
１５７．ドレイン領域
１５８．ドレイン領域
１５９．窒化膜
１６０．窒化膜サイドウォール
１６１．窒化膜サイドウォール
１６２．窒化膜サイドウォール
１６３．窒化膜サイドウォール
１６４．金属半導体化合物
１６５．金属半導体化合物
１６６．金属半導体化合物
１６７．金属半導体化合物
１６８．金属半導体化合物
１６９．金属半導体化合物
１７０．コンタクトストッパ
１７１．層間膜
１７２．レジスト
１７３．コンタクト孔
１７４．コンタクト孔
１７５．コンタクト孔
１７６．コンタクト
１７７．コンタクト
１７８．コンタクト
１７９．メタル
１８０．レジスト
１８１．レジスト
１８２．レジスト
１８３．ビット線
１８４．ビット線
１８５．ビット線
２０１．不揮発性半導体メモリトランジスタ
２０２．不揮発性半導体メモリトランジスタ
２０３．不揮発性半導体メモリトランジスタ
３０１．島状半導体
３０２．ドレイン領域
３０３．ソース領域
３０４．チャネル領域
３０５．トンネル絶縁膜
３０６．浮遊ゲート
３０６ｂ．第１浮遊ゲート部
３０６ｃ．第２浮遊ゲート部
３０７．インターポリ絶縁膜
３０８．制御ゲート線
３０８ａ．制御ゲート
５０１．絶縁膜サイドウォール
５０２．絶縁膜サイドウォール
５０３．絶縁膜サイドウォール
Claims (3)
- 基板側からソース領域、チャネル領域及びドレイン領域がこの順に形成された島状半導体と、
前記チャネル領域の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、
前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、
前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備え、
前記浮遊ゲートと、前記制御ゲートの下面および内側面との間、および、前記浮遊ゲートと、前記制御ゲート線の下面との間には、それぞれ、インターポリ絶縁膜が介在配置されていることを特徴とする不揮発性半導体メモリトランジスタ。 - 前記浮遊ゲートの下方に位置するように前記基板上に配置され、かつ前記トンネル酸化膜およびインターポリ絶縁膜の少なくとも一方より厚さが厚い第１の絶縁膜をさらに備えていることを特徴とする請求項１に記載の不揮発性半導体メモリトランジスタ。
- 島状半導体の外周を囲むように、トンネル絶縁膜を間に介在させて配置された浮遊ゲートと、前記浮遊ゲートの外周を囲むように、インターポリ絶縁膜を間に介在させて配置された制御ゲートと、前記制御ゲートに電気的に接続され、所定方向に延びる制御ゲート線と、を備える不揮発性半導体メモリの製造方法であって、
基板の所定位置に形成されたソース線上に複数の前記島状半導体を形成する工程と、
隣接する前記島状半導体の間と前記ソース線上とに、絶縁膜を形成する工程と、
前記絶縁膜上に導電性材料を堆積することで、浮遊ゲート膜を形成する工程と、
前記浮遊ゲート膜上に、前記制御ゲート線が延びる所定方向に対して直交する方向に延びる溝を有するレジストを形成する工程と、
前記レジストを用い、前記浮遊ゲート膜を前記溝の下方領域かつ前記絶縁膜の上方にてエッチングによって分離し、前記島状半導体ごとに浮遊ゲートを形成する工程と、
隣接する前記島状半導体の２つの前記浮遊ゲートの上方に、前記島状半導体の外周を囲むように、前記島状半導体ごとに制御ゲートを形成する工程と、
隣接する前記島状半導体の前記制御ゲート同士を繋ぐ前記制御ゲート線を形成する工程と、を含む不揮発性半導体メモリの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010168148A JP5209674B2 (ja) | 2010-07-27 | 2010-07-27 | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
| KR1020110045565A KR101173454B1 (ko) | 2010-07-27 | 2011-05-16 | 불휘발성 반도체 메모리 트랜지스터, 및 불휘발성 반도체 메모리의 제조 방법 |
| TW100120329A TWI415252B (zh) | 2010-07-27 | 2011-06-10 | 非揮發性半導體記憶體電晶體，及非揮發性半導體記憶體之製造方法 |
| CN201110165336.XA CN102347370B (zh) | 2010-07-27 | 2011-06-13 | 非易失性半导体存储器晶体管及非易失性半导体存储器的制造方法 |
| US13/163,319 US8471327B2 (en) | 2010-07-27 | 2011-06-17 | Nonvolatile semiconductor memory transistor and method for manufacturing nonvolatile semiconductor memory |
| US13/898,982 US9159813B2 (en) | 2010-07-27 | 2013-05-21 | Nonvolatile semiconductor memory transistor and method for manufacturing nonvolatile semiconductor memory |
| US14/837,615 US9312396B2 (en) | 2010-07-27 | 2015-08-27 | Nonvolatile semiconductor memory transistor and method for manufacturing nonvolatile semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010168148A JP5209674B2 (ja) | 2010-07-27 | 2010-07-27 | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012028678A true JP2012028678A (ja) | 2012-02-09 |
| JP5209674B2 JP5209674B2 (ja) | 2013-06-12 |
Family
ID=45525851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010168148A Active JP5209674B2 (ja) | 2010-07-27 | 2010-07-27 | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US8471327B2 (ja) |
| JP (1) | JP5209674B2 (ja) |
| KR (1) | KR101173454B1 (ja) |
| CN (1) | CN102347370B (ja) |
| TW (1) | TWI415252B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014038058A1 (ja) * | 2012-09-07 | 2014-03-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、および、半導体装置の製造方法 |
| US9041092B2 (en) | 2012-09-07 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device and method for producing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5209674B2 (ja) * | 2010-07-27 | 2013-06-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
| CN105552032B (zh) * | 2014-11-03 | 2018-08-24 | 旺宏电子股份有限公司 | 存储元件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251710A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体記憶装置 |
| JP2000277712A (ja) * | 1999-03-19 | 2000-10-06 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2003068886A (ja) * | 2001-06-22 | 2003-03-07 | Fujio Masuoka | 半導体記憶装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312490B2 (en) * | 2005-03-31 | 2007-12-25 | Intel Corporation | Vertical memory device and method |
| JP5088465B2 (ja) * | 2006-07-12 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリ |
| JP2008277694A (ja) * | 2007-05-07 | 2008-11-13 | Toshiba Corp | 半導体装置 |
| KR100866966B1 (ko) * | 2007-05-10 | 2008-11-06 | 삼성전자주식회사 | 비휘발성 메모리 소자, 그 제조 방법 및 반도체 패키지 |
| JP5209674B2 (ja) * | 2010-07-27 | 2013-06-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 |
-
2010
- 2010-07-27 JP JP2010168148A patent/JP5209674B2/ja active Active
-
2011
- 2011-05-16 KR KR1020110045565A patent/KR101173454B1/ko active IP Right Grant
- 2011-06-10 TW TW100120329A patent/TWI415252B/zh not_active IP Right Cessation
- 2011-06-13 CN CN201110165336.XA patent/CN102347370B/zh active Active
- 2011-06-17 US US13/163,319 patent/US8471327B2/en active Active
-
2013
- 2013-05-21 US US13/898,982 patent/US9159813B2/en active Active
-
2015
- 2015-08-27 US US14/837,615 patent/US9312396B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251710A (ja) * | 1991-10-22 | 1993-09-28 | Oki Electric Ind Co Ltd | Ｍｏｓ型半導体記憶装置 |
| JP2000277712A (ja) * | 1999-03-19 | 2000-10-06 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2003068886A (ja) * | 2001-06-22 | 2003-03-07 | Fujio Masuoka | 半導体記憶装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014038058A1 (ja) * | 2012-09-07 | 2014-03-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置、および、半導体装置の製造方法 |
| JP5612236B2 (ja) * | 2012-09-07 | 2014-10-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置、および、半導体装置の製造方法 |
| US9041092B2 (en) | 2012-09-07 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device and method for producing the same |
| US9236390B2 (en) | 2012-09-07 | 2016-01-12 | Unisantis Electronics Singapore Ptd. Ltd. | Semiconductor device and method for producing the same |
| US9379125B2 (en) | 2012-09-07 | 2016-06-28 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device with a pillar-shaped semiconductor layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130252389A1 (en) | 2013-09-26 |
| US20150364608A1 (en) | 2015-12-17 |
| US9312396B2 (en) | 2016-04-12 |
| CN102347370A (zh) | 2012-02-08 |
| US9159813B2 (en) | 2015-10-13 |
| US20120025291A1 (en) | 2012-02-02 |
| CN102347370B (zh) | 2014-08-20 |
| TWI415252B (zh) | 2013-11-11 |
| KR20120010955A (ko) | 2012-02-06 |
| US8471327B2 (en) | 2013-06-25 |
| KR101173454B1 (ko) | 2012-08-13 |
| TW201205788A (en) | 2012-02-01 |
| JP5209674B2 (ja) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5085688B2 (ja) | 不揮発性半導体メモリトランジスタ、不揮発性半導体メモリ、および、不揮発性半導体メモリの製造方法 | |
| JP5086558B2 (ja) | 半導体装置およびその製造方法 | |
| JP5389074B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| TWI390713B (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
| US9312396B2 (en) | Nonvolatile semiconductor memory transistor and method for manufacturing nonvolatile semiconductor memory | |
| JP5209677B2 (ja) | 不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法 | |
| JP5801341B2 (ja) | 半導体メモリ | |
| US9252150B1 (en) | High endurance non-volatile memory cell | |
| JP6786440B2 (ja) | 半導体装置およびその製造方法 | |
| JP7117223B2 (ja) | 半導体装置の製造方法 | |
| US20070147123A1 (en) | Split gate type non-volatile memory device and method of manufacturing the same | |
| JP2022082914A (ja) | 半導体装置およびその製造方法 | |
| JP2013110265A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2013110344A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5209674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |