JP2012023474A - 位相補正回路 - Google Patents

Abstract

【課題】外部水平同期信号の入力状態が変化したときに、内部水平同期信号の位相を短時間で補正することのできる位相補正回路を提供する。
【解決手段】実施形態の位相補正回路は、入力状態変化検出部１が、外部水平同期信号ＨＳの入力状態の変化を検出し、カウント値設定部２が、入力状態変化検出部１により外部水平同期信号ＨＳの入力状態の変化が検出されたときに、同期カウンタ１０１に所望の値を設定する。
【選択図】 図１

Description

本発明の実施形態は、位相補正回路に関する。

内部で発生させた内部水平同期信号を用いて入力映像信号の処理を行う映像信号処理装置では、内部水平同期信号の位相を入力映像信号に含まれる外部水平同期信号の位相に合わせる必要がある。そのため、内部水平同期信号と外部水平同期信号の位相差を検出し、内部水平同期信号の位相を補正することが行われる。

従来、水平周期基準値にもとづいて動作する同期カウンタから出力される内部水平同期信号の位相補正を行う位相補正回路として、同期カウンタから出力される位相基準信号と外部水平同期信号との位相差を検出し、この位相差に比例した比例系補正値および位相差の積分値に応じた積分系補正値により上述の水平周期基準値を補正する位相補正回路が使用されている。

このような位相補正回路では、比例系補正値により内部水平同期信号と外部水平同期信号の位相誤差が補正され、積分系補正値により内部水平同期信号と外部水平同期信号の周波数誤差が補正される。

しかしながら、この従来の位相補正回路では、映像信号が無信号状態から入力される場合、または、同期の異なる複数の映像信号が切り替えて入力される場合、内部水平同期信号の位相の補正に多くの時間を要する。そのため、内部水平同期信号の位相が安定するまでは、映像信号にズレが生じ、その期間の映像信号を使用することができない、という問題が発生していた。

特開２００７−２８８３８７号公報

そこで、本発明の目的は、外部水平同期信号の入力状態が変化したときに、内部水平同期信号の位相を短時間で補正することのできる位相補正回路を提供することにある。

実施形態の位相補正回路は、入力状態変化検出手段が、外部水平同期信号の入力状態の変化を検出し、カウント値設定手段が、前記入力状態変化検出手段により前記外部水平同期信号の入力状態の変化が検出されたときに、同期カウンタに所望の値を設定する。

本発明の実施例１に係る位相補正回路の構成の例を示すブロック図。 位相差算出部の動作説明図。 実施例１の位相補正回路の動作説明図。 本発明の実施例２に係る位相補正回路の構成の例を示すブロック図。 実施例２の保持部の構成の例を示すブロック図。 実施例２の位相補正回路の動作説明図。 本発明の実施例３に係る位相補正回路の構成の例を示すブロック図。 実施例３のカウント値保持部の構成の例を示すブロック図。 実施例３の位相補正回路の動作説明図。

以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。

図１は、本発明の実施例１に係る位相補正回路の構成の例を示すブロック図である。

本実施例の位相補正回路は、その基本的な構成として、従来と同様、内部水平同期信号生成用信号および位相差基準信号を生成する同期カウンタ１０１と、外部水平同期信号ＨＳと上述の位相差基準信号との位相差を算出する位相差算出部１０２と、位相差算出部１０２により算出された位相差に比例した比例系補正値Ｈ１を生成する比例系補正値生成部１０３と、上述の位相差の積分値に応じた積分系補正値Ｈ２を生成する積分系補正値生成部１０４と、比例系補正値Ｈ１と積分系補正値Ｈ２を加算した値で同期カウンタ１０１のカウント増分を変化させるカウント増分変更部１０５と、を有する。

ここで、比例系補正値生成部１０３は、入力された位相差に重み付け係数Ｋ１により重み付けを行う乗算器１０３１を有し、積分系補正値生成部１０４は、入力された位相差に重み付け係数Ｋ２により重み付けを行う乗算器１０４１と、積分器を構成する加算器１０４２および保持回路１０４３を有し、カウント増分変更部１０５は、比例系補正値Ｈ１と積分系補正値Ｈ２を加算する加算器１０５１と、加算器１０５１の出力をカウント増分基準値Ｂ０に加算する加算器１０５２を有する。

位相差算出部１０２は、図２に示すように、同期カウンタ１０１のカウント周期を1周期とする位相差基準信号の極性変化点にて外部水平同期信号ＨＳを符号反転させ、その符号反転させた信号を積分した値にもとづいて、外部水平同期信号ＨＳと位相差基準信号の位相差を算出する。

外部水平同期信号ＨＳと位相差基準信号の位相が一致しているときは、積分値は“０”となるが、外部水平同期信号ＨＳに対して、位相差基準信号の位相が進んでいるときは、積分値は“負”となり、位相差基準信号の位相が遅れているときは、積分値は“正”となる。また、その積分値は位相差が大きいほど大きくなる。

そこで、位相差算出部１０２は、この積分値にもとづいて、外部水平同期信号ＨＳと位相差基準信号の位相差の量を算出する。

図１に戻って、本実施例の位相補正回路は、その特徴的な構成として、外部水平同期信号ＨＳの入力状態の変化を検出する入力状態変化検出部１と、入力状態変化検出部１により外部水平同期信号ＨＳの入力状態の変化が検出されたときに、初期設定値を同期カウンタ１０１に設定するカウント値設定部２と、を備える。

入力状態変化検出部１は、外部水平同期信号ＨＳの入力の開始（例えば、無信号状態からの復帰など）を検出する入力開始検出回路１１と、外部水平同期信号ＨＳの立ち上りエッジを検出する立ち上りエッジ検出回路１２とを有し、入力開始直後の外部水平同期信号ＨＳの立ち上りエッジで、カウンタセット信号ＣＳを出力する。

次に、図３を用いて本実施例の動作について説明する。

図３に示すように、無信号状態から外部水平同期信号ＨＳの入力が復帰すると、入力開始検出回路１１が、外部水平同期信号ＨＳの入力の開始を検出する。続いて、立ち上りエッジ検出回路１２が、外部水平同期信号ＨＳの立ち上りエッジを検出すると、入力状態変化検出部１は、カウンタセット信号ＣＳを出力する。

このカウンタセット信号ＣＳの出力を受けて、カウント値設定部２は、同期カウンタ１０１に初期設定値を設定する。これにより、同期カウンタ１０１のカウント値の変化は、波形イメージで示すと、図３に破線で示した参照波形から、実線で示す波形へと変化する。

それに伴い、同期カウンタ１０１から出力される位相差基準信号の出力周期も変化する。その結果、外部水平同期信号ＨＳと位相差基準信号との位相差が、参照波形のままであればφ１であったはずのものが、実際にはφ０となり、位相差が小さくなる。

したがって、この位相差にもとづいて生成される比例系補正値Ｈ１および積分系補正値Ｈ２も、ともに小さくなる。その結果、外部水平同期信号ＨＳと位相差基準信号の位相が一致するまでに要する時間が短くなる。

このような本実施例によれば、外部水平同期信号ＨＳの入力開始直後の立ち上りエッジで同期カウンタ１０１を初期値に設定できるので、外部水平同期信号ＨＳと位相差基準信号との位相差を小さくすることができ、外部水平同期信号ＨＳと位相差基準信号の位相を一致させるまでの時間を短縮することができる。これにより、同期カウンタ１０１の出力にもとづいて生成される内部水平同期信号の位相も短時間で補正される。

実施例１では、１種類の外部水平同期信号が入力される例を示したが、本実施例では、複数の外部水平同期信号が切り替えて入力されるときに、それぞれの外部水平同期信号に対して、内部水平同期信号の位相を短時間で補正することのできる位相補正回路の例を示す。

図４は、本発明の実施例２に係る位相補正回路の構成の例を示すブロック図である。図４では、４つの外部水平同期信号ＨＳ１〜ＨＳ４が切り替えて入力される例を示すが、外部水平同期信号の数は４つに限るものではない。外部水平同期信号の数が４以外の場合は、その数に応じて、回路構成を変更すればよい。

本実施例の位相補正回路は、実施例１の位相補正回路に対して、選択信号Ｓの指示に応じて４つの外部水平同期信号ＨＳ１〜ＨＳ４から１つを選択し、位相差算出部１０２へ入力するセレクタ３をさらに備える。また、実施例１の積分系補正値生成部１０４に代えて、継続積分型積分系補正値生成部４を有する。

また、本実施例の入力状態変化検出部１Ａは、立ち上りエッジ検出回路１２と選択切り替え検出回路１３とを有し、選択切り替え直後の外部水平同期信号の立ち上りエッジで、カウンタセット信号ＣＳを出力する。

カウンタセット信号ＣＳが出力されると、カウント値設定部２が、実施例１と同様、同期カウンタ１０１に初期設定値を設定する。

本実施例の継続積分型積分系補正値生成部４は、外部水平同期信号ＨＳ１〜ＨＳ４のそれぞれごとに、選択期間中に生成した積分値を非選択期間中は保持して選択時の積分を継続実行して継続積分型積分系補正値を生成し、選択信号Ｓにより指定された外部水平同期信号の継続積分型積分系補正値を積分系補正値Ｈ２として出力する。

上述の継続積分型積分系補正値を生成する回路として、継続積分型積分系補正値生成部４は、保持部４１と、セレクタ４２とを備える。

図５に、保持部４１の具体的な回路構成の例を示す。

保持部４１は、加算器１０４２の出力Ａ０が入力されるセレクタ４１１１、４１２１、４１３１、４１４１と、セレクタ４１１１〜４１４１の出力がそれぞれ入力される保持回路４１１２、４１２２、４１３２、４１４２とを有する。

セレクタ４１１１は、選択信号Ｓが外部水平同期信号ＨＳ１の選択を指示するときに入力されたＡ０を保持回路４１１２へ出力する。このとき、保持回路４１１２は、入力されたＡ０の値をそのまま出力Ａ１として出力する。この出力Ａ１は、セレクタ４２で選択され、積分系補正値Ｈ２として出力される。この積分系補正値Ｈ２は、加算器１０４２へフィードバックされ、乗算器１０４１の出力値と加算され、積分が行われる。積分後の新たなＡ０が、セレクタ４１１１、保持回路４１１２へと再び入力される。

このようにして、選択信号Ｓが外部水平同期信号ＨＳ１を選択している間は、外部水平同期信号ＨＳ１に対する積分系補正値が生成される。その後、選択信号Ｓの選択が他へ切り替わると、セレクタ４１１１は、入力先を保持回路４１１２の出力に切り替える。このとき、保持回路４１１２には、外部水平同期信号ＨＳ１に対する積分系補正値Ａ１が保持される。

したがって、選択信号Ｓが切り替わって、外部水平同期信号ＨＳ１が再び選択されると、保持回路４１１２に保持されている積分系補正値Ａ１の値から積分が継続される。

同様に、選択信号Ｓが外部水平同期信号ＨＳ２の選択を指示するときは、セレクタ４１２１、保持回路４１２２、セレクタ４２、加算器１０４２で構成されるフィードバック系が構成され、外部水平同期信号ＨＳ２に対する積分系補正値が生成される。選択信号Ｓの選択が他へ切り替わると、保持回路４１２２に、外部水平同期信号ＨＳ２に対する積分系補正値Ａ２が保持される。外部水平同期信号ＨＳ２が再選択されると、保持された積分系補正値Ａ２から積分が継続される。

同様に、外部水平同期信号ＨＳ３、ＨＳ４に対しても、積分系補正値Ａ３、Ａ４の保持と継続積分が、それぞれ行われる。

図６に、本実施例における、外部水平同期信号の切り替えに対する積分系補正値Ｈ２の出力変化の様子を示す。ここでは、外部水平同期信号ＨＳ１とＨＳ２が交互に切り替えられた例を示す。

最初に外部水平同期信号ＨＳ１が選択されると、外部水平同期信号ＨＳ１に対する積分系補正値Ａ１が、カウント増分変更部１０５へ入力する積分系補正値Ｈ２として、セレクタ４２から出力される。

次に、外部水平同期信号ＨＳ２が選択されると、セレクタ４２から出力される積分系補正値Ｈ２は、外部水平同期信号ＨＳ２に対する積分系補正値Ａ２となる。このとき、積分系補正値Ａ１は、そのまま、保持回路４１１２に保持される。

続いて、外部水平同期信号ＨＳ１が再び選択されると、外部水平同期信号ＨＳ１に対する積分が、保持回路４１１２に保持された値から継続され、その積分系補正値Ａ１が、積分系補正値Ｈ２として、セレクタ４２から出力される。このとき、積分系補正値Ａ２は、そのまま、保持回路４１２２に保持される。

その後、外部水平同期信号ＨＳ２が再び選択されると、外部水平同期信号ＨＳ２に対する積分が、保持回路４１２２に保持された値から継続され、その積分系補正値Ａ２が、積分系補正値Ｈ２として、セレクタ４２から出力される。このとき、積分系補正値Ａ１は、そのまま、保持回路４１１２に保持される。したがって、積分系補正値Ａ１、Ａ２それぞれの積分に対して、その収束に要する時間が短くて済む。

これに対して、図６に参照波形として示すように、セレクタ３から出力された信号に対して、その位相差出力を単純に積分したとすると、選択切り替え時の位相の変化が大きいため、積分の収束に要する時間が長くなる。その分、内部水平同期信号の位相の補正にも時間がかかる。

このような本実施例によれば、複数の外部水平同期信号が切り替えて入力されるときに、それぞれの外部水平同期信号に対する積分系補正値を、その選択期間を通して継続して積分するため、それぞれの積分の収束に要する時間を短くすることができる。これにより、内部水平同期信号の位相も短時間で補正される。

実施例２では、どの外部水平同期信号が選択されても、選択切り替え直後の外部水平同期信号の立ち上りエッジで、入力状態変化検出部１Ａからカウンタセット信号ＣＳが出力されると、カウント値設定部２は、同期カウンタ１０１に初期設定値を設定する。

しかし、外部水平同期信号の同期信号幅（低レベル期間）は、どの外部水平同期信号も同じとは限らない。したがって、どの外部水平同期信号対しても同じ初期設定値を設定すると、位相差基準信号との位相差の算出に際し、同期信号幅の違いによる誤差が生じ、内部水平同期信号の位相の補正に要する時間がばらつくことになる。

そこで、本実施例では、複数の外部水平同期信号が切り替えて入力されるときに、外部水平同期信号間で同期信号幅が異なっていても、内部水平同期信号の位相の補正に要する時間を一様にすることのできる位相補正回路の例を示す。

図７は、本発明の実施例３に係る位相補正回路の構成の例を示すブロック図である。

本実施例の複数の位相補正回路は、実施例２の位相補正回路に対して、外部水平同期信号ＨＳ１〜ＨＳ４のそれぞれについて、それぞれの立ち上りエッジにおける同期カウンタ１０１のカウント値Ｃ１、Ｃ２、Ｃ３、Ｃ４を保持するカウント値保持部５をさらに備える。

また、本実施例のカウント値設定部２Ａは、入力状態変化検出部１Ａからカウンタセット信号ＣＳが出力されたときに、カウント値保持部５に保持されているカウント値Ｃ１〜Ｃ４の中から、選択された外部水平同期信号に対するカウント値を同期カウンタ１０１に設定する。

図８に、カウント値保持部５の具体的な回路構成の例を示す。

カウント値保持部５は、同期カウンタ１０１の出力Ｃ０が入力されるセレクタ５１１、５２１、５３１、５４１と、セレクタ５１１〜５４１の出力がそれぞれ入力される保持回路５１２、５２２、５３２、５４２とを有する。

セレクタ５１１は、選択信号Ｓが外部水平同期信号ＨＳ１の選択を指示するときは、入力されたＣ０を保持回路５１２へ出力する。

このとき、書き込みモード信号ＷＲが書き込みモードに設定されていると、保持回路５１２は、カウンタセット信号ＣＳが出力されたときに、セレクタ５１１の出力をその内部の、例えばレジスタに書き込む。すなわち、外部水平同期信号ＨＳ１の立ち上りエッジにおける同期カウンタ１０１のカウント値が保持回路５１２へ書き込まれる。このときのカウント値をＣ１とする。

その後、選択信号Ｓの選択が他へ切り替わると、セレクタ５１１は、入力先を保持回路５１２の出力に切り替える。これにより、保持回路５１２には、外部水平同期信号ＨＳ１の立ち上りエッジにおける同期カウンタ１０１のカウント値Ｃ１が保持される。

同様の動作により、書き込みモード信号ＷＲが書き込みモードに設定されているときに、保持回路５２２には、外部水平同期信号ＨＳ２の立ち上りエッジにおける同期カウンタ１０１のカウント値Ｃ２が保持され、保持回路５３２には、外部水平同期信号ＨＳ３の立ち上りエッジにおける同期カウンタ１０１のカウント値Ｃ３が保持され、保持回路５４２には、外部水平同期信号ＨＳ４の立ち上りエッジにおける同期カウンタ１０１のカウント値Ｃ４が保持される。

また、書き込みモードの終了後、保持回路５１２〜５４２には、同期カウンタ１０１のカウント値Ｃ１〜Ｃ４が、そのまま保持される。

カウント値設定部２Ａは、書き込みモードの終了後、入力状態変化検出部１Ａからカウンタセット信号ＣＳが出力されると、カウント値保持部５に保持されているカウント値Ｃ１〜Ｃ４の中から、選択信号Ｓにより選択された外部水平同期信号に対するカウント値を同期カウンタ１０１に設定する。

図９に、それぞれの同期信号幅がｔ１、ｔ２である外部水平同期信号ＨＳ１、ＨＳ２を例にとり、本実施例における、外部水平同期信号の切り替えに対する同期カウンタ１０１へのカウント値の設定の様子を示す。

書き込みモード信号ＷＲが書き込みモードに設定されているときに、選択信号Ｓにより外部水平同期信号ＨＳ１が選択されると、同期信号幅がｔ１である外部水平同期信号ＨＳ１の立ち上りエッジでカウンタセット信号ＣＳが出力され、そのときの同期カウンタ１０１のカウント値Ｃ１が、カウント値保持部５に保持される。

また、書き込みモード信号ＷＲが書き込みモードに設定されているときに、選択信号Ｓにより外部水平同期信号ＨＳ２が選択されると、同期信号幅がｔ２である外部水平同期信号ＨＳ２の立ち上りエッジでカウンタセット信号ＣＳが出力され、そのときの同期カウンタ１０１のカウント値Ｃ２が、カウント値保持部５に保持される。

書き込みモード終了後は、選択信号Ｓにより外部水平同期信号ＨＳ１が選択され、外部水平同期信号ＨＳ１の立ち上りエッジでカウンタセット信号ＣＳが出力されると、カウント値設定部２Ａは、カウント値保持部５に保持されているカウント値の中からＣ１を選択し、同期カウンタ１０１に設定する。

その後、外部水平同期信号の切り替えが行われて、外部水平同期信号ＨＳ２が選択され、外部水平同期信号ＨＳ２の立ち上りエッジでカウンタセット信号ＣＳが出力されると、カウント値設定部２Ａは、カウント値保持部５に保持されているカウント値の中からＣ２を選択し、同期カウンタ１０１に設定する。

このような本実施例によれば、同期信号幅の異なる複数の外部水平同期信号が入力される場合、それぞれの同期信号幅に合わせて、それぞれの外部水平同期信号の選択直後の立ち上りエッジで設定する同期カウンタ１０１のカウント値を変化させることができる。

これにより、位相差基準信号との位相差の算出に誤差が生じることを防止することができ、同期信号幅の異なる外部水平同期信号が入力されても、内部水平同期信号の位相の補正に要する時間を一様にすることができる。

１、１Ａ 入力状態変化検出部
２、２Ａ カウント値設定部
３ セレクタ
４ 継続積分型積分系補正値生成部
５ カウント値保持部
１１ 入力開始検出回路
１２ 立ち上りエッジ検出回路
１３ 選択切り替え検出回路
４１ 保持部
４２ セレクタ
４１１１〜４１４１、５１１〜５４１ セレクタ
４１１２〜４１４２、５１２〜５４２ 保持回路

Claims (5)

1. 内部水平同期信号のもととなる信号および位相差基準信号を生成する同期カウンタと、
   外部水平同期信号と前記位相差基準信号との位相差を算出する位相差算出手段と、
   前記位相差に比例した比例系補正値を生成する比例系補正値生成手段と、
   前記位相差の積分値に応じた積分系補正値を生成する積分系補正値生成手段と、
   前記比例系補正値と前記積分系補正値を加算した値で前記同期カウンタのカウント増分を変化させるカウント増分変更手段と、を有する位相補正回路であって、
   前記外部水平同期信号の入力状態の変化を検出する入力状態変化検出手段と、
   前記入力状態変化検出手段により前記入力状態の変化が検出されたときに、所望の値を前記同期カウンタに設定するカウント値設定手段と
   を備えることを特徴とする位相補正回路。
2. 前記入力状態変化検出手段が、無信号状態から前記外部水平同期信号の入力の開始へと入力状態が変化したことを検出する
   ことを特徴とする請求項１に記載の位相補正回路。
3. 選択信号の指示に応じて複数の外部水平同期信号から１つを選択し、前記外部水平同期信号として前記位相差算出手段へ入力する選択手段をさらに備え、
   前記積分系補正値生成手段を、前記複数の外部水平同期信号のそれぞれごとに、選択期間中に生成した積分値を非選択期間中は保持して選択時の積分を継続実行して継続積分型積分系補正値を生成し、前記選択信号により指定された外部水平同期信号の前記継続積分型積分系補正値を出力する継続積分型積分系補正値生成手段に置換し、
   前記入力状態変化検出手段が、前記複数の外部水平同期信号の間で選択の切り替えが行われたことを検出する
   ことを特徴とする請求項１に記載の位相補正回路。
4. 前記カウント値設定手段が、初期設定値を前記同期カウンタに設定する
   ことを特徴とする請求項２または３に記載の位相補正回路。
5. 前記複数の外部水平同期信号のそれぞれについて、それぞれの立ち上りエッジにおける前記同期カウンタのカウント値を保持するカウント値保持手段をさらに備え、
   前記入力状態変化検出手段が、前記複数の外部水平同期信号の間で選択の切り換えが行われたことを検出したときに、
   前記カウント値設定手段が、前記カウント値保持手段に保持されている、選択された外部水平同期信号に対する前記カウント値を前記同期カウンタに設定する
   ことを特徴とする請求項３に記載の位相補正回路。

Images