JP2012013516A - 赤外線センサ装置 - Google Patents

Abstract

【課題】Ｓ／Ｎ比の向上を図れる赤外線センサ装置を提供する。
【解決手段】第１のパッドＶout1〜Ｖout8の電位をＶout、第２のパッドＶsel1〜Ｖsel8の電位をＶs、第３のパッドＶchの電位をＶwell、第４のパッドの電位ＶrefinをＶref、感温部（熱電変換部）３０の出力電圧をＶo、ウェル領域（チャネル形成用領域）４１とソース領域４４とで構成される第１の寄生ダイオードおよびウェル領域４１とドレイン領域４３とで構成される第２の寄生ダイオードのしきい値電圧をＶthとするとき、制御手段が、ｎＭＯＳトランジスタからなるＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶonとしたときに、−Ｖth＜｛Ｖwell−（Ｖref＋Ｖｏ）｝＜Ｖthの関係を満たすように設定されたＶref、Ｖwellの条件で赤外線アレイセンサ１００を制御する。
【選択図】図１

Description

本発明は、赤外線センサ装置に関するものである。

従来から、図２４および図２５に示す構成の赤外線アレイセンサＡ’が提案されている（特許文献１）。この赤外線アレイセンサＡ’は、赤外線を吸収する赤外線吸収部３３’の温度変化に応じた出力電圧を発生する熱電対型の感温部（熱電変換部）３０’を具備する熱型赤外線検出部３’とＭＯＳトランジスタ４’とを有する画素部２’を備えている。また、この赤外線アレイセンサＡ’は、ａ×ｂ個（図２５の例では、４×４個）の画素部２’が、ベース基板２０１の一表面側において２次元アレイ状に配置されている。ここで、ベース基板２０１は、ｎ形のシリコン基板２０１ａを用いて形成されている。なお、図２５（ｂ）では、感温部３０’の等価回路を、当該熱電対型の感温部３０’の熱起電力に対応する電圧源で表してある。

ＭＯＳトランジスタ４’は、シリコン基板２０１ａの上記一表面側にｐ形（ｐ^＋）のウェル領域（チャネル形成用領域）４１が形成され、ウェル領域４１内に、ｎ形（ｎ^＋）のドレイン領域４３とｎ形（ｎ^＋）のソース領域４４とが離間して形成されている。また、ウェル領域４１内には、ドレイン領域４３とソース領域４４とを囲むｐ形（ｐ^＋＋）のチャネルストッパ領域４２が形成されている。ウェル領域４１においてドレイン領域４３とソース領域４４との間に位置する部位の上には、シリコン酸化膜からなるゲート絶縁膜４５を介してｎ形のポリシリコン層からなるゲート電極４６が形成されている。また、ＭＯＳトランジスタ４’は、チャネルストッパ領域４２上にグラウンド用電極４９が形成されている。

上述の赤外線アレイセンサＡ’は、各列の複数の熱型赤外線検出部３’の感温部３０’の一端がＭＯＳトランジスタ４’を介して各列ごとに共通接続された複数の垂直読み出し線２０７と、各行の熱型赤外線検出部３’の感温部３０’に対応するＭＯＳトランジスタ４’のゲート電極４６が各行ごとに共通接続された複数の水平信号線２０６とを備えている。また、赤外線アレイセンサＡ’は、各列のＭＯＳトランジスタ４’のウェル領域４１が各列ごとに共通接続された複数のグラウンド線２０８と、各グラウンド線２０８が共通接続された共通グラウンド線２０９と、各列の複数個の熱型赤外線検出部３’の感温部３０’の他端が各列ごとに共通接続された複数の基準バイアス線２０５とを備えている。

また、赤外線アレイセンサＡ’は、各水平信号線２０６それぞれが、各別の画素選択用のパッドＶselに電気的に接続され、各垂直読み出し線２０７それぞれが、各別の出力用のパッドＶoutに電気的に接続されている。

さらに、赤外線アレイセンサＡ’は、共通グラウンド線２０９が、グラウンド用のパッドＧndに電気的に接続され、共通基準バイアス線２０５ａが、基準バイアス用のパッドＶrefinと電気的に接続され、シリコン基板２０１ａが基板用のパッドＶddに電気的に接続されている。

しかして、ＭＯＳトランジスタ４’が順次オン状態になるように各画素選択用のパッドＶselの電位を制御することで各画素部２’の出力電圧を順次読み出すことができる。

ここで、特許文献１には、基準バイアス用のパッドＶrefinの電位を１．６５Ｖ、グラウンド用のパッドＧndの電位を０Ｖ、基板用のパッドＶddの電位を５Ｖとしておき、画素選択用のパッドＶselの電位を５Ｖとすれば、ＭＯＳトランジスタ４’がオンとなり、出力用のパッドＶoutから画素部２’の出力電圧（１．６５Ｖ＋感温部３０’の出力電圧）が読み出され、画素選択用のパッドＶselの電位を０Ｖとすれば、ＭＯＳトランジスタ４’がオフとなり、出力用のパッドＶoutから画素部２’の出力電圧は読み出されないことが記載されている。

また、特許文献１には、図２６に示すように、赤外線アレイセンサＡ’と、当該赤外線アレイセンサＡ’の出力信号である出力電圧を信号処理する信号処理ＩＣチップＢ’と、赤外線アレイセンサＡ’および信号処理ＩＣチップＢ’が実装されたパッケージＣ’とを備えた赤外線センサモジュール（赤外線センサ装置）が記載されている。ここで、特許文献１には、信号処理ＩＣチップＢ’に、図２７に示すように、赤外線アレイセンサＡ’の複数（図示例では、４つ）の出力用のパッドＶoutそれぞれがボンディングワイヤからなる配線８０を介して各別に電気的に接続される複数（図示例では、４つ）の入力用のパッドＶin、入力用のパッドＶinの出力電圧を増幅する増幅回路ＡＭＰ、複数の入力用のパッドＶinの出力電圧を択一的に増幅回路ＡＭＰに入力するマルチプレクサＭＵＸなどを設ければ、赤外線画像を得ることができることが記載されている。

特開２０１０−７８４５１号公報

ところで、上記特許文献１に開示された赤外線センサ装置では、ＭＯＳトランジスタ４’がオンのときに、赤外線アレイセンサＡ’のパッドＶrefinの電位（１．６５Ｖ）とグラウンド用のパッドＧndの電位（０Ｖ）との電位差に起因して、ソース領域４４とウェル領域４１とのｐｎ接合にｐＡオーダの微小なリーク電流が流れてしまう。したがって、この赤外線センサ装置では、パッドＶrefin−感温部３０’−ソース領域４４−ウェル領域４１−パッドＧndを通る経路でリーク電流が流れてしまい、Ｓ／Ｎ比が低下してしまうという問題があった。

本発明は上記事由に鑑みて為されたものであり、その目的は、Ｓ／Ｎ比の向上を図れる赤外線センサ装置を提供することにある。

本発明の赤外線センサ装置は、赤外線による熱エネルギを電気エネルギに変換する熱電変換部および前記熱電変換部の出力電圧を取り出すためのＭＯＳトランジスタを具備するａ（ａ≧２）×ｂ（ｂ≧２）個の画素部が半導体基板の一表面側においてａ行ｂ列の２次元アレイ状に配置された赤外線アレイセンサと、前記赤外線アレイセンサを制御する制御手段とを備え、前記赤外線アレイセンサは、前記ＭＯＳトランジスタが、前記半導体基板における第１導電形のチャネル形成用領域内で第２導電形のソース領域と第２導電形のドレイン領域とが離間して形成されたものであり、各列のｂ個の前記画素部の前記熱電変換部の一端が前記ＭＯＳトランジスタのソース領域−ドレイン領域を介して各列ごとに共通接続されたｂ個の第１の配線と、各行の前記熱電変換部に対応する前記ＭＯＳトランジスタのゲート電極が各行ごとに共通接続されたａ個の第２の配線と、各行の前記ＭＯＳトランジスタの前記チャネル形成用領域が各列ごとに共通接続されたｂ個の第３の配線と、各列のａ個の前記熱電変換部の他端が各列ごとに共通接続されたｂ個の第４の配線と、前記第１の配線が各別に接続された出力用のｂ個の第１のパッドと、前記第２の配線が各別に接続された画素部選択用のａ個の第２のパッドと、前記各第３の配線が共通接続された第３のパッドと、前記第４の配線が共通接続された基準バイアス用の第４のパッドとを備え、前記第１のパッドの電位をＶout、前記第２のパッドの電位をＶs、前記第３のパッドの電位をＶwell、前記第４のパッドの電位をＶref、前記熱電変換部の出力電圧をＶo、前記チャネル形成用領域と前記ソース領域とで構成される第１の寄生ダイオードおよび前記チャネル形成用領域と前記ドレイン領域とで構成される第２の寄生ダイオードのしきい値電圧をＶthとするとき、前記制御手段は、前記第２の配線に接続されたａ個の前記ＭＯＳトランジスタをオン状態とする際の前記第２のパッドの電位ＶsをＶon、前記第２の配線に接続されたａ個の前記ＭＯＳトランジスタをオフ状態とする際の前記第２のパッドの電位ＶsをＶoffとし、前記第２のパッドの電位ＶsをＶonとしたときに、
前記ＭＯＳトランジスタがｎＭＯＳトランジスタであれば、
−Ｖth＜｛Ｖwell−（Ｖref＋Ｖo）｝＜Ｖth
前記ＭＯＳトランジスタがｐＭＯＳトランジスタであれば、
−Ｖth＜｛（Ｖref＋Ｖo）−Ｖwell｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で前記赤外線アレイセンサを制御することを特徴とする。

この赤外線センサ装置において、前記各ＭＯＳトランジスタのゲート電極・ソース電極間に過電圧が印加されるのを防止するために前記各第２の配線それぞれにカソードが接続された複数のツェナダイオードを備え、前記ツェナダイオードが、前記半導体基板の前記一表面側に形成された第１導電形の第１拡散領域内に第２導電形の第２拡散領域が形成されたものであり、前記各ツェナダイオードの前記第１拡散領域が共通接続された第５のパッドを備え、前記第５のパッドの電位をＶhogoとするとき、前記制御手段は、ＶhogoとＶwellとを異ならせることが好ましい。

この赤外線センサ装置において、前記制御手段は、Ｖref＝Ｖwellとすることが好ましい。

この赤外線センサ装置において、前記半導体基板の導電形が第２導電形であり、前記半導体基板が接続された基板バイアス用の第６のパッドを備え、前記第６のパッドの電位をＶsubとするとき、前記制御手段は、Ｖwell＝Ｖsubとすることが好ましい。

この赤外線センサ装置において、前記赤外線アレイセンサは、前記第４のパッドと前記第３のパッドとを１個に共通化してあることが好ましい。

この赤外線センサ装置において、前記赤外線アレイセンサは、前記第４のパッドと前記第３のパッドと前記第６のパッドとを１個に共通化してあることが好ましい。

この赤外線センサ装置において、前記半導体基板の導電形が第２導電形であって、第１導電形がｐ形、第２導電形がｎ形であり、前記制御手段は、Ｖhogo≦Ｖoff、且つ、Ｖhogo≦Ｖsubとすることが好ましい。

この赤外線センサ装置において、前記半導体基板の導電形が第２導電形であって、第１導電形がｎ形、第２導電形がｐ形であり、前記制御手段は、Ｖhogo≧Ｖoff、且つ、Ｖhogo≧Ｖsubとすることが好ましい。

本発明の赤外線センサ装置においては、ＭＯＳトランジスタがオンのときに、チャネル形成用領域を通るリーク電流が流れるのを抑制することができ、Ｓ／Ｎ比の向上を図れる。

実施形態の赤外線センサ装置に関し、（ａ）は赤外線アレイセンサの等価回路図、（ｂ）は赤外線アレイセンサの要部概略断面図である。 同上における赤外線アレイセンサの要部等価回路図である。 同上の赤外線センサ装置に関し、（ａ）は概略断面図、（ｂ）は赤外線アレイセンサの要部概略断面図である。 同上における赤外線アレイセンサの平面レイアウト図である。 同上における赤外線アレイセンサの画素部の平面レイアウト図である。 同上における赤外線アレイセンサの画素部の平面レイアウト図である。 同上における赤外線アレイセンサの画素部の要部を示し、（ａ）は平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。 同上における赤外線アレイセンサの画素部の要部の平面レイアウト図である。 同上における赤外線アレイセンサの画素部の要部の平面レイアウト図である。 同上における赤外線アレイセンサの画素部の要部を示し、（ａ）は平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。 同上における赤外線アレイセンサの冷接点を含む要部を示し、（ａ）は平面レイアウト図、（ｂ）は概略断面図である。 同上における赤外線アレイセンサの温接点を含む要部を示し、（ａ）は平面レイアウト図、（ｂ）は概略断面図である。 同上における赤外線アレイセンサの画素部の要部の概略断面図である。 同上における赤外線アレイセンサの画素部の要部の概略断面図である。 同上における赤外線アレイセンサの要部説明図である。 同上における赤外線アレイセンサに関し、（ａ）は要部の平面レイアウト図、（ｂ）は、（ａ）のツェナダイオードの拡大図、（ｃ）はツェナダイオードの概略断面図である。 同上における赤外線アレイセンサの製造方法を説明するための主要工程断面図である。 同上における赤外線アレイセンサの製造方法を説明するための主要工程断面図である。 同上における赤外線アレイセンサの製造方法を説明するための主要工程断面図である。 同上における赤外線アレイセンサの製造方法を説明するための主要工程断面図である。 同上における赤外線アレイセンサの他の構成例の要部概略断面図である。 同上における赤外線アレイセンサの他の構成例の要部概略断面図である。 同上における赤外線アレイセンサの他の構成例の要部概略断面図である。 従来例における赤外線アレイセンサを示し、（ａ）は画素部の平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。 同上を示し、（ａ）は平面レイアウト図、（ｂ）は等価回路図である。 同上の赤外線アレイセンサを備えた赤外線センサモジュールの要部概略平面図である。 同上の赤外線アレイセンサを備えた赤外線センサモジュールの要部説明図である。

以下、本実施形態の赤外線センサ装置について、図１〜図１６を参照しながら説明する。

赤外線センサ装置は、赤外線アレイセンサ１００と、赤外線アレイセンサ１００を制御する制御手段であるＩＣ素子１２２（図３（ａ）参照）と、赤外線アレイセンサ１００およびＩＣ素子１２２が収納されたパッケージ１３３（図３（ａ）参照）とを備えている。

赤外線アレイセンサ１００は、赤外線による熱エネルギを電気エネルギに変換する熱電変換部である感温部３０および感温部３０の出力電圧を取り出すためのＭＯＳトランジスタ４を具備するａ×ｂ個（図示例では、８×８個）の画素部２が、半導体基板１の一表面側においてａ行ｂ列（図示例では、８行８列）の２次元アレイ状に配置されている。なお、図示例では、ａ＝８、ｂ＝８としてあるが、ａ≧２、ｂ≧２であればよい。

上述のＭＯＳトランジスタ４は、図１（ｂ）、図７、図１４に示すように、半導体基板１の上記一表面側に形成された第１導電形のウェル領域４１内で、第２導電形のソース領域４４と第２導電形のドレイン領域４３とが離間して形成されている。本実施形態では、ウェル領域がチャネル形成用領域を構成している。なお、図１（ａ）には、第１導電形をｐ形、第２導電形をｎ形としてＭＯＳトランジスタ４をｎチャネルＭＯＳトランジスタとした場合の等価回路図を示してある。また、図１（ａ）の等価回路図では、感温部３０を抵抗の図記号で表してある。

また、赤外線アレイセンサ１００は、各列のｂ個（８個）の画素部２の感温部３０の一端がＭＯＳトランジスタ４のソース領域４４−ドレイン領域４３を介して各列ごとに共通接続されたｂ個（８個）の第１の配線１０１を備えている。

また、赤外線アレイセンサ１００は、各行の感温部３０に対応するＭＯＳトランジスタ４のゲート電極４６が各行ごとに共通接続されたａ個（８個）の第２の配線１０２と、各行のＭＯＳトランジスタ４のウェル領域４１が各列ごとに共通接続されたｂ個（８個）の第３の配線１０３と、各列のａ個（８個）の感温部３０の他端が各列ごとに共通接続されたｂ個（図示例では、８個）の第４の配線１０４とを備えている。

上述の赤外線アレイセンサ１００は、第１の配線１０１が各別に接続された出力用のｂ個の第１のパッドＶout1〜Ｖout8と、第２の配線１０２が各別に接続された画素部選択用のａ個の第２のパッドＶsel1〜Ｖsel8と、各第３の配線１０３が共通接続された第３のパッドＶchと、第４の配線１０４が共通接続された基準バイアス用の第４のパッドＶrefinとを備えている。しかして、赤外線アレイセンサ１００は、全ての感温部３０の出力を時系列的に読み出すことができるようになっている。すなわち、ＭＯＳトランジスタ４が、順次、オン状態になるように各画素部２を選択するための第２のパッドＶsel1〜Ｖsel8の電位を制御することで各画素部２の出力電圧を順次読み出すことができる。

ここにおいて、第１のパッドＶout1〜Ｖout8の電位をＶout、第２のパッドＶsel1〜Ｖsel8の電位をＶs、第３のパッドＶchの電位をＶwell、第４のパッドＶrefinの電位をＶref、感温部３０の出力電圧をＶo、チャネル形成用領域であるウェル領域４１とソース領域４４とで構成される第１の寄生ダイオードおよびウェル領域４１とドレイン領域４３とで構成される第２の寄生ダイオードのしきい値電圧をＶthとするとき、制御手段であるＩＣ素子１２２は、第２の配線１０２に接続されたａ個（８個）のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶon、第２の配線１０２に接続されたａ個（８個）のＭＯＳトランジスタをオフ状態とする際の第２のパッド１０２の電位ＶsをＶoffとし、第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶonとしたときに、
ＭＯＳトランジスタ４がｎＭＯＳトランジスタであれば、
−Ｖth＜｛Ｖwell−（Ｖref＋Ｖo）｝＜Ｖth
ＭＯＳトランジスタ４がｐＭＯＳトランジスタであれば、
−Ｖth＜｛（Ｖref＋Ｖo）−Ｖwell｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で赤外線アレイセンサ１００を制御する。

本実施形態では、半導体基板１として第２導電形のシリコン基板を用いており、第１の寄生ダイオードおよび第２の寄生ダイオードの逆方向のブレークダウン電圧が−１０Ｖ程度になる一方で、Ｖthが０．６Ｖ〜０．７Ｖ程度となる。そこで、ＩＣ素子１２２が、例えば、第４のパッドＶrefの電位Ｖrefを１．２Ｖ、第３のパッドＶchの電位Ｖwellを１．２Ｖ、第２の配線１０２に接続されたａ個（８個）のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶｓであるＶonを５Ｖとすれば、ＭＯＳトランジスタ４がオンとなり、第１のパッドＶout1〜Ｖout8から画素部２の出力電圧（Ｖref＋Ｖo）を読み出すことが可能となる。また、第２の配線１０２に接続されたａ個（８個）のＭＯＳトランジスタ４をオフ状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶｓであるＶoffを０Ｖとすれば、ＭＯＳトランジスタ４がオフとなり、第１のパッドＶout1〜Ｖout8から画素部２の出力電圧は読み出されない。なお、半導体基板１は、シリコン基板に限らず、例えば、ゲルマニウム基板を用いてもよく、この場合には、Ｖthが０．２Ｖ〜０．３Ｖ程度となる。

また、赤外線アレイセンサ１００は、各ＭＯＳトランジスタ４のゲート電極４６・ソース電極４８間に過電圧が印加されるのを防止するために各第２の配線１０２それぞれにカソードが接続された複数のツェナダイオードＺＤを備えている。ここで、ツェナダイオードＺＤは、半導体基板１の上記一表面側に形成された第１導電形の第１拡散領域８１内に第２導電形の第２拡散領域８２が形成されたものである。そして、赤外線アレイセンサ１００は、各ツェナダイオードＺＤの第１拡散領域８１が共通接続された第５のパッドＶzdを備えており、第５のパッドＶzdの電位をＶhogoとするとき、ＩＣ素子１２２は、ＶhogoとＶwellとを異ならせる。ここで、ＩＣ素子１２２は、例えば、上述のように、第３のパッドＶchの電位Ｖwellを１．２Ｖとする場合、第５のパッドＶzdの電位Ｖhogoを０Ｖとする。

また、赤外線アレイセンサ１００は、半導体基板１が接続された基板バイアス用の第６のパッドＶsuを備えており、第６のパッドＶsuの電位をＶsubとするとき、ＩＣ素子１２２は、Ｖwell＝Ｖsubとする。すなわち、ＩＣ素子１２２は、例えば、上述のように、第３のパッドＶchの電位Ｖwellを１．２Ｖとする場合、第６のパッドＶsuの電位Ｖsubを１．２Ｖとする。なお、図２の等価回路図には、ウェル領域４１と半導体基板１とで構成される第３の寄生ダイオードＤ３、第１拡散領域８１と半導体基板１とで構成される第４の寄生ダイオードＤ４も記載してある。

パッケージ１３３は、図３（ａ）に示すように、赤外線アレイセンサ１００およびＩＣ素子１２２が実装されたパッケージ本体１３４と、パッケージ本体１３４との間に赤外線アレイセンサ１００およびＩＣ素子１２２を囲む形でパッケージ本体１３４に気密的に接合されたパッケージ蓋１３５とで構成されている。

パッケージ本体１３４は、ＩＣ素子１２２と赤外線アレイセンサ１００とが横並びで実装されている。一方、パッケージ蓋１３５は、赤外線アレイセンサ１００での検知対象の赤外線を透過する機能および導電性を有している。

パッケージ蓋１３５は、パッケージ本体１３４の上記一表面側に覆着されたメタルキャップ１５２と、メタルキャップ１５２において赤外線アレイセンサ１００に対応する部位に形成された開口窓１５２ａを閉塞するレンズ１５３とで構成されている。ここにおいて、レンズ１５３が、赤外線を透過する機能を有するとともに、赤外線アレイセンサ１００へ赤外線を収束する機能を有している。なお、レンズ１５３の代わりに、赤外線を透過する平板状の赤外線透過部材を設けてもよい。

以下、各構成要素についてさらに説明する。

赤外線アレイセンサ１００は、感温部３０が埋設された熱型赤外線検出部３とＭＯＳトランジスタ４とを有する複数（ａ×ｂ個）の画素部２が、半導体基板１の上記一表面側において２次元アレイ状に配置されている。ここで、半導体基板１の上記一表面は、Ｓｉ（１００）面としてある。感温部３０は、複数個（ここでは、６個）のサーモパイル３０ａ（図５参照）を直列接続することにより構成されている。

各画素部２の熱型赤外線検出部３は、半導体基板１の上記一表面側において熱型赤外線検出部３の形成用領域Ａ１（図７参照）に形成されている。また、各画素部２のＭＯＳトランジスタ４は、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２（図７参照）に形成されている。

赤外線アレイセンサ１００は、半導体基板１の上記一表面側において熱型赤外線検出部３の一部の直下に空洞部１１が形成されている。熱型赤外線検出部３は、半導体基板１の上記一表面側で空洞部１１の周部に形成された支持部３ｄと、半導体基板１の上記一表面側で平面視において空洞部１１を覆う第１の薄膜構造部３ａとを備えている。第１の薄膜構造部３ａは、赤外線を吸収する赤外線吸収部３３を備えている。ここで、第１の薄膜構造部３ａは、空洞部１１の周方向に沿って並設され支持部３ｄに支持された複数の第２の薄膜構造部３ａａと、隣接する第２の薄膜構造部３ａａ同士を連結する連結片３ｃ（図５参照）とを有している。なお、図５の例の熱型赤外線検出部３では、複数の線状のスリット１３を設けることにより、第１の薄膜構造部３ａが６つの第２の薄膜構造部３ａａに分離されている。以下では、赤外線吸収部３３（第１の赤外線吸収部３３と称する）のうち第２の薄膜構造部３ａａそれぞれに対応して分割された各部位を第２の赤外線吸収部３３ａと称する。

熱型赤外線検出部３は、第２の薄膜構造部３ａａごとにサーモパイル３０ａが設けられている。ここで、サーモパイル３０ａは、温接点Ｔ１が、第２の薄膜構造部３ａａに設けられ、冷接点Ｔ２が、支持部３ｄに設けられている。要するに、温接点Ｔ１は、熱型赤外線検出部３において空洞部１１に重なる領域に形成され、冷接点Ｔ２は、熱型赤外線検出部３において空洞部１１に重ならない領域に形成されている。

また、熱型赤外線検出部３の感温部３０は、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で、全てのサーモパイル３０ａが電気的に接続されている。図５の例では、感温部３０は、６個のサーモパイル３０ａを直列接続してある。ただし、上述の接続関係は、複数個のサーモパイル３０ａの全てを直列接続する接続関係に限らない。例えば、それぞれ３個のサーモパイル３０ａの直列回路を並列接続すれば、６個のサーモパイル３０ａが並列接続されている場合や、各サーモパイル３０ａごとに出力を取り出す場合に比べて、感度を高めることができる。また、６個のサーモパイル３０ａの全てが直列接続されている場合に比べて、感温部３０の電気抵抗を低くできて熱雑音が低減されるから、Ｓ／Ｎ比が向上する。

ここで、熱型赤外線検出部３では、第２の薄膜構造部３ａａごとに、支持部３ｄと第２の赤外線吸収部３３ａとを連結する２つの平面視短冊状のブリッジ部３ｂｂ，３ｂｂが空洞部１１の周方向に離間して形成されている。これにより、２つのブリッジ部３ｂｂ，３ｂｂと第２の赤外線吸収部３３ａとを空間的に分離し空洞部１１に連通する平面視コ字状のスリット１４が形成されている。熱型赤外線検出部３のうち、平面視において第１の薄膜構造部３ａを囲む部位である支持部３ｄは、矩形枠状の形状となっている。なお、ブリッジ部３ｂｂは、上述の各スリット１３，１４により、第２の赤外線吸収部３３ａおよび支持部３ｄそれぞれとの連結部位以外の部分が、第２の赤外線吸収部３３ａおよび支持部３ｄと空間的に分離されている。ここで、第２の薄膜構造部３ａａは、支持部３ｄからの延長方向の寸法を９３μｍ、この延長方向に直交する幅方向の寸法を７５μｍとし、各ブリッジ部３ｂｂの幅寸法を２３μｍ、各スリット１３，１４の幅を５μｍに設定してあるが、これらの値は一例であって特に限定するものではない。

第１の薄膜構造部３ａは、半導体基板１の上記一表面側に形成されたシリコン酸化膜１ｂと、当該シリコン酸化膜１ｂ上に形成されたシリコン窒化膜３２と、当該シリコン窒化膜３２上に形成された感温部３０と、シリコン窒化膜３２の表面側で感温部３０を覆うように形成された層間絶縁膜５０と、層間絶縁膜５０上に形成されたパッシベーション膜６０との積層構造部をパターニングすることにより形成されている。層間絶縁膜５０は、ＢＰＳＧ膜により構成してある。パッシベーション膜６０は、ＰＳＧ膜と当該ＰＳＧ膜上に形成されたＮＳＧ膜との積層膜により構成してあるが、これに限らず、例えば、シリコン窒化膜により構成してもよい。

上述の熱型赤外線検出部３では、シリコン窒化膜３２のうち第１の薄膜構造部３ａのブリッジ部３ｂｂ，３ｂｂ以外の部位が第１の赤外線吸収部３３を構成している。また、支持部３ｄは、シリコン酸化膜１ｂとシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０とで構成されている。

また、赤外線アレイセンサ１００は、層間絶縁膜５０とパッシベーション膜６０との積層膜が、半導体基板１の上記一表面側において、熱型赤外線検出部３の形成用領域Ａ１とＭＯＳトランジスタ４の形成用領域Ａ２とに跨って形成されており、この積層膜のうち、熱型赤外線検出部３の形成用領域Ａ１に形成された部分が赤外線吸収膜７０（図７（ｂ）参照）を兼ねている。ここで、赤外線吸収膜７０の屈折率をｎ_２、検出対象の赤外線の中心波長をλとするとき、赤外線吸収膜７０の厚さｔ２をλ／４ｎ_２に設定するようにしているので、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、ｎ_２＝１．４、λ＝１０μｍの場合には、ｔ２≒１．８μｍとすればよい。なお、本実施形態では、層間絶縁膜５０の膜厚を０．８μｍ、パッシベーション膜６０の膜厚を１μｍ（ＰＳＧ膜の膜厚を０．５μｍ、ＮＳＧ膜の膜厚を０．５μｍ）としてある。

また、各画素部２では、空洞部１１の内周形状が矩形状であり、連結片３ｃは、平面視Ｘ字状に形成されており、第２の薄膜構造部３ａａの延長方向に交差する斜め方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士、第２の薄膜構造部３ａａの延長方向に直交する方向において隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結している。

サーモパイル３０ａは、シリコン窒化膜３２上で第２の薄膜構造部３ａａと支持部３ｄとに跨って形成されたｎ形ポリシリコン層３４とｐ形ポリシリコン層３５との一端部同士を第２の赤外線吸収部３３ａの赤外線入射面側で金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３６により電気的に接続した複数個（図５に示した例では、９個）の熱電対を有している。また、サーモパイル３０ａは、半導体基板１の上記一表面側で互いに隣り合う熱電対のｎ形ポリシリコン層３４の他端部とｐ形ポリシリコン層３５の他端部とが金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３７により接合され電気的に接続されている。ここで、サーモパイル３０ａは、ｎ形ポリシリコン層３４の上記一端部とｐ形ポリシリコン層３５の上記一端部と接続部３６とで温接点Ｔ１を構成している。また、ｎ形ポリシリコン層３４の上記他端部とｐ形ポリシリコン層３５の上記他端部と接続部３７とで冷接点Ｔ２を構成している。なお、本実施形態における赤外線アレイセンサ１００では、サーモパイル３０ａの各ｎ形ポリシリコン層３４および各ｐ形ポリシリコン層３５それぞれにおいて、上述のブリッジ部３ｂｂ，３ｂｂに形成されている部位および半導体基板１の上記一表面側のシリコン窒化膜３２上に形成されている部位でも赤外線を吸収することができる。

また、赤外線アレイセンサ１００は、空洞部１１の形状が、四角錘状であり、平面視における中央部の方が周部に比べて深さ寸法が大きくなっているので、第１の薄膜構造部３ａの中央部に温接点Ｔ１が集まるように各画素部２におけるサーモパイル３０ａの平面レイアウトを設計してある。すなわち、図５の上下方向における真ん中の２つの第２の薄膜構造部３ａａでは、図５および図８に示すように、３つの第２の薄膜構造部３ａａの並設方向に沿って温接点Ｔ１を並べて配置してあるのに対し、当該上下方向における上側の２つの第２の薄膜構造部３ａａでは、図５および図９に示すように、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してあり、当該上下方向における下側の２つの第２の薄膜構造部３ａａでは、図５に示すように、３つの第２の薄膜構造部３ａａの並設方向において真ん中の第２の薄膜構造部３ａａに近い側に温接点Ｔ１を集中して配置してある。しかして、本実施形態における赤外線アレイセンサ１００では、図５の上下方向における上側、下側の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置が、真ん中の第２の薄膜構造部３ａａの複数の温接点Ｔ１の配置と同じである場合に比べて、温接点Ｔ１の温度変化を大きくできるので、感度を向上できる。なお、本実施形態では、空洞部１１の最深部の深さを所定深さｄｐ（図７（ｂ）参照）とするとき、所定深さｄｐを２００μｍに設定してあるが、この値は一例であり、特に限定するものではない。

また、第２の薄膜構造部３ａａは、シリコン窒化膜３２の赤外線入射面側においてサーモパイル３０ａを形成していない領域に、第２の薄膜構造部３ａａの反りを抑制するとともに赤外線を吸収するｎ形ポリシリコン層からなる赤外線吸収層３９が形成されている。また、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃには、当該連結片３ｃを補強するｎ形ポリシリコン層からなる補強層３９ｂ（図１０参照）が設けられている。ここで、補強層３９ｂは、赤外線吸収層３９と連続一体に形成されている。しかして、赤外線アレイセンサ１００では、連結片３ｃが補強層３９ｂにより補強されているので、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止でき、また、製造時の破損を低減でき、製造歩留まりの向上を図れる。なお、本実施形態では、図１０に示す連結片３ｃの長さ寸法Ｌ１を２４μｍ、幅寸法Ｌ２を５μｍ、補強層３９ｂの幅寸法Ｌ３を１μｍに設定してあるが、これらの数値は一例であり、特に限定するものではない。ただし、本実施形態のように半導体基板１としてシリコン基板を用いており、補強層３９ｂがｎ形ポリシリコン層により形成される場合には、空洞部１１の形成時に補強層３９ｂがエッチングされるのを防止するために、補強層３９ｂの幅寸法は、連結片３ｃの幅寸法よりも小さく設定し、平面視において補強層３９ｂの両側縁が連結片３ｃの両側縁よりも内側に位置する必要がある。

また、赤外線アレイセンサ１００は、図１０および図１５（ｂ）に示すように、連結片３ｃの両側縁と第２の薄膜構造部３ａａの側縁との間にそれぞれ面取り部３ｄ，３ｄが形成され、Ｘ字状の連結片３ｃの略直交する側縁間にも面取り部３ｅが形成されている。しかして、赤外線アレイセンサ１００では、図１５（ａ）に示すように面取り部が形成されていない場合に比べて、連結片３ｃと第２の薄膜構造部３ａａとの連結部位での応力集中を緩和でき、製造時に発生する残留応力を低減できるとともに製造時の破損を低減でき、製造歩留まりの向上を図れる。また、使用中の外部の温度変化や衝撃に起因して発生する応力による破損を防止できる。なお、図１０に示した例では、各面取り部３ｄ，３ｅをＲ（アール）が３μｍのＲ面取り部としてあるが、Ｒ面取り部に限らず、例えば、Ｃ面取り部としてもよい。

また、赤外線アレイセンサ１００は、各熱型赤外線検出部３に、支持部３ｄと一方のブリッジ部３ｂｂと第２の赤外線吸収部３３ａと他方のブリッジ部３ｂｂと支持部３ｄとに跨るように引き回されたｎ形ポリシリコン層からなる故障診断用配線（故障診断用のヒータ）１３９を設けて、全ての故障診断用配線１３９を直列接続してある。しかして、ａ×ｂ個の故障診断用配線１３９の直列回路へ通電することで、ブリッジ部３ｂｂの折れなどの破損の有無を検出することができる。

要するに、赤外線アレイセンサ１００は、製造途中での検査時や使用時において、ａ×ｂ個の故障診断用配線１３９の直列回路への通電の有無によって、ブリッジ部３ｂｂの折れや故障診断用配線１３９の断線などを検出することができる。また、赤外線アレイセンサ１００では、上述の検査時や使用時において、ａ×ｂ個の故障診断用配線１３９の直列回路へ通電して各感温部３０の出力を検出することにより、感温部３０の断線の有無や感度のばらつき（感温部３０の出力のばらつき）などを検知することが可能となる。ここにおいて、感度のばらつきに関しては、画素部２ごとの感度のばらつきを検知することが可能であり、例えば、第１の薄膜構造部３ａの反りや第１の薄膜構造部３ａの半導体基板１へのスティッキングなどに起因した感度のばらつきを検知することが可能となる。ここで、本実施形態における赤外線アレイセンサ１００では、平面視において、故障診断用配線１３９を複数の温接点Ｔ１の群の付近において折り返され蛇行した形状としてある。したがって、故障診断用配線１３９へ通電することにより発生するジュール熱によって、各温接点Ｔ１を効率良く温めることができる。上述の故障診断用配線１３９は、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５と同一平面上に同一厚さで形成されている。

上述の赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物（例えば、リンなど）を同じ不純物濃度（例えば、１０^１８〜１０^２０ｃｍ^−３）で含んでおり、ｎ形ポリシリコン層３４と同時に形成されている。また、ｐ形ポリシリコン層３５のｐ形不純物として例えばボロンを採用すればよく、不純物濃度を例えば１０^１８〜１０^２０ｃｍ^−３程度の範囲で適宜設定すればよい。本実施形態では、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５それぞれの不純物濃度が１０^１８〜１０^２０ｃｍ^−３であり、熱電対の抵抗値を低減でき、Ｓ／Ｎ比の向上を図れる。なお、赤外線吸収層３９および故障診断用配線１３９は、ｎ形ポリシリコン層３４と同じｎ形不純物を同じ不純物濃度でドーピングしてあるが、これに限らず、例えば、ｐ形ポリシリコン層３５と同じ不純物を同じ不純物濃度でドーピングしてもよい。

ところで、本実施形態では、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９の屈折率をｎ_１、検出対象の赤外線の中心波長をλとするとき、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの厚さｔ１をλ／４ｎ_１に設定するようにしている。しかして、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、ｎ_１＝３．６、λ＝１０μｍの場合には、ｔ１≒０．６９μｍとすればよい。

また、本実施形態では、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９、および故障診断用配線１３９それぞれの不純物濃度が１０^１８〜１０^２０ｃｍ^−３であるので、赤外線の吸収率を高くしつつ赤外線の反射を抑制することができて、感温部３０の出力のＳ／Ｎ比を高めることができる。また、赤外線吸収層３９および故障診断用配線１３９をｎ形ポリシリコン層３４と同一工程で形成できるから、低コスト化を図れる。

ここで、感温部３０の接続部３６と接続部３７とは、半導体基板１の上記一表面側において、層間絶縁膜５０によって絶縁分離されている（図１１および図１２参照）。すなわち、温接点Ｔ１側の接続部３６は、層間絶縁膜５０に形成したコンタクトホール５０ａ_１，５０ａ_２を通して、両ポリシリコン層３４，３５の上記各一端部と電気的に接続されている。また、冷接点Ｔ２側の接続部３７は、層間絶縁膜５０に形成されたコンタクトホール５０ａ_３，５０ａ_４を通して、両ポリシリコン層３４，３５の上記各他端部と電気的に接続されている。

また、ＭＯＳトランジスタ４は、上述のように、半導体基板１の上記一表面側においてＭＯＳトランジスタ４の形成用領域Ａ２に形成されている。

ＭＯＳトランジスタ４は、図１、図７および図１４に示すように、半導体基板１の上記一表面側に第１導電形であるｐ形（ｐ^＋）のウェル領域４１が形成され、ウェル領域４１内に、第２導電形であるｎ形（ｎ^＋）のドレイン領域４３と第２導電形であるｎ形（ｎ^＋）のソース領域４４とが離間して形成されている。さらに、ウェル領域４１内には、ドレイン領域４３とソース領域４４とを囲む第１導電形であるｐ形（ｐ^＋＋）のチャネルストッパ領域４２が形成されている。

ウェル領域４１においてドレイン領域４３とソース領域４４との間に位置する部位の上には、シリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を介してｎ形ポリシリコン層からなるゲート電極４６が形成されている。

また、ドレイン領域４３上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるドレイン電極４７が形成され、ソース領域４４上には、金属材料（例えば、Ａｌ−Ｓｉなど）からなるソース電極４８が形成されている。

ゲート電極４６、ドレイン電極４７およびソース電極４８は、上述の層間絶縁膜５０によって絶縁分離されている。ここで、ドレイン電極４７は、層間絶縁膜５０に形成したコンタクトホール５０ｄを通してドレイン領域４３と電気的に接続され、ソース電極４８は、層間絶縁膜５０に形成したコンタクトホール５０ｅを通してソース領域４４と電気的に接続されている。

赤外線アレイセンサ１００の各画素部２では、ＭＯＳトランジスタ４のソース電極４８と感温部３０の一端とが電気的に接続され、感温部３０の他端が第４の配線１０４に電気的に接続されている。また、各画素部２では、ＭＯＳトランジスタ４のドレイン電極４７が、第１の配線１０１と電気的に接続され、ゲート電極４６が、ｎ形ポリシリコン配線からなる第２の配線１０２と電気的に接続されている。また、各画素部２では、ＭＯＳトランジスタ４のチャネルストッパ領域４２上に、金属材料（例えば、Ａｌ−Ｓｉなど）からなる電極４９が形成されている。しかして、ウェル領域４１は、チャネルストッパ領域４２および電極４９を介して、第３の配線１０３と電気的に接続されている。なお、電極４９は、層間絶縁膜５０に形成したコンタクトホール５０ｆを通してチャネルストッパ領域４２と電気的に接続されている。

また、上述のツェナダイオードＺＤは、図１６に示すように、第１拡散領域８１上にアノード電極８３が形成され、第２拡散領域８２上に２つのカソード電極８４ａ，８４ｂが形成されている。このツェナダイオードＺＤは、アノード電極８３が、第５のパッドＶzdと電気的に接続され、一方のカソード電極８４ａが、１つの第２の配線１０２を介して当該第２の配線１０２に接続されたＭＯＳトランジスタ４のゲート電極４６と電気的に接続され、他方のカソード電極８４ｂが、当該第２の配線１０２に接続された第２のパッドＶsel1〜Ｖsel8の１つと電気的に接続されている。

上述の赤外線アレイセンサ１００によれば、通電されることにより発生するジュール熱によって温接点Ｔ１を温める故障診断用配線１３９を備えているので、故障診断用配線１３９へ通電してサーモパイル３０ａの出力を測定することにより、サーモパイル３０ａの断線などの故障の有無を判断することが可能となって、信頼性の向上を図れ、しかも、故障診断用配線１３９は、熱型赤外線検出部３において半導体基板１の空洞部１１に重なる領域でサーモパイル３０ａと重ならないように配置されているので、故障診断用配線１３９によるサーモパイル３０ａの温接点Ｔ１の熱容量の増大を防止でき、感度および応答速度の向上を図れる。

ここで、赤外線アレイセンサ１００は、使用時において自己診断を行わない通常時において、故障診断用配線１３９も外部からの赤外線を吸収するので、複数の温接点Ｔ１の温度の均一化を図れ、感度の向上を図れる。なお、赤外線アレイセンサ１００では、赤外線吸収層３９および補強層３９ｂも外部からの赤外線を吸収するので、複数の温接点Ｔ１の温度の均一化を図れ、感度の向上を図れる。また、赤外線アレイセンサ１００の使用時の自己診断は、ＩＣ素子１２２に設けられた自己診断回路（図示せず）により定期的に行われるが、必ずしも定期的に行う必要はない。

また、赤外線アレイセンサ１００は、第１の薄膜構造部３ａが、複数の線状のスリット１３を設けることによって、空洞部１１の内周方向に沿って並設されそれぞれ熱型赤外線検出部３において空洞部１１を囲む部位である支持部３ｄから内方へ延長された複数の第２の薄膜構造部３ａａに分離され、各第２の薄膜構造部３ａａごとにサーモパイル３０ａの温接点Ｔ１が設けられるとともに、各サーモパイル３０ａごとに出力を取り出す場合に比べて温度変化に対する出力変化が大きくなる接続関係で全てのサーモパイル３０ａが電気的に接続されているので、応答速度および感度の向上を図れ、しかも、全ての第２の薄膜構造部３ａａに跨って故障診断用配線１３９が形成されているので、熱型赤外線検出部３の全てのサーモパイル３０ａを一括して自己診断することが可能となる。また、赤外線アレイセンサ１００では、隣接する第２の薄膜構造部３ａａ，３ａａ同士を連結する連結片３ｃが形成されていることにより、各第２の薄膜構造部３ａａの反りを低減でき、構造安定性の向上を図れ、感度が安定する。

また、赤外線アレイセンサ１００は、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と赤外線吸収層３９と補強層３９ｂと故障診断用配線１３９とが同一の厚さに設定されているので、第２の薄膜構造部３ａａの応力バランスの均一性が向上し、第２の薄膜構造部３ａａの反りを抑制することができ、製品ごとの感度のばらつきや、画素部２ごとの感度のばらつきを低減できる。

また、赤外線アレイセンサ１００は、故障診断用配線１３９が、第１の熱電要素であるｎ形ポリシリコン層３４もしくは第２の熱電要素であるｐ形ポリシリコン層３５と同じ材料により形成されているので、故障診断用配線１３９を第１の熱電要素もしくは第２の熱電要素と同時に形成することが可能となり、製造プロセスの簡略化による低コスト化を図れる。

また、赤外線アレイセンサ１００は、赤外線吸収部３３および故障診断用配線１３９を備えた複数の画素部２が、半導体基板１の上記一表面側で２次元アレイ状に設けられているので、製造時や使用時の自己診断に際して各画素部２それぞれの故障診断用配線１３９に通電することにより、各画素部２それぞれの感温部３０の感度のばらつきを把握することが可能となる。

以下、赤外線アレイセンサ１００の基本的な製造方法の一例について図１７〜図２０を参照して説明する。

まず、第２導電形のシリコン基板からなる半導体基板１の上記一表面側に第１の所定膜厚（例えば、０．３μｍ）の第１のシリコン酸化膜３１と第２の所定膜厚（例えば、０．１μｍ）のシリコン窒化膜３２との積層膜からなる絶縁層を形成する絶縁層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して当該絶縁層のうち熱型赤外線検出部３の形成用領域Ａ１に対応する部分の一部を残してＭＯＳトランジスタ４の形成用領域Ａ２に対応する部分をエッチング除去する絶縁層パターニング工程を行うことによって、図１７（ａ）に示す構造を得る。ここにおいて、シリコン酸化膜３１は、半導体基板１を所定温度（例えば、１１００℃）で熱酸化することにより形成し、シリコン窒化膜３２は、ＬＰＣＶＤ法により形成している。

上述の絶縁層パターニング工程の後、半導体基板１の上記一表面側に第１導電形であるｐ形（ｐ^＋）のウェル領域４１を形成するウェル領域形成工程を行い、続いて、半導体基板１の上記一表面側におけるウェル領域４１内に第１導電形であるｐ形（ｐ^＋＋）のチャネルストッパ領域４２を形成するチャネルストッパ領域形成工程を行うことによって、図１７（ｂ）に示す構造を得る。ここで、ウェル領域形成工程では、まず、半導体基板１の上記一表面側の露出部位を所定温度で熱酸化することにより第２のシリコン酸化膜（熱酸化膜）５１を選択的に形成する。その後、ウェル領域４１を形成するためのマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用してシリコン酸化膜５１をパターニングする。続いて、第１導電形の不純物（ここでは、ｐ形の不純物であり、例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、ウェル領域４１を形成する。また、チャネルストッパ領域形成工程では、半導体基板１の上記一表面側を所定温度で熱酸化することにより第３のシリコン酸化膜（熱酸化膜）５２を選択的に形成する。その後、チャネルストッパ領域４２を形成するためのマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用して第３のシリコン酸化膜５２をパターニングする。続いて、第１導電形の不純物（ここでは、ｐ形の不純物であり、例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、チャネルストッパ領域４２を形成する。なお、第１のシリコン酸化膜３１と第２のシリコン酸化膜５１と第３のシリコン酸化膜５２とで、半導体基板１の上記一表面側のシリコン酸化膜１ｂを構成している。

上述のチャネルストッパ領域形成工程の後、第２導電形であるｎ形（ｎ^＋）のドレイン領域４３および第２導電形であるｎ形（ｎ^＋）のソース領域４４を形成するソース・ドレイン形成工程を行う。このソース・ドレイン形成工程では、ウェル領域４１におけるドレイン領域４３およびソース領域４４それぞれの形成予定領域に第２導電形の不純物（ここでは、ｎ形の不純物であり、例えば、リンなど）のイオン注入を行ってから、ドライブを行うことによって、ドレイン領域４３およびソース領域４４を形成する。

ソース・ドレイン形成工程の後、半導体基板１の上記一表面側に例えば熱酸化により所定膜厚（例えば、６００Å）のシリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を形成するゲート絶縁膜形成工程を行う。続いて、半導体基板１の上記一表面側の全面にゲート電極４６、第２の配線１０２（図５参照）、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９および故障診断用配線１３９の基礎となる所定膜厚（例えば、０．６９μｍ）のノンドープポリシリコン層をＬＰＣＶＤ法により形成するポリシリコン層形成工程を行う。その後、フォトリソグラフィ技術およびエッチング技術を利用して上記ノンドープポリシリコン層のうちゲート電極４６、第２の配線１０２、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５、赤外線吸収層３９および故障診断用配線１３９それぞれに対応する部分が残るようにパターニングするポリシリコン層パターニング工程を行う。続いて、上記ノンドープポリシリコン層のうちｐ形ポリシリコン層３５に対応する部分にｐ形の不純物（例えば、ボロンなど）のイオン注入を行ってからドライブを行うことによりｐ形ポリシリコン層３５を形成するｐ形ポリシリコン層形成工程を行う。その後、上記ノンドープポリシリコン層のうちｎ形ポリシリコン層３４、赤外線吸収層３９、故障診断用配線１３９、ゲート電極４６および第２の配線１０２に対応する部分にｎ形の不純物例えば、リンなど）のイオン注入を行ってからドライブを行うことによりｎ形ポリシリコン層３４、赤外線吸収層３９、故障診断用配線１３９、ゲート電極４６および第２の配線１０２を形成するｎ形ポリシリコン層形成工程を行うことによって、図１８（ａ）に示す構造を得る。なお、ｐ形ポリシリコン層形成工程とｎ形ポリシリコン層形成工程との順序は逆でもよい。

上述のｐ形ポリシリコン層形成工程およびｎ形ポリシリコン層形成工程が終了した後、半導体基板１の上記一表面側に層間絶縁膜５０を形成する層間絶縁膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して層間絶縁膜５０に各コンタクトホール５０ａ_１，５０ａ_２，５０ａ_３，５０ａ_４，５０ｄ，５０ｅ，５０ｆ（図１１、図１２、図１４参照）を形成するコンタクトホール形成工程を行うことによって、図１８（ｂ）に示す構造を得る。層間絶縁膜形成工程では、半導体基板１の上記一表面側に所定膜厚（例えば、０．８μｍ）のＢＰＳＧ膜をＣＶＤ法により堆積させてから、所定温度（例えば、８００℃）でリフローすることにより平坦化された層間絶縁膜５０を形成する。

上述のコンタクトホール形成工程の後、半導体基板１の上記一表面側の全面に接続部３６，３７、ドレイン電極４７、ソース電極４８、第４の配線１０４、第１の配線１０１、第３の配線１０３、各パッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsuなど（図１（ａ）参照）の基礎となる所定膜厚（例えば、２μｍ）の金属膜（例えば、Ａｌ−Ｓｉ膜）をスパッタ法などにより形成する金属膜形成工程を行う。続いて、フォトリソグラフィ技術およびエッチング技術を利用して金属膜をパターニングすることで接続部３６，３７、ドレイン電極４７、ソース電極４８、第４の配線１０４、第１の配線１０１、第３の配線１０３、各パッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsuなどを形成する金属膜パターニング工程を行うことによって、図１９（ａ）に示す構造を得る。なお、金属膜パターニング工程におけるエッチングはＲＩＥにより行っている。また、この金属膜パターニング工程を行うことにより、温接点Ｔ１および冷接点Ｔ２が形成される。

上述の金属膜パターニング工程の後、半導体基板１の上記一表面側（つまり、層間絶縁膜５０の表面側）に所定膜厚（例えば、０．５μｍ）のＰＳＧ膜と所定膜厚（例えば、０．５μｍ）のＮＳＧ膜との積層膜からなるパッシベーション膜６０をＣＶＤ法により形成するパッシベーション膜形成工程を行うことによって、図１９（ｂ）に示す構造を得る。

上述のパッシベーション膜形成工程の後、シリコン酸化膜３１、シリコン窒化膜３２、層間絶縁膜５０、パッシベーション膜６０などを備え、感温部３０などが埋設された積層構造部をパターニングすることにより、第２の薄膜構造部３ａａおよび連結片３ｃを形成する積層構造部パターニング工程を行うことによって、図２０（ａ）に示す構造を得る。なお、積層構造部パターニング工程において、各スリット１３，１４を形成している。

上述の積層構造部パターニング工程の後、フォトリソグラフィ技術およびエッチング技術を利用して各パッドパッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsuを露出させる開口部（図示せず）を形成する開口部形成工程を行う。次に、各スリット１３，１４をエッチング液導入孔としてエッチング液を導入し半導体基板１を異方性エッチング（結晶異方性エッチング）することにより半導体基板１に空洞部１１を形成する空洞部形成工程を行うことで、図２０（ｂ）に示す構造の赤外線アレイセンサ１００を得る。ここで、開口部形成工程におけるエッチングはＲＩＥにより行っている。また、空洞部形成工程では、エッチング液として所定温度（例えば、８５℃）に加熱したＴＭＡＨ溶液を用いているが、エッチング液はＴＭＡＨ溶液に限らず、他のアルカリ系溶液（例えば、ＫＯＨ溶液など）を用いてもよい。なお、空洞部形成工程が終了するまでの全工程はウェハレベルで行うので、空洞部形成工程が終了した後、個々の赤外線アレイセンサ１００に分離する分離工程を行えばよい。また、上述の説明から分かるように、ＭＯＳトランジスタ４の製造方法に関してみれば、周知の一般的なＭＯＳトランジスタの製造方法を採用しており、熱酸化による熱酸化膜の形成、フォトリソグラフィ技術およびエッチング技術による熱酸化膜のパターニング、不純物のイオン注入、ドライブイン（不純物の拡散）の基本工程を繰り返すことにより、ウェル領域４１、チャネルストッパ領域４２、ドレイン領域４３とソース領域４４を形成している。また、上述の製造方法では、ツェナダイオードＺＤの製造工程について説明を省略したが、周知の一般的なツェナダイオードの製造方法を適宜採用すればよい。

上述の赤外線アレイセンサ１００では、半導体基板１として上記一表面が（１００）面の単結晶シリコン基板を用いて、エッチング速度の結晶面方位依存性を利用した異方性エッチングにより形成する空洞部１１を四角錘状の形状としてあるが、四角錘状の形状に限らず、四角錘台状の形状でもよい。また、半導体基板１の上記一表面の面方位は特に限定するものではなく、例えば、半導体基板１として上記一表面がＳｉ（１１０）面の単結晶のシリコン基板を用いてもよい。

ＩＣ素子１２２は、ＡＳＩＣ（：Application Specific ＩＣ）であり、シリコン基板を用いて形成されている。また、ＩＣ素子１２２としてベアチップを用いている。しかして、本実施形態では、ＩＣ素子１２２がベアチップをパッケージングしたものである場合に比べて、パッケージ１３３の小型化を図れる。

ＩＣ素子１２２は、赤外線アレイセンサ１００を制御する制御回路、赤外線アレイセンサ１００の各パッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsu，Ｖzdそれぞれと電気的に接続される複数のパッド（図示せず）と、第１のパッドＶout1〜Ｖout8それぞれに電気的に接続されたパッドの出力電圧を増幅する増幅回路、第１のパッドＶout1〜Ｖout8それぞれに電気的に接続されたパッドの出力電圧を択一的に上記増幅回路に入力するマルチプレクサなどを備えた回路構成としてあるが、回路構成は特に限定するものではない。また、ＩＣ素子１２２は、上述の自己診断回路も備えている。また、パッケージ１３３内において、赤外線アレイセンサ１００の近傍に、絶対温度を測定するためのサーミスタを配置して、ＩＣ素子１２２が、上記サーミスタの出力と感温部３０の出力とに基づいて温度を演算するようにしてもよい。

本実施形態の赤外線センサ装置は、パッケージ本体１３４とパッケージ蓋１３５とで構成されるパッケージ１３３の内部空間（気密空間）１６５を、ドライ窒素雰囲気としてあるが、これに限らず、例えば、真空雰囲気としてもよい。

パッケージ本体１３４は、絶縁材料からなる基体１３４ａに金属材料からなる配線パターン（図示せず）および電磁シールド層１４４が形成されており、電磁シールド層１４４により電磁シールド機能を有している。一方、パッケージ蓋１３５は、レンズ１５３が導電性を有するとともに、レンズ１５３がメタルキャップ１５２に導電性材料により接合されており、導電性を有している。そして、パッケージ蓋１３５は、パッケージ本体１３４の電磁シールド層１４４と電気的に接続されている。しかして、本実施形態では、パッケージ本体１３４の電磁シールド層１４４とパッケージ蓋１３５とを同電位とすることができる。その結果、パッケージ１３３は、赤外線アレイセンサ１００とＩＣ素子１２２と上記配線パターンと後述のボンディングワイヤ（図示せず）と含んで構成されるセンサ回路（図示せず）への外来の電磁ノイズを防止する電磁シールド機能を有している。

パッケージ本体１３４は、赤外線アレイセンサ１００およびＩＣ素子１２２が一表面側に実装される平板状のセラミック基板により構成してある。要するに、パッケージ本体１３４は、基体１３４ａが絶縁材料であるセラミックスにより形成されており、配線パターンのうち基体１３４ａの一表面側に形成された部位に、赤外線アレイセンサ１００の各パッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsu，ＶzdおよびＩＣ素子１２２の上記パッドが、適宜、ボンディングワイヤを介して接続されている。なお、赤外線センサ装置において、赤外線アレイセンサ１００とＩＣ素子１２２とは、ボンディングワイヤなどを介して電気的に接続されている。各ボンディングワイヤとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いることが好ましい。

本実施形態では、パッケージ本体１３４の絶縁材料としてセラミックスを採用しているので、上記絶縁材料としてエポキシ樹脂などの有機材料を採用する場合に比べて、パッケージ本体１３４の耐湿性および耐熱性を向上させることができる。ここで、絶縁材料のセラミックスとして、アルミナを採用すれば、窒化アルミニウムや炭化珪素などを採用する場合に比べて、上記絶縁材料の熱伝導率が小さく、ＩＣ素子１２２やパッケージ１３３の外部からの熱に起因した赤外線アレイセンサ１００の温度上昇を抑制できる。

また、パッケージ本体１３４は、上述の配線パターンの一部により構成される外部接続電極（図示せず）が、基体１３４ａの他表面と側面とに跨って形成されている。しかして、本実施形態の赤外線センサ装置では、回路基板などへの２次実装後において、回路基板などとの接合部の外観検査を容易に行うことができる。

また、赤外線アレイセンサ１００は、パッケージ本体１３４に対して、第１のダイボンド剤（例えば、シリコーン樹脂など）からなる複数の接合部１１５を介して実装されている。また、ＩＣ素子１２２は、パッケージ本体１３４に対して、第２のダイボンド剤（例えば、シリコーン樹脂など）からなる接合部１２５を介して実装されている。各ダイボンド剤としては、低融点ガラスやエポキシ系樹脂やシリコーン系樹脂などの絶縁性接着剤、半田（鉛フリー半田、Ａｕ−Ｓｎ半田など）や銀ペーストなどの導電性接着剤を用いればよい。また、各ダイボンド剤を用いずに、例えば、常温接合法や、Ａｕ−Ｓｎ共晶もしくはＡｕ−Ｓｉ共晶を利用した共晶接合法などにより接合してもよい。

上述の赤外線アレイセンサ１００は、複数の接合部１１５を介してパッケージ本体１３４に実装してあるので、赤外線アレイセンサ１００それぞれの裏面の全体が接合部１１５を介してパッケージ本体１３４に接合される場合に比べて、赤外線アレイセンサ１００とパッケージ本体１３４との間の空間１１６が断熱部として機能することと、接合部１１５の断面積の低減とにより、パッケージ本体１３４から赤外線アレイセンサ１００へ熱が伝達しにくくなる。

この接合部１１５の数は、特に限定するものではないが、赤外線アレイセンサ１００の外周形状が矩形状（正方形状ないし長方形状）の場合には、例えば、３つが好ましく、この場合には、赤外線アレイセンサ１００の外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所に設けることにより、パッケージ本体１３４への実装時などの温度変化に起因したパッケージ本体１３４の変形が赤外線アレイセンサ１００の傾きとして伝わるから、赤外線アレイセンサ１００が変形するのを抑制することができ、赤外線アレイセンサ１００に生じる応力を低減することが可能となる。なお、本実施形態では、赤外線アレイセンサ１００の外周形状が例えば正方形状の場合、赤外線アレイセンサ１００の外周の１辺の両端の２箇所と、当該１辺に平行な辺の１箇所との３箇所に頂点を有する仮想三角形を規定しているが、仮想三角形の頂点の位置は、赤外線アレイセンサ１００の外周形状、赤外線アレイセンサ１００の各パッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsu，Ｖzdへのワイヤボンディング時の接合信頼性（言い換えれば、赤外線アレイセンサ１００の各パッドＶout1〜Ｖout8，Ｖsel1〜Ｖsel8，Ｖrefin，Ｖsu，Ｖzdの位置）を考慮して規定することが好ましい。接合部１１５には、赤外線アレイセンサ１００とパッケージ本体１３４との距離を規定するスペーサを混入させてもよく、このようなスペーサを混入させておけば、赤外線センサ装置の製品間での赤外線アレイセンサ１００とパッケージ本体１３４との間の熱絶縁性能のばらつきを低減可能となる。ただし、赤外線アレイセンサ１００の裏面全体を、接合部１１５を介してパッケージ本体１３４に接合してもよい。

また、ＩＣ素子１２２は、外周形状が矩形状（正方形状ないし長方形状）であり、裏面全体が接合部１２５を介してパッケージ本体１３４に接合されている。

パッケージ蓋１３５は、パッケージ本体１３４側の一面が開放された箱状に形成され赤外線アレイセンサ１００に対応する部位に開口窓１５２ａが形成されたメタルキャップ１５２と、メタルキャップ１５２の開口窓１５２ａを閉塞する形でメタルキャップ１５２に接合されたレンズ１５３とで構成されており、メタルキャップ１５２の上記一面がパッケージ本体１３４により閉塞される形でパッケージ本体１３４に気密的に接合されている。ここで、パッケージ本体１３４の上記一表面の周部には、パッケージ本体１３４の外周形状に沿った枠状の金属パターン１４７（図３（ａ）参照）が全周に亘って形成されており、パッケージ蓋１３５とパッケージ本体１３４の金属パターン１４７とは、シーム溶接（抵抗溶接法）により金属接合されており、気密性および電磁シールド効果を高めることができる。なお、パッケージ蓋１３５のメタルキャップ１５２は、コバールにより形成されており、Ｎｉめっきが施されている。また、パッケージ本体１３４の金属パターン１４７は、コバールにより形成され、Ｎｉのめっきが施され、さらにＡｕのめっきが施されている。

パッケージ蓋１３５とパッケージ本体１３４の金属パターン１４７との接合方法は、シーム溶接に限らず、他の溶接（例えば、スポット溶接）や、導電性樹脂により接合してもよい。ここで、導電性樹脂として異方導電性接着剤を用いれば、樹脂（バインダー）中に分散された導電粒子の含有量が少なく、接合時に加熱・加圧を行うことでパッケージ蓋１３５とパッケージ本体１３４との接合部の厚みを薄くできるので、外部からパッケージ１３３内へ水分やガス（例えば、水蒸気、酸素など）が侵入するのを抑制できる。また、導電性樹脂として、酸化バリウム、酸化カルシウムなどの乾燥剤を混入させたものを用いてもよい。

なお、パッケージ本体１３４およびパッケージ蓋１３５の外周形状は矩形状としてあるが、矩形状に限らず、例えば、円形状でもよい。また、パッケージ蓋１３５のメタルキャップ１５２は、パッケージ本体１３４側の端縁から全周に亘って外方に延設された鍔部１５２ｂを備えており、鍔部１５２ｂが全周に亘ってパッケージ本体１３４と接合されている。

レンズ１５３は、平凸型の非球面レンズである。しかして、本実施形態の赤外線センサ装置では、レンズ１５３の薄型化を図りながらも、赤外線アレイセンサ１００での赤外線の受光効率の向上による高感度化を図れる。また、本実施形態の赤外線センサ装置では、赤外線アレイセンサ１００の検知エリアをレンズ１５３により設定することが可能となる。レンズ１５３は、赤外線アレイセンサ１００の半導体基板１とは別の半導体基板（半導体ウェハ）を用いて形成されている。すなわち、レンズ１５３は、所望のレンズ形状に応じて半導体基板（ここでは、シリコン基板）との接触パターンを設計した陽極を半導体基板の一表面側に半導体基板との接触がオーミック接触となるように形成した後に半導体基板の構成元素の酸化物をエッチング除去する溶液からなる電解液中で半導体基板の他表面側を陽極酸化することで除去部位となる多孔質部を形成してから当該多孔質部を除去することにより形成された半導体レンズ（ここでは、シリコンレンズ）により構成されている。しかして、レンズ１５３は、導電性を有している。なお、この種の陽極酸化技術を応用した半導体レンズの製造方法については、例えば、特許第３８９７０５５号公報、特許第３８９７０５６号公報などに開示されているので、説明を省略する。

本実施形態では、赤外線アレイセンサ１００の検知エリアを上述の半導体レンズからなるレンズ１５３により設定することができ、また、レンズ１５３として、球面レンズよりも短焦点で且つ開口径が大きく収差が小さな半導体レンズを採用することができるから、短焦点化により、パッケージ１３３の薄型化を図れる。本実施形態の赤外線センサ装置は、赤外線アレイセンサ１００の検知対象の赤外線として、人体から放射される１０μｍ付近の波長帯（８μｍ〜１３μｍ）の赤外線を想定しており、レンズ１５３の材料として、ＺｎＳやＧａＡｓなどに比べて環境負荷が少なく且つ、Ｇｅに比べて低コスト化が可能であり、しかも、ＺｎＳに比べて波長分散が小さなＳｉを採用している。

また、レンズ１５３は、メタルキャップ１５２における開口部１５２ａの周部に導電性接着剤（例えば、鉛フリー半田、銀ペーストなど）からなる接合部１５８により固着されている。上述のように、接合部１５８の材料として導電性接着剤を採用することにより、レンズ１５３が、接合部１５８およびメタルキャップ１５２を介してパッケージ本体１３４の電磁シールド層１４４に電気的に接続されるので、電磁ノイズに対するシールド性を高めることができ、外来の電磁ノイズに起因したＳ／Ｎ比の低下を防止することができる。

上述のレンズ１５３には、赤外線アレイセンサ１００での検知対象の赤外線の波長を含む所望の波長域の赤外線を透過し当該波長域以外の赤外線を反射する光学多層膜（多層干渉フィルタ膜）からなるフィルタ部（図示せず）を設けることが好ましい。このようなフィルタ部を設けることにより、所望の波長域以外の不要な波長域の赤外線や可視光をフィルタ部によりカットすることが可能となり、太陽光などによるノイズの発生を抑制することができ、高感度化を図れる。

また、本実施形態では、パッケージ本体１３４が平板状に形成されているので、パッケージ本体１３４への赤外線アレイセンサ１００およびＩＣ素子１２２の実装が容易になるとともに、パッケージ本体１３４の低コスト化が可能となる。また、パッケージ本体１３４が平板状に形成されているので、パッケージ本体１３４を、一面が開放された箱状の形状として、多層セラミック基板により構成し、パッケージ本体１３４の内底面に赤外線アレイセンサ１００を実装する場合に比べて、パッケージ本体１３４の上記一表面側に配置される赤外線アレイセンサ１００とレンズ１５３との間の距離の精度を高めることができ、より一層の高感度化を図れる。なお、以下では、パッケージ本体１３４において、赤外線アレイセンサ１００を実装する領域を第１の領域１４０、ＩＣ素子１２２を実装する領域を第２の領域１４２と称する。

本実施形態の赤外線センサ装置では、パッケージ本体１３４において、第１の領域１４０に比べて、第２の領域１４２の厚みを薄くしてある。ここで、パッケージ本体１３４の第２の領域１４２は、基体１３４ａの上記一表面に凹部１３４ｂを設けることにより、第１の領域１４０よりも厚みを薄くしてある。また、パッケージ本体１３４の第２の領域１４２では、電磁シールド層１４４が露出している。

また、パッケージ本体１３４の第２の領域１４２では、金属材料（例えば、Ｃｕなど）からなる複数のビア（サーマルビア）１４５が基体１３４ａの厚み方向に貫設されており、各ビア１４５が電磁シールド層１４４と接して熱結合されている。

ここで、ＩＣ素子１２２は、第２の領域１４２において電磁シールド層１４４に接合部１２５を介して実装されている。しかして、ＩＣ素子１２２で発生した熱を電磁シールド層１４４におけるＩＣ素子１２２の直下の部位およびビア１４５を通してパッケージ１３３の外側へ効率良く放熱させることが可能となる。本実施形態では、電磁シールド層１４４のうち第２の領域１４２に形成された部位が、ＩＣ素子１２２が実装され熱結合される金属部を構成し、各ビア１４５が、第１の領域１４０を避けて形成されてパッケージ１３３の外側に一部が露出する放熱部を構成している。要するに、金属部は、第１の領域１４０を避けて形成されてパッケージ１３３の外側に一部が露出する放熱部と熱結合されている。

本実施形態の赤外線センサ装置の製造にあたっては、パッケージ本体１３４に赤外線アレイセンサ１００およびＩＣ素子１２２を実装する実装工程を行ってから、所望の雰囲気中でパッケージ蓋１３５とパッケージ本体１３４とを接合する接合工程を行うようにすればよい。

以上説明した本実施形態の赤外線センサ装置では、第１のパッドＶout1〜Ｖ0ut8の電位をＶout、第２のパッドＶsel1〜Ｖsel8の電位をＶs、第３のパッドＶchの電位をＶwell、第４のパッドの電位ＶrefinをＶref、熱電変換部である感温部３０の出力電圧をＶo、チャネル形成用領域であるウェル領域４１とソース領域４４とで構成される第１の寄生ダイオードおよびウェル領域４１とドレイン領域４３とで構成される第２の寄生ダイオードのしきい値電圧をＶthとするとき、制御手段であるＩＣ素子１２２が、第２の配線１０２に接続されたａ個のＭＯＳトランジスタ４をオン状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶon、第２の配線１０２に接続されたａ個のＭＯＳトランジスタ４をオフ状態とする際の第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶoffとし、第２のパッドＶsel1〜Ｖsel8の電位ＶsをＶonとしたときに、
ＭＯＳトランジスタ４がｎＭＯＳトランジスタであれば、
−Ｖth＜｛Ｖwell−（Ｖref＋Ｖo）｝＜Ｖth
ＭＯＳトランジスタ４がｐＭＯＳトランジスタであれば、
−Ｖth＜｛（Ｖref＋Ｖo）−Ｖwell｝＜Ｖth
の関係を満たすように設定されたＶref、Ｖwellの条件で赤外線アレイセンサ１００を制御するので、ＭＯＳトランジスタ４がオンのときに、第１の寄生ダイオードおよび第２の寄生ダイオードにリーク電流が流れるのを抑制することができ、Ｓ／Ｎ比の向上を図れる。すなわち、本実施形態の赤外線センサ装置では、ＭＯＳトランジスタ４がオンのときに、チャネル形成用領域であるウェル領域４１を通るリーク電流が流れるのを抑制することができ、Ｓ／Ｎ比の向上を図れる。

また、本実施形態の赤外線センサ装置は、各ＭＯＳトランジスタ４のゲート電極４６・ソース電極４８間に過電圧が印加されるのを防止するために各第２の配線１０２それぞれにカソード（カソード電極８４ａ）が接続された複数のツェナダイオードＺＤを備えているので、各ＭＯＳトランジスタ４のゲート電極４６・ソース電極４８間に過電圧が印加されるのを防止することができ、ゲート絶縁膜４５の絶縁破壊を防止することが可能となる。

また、本実施形態の赤外線センサ装置は、上述のツェナダイオードＺＤが、半導体基板１の上記一表面側に形成された第１導電形の第１拡散領域８１内に第２導電形の第２拡散領域８２が形成されたものであり、各ツェナダイオードＺＤの第１拡散領域８１が共通接続された第５のパッドＶzdを備え、第５のパッドＶzdの電位をＶhogoとするとき、ＩＣ素子１２２が、ＶhogoとＶwellとを異ならせるので、ＭＯＳトランジスタ４のゲート絶縁膜４５を保護しつつ、Ｓ／Ｎ比の向上を図れる。

また、本実施形態の赤外線センサ装置は、ＩＣ素子１２２が、Ｖref＝Ｖwellとするようにすれば、感温部３０の出力電圧Ｖoが小さい場合でも、第１の寄生ダイオードおよび第２の寄生ダイオードにリーク電流が流れるのを抑制することができる。ここで、赤外線アレイセンサ１００において、第４のパッドＶrefinと第３のパッドＶchとを１個に共通化すれば、パッド数の低減を図れるとともに、ＩＣ素子１２２の回路構成の簡略化を図れる。本実施形態の赤外線センサ装置では、ＩＣ素子１２２が、ＶrefとＶwellとを略同じとすることが好ましく、Ｖref＝Ｖwellとすることがより好ましい。

また、本実施形態の赤外線センサ装置では、半導体基板１の導電形が第２導電形であり、半導体基板１が接続された基板バイアス用の第６のパッドＶsuを備え、第６のパッドＶsuの電位をＶsubとするとき、ＩＣ素子１２２が、第３のパッドＶchの電位Ｖwellと第６のパッドＶsuの電位Ｖsubとを等しくする、すなわち、Ｖwell＝Ｖsubとするので、チャネル形成用領域であるウェル領域４１と半導体基板１との電位差をなくすことが可能となり、ウェル領域４１と半導体基板１とで構成される第３の寄生ダイオードＤ３（図２参照）にリーク電流が流れるのを抑制することが可能となる。この場合、赤外線アレイセンサ１００において、第４のパッドＶrefinと第３のパッドＶchと第６のパッドＶsuとを１個に共通化すれば、パッド数の低減を図れるとともに、ＩＣ素子１２２の回路構成の簡略化を図れる。

また、本実施形態の赤外線センサ装置は、半導体基板１の導電形が第２導電形であって、第１導電形がｐ形、第２導電形がｎ形であり、ＩＣ素子１２２が、Ｖhogo≦Ｖoff、且つ、Ｖhogo≦Ｖsubとすることにより、ツェナダイオードＺＤのリーク電流を抑制することができる。

また、本実施形態の赤外線センサ装置について、ここまでは、第１導電形がｐ形、第２導電形がｎ形である一例（この一例では、ＭＯＳトランジスタ４は、ｎＭＯＳトランジスタである）について説明したが、第１導電形がｎ形、第２導電形がｐ形でもよく、この場合（この場合、ＭＯＳトランジスタ４は、ｐＭＯＳトランジスタである）、制御手段であるＩＣ素子１２２が、Ｖhogo≧Ｖoff、且つ、Ｖhogo≧Ｖsubとすることにより、ツェナダイオードＺＤのリーク電流を抑制することができる。

ここで、半導体基板１の導電形は、ｎ形に限らず、例えば、図２１〜図２３に示すようにｐ形でもよい。図２１は、ｐ形の半導体基板１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｎ形（ｎ^＋）とする例である。また、図２２は、ｐ形の半導体基板１に形成したｐ形（ｐ^＋）のウェル領域４１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｎ形（ｎ^＋）とする例である。また、図２３は、ｐ形の半導体基板１に形成したｎ形のウェル領域４１がチャネル形成用領域を構成し、ドレイン領域４３およびソース領域４４の導電形をｐ形（ｐ^＋）とする例である。

また、本実施形態の赤外線センサ装置では、パッケージ本体１３４において、赤外線アレイセンサ１００を実装する第１の領域１４０に比べて、ＩＣ素子１２２を実装する第２の領域１４２の厚みよりも薄くしてある。しかして、ＩＣ素子１２２で発生した熱がパッケージ本体１３４を通る経路で赤外線アレイセンサ１００に伝熱されにくくなり、ＩＣ素子１２２の発熱が赤外線アレイセンサ１００に与える影響を低減でき、ＩＣ素子１２２の発熱に起因した感度の低下を抑制することが可能となる。

また、本実施形態の赤外線センサ装置では、パッケージ本体１３４の第２の領域１４２に、ＩＣ素子１２２が実装され熱結合される金属部（電磁シールド層１４４の一部により構成される）を備え、金属部が、第１の領域１４０を避けて形成されてパッケージ１３３の外側に一部が露出する放熱部であるビア１４５と熱結合されているので、ＩＣ素子１２２で発生した熱が金属部および放熱部を通して効率的に放熱されることとなり、第１の領域１４０側への伝熱が抑制されるから、ＩＣ素子１２２の発熱が赤外線アレイセンサ１００に与える影響を更に低減することが可能となる。

また、本実施形態の赤外線センサ装置では、赤外線アレイセンサ１００が、複数の接合部１１５を介してパッケージ本体１３４に実装されているので、赤外線アレイセンサ１００とパッケージ本体１３４との間の空間１１６が断熱部として機能することと、接合部１１５の断面積の低減とにより、パッケージ本体１３４から赤外線アレイセンサ１００へ熱が伝達しにくくなり、パッケージ１３３の外部からの熱やＩＣ素子１２２からの熱が、パッケージ本体１３４を通して赤外線アレイセンサ１００へ伝達されにくくなる。

上述のパッケージ本体１３４は、電磁シールド板を内蔵したプリント配線板により構成してもよく、第２の領域１４２で電磁シールド板の一面を露出させ当該電磁シールド板にＩＣ素子１２２を実装するようにしてもよい。この場合には、当該プリント配線板により構成されるパッケージ本体１３４の周部とパッケージ蓋１３５とを、例えば、酸化バリウム、酸化カルシウムなどの乾燥剤を混入させた導電性樹脂や、導電性を有するＢステージのエポキシ樹脂などからなる接合部により気密的に接合すればよい。

ところで、上述の赤外線センサ装置は、ＩＣ素子１２２を備えているが、ＩＣ素子１２２については必ずしも備えている必要はない。すなわち、制御手段は、ＩＣ素子１２２以外により構成してもよい。また、ＩＣ素子１２２は、赤外線アレイセンサ１００とは別のパッケージに収納してもよい。

ところで、上述の赤外線アレイセンサ１００において、半導体基板１の空洞部１１は、半導体基板１の厚み方向に貫通する形で形成してもよく、この場合は、空洞部１１を形成する空洞部形成工程において、半導体基板１の上記一表面とは反対の他表面側から、半導体基板１における空洞部１１の形成予定領域を、例えば誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いた異方性エッチング技術を利用して形成すればよい。また、赤外線アレイセンサ１００は、熱電変換部である感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置されたものであればよく、構造は特に限定するものではなく、感温部３０を構成するサーモパイル３０ａの数も複数に限らず、１つでもよい。なお、感温部３０は、１ないし複数のサーモパイル３０ａにより構成されるものに限らず、例えば、熱電対でもよいし、抵抗ボロメータでもよいし、焦電素子でもよく、感温部３０の構成に応じて、ＩＣ素子１２２の回路構成を適宜変更すればよい。

１ 半導体基板
２ 画素部
４ ＭＯＳトランジスタ
３０ 感温部（熱電変換部）
４１ ウェル領域（チャネル形成用領域）
４３ ドレイン領域
４４ ソース領域
４６ ゲート電極
８１ 第１拡散領域
８２ 第２拡散領域
１００ 赤外線アレイセンサ
１０１ 第１の配線
１０２ 第２の配線
１０３ 第３の配線
１０４ 第４の配線
１０５ 第５の配線
１０６ 第６の配線
１２２ ＩＣ素子（制御手段）
Ｖout1〜Ｖout8 第１のパッド
Ｖsel1〜Ｖsel8 第２のパッド
Ｖch 第３のパッド
Ｖrefin 第４のパッド
Ｖzd 第５のパッド
Ｖsu 第６のパッド

Claims (8)

1. 赤外線による熱エネルギを電気エネルギに変換する熱電変換部および前記熱電変換部の出力電圧を取り出すためのＭＯＳトランジスタを具備するａ（ａ≧２）×ｂ（ｂ≧２）個の画素部が半導体基板の一表面側においてａ行ｂ列の２次元アレイ状に配置された赤外線アレイセンサと、前記赤外線アレイセンサを制御する制御手段とを備え、前記赤外線アレイセンサは、前記ＭＯＳトランジスタが、前記半導体基板における第１導電形のチャネル形成用領域内で第２導電形のソース領域と第２導電形のドレイン領域とが離間して形成されたものであり、各列のｂ個の前記画素部の前記熱電変換部の一端が前記ＭＯＳトランジスタのソース領域−ドレイン領域を介して各列ごとに共通接続されたｂ個の第１の配線と、各行の前記熱電変換部に対応する前記ＭＯＳトランジスタのゲート電極が各行ごとに共通接続されたａ個の第２の配線と、各行の前記ＭＯＳトランジスタの前記チャネル形成用領域が各列ごとに共通接続されたｂ個の第３の配線と、各列のａ個の前記熱電変換部の他端が各列ごとに共通接続されたｂ個の第４の配線と、前記第１の配線が各別に接続された出力用のｂ個の第１のパッドと、前記第２の配線が各別に接続された画素部選択用のａ個の第２のパッドと、前記各第３の配線が共通接続された第３のパッドと、前記第４の配線が共通接続された基準バイアス用の第４のパッドとを備え、前記第１のパッドの電位をＶout、前記第２のパッドの電位をＶs、前記第３のパッドの電位をＶwell、前記第４のパッドの電位をＶref、前記熱電変換部の出力電圧をＶo、前記チャネル形成用領域と前記ソース領域とで構成される第１の寄生ダイオードおよび前記チャネル形成用領域と前記ドレイン領域とで構成される第２の寄生ダイオードのしきい値電圧をＶthとするとき、前記制御手段は、前記第２の配線に接続されたａ個の前記ＭＯＳトランジスタをオン状態とする際の前記第２のパッドの電位ＶsをＶon、前記第２の配線に接続されたａ個の前記ＭＯＳトランジスタをオフ状態とする際の前記第２のパッドの電位ＶsをＶoffとし、前記第２のパッドの電位ＶsをＶonとしたときに、
   前記ＭＯＳトランジスタがｎＭＯＳトランジスタであれば、
   −Ｖth＜｛Ｖwell−（Ｖref＋Ｖo）｝＜Ｖth
   前記ＭＯＳトランジスタがｐＭＯＳトランジスタであれば、
   −Ｖth＜｛（Ｖref＋Ｖo）−Ｖwell｝＜Ｖth
   の関係を満たすように設定されたＶref、Ｖwellの条件で前記赤外線アレイセンサを制御することを特徴とする赤外線センサ装置。
2. 前記各ＭＯＳトランジスタのゲート電極・ソース電極間に過電圧が印加されるのを防止するために前記各第２の配線それぞれにカソードが接続された複数のツェナダイオードを備え、前記ツェナダイオードが、前記半導体基板の前記一表面側に形成された第１導電形の第１拡散領域内に第２導電形の第２拡散領域が形成されたものであり、前記各ツェナダイオードの前記第１拡散領域が共通接続された第５のパッドを備え、前記第５のパッドの電位をＶhogoとするとき、前記制御手段は、ＶhogoとＶwellとを異ならせることを特徴とする請求項１記載の赤外線センサ装置。
3. 前記制御手段は、Ｖref＝Ｖwellとすることを特徴とする請求項１または請求項２記載の赤外線センサ装置。
4. 前記半導体基板の導電形が第２導電形であり、前記半導体基板が接続された基板バイアス用の第６のパッドを備え、前記第６のパッドの電位をＶsubとするとき、前記制御手段は、Ｖwell＝Ｖsubとすることを特徴とする請求項１ないし請求項３のいずれか１項に記載の赤外線センサ装置。
5. 前記赤外線アレイセンサは、前記第４のパッドと前記第３のパッドとを１個に共通化してあることを特徴とする請求項３記載の赤外線センサ装置。
6. 前記赤外線アレイセンサは、前記第４のパッドと前記第３のパッドと前記第６のパッドとを１個に共通化してあることを特徴とする請求項４記載の赤外線センサ装置。
7. 前記半導体基板の導電形が第２導電形であって、第１導電形がｐ形、第２導電形がｎ形であり、前記制御手段は、Ｖhogo≦Ｖoff、且つ、Ｖhogo≦Ｖsubとすることを特徴とする請求項２記載の赤外線センサ装置。
8. 前記半導体基板の導電形が第２導電形であって、第１導電形がｎ形、第２導電形がｐ形であり、前記制御手段は、Ｖhogo≧Ｖoff、且つ、Ｖhogo≧Ｖsubとすることを特徴とする請求項２記載の赤外線センサ装置。

Images