JP2012009982A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2012009982A JP2012009982A JP2010142344A JP2010142344A JP2012009982A JP 2012009982 A JP2012009982 A JP 2012009982A JP 2010142344 A JP2010142344 A JP 2010142344A JP 2010142344 A JP2010142344 A JP 2010142344A JP 2012009982 A JP2012009982 A JP 2012009982A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- transistor
- node
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】レベルシフト回路の入力側の電源電圧が通常より低くなった場合でも出力が不定とならないレベルシフト回路を提供する。
【解決手段】レベルシフト回路50は、第1の電源電圧VDDの電圧レベルの入力信号を第1の電源電圧VDDよりも高い第2の電源電圧VCCの電圧レベルの出力信号に変換するための回路であって、第1の導電型の第1および第2のトランジスタ51,52、第2の導電型の第3および第4のトランジスタ53,54、および第1〜第3のインバータ55〜57を含む。第1および第2のインバータ55,56は、第3の電源電圧VBATによって駆動される。
【選択図】図5
【解決手段】レベルシフト回路50は、第1の電源電圧VDDの電圧レベルの入力信号を第1の電源電圧VDDよりも高い第2の電源電圧VCCの電圧レベルの出力信号に変換するための回路であって、第1の導電型の第1および第2のトランジスタ51,52、第2の導電型の第3および第4のトランジスタ53,54、および第1〜第3のインバータ55〜57を含む。第1および第2のインバータ55,56は、第3の電源電圧VBATによって駆動される。
【選択図】図5
Description
この発明は、低電圧レベルの信号を高電圧レベルの信号に変換するレベルシフト回路に関するものであり、特に、DC−DCコンバータ回路を制御する制御信号の電圧レベルの変換に用いられるレベルシフト回路に関する。
DC−DCコンバータは、入力直流電圧を半導体スイッチ素子のスイッチング動作に応じた直流電圧に変換する回路である。半導体スイッチ素子のスイッチングは、半導体スイッチ素子を流れる電流、DC−DCコンバータの出力電圧、およびマイクロコンピュータからの指令などに基づいて制御される。
特開2008−1311776号公報(特許文献1)は、過電流を防止するために半導体スイッチ素子を流れる電流に基づいて半導体スイッチ素子のスイッチングを制御する技術を開示する。この文献の図3に示す回路では、電圧変換用のNMOSトランジスタと並列にモニタ用のNMOSトランジスタが設けられ、これらのNMOSトランジスタのゲートにはPWM(Pulse Width Modulation)信号が入力される。電流モニタ用のNMOSトランジスタのソースと接地ノードとの間にセンス抵抗が挿入される。このセンス抵抗には、NMOSトランジスタがオンの期間、半導体スイッチ素子に流れる電流の大きさに比例したモニタ電流が流れる。
米国特許第5757174号明細書(特許文献2)およびこの米国特許の発明者らによる非特許文献1(図13参照)には、上記特許文献の電流モニタとは別の形態の電流モニタが記載される。これらの文献の電流モニタ回路は、カレントミラーを利用したものであり、センス抵抗はモニタ用のNMOSトランジスタのドレインと電源ノードとの間に設けられる。
DC−DCコンバータの出力電圧に基づいて半導体スイッチ素子を制御するためには、出力電圧との比較に用いる参照電位を発生する参照電位発生回路が必要となる。たとえば、特開2005−50473号公報(特許文献3)は、動作時とスタンバイ時とで異なる参照電位発生回路を動作させる半導体装置を開示する。動作時は、制御信号がハイ(H)レベルとなり、カレントミラー回路を含む従来型の第1の参照電位発生回路が活性化され、第1の参照電位発生回路によって参照電位が生成される。スタンバイ時は、制御信号がLレベルとなり、第1の参照電位発生回路が不活性化される。そして、T(テラ)Ωオーダーの高抵抗値を有する抵抗素子からなる抵抗分割回路を含む第2の参照電位発生回路によって参照電位が生成される。
半導体スイッチ素子のスイッチングを制御する制御回路は、DC−DCコンバータによって昇圧された昇圧電圧(高電源電圧)によって動作させる必要がある。このため、低電源電圧で動作するマイクロコンピュータからこの制御回路に制御信号を出力する場合、マイクロコンピュータが出力する制御信号の電圧レベルを変換するレベルシフト回路が設けられる。レベルシフト回路では、入力側の電源電圧が低い場合でも、出力が不定とならないようにすることが望ましい。出力が不定とならないように工夫されたレベルシフト回路の例として、特開平10−84274号公報(特許文献4)に記載されたレベルシフト回路が挙げられる。
この文献のレベルシフト回路は、第1〜第3のPMOSトランジスタおよび第1〜第3のNMOSトランジスタを含む。ソースを接地した第2のNMOSトランジスタのドレインに第3のNMOSトランジスタのソースが接続される。この第3のNMOSトランジスタのドレインに、第1のPMOSトランジスタのゲート、第2のPMOSトランジスタのドレイン、および第3のPMOSトランジスタのドレインが接続される。ソースを接地した第1のNMOSトランジスタのドレインに、第1のPMOSトランジスタのドレインおよび第2のPMOSトランジスタのゲートが接続される。第1〜第3のPMOSトランジスタのソースに高電源電位が与えられる。低電源電圧を振幅とする入力信号は第1のNMOSトランジスタのゲートに入力され、入力信号と逆位相の信号が第2のNMOSトランジスタのゲートに入力される。高電源電圧を振幅とする出力信号は第2のPMOSトランジスタのドレインから出力される。レベルシフト回路の入力側の低電源電圧が0V近くになった場合には、第3のNMOSトランジスタをオフし、第3のPMOSトランジスタをオンすることにより、高電源電圧が出力される。
Dongsheng Ma、Wing-Hung Ki、他2名、"Single-Inductor Multiple-Output Switching Converters With Time-Multiplexing Control in Discontinuous Conduction Mode"、IEEE JOURNAL OF SOLID-STATE CIRCUITS、JANUARY 2003、VOL.38、NO.1
上記の特開平10−84274号公報(特許文献4)に記載されたレベルシフト回路は、低電圧電源の動作状態に応じて、接地電圧または高電源電圧を、第3のNMOSトランジスタおよび第3のPMOSトランジスタのゲートに与える必要がある。たとえば、低電圧電源の立上げ時や一時的に低電源電圧の供給を停止する場合には、これらのトランジスタのゲートに接地電圧を供給することによって出力電圧が高電源電圧に固定される。通常の大きさの低電源電圧が供給されている場合には、これらのトランジスタのゲートに高電源電圧を供給することによって、入力信号に応じた出力信号が出力される。このように、上記の特許文献のレベルシフト回路では、出力が不定とならないようにするために、電源電圧の電圧レベルに応じて制御電圧を供給する必要があった。
この発明の目的は、従来よりも簡単な方法によって、レベルシフト回路の入力側の電源電圧が通常より低くなった場合でも出力が不定とならないようにできるレベルシフト回路を提供することである。
この発明の一実施の形態によるレベルシフト回路は、第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、第2の電源電圧を受ける電源ノードと、接地電圧を受ける接地ノードと、第1および第2の接続ノードと、第1〜第4のトランジスタと、第1および第2のインバータとを含む。ここで、第2の電源電圧は、第1の電源電圧と同符号で、かつ、第1の電源電圧の絶対値よりも大きい絶対値を有する。第1の導電型の第1のトランジスタは、電源ノードと第1の接続ノードとの間に接続され、制御電極が第2の接続ノードと接続され、論理「0」の(第2の電源電圧と同符号で、かつ、第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する)電圧を制御電極に受けたときに導通する。第1の導電型の第2のトランジスタは、電源ノードと第2の接続ノードとの間に接続され、制御電極が第1の接続ノードと接続される。第1の導電型と反対の第2の導電型の第3のトランジスタは、第1の接続ノードと接地ノードとの間に接続される。第2の導電型の第4のトランジスタは、第2の接続ノードと接地ノードとの間に接続される。第1のインバータは、第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧によって駆動され、入力信号の論理レベルを反転した信号を第3のトランジスタの制御電極に出力する。第2のインバータは、第3の電源電圧によって駆動され、第1のインバータから出力された信号の論理レベルを反転した信号を第4のトランジスタの制御電極に出力する。第1または第2の接続ノードの電圧が出力信号として用いられる。
上記の実施の形態によれば、第1および第2のインバータを第1の電源電圧と異なる第3の電源電圧によって駆動するという簡単な方法によって、第1の電源電圧が接地電圧レベルとなった場合でも、出力信号は不定にならない。
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
<実施の形態1>
[半導体装置の概要]
図1は、この発明の実施の形態1によるレベルシフト回路50が適用される半導体装置1の構成を示す図である。半導体装置1は、昇圧チョッパ(DC−DCコンバータ)BCPと(外付け部品のインダクタ3を除く)、制御回路10と、電圧検出部14と、参照電位発生回路9と、PMOS(Positive Channel Metal Oxide Semiconductor)トランジスタP1と、コンパレータ11,12と、インバータ13と、過電流保護回路40と、シリーズレギュレータ5と、マイクロコントローラユニット(MCU:Micro Control Unit)6と、レベルシフト回路(LS:Level Shifter)50_1〜50_3とを含む。
[半導体装置の概要]
図1は、この発明の実施の形態1によるレベルシフト回路50が適用される半導体装置1の構成を示す図である。半導体装置1は、昇圧チョッパ(DC−DCコンバータ)BCPと(外付け部品のインダクタ3を除く)、制御回路10と、電圧検出部14と、参照電位発生回路9と、PMOS(Positive Channel Metal Oxide Semiconductor)トランジスタP1と、コンパレータ11,12と、インバータ13と、過電流保護回路40と、シリーズレギュレータ5と、マイクロコントローラユニット(MCU:Micro Control Unit)6と、レベルシフト回路(LS:Level Shifter)50_1〜50_3とを含む。
昇圧チョッパBCPは、インダクタ3と、NMOS(Negative Channel Metal Oxide Semiconductor)トランジスタDRと、ダイオード4と、コンデンサCとを含む。外付け部品のインダクタ3は、入力ノードND5と接続ノードND1との間に接続される。入力ノードND5には、電源電圧VBAT(たとえば1.5V)を出力する電池2の正極が接続される。電池2の負極は接地電圧GNDを与える接地ノード16に接続される。NMOSトランジスタDRは、接続ノードND1と接地ノード16(GND)との間に設けられる。ダイオード4のアノードは接続ノードND1に接続され、カソードは出力ノードND3に接続される。コンデンサCは、出力ノードND3と接地ノード16(GND)との間に設けられる。
NMOSトランジスタDRは、制御回路10から出力されたパルス信号PLSに応じてオン状態またはオフ状態に切替わる。NMOSトランジスタDRがオン状態のときインダクタ3に電流が流れ、NMOSトランジスタDRがオフ状態のときインダクタ3を流れる電流による電荷がダイオード4を介してコンデンサCに蓄えられる。NMOSトランジスタDRのオン状態およびオフ状態への切替わりが繰返されることによって、電源電圧VBAT(たとえば1.5V)が昇圧された電圧である電源電圧VCC(たとえば3V)が生成される。ダイオード4は、NMOSトランジスタDRがオン状態のとき、コンデンサCから電流が逆流しないようにするために設けられる。生成された電源電圧VCCはPMOSトランジスタP1を介してマイクロコントローラユニット6に供給される。
電圧検出部14は、昇圧チョッパBCPの出力ノードND3の電圧VCCを検出する。電圧VCCは、接地ノード16(GND)と出力ノードND3との間に直列接続された抵抗素子R1〜R3によって分圧された電圧VA,VBとして検出される。
半導体装置1では、電源電圧VCCが例えば2Vを超えるとPMOSトランジスタP1がオン状態となってマイクロコントローラユニット6への電源電圧VCCの供給が開始され、電源電圧VCCが例えば3Vを超えると制御信号VCCoverが活性化されることによって制御回路10からのパスル信号PLSの出力が中止される。このような制御を可能とするために、電圧検出部14を構成する抵抗素子R1〜R3の大きさが設定されている。具体的には、抵抗素子R1〜R3の大きさをそれぞれr1〜r3とすると、電源電圧VCCが2Vに達したとき抵抗素子R2,R3の接続ノードの電位VBが0.8Vになるように、
(r1+r2):r3=4.8:7.2 …(1)
と設定される。電源電圧VCCが3Vに達したとき抵抗素子R1,R2の接続ノードの電位VAが0.5Vになるように、
r1:r2=2:2.8 …(2)
と設定される。たとえば、r1=200kΩ、r2=280kΩ、r3=720kΩが1つの解となる。
(r1+r2):r3=4.8:7.2 …(1)
と設定される。電源電圧VCCが3Vに達したとき抵抗素子R1,R2の接続ノードの電位VAが0.5Vになるように、
r1:r2=2:2.8 …(2)
と設定される。たとえば、r1=200kΩ、r2=280kΩ、r3=720kΩが1つの解となる。
コンパレータ12は、参照電位発生回路9で生成された参照電位VREF0.8(0.8V)と電位VBとを比較する。コンパレータ12の出力信号はインバータ13によって論理レベルが反転され、制御信号PMOSonとしてPMOSトランジスタP1のゲートに供給される。電位VBが参照電位VREF0.8より大きい場合に、制御信号PMOSonが活性状態(ロー(L)レベル)となり、PMOSトランジスタP1がオン状態になる。
コンパレータ11は、参照電位発生回路9で生成された参照電位VREF0.5(0.5V)と電位VAとを比較する。コンパレータ11の出力信号は、制御信号VCCoverとして制御回路10に出力される。電位VAが参照電位VREF0.5より大きい場合に、制御信号VCCoverが活性状態(ハイ(H)レベル)となり、制御回路10からの出力PLSがLレベルに固定される。
参照電位発生回路9は、電源電圧VCCを利用して、参照電位VREF0.8(0.8V)およびVREF0.5(0.5V)を生成する。電源電圧VDDによってマイクロコントローラユニット6が立ち上がった後は、マイクロコントローラユニット6で生成される参照電位VREF_MCUを利用して参照電位VREF0.8(0.8V)およびVREF0.5(0.5V)を生成する。参照電位発生回路9の詳細は図7〜図9で説明する。
過電流保護回路40は、インダクタ3に流れる電流を規制するために設けられている。電流を規制することによって、外付け部品のインダクタ3には最大電流規格を満足することができ、昇圧チョッパBCPの内部回路に大きな電流が流れることによってメタル配線が断線することを防止できる。過電流保護回路40には、NMOSトランジスタDRを流れる電流をモニタするためにNMOSトランジスタMONが設けられる。過電流保護回路40は、NMOSトランジスタMONを流れるモニタ電流が所定の基準値を超えたとき、制御回路10に出力する制御信号ImonをLレベルにする。これにより、制御回路10から出力されるパルス信号PLSがLレベルに固定される。過電流保護回路40の詳細は、図4で説明する。
マイクロコントローラユニット6は、MCU制御部7と、MCU周辺回路8とを含む。MCU制御部7は、電源電圧VDD(たとえば1.7V)によって駆動される。電源電圧VDDは、シリーズレギュレータ5によって、電源電圧VCCを降圧することによって生成される。MCU周辺回路8は、電源電圧VCCによって駆動される。マイクロコントローラユニット6は、電源電圧VCCが2.0Vを超えることによってPMOSトランジスタP1がオン状態になると起動する。
MCU制御部7は起動すると様々な制御信号を制御回路10に出力する。制御信号の代表例として、昇圧チョッパBCPを強制的に停止するためのSTOP信号、昇圧動作を一時的に中断するためのHALT信号、テストモードであることを指定するためのTEST信号などがある。
MCU制御部7から出力される制御信号の電圧レベルはVDDであるのに対して、制御回路10は電源電圧VCCによって駆動される。このため、STOP信号、HALT信号、TEST信号は、レベルシフト回路50_1〜50_3(総称する場合または不特定のものを示す場合、レベルシフト回路50と記載する)によってVCCレベルにそれぞれレベル変換される。以下、半導体装置1の各部についてさらに詳しく説明する。
[制御回路]
図2は、図1の制御回路10の構成を示すブロック図である。
図2は、図1の制御回路10の構成を示すブロック図である。
図2を参照して、制御回路10は、電源電圧VBATで動作する低電圧回路部分21と、電源電圧VBATを昇圧することによって得られた電源電圧VCCで動作する高電圧回路部分31と、電源電圧VBATおよびVCCの両方で動作するレベルシフト回路27とを含む。
低電圧回路部分21は、VBAT判定回路22と、抵抗素子24と、外部スイッチ25と、インバータ26と、ANDゲート23とを含む。VBAT判定回路22は、電源電圧VBATが起動開始電圧(たとえば1.5V)以上であるか否かを判定する。抵抗素子24および外部スイッチ25はこの順で、電源電圧VBATを受ける電源ノード17と接地ノード16(GND)との間に直列に接続される。インバータ26は、抵抗素子24と外部スイッチ25との接続ノードの電圧の論理レベルを反転した信号を出力する。ANDゲート23は、VBAT判定回路22の出力信号とインバータ26の出力信号との論理積を演算する。したがって、外部スイッチ25が押された状態で、電源電圧VBATが起動開始電圧以上であれば、ANDゲート23はHレベル(電源電圧VBATに等しい)の信号を出力する。
高電圧回路部分31は、RSラッチ回路32と、NORゲート35と、ANDゲート33,37と、ORゲート34と、パルス発生器36とを含む。RSラッチ回路32のセット端子(S)にはレベルシフト回路27を介してANDゲート23の出力信号が入力される。RSラッチ回路32のリセット端子(R)にはマイクロコントローラユニット6から出力されたSTOP信号が入力される。RSラッチ回路32は、セット端子およびリセット端子の入力に応じて起動開始信号(START信号)を出力する。RSラッチ回路32は、ANDゲート23の出力信号がHレベルのとき、START信号を活性状態(Hレベル)にし、STOP信号が活性状態(Hレベル)のとき、START信号を非活性状態(Lレベル)にする。出力されたSTART信号はANDゲート33の一方の入力端子に入力される。NORゲート35には制御信号VCCoverおよびHALT信号が入力され、NORゲート35の出力信号はANDゲート33の他方の入力端子に入力される。ORゲート34にはANDゲート33の出力信号とともにTEST信号が入力される。パルス発生器36は、ORゲート34の出力信号がHレベルになったときにパルス信号PLSを出力する。
したがって、パルス発生器36は、START信号が活性化されるとともに、制御信号VCCoverおよびHALT信号のいずれも非活性状態(Lレベル)のときパルス信号PLSを出力する。制御信号VCCoverおよびHALT信号の少なくとも1つがHレベルのとき、パルス発生器36は、パルス信号PLSの出力を一時的に停止する。ただし、TEST信号が活性状態(Hレベル)のときには、パルス発生器36は、制御信号VCCoverおよびHALT信号の論理レベルにかかわらず強制的にパルス信号PLSを出力する。パルス発生器36から出力されたパルス信号PLSは、制御信号ImonともにANDゲート37に入力される。ANDゲート37は、制御信号Imonが非活性状態(Hレベル)のとき、パルス信号PLSを図1のNMOSトランジスタDRのゲートに出力する。
レベルシフト回路27は、電源電圧VBATの電圧レベルの信号であるANDゲート23の出力信号を電源電圧VCCの電圧レベルの信号に変換する。レベルシフト回路27として、図5に示されるレベルシフト回路50を用いることができる。ただし、図5においてバッファ49には、電源電圧VDDに代えて電池2の出力である電源電圧VBATが供給される。
[過電流保護回路]
以下、図1の過電流保護回路40を、Dongsheng Ma等による論文("Single-Inductor Multiple-Output Switching Converters With Time-Multiplexing Control in Discontinuous Conduction Mode"、IEEE JOURNAL OF SOLID-STATE CIRCUITS、JANUARY 2003、VOL.38、NO.1(非特許文献1))の図13に記載された従来の過電流保護回路140と対比して説明する。
以下、図1の過電流保護回路40を、Dongsheng Ma等による論文("Single-Inductor Multiple-Output Switching Converters With Time-Multiplexing Control in Discontinuous Conduction Mode"、IEEE JOURNAL OF SOLID-STATE CIRCUITS、JANUARY 2003、VOL.38、NO.1(非特許文献1))の図13に記載された従来の過電流保護回路140と対比して説明する。
図3は、従来の過電流保護回路140の構成を示す回路図である。図3には、電池2、昇圧チョッパBCP、および図2の制御回路10内のパルス発生器36およびANDゲート37も併せて示される。
過電流保護回路140は、PMOSトランジスタQ1,Q2と、NMOSトランジスタQ3〜Q8と、抵抗素子Rsenと、コンパレータcomp_ovcとを含む。トランジスタQ1,Q2のゲートに所定のバイアス電位Vbaisが与えられることによって、トランジスタQ1,Q2に定電流J1が流れる。トランジスタDRに比べサイズ(チャネル幅Wとチャネル長Lとの比W/L)を小さくしたトランジスタQ5(MON)がトランジスタDRを流れる電流Jdrをモニタする。トランジスタDRがオンするとき、パルス信号PLSをゲートに受けるトランジスタQ7もオンし、そのソース・ドレイン間の電圧はほぼ0Vとなる。トランジスタQ3のソース(ノードND51)の電位とトランジスタQ4のソース(ND52)の電位とが等しくなるので、トランジスタDRのドレイン電位とトランジスタQ5のドレイン電位とが等しくなる。これによって、パルス信号PLSがHレベルのとき、トランジスタDRおよびQ5は、互いにソース電位およびゲート電位が同じになり、同じバイアス条件で動作する。したがって、トランジスタQ5(MON)にはトランジスタDRを流れる電流Jdrに比例した電流J5が流れる。トランジスタQ8には、トランジスタQ5(MON)を流れる電流J5に応じた電流J8が流れる。電流J5が増加すると電流J8も増加する。電流J8は抵抗素子Rsenによって電圧に変換され、変換された電圧はコンパレータcomp_ovcに入力される。所定値以上の電流J8が流れると、コンパレータcomp_ovcの出力ImonがLレベルになり、パルス信号PLSの出力が止まる。
従来の過電流保護回路140には以下の問題点がある。
第1の問題点として、余分のトランジスタQ6が必要になる点が挙げられる。トランジスタQ5は、ゲートが電源ノード18(VCC)に接続されているために常時オンとなる。したがって、トランジスタDRがオフしている期間にはトランジスタQ5に電流を流さないために、そのドレイン電位を接地電位GNDに設定する必要がある。この目的のために余分のトランジスタQ6が設けられている。
第1の問題点として、余分のトランジスタQ6が必要になる点が挙げられる。トランジスタQ5は、ゲートが電源ノード18(VCC)に接続されているために常時オンとなる。したがって、トランジスタDRがオフしている期間にはトランジスタQ5に電流を流さないために、そのドレイン電位を接地電位GNDに設定する必要がある。この目的のために余分のトランジスタQ6が設けられている。
第2に、トランジスタQ8に流れる電流J8の大きさに制約がある点が挙げられる。トランジスタQ5を流れる電流J5は、電流J8とトランジスタQ1を流れる電流J1との和で与えられる(すなわち、J5=J1+J8)。このため、電流J5はNMOSトランジスタDRを流れる電流Jdrに比例するが、電流J8は電流Jdrには比例しない。したがって、抵抗素子Rsenを流れる電流J8が、NMOSトランジスタDRを流れる電流Jdrを反映したものとするにためには、電流J8は電流J1の約10倍以上の大きさでなければならない。
さらに、トランジスタQ8のゲート電位は、トランジスタQ3のドレイン電位に等しい。トランジスタQ3,Q4のゲート電位も等しい。トランジスタQ8のソース電位は、トランジスタQ3,Q4のソース電位と等しい。したがって、トランジスタQ8を流れる電流J8は、トランジスタQ3,Q4を流れる電流J1に比例した大きさになる。
第3に、トランジスタQ8に流れる電流J8の電圧変換に用いられる抵抗素子Rsenの抵抗値には、通常±20%程度のばらつきがある。このため、この抵抗値のばらつきによって電流J8を正確にモニタすることができないという問題点がある。
図4は、図1の過電流保護回路40を抜き出して示した回路図である。図4には、電池2、昇圧チョッパBCP、および図2の制御回路10内のパルス発生器36およびANDゲート37も併せて示される。
過電流保護回路40は、PMOSトランジスタM1,M2,M8と、NMOSトランジスタM3〜M5と、抵抗素子Rsen,Radと、コンパレータcomp_ovcとを含む。トランジスタM1,M3は、電源電圧VCCを受ける電源ノード18と接続ノードND1との間にこの順で直列に接続される。トランジスタM2,M4,M5および抵抗素子Radは、電源ノード18(VCC)と接地ノード16(GND)との間にこの順で直列に接続される。トランジスタM8および抵抗素子Rsenは、電源ノード18(VCC)と接地ノード16(GND)との間にこの順で直列に接続される。トランジスタM5は、トランジスタDRに比べてサイズ(チャネル幅Wとチャネル長Lとの比W/L)を小さくしたモニタ用のトランジスタ(MONと記載)である。
トランジスタM1,M8のゲートがトランジスタM2のゲートおよびドレインと接続されることによってトランジスタM1,M2,M8はカレントミラーを構成する。図4の場合、トランジスタM1,M2,M8のサイズが等しく形成されているので、トランジスタM1を流れる電流I1は、トランジスタM2,M8を流れる電流に等しい。
トランジスタM4のゲートはトランジスタM3のゲートおよびドレインに接続される。図4の場合、トランジスタM3,M4のサイズは等しく形成されているので、トランジスタM3のソース(ノードND1)の電位はトランジスタM4のソース(ノードND2)の電位に等しい。トランジスタM5(MON)のゲートおよびトランジスタDRのゲートには共通のパルス信号PLSが印加されるので、パルス信号PLSがHレベル(VCC)のときにトランジスタM5(MON)を流れる電流I1は、トランジスタDRを流れる電流Idr(電流Idrは、インダクタ3を流れる電流I3にほぼ等しい)に応じて変化する。電流Idrが増加するほど電流I1は増加する。カレントミラー回路によってトランジスタM5(MON)を流れる電流I1がコピーされることによって、トランジスタDRを流れる電流Idrは最終的にトランジスタM8によってモニターされる。
トランジスタM8を流れる電流I1は抵抗素子Rsenによって電圧Vsenに変換される。電圧Vsenが参照電圧Vrefを超えたとき、コンパレータcomp_ovcから出力される制御信号Imonが活性状態(Lレベル)になる。これによってパルス信号PLSの出力が停止し、過電流を抑制することができる。
図4の過電流保護回路40は、図3の過電流保護回路140と比べて次の利点がある。
第1に、昇圧チョッパBCPを構成するNMOSトランジスタDRがオン状態のときのみ、トランジスタM5(MON)に電流が流れる。このため、図3の過電流保護回路140で必要であったトランジスタQ6,Q7が不要になる。
第1に、昇圧チョッパBCPを構成するNMOSトランジスタDRがオン状態のときのみ、トランジスタM5(MON)に電流が流れる。このため、図3の過電流保護回路140で必要であったトランジスタQ6,Q7が不要になる。
第2に、トランジスタM1,M2,M8をカレントミラー回路にすることによって、トランジスタM5(MON)に流れる電流に比例した電流がトランジスタM8に流れる。トランジスタM1〜M4およびM8は常に飽和領域で動作しているので、トランジスタDRを流れる電流Idrを正しくモニタできる。
第3に、トランジスタM5(MON)のソース側に抵抗素子Radを設けることによって、電圧変換用の抵抗素子Rsenの抵抗値のばらつきの影響を抑制することができる。具体的に説明すると、抵抗素子Rad,Rsenの抵抗値が設計値よりも大きく仕上がった場合には、トランジスタM5を流れる電流I1が減少するので、トランジスタM8および抵抗素子Rsenを流れる電流I1も減少する。この場合、電流I1の減少と抵抗素子Rsenの増加とがキャンセルし合うので、コンパレータcomp_ovcに入力される電圧Vsenはほとんど変化がない。逆に、抵抗素子Rad,Rsenの抵抗値が設計値よりも小さく仕上がった場合には、トランジスタM5を流れる電流I1が増加するので、トランジスタM8および抵抗素子Rsenを流れる電流I1も増加する。この場合、電流I1の増加と抵抗素子Rsenの減少とがキャンセルし合うので、コンパレータcomp_ovcに入力される電圧Vsenはほとんど変化がない。
上記の説明では、トランジスタM1,M2,M8のサイズが同じであるとしたが、必ずしも同じでなくてよい。トランジスタM1,M2のサイズを異ならせた場合には、ノードND1,ND2の電位が等しくなるようにトランジスタM3,M4のサイズを変更する必要がある。トランジスタM8のサイズがトランジスタM1,M2のサイズと異なる場合は、トランジスタM8には電流I1に比例した電流が流れる。
[レベルシフト回路]
図5は、図1のレベルシフト回路50の構成を示す回路図である。レベルシフト回路50は、電源電圧VDDの電圧レベルの入力信号inを電源電圧VDDよりも高い電源電圧VCCの電圧レベルの出力信号outに変換する。図5において、入力信号inは、電源電圧VDDで動作する前段の回路(図1のMCU制御部7)に設けられたバッファ49を介して入力される。
図5は、図1のレベルシフト回路50の構成を示す回路図である。レベルシフト回路50は、電源電圧VDDの電圧レベルの入力信号inを電源電圧VDDよりも高い電源電圧VCCの電圧レベルの出力信号outに変換する。図5において、入力信号inは、電源電圧VDDで動作する前段の回路(図1のMCU制御部7)に設けられたバッファ49を介して入力される。
レベルシフト回路50は、PMOSトランジスタ51,52と、NMOSトランジスタ53,54と、インバータ55〜57とを含む。PMOSトランジスタ51は、電源電圧VCCを受ける電源ノード18にソースが接続され、接続ノードND11にドレインが接続され、接続ノードND12にゲートに接続される。PMOSトランジスタ51は、接続ノードND12の電位がLレベル(電源電圧VCCからトランジスタの閾値電圧を減じた値より低い電圧)のときに導通する。PMOSトランジスタ52は、電源ノード18(VCC)にソースが接続され、接続ノードND12にドレインが接続され、接続ノードND11にゲートが接続される。PMOSトランジスタ52は、接続ノードND11がLレベルのときに導通する。NMOSトランジスタ53は、接続ノードND11にドレインが接続され、接地電圧GNDを受ける接地ノード16にソースが接続される。NMOSトランジスタ54は、接続ノードND12にドレインが接続され、接地ノード16(GND)にソースが接続される。第1のインバータ55は、電源電圧VCCより低い電源電圧VBAT(電源電圧VDDとほぼ等しい)によって駆動され、入力信号inの論理レベルを反転した信号をNMOSトランジスタ53のゲートに出力する。第2のインバータ56は、電源電圧VBATによって駆動され、第1のインバータ55から出力された信号の論理レベルを反転した信号をNMOSトランジスタ54のゲートに出力する。第3のインバータ57は、電源電圧VCCによって駆動され、接続ノードND12の電圧の論理レベルを反転した信号を出力信号outとして出力する。
次に、レベルシフト回路50の動作について説明する。入力信号inがLレベル(GND)のときは、第1のインバータ55の出力がHレベル(VBAT)になり、第2のインバータ56の出力がLレベル(GND)になる。この結果、NMOSトランジスタ53がオン状態になり、NMOSトランジスタ54がオフ状態になるので、接続ノードND11の電位がLレベル(GND)になる。これによってPMOSトランジスタ52が導通するので、接続ノードND12の電位がHレベル(VCC)となり、出力信号outはLレベル(GND)となる。
逆に、入力信号inがHレベル(VDD)のときは、第1のインバータ55の出力がLレベル(GND)になり、第2のインバータ56の出力がHレベル(VBAT)になる。この結果、NMOSトランジスタ53がオフ状態になり、NMOSトランジスタ54がオン状態になるので、接続ノードND12の電位がLレベル(GND)になる。これによって、出力信号outはHレベル(VCC)となる。
このように、出力信号outの論理レベルは入力信号inの論理レベルに応じて変化し、その電圧レベルは電源電圧VCCに等しいことがわかる。次に、レベルシフト回路50の効果を比較例と対比して説明する。
なお、本実施の形態ではレベルシフト回路の出力部にインバータ57を記載したが、他のロジック回路(NAND回路、NOR回路)を用いることも可能である。
図6は、図5のレベルシフト回路50の比較例としてのレベルシフト回路150の構成を示す回路図である。図6のレベルシフト回路150では、インバータ55,56は、入力信号inの電圧レベルと同じ電源電圧VDDによって駆動される。図6のその他の点は、図5のレベルシフト回路50と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図1において、MCU制御部7に電源電圧VDDを供給するシリーズレギュレータ5は、電源電圧VCCが十分高い電圧(たとえば2.0V以上)に昇圧された後、正常に動作する。それまでは、シリーズレギュレータ5の出力電圧VDDは非常に低い値(接地電圧GNDに近い値)になっている。図6に示すレベルシフト回路150において、電源電圧VDDが接地電圧GNDに近い値の場合、インバータ55および56のいずれの出力もLレベルになるため、出力信号outの論理レベルは不定となる。この結果、昇圧途中で制御回路10に誤って活性状態のSTOP信号、HALT信号、またはTEST信号が出力される可能性がある。
これに対して、図5に示すレベルシフト回路50では、インバータ55,56が電池2から供給される電源電圧VBATで駆動される。電源電圧VBATは昇圧過程の最初から一定値(たとえば1.5V)であるので、電源電圧VDDが低いためにバッファ49の出力がLレベル(GND)のときには、インバータ55の出力はHレベル(VBAT)となり、インバータ56の出力はLレベル(GND)となる。したがって、レベルシフト回路50の出力信号outの論理レベルが不定となることはない。このため、電源電圧VCCが昇圧途中で、HレベルのSTOP信号、HALT信号、またはTEST信号が図1の制御回路10に出力されることはない。
[参照電位発生回路]
温度および電源電圧に依存しない参照電位の生成は、よく知られたバンドギャップリファレンス回路(BGR回路)が有効である。しかし、BGR回路はバイポーラトランジスタを設ける必要や出力電位の補正にヒューズを設ける必要があるために面積が大きくなるという問題がある。しかも、図1のマイクロコントローラユニット6にはBGRタイプの参照電位発生回路が搭載されているので、マイクロコントローラユニット6が動作状態のときには、このBGR回路を有効活用するのが望ましい。
温度および電源電圧に依存しない参照電位の生成は、よく知られたバンドギャップリファレンス回路(BGR回路)が有効である。しかし、BGR回路はバイポーラトランジスタを設ける必要や出力電位の補正にヒューズを設ける必要があるために面積が大きくなるという問題がある。しかも、図1のマイクロコントローラユニット6にはBGRタイプの参照電位発生回路が搭載されているので、マイクロコントローラユニット6が動作状態のときには、このBGR回路を有効活用するのが望ましい。
これらの点を考慮して、図1の参照電位発生回路9は、非BGRタイプの参照電位発生回路をベースにして構成される。電源電圧VDDが供給されることによってBGRタイプの参照電位発生回路が使用可能になると、MCU制御部7は、制御信号VREFCHGをLレベルからHレベルに切替えるとともに、BGR回路で生成された参照電位VREF_MCU(たとえば1.7V)を参照電位発生回路9に出力する。参照電位発生回路9は、制御信号VREFCHGがLレベルのとき、自回路で生成した参照電位VREF0.8,VREF0.5を出力し、制御信号VREFCHGがHレベルのとき、MCU制御部7から受けた参照電位VREF_MCUを抵抗分割することによって参照電位VREF0.8,VREF0.5を生成して出力する。以下、具体的な回路例について説明する。
図7は、図1の参照電位発生回路9の構成を示す回路図である。
図7を参照して、参照電位発生回路9は、PMOSトランジスタ81〜85と、NMOSトランジスタ86〜88と、インバータ92と、抵抗素子RREF1〜RREF4および91とを含む。PMOSトランジスタ81は、電源電圧VCCを受ける電源ノード18とノードND20との間に接続される。PMOSトランジスタ82およびNMOSトランジスタ86は、この順でノードND20と接地ノード16(GND)との間に直列に接続される。PMOSトランジスタ83、NMOSトランジスタ87、および抵抗素子91は、この順でノードND20と接地ノード16(GND)との間に直列に接続される。PMOSトランジスタ84および抵抗素子RREF2〜RREF4は、この順でノードND20と接地ノード16(GND)との間に接続される。PMOSトランジスタ82のゲートは、PMOSトランジスタ83のゲートおよびドレインならびにPMOSトランジスタ84のゲートに接続される。これによって、PMOSトランジスタ82〜84はカレントミラー回路を構成する。NMOSトランジスタ87のゲートは、NMOSトランジスタ86のゲートおよびドレインに接続される。PMOSトランジスタ85のソースにはMCU制御部7から参照電位VREF_MCUが供給され、PMOSトランジスタ85のドレインは、抵抗素子RREF1を介してPMOSトランジスタ84と抵抗素子RREF2との接続ノードND21に接続される。NMOSトランジスタ88は、抵抗素子RREF3,RREF4の接続ノードND23と接地ノード16(GND)との間に接続される。PMOSトランジスタ81およびNMOSトランジスタ88のゲートには制御信号VREFCHGが与えられ、PMOSトランジスタ85のゲートにはインバータ92によって制御信号VREFCHGの論理レベルを反転した信号が与えられる。
図7を参照して、参照電位発生回路9は、PMOSトランジスタ81〜85と、NMOSトランジスタ86〜88と、インバータ92と、抵抗素子RREF1〜RREF4および91とを含む。PMOSトランジスタ81は、電源電圧VCCを受ける電源ノード18とノードND20との間に接続される。PMOSトランジスタ82およびNMOSトランジスタ86は、この順でノードND20と接地ノード16(GND)との間に直列に接続される。PMOSトランジスタ83、NMOSトランジスタ87、および抵抗素子91は、この順でノードND20と接地ノード16(GND)との間に直列に接続される。PMOSトランジスタ84および抵抗素子RREF2〜RREF4は、この順でノードND20と接地ノード16(GND)との間に接続される。PMOSトランジスタ82のゲートは、PMOSトランジスタ83のゲートおよびドレインならびにPMOSトランジスタ84のゲートに接続される。これによって、PMOSトランジスタ82〜84はカレントミラー回路を構成する。NMOSトランジスタ87のゲートは、NMOSトランジスタ86のゲートおよびドレインに接続される。PMOSトランジスタ85のソースにはMCU制御部7から参照電位VREF_MCUが供給され、PMOSトランジスタ85のドレインは、抵抗素子RREF1を介してPMOSトランジスタ84と抵抗素子RREF2との接続ノードND21に接続される。NMOSトランジスタ88は、抵抗素子RREF3,RREF4の接続ノードND23と接地ノード16(GND)との間に接続される。PMOSトランジスタ81およびNMOSトランジスタ88のゲートには制御信号VREFCHGが与えられ、PMOSトランジスタ85のゲートにはインバータ92によって制御信号VREFCHGの論理レベルを反転した信号が与えられる。
次に、図7の参照電位発生回路9の動作について説明する。制御信号VREFCHGがLレベルのとき、PMOSトランジスタ81がオン状態になり、PMOSトランジスタ85およびNMOSトランジスタ88がオフ状態になる。この場合、参照電位発生回路9は次に示す図8の回路と等価である。
図8は、制御信号VREFCHGがLレベルの場合に図7の参照電位発生回路9と等価な回路図である。図8の回路9Aは、PMOSトランジスタ82〜84、NMOSトランジスタ86,87、および抵抗素子91によって構成される電流源回路90と、電流源回路90から出力される電流I0を電圧に変換するための抵抗素子RREF2〜RREF4とを含む。電流源回路90において、PMOSトランジスタ82〜84はカレントミラーを構成するので、トランジスタ82〜84のサイズが等しい場合には各トランジスタに流れる電流I0は等しい。電流I0の大きさは、抵抗素子91の抵抗値およびトランジスタ86,87のサイズに依存して決まる。抵抗素子RREF2〜RREF4によって電流I0を電圧変換することによって、参照電位VREF0.8(ノードND21の電位)が得られる。参照電位VREF0.8は、抵抗素子RREF2,RRER3,RREF4の抵抗値をRf2,Rf3,Rf4とすると、
VREF0.8=I0×(Rf2+Rf3+Rf4) …(3)
と与えられる。図1で説明したように、参照電位VREF0.8は、電源電圧VCCが2Vのときに電圧検出部14で検出された電圧VBと比較するために用いられる。
VREF0.8=I0×(Rf2+Rf3+Rf4) …(3)
と与えられる。図1で説明したように、参照電位VREF0.8は、電源電圧VCCが2Vのときに電圧検出部14で検出された電圧VBと比較するために用いられる。
図9は、図8の回路9Aから出力される参照電位VREF0.8およびVREF0.5の温度依存性を示す図である。図8の回路9Aから出力される参照電位は、電源電圧依存性を有する。したがって、参照電位が用いられる電源電圧VCCにおいて所望の電位が得られるように抵抗素子RREF2〜RREF4の抵抗値Rf2〜Rf4を調整する。たとえば、図9に示すように、電源電圧VCCが2Vから3Vに増加したとき参照電位VREF0.8が0.8Vから0.9Vに増加した場合には、
(Rf3+Rf4)/(Rf2+Rf3+Rf4)=0.5/0.9 …(4)
を満たすように各抵抗値が設定される。これによって、電源電圧VCCが3Vのときに参照電位VREF0.5を0.5Vにすることができる。図1で説明したように参照電位VREF0.5は、電源電圧VCCが3Vのときに電圧検出部14で検出された電圧VAと比較するために用いられる。
(Rf3+Rf4)/(Rf2+Rf3+Rf4)=0.5/0.9 …(4)
を満たすように各抵抗値が設定される。これによって、電源電圧VCCが3Vのときに参照電位VREF0.5を0.5Vにすることができる。図1で説明したように参照電位VREF0.5は、電源電圧VCCが3Vのときに電圧検出部14で検出された電圧VAと比較するために用いられる。
再び図7を参照して、制御信号VREFCHGがHレベルのとき、PMOSトランジスタ81がオフ状態になるので電流源回路90から出力される電流I0は0になる。NMOSトランジスタ88がオン状態になるのでノードND23が接地ノード16(GND)に接続され、抵抗素子RREF4の両端が短絡される。PMOSトランジスタ85がオン状態になるので、抵抗素子RREF1の一端に参照電位VREF_MCU(Vfとも記載する)が与えられる。BGR回路によって生成される参照電位VREF_MCUは温度や電源電圧VCCによらず一定の値を有する。したがって、抵抗素子RREF1,RREF2,RREF3の抵抗値をそれぞれRf1,Rf2,Rf3とすれば、
Vf×(Rf2+Rf3)/(Rf1+Rf2+Rf3)=0.8 …(5)
Rf3/(Rf2+Rf3)=0.5/0.8 …(6)
のようにRREF1〜RREF3の各抵抗値を設定することで、所望の電位を得ることができる。
Vf×(Rf2+Rf3)/(Rf1+Rf2+Rf3)=0.8 …(5)
Rf3/(Rf2+Rf3)=0.5/0.8 …(6)
のようにRREF1〜RREF3の各抵抗値を設定することで、所望の電位を得ることができる。
<実施の形態2>
図1で説明した電池2の出力電圧VBATは、DC−DCコンバータによって昇圧されてからマイクロコントローラなどの負荷回路に供給される場合だけでなく、電池の出力電圧VBATが直接負荷に供給される場合もある。たとえば、デジタルカメラでは手振れ補正のためにレンズの光軸を補正するモータに電池の出力電圧VBATが直接供給される。電動歯ブラシではブラシ部を運動させるモータの電源に電池が用いられ、電気かみそり(電気シェーバー)ではかみそりヘッドを駆動するモータの電源に電池が用いられる。これらの機器においてモータを駆動する際に大量の電流が流れるため、一時的に電池の出力電圧VBATが低下する。したがって、電源電圧VDDが立ち上がってマイクロコントローラユニットが起動した後は、電源電圧VDDよりも電池の出力電圧VBATのほうが不安定になる場合がある。実施の形態2のレベルシフト回路では、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによって安定した動作を得ることができる。
図1で説明した電池2の出力電圧VBATは、DC−DCコンバータによって昇圧されてからマイクロコントローラなどの負荷回路に供給される場合だけでなく、電池の出力電圧VBATが直接負荷に供給される場合もある。たとえば、デジタルカメラでは手振れ補正のためにレンズの光軸を補正するモータに電池の出力電圧VBATが直接供給される。電動歯ブラシではブラシ部を運動させるモータの電源に電池が用いられ、電気かみそり(電気シェーバー)ではかみそりヘッドを駆動するモータの電源に電池が用いられる。これらの機器においてモータを駆動する際に大量の電流が流れるため、一時的に電池の出力電圧VBATが低下する。したがって、電源電圧VDDが立ち上がってマイクロコントローラユニットが起動した後は、電源電圧VDDよりも電池の出力電圧VBATのほうが不安定になる場合がある。実施の形態2のレベルシフト回路では、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによって安定した動作を得ることができる。
図10は、この発明の実施の形態2によるレベルシフト回路50Aの構成を示す回路図である。図10のレベルシフト回路50Aは、NMOSトランジスタ58,59と、電源電圧VDDで駆動されるインバータ60,61をさらに含む点で図5のレベルシフト回路50と異なる。NMOSトランジスタ58は、接続ノードND11と接地ノード16(GND)との間にNMOSトランジスタ53と並列に接続される。NMOSトランジスタ59は、接続ノードND12と接地ノード16(GND)との間にNMOSトランジスタ54と並列に接続される。インバータ60は、入力信号inの論理レベルを反転した信号をNMOSトランジスタ58のゲートに出力する。インバータ61は、インバータ60から出力された信号の論理レベルを反転した信号をNMOSトランジスタ59のゲートに出力する。
図10のレベルシフト回路50Aにおいて、電源電圧VDDが所定の電圧に立上がる前の状態では、トランジスタ54,58,59はいずれもオフ状態になる。電池の出力電圧VBATが低下していない場合(たとえば1.5V)には、トランジスタ53はオン状態になるので、出力信号outはLレベルになって、出力不定になることはない。一方、電源電圧VDDが立上がった後に、電池の出力電圧VBATが一時的に大きく低下し、トランジスタ53,54はいずれもオフ状態になった場合、トランジスタ58,59は入力信号inの論理レベルに応じて一方がオン状態になり他方がオフ状態になる。したがって、この場合も出力信号outが不定になることがない。このように、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによってより安定した動作を得ることができる。
図10のその他の点は、図5のレベルシフト回路50と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
<実施の形態3>
実施の形態3のレベルシフト回路では実施の形態2の場合とは別の手段で、電源電圧VDDが立ち上がった後に一時的に電池の出力電圧VBATが低下した場合でも回路を安定に動作させる。具体的には、図5のインバータ55,56の駆動電圧を電源電圧VBATから電源電圧VDDに切替える電源切替回路が設けられる。以下、具体的に説明する。
実施の形態3のレベルシフト回路では実施の形態2の場合とは別の手段で、電源電圧VDDが立ち上がった後に一時的に電池の出力電圧VBATが低下した場合でも回路を安定に動作させる。具体的には、図5のインバータ55,56の駆動電圧を電源電圧VBATから電源電圧VDDに切替える電源切替回路が設けられる。以下、具体的に説明する。
図11は、この発明の実施の形態3によるレベルシフト回路50Bの構成を示す回路図である。図11のレベルシフト回路50Bは、電源切替回路70をさらに含む点で図5のレベルシフト回路50と異なる。電源切替回路70は、電源電圧VDDと電源電圧VBATとを受け、電源電圧VDDが閾値以下のときに電源電圧VBATを出力し、電源電圧VDDが閾値を超えているときに電源電圧VDDを出力する。図11の場合、インバータ55,56は、電源電圧VBATではなく、電源切替回路70の出力電圧VPPによって駆動される。
より詳細には、電源切替回路70は、PMOSトランジスタ71,72と、電源電圧VBATで駆動されるインバータ73とを含む。PMOSトランジスタ71は、電源電圧VBATを受ける電源ノード17と電源切替回路70の出力ノードND13との間に接続される。PMOSトランジスタ71のゲートには電源電圧VDDが与えられる。PMOSトランジスタ72は、電源電圧VDDを受ける電源ノード19と電源切替回路70の出力ノードND13との間に接続される。インバータ73の入力ノードには電源電圧VDDが入力され、出力ノードはPMOSトランジスタ72のゲートに接続される。インバータ73は入力電圧に対して上記の閾値を有し、PMOSトランジスタ71,72はゲート電圧に対して上記の閾値を有する。
上記の構成の電源切替回路70によれば、電源電圧VDDが閾値以下のときにPMOSトランジスタ71はオン状態になり、PMOSトランジスタ72はオフ状態になるので、電源切替回路70は出力電圧VPPとして電源電圧VBATを出力する。電源電圧VDDが閾値を超えているときにPMOSトランジスタ71はオフ状態になり、PMOSトランジスタ72はオン状態になるので、電源切替回路70は出力電圧VPPとして電源電圧VDDを出力する。
したがって、電源電圧VDDが所定の電圧レベルに立上がるまでの間は、インバータ55,56は電源電圧VBATで駆動される。電源電圧VDDが立上がった後は、インバータ55,56は電源電圧VDDで駆動される。図11のその他の点は図5の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
<実施の形態4>
図12は、この発明の実施の形態4によるレベルシフト回路50Cの構成を示す回路図である。図12のレベルシフト回路50Cは、電源電圧VBATに代えて電源電圧VDDがインバータ56に供給される点で図5のレベルシフト回路50と異なる。図12のその他の点は図5のレベルシフト回路50と同一であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図12は、この発明の実施の形態4によるレベルシフト回路50Cの構成を示す回路図である。図12のレベルシフト回路50Cは、電源電圧VBATに代えて電源電圧VDDがインバータ56に供給される点で図5のレベルシフト回路50と異なる。図12のその他の点は図5のレベルシフト回路50と同一であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図12のように少なくともインバータ55に電源電圧VBATを供給することによって、電源電圧VCCがインバータ57を駆動できる電圧レベルまで立上がったときに(この時点では電源電圧VDDは立上がっていない)、インバータ57から出力される出力信号outの初期値を「0」(Lレベル)にすることができる。なぜなら、電源電圧VBATで駆動されるインバータ55の出力電圧はHレベルであるので、NMOSトランジスタ53がオン状態になり、その結果、PMOSトランジスタ52がオン状態になって接続ノードND12の電圧が電源電圧VCCに等しくなるからである。
図13は、図12のレベルシフト回路50Cの変形例としてのレベルシフト回路50Dの構成を示す回路図である。図13のレベルシフト回路50Dは、電源電圧VBATに代えて電源電圧VDDがインバータ55に供給される点で図5のレベルシフト回路50と異なる。図13のその他の点は図5のレベルシフト回路50と同一であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図13のようにインバータ56のみに電源電圧VBATを供給することによって、電源電圧VCCがインバータ57を駆動できる電圧レベルまで立上がったときに(この時点では電源電圧VDDは立上がっていない)、インバータ57から出力される出力信号outの初期値を「1」(Hレベル)にすることができる。なぜなら、電源電圧VBATで駆動されるインバータ56の出力電圧はHレベルであるので、NMOSトランジスタ54がオン状態になり、その結果、接続ノードND12の電位が接地電位(GND)になるからである。
<実施の形態5>
実施の形態4のレベルシフト回路50C,50Dにおいても、実施の形態2の場合と同様に、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによって安定した動作を得ることができる。
実施の形態4のレベルシフト回路50C,50Dにおいても、実施の形態2の場合と同様に、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによって安定した動作を得ることができる。
図14は、この発明の実施の形態5によるレベルシフト回路50Eの構成を示す回路図である。図14のレベルシフト回路50Eは、NMOSトランジスタ58と、インバータ60をさらに含む点で図12のレベルシフト回路50Cと異なる。NMOSトランジスタ58は、接続ノードND11と接地ノード16(GND)との間にNMOSトランジスタ53と並列に接続される。インバータ60は、入力信号inの論理レベルを反転した信号をNMOSトランジスタ58のゲートに出力する。図14のレベルシフト回路50Eの場合、インバータ55,56が電源電圧VDDによって駆動され、インバータ60が電源電圧VBATによって駆動され、インバータ57が電源電圧VCCによって駆動される。図14のその他の点は、図12のレベルシフト回路50Cと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
レベルシフト回路50Eにおいて、電源電圧VDDが所定の電圧レベルに立上がる前の状態では、トランジスタ53,54はいずれもオフ状態になる。電池の出力電圧VBATが低下していなければ(たとえば1.5V)、トランジスタ58はオン状態になるので、出力信号outはLレベルになって不定になることはない。一方、電源電圧VDDが立上がった後に、電池の出力電圧VBATが一時的に低下し、トランジスタ58がオフ状態になった場合、トランジスタ53,54は入力信号inの論理レベルに応じて一方がオン状態になり他方がオフ状態になる。したがって、この場合も出力信号outが不定になることがない。このように、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによってより安定した動作を得ることができる。
図15は、図14のレベルシフト回路50Eの変形例としてのレベルシフト回路50Fの構成を示す回路図である。図15のレベルシフト回路50Fは、NMOSトランジスタ59と、インバータ61をさらに含む点で図13のレベルシフト回路50Dと異なる。NMOSトランジスタ59は、接続ノードND12と接地ノード16(GND)との間にNMOSトランジスタ54と並列に接続される。インバータ61は、インバータ55から出力された信号の論理レベルを反転した信号をNMOSトランジスタ59のゲートに出力する。図15のレベルシフト回路50Fの場合、インバータ55,61が電源電圧VDDによって駆動され、インバータ56が電源電圧VBATによって駆動され、インバータ57が電源電圧VCCによって駆動される。図15のその他の点は、図13のレベルシフト回路50Dと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
レベルシフト回路50Fにおいて、電源電圧VDDが所定の電圧レベルに立上がる前の状態では、トランジスタ53,59はいずれもオフ状態になる。電池の出力電圧VBATが低下していなければ(たとえば1.5V)、トランジスタ54はオン状態になるので、出力信号outはHレベルとなって不定になることはない。一方、電源電圧VDDが立上がった後に、電池の出力電圧VBATが一時的に低下し、トランジスタ54がオフ状態になった場合、トランジスタ53,59は入力信号inの論理レベルに応じて一方がオン状態になり他方がオフ状態になる。したがって、この場合も出力信号outが不定になることがない。このように、電源電圧VBATで駆動されるインバータと、電源電圧VDDで駆動されるインバータとを並列に接続することによって安定した動作を得ることができる。
図16は、図14のレベルシフト回路50Eの変形例としてのレベルシフト回路50Gの構成を示す回路図である。図16のレベルシフト回路50Gは、以下の点で図14のレベルシフト回路50Eと異なる。
レベルシフト回路50Gでは、図14のインバータ55が電源電圧VDDで駆動されるANDゲート62に変更される。レベルシフト回路50Gは、インバータ56とNMOSトランジスタ54との間に設けられる電源電圧VDDで駆動されるANDゲート63と、電源電圧VDDで駆動されるバッファ回路64とを有する。レベルシフト回路50Gは、インバータ60の出力ノードとNMOSトランジスタ58のゲートとの間に設けられる電源電圧VBATで駆動されるインバータ65と、NMOSトランジスタ59と、インバータ65の出力ノードとNMOSトランジスタ59のゲートとの間に設けられる電源電圧VBATで駆動されるインバータ66とをさらに有する。
コントローラからの制御信号enがバッファ回路64を介して、ANDゲート62、63それぞれの一方の入力ノードに入力される。入力信号inがバッファ49を介して、ANDゲート62の他方の入力ノードに入力される。またインバータ56は、ANDゲート62から出力された信号の論理レベルを反転した信号をANDゲート63の他方の入力ノードに出力する。ANDゲート62の出力がNMOSトランジスタ53のゲートに、ANDゲート63の出力がNMOSトランジスタ54のゲートにそれぞれ与えられる。
インバータ65は、インバータ60から出力された信号の論理レベルを反転した信号をNMOSトランジスタ58のゲートに出力する。また、NMOSトランジスタ59は、接続ノードND12と接地ノード16(GND)との間にNMOSトランジスタ54と並列に接続される。インバータ66は、インバータ65から出力された信号の論理レベルを反転した信号をNMOSトランジスタ59のゲートに出力する。なお、図16のその他の点は、図14のレベルシフト回路50Eと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図16において、電源電圧VDDが所定の電圧レベルに立上がる前の状態では、コントローラは、入力信号inと制御信号enをLレベルに固定する。電源電圧VDDが立ち上がった後には、入力信号inは電源電圧VDDで動作する前段の回路の出力に応じた論理レベルになり、制御信号enはHレベルに固定される。
この場合、電源電圧VDDが立ち上がる途中では、ANDゲート62、63の出力はLレベルとなるため、NMOSトランジスタ53、54はいずれもオフとなる。また、電池の出力電圧VBATが低下していなければ(たとえば1.5V)、トランジスタ58はオフ状態、トランジスタ59はオン状態になるので、出力信号outはHレベルになって不定になることはない。
その後、電源電圧VDDが十分高く立上がった後、制御信号enはHレベルに設定され、レベルシフタの出力信号は入力信号inに応じて変化する。従って、電源電圧VDDが立上がる途中の出力信号outが不定となることがない。
一方、電源電圧VDDが立上がった後に、電池の出力電圧VBATが一時的に低下し、トランジスタ58、59がオフ状態になった場合、トランジスタ53,54は入力信号inの論理レベルに応じて一方がオン状態になり他方がオフ状態になる。したがって、この場合も出力信号outが不定になることがない。
図14の回路では、電源電圧VDDが立上がる途中で、インバータ55、56の出力が中間レベルになる可能性がある。そのとき、NMOSトランジスタ53、54の両者がオンとなり、出力outのレベルが一時的に不安定となる可能性があるが、図16の構成とすることで、電源電圧VDDが立ち上がる途中での不定状態を確実に抑制することができる。
<変形例>
上記の各実施の形態では、インバータ57は接続ノードND12に接続されていたが、接続ノードND11に接続するようにしてもよい。すなわち、インバータ57によって接続ノードND11の電圧の論理レベルを反転した信号を出力信号outとして出力するようにしてもよい。また、インバータ57に代えて、他のロジック回路(NAND回路、NOR回路など)を用いることも可能である。
上記の各実施の形態では、インバータ57は接続ノードND12に接続されていたが、接続ノードND11に接続するようにしてもよい。すなわち、インバータ57によって接続ノードND11の電圧の論理レベルを反転した信号を出力信号outとして出力するようにしてもよい。また、インバータ57に代えて、他のロジック回路(NAND回路、NOR回路など)を用いることも可能である。
上記の各実施の形態では、電源電圧VBAT,VCC,VDDは全て正の値であるとしたが、これらの電源電圧VBAT,VCC,VDDが全て負であってもよい。ただし、この場合は、トランジスタの導電型を逆にする必要がある。
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 半導体装置、2 電池、3 インダクタ、4 ダイオード、5 シリーズレギュレータ、6 マイクロコントローラユニット、9 参照電位発生回路、10 制御回路、55〜57,60,61,65,66,73,92 インバータ、14 電圧検出部、16 接地ノード(GND)、17 電源ノード(VBAT)、18 電源ノード(VCC)、19 電源ノード(VDD)、27,50,50A〜50G レベルシフト回路、40 過電流保護回路、51,52,71,72,81〜85,M1,M2,M8 PMOSトランジスタ、53,54,58,59,86〜88,M3〜M5 NMOSトランジスタ、62,63 ANDゲート、70 電源切替回路、90 電流源回路、BCP 昇圧チョッパ、GND 接地電圧、ND1 ノード、ND1,ND2,ND2,ND20,ND51 ノード、ND1 接続ノード、ND3 昇圧チョッパの出力ノード、ND5 昇圧チョッパの入力ノード、ND11,ND12 接続ノード、ND13 電源切替回路の出力ノード、RREF1〜RREF4,91 抵抗素子、VBAT 電源電圧(電池の出力電圧)、VCC 電源電圧(昇圧チョッパの出力電圧)、VDD 電源電圧(シリーズレギュレータの出力電圧)、VREF0.5,VREF0.8 参照電位、in 入力信号、out 出力信号。
Claims (11)
- 第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、
前記第2の電源電圧は、前記第1の電源電圧と同符号で、かつ、前記第1の電源電圧の絶対値よりも大きい絶対値を有し、
前記第2の電源電圧を受ける電源ノードと、
接地電圧を受ける接地ノードと、
第1および第2の接続ノードと、
前記電源ノードと前記第1の接続ノードとの間に接続され、制御電極が前記第2の接続ノードと接続され、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する電圧を制御電極に受けたときに導通する第1の導電型の第1のトランジスタと、
前記電源ノードと前記第2の接続ノードとの間に接続され、制御電極が前記第1の接続ノードと接続される、前記第1の導電型の第2のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に接続される、前記第1の導電型と反対の第2の導電型の第3のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に接続される、前記第2の導電型の第4のトランジスタと、
前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第3のトランジスタの制御電極に出力する第1のインバータと、
前記第3の電源電圧によって駆動され、前記第1のインバータから出力された信号の論理レベルを反転した信号を前記第4のトランジスタの制御電極に出力する第2のインバータとを備え、
前記第1または第2の接続ノードの電圧は前記出力信号として用いられる、レベルシフト回路。 - 前記第1の接続ノードと前記接地ノードとの間に前記第3のトランジスタと並列に接続される、前記第2の導電型の第5のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に前記第4のトランジスタと並列に接続される、前記第2の導電型の第6のトランジスタと、
前記第1の電源電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第5のトランジスタの制御電極に出力する第3のインバータと、
前記第1の電源電圧によって駆動され、前記第3のインバータから出力された信号の論理レベルを反転した信号を前記第6のトランジスタの制御電極に出力する第4のインバータとをさらに備える、請求項1に記載のレベルシフト回路。 - 第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、
前記第2の電源電圧は、前記第1の電源電圧と同符号で、かつ、前記第1の電源電圧の絶対値よりも大きい絶対値を有し、
前記第2の電源電圧を受ける電源ノードと、
接地電圧を受ける接地ノードと、
第1および第2の接続ノードと、
前記電源ノードと前記第1の接続ノードとの間に接続され、制御電極が前記第2の接続ノードと接続され、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する電圧を制御電極に受けたときに導通する第1の導電型の第1のトランジスタと、
前記電源ノードと前記第2の接続ノードとの間に接続され、制御電極が前記第1の接続ノードと接続される、前記第1の導電型の第2のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に接続される、前記第1の導電型と反対の第2の導電型の第3のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に接続される、前記第2の導電型の第4のトランジスタと、
前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第3のトランジスタの制御電極に出力する第1のインバータと、
前記第1の電源電圧によって駆動され、前記第1のインバータから出力された信号の論理レベルを反転した信号を前記第4のトランジスタの制御電極に出力する第2のインバータとを備え、
前記第1または第2の接続ノードの電圧は前記出力信号として用いられる、レベルシフト回路。 - 第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、
前記第2の電源電圧は、前記第1の電源電圧と同符号で、かつ、前記第1の電源電圧の絶対値よりも大きい絶対値を有し、
前記第2の電源電圧を受ける電源ノードと、
接地電圧を受ける接地ノードと、
第1および第2の接続ノードと、
前記電源ノードと前記第1の接続ノードとの間に接続され、制御電極が前記第2の接続ノードと接続され、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する電圧を制御電極に受けたときに導通する第1の導電型の第1のトランジスタと、
前記電源ノードと前記第2の接続ノードとの間に接続され、制御電極が前記第1の接続ノードと接続される、前記第1の導電型の第2のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に接続される、前記第1の導電型と反対の第2の導電型の第3のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に接続される、前記第2の導電型の第4のトランジスタと、
前記第1の電源電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第3のトランジスタの制御電極に出力する第1のインバータと、
前記第1の電源電圧によって駆動され、前記第1のインバータから出力された信号の論理レベルを反転した信号を前記第4のトランジスタの制御電極に出力する第2のインバータと、
前記第1の接続ノードと前記接地ノードとの間に前記第3のトランジスタと並列に接続される、前記第2の導電型の第5のトランジスタと、
前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第5のトランジスタの制御電極に出力する第3のインバータとを備え、
前記第1または第2の接続ノードの電圧は前記出力信号として用いられる、レベルシフト回路。 - 第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、
前記第2の電源電圧は、前記第1の電源電圧と同符号で、かつ、前記第1の電源電圧の絶対値よりも大きい絶対値を有し、
前記第2の電源電圧を受ける電源ノードと、
接地電圧を受ける接地ノードと、
第1および第2の接続ノードと、
前記電源ノードと前記第1の接続ノードとの間に接続され、制御電極が前記第2の接続ノードと接続され、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する電圧を制御電極に受けたときに導通する第1の導電型の第1のトランジスタと、
前記電源ノードと前記第2の接続ノードとの間に接続され、制御電極が前記第1の接続ノードと接続される、前記第1の導電型の第2のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に接続される、前記第1の導電型と反対の第2の導電型の第3のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に接続される、前記第2の導電型の第4のトランジスタと、
前記第1の電源電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第3のトランジスタの制御電極に出力する第1のインバータと、
前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧によって駆動され、前記第1のインバータから出力された信号の論理レベルを反転した信号を前記第4のトランジスタの制御電極に出力する第2のインバータとを備え、
前記第1または第2の接続ノードの電圧は前記出力信号として用いられる、レベルシフト回路。 - 前記第2の接続ノードと前記接地ノードとの間に前記第4のトランジスタと並列に接続される、前記第2の導電型の第5のトランジスタと、
前記第1の電源電圧によって駆動され、前記第1のインバータから出力された信号の論理レベルを反転した信号を前記第5のトランジスタの制御電極に出力する第3のインバータとをさらに備える、請求項5に記載のレベルシフト回路。 - 第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、
前記第2の電源電圧は、前記第1の電源電圧と同符号で、かつ、前記第1の電源電圧の絶対値よりも大きい絶対値を有し、
前記第2の電源電圧を受ける電源ノードと、
接地電圧を受ける接地ノードと、
第1および第2の接続ノードと、
前記電源ノードと前記第1の接続ノードとの間に接続され、制御電極が前記第2の接続ノードと接続され、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する電圧を制御電極に受けたときに導通する第1の導電型の第1のトランジスタと、
前記電源ノードと前記第2の接続ノードとの間に接続され、制御電極が前記第1の接続ノードと接続される、前記第1の導電型の第2のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に接続される、前記第1の導電型と反対の第2の導電型の第3のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に接続される、前記第2の導電型の第4のトランジスタと、
前記第1の電源電圧と、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧とを受け、前記第1の電源電圧の絶対値が閾値以下のときに前記第3の電源電圧を出力し、前記第1の電源電圧の絶対値が前記閾値を超えているときに前記第1の電源電圧を出力する電源切替回路と、
前記電源切替回路の出力電圧によって駆動され、前記入力信号の論理レベルを反転した信号を前記第3のトランジスタの制御電極に出力する第1のインバータと、
前記電源切替回路の出力電圧によって駆動され、前記第1のインバータから出力された信号の論理レベルを反転した信号を前記第4のトランジスタの制御電極に出力する第2のインバータとを備え、
前記第1または第2の接続ノードの電圧は前記出力信号として用いられる、レベルシフト回路。 - 前記電源切替回路は、
前記第1の電源電圧を受ける第1の低圧電源ノードと、
前記第3の電源電圧を受ける第2の低圧電源ノードと、
前記電源切替回路の出力電圧を出力するための電圧出力ノードと、
前記第2の低圧電源ノードと前記電圧出力ノードとの間に接続され、制御電極に前記第1の電源電圧を受ける、前記第1の導電型の第5のトランジスタと、
前記第1の低圧電源ノードと前記電圧出力ノードとの間に接続され、前記第1の導電型の第6のトランジスタと、
前記第3の電源電圧によって駆動される第3のインバータとを含み、
前記第3のインバータの入力ノードに前記第1の電源電圧が入力され、前記第3のインバータの出力ノードが前記第6のトランジスタの制御電極と接続され、
前記第3のインバータは、入力された前記第1の電源電圧に対して前記閾値を有する、請求項7に記載のレベルシフト回路。 - 第1の電源電圧の電圧レベルの入力信号を第2の電源電圧の電圧レベルの出力信号に変換するレベルシフト回路であって、
前記第2の電源電圧は、前記第1の電源電圧と同符号で、かつ、前記第1の電源電圧の絶対値よりも大きい絶対値を有し、
前記第2の電源電圧を受ける電源ノードと、
接地電圧を受ける接地ノードと、
第1および第2の接続ノードと、
前記電源ノードと前記第1の接続ノードとの間に接続され、制御電極が前記第2の接続ノードと接続され、前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値からトランジスタの閾値電圧の絶対値を減じた値よりも小さい絶対値を有する電圧を制御電極に受けたときに導通する第1の導電型の第1のトランジスタと、
前記電源ノードと前記第2の接続ノードとの間に接続され、制御電極が前記第1の接続ノードと接続される、前記第1の導電型の第2のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に接続される、前記第1の導電型と反対の第2の導電型の第3のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に接続される、前記第2の導電型の第4のトランジスタと、
前記第1の接続ノードと前記接地ノードとの間に前記第3のトランジスタと並列に接続される、前記第2の導電型の第5のトランジスタと、
前記第2の接続ノードと前記接地ノードとの間に前記第4のトランジスタと並列に接続される、前記第2の導電型の第6のトランジスタと、
前記第1の電源電圧によって駆動され、前記入力信号と制御信号とを受け、前記制御信号が活性化されたときに前記入力信号と同じ論理レベルの信号を前記第3のトランジスタの制御電極に出力する第1の論理回路と、
前記第1の電源電圧によって駆動され、前記第1の論理回路から出力された信号と前記制御信号とを受け、前記制御信号が活性化されたときに前記第1の論理回路から出力された信号の論理レベルを反転した信号を前記第4のトランジスタの制御電極に出力する第2の論理回路と、
前記第2の電源電圧と同符号で、かつ、前記第2の電源電圧の絶対値よりも小さい絶対値を有する第3の電源電圧によって駆動され、前記入力信号を受け、前記入力信号と同じ論理レベルの信号を前記第5のトランジスタの制御電極に出力する第3の論理回路と、
前記第3の電源電圧によって駆動され、前記第3の論理回路から出力された信号を受け、前記第3の論理回路から出力された信号の論理レベルを反転した信号を前記第6のトランジスタの制御電極に出力する第4の論理回路とを備え、
前記第1または第2の接続ノードの電圧は前記出力信号として用いられる、レベルシフト回路。 - 前記第3の電源電圧は電池から供給される、請求項1〜9のいずれか1項に記載のレベルシフト回路。
- 前記第2の電源電圧は、前記第3の電源電圧を昇圧する昇圧回路から出力され、
前記第1の電源電圧は、前記第2の電源電圧を降圧する降圧回路から出力される、請求項10に記載のレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142344A JP2012009982A (ja) | 2010-06-23 | 2010-06-23 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010142344A JP2012009982A (ja) | 2010-06-23 | 2010-06-23 | レベルシフト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012009982A true JP2012009982A (ja) | 2012-01-12 |
Family
ID=45540061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010142344A Withdrawn JP2012009982A (ja) | 2010-06-23 | 2010-06-23 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012009982A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020031538A1 (ja) * | 2018-08-10 | 2020-02-13 | 日本電産株式会社 | 駆動回路、駆動システム |
CN111416606A (zh) * | 2019-01-04 | 2020-07-14 | 株式会社东芝 | 栅极控制电路及晶体管驱动电路 |
US11736094B2 (en) | 2019-10-18 | 2023-08-22 | Fuji Electric Co., Ltd. | Filter circuit and semiconductor device |
-
2010
- 2010-06-23 JP JP2010142344A patent/JP2012009982A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020031538A1 (ja) * | 2018-08-10 | 2020-02-13 | 日本電産株式会社 | 駆動回路、駆動システム |
CN111416606A (zh) * | 2019-01-04 | 2020-07-14 | 株式会社东芝 | 栅极控制电路及晶体管驱动电路 |
CN111416606B (zh) * | 2019-01-04 | 2023-08-22 | 株式会社东芝 | 栅极控制电路及晶体管驱动电路 |
US11736094B2 (en) | 2019-10-18 | 2023-08-22 | Fuji Electric Co., Ltd. | Filter circuit and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8559200B2 (en) | Method and apparatus of low current startup circuit for switching mode power supplies | |
EP2946259B1 (en) | Soft start circuits and techniques | |
US9742262B1 (en) | Switching power supply startup circuit with normally on device providing startup charging current | |
US7928715B2 (en) | Switching regulator | |
JP5679681B2 (ja) | 発振回路およびスイッチング電源 | |
US20040174149A1 (en) | Power supplying methods and apparatus that provide stable output voltage | |
US20070296386A1 (en) | Switching power-supply circuit and semiconductor integrated circuit | |
JP4857925B2 (ja) | 多出力型dc/dcコンバータ | |
WO2006016516A1 (ja) | 電源装置 | |
JP2005323413A (ja) | 過電流検出回路及びこれを有する電源装置 | |
TW201509100A (zh) | 用於電流模式切換式調節器之工作週期相依斜率補償 | |
JP5157603B2 (ja) | 昇圧型dc−dcコンバータおよび電源駆動用半導体集積回路 | |
US10135332B2 (en) | DC-DC converter | |
CN103986123A (zh) | 交换式电源供应电路 | |
JP2012009982A (ja) | レベルシフト回路 | |
US8797772B2 (en) | Low noise voltage regulator | |
KR102502208B1 (ko) | 직류-직류 변환기 및 이의 구동방법 | |
US9641074B2 (en) | Current control for DC-DC converter | |
JP2009240112A (ja) | 電源装置および半導体集積回路装置 | |
JP4983275B2 (ja) | Dc/dcコンバータ | |
JP5974733B2 (ja) | スイッチング電源装置 | |
JP5926927B2 (ja) | スイッチングレギュレータ | |
KR101414712B1 (ko) | Dc-dc 컨버터 시스템 | |
JP2014197941A (ja) | 電力変換装置、突入電流抑制方法 | |
JP7288799B2 (ja) | 電源制御装置、降圧型dc/dcコンバータ、および昇圧型dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130903 |