JP2012009756A - Schottky barrier diode and manufacturing method thereof - Google Patents

Schottky barrier diode and manufacturing method thereof Download PDF

Info

Publication number
JP2012009756A
JP2012009756A JP2010146349A JP2010146349A JP2012009756A JP 2012009756 A JP2012009756 A JP 2012009756A JP 2010146349 A JP2010146349 A JP 2010146349A JP 2010146349 A JP2010146349 A JP 2010146349A JP 2012009756 A JP2012009756 A JP 2012009756A
Authority
JP
Japan
Prior art keywords
conductor
trench
metal layer
insulating film
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010146349A
Other languages
Japanese (ja)
Other versions
JP5588765B2 (en
Inventor
Ryuji Suemoto
竜二 末本
Ryohei Osawa
良平 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010146349A priority Critical patent/JP5588765B2/en
Publication of JP2012009756A publication Critical patent/JP2012009756A/en
Application granted granted Critical
Publication of JP5588765B2 publication Critical patent/JP5588765B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a Schottky barrier diode (SBD) and a manufacturing method thereof capable of improving coverage of a barrier metal layer and, in addition, suppressing inverse direction current (IR) without a risk of concentration of stress onto a conductor embedded in a trench.SOLUTION: In an SBD 11 according to the present invention, a trench 3 is formed on a surface 2a of a silicon substrate 2, and an insulation film 12 whose uppermost face 12a is made an inclined plane 22 is formed on the inner surface of the trench 3. In the trench 3, a conductor 13 is embedded so that its uppermost end part 21a locates below a side wall top face 3a of the trench 3. A barrier metal layer 14 and an electrode metal layer 15 are laminated so as to cover the surface 2a of the silicon substrate 2, the insulation film 12, and the conductor 13.

Description

本発明は、ショットキーバリアダイオード及びその製造方法に関するものである。   The present invention relates to a Schottky barrier diode and a method for manufacturing the same.

従来、半導体と金属とを接合することにより、この界面に生じるショットキー障壁を利用したショットキーバリアダイオード(SBD)が知られている(例えば、特許文献1参照)。
このSBDは、順方向に所定の電圧を印加した場合に、電圧降下が小さく、かつ、逆方向に所定の電圧を印加した場合に、漏れ電流が小さいことが好ましいとされている。
Conventionally, a Schottky barrier diode (SBD) using a Schottky barrier generated at this interface by bonding a semiconductor and a metal is known (for example, see Patent Document 1).
This SBD preferably has a small voltage drop when a predetermined voltage is applied in the forward direction and a small leakage current when a predetermined voltage is applied in the reverse direction.

図4は、従来のトレンチ構造型のショットキーバリアダイオード(SBD)1を示す断面図であり、シリコン基板(半導体基板)2の表面(一主面)2aにトレンチ3が形成され、このトレンチ3の内面にシリコン酸化膜からなる絶縁膜4が形成され、このトレンチ3内には多結晶シリコンからなる導電体が埋め込まれて導電体5とされ、これらシリコン基板2の表面2a、絶縁膜4の最上面4a及び導電体5の上面5aは面一とされ、これらを覆うようにバリア金属層6が形成され、バリア金属層6上には電極金属層7が積層されている。
このSBD1は、シリコン基板2の表面2aにトレンチ3を形成し、このトレンチ3の内面に絶縁膜4を形成し、この絶縁膜4により囲まれたトレンチ3内に多結晶シリコンからなる導電体を埋め込み、この導電体の上面をエッチングにより平坦化することにより、得られた導電体5の平坦な上面5aを表面2aと面一とし、この平坦な上面5aを覆うようにバリア金属層6及び電極金属層7を積層することにより作製することができる。
FIG. 4 is a cross-sectional view showing a conventional trench structure type Schottky barrier diode (SBD) 1, in which a trench 3 is formed on a surface (one main surface) 2 a of a silicon substrate (semiconductor substrate) 2. An insulating film 4 made of a silicon oxide film is formed on the inner surface, and a conductor made of polycrystalline silicon is buried in the trench 3 to form a conductor 5. The surface 2a of the silicon substrate 2 and the insulating film 4 The uppermost surface 4 a and the upper surface 5 a of the conductor 5 are flush with each other, a barrier metal layer 6 is formed so as to cover them, and an electrode metal layer 7 is laminated on the barrier metal layer 6.
This SBD 1 has a trench 3 formed on the surface 2 a of the silicon substrate 2, an insulating film 4 is formed on the inner surface of the trench 3, and a conductor made of polycrystalline silicon is placed in the trench 3 surrounded by the insulating film 4. By embedding and flattening the upper surface of the conductor by etching, the flat upper surface 5a of the obtained conductor 5 is flush with the surface 2a, and the barrier metal layer 6 and the electrode are covered so as to cover the flat upper surface 5a. It can be produced by laminating the metal layer 7.

特開2001−68688号公報JP 2001-68688 A

ところで、従来のSBD1では、多結晶シリコンからなる導電体5のエッチングの制御性が十分ではなく、また、導電体5の厚みが不均一であることもあり、導電体5の上面5aを平坦化することが難しいという問題点があった。この導電体5の上面5aが平坦化されないと、この導電体5上に形成されたバリア金属層6と導電体5の上面5aとの接触部分に角部ができ易くなり、その結果、バリア金属層6のカバレッジが低下するという問題点があった。
また、導電体5の上面5aが平坦化されないと、この導電体5の形状が所望の形状から外れた異形となり、この導電体5上に形成されたバリア金属層6に応力が生じた場合、この応力が導電体5に局部的に集中し、その結果、逆方向電流(IR)が大きくなるという問題点があった。
By the way, in the conventional SBD 1, the controllability of etching of the conductor 5 made of polycrystalline silicon is not sufficient, and the thickness of the conductor 5 may be uneven, and the upper surface 5 a of the conductor 5 is flattened. There was a problem that it was difficult to do. If the upper surface 5a of the conductor 5 is not flattened, a corner portion is easily formed at the contact portion between the barrier metal layer 6 formed on the conductor 5 and the upper surface 5a of the conductor 5, and as a result, the barrier metal There was a problem that the coverage of the layer 6 was lowered.
Further, if the upper surface 5a of the conductor 5 is not flattened, the shape of the conductor 5 becomes an irregular shape deviating from a desired shape, and stress is generated in the barrier metal layer 6 formed on the conductor 5, This stress is locally concentrated on the conductor 5, and as a result, there is a problem that the reverse current (IR) increases.

本発明は、上記の課題を解決するためになされたものであって、バリア金属層のカバレッジを向上させることができ、さらに、トレンチ内に埋め込まれた導電体に応力が集中する虞がなく、逆方向電流(IR)を抑制することができるショットキーバリアダイオード及びその製造方法を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and can improve the coverage of the barrier metal layer. Further, there is no risk of stress concentration on the conductor embedded in the trench, It is an object of the present invention to provide a Schottky barrier diode capable of suppressing reverse current (IR) and a method for manufacturing the same.

本発明者は、上記の課題を解決するために鋭意検討を重ねた結果、半導体基板の一主面にトレンチが形成され、該トレンチの内面に絶縁膜が形成されるとともに、該トレンチ内に導電体が埋め込まれ、該導電体上にバリア金属層が形成されたショットキーバリアダイオードにおいて、前記導電体の上面を前記トレンチの側壁上面より下方に位置させることとし、さらに、前記絶縁膜の最上面を前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面とすれば、前記導電体上に形成されたバリア金属層に角部ができ難くなり、よって、バリア金属層のカバレッジが向上し、さらには、トレンチ内に埋め込まれた導電体に応力が集中する虞がなくなり、逆方向電流(IR)が抑制されることを見出し、本発明を完成するに至った。   As a result of intensive studies to solve the above problems, the inventor has formed a trench on one main surface of a semiconductor substrate, an insulating film is formed on the inner surface of the trench, and a conductive layer is formed in the trench. In a Schottky barrier diode in which a body is embedded and a barrier metal layer is formed on the conductor, the upper surface of the conductor is positioned below the upper surface of the sidewall of the trench, and the uppermost surface of the insulating film Is a curved surface or inclined surface connecting the upper surface of the sidewall of the trench and the upper surface of the conductor, it becomes difficult to form a corner in the barrier metal layer formed on the conductor, and thus the coverage of the barrier metal layer is reduced. In addition, it has been found that there is no risk of stress concentration on the conductor embedded in the trench, and reverse current (IR) is suppressed, and the present invention has been completed. .

すなわち、本発明の請求項1記載のショットキーバリアダイオードは、半導体基板の一主面にトレンチが形成され、該トレンチの内面に絶縁膜が形成されるとともに、該トレンチ内に導電体が埋め込まれ、該導電体上にバリア金属層が形成されたショットキーバリアダイオードにおいて、前記導電体の上面は前記トレンチの側壁上面より下方に位置しており、前記絶縁膜の最上面は、前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面であることを特徴とする。   That is, in the Schottky barrier diode according to claim 1 of the present invention, a trench is formed on one main surface of a semiconductor substrate, an insulating film is formed on the inner surface of the trench, and a conductor is embedded in the trench. In the Schottky barrier diode in which a barrier metal layer is formed on the conductor, the upper surface of the conductor is located below the upper surface of the trench sidewall, and the uppermost surface of the insulating film is the sidewall of the trench. It is a curved surface or an inclined surface connecting the upper surface and the upper surface of the conductor.

このショットキーバリアダイオードでは、前記導電体の上面を前記トレンチの側壁上面より下方に位置させることとし、前記絶縁膜の最上面を、前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面としたことにより、このトレンチの側壁上面から導電体の上面に至るまでの部分が滑らかな面となり、よって、この絶縁膜の上に形成されたバリア金属層では、トレンチの側壁上面との接触部分に角部ができ難くなり、よって、バリア金属層のカバレッジが向上する。   In this Schottky barrier diode, the upper surface of the conductor is positioned below the upper surface of the sidewall of the trench, and the uppermost surface of the insulating film is a curved surface connecting the upper surface of the sidewall of the trench and the upper surface of the conductor. Alternatively, by forming an inclined surface, the portion from the upper surface of the sidewall of the trench to the upper surface of the conductor becomes a smooth surface. Therefore, in the barrier metal layer formed on the insulating film, It is difficult to form a corner portion in the contact portion, and thus the coverage of the barrier metal layer is improved.

また、導電体の上面をトレンチの側壁上面より下方に位置させたことにより、導電体の形状がトレンチの形状により規定されて該トレンチの内部形状と略同一の形状となり、導電体が異形になるのを防止する。さらに、トレンチ内の導電体上にバリア金属層を形成することにより、このバリア金属層の伸縮により生じる応力がトレンチ内の導電体に加わった場合に、アンカー効果により導電体に加わる応力を緩和し、この応力が導電体に局部的に集中するのを防止する。これにより、逆方向電流が小さくなる。   In addition, by positioning the upper surface of the conductor below the upper surface of the sidewall of the trench, the shape of the conductor is defined by the shape of the trench and becomes substantially the same shape as the inner shape of the trench, and the conductor is deformed. To prevent. Furthermore, by forming a barrier metal layer on the conductor in the trench, when the stress generated by the expansion and contraction of the barrier metal layer is applied to the conductor in the trench, the stress applied to the conductor is reduced by the anchor effect. This stress is prevented from being concentrated locally on the conductor. This reduces the reverse current.

請求項2記載のショットキーバリアダイオードは、請求項1記載のショットキーバリアダイオードにおいて、前記導電体の上面は凹面であることを特徴とする。
このショットキーバリアダイオードでは、前記導電体の上面を凹面としたことにより、前記導電体に加わる応力がさらに緩和され、この応力が導電体に局部的に集中することが無くなる。よって、逆方向電流がさらに小さくなる。
A Schottky barrier diode according to a second aspect is the Schottky barrier diode according to the first aspect, wherein an upper surface of the conductor is a concave surface.
In this Schottky barrier diode, by making the upper surface of the conductor concave, the stress applied to the conductor is further relaxed, and this stress is not concentrated locally on the conductor. Therefore, the reverse current is further reduced.

請求項3記載のショットキーバリアダイオードは、請求項1または2記載のショットキーバリアダイオードにおいて、前記導電体の高さは、前記トレンチの深さの30%以上かつ95%以下であることを特徴とする。
このショットキーバリアダイオードでは、導電体の高さを、トレンチの深さの30%以上かつ95%以下としたことにより、導電体の形状がトレンチの内部形状と同一の形状となり、導電体が異形になるのをさらに防止する。
The Schottky barrier diode according to claim 3 is the Schottky barrier diode according to claim 1 or 2, wherein the height of the conductor is 30% or more and 95% or less of the depth of the trench. And
In this Schottky barrier diode, the height of the conductor is not less than 30% and not more than 95% of the depth of the trench, so that the shape of the conductor is the same as the inner shape of the trench, and the conductor has an irregular shape. Further prevent from becoming.

請求項4記載のショットキーバリアダイオードの製造方法は、半導体基板の一主面にトレンチを形成し、該トレンチの内面に絶縁膜を形成し、前記絶縁膜が形成されたトレンチ内に導電体を埋め込み、該導電体の上面及び前記絶縁膜の最上面を選択除去することにより、前記導電体の上面を前記トレンチの側壁上面より下方に位置させるとともに、前記絶縁膜の最上面を前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面とし、前記導電体上にバリア金属層を形成することを特徴とする。   5. The method of manufacturing a Schottky barrier diode according to claim 4, wherein a trench is formed on one main surface of the semiconductor substrate, an insulating film is formed on the inner surface of the trench, and a conductor is formed in the trench in which the insulating film is formed. By embedding and selectively removing the upper surface of the conductor and the uppermost surface of the insulating film, the upper surface of the conductor is positioned below the upper surface of the sidewall of the trench, and the uppermost surface of the insulating film is disposed on the sidewall of the trench. The barrier metal layer is formed on the conductor by using a curved surface or an inclined surface connecting the upper surface and the upper surface of the conductor.

このショットキーバリアダイオードの製造方法では、トレンチ内に埋め込まれた導電体の上面及び該トレンチの内面に形成された絶縁膜の最上面を選択除去することにより、前記導電体の上面を前記トレンチの側壁上面より下方に位置させるとともに、前記絶縁膜の最上面を前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面とする。
これにより、絶縁膜の上に形成されたバリア金属層のうちトレンチの側壁上面との接触部分に角部ができ難くなり、また、バリア金属層の伸縮に起因する応力がトレンチ内の導電体に加わった場合においても、この応力が導電体に局部的に集中することが無くなる。よって、バリア金属層のカバレッジが向上し、逆方向電流が極めて小さなショットキーバリアダイオードを、容易かつ安価に製造することが可能になる。
In this Schottky barrier diode manufacturing method, the upper surface of the conductor buried in the trench and the uppermost surface of the insulating film formed on the inner surface of the trench are selectively removed, thereby removing the upper surface of the conductor from the trench. The uppermost surface of the insulating film is a curved surface or an inclined surface that connects the upper surface of the sidewall of the trench and the upper surface of the conductor.
This makes it difficult to form corners in the contact portion of the barrier metal layer formed on the insulating film with the upper surface of the sidewall of the trench, and stress due to expansion and contraction of the barrier metal layer is applied to the conductor in the trench. Even when it is applied, this stress is not concentrated locally on the conductor. Therefore, the coverage of the barrier metal layer is improved, and a Schottky barrier diode having a very small reverse current can be easily and inexpensively manufactured.

本発明の請求項1記載のショットキーバリアダイオードによれば、導電体の上面をトレンチの側壁上面より下方に位置させると共に、絶縁膜の最上面をトレンチの側壁上面と導電体の上面とを接続する曲面または傾斜面としたので、トレンチの側壁上面から導電体の上面に至る部分を滑らかにすることができる。したがって、バリア金属層のカバレッジを向上させることができる。
また、導電体の異形化を防止することができ、バリア金属層に起因する応力が導電体に局部的に集中するのを防止することができる。したがって、逆方向電流(漏れ電流)を小さくすることができる。
以上により、バリア金属層のカバレッジが向上し、かつ、逆方向電流(IR)特性に優れたショットキーバリアダイオードを提供することができる。
According to the Schottky barrier diode of the present invention, the upper surface of the conductor is positioned below the upper surface of the sidewall of the trench, and the uppermost surface of the insulating film is connected to the upper surface of the sidewall of the trench and the upper surface of the conductor. Since the curved surface or the inclined surface is formed, a portion from the upper surface of the trench sidewall to the upper surface of the conductor can be smoothed. Therefore, the coverage of the barrier metal layer can be improved.
In addition, it is possible to prevent the conductor from being deformed and to prevent the stress caused by the barrier metal layer from being concentrated locally on the conductor. Therefore, the reverse current (leakage current) can be reduced.
As described above, a Schottky barrier diode with improved barrier metal layer coverage and excellent reverse current (IR) characteristics can be provided.

請求項2記載のショットキーバリアダイオードによれば、導電体の上面を凹面としたので、導電体に加わる応力を凹面にて分散することができ、導電体に加わる応力をさらに緩和することができ、この応力が導電体に局部的に集中しないようにすることができる。したがって、ショットキーバリアダイオードの逆方向電流(漏れ電流)をさらに小さくすることができる。   According to the Schottky barrier diode of the second aspect, since the upper surface of the conductor is concave, the stress applied to the conductor can be dispersed on the concave surface, and the stress applied to the conductor can be further relaxed. This stress can be prevented from concentrating locally on the conductor. Therefore, the reverse current (leakage current) of the Schottky barrier diode can be further reduced.

請求項3記載のショットキーバリアダイオードによれば、導電体の高さをトレンチの深さの30%以上かつ95%以下としたので、導電体の形状をトレンチの内部形状と同一の形状とすることができ、導電体の異形化を防止することができる。   According to the Schottky barrier diode according to claim 3, since the height of the conductor is 30% or more and 95% or less of the depth of the trench, the shape of the conductor is the same as the internal shape of the trench. It is possible to prevent the conductor from being deformed.

請求項4記載のショットキーバリアダイオードの製造方法によれば、トレンチ内に埋め込まれた導電体の上面及び該トレンチの内面に形成された絶縁膜の最上面を選択除去することにより、前記導電体の上面を前記トレンチの側壁上面より下方に位置させるとともに、前記絶縁膜の最上面を前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面とするので、バリア金属層の伸縮に起因する応力が導電体に局部的に集中する虞が無く、バリア金属層のカバレッジが向上し、かつ、逆方向電流(IR)特性に優れたショットキーバリアダイオードを、容易かつ安価に製造することができる。   According to the method for manufacturing a Schottky barrier diode according to claim 4, the conductor is selectively removed by selectively removing the upper surface of the conductor buried in the trench and the uppermost surface of the insulating film formed on the inner surface of the trench. The upper surface of the insulating film is positioned below the upper surface of the sidewall of the trench, and the uppermost surface of the insulating film is a curved surface or inclined surface connecting the upper surface of the sidewall of the trench and the upper surface of the conductor. A Schottky barrier diode with improved barrier metal layer coverage and excellent reverse current (IR) characteristics can be easily and inexpensively manufactured without the risk of stresses due to stress being concentrated locally on the conductor. be able to.

本発明の一実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図である。It is sectional drawing which shows the trench structure type Schottky barrier diode (SBD) of one Embodiment of this invention. 本発明の一実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)の絶縁膜の最上面部分の形状を示す断面図である。It is sectional drawing which shows the shape of the uppermost part of the insulating film of the trench structure type Schottky barrier diode (SBD) of one Embodiment of this invention. 本発明の一実施形態のトレンチ構造型のSBDの製造方法を示す過程図である。It is process drawing which shows the manufacturing method of trench structure type SBD of one Embodiment of this invention. 従来のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図である。It is sectional drawing which shows the conventional Schottky barrier diode (SBD) of a trench structure type.

本発明のショットキーバリアダイオード及びその製造方法を実施するための形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
A mode for carrying out the Schottky barrier diode and the manufacturing method thereof of the present invention will be described.
This embodiment is specifically described for better understanding of the gist of the invention, and does not limit the present invention unless otherwise specified.

[第1の実施形態]
図1は、本発明の第1の実施形態のトレンチ構造型のショットキーバリアダイオード(SBD)を示す断面図であり、図1においては、図4と同一の構成要素には同一の符号を付してある。
図1において、符号11はショットキーバリアダイオード(SBD)であり、シリコン基板(半導体基板)2の表面(一主面)2aに断面矩形状のトレンチ3が形成され、このトレンチ3の内面にはシリコン酸化膜からなる絶縁膜12が形成され、この絶縁膜12が形成されたトレンチ3内には、多結晶シリコンからなる導電体13が埋め込まれ、これらシリコン基板2の表面2a、絶縁膜12及び導電体13を覆うようにバリア金属層14が形成され、このバリア金属層14上には電極金属層15が積層されている。
[First Embodiment]
FIG. 1 is a cross-sectional view showing a trench structure type Schottky barrier diode (SBD) according to a first embodiment of the present invention. In FIG. 1, the same components as those in FIG. It is.
In FIG. 1, reference numeral 11 denotes a Schottky barrier diode (SBD), and a trench 3 having a rectangular cross section is formed on a surface (one main surface) 2 a of a silicon substrate (semiconductor substrate) 2. An insulating film 12 made of a silicon oxide film is formed, and a conductor 13 made of polycrystalline silicon is embedded in the trench 3 in which the insulating film 12 is formed. The surface 2a of the silicon substrate 2, the insulating film 12 and A barrier metal layer 14 is formed so as to cover the conductor 13, and an electrode metal layer 15 is laminated on the barrier metal layer 14.

この導電体13は、その上面が、周縁部から中心部に向かって湾曲する凹面21とされ、この凹面21の周縁部の最上端部21aがトレンチ3の側壁上面3aより下方に位置するように、トレンチ3内に埋め込まれている。
この導電体13では、その上面を、周縁部から中心部に向かって湾曲する凹面21としたことにより、電極金属層15に起因する引っ張り応力等の外部応力がバリア金属層14を介して導電体13に加わった場合においても、この外部応力を凹面21で分散させて緩和することで、この外部応力が導電体13の一部に局部的に集中することが無くなる。
The upper surface of the conductor 13 is a concave surface 21 that is curved from the peripheral edge toward the center, and the uppermost end 21 a of the peripheral edge of the concave 21 is positioned below the side wall upper surface 3 a of the trench 3. Embedded in the trench 3.
In the conductor 13, the upper surface is a concave surface 21 that is curved from the peripheral edge toward the center, so that external stress such as tensile stress caused by the electrode metal layer 15 is passed through the barrier metal layer 14. 13, the external stress is dispersed by the concave surface 21 and relaxed, so that the external stress is not locally concentrated on a part of the conductor 13.

この導電体13の高さh、すなわちトレンチ3内の導電体13の底面から凹面21の最も低い部分までの高さhは、トレンチ3の深さdの30%以上かつ95%以下が好ましく、より好ましくは65%以上かつ75%以下である。   The height h of the conductor 13, that is, the height h from the bottom surface of the conductor 13 in the trench 3 to the lowest portion of the concave surface 21, is preferably 30% or more and 95% or less of the depth d of the trench 3, More preferably, it is 65% or more and 75% or less.

ここで、導電体13の高さhをトレンチ3の深さdの30%以上かつ95%以下とした理由は、この範囲が導電体13の形状をトレンチ3の形状により規定されることで所望の形状に保持することができ、かつ導電体13としての電気的特性を保持することで所望の機能を十分に発揮することができる範囲だからである。
なお、導電体13の高さhがトレンチ3の深さdの100%を超えると、この導電体13の上部がトレンチ3から上方に突出し、導電体13の断面形状がトレンチ3の内部形状により拘束されず異形になるので好ましくない。
Here, the reason why the height h of the conductor 13 is 30% or more and 95% or less of the depth d of the trench 3 is that this range is desired because the shape of the conductor 13 is defined by the shape of the trench 3. This is because the desired function can be sufficiently exhibited by maintaining the electrical characteristics of the conductor 13.
When the height h of the conductor 13 exceeds 100% of the depth d of the trench 3, the upper portion of the conductor 13 protrudes upward from the trench 3, and the cross-sectional shape of the conductor 13 depends on the internal shape of the trench 3. It is not preferable because it is not restrained and becomes an irregular shape.

このように、導電体13の高さhをトレンチ3の深さdの30%以上かつ95%以下としたことにより、導電体13の形状がトレンチ3の内部形状と同一の形状となり、導電体3が異形になるのを防止することができる。
また、導電体3が異形になるのを防止することで、この導電体13としての電気的特性を保持することができ、したがって、導電体13の有する電気的な機能を十分に発揮することができる。
Thus, by setting the height h of the conductor 13 to 30% or more and 95% or less of the depth d of the trench 3, the shape of the conductor 13 becomes the same as the internal shape of the trench 3, and the conductor 3 can be prevented from being deformed.
Further, by preventing the conductor 3 from being deformed, the electrical characteristics as the conductor 13 can be maintained, and therefore the electrical function of the conductor 13 can be sufficiently exhibited. it can.

一方、絶縁膜12の最上面12aは、図2に示すように、トレンチ3の側壁上面3aと導電体13の凹面21の周縁部の最上端部21aとを接続する傾斜面22とされている。
この傾斜面22とシリコン基板2の表面2aとのなす傾斜角θ、換言すると傾斜面22のシリコン基板2の表面2aに平行な面に対する傾斜角θは、30°以上かつ60°以下が好ましく、より好ましくは40°以上かつ50°以下である。
On the other hand, as shown in FIG. 2, the uppermost surface 12 a of the insulating film 12 is an inclined surface 22 that connects the side wall upper surface 3 a of the trench 3 and the uppermost end portion 21 a of the peripheral surface of the concave surface 21 of the conductor 13. .
The inclination angle θ formed by the inclined surface 22 and the surface 2a of the silicon substrate 2, in other words, the inclination angle θ of the inclined surface 22 with respect to the plane parallel to the surface 2a of the silicon substrate 2 is preferably 30 ° or more and 60 ° or less. More preferably, it is 40 ° or more and 50 ° or less.

ここで、傾斜角θの範囲を30°以上かつ60°以下とした理由は、この範囲が、トレンチ3の側壁上面3aから導電体13の凹面21に至るまでの部分を滑らかな面とすることができる範囲だからである。
この傾斜角θが上記の範囲を外れた場合、バリア金属層14とトレンチ3の側壁上面3aとの接触部分に角部ができ易くなり、その結果、バリア金属層14のカバレッジが低下する虞があるので好ましくない。
Here, the reason why the range of the inclination angle θ is 30 ° or more and 60 ° or less is that the range is a smooth surface from the side wall upper surface 3a of the trench 3 to the concave surface 21 of the conductor 13. It is because it is a range where
When this inclination angle θ is out of the above range, a corner is easily formed at the contact portion between the barrier metal layer 14 and the side wall upper surface 3a of the trench 3, and as a result, the coverage of the barrier metal layer 14 may be reduced. This is not preferable.

このように、絶縁膜12の最上面12aを、トレンチ3の側壁上面3aと導電体13の凹面21の最上端部21aとを接続する傾斜面22としたことにより、トレンチ3の側壁上面3aから導電体13の凹面21に至るまでの部分が滑らかな面となり、よって、この絶縁膜12の上に形成されたバリア金属層14では、トレンチ3の側壁上面3aとの接触部分に角部ができ難くなり、よって、バリア金属層14のカバレッジが向上する。
なお、絶縁膜12の最上面12aは、トレンチ3の側壁上面3aから導電体13の凹面21に至るまでを滑らかな面とする形状であればよく、曲面であってもよい。
As described above, the uppermost surface 12a of the insulating film 12 is the inclined surface 22 that connects the sidewall upper surface 3a of the trench 3 and the uppermost end portion 21a of the concave surface 21 of the conductor 13, so that the sidewall upper surface 3a of the trench 3 is removed. The portion up to the concave surface 21 of the conductor 13 is a smooth surface. Therefore, in the barrier metal layer 14 formed on the insulating film 12, a corner portion is formed at the contact portion with the side wall upper surface 3a of the trench 3. Therefore, the coverage of the barrier metal layer 14 is improved.
Note that the uppermost surface 12a of the insulating film 12 may have a smooth surface from the side wall upper surface 3a of the trench 3 to the concave surface 21 of the conductor 13, or may be a curved surface.

このSBD11では、トレンチ3内に埋め込まれた多結晶シリコンからなる導電体13上にバリア金属層14を形成したことにより、この導電体13にバリア金属層14の伸縮に起因する過度の応力が加わった場合においても、この過度の外部応力をアンカー効果により緩和し、この外部応力が導電体13の特定箇所に局部的に集中するのを防止する。このように、導電体13における外部応力の局部的な集中を防止することにより、SBD11の重要な特性である逆方向電流(IR)が極めて小さくなり、SBD11の漏れ電流が改善されることとなる。   In this SBD 11, since the barrier metal layer 14 is formed on the conductor 13 made of polycrystalline silicon embedded in the trench 3, an excessive stress due to the expansion and contraction of the barrier metal layer 14 is applied to the conductor 13. Even in this case, the excessive external stress is relaxed by the anchor effect, and the external stress is prevented from being concentrated locally at a specific location of the conductor 13. Thus, by preventing local concentration of external stress in the conductor 13, the reverse current (IR), which is an important characteristic of the SBD 11, becomes extremely small, and the leakage current of the SBD 11 is improved. .

次に、SBD11の製造方法について、図3に基づき説明する。
まず、図3(a)に示すように、シリコン基板2の表面2aを熱酸化し、トレンチ形成用マスクとなるシリコン酸化膜31を形成する。
次いで、このシリコン酸化膜31上にレジスト32を塗布し、露光及び現像を行い、レジスト32のトレンチに対応する位置に開口32aを形成する。
次いで、開口32aが形成されたレジスト32をマスクとして、フッ酸を用いてシリコン酸化膜31を異方性エッチングし、このシリコン酸化膜31のトレンチに対応する位置に開口31aを形成する。
Next, the manufacturing method of SBD11 is demonstrated based on FIG.
First, as shown in FIG. 3A, the surface 2a of the silicon substrate 2 is thermally oxidized to form a silicon oxide film 31 serving as a trench formation mask.
Next, a resist 32 is applied on the silicon oxide film 31, and exposure and development are performed to form an opening 32 a at a position corresponding to the trench of the resist 32.
Next, the silicon oxide film 31 is anisotropically etched using hydrofluoric acid using the resist 32 in which the opening 32a is formed as a mask, and the opening 31a is formed at a position corresponding to the trench of the silicon oxide film 31.

次いで、レジスト32を除去し、図3(b)に示すように、開口31aが形成されたシリコン酸化膜31をマスクとして、シリコン基板2の表面2aにアルゴンガスに酸素ガスを添加した混合ガスを用いた異方性エッチングを施し、シリコン基板2の表面2aに断面矩形状のトレンチ3を形成する。その後、フッ酸を用いてシリコン酸化膜31を除去する。   Next, the resist 32 is removed, and a mixed gas obtained by adding oxygen gas to argon gas is applied to the surface 2a of the silicon substrate 2 using the silicon oxide film 31 with the openings 31a formed as a mask, as shown in FIG. The used anisotropic etching is performed to form a trench 3 having a rectangular cross section on the surface 2 a of the silicon substrate 2. Thereafter, the silicon oxide film 31 is removed using hydrofluoric acid.

次いで、図3(c)に示すように、トレンチ3内を含むシリコン基板2の表面2a全面を熱酸化し、シリコン基板2の表面2a及びトレンチ3の内面にシリコン酸化膜33を形成する。
次いで、シリコン酸化膜33上に、熱CVD法により多結晶シリコンを堆積させる。これにより、トレンチ3内を含むシリコン酸化膜33全面に多結晶シリコンからなる導電体34が堆積されることとなる。
Next, as shown in FIG. 3C, the entire surface 2 a of the silicon substrate 2 including the inside of the trench 3 is thermally oxidized to form a silicon oxide film 33 on the surface 2 a of the silicon substrate 2 and the inner surface of the trench 3.
Next, polycrystalline silicon is deposited on the silicon oxide film 33 by thermal CVD. As a result, the conductor 34 made of polycrystalline silicon is deposited on the entire surface of the silicon oxide film 33 including the inside of the trench 3.

次いで、図3(d)に示すように、プラズマを用いた異方性エッチングにより導電体34をエッチングし、この導電体34のうちトレンチ3内を除く部分を除去する。この過程では、エッチングの条件を調整することにより、トレンチ3の外側のシリコン酸化膜33を露出させるとともに、トレンチ3内の導電体34の上面をトレンチ3の側壁上面3aより下方に位置させ、かつ導電体34の高さhをトレンチ3の深さdの30%以上かつ95%以下とする。   Next, as shown in FIG. 3D, the conductor 34 is etched by anisotropic etching using plasma, and a portion of the conductor 34 except for the inside of the trench 3 is removed. In this process, by adjusting the etching conditions, the silicon oxide film 33 outside the trench 3 is exposed, the upper surface of the conductor 34 in the trench 3 is positioned below the side wall upper surface 3a of the trench 3, and The height h of the conductor 34 is set to 30% to 95% of the depth d of the trench 3.

これにより、トレンチ3内に残った導電体34は、上面が凹面21とされ、この凹面21の最上端部21aがトレンチ3の側壁上面3aより下方に位置する導電体13となる。
その後、フッ酸を用いてトレンチ3内を除く部分のシリコン酸化膜33を除去する。
As a result, the upper surface of the conductor 34 remaining in the trench 3 is the concave surface 21, and the uppermost end 21 a of the concave surface 21 becomes the conductor 13 positioned below the side wall upper surface 3 a of the trench 3.
Thereafter, the silicon oxide film 33 except for the trench 3 is removed using hydrofluoric acid.

次いで、図3(e)に示すように、トレンチ3内のシリコン酸化膜33にプラズマを用いた異方性エッチング及びフッ酸を用いた等方性エッチングを順次施し、このシリコン酸化膜33の最上面33aを導電体13の凹面21の最上端部21aまでエッチングする。これにより、トレンチ3内に残ったシリコン酸化膜33は、その最上面がトレンチ3の側壁上面3aと導電体13の凹面21の最上端部21aとを接続する傾斜面22とされた絶縁膜12となる。
以上により、シリコン基板2の表面2aからトレンチ3の側壁上面3aを経由して導電体13の凹面21に至るまでが、滑らかな面となる。
Next, as shown in FIG. 3E, anisotropic etching using plasma and isotropic etching using hydrofluoric acid are sequentially performed on the silicon oxide film 33 in the trench 3, and the silicon oxide film 33 is finally etched. The upper surface 33 a is etched to the uppermost end portion 21 a of the concave surface 21 of the conductor 13. As a result, the silicon oxide film 33 remaining in the trench 3 has an insulating film 12 whose uppermost surface is an inclined surface 22 that connects the side wall upper surface 3a of the trench 3 and the uppermost end portion 21a of the concave surface 21 of the conductor 13. It becomes.
As described above, the surface from the surface 2a of the silicon substrate 2 to the concave surface 21 of the conductor 13 via the side wall upper surface 3a of the trench 3 becomes a smooth surface.

次いで、図3(f)に示すように、蒸着法により、クロム等のバリア金属をシリコン基板2の表面2a、絶縁膜12及び導電体13を覆うように堆積させ、バリア金属層14を形成する。
次いで、蒸着法により、バリア金属層14上に、アルミニウム等の電極用金属を堆積させ、電極金属層15を形成する。
以上により、本実施形態のトレンチ構造型のSBD11を作製することができる。
Next, as shown in FIG. 3F, a barrier metal such as chromium is deposited by vapor deposition so as to cover the surface 2a of the silicon substrate 2, the insulating film 12, and the conductor 13, thereby forming the barrier metal layer. .
Next, an electrode metal such as aluminum is deposited on the barrier metal layer 14 by vapor deposition to form the electrode metal layer 15.
As described above, the trench structure type SBD 11 of this embodiment can be manufactured.

本実施形態のトレンチ構造型のSBD11によれば、導電体13の凹面21をトレンチ3の側壁上面3aより下方に位置させると共に、絶縁膜12の最上面12aをトレンチ3の側壁上面3aと導電体13の凹面21とを接続する傾斜面22としたので、トレンチ3の側壁上面3aから導電体13の凹面22に至る部分を滑らかな面にすることができる。したがって、バリア金属層14のカバレッジを向上させることができる。
また、導電体13の上面を凹面22としたので、導電体13に加わる外部応力をさらに緩和することができ、この外部応力が導電体13の一部に局部的に集中しないようにすることができる。したがって、逆方向電流(漏れ電流)をさらに小さくすることができる。
According to the trench structure type SBD 11 of the present embodiment, the concave surface 21 of the conductor 13 is positioned below the sidewall upper surface 3a of the trench 3, and the uppermost surface 12a of the insulating film 12 is connected to the sidewall upper surface 3a of the trench 3 and the conductor. Since the inclined surface 22 is connected to the 13 concave surfaces 21, a portion from the side wall upper surface 3 a of the trench 3 to the concave surface 22 of the conductor 13 can be made smooth. Therefore, the coverage of the barrier metal layer 14 can be improved.
Further, since the upper surface of the conductor 13 is the concave surface 22, the external stress applied to the conductor 13 can be further relaxed, and the external stress can be prevented from being concentrated locally on a part of the conductor 13. it can. Therefore, the reverse current (leakage current) can be further reduced.

また、導電体13が異形になるのを防止することができ、バリア金属層14に起因する応力が導電体13に局部的に集中するのを防止することができる。したがって、逆方向電流(漏れ電流)を小さくすることができる。   In addition, the conductor 13 can be prevented from being deformed, and the stress caused by the barrier metal layer 14 can be prevented from being concentrated locally on the conductor 13. Therefore, the reverse current (leakage current) can be reduced.

本実施形態のトレンチ構造型のSBD11の製造方法によれば、多結晶シリコンからなる導電体34をエッチングすることにより、メサ部のシリコン酸化膜33を露出させるとともに、トレンチ3内の導電体34の上面をトレンチ3の側壁上面3aより下方に位置させ、さらに、トレンチ3内のシリコン酸化膜33の最上面33aを導電体34の上面付近までエッチングするので、バリア金属層14のカバレッジが向上し、かつ、逆方向電流(IR)特性に優れたトレンチ構造型のSBD11を、容易かつ安価に製造することができる。   According to the method for manufacturing the trench structure type SBD 11 of the present embodiment, the silicon oxide film 33 in the mesa portion is exposed by etching the conductor 34 made of polycrystalline silicon, and the conductor 34 in the trench 3 is exposed. Since the upper surface is positioned below the side wall upper surface 3a of the trench 3, and the uppermost surface 33a of the silicon oxide film 33 in the trench 3 is etched to the vicinity of the upper surface of the conductor 34, the coverage of the barrier metal layer 14 is improved. In addition, the trench structure type SBD 11 having excellent reverse current (IR) characteristics can be easily and inexpensively manufactured.

11 ショットキーバリアダイオード(SBD)
2 シリコン基板(半導体基板)
2a 表面(一主面)
3 トレンチ
3a 側壁上面
12 絶縁膜
12a 最上面
13 導電体
14 バリア金属層
15 電極金属層
21 凹面
21a 最上端部
22 傾斜面
31 シリコン酸化膜
31a 開口
32 レジスト
32a 開口
33 シリコン酸化膜
33a 最上面
34 導電体
11 Schottky barrier diode (SBD)
2 Silicon substrate (semiconductor substrate)
2a Surface (one main surface)
3 trench 3a side wall upper surface 12 insulating film 12a uppermost surface 13 conductor 14 barrier metal layer 15 electrode metal layer 21 concave surface 21a uppermost end 22 inclined surface 31 silicon oxide film 31a opening 32 resist 32a opening 33 silicon oxide film 33a uppermost surface 34 conductive body

Claims (4)

半導体基板の一主面にトレンチが形成され、該トレンチの内面に絶縁膜が形成されるとともに、該トレンチ内に導電体が埋め込まれ、該導電体上にバリア金属層が形成されたショットキーバリアダイオードにおいて、
前記導電体の上面は前記トレンチの側壁上面より下方に位置しており、
前記絶縁膜の最上面は、前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面であることを特徴とするショットキーバリアダイオード。
A Schottky barrier in which a trench is formed on one main surface of a semiconductor substrate, an insulating film is formed on the inner surface of the trench, a conductor is embedded in the trench, and a barrier metal layer is formed on the conductor In the diode,
The upper surface of the conductor is located below the upper surface of the trench sidewall;
The uppermost surface of the insulating film is a curved surface or an inclined surface connecting the upper surface of the sidewall of the trench and the upper surface of the conductor.
前記導電体の上面は凹面であることを特徴とする請求項1記載のショットキーバリアダイオード。   2. The Schottky barrier diode according to claim 1, wherein an upper surface of the conductor is a concave surface. 前記導電体の高さは、前記トレンチの深さの30%以上かつ95%以下であることを特徴とする請求項1または2記載のショットキーバリアダイオード。   3. The Schottky barrier diode according to claim 1, wherein a height of the conductor is 30% to 95% of a depth of the trench. 半導体基板の一主面にトレンチを形成し、該トレンチの内面に絶縁膜を形成し、前記絶縁膜が形成されたトレンチ内に導電体を埋め込み、該導電体の上面及び前記絶縁膜の最上面を選択除去することにより、前記導電体の上面を前記トレンチの側壁上面より下方に位置させるとともに、前記絶縁膜の最上面を前記トレンチの側壁上面と前記導電体の上面とを接続する曲面または傾斜面とし、前記導電体上にバリア金属層を形成することを特徴とするショットキーバリアダイオードの製造方法。   A trench is formed on one main surface of the semiconductor substrate, an insulating film is formed on the inner surface of the trench, a conductor is embedded in the trench in which the insulating film is formed, and an upper surface of the conductor and an uppermost surface of the insulating film By selectively removing the upper surface of the conductor, the upper surface of the conductor is positioned below the upper surface of the trench sidewall, and the uppermost surface of the insulating film is a curved surface or inclined surface connecting the upper surface of the sidewall of the trench and the upper surface of the conductor. A method of manufacturing a Schottky barrier diode, characterized in that a barrier metal layer is formed on the conductor.
JP2010146349A 2010-06-28 2010-06-28 Schottky barrier diode and manufacturing method thereof Active JP5588765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010146349A JP5588765B2 (en) 2010-06-28 2010-06-28 Schottky barrier diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010146349A JP5588765B2 (en) 2010-06-28 2010-06-28 Schottky barrier diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012009756A true JP2012009756A (en) 2012-01-12
JP5588765B2 JP5588765B2 (en) 2014-09-10

Family

ID=45539938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146349A Active JP5588765B2 (en) 2010-06-28 2010-06-28 Schottky barrier diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5588765B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215503A1 (en) 2020-04-24 2021-10-28 京セラ株式会社 Semiconductor device and method for manufacturing semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227113A (en) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2008244371A (en) * 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd Schottky barrier semiconductor device and manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227113A (en) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2008244371A (en) * 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd Schottky barrier semiconductor device and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215503A1 (en) 2020-04-24 2021-10-28 京セラ株式会社 Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5588765B2 (en) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5767857B2 (en) Trench-type MOSFET and manufacturing method thereof
JP5298565B2 (en) Semiconductor device and manufacturing method thereof
JPH1174339A (en) Semiconductor device and manufacture thereof
US10381469B2 (en) Semiconductor device and method of manufacturing the same
JP4735414B2 (en) Insulated gate semiconductor device
JP2014033053A (en) Semiconductor device and method for manufacturing the same
JP2012009671A (en) Semiconductor device and method of manufacturing the same
JP2009224365A (en) Semiconductor device and method for fabricating the same
JP2003188379A (en) Semiconductor device and its fabricating method
JP5446297B2 (en) Manufacturing method of semiconductor device
US20100224952A1 (en) Schottky barrier diode and method of producing the same
JP5588765B2 (en) Schottky barrier diode and manufacturing method thereof
JP2010003988A (en) Method for processing sic film, and manufacturing method of semiconductor device
JP2009253052A (en) Semiconductor device and manufacturing method thereof
JP2008270606A (en) Mosfet semiconductor device and manufacturing method therefor
JP5674366B2 (en) Schottky barrier diode and manufacturing method thereof
JP2013021077A (en) Semiconductor device and method of manufacturing semiconductor device
CN102867749B (en) Method for forming MOS (metal oxide semiconductor) transistor
JP2009224458A (en) Mosfet semiconductor device and manufacturing method therefor
JP2007266167A (en) Method for manufacturing semiconductor device
JP5560114B2 (en) Schottky barrier diode and manufacturing method thereof
JP2010177474A (en) Production process of semiconductor device
JP2001007326A (en) Insulated-gate trench semiconductor device and manufacture thereof
TWI802305B (en) Semiconductor structure and method for manufacturing buried field plates
CN216250741U (en) MOSFET device and chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5588765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150