JP2012009583A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2012009583A
JP2012009583A JP2010143378A JP2010143378A JP2012009583A JP 2012009583 A JP2012009583 A JP 2012009583A JP 2010143378 A JP2010143378 A JP 2010143378A JP 2010143378 A JP2010143378 A JP 2010143378A JP 2012009583 A JP2012009583 A JP 2012009583A
Authority
JP
Japan
Prior art keywords
layer
electrode
nitride semiconductor
pad electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010143378A
Other languages
English (en)
Other versions
JP5471882B2 (ja
Inventor
Yasuhiro Miki
康寛 三木
Masahiko Onishi
雅彦 大西
Hiroshi Nishiyama
浩史 西山
Shusaku Bando
周作 板東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2010143378A priority Critical patent/JP5471882B2/ja
Publication of JP2012009583A publication Critical patent/JP2012009583A/ja
Application granted granted Critical
Publication of JP5471882B2 publication Critical patent/JP5471882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Led Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ガルバニック腐食に起因するパッド電極の剥離を低減することができ、かつ外部接続部材を接合する際のパッド電極の剥離をより低減することができる半導体素子を提供する。
【解決手段】半導体層(n型窒化物半導体層)2と、半導体層2上に設けられたパッド電極7と、を備える半導体素子(窒化物半導体素子)10であって、パッド電極7は、半導体層2側から順に、W層、金属層、Au層が少なくとも積層されており、金属層は、Wよりも大きく、かつAuよりも小さい標準電極電位を有する金属から構成されており、金属層の膜厚は、50nm以下であることを特徴とする。
【選択図】図1

Description

本発明は、半導体素子に関し、特にパッド電極を有する半導体素子に関する。
従来から、半導体素子のパッド電極として、外部接続部材(例えば、ワイヤ)との接合性を考慮して最表面にAu(金)を含むものが使用されている。また、半導体素子のパッド電極については、さらにW(タングステン)を含む積層構造とすることで、パッド電極の剥離強度が向上することが分かっていた。そのため、近年においては、Au、Wを含むパッド電極を用いた半導体素子が開発されている(例えば、特許文献1参照)。
特開2009−164423号公報
しかしながら、Wは、高温高湿環境下においてAuとの間でガルバニック腐食起因と考えられる酸化が生じることによって、Auとの界面で剥離し、最悪の場合にはこの半導体素子を用いた発光装置が不灯に至る恐れがある。
ここで、特許文献1には、電極層として、下面から、W、Pt、Auの順に積層した積層構造が開示されている。しかし、WとAuの間に厚い金属層があると、外部接続部材を接合する際に半導体素子に衝撃が加わり、パッド電極の剥離が生じやすくなるという問題がある。
本発明は前記問題点に鑑みてなされたものであり、ガルバニック腐食に起因するパッド電極の剥離を低減することができ、かつ外部接続部材を接合する際のパッド電極の剥離をより低減することができる半導体素子を提供することを課題とする。
すなわち本発明に係る半導体素子は、半導体層と、前記半導体層上に設けられたパッド電極と、を備える半導体素子であって、前記パッド電極は、前記半導体層側から順に、W層、金属層、Au層が少なくとも積層されており、前記金属層は、Wよりも大きく、かつAuよりも小さい標準電極電位を有する金属から構成されており、前記金属層の膜厚は、50nm以下であることを特徴とする。
このような構成によれば、標準電極電位の差が大きいW層とAu層の間に、これらの間の標準電極電位を有する金属層を有することでガルバニック腐食が抑制され、パッド電極におけるW層とAu層との間での剥離が低減される。さらに、その金属層の膜厚を50nm以下とすることで、外部接続部材を接合する際の不要な応力が金属層を伝わり、不要な応力をWで十分に緩和することができるため、パッド電極と、その下部の部材との間での剥離や、パッド電極を構成する各層間での剥離がより低減される。
また、前記金属層は、Cu、Rh、Ag、Pd、Ir、Pt、Ruから選択される少なくとも一種を含んでいることが好ましく、特に好ましくはAuへの拡散が少ないRhからなり、かつ、その膜厚が5nm以下であることが好ましい。
このような構成によれば、金属層に含む金属として、Cu、Rh、Ag、Pd、Ir、Pt、Ruから選択される少なくとも一種を用いることで、金属層を構成しやすくなり、また、膜厚が5nm以下のRhからなることで、金属層の元素のAuへの拡散が抑制されるとともに、外部接続部材を接合する際のパッド電極と、その下部の部材との間での剥離や、パッド電極を構成する各層間での剥離がさらに低減される。
本発明に係る半導体素子によれば、ガルバニック腐食を抑制することができるため、パッド電極におけるWとAuとの間での剥離を低減することができるとともに、外部接続部材を接合する際の、パッド電極と、その下部の部材との間での剥離や、パッド電極を構成する各層間での剥離をより低減することができる。そのため、外部接続部材や、下部の部材との密着性および各層間の密着性に優れたパッド電極を備える半導体素子となる。
本発明の実施形態に係る半導体素子(窒化物半導体素子)の構造を説明する模式図であり、(a)は平面図、(b)は断面図である。 図1に示す窒化物半導体素子におけるパッド電極の構造を模式的に示す拡大断面図である。 本発明に係る実施例におけるPCT(Pressure Cooker Test)による試験後の外観の観察画像である。 本発明に係る実施例におけるワイヤボンディング加速試験での加速条件に関する模式図である。
以下、本発明に係る半導体素子の形態について、図面を参照しながら説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
〔半導体素子〕
本発明の半導体素子は、半導体層と、この半導体層上に設けられたパッド電極を備えるものであり、パッド電極は、半導体層側から順に、W層、金属層、Au層が少なくとも積層されたものである。本発明の半導体素子の構造の一例として、図1および図2に示す窒化物半導体素子10が挙げられる。以下、本発明の半導体素子の構造を、図1および図2に示す窒化物半導体素子10を例にして説明する。
本発明の実施形態に係る窒化物半導体素子10は発光素子であり、図1(b)に示すように、基板1上に、n型窒化物半導体層2と、活性層3と、p型窒化物半導体層4とを積層して備える。さらに窒化物半導体素子10は、n型窒化物半導体層2に電気的に接続するn側電極(n側パッド電極)7n、およびp型窒化物半導体層4に電気的に接続するp側電極5を、共に上面側に備え、また、絶縁性の保護層(保護膜)9を表面に備える。n側電極7nはパッド電極であり、p型窒化物半導体層4および活性層3の一部が除去されて露出したn型窒化物半導体層2の表面に直接に形成される。一方、p側電極5は、p型窒化物半導体層4の表面上のほぼ全面に形成された透光性電極6と、透光性電極6上の一部の領域に形成されたパッド電極(p側パッド電極)7pとからなる。保護層9は、n側電極7nおよびp側パッド電極7pの上面を除いた、窒化物半導体素子10の全表面を被覆する。なお、本明細書における「上」とは、基板に対して窒化物半導体層を備えた側を指し、図1(b)における上方向である。
(基板)
基板1は、窒化物半導体をエピタキシャル成長させることができる基板材料であればよく、大きさや厚さ等は特に限定されない。このような基板材料としては、C面、R面、A面のいずれかを主面とするサファイアやスピネル(MgA124)のような絶縁性基板、また炭化ケイ素(SiC)、ZnS、ZnO、Si、GaAs、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。
(n型窒化物半導体層、活性層、p型窒化物半導体層)
n型窒化物半導体層2、活性層3、およびp型窒化物半導体層4(適宜まとめて窒化物半導体層2,3,4という)としては、特に限定されるものではないが、例えばInXAlYGa1-X-YN(0≦X、0≦Y、X+Y<1)等の窒化ガリウム系化合物半導体が好適に用いられる。
(n側電極、p側電極)
n側電極7nはn型窒化物半導体層2に、p側電極5はp型窒化物半導体層4に、それぞれ電気的に接続して外部から電流を供給する。
ここで、窒化物半導体の中でも好適な窒化ガリウム系化合物半導体はp型になり難く、すなわちp型窒化物半導体層4は比較的抵抗が高い傾向がある。そのため、電極をp型窒化物半導体層4上の一部の領域のみで接続すると、窒化物半導体素子10に供給される電流はp型窒化物半導体層4中で広がり難く、発光が面内で不均一になる。したがって、p型窒化物半導体層4の面内全体に均一に電流が流れるように、p側電極5はp型窒化物半導体層4上により広い面積で接続して設ける必要がある。ただし、上面を窒化物半導体素子10の光取り出し面とするため、p側電極5で光取り出し効率を低下させないように、p側電極5は、p型窒化物半導体層4上に直接に、その全面またはそれに近い面積の領域(ほぼ全面)に形成された透光性電極6を備える。そして、p側電極5はさらに透光性電極6上に、ワイヤボンディング等で外部回路に接続するために、ボンディング性の良好なAuを表面に備えるパッド電極(p側パッド電極)7pを備える。p側パッド電極7pは、光を多く遮らない程度に、ボンディングに必要な平面視形状および面積であって、透光性電極6の平面視形状より小さく、内包されるように、すなわち透光性電極6上の一部の領域に形成される。
一方、低抵抗のn型窒化物半導体層2には、n側電極7nは、接続面積は少なくてよいので、光を透過させないパッド電極(n側パッド電極)のみで構成することができ、n型窒化物半導体層2上に直接に形成される。また、本実施形態に係る窒化物半導体素子10は、上面側にn側パッド電極7nを備えるので、n型窒化物半導体層2上の当該n側パッド電極7nを接続するための領域における活性層3およびp型窒化物半導体層4が除去されており(図1(b)参照)、すなわちこの領域は発光しない。したがって、このn側電極(n側パッド電極)7nは、発光量を大きく減少させない程度に、p側パッド電極7pと同様にボンディングに必要な、そしてn型窒化物半導体層2との電気的接続に必要な平面視形状および面積に形成される。n側パッド電極7nおよびp側パッド電極7pの窒化物半導体素子10の平面視におけるそれぞれの位置は、特に限定しないが、パッド電極7n,7p自身や外部回路から接続したワイヤで遮られる光量をより抑制できること、ボンディングの作業性等に基づいて設計すればよい。
(透光性電極)
p側電極5における透光性電極6は導電性酸化物からなる。透光性電極として金属薄膜を用いることもできるが、導電性酸化物は金属薄膜に比べて透光性に優れるため、窒化物半導体素子10を発光効率の高い発光素子とすることができる。導電性酸化物としては、Zn,In,Sn,Mgからなる群から選択された少なくとも一種を含む酸化物、具体的にはZnO,In23,SnO2,ITOが挙げられる。特にITOは可視光(可視領域)において高い光透過性を有し、また導電率の比較的高い材料であることから好適に用いることができる。
透光性電極6の膜厚は特に限定されるものではないが、シート抵抗が過大とならないように、5000nm以下とすることが好ましく、100〜1000nm程度とすることがより好ましい。透光性電極6の形状は、一体の矩形等のp型窒化物半導体層4の平面視形状に合わせた形状でもよいが、例えば、格子状、メッシュ形状、ドット状、ストライプ形状、網目状等にパターン形成することで、光の取り出し効率を向上させてもよい。
(パッド電極)
本実施形態に係る窒化物半導体素子10において、n側パッド電極7nとp側パッド電極7pとは同じ積層構造であり、適宜まとめてパッド電極7と称する。図2に示すように、パッド電極7は、一般的なものと同様に、外部からワイヤを接続させるためのAu層(ボンディング層)75を最上層(最上面)に備える構成である。そして、本発明の実施形態の一例として、ここでは透光性電極6の上面に、Ti層71、Rh層72、W層73、Rh層(金属層(バリア層)74)、Au層75の順に積層された構造を有している。
これらの層71,72,73,74,75は蒸着法、スパッタ法等の公知の方法によって成膜することができ、また連続的に形成して積層することが好ましい。また、パッド電極7(7n,7p)の平面視形状は特に限定するものではなく、リフトオフ法、フォトリソグラフィを用いたエッチング等により、所望の形状(例えば図1(a)参照)に形成することができる。
Ti層71は、n側パッド電極7nにおいてはn型窒化物半導体層2に、p側パッド電極7pにおいては透光性電極6に、それぞれ接触する層である。Ti層71を備えることで、n側パッド電極7nとn型窒化物半導体層2、および、p側パッド電極7pと透光性電極6との密着性がよくなる。
Rh層72は、パッド電極7に入射される光(特に、Ti層71を透過した光)を反射することによって、窒化物半導体素子10からの光取り出し効率を向上させるための層である。さらに、Rh層72は、アニールすることによってRhが1層目のTi層71に微量に拡散し、パッド電極7と透光性電極6とのオーミック接触をとり易くすることができる。
W層73は、パッド電極7の剥離強度を向上させるための層である。なお、強度を向上させるには、W層73の厚みは厚いほうがよいが、厚すぎると、製造時間と製造コストが増大する。一方、W層73の厚みが薄すぎると応力によってW層73が反ってしまう。よって、W層73の厚みは、30〜100nmが好ましく、さらに好ましくは、50nmである。
金属層74は、W層73とAu層75の間に設ける層であり、Wよりも大きく、かつAuよりも小さい標準電極電位を有する金属から構成する。ここで、表1に代表的な金属元素の標準電極電位を示す。
表1に示すように、WとAuは標準電極電位の差が大きいが、WとAuの間に、これらの間の標準電極電位を有する金属層74を備えることでガルバニック腐食が抑制され、W層73とAu層75との間で生じる剥離を低減することができる。
金属層(バリア層)74としては、Cu、Rh、Ag、Pd、Ir、Pt、Ruから選択される少なくとも一種を含むことが好ましい。これらの金属は、標準電極電位がWよりも大きく、かつAuよりも小さいものであり、また入手が容易であるため、金属層74を構成するのに適している。
具体的には、表1に示すように、Wの標準電極電位が「−0.119V」、Auが「1.52V」であり、その差は「1.639V」と大きいが、例えば、「0.758V」であるRhからなるRh層を間に挟むことで、それぞれ、その差が「0.877V」、「0.762V」となり、差を小さく抑えることができる。なお、その他の金属の標準電極電位は、それぞれ、Cu「0.340V」、Ag「0.799V」、Pd「0.915V」、Ir「1.156V」、Ru「0.249Vor0.68V」である。
ここで、金属層74は、Rhからなることが好ましい。RhはAuへの拡散が少ないため、金属層74の拡散によるAu層75のボンディング性の低下を抑制することができる。
また、金属層74の膜厚は、50nm以下にする。
窒化物半導体素子10の製造においては、Au層75にワイヤやバンプ等の外部接続部材を接合するが、その際、パッド電極7に応力が加わるため、金属層74の膜厚が厚いと、パッド電極7と、その下部の部材との間、すなわち、n型窒化物半導体層2とn側パッド電極7nとの間、および、透光性電極6とp側パッド電極7pとの間で剥離が生じやすくなる。これは、パッド電極7と、n型窒化物半導体層2および透光性電極6とは、基本的に材質自体が大きく異なるため、ワイヤボンディング等での衝撃により、これらの間での結合が弱まるためである。また、稀にパッド電極を構成する各層間での剥離が生じる場合もある。しかし、金属層74の膜厚を50nm以下とすることによって、外部接続部材を接合する際の不要な応力が金属層74を伝わり、不要な応力をW層73で十分に緩和することができる。そのため、パッド電極7の剥離をより低減することができる。
ここで、さらに金属層74の膜厚は、5nm以下が好ましい。膜厚を5nm以下とすれば、さらにパッド電極7の剥離が起きにくくなる。特に金属層74がRuからなる場合には、パッド電極7の剥離をほとんど抑制することが可能となる。すなわち、金属層74は、Rhで構成するとともに膜厚を5nm以下とすることが好ましい。
Au層(ボンディング層)75は、外部からワイヤやバンプを接続するために設けられ、パッド電極7の表面(最上面)を構成する。Au層75は、ワイヤ等との密着性すなわちボンディング性に優れ、耐食性等にも優れたAuを適用する。また、Au層75は、ボンディング性を保持するため、厚さを100nm以上とすることが好ましく、200nm以上がより好ましい。一方、生産性上、Au層75は厚さを1000nm以下とすることが好ましく、800nm以下がより好ましく、500nm以下が特に好ましい。
なお、これらの層71,72,73,74,75の厚さは、例えば、スパッタリング装置による成膜条件により調整すればよい。
(保護層)
保護層9は、窒化物半導体素子10における窒化物半導体層2,3,4の露出した表面(上面および側壁)や透光性電極6の表面等を被覆して、窒化物半導体素子10の保護膜および帯電防止膜とする。具体的にはパッド電極7n,7pの上面の周縁部を除いた領域をボンディングのための領域(パッド部)とし、このパッド部の領域を除いた全表面に保護層9が形成される。保護層9は透光性の絶縁膜であるSi,Ti,Ta等の酸化物からなり、蒸着法、スパッタ法等の公知の方法によって成膜することができ、その膜厚は特に限定するものではないが、100〜1000nmとすることが好ましい。
ここで、パッド電極7n,7pの最上面を構成するAuは、酸化物からなる保護層9との密着性に劣るため、保護層9がパッド部の端から剥離する虞がある。これを防止するため、Au層75の上面の周縁部(保護層9の直下の領域)に、密着層82としてNi等の膜を形成することが好ましい。さらにNiで密着層82を形成した場合、この密着層82からNiがAu層75のAuへ拡散するとボンディング性が低下するので、これを防止するために、密着層82の下にバリア層81を形成することが好ましい。バリア層81は、W,Ru,Ir等で形成することができるが、特にパッド電極7のW層と同様に、Wを適用することが好ましい。バリア層81、密着層82のそれぞれの厚さは特に限定するものではないが、好適に作用するために、バリア層81は20〜50nm、密着層82は1〜20nmとすることが好ましい。なお、バリア層81と密着層82の2層(例えばW/Ni層)を適宜、下地層8と称する。下地層8も、パッド電極7n,7pを構成する金属膜(Ti層〜Au層)と同様に、蒸着法、スパッタ法等の公知の方法によって成膜することができ、Au層75から連続して、すなわちTi層から連続して成膜することが好ましい。
〔半導体素子のパッド電極の製造方法〕
本発明に係る半導体素子のパッド電極の製造方法について、前記実施形態に係る窒化物半導体素子の製造も含めて、一例を説明する。
まず、サファイア基板を基板1として、MOVPE反応装置を用いて、基板1上に、n型窒化物半導体層2を構成する、第1のバッファ層と、第2のバッファ層と、n側コンタクト層と、第3のバッファ層と、n側多層膜層とを成長させ、このn側多層膜層の上に活性層3を成長させた後、さらにp型窒化物半導体層4を構成する、p側多層膜層と、p側コンタクト層とを順に成長させる。そして窒化物半導体の各層を成長させた基板1(以下、ウェハという)を装置の処理室内にて窒素雰囲気で、600〜700℃程度のアニールを行って、p型窒化物半導体層4を低抵抗化する。
次に、n側電極(n側パッド電極)7nを接続するためのコンタクト領域として、n型窒化物半導体層2の一部を露出させる。アニール後のウェハ上にフォトレジストにて所定の形状のマスクを形成して、反応性イオンエッチング(RIE)にて、p型窒化物半導体層4および活性層3、さらにn型窒化物半導体層2のn側多層膜層、第3のバッファ層を除去して、その表面にn側コンタクト層を露出させる。そしてエッチングの後、レジストを除去する。なお、コンタクト領域と同時に、窒化物半導体素子10(チップ)の周縁部(スクライブ領域)をエッチングしてもよい。
その後、ウェハの全面に、透光性電極6としてITO膜をスパッタリング装置にて成膜する。そして、フォトレジストにて、ITO膜上にその下のp型窒化物半導体層4の平面視形状(図1(a)参照)に対応した形状のマスクを形成し、エッチングして、p型窒化物半導体層4上に透光性電極6を形成する。そしてエッチングの後、レジストを除去する。次に、窒素雰囲気で500℃程度のアニールを行って、透光性電極6(ITO膜)のp型窒化物半導体層4とのオーミック接触性、および前記コンタクト領域の露出させたn型窒化物半導体層2の、n側パッド電極7nへのオーミック接触性を、それぞれ向上させる。
次に、露出させたn型窒化物半導体層2上、および透光性電極6のそれぞれにおける所定領域を空けたマスクをフォトレジストにて形成し、このマスクの上から、スパッタリング装置にて、パッド電極7n,7pを構成するTi、Rh、W、Rh、Au、さらに下地層8を構成するW,Niの計7層の金属膜をそれぞれ所定の膜厚ずつ連続的に成膜する。その後、レジストをその上の金属膜ごと除去すると、前記の所定領域にn側パッド電極7n、p側パッド電極7pが形成され(リフトオフ法)、またその上に、同じ平面視形状でW,Niの2層の膜が積層された状態となる。
次に、ITO膜のオーミック接触性を向上させるため、窒素雰囲気で、ウェハに熱処理(アニール)を施す。熱処理の温度は、280℃以上とすることが好ましい。一方、温度が高過ぎると、窒化物半導体層2,3,4が熱で劣化して、n型窒化物半導体層2およびp型窒化物半導体層4の方のオーミック接触性が低下し、さらに、窒化物半導体素子10の発光強度が低下する等の虞があるため、熱処理の温度は500℃以下とすることが好ましい。また、処理時間は、温度およびTi層等の厚さに応じて設定されるが、10〜20分間程度が好ましい。
その後、ウェハの全面に、保護層9としてSiO2膜をスパッタリング装置にて成膜する。すなわち、パッド部としてパッド電極7n,7p上のW,Niの膜上の所定領域を空けたマスクをフォトレジストにて形成し、SiO2膜をエッチングした後、レジストを除去する。残ったSiO2膜(保護層9)をマスクとしてNi,Wをエッチングして、パッド部にAu層75を露出させる。
そして、ウェハをスクライブやダイシング等で分離して、1個の窒化物半導体素子10(チップ)となる。また、チップに分離する前に、ウェハの裏面から基板1を研削(バックグラインド)して所望の厚さとなるまで薄く加工してもよい。
以上の工程による本発明に係る半導体素子のパッド電極の製造方法は、前記の実施形態に係る窒化物半導体素子について、p側、n側のそれぞれにパッド電極を同時に形成することができるため、生産性が向上する。
そして、窒化物半導体素子10は、W層73とAu層75の間に設けられた金属層74の膜厚が50nm以下のため、その後の窒化物半導体素子10を用いた発光装置の製造において、ワイヤボンディング等、外部接続部材を接合する際に、その衝撃による不要な応力が金属層74を伝わり、不要な応力がW層73で十分に緩和される。そのため、発光装置の製造の際のパッド電極7の剥離をより低減することができる。
半導体素子を作製し、パッド電極の構造について本発明の効果を確認した実施例を、本発明の要件を満たさない比較例と対比して具体的に説明する。なお、本発明はこの実施例に限定されるものではない。
〔半導体素子の作製〕
以下の方法により、図1に示す構造の窒化物半導体素子を作製した。ただし、保護層は設けなかった。
3インチφのサファイア(C面)からなる基板上に、MOVPE反応装置にて、バッファ層、n型窒化物半導体層、活性層、p型窒化物半導体層を構成するそれぞれの窒化物半導体を順次成長させた。窒化物半導体の各層を成長させた基板(以下、ウェハという)を、MOVPE反応装置の処理室にて窒素雰囲気として、600℃のアニールを行った。
ウェハを処理室から取り出し、p型窒化物半導体層上に所定の形状のレジストマスクを形成し、RIE(反応性イオンエッチング)装置で、図1(b)に示すように、p型窒化物半導体層および活性層、さらにn型窒化物半導体層のn側コンタクト層が露出するまでエッチングを行い、レジストを除去した。
ウェハをバッファードフッ酸(BHF、フッ酸/フッ化アンモニウム水溶液)に室温で浸漬した後、スパッタリング装置にて膜厚170nmのITOを成膜した。詳しくはIn23とSnO2との焼結体からなる酸化物ターゲットを用い、Ar雰囲気で放電を行ってITO膜をウェハ上に形成した。そして、p型窒化物半導体層上のほぼ全面にITO膜が残るように、レジストマスクを形成してエッチングを行い、レジストを除去した。そして、ITO膜のオーミック接触性を向上させるため、窒素雰囲気で500℃のアニールを行い、透光性電極とした。
n側電極用コンタクト領域のn型窒化物半導体層(n側コンタクト層)上、および透光性電極上のそれぞれの所定の領域を空けたレジストマスクを形成し、スパッタリング装置にて、ウェハ上に、パッド電極用の金属膜(例えば、Ti,Rh,W,Rh,Au)を連続的に順次成膜した。なお、パッド電極については、表2、3に示す構造のものを作製した。そして、レジストを除去し(リフトオフ)、n側、p側の各パッド電極の平面視形状(図1(a)参照)の多層膜を形成した。パッド電極の各層の厚さは表2、3に示す通りである。
なお、パッド構造が「Ti/Rh/W/Rh/Au(左から順に積層、以下同じ)」および「Ti/Rh/W/Ir/Au」のものについては、W層とAu層の間のRh層およびIr層の膜厚を、それぞれ5nm、50nm、100nmと変化させた。
その後、アニール炉にて窒素雰囲気でウェハに400℃、10分間でアニールを施して、試験用の窒化物半導体素子とした。なお、下地層および保護層は、電極の剥離に直接的に関係するものではなく、また、これらが試験に何かしらの影響を与えないようにするため、ここではこれらは設けなかった。
このようにして作製した窒化物半導体素子について、ガルバニック腐食に起因する電極の剥離(ここでは、W元素の析出)について調べるためのPCT(Pressure Cooker Test)、および、外部接続部材を接合する際の電極の剥離について調べるためのワイヤボンディング加速試験を行った。なお、PCTとワイヤボンディング加速試験とでは、それぞれの試験に用いるサンプルを用意して、別個に試験を行った。すなわち、PCT後のサンプルを、続けてワイヤボンディング加速試験に用いたわけではない。そのため、サンプルのPCTによる影響は、ワイヤボンディング加速試験での剥れ率には考慮されていない。
[PCT]
パッド構造(電極構造)として、表2に示す「Ti/Rh/W/Au」のサンプルと、「Ti/Rh/W/Rh/Au(W層とAu層の間のRh層は、5nm)」のサンプルについて、121℃、湿度100%、2atm、100時間の条件でPCTを行った。そして、PCT後の外観を光学顕微鏡により観察し(上面観察)、光学顕微鏡のCCDカメラで撮影した。なお、サンプルは、各素子に分割せずにウェハ状態としたものを用い、ウェハ状態で試験を行なった。
この観察画像を図3に示す。
図3に示すように、「Ti/Rh/W/Au」のサンプルでは、W元素がサンプルから析出しているのに対し、「Ti/Rh/W/Rh/Au」のサンプルでは、W元素の析出を抑制できている。
[ワイヤボンディング加速試験]
表2、3に示すパッド構造のサンプルについて、ワイヤボンディング加速試験により、ここでは主にp側パッド電極とITO膜との密着性を確認した。
試験条件は、ワイヤボンディング装置(KAIJO製FB−150DGII)を用いて、φ30μmのAuワイヤをパッド電極にボンディングし、その際にp側パッド電極が下地(ITO膜)から剥がれたサンプル、および、下地から剥れなくてもp側パッド電極を構成する各層間で剥離が発生したサンプルの個数を測定した。そして、剥れ率が60%以下であれば、従来に比べて、電極の剥離を抑制できているものとした。
なお、サンプルは、素子のサイズが420μm×240μm、p側パッド電極のパッド径が90μmであり、保護層は設けていない。また、前記のワイヤボンディング装置においては、加速的な剥がれ試験を行なうために、ボンディング時の荷重を通常よりも高い値の40gfに設定し、さらに、ボンディングする位置についても通常よりずらした位置、つまり、図4に示すようにパッド径からはみ出した位置に設定して試験を行なった。
パッド構造と剥れ率の関係を、表2、3に示す。なお、表2、3において、剥れ率は小数点以下2桁目を四捨五入した値である。
表2に示すように、「Ti/Rh/W/Rh/Au」のサンプル(No.4〜6)においては、W層とAu層の間のRh層の膜厚が50nm(No.5)では、剥れ率が44.5%であった。さらにW層とAu層の間のRh層の膜厚が5nm(No.4)では、剥れ率が0.2%であり、電極の剥離をほとんど防止できていることがわかる。
また、表3に示すように、「Ti/Rh/W/Ir/Au」のサンプル(No.7〜9)においては、W層とAu層の間のIr層の膜厚が50nm(No.8)では、剥れ率が57.0%であった。さらにW層とAu層の間のIr層の膜厚が5nm(No.7)では、剥れ率が49.2%であった。
以上の結果から、電極におけるW層とAu層の間に金属層を設けることで、ガルバニック腐食に起因するW元素の析出を抑制できることがわかる。また、この金属層の厚みを50nm以下とすることで、外部接続部材を接合する際の電極の剥離を、金属層にRhを用いた場合には44.5%以下、Irを用いた場合には、57.0%以下に低減できることがわかる。さらに、厚みを5nm以下とすることで、外部接続部材を接合する際の電極の剥離をさらに抑制できることがわかる。特に、金属層にRhを用い、厚みを5nm以下とすることで、外部接続部材を接合する際の電極の剥離をほとんど防止できることがわかる。
なお、前記のとおり、ワイヤボンディング加速試験ではPCTによる影響は考慮されていないが、実際にはW元素の析出は深刻であり、ほぼ100%電極の剥離が生じる。このようなことから、本発明では、所定の標準電極電位を有する金属層を備えることでW元素の析出によるパッド電極の剥離を防止した構造とし、さらにその上で、この金属層の膜厚を規定することで外部接続部材を接合する際のパッド電極の密着性に優れた構造としている。
このように、本発明によれば、ガルバニック腐食に起因するパッド電極の剥離を低減することができるとともに、外部接続部材を接合する際のパッド電極の剥離をより低減することができ、外部接続部材や、下部の部材との密着性および各層間の密着性に優れたパッド電極を備える半導体素子とすることができる。そのため、従来にはない優れた効果を奏する半導体素子を提供することが可能となる。
なお、前記のとおり、特許文献1には、電極層として、下面から、W、Pt、Auの順に積層した積層構造が開示されているが、Ptの膜厚は200nmとされている。本実施例では、金属層の厚みがその半分の100nmのときであっても、剥れ率が70%以上と高い結果となっている。そして、金属層の厚みを50nm以下とすることで、剥れ率を60%以下に抑制することができている。従って、本実施例によって、本発明に係る半導体素子が従来の半導体素子と比較して、優れていることが客観的に明らかとなった。
以上、本発明について実施の形態および実施例を示して詳細に説明したが、本発明の趣旨は前記した内容に限定されることなく、その権利範囲は特許請求の範囲の記載に基づいて広く解釈しなければならない。なお、本発明の内容は、前記した記載に基づいて広く改変・変更等することが可能であることはいうまでもない。
例えば、本発明に係る半導体素子のパッド電極は、前記実施形態(図1参照)に係る半導体素子に限らず、例えばn側電極を導電性基板の裏面(下面)側に設けた半導体素子に適用することもできる(図示せず)。また、ボンディング層において、前記実施形態ではAuを適用することとしたが、ボンディング性に優れ、一般的に適用されるAl(Al合金を含む)、Cu等の金属を適用してもよい。その他、半導体素子の構造は、本発明の主旨を逸脱しない範囲において、適宜他の構造としてもよい。
10 窒化物半導体素子(半導体素子)
1 基板
2 n型窒化物半導体層
3 活性層
4 p型窒化物半導体層
5 p側電極
6 透光性電極
7p p側パッド電極
7n n側電極(n側パッド電極)
7 パッド電極
71 Ti層
72 Rh層
73 W層
74 金属層
75 Au層
8 下地層
9 保護層

Claims (3)

  1. 半導体層と、前記半導体層上に設けられたパッド電極と、を備える半導体素子であって、
    前記パッド電極は、前記半導体層側から順に、W層、金属層、Au層が少なくとも積層されており、
    前記金属層は、Wよりも大きく、かつAuよりも小さい標準電極電位を有する金属から構成されており、
    前記金属層の膜厚は、50nm以下であることを特徴とする半導体素子。
  2. 前記金属層は、Cu、Rh、Ag、Pd、Ir、Pt、Ruから選択される少なくとも一種を含むことを特徴とする請求項1に記載の半導体素子。
  3. 前記金属層は、Rhからなり、
    前記金属層の膜厚は、5nm以下であることを特徴とする請求項1又は請求項2に記載の半導体素子。
JP2010143378A 2010-06-24 2010-06-24 半導体素子 Active JP5471882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010143378A JP5471882B2 (ja) 2010-06-24 2010-06-24 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143378A JP5471882B2 (ja) 2010-06-24 2010-06-24 半導体素子

Publications (2)

Publication Number Publication Date
JP2012009583A true JP2012009583A (ja) 2012-01-12
JP5471882B2 JP5471882B2 (ja) 2014-04-16

Family

ID=45539818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143378A Active JP5471882B2 (ja) 2010-06-24 2010-06-24 半導体素子

Country Status (1)

Country Link
JP (1) JP5471882B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124311A (zh) * 2014-08-12 2014-10-29 厦门市三安光电科技有限公司 一种制作发光二极管钝化保护层的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015852A (ja) * 1999-04-26 2001-01-19 Sharp Corp p型のIII族窒化物半導体層上の電極構造とその形成方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2006080469A (ja) * 2004-09-13 2006-03-23 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2008034821A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子及び発光装置
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015852A (ja) * 1999-04-26 2001-01-19 Sharp Corp p型のIII族窒化物半導体層上の電極構造とその形成方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2006080469A (ja) * 2004-09-13 2006-03-23 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2008034821A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子及び発光装置
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124311A (zh) * 2014-08-12 2014-10-29 厦门市三安光电科技有限公司 一种制作发光二极管钝化保护层的方法

Also Published As

Publication number Publication date
JP5471882B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
JP6011108B2 (ja) 半導体素子
JP5780242B2 (ja) 窒化物系半導体発光素子
JP6221926B2 (ja) 半導体発光素子およびその製造方法
JP4956928B2 (ja) 半導体装置
JP5857786B2 (ja) 半導体発光素子の製造方法
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
JP5609607B2 (ja) 窒化物系半導体発光素子
TW201351519A (zh) 發光裝置之製造方法
JP2008218440A (ja) GaN系LED素子および発光装置
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP6040769B2 (ja) 発光素子及びその製造方法
JP5761171B2 (ja) 窒化物半導体発光素子及びその製造方法
JP5471882B2 (ja) 半導体素子
JP6119906B2 (ja) 発光素子
JP5949140B2 (ja) 半導体発光素子
JP5533573B2 (ja) 半導体素子
JP4241057B2 (ja) 酸化物半導体発光素子およびその製造方法
JP6183235B2 (ja) 窒化物半導体発光素子
JP2013243241A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250