JP2012004444A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2012004444A
JP2012004444A JP2010139714A JP2010139714A JP2012004444A JP 2012004444 A JP2012004444 A JP 2012004444A JP 2010139714 A JP2010139714 A JP 2010139714A JP 2010139714 A JP2010139714 A JP 2010139714A JP 2012004444 A JP2012004444 A JP 2012004444A
Authority
JP
Japan
Prior art keywords
protective film
gan
semiconductor device
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010139714A
Other languages
Japanese (ja)
Inventor
Takamitsu Kitamura
崇光 北村
Takeshi Nakada
健 中田
Keiichi Yui
圭一 由比
Isao Makabe
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010139714A priority Critical patent/JP2012004444A/en
Publication of JP2012004444A publication Critical patent/JP2012004444A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device in which electrical characteristics can be measured with high precision.SOLUTION: A method of manufacturing a semiconductor device of the present invention includes the successive steps of: forming a protective film 22 on a rear surface 10b of a substrate 10, the protective film 22 composed of an insulator and having a thickness of 1 μm or less; growing a GaN-based semiconductor layer on a front surface 10a of the substrate 10 using metal organic chemical vapor deposition (MOCVD) technique; and measuring electrical characteristics of the GaN-based semiconductor layer.

Description

本発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

窒化ガリウム(GaN)系半導体は、FET(Field Effect Transistor:電界効果トランジスタ)等の電子デバイスや、発光ダイオード、レーザーダイオード等の光デバイスに利用されている。GaN系半導体層は、基板上にエピタキシャル層を成長させることで形成される。   Gallium nitride (GaN) -based semiconductors are used in electronic devices such as field effect transistors (FETs) and optical devices such as light emitting diodes and laser diodes. The GaN-based semiconductor layer is formed by growing an epitaxial layer on the substrate.

特許文献1には、AlGaN層の組成比を調整することにより、ウェハの反りを低減する技術が開示されている。   Patent Document 1 discloses a technique for reducing the warpage of a wafer by adjusting the composition ratio of the AlGaN layer.

特開2008−166349号公報JP 2008-166349 A

半導体装置の製造工程においては、半導体素子が形成される基板の表面側の機能部分の電気的特性を適正に管理することが要求される。しかしながら従来の製造方法では、当該機能部分の形成時に、基板裏面にも電気的に活性な層が形成されることにより、電気的特性の測定の精度が低下することがあった。   In the manufacturing process of a semiconductor device, it is required to appropriately manage the electrical characteristics of the functional portion on the surface side of the substrate on which the semiconductor element is formed. However, in the conventional manufacturing method, when the functional portion is formed, an electrically active layer is also formed on the back surface of the substrate, so that the accuracy of measurement of electrical characteristics may be lowered.

本願発明は上記課題に鑑み、電気的特性の測定を精度高く行うことが可能な半導体装置の製造方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of measuring electrical characteristics with high accuracy.

本願発明は、基板の裏面に、絶縁体からなり、厚さが1μm以下の保護膜を形成する工程と、前記保護膜を設ける工程の後に、前記基板の表面に、MOCVD法を用いて、GaN系半導体層を成長させる工程と、前記GaN系半導体層を成長させる工程の後に、前記GaN系半導体層の電気的特性を測定する工程と、を有する半導体装置の製造方法である。本発明によれば、電気的特性の測定を精度高く行うことが可能となる。   In the present invention, after the step of forming a protective film made of an insulator on the back surface of the substrate and having a thickness of 1 μm or less, and the step of providing the protective film, the surface of the substrate is subjected to GaN using MOCVD. And a step of measuring electrical characteristics of the GaN-based semiconductor layer after the step of growing the GaN-based semiconductor layer and the step of growing the GaN-based semiconductor layer. According to the present invention, it is possible to measure electrical characteristics with high accuracy.

上記構成において、前記電気的特性を測定する工程は、前記GaN系半導体層のシート抵抗、電子移動度、又はキャリア濃度の少なくとも1つを測定する工程である構成とすることができる。この構成によれば、シート抵抗、電子移動度、又はキャリア濃度を精度高く測定することができる。   In the above configuration, the step of measuring the electrical characteristics may be a step of measuring at least one of sheet resistance, electron mobility, or carrier concentration of the GaN-based semiconductor layer. According to this configuration, sheet resistance, electron mobility, or carrier concentration can be measured with high accuracy.

上記構成において、前記電気的特性を測定する工程は、渦電流の測定、又は四探針法を行うことにより、前記GaN系半導体層のシート抵抗を測定する工程である構成とすることができる。   The said structure WHEREIN: The process of measuring the said electrical characteristic can be set as the structure which is a process of measuring the sheet resistance of the said GaN-type semiconductor layer by performing an eddy current measurement or a four-point probe method.

上記構成において、前記GaN系半導体層を成長させる工程の後に、前記保護膜を除去する工程を有する構成とすることができる。   The said structure WHEREIN: It can be set as the structure which has the process of removing the said protective film after the process of growing the said GaN-type semiconductor layer.

上記構成において、前記基板は、シリコン、窒化シリコン、又は窒化ガリウムのいずれか1つからなる構成とすることができる。この構成によれば、電気的特性を精度高く測定することが可能となる。   In the above structure, the substrate may be formed of any one of silicon, silicon nitride, or gallium nitride. According to this configuration, it is possible to measure the electrical characteristics with high accuracy.

本発明によれば、電気的特性の測定を精度高く行うことが可能な半導体装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device which can measure an electrical property with high precision can be provided.

図1(a)及び図1(b)は、比較例に係る半導体装置の製造方法を例示する断面図である。1A and 1B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to a comparative example. 図2(a)から図2(c)は、実施例1に係る半導体装置の製造方法を例示する断面図である。FIG. 2A to FIG. 2C are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図3(a)及び図3(b)は、実施例2に係る半導体装置の製造方法を例示する断面図である。FIG. 3A and FIG. 3B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment.

図面を用いて、本発明の実施例について説明する。   Embodiments of the present invention will be described with reference to the drawings.

まず初めに、比較例について説明する。図1(a)及び図1(b)は、比較例に係る半導体装置の製造方法を例示する断面図である。   First, a comparative example will be described. 1A and 1B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to a comparative example.

図1(a)に示すように、例えばSiからなる基板10を準備する。基板10の表面を表面10a、表面10aとは反対側の裏面を裏面10bとする。   As shown in FIG. 1A, for example, a substrate 10 made of Si is prepared. The surface of the substrate 10 is a front surface 10a, and the back surface opposite to the front surface 10a is a back surface 10b.

図1(b)に示すように、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)を用いて、基板10の表面10a上にGaN系半導体層を成長させる。具体的には、表面10a上にAlN(窒化アルミニウム)層12を形成し、AlN層12上にAlGaN(窒化アルミニウムガリウム)層14を形成する。さらにAlGaN層14上にGaN(窒化ガリウム)層16を形成し、GaN層16上にAlGaN層18を形成する。   As shown in FIG. 1B, a GaN-based semiconductor layer is grown on the surface 10 a of the substrate 10 by using an MOCVD method (Metal Organic Chemical Vapor Deposition). Specifically, an AlN (aluminum nitride) layer 12 is formed on the surface 10 a, and an AlGaN (aluminum gallium nitride) layer 14 is formed on the AlN layer 12. Further, a GaN (gallium nitride) layer 16 is formed on the AlGaN layer 14, and an AlGaN layer 18 is formed on the GaN layer 16.

図1(b)の工程においては例えば、裏面10bを下にして基板10をサセプタ上に配置した後、加熱する。GaN系半導体層(エピタキシャル層)の原料となる原料ガスを導入し、表面10a上にGaN系半導体層を成長させる。基板10とサセプタとの間に有限の隙間がある場合、原料ガスが裏面10bに回り込み、裏面10bに、原料ガスに含まれるAl,Ga,In等を含んだ裏面成長層20が形成されることがある。また、成長温度は数百度以上であるため、裏面成長層20から基板10へとAl,Ga及びIn等の不純物が拡散することがある。拡散した不純物がドーパントとなって、基板10に導電性を有するドーピング層21が形成されることがある(図中の破線参照)。   In the step of FIG. 1B, for example, the substrate 10 is placed on the susceptor with the back surface 10b facing down and then heated. A source gas serving as a raw material for the GaN-based semiconductor layer (epitaxial layer) is introduced to grow a GaN-based semiconductor layer on the surface 10a. When there is a finite gap between the substrate 10 and the susceptor, the source gas wraps around the back surface 10b, and the back surface growth layer 20 containing Al, Ga, In, etc. contained in the source gas is formed on the back surface 10b. There is. In addition, since the growth temperature is several hundred degrees or more, impurities such as Al, Ga, and In may diffuse from the back growth layer 20 to the substrate 10. The diffused impurity may become a dopant to form a conductive doping layer 21 on the substrate 10 (see the broken line in the figure).

半導体装置の製造工程においては、例えばシート抵抗等のような、GaN系半導体層の電気的特性を測定する工程が実施されることがある。比較例では、裏面成長層20やドーピング層21等が導電性を有する。従って、GaN系半導体層の電気的特性の測定精度が低下する恐れがある。   In the manufacturing process of a semiconductor device, a process of measuring electrical characteristics of a GaN-based semiconductor layer, such as sheet resistance, may be performed. In the comparative example, the back surface growth layer 20, the doping layer 21 and the like have conductivity. Therefore, the measurement accuracy of the electrical characteristics of the GaN-based semiconductor layer may be reduced.

測定精度を高めるために、裏面成長層20やドーピング層21を除去することも考えられる。しかしながら、除去のためにはエッチングや研磨等の工程を追加するため、工程が複雑になる。例えば薄型化等のため、エッチングや研磨等を行う場合であっても、それらの工程が終了するまで、GaN系半導体層の電気的特性の測定を行うことが困難となる。結果的に、電気的特性の測定を行うまで、不良品の半導体装置を除去することが困難となり、半導体装置のコストが高まる恐れがある。   In order to improve the measurement accuracy, it may be considered to remove the back growth layer 20 and the doping layer 21. However, a process such as etching or polishing is added for the removal, which complicates the process. For example, even when etching, polishing, or the like is performed to reduce the thickness, it is difficult to measure the electrical characteristics of the GaN-based semiconductor layer until these steps are completed. As a result, it becomes difficult to remove defective semiconductor devices until the electrical characteristics are measured, which may increase the cost of the semiconductor devices.

次に実施例1について説明する。図2(a)から図2(c)は、実施例1に係る半導体装置の製造方法を例示する断面図である。   Next, Example 1 will be described. FIG. 2A to FIG. 2C are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the first embodiment.

図2(a)に示すように、例えばSi(シリコン)からなる基板10の裏面10bに、例えばスパッタリング法を用いて、保護膜22を形成する工程を行う。保護膜22は、例えば酸化シリコン、窒化シリコン、及び酸化窒化シリコン等の絶縁体からなり、厚さは例えば100nmである。   As shown in FIG. 2A, for example, a process of forming a protective film 22 on the back surface 10b of the substrate 10 made of, for example, Si (silicon) is performed using, for example, a sputtering method. The protective film 22 is made of an insulator such as silicon oxide, silicon nitride, or silicon oxynitride, and has a thickness of 100 nm, for example.

図2(b)に示すように、保護膜22を形成する工程の後に、基板10の表面10aに、MOCVD法を用いて、下から順にAlN層12、AlGaN層14、GaN層16、及びAlGaN層18を成長させる。すなわち、表面10a上にGaN系半導体層を成長させる工程を行う。   As shown in FIG. 2B, after the step of forming the protective film 22, the AlN layer 12, the AlGaN layer 14, the GaN layer 16, and the AlGaN are formed on the surface 10a of the substrate 10 in order from the bottom using the MOCVD method. Layer 18 is grown. That is, a step of growing a GaN-based semiconductor layer on the surface 10a is performed.

この工程では、図1(b)で既述した工程と同様に、原料ガスが裏面10bに回り込むことがある。しかしながら、裏面10bには保護膜22が形成されているため、裏面成長層20は保護膜22に接触して成長し、基板10への接触は妨げられる。このため、裏面成長層20から基板10に、不純物が拡散することも抑制される。言い換えれば、保護膜22は、基板10と裏面成長層20とを絶縁する。   In this step, as in the step already described with reference to FIG. 1B, the source gas may wrap around the back surface 10b. However, since the protective film 22 is formed on the back surface 10b, the back surface growth layer 20 grows in contact with the protective film 22, and contact with the substrate 10 is prevented. For this reason, the diffusion of impurities from the back surface growth layer 20 to the substrate 10 is also suppressed. In other words, the protective film 22 insulates the substrate 10 and the back surface growth layer 20.

GaN系半導体層を成長させる工程の後に、GaN系半導体層の電気的特性を測定する工程を行う。電気的特性とは例えばシート抵抗である。シート抵抗の測定は、例えば渦電流の測定、又は四探針法により行われる。   After the step of growing the GaN-based semiconductor layer, a step of measuring electrical characteristics of the GaN-based semiconductor layer is performed. The electrical characteristic is, for example, sheet resistance. The sheet resistance is measured by, for example, eddy current measurement or the four-probe method.

図2(c)に示すように、GaN系半導体層を成長させる工程の後に、保護膜22を除去する工程を行う。例えばHF(フッ化水素)やBHF(バッファードフッ酸)等をエッチャントとして使用するエッチングにより、保護膜22を選択的に除去することができる。また、薄型化のために、裏面10bを研磨する際に保護膜22も研磨することで、除去することができる。なお、保護膜22、及び裏面成長層20は、GaN系半導体層の電気的特性に及ぼす影響は小さい。従って、保護膜22の除去工程を行うのは、電気的特性の測定前でも、測定後でもよい。また保護膜22を除去せず、残存させてもよい。以上により、実施例1に係る半導体装置が完成する。   As shown in FIG. 2C, after the step of growing the GaN-based semiconductor layer, a step of removing the protective film 22 is performed. For example, the protective film 22 can be selectively removed by etching using HF (hydrogen fluoride), BHF (buffered hydrofluoric acid), or the like as an etchant. Further, in order to reduce the thickness, the protective film 22 can also be removed by polishing the back surface 10b. Note that the protective film 22 and the back surface growth layer 20 have little influence on the electrical characteristics of the GaN-based semiconductor layer. Therefore, the protective film 22 removal step may be performed before or after the measurement of the electrical characteristics. Further, the protective film 22 may be left without being removed. Thus, the semiconductor device according to Example 1 is completed.

次に、比較例に係る半導体装置と実施例1に係る半導体装置とで、シート抵抗の測定結果を比較する。まず、サンプルの生成条件について説明する。第一に、MOCVD法について説明する。   Next, the sheet resistance measurement results are compared between the semiconductor device according to the comparative example and the semiconductor device according to the first embodiment. First, sample generation conditions will be described. First, the MOCVD method will be described.

まずシリコンからなる基板10をMOCVD装置のリアクタ内に導入し、基板10の温度を1050℃に上昇させた。昇温により、基板10の表面をサーマルクリーニングする。Hをキャリアガスとして用い、リアクタ内にTMA(トリメチルアルミニウム)及びNH(アンモニア)を供給し、リアクタ内の圧力を100Torr(13.3MPa)まで上昇させた。これにより、基板10の表面10a上に厚さ約250nmのAlN層12を成長させた。基板10の温度を1050℃まで昇温させることで、AlN層12は、ほとんど格子緩和した層となった。次に基板10の温度を1100℃に上昇させ、リアクタ内にTMA、NH及びTMG(トリメチルガリウム)を供給し、圧力を13.3MPaに維持した。これにより、AlN層12上に厚さ約25nmのAlGaN層14を成長させた。 First, the substrate 10 made of silicon was introduced into the reactor of the MOCVD apparatus, and the temperature of the substrate 10 was raised to 1050 ° C. The surface of the substrate 10 is thermally cleaned by raising the temperature. Using H 2 as a carrier gas, TMA (trimethylaluminum) and NH 3 (ammonia) were supplied into the reactor, and the pressure in the reactor was increased to 100 Torr (13.3 MPa). Thereby, an AlN layer 12 having a thickness of about 250 nm was grown on the surface 10a of the substrate 10. By raising the temperature of the substrate 10 to 1050 ° C., the AlN layer 12 was almost lattice-relaxed. Next, the temperature of the substrate 10 was raised to 1100 ° C., TMA, NH 3 and TMG (trimethylgallium) were supplied into the reactor, and the pressure was maintained at 13.3 MPa. As a result, an AlGaN layer 14 having a thickness of about 25 nm was grown on the AlN layer 12.

さらに基板10の温度を1150℃まで上昇させ、TMG及びNHを供給し、圧力を13.3MPaに維持した。これにより、AlGaN層14上に厚さ約1μmのGaN層16を成長させた。次に基板10の温度を1050℃に低下させ、TMA、NH及びTMGを供給し、圧力を13.3MPaに維持した。これにより、GaN層16上に厚さ約30nm、Al組成比が0.25のAlGaN層18を成長させた。 Further, the temperature of the substrate 10 was raised to 1150 ° C., TMG and NH 3 were supplied, and the pressure was maintained at 13.3 MPa. As a result, a GaN layer 16 having a thickness of about 1 μm was grown on the AlGaN layer 14. Next, the temperature of the substrate 10 was lowered to 1050 ° C., TMA, NH 3 and TMG were supplied, and the pressure was maintained at 13.3 MPa. As a result, an AlGaN layer 18 having a thickness of about 30 nm and an Al composition ratio of 0.25 was grown on the GaN layer 16.

第二に、保護膜22の成膜条件について説明する。方法としてはRF(Radio Frequency:高周波)スパッタリング法を用いた。まず基板10をスパッタ装置に導入した。スパッタターゲットとしてはSiO(二酸化シリコン)を用い、Arガス雰囲気中でスパッタリングを行った。ガス流量は20sccm(3.38×10−2Pa・m/s)、ガス圧力は0.2Pa、RFの電力は0.3kWとして、10分間のプリスパッタを行った。プリスパッタの後、ガス流量及びガス圧力は維持したまま、RFの電力を0.6kWに上昇させ、ターゲットと基板10との間のシャッターを開き、10分間のスパッタリングを行った。これにより、基板10の裏面10b上にSiOからなる、厚さ100nmの保護膜22を成膜した。 Second, conditions for forming the protective film 22 will be described. As a method, an RF (Radio Frequency: high frequency) sputtering method was used. First, the substrate 10 was introduced into a sputtering apparatus. As the sputtering target, SiO 2 (silicon dioxide) was used, and sputtering was performed in an Ar gas atmosphere. The gas flow rate was 20 sccm (3.38 × 10 −2 Pa · m 3 / s), the gas pressure was 0.2 Pa, the RF power was 0.3 kW, and pre-sputtering was performed for 10 minutes. After pre-sputtering, while maintaining the gas flow rate and gas pressure, the RF power was increased to 0.6 kW, the shutter between the target and the substrate 10 was opened, and sputtering was performed for 10 minutes. As a result, a protective film 22 made of SiO 2 and having a thickness of 100 nm was formed on the back surface 10 b of the substrate 10.

シート抵抗は渦電流の測定により測定した。表1は、比較例、裏面10b研磨後の比較例、及び実施例1、それぞれにおけるシート抵抗を示すものである。裏面10bの研磨は、図1(b)の状態において、裏面成長層20やドーピング層21が除去されるまで行った。

Figure 2012004444
Sheet resistance was measured by measuring eddy current. Table 1 shows the sheet resistance in each of the comparative example, the comparative example after polishing the back surface 10b, and the example 1. The back surface 10b was polished in the state of FIG. 1B until the back surface growth layer 20 and the doping layer 21 were removed.

Figure 2012004444

表1に示すように、比較例に係る半導体装置のシート抵抗は630Ω/□であった。これに対し、実施例1に係る半導体装置のシート抵抗は700Ω/□であった。また比較例に係る半導体装置の、研磨後のシート抵抗は700Ω/□であり、実施例1のシート抵抗と同じであった。研磨後は、裏面成長層20やドーピング層21が除去されているため、シート抵抗の測定が精度高く行なわれている。実施例1に係る半導体装置のシート抵抗は、研磨後の半導体装置のシート抵抗と同じ値を示した。つまり、実施例1によれば、保護膜22を形成することにより、裏面成長層20やドーピング層21を除去した後と同じく、シート抵抗を精度高く測定することができた。   As shown in Table 1, the sheet resistance of the semiconductor device according to the comparative example was 630Ω / □. On the other hand, the sheet resistance of the semiconductor device according to Example 1 was 700Ω / □. In addition, the sheet resistance after polishing of the semiconductor device according to the comparative example was 700Ω / □, which was the same as the sheet resistance of Example 1. After polishing, the back growth layer 20 and the doping layer 21 are removed, so that the sheet resistance is measured with high accuracy. The sheet resistance of the semiconductor device according to Example 1 showed the same value as the sheet resistance of the semiconductor device after polishing. In other words, according to Example 1, by forming the protective film 22, the sheet resistance could be measured with high accuracy as after the back surface growth layer 20 and the doping layer 21 were removed.

実施例1によれば、保護膜22を形成することで、裏面成長層20の影響や、ドーピング層21の形成を抑制し、GaN系半導体層の電気的特性を精度高く測定することが可能となる。つまり保護膜22は、基板10と裏面成長層20との絶縁膜、及び拡散防止膜として機能する。GaN系半導体層の成長はMOCVD法により行うため、結晶性が良好なGaN系半導体層を形成し、かつ原料ガスが裏面10bに回り込んだ場合でも、電気的特性の測定を精度高く行うことができる。また、GaN系半導体層の成長工程後に、電気的特性の測定工程を行うことができ、不良品の発見が早まる。従って、半導体装置の低コスト化が可能となる。   According to Example 1, by forming the protective film 22, the influence of the back surface growth layer 20 and the formation of the doping layer 21 can be suppressed, and the electrical characteristics of the GaN-based semiconductor layer can be measured with high accuracy. Become. That is, the protective film 22 functions as an insulating film between the substrate 10 and the back surface growth layer 20 and a diffusion prevention film. Since the growth of the GaN-based semiconductor layer is performed by the MOCVD method, even when a GaN-based semiconductor layer with good crystallinity is formed and the source gas wraps around the back surface 10b, the electrical characteristics can be measured with high accuracy. it can. In addition, a process for measuring electrical characteristics can be performed after the growth process of the GaN-based semiconductor layer, so that defective products can be found quickly. Therefore, the cost of the semiconductor device can be reduced.

保護膜22の厚さは100nmとしたが、裏面成長層20から基板10への不純物の拡散を抑制するには、1nm以上が好ましい。また既述したように、保護膜22を除去する工程では、GaN系半導体層をエッチングせずに、保護膜22を選択的に除去するウェットエッチングを行うことがある。エッチングを選択的に行うためには、保護膜22の厚さは10nm以上、さらには50nm以上であることが好ましい。保護膜22の厚さを10nm以上とすることにより、裏面成長層20を除去するための保護膜22のエッチングが容易になる。また保護膜22の厚さは100nmより大きくしてもよい。ただし、保護膜22が厚すぎると、保護膜形成の手間が大きくなる。また保護膜22に発生する応力によって、ウェハの反りが大きくなる恐れがある。このため、保護膜22の厚さは1μm以下であることが好ましい。厚さを1μm以下とすることで、簡単に保護膜22を形成でき、かつ反りを抑制することができる。さらに好ましくは、厚さを800nm以下、又は500nm以下とすることができる。以上の理由から、保護膜22の厚さは、1nm以上1μm以下、好ましくは10nm以上800nm以下、さらに好ましくは50nm以上500nm以下、の範囲とすることができる。   Although the thickness of the protective film 22 is 100 nm, it is preferably 1 nm or more in order to suppress the diffusion of impurities from the back surface growth layer 20 to the substrate 10. Further, as described above, in the step of removing the protective film 22, wet etching for selectively removing the protective film 22 may be performed without etching the GaN-based semiconductor layer. In order to perform etching selectively, the thickness of the protective film 22 is preferably 10 nm or more, and more preferably 50 nm or more. By setting the thickness of the protective film 22 to 10 nm or more, etching of the protective film 22 for removing the back surface growth layer 20 becomes easy. Further, the thickness of the protective film 22 may be larger than 100 nm. However, if the protective film 22 is too thick, the trouble of forming the protective film increases. Further, the warp of the wafer may increase due to the stress generated in the protective film 22. For this reason, it is preferable that the thickness of the protective film 22 is 1 μm or less. By setting the thickness to 1 μm or less, the protective film 22 can be easily formed and warpage can be suppressed. More preferably, the thickness can be 800 nm or less, or 500 nm or less. For the above reasons, the thickness of the protective film 22 can be in the range of 1 nm to 1 μm, preferably 10 nm to 800 nm, and more preferably 50 nm to 500 nm.

保護膜22は酸化シリコン、窒化シリコン、及び酸化窒化シリコン等のようなシリコン化合物に限定されず、他の物質からなるとしてもよい。保護膜22の形成はRFスパッタリング法で行うとしたが、RFスパッタリング法以外のスパッタリング法でもよいし、例えば真空蒸着法、ALD(Atomic Layer Deposition)法、CVD(Chemical Vapor Deposition)法、PLD(Pulse Laser Deposition)法、イオンプレーティング法等で行ってもよい。上記の方法によって、保護膜22を精度高く形成することができる。   The protective film 22 is not limited to a silicon compound such as silicon oxide, silicon nitride, and silicon oxynitride, and may be made of other materials. Although the protective film 22 is formed by the RF sputtering method, a sputtering method other than the RF sputtering method may be used. For example, a vacuum deposition method, an ALD (Atomic Layer Deposition) method, a CVD (Chemical Vapor Deposition) method, a PLD (Pulse) method may be used. (Laser Deposition) method, ion plating method or the like. By the above method, the protective film 22 can be formed with high accuracy.

特に基板10がSiからなる場合、In,Al,Gaのような不純物が拡散してドーパントとなりやすい。保護膜22により、不純物が拡散しやすいSiが基板10として用いられている場合でも、電気的特性の測定を精度高く行うことができる。また基板10がSiからなる場合、基板10の裏面10b側を酸化させて、SiOからなる保護膜22を形成してもよい。酸化は、基板10を例えば酸化性雰囲気中に配置して熱酸化させて行う。酸化により保護膜22を形成することで、工程を簡略化することができる。なお、基板10は、Si以外に、SiC(炭化シリコン)やGaN(窒化ガリウム)を用いてもよい。またGaN系半導体層の成長工程では、原料ガスとして、上記以外に例えばTEG(トリエチルガリウム)やTEA(トリエチルアルミニウム)を用いてもよい。 In particular, when the substrate 10 is made of Si, impurities such as In, Al, and Ga are easily diffused to become a dopant. The protective film 22 can measure the electrical characteristics with high accuracy even when Si, which easily diffuses impurities, is used as the substrate 10. In the case where the substrate 10 is made of Si, the rear surface 10b side of the substrate 10 is oxidized, it may be formed a protective film 22 made of SiO 2. Oxidation is performed by placing the substrate 10 in, for example, an oxidizing atmosphere and thermally oxidizing it. By forming the protective film 22 by oxidation, the process can be simplified. The substrate 10 may use SiC (silicon carbide) or GaN (gallium nitride) in addition to Si. In addition to the above, for example, TEG (triethylgallium) or TEA (triethylaluminum) may be used as the source gas in the growth process of the GaN-based semiconductor layer.

シート抵抗の測定は、渦電流(eddy current)を測定する方法に限定されず、例えば四探針法(Four−Point Probe Method)によって行ってもよい。測定する電気的特性はシート抵抗に限定されない。実施例1によれば、例えばホール効果の測定等により、電子移動度やキャリア濃度等、他の電気的特性を測定する場合でも、精度高く測定することが可能となる。また測定する電気的特性は1つに限定されず、複数の電気的特性を測定してもよい。   The measurement of the sheet resistance is not limited to the method of measuring eddy current, and may be performed by, for example, a four-point probe method. The electrical characteristics to be measured are not limited to sheet resistance. According to the first embodiment, even when other electrical characteristics such as electron mobility and carrier concentration are measured, for example, by measuring the Hall effect, it is possible to measure with high accuracy. Further, the electrical characteristics to be measured are not limited to one, and a plurality of electrical characteristics may be measured.

実施例2はHEMT(High Electron Mobility Transistor:高電子移動度ドランジスタ)への適用例である。図3(a)及び図3(b)は、実施例2に係る半導体装置の製造方法を例示する断面図である。図2(a)及び図2(b)に示した工程は、実施例2でも共通であるため説明を省略する。GaN系半導体層を成長させた後に、GaN系半導体層のシート抵抗等の電気的特性を測定する工程も共通である。   Example 2 is an application example to a HEMT (High Electron Mobility Transistor). FIG. 3A and FIG. 3B are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment. Since the steps shown in FIGS. 2A and 2B are the same in the second embodiment, description thereof is omitted. The process of measuring electrical characteristics such as sheet resistance of the GaN-based semiconductor layer after the GaN-based semiconductor layer is grown is also common.

図3(a)に示すように、電気的特性を測定する工程の後、電極を形成する工程を行う。つまり、図2(b)に例示した半導体装置のAlGaN層18上に、例えば蒸着法を用いて、ソース電極24、ドレイン電極26及びゲート電極28を形成する。ソース電極24及びドレイン電極26は、AlGaN層18に近い方から例えばTi/Alを積層させたオーミック電極である。ゲート電極28は、AlGaN層18に近い方から例えばNi/Auを積層させてなる。AlGaN層18は電子供給層として機能する。   As shown in FIG. 3A, a step of forming an electrode is performed after the step of measuring electrical characteristics. That is, the source electrode 24, the drain electrode 26, and the gate electrode 28 are formed on the AlGaN layer 18 of the semiconductor device illustrated in FIG. The source electrode 24 and the drain electrode 26 are ohmic electrodes in which, for example, Ti / Al is laminated from the side closer to the AlGaN layer 18. The gate electrode 28 is formed by stacking, for example, Ni / Au from the side closer to the AlGaN layer 18. The AlGaN layer 18 functions as an electron supply layer.

図3(b)に示すように、保護膜22を除去する工程を行う。以上の工程により、実施例2に係る半導体装置が完成する。なお、実施例1と同様に、電気的特性を測定する工程と、保護膜22を除去する工程とは、順番を入れ替えてもよい。また保護膜22を除去せずに、図3(a)の状態の半導体装置として完成させてもよい。   As shown in FIG. 3B, a step of removing the protective film 22 is performed. Through the above steps, the semiconductor device according to Example 2 is completed. As in the first embodiment, the step of measuring the electrical characteristics and the step of removing the protective film 22 may be switched in order. Further, the semiconductor device in the state of FIG. 3A may be completed without removing the protective film 22.

実施例2によれば、GaN系半導体層の電気的特性を精度高く測定することが可能な、HEMTの製造方法を実現することができる。また、保護膜22の厚さを1μm以下とすることで、HEMTの反りを抑制することが可能となる。なお、半導体装置は、HEMT以外のトランジスタや、例えばレーザーダイオードやフォトダイオードのような光半導体装置でもよい。   According to the second embodiment, it is possible to realize a HEMT manufacturing method capable of measuring the electrical characteristics of the GaN-based semiconductor layer with high accuracy. Further, by setting the thickness of the protective film 22 to 1 μm or less, it is possible to suppress the warpage of the HEMT. The semiconductor device may be a transistor other than HEMT, or an optical semiconductor device such as a laser diode or a photodiode.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

基板 10
表面 10a
裏面 10b
AlN層 12
AlGaN層 14,18
GaN層 16
裏面成長層 20
ドーピング層 21
保護膜 22
ソース電極 24
ドレイン電極 26
ゲート電極 28
Board 10
Surface 10a
Back side 10b
AlN layer 12
AlGaN layer 14,18
GaN layer 16
Back growth layer 20
Doping layer 21
Protective film 22
Source electrode 24
Drain electrode 26
Gate electrode 28

Claims (9)

基板の裏面に、絶縁体からなり、厚さが1μm以下の保護膜を形成する工程と、
前記保護膜を設ける工程の後に、前記基板の表面に、MOCVD法を用いて、GaN系半導体層を成長させる工程と、
前記GaN系半導体層を成長させる工程の後に、前記GaN系半導体層の電気的特性を測定する工程と、を有することを特徴とする半導体装置の製造方法。
Forming a protective film made of an insulator and having a thickness of 1 μm or less on the back surface of the substrate;
After the step of providing the protective film, a step of growing a GaN-based semiconductor layer on the surface of the substrate using the MOCVD method;
And a step of measuring electrical characteristics of the GaN-based semiconductor layer after the step of growing the GaN-based semiconductor layer.
前記電気的特性を測定する工程は、前記GaN系半導体層のシート抵抗、電子移動度、又はキャリア濃度の少なくとも1つを測定する工程であることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of measuring the electrical characteristics is a step of measuring at least one of sheet resistance, electron mobility, or carrier concentration of the GaN-based semiconductor layer. Method. 前記電気的特性を測定する工程は、渦電流の測定、又は四探針法を行うことにより、前記GaN系半導体層のシート抵抗を測定する工程であることを特徴とする請求項1又は2記載の半導体装置の製造方法。   3. The step of measuring the electrical characteristics is a step of measuring a sheet resistance of the GaN-based semiconductor layer by measuring an eddy current or performing a four-point probe method. Semiconductor device manufacturing method. 前記GaN系半導体層を成長させる工程の後に、前記保護膜を除去する工程を有することを特徴とする請求項1から3いずれか一項記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of removing the protective film after the step of growing the GaN-based semiconductor layer. 5. 前記基板は、シリコン、窒化シリコン、又は窒化ガリウムのいずれか1つからなることを特徴とする請求項1から4いずれか一項記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is made of any one of silicon, silicon nitride, and gallium nitride. 前記保護膜は、酸化シリコン、窒化シリコン、又は酸化窒化シリコンのいずれか1つからなることを特徴とする請求項1から5いずれか一項記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the protective film is made of any one of silicon oxide, silicon nitride, and silicon oxynitride. 前記保護膜の厚さは、1nm以上であることを特徴とする請求項1から6いずれか一項記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a thickness of the protective film is 1 nm or more. 前記保護膜の厚さは、10nm以上、800nm以下であることを特徴とする請求項1から7いずれか一項記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a thickness of the protective film is 10 nm or more and 800 nm or less. 前記保護膜の厚さは、50nm以上、500nm以下であることを特徴とする請求項1から8いずれか一項記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 1, wherein the protective film has a thickness of 50 nm to 500 nm.
JP2010139714A 2010-06-18 2010-06-18 Method of manufacturing semiconductor device Pending JP2012004444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010139714A JP2012004444A (en) 2010-06-18 2010-06-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139714A JP2012004444A (en) 2010-06-18 2010-06-18 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2012004444A true JP2012004444A (en) 2012-01-05

Family

ID=45536070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010139714A Pending JP2012004444A (en) 2010-06-18 2010-06-18 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2012004444A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126111A (en) * 2013-12-26 2015-07-06 豊田合成株式会社 Semiconductor element manufacturing method
JPWO2016067477A1 (en) * 2014-10-31 2017-06-01 新電元工業株式会社 Semiconductor device manufacturing method and resist glass

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224171A (en) * 2002-01-31 2003-08-08 Nippon Telegr & Teleph Corp <Ntt> Method for selecting semiconductor wafer
JP2011023664A (en) * 2009-07-17 2011-02-03 Dowa Electronics Materials Co Ltd Epitaxial substrate for electronic device using transverse direction as direction of current conduction and manufacturing method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224171A (en) * 2002-01-31 2003-08-08 Nippon Telegr & Teleph Corp <Ntt> Method for selecting semiconductor wafer
JP2011023664A (en) * 2009-07-17 2011-02-03 Dowa Electronics Materials Co Ltd Epitaxial substrate for electronic device using transverse direction as direction of current conduction and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126111A (en) * 2013-12-26 2015-07-06 豊田合成株式会社 Semiconductor element manufacturing method
JPWO2016067477A1 (en) * 2014-10-31 2017-06-01 新電元工業株式会社 Semiconductor device manufacturing method and resist glass
US10186425B2 (en) 2014-10-31 2019-01-22 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and resist glass

Similar Documents

Publication Publication Date Title
JP7059257B2 (en) Electronic power device integrated with processed circuit board
JP5634681B2 (en) Semiconductor element
JP5274245B2 (en) Compound semiconductor structure and manufacturing method thereof
TWI500149B (en) Gan high voltage hfet with passivation plus gate dielectric multilayer structure
JP5099008B2 (en) Compound semiconductor device using SiC substrate and manufacturing method thereof
JP5668339B2 (en) Manufacturing method of semiconductor device
US20150380498A1 (en) Method for producing a semiconductor device, and semiconductor device produced thereby
CN116314278B (en) High electron mobility transistor epitaxial structure, preparation method and HEMT device
JP5841726B2 (en) Method for manufacturing gallium nitride based semiconductor device
JP2016058693A (en) Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device
JP2016207748A (en) Method of manufacturing semiconductor device, and semiconductor device
JP4822457B2 (en) Manufacturing method of semiconductor device
WO2018159646A1 (en) Production method for nitride semiconductor substrate, and nitride semiconductor substrate
JP2012238751A (en) Semiconductor device and manufacturing method of the same
JP4908856B2 (en) Semiconductor device and manufacturing method thereof
KR20150140202A (en) Method for treating group iii nitride substrate and method for manufacturing epitaxial substrate
JP6173493B2 (en) Epitaxial substrate for semiconductor device and method of manufacturing the same
JPH08186332A (en) Manufacture of semiconductor element
JP2012004444A (en) Method of manufacturing semiconductor device
WO2012137309A1 (en) Method for manufacturing nitride electronic devices
JP6028970B2 (en) Semiconductor device manufacturing method and etching method
JP2016219590A (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP5506055B2 (en) Manufacturing method of semiconductor device
US11201217B2 (en) Nitride semiconductor substrate
JP2014136658A (en) Group iii nitride semiconductor epitaxial wafer and production method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202