JP4822457B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4822457B2
JP4822457B2 JP2008075387A JP2008075387A JP4822457B2 JP 4822457 B2 JP4822457 B2 JP 4822457B2 JP 2008075387 A JP2008075387 A JP 2008075387A JP 2008075387 A JP2008075387 A JP 2008075387A JP 4822457 B2 JP4822457 B2 JP 4822457B2
Authority
JP
Japan
Prior art keywords
temperature
substrate
growth apparatus
growth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008075387A
Other languages
Japanese (ja)
Other versions
JP2009231550A (en
Inventor
典彦 戸田
真一 星
孝志 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2008075387A priority Critical patent/JP4822457B2/en
Publication of JP2009231550A publication Critical patent/JP2009231550A/en
Application granted granted Critical
Publication of JP4822457B2 publication Critical patent/JP4822457B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、半導体装置の製造方法、特に、高出力・高周波窒化物半導体素子をシリコン基板上に生成する方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for generating a high-power / high-frequency nitride semiconductor element on a silicon substrate.

窒化ガリウム(GaN)単結晶基板は、高価であり、また、基板サイズも小さいものしか入手できない。このため、GaN系の半導体装置を製造するにあたっては、通常、他の材質で形成された単結晶成長基板を用いて、この単結晶成長基板上にGaNなどの窒化物半導体薄膜を成長させる。   Gallium nitride (GaN) single crystal substrates are expensive and only available in small substrate sizes. For this reason, when manufacturing a GaN-based semiconductor device, a nitride semiconductor thin film such as GaN is usually grown on this single crystal growth substrate using a single crystal growth substrate formed of another material.

単結晶成長基板として用いられるシリコン(Si)基板は、安価であり、また、基板サイズの大きなものが入手可能である。従って、結晶成長基板として、Si基板を用いるものは、シリコンカーバイド(SiC)基板を用いるものと並んで、研究が盛んである。   A silicon (Si) substrate used as a single crystal growth substrate is inexpensive and a substrate having a large substrate size is available. Therefore, the research using the Si substrate as the crystal growth substrate is actively conducted along with the use of the silicon carbide (SiC) substrate.

Si基板は、通常、チョコラルスキー(CZ:Czochralski)法で製造されるが、最近では、浮遊帯域溶融(FZ:Floating Zone)法が用いられることもある。FZ法により製造されたシリコン基板として、抵抗率が5k〜30kΩ・cmの高抵抗Si基板(例えば、Topsil社製のHiRes(登録商標))が入手可能である。   The Si substrate is usually manufactured by a Czochralski (CZ) method, but recently, a floating zone (FZ) method may be used. As a silicon substrate manufactured by the FZ method, a high-resistance Si substrate (for example, HiRes (registered trademark) manufactured by Topsil) having a resistivity of 5 k to 30 kΩ · cm is available.

Si基板上に、GaNなどの窒化物半導体薄膜を成長させる方法として、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法がある。MOCVD法の一般的な特徴として、Si基板の温度(基板温度)を高くして、窒化アルミニウム(AlN)をバッファ層として成長した後、基板温度を低くして、GaNエピタキシャル成長を行うことにより、結晶性の良い薄膜が得られることが知られている。例えば、水素雰囲気中で、基板温度を1200[℃]としてSi基板上にAlN層を成長させ、その後、基板温度を1120[℃]まで降温させた後、GaNをエピタキシャル成長させることで、GaN基板が得られる(例えば、非特許文献1、2参照)。   As a method for growing a nitride semiconductor thin film such as GaN on a Si substrate, there is a metal organic chemical vapor deposition (MOCVD) method. As a general feature of the MOCVD method, the temperature of the Si substrate (substrate temperature) is increased, and aluminum nitride (AlN) is grown as a buffer layer, and then the substrate temperature is lowered and GaN epitaxial growth is performed. It is known that a thin film with good properties can be obtained. For example, an AlN layer is grown on a Si substrate at a substrate temperature of 1200 [° C.] in a hydrogen atmosphere, and then the substrate temperature is lowered to 1120 [° C.], and then GaN is epitaxially grown, whereby the GaN substrate is formed. Obtained (for example, see Non-Patent Documents 1 and 2).

ここで、基板温度を1200[℃]に昇温してSi基板上にAlN層を形成する場合、Si基板の抵抗値が低くなる現象が確認されている。この原因として、成長装置内に存在するガリウム(Ga)や、アルミニウム(Al)の元素が、昇温時にSi基板内に拡散することが挙げられる(例えば、非特許文献3参照)。   Here, it has been confirmed that when the substrate temperature is raised to 1200 [° C.] and an AlN layer is formed on the Si substrate, the resistance value of the Si substrate decreases. This is because gallium (Ga) and aluminum (Al) elements existing in the growth apparatus diffuse into the Si substrate when the temperature is raised (see, for example, Non-Patent Document 3).

Si基板内にGaやAlが拡散することにより、Si基板にp型の低抵抗層が形成される。Si基板上に、AlN、AlGaN及びGaNを成長させて形成したGaN系の高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)では、この低抵抗層の存在が、遮断周波数の低下などの特性劣化をもたらす。   As Ga or Al diffuses into the Si substrate, a p-type low resistance layer is formed on the Si substrate. In a GaN-based high electron mobility transistor (HEMT) formed by growing AlN, AlGaN, and GaN on a Si substrate, the presence of this low resistance layer deteriorates characteristics such as a decrease in cutoff frequency. Bring.

この低抵抗層の生成を回避する方法として、イオン注入によりMOCVD法により形成されるアクセプタを補償して高抵抗化する方法がある(例えば、特許文献1参照)。
H.Kondo et al., “Series Resistance in n−GaN/AlN/n−Si Heterojunction Structure”、Jpn.J.Appl.Phys. Vol.45(2006)4015 H.M.Manasevit et al.,“The Use of Metalorganics in the Preparation of Semiconductor Materials”,J.Electrochem.SOc.,118(1971)1864 P.Rajagopal et al.,“MOCVD AlGaN/GaN HFETs on Si:Challenges and Issues”、Material Society Symposium Proceedings, 798,61−66 特開2007−273649号公報
As a method of avoiding the generation of the low resistance layer, there is a method of increasing the resistance by compensating an acceptor formed by MOCVD by ion implantation (see, for example, Patent Document 1).
H. Kondo et al. "Series Resistance in n-GaN / AlN / n-Si Heterojunction Structure", Jpn. J. et al. Appl. Phys. Vol. 45 (2006) 4015 H. M.M. Manasevit et al. , “The Use of Metallurgy in the Preparation of Semiconductor Materials”, J. Am. Electrochem. SOc. , 118 (1971) 1864 P. Rajagopal et al. "MOCVD AlGaN / GaN HFETs on Si: Challenges and Issues", Material Society Symposium Proceedings, 798, 61-66. JP 2007-273649 A

しかしながら、MOCVD法により生じたアクセプタ準位やイオン注入により形成される準位は、Si基板の窒化物半導体層との界面付近に残存してしまう。このため、イオン注入した元素の窒化物半導体層への拡散などの問題を引き起こす恐れがある。また、イオン注入により形成された高抵抗層のために、閾値電圧が高くなるなどの不具合が生じる可能性もある。   However, the acceptor level generated by the MOCVD method and the level formed by ion implantation remain in the vicinity of the interface of the Si substrate with the nitride semiconductor layer. This may cause problems such as diffusion of the ion-implanted element into the nitride semiconductor layer. In addition, the high resistance layer formed by ion implantation may cause a problem such as a high threshold voltage.

さらに、半導体装置の製造にあたり、イオン注入による余分なプロセスが必要となるので、コストの面でも不利になる。   Further, since an extra process by ion implantation is required for manufacturing a semiconductor device, it is disadvantageous in terms of cost.

そこで、この出願に係る発明者が鋭意研究を行ったところ、MOCVD法を行う成長装置内で、窒素雰囲気又は水素雰囲気中でアニールを行うと、基板温度の上昇とともに、シート抵抗が低下すること、すなわち、基板温度を低くすることにより、シート抵抗の低下を抑制できることを見出した。   Therefore, when the inventors of this application have conducted intensive research, when annealing is performed in a nitrogen atmosphere or a hydrogen atmosphere in a growth apparatus that performs MOCVD, the sheet resistance decreases as the substrate temperature increases, That is, it has been found that a decrease in sheet resistance can be suppressed by lowering the substrate temperature.

また、同じ基板温度の場合、水素雰囲気中でアニールを行った場合に比べて、窒素雰囲気中でアニールを行うと、抵抗値の低下を抑制できることを見出した。   Further, it has been found that when the substrate temperature is the same, the resistance value can be prevented from lowering when annealing is performed in a nitrogen atmosphere as compared with the case where annealing is performed in a hydrogen atmosphere.

この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、Si基板上に、AlN及びGaNを成長させるにあたり、Si基板の抵抗値の低下を抑制する半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to manufacture a semiconductor device that suppresses a decrease in the resistance value of an Si substrate when AlN and GaN are grown on the Si substrate. It is to provide a method.

上述した目的を達成するために、この発明の第1の要旨によれば、以下の工程を備える半導体装置の製造方法が提供される。   In order to achieve the above object, according to a first aspect of the present invention, there is provided a semiconductor device manufacturing method including the following steps.

先ず、成長装置内に、FZ法で形成され抵抗率が[6kΩ・cm]以上のシリコン基板を導入して、成長装置内でシリコン基板を水素雰囲気中で、900[℃]〜1000[℃]の範囲の温度でクリーニングする。次に、成長装置内を不活性ガス雰囲気にした後、成長装置内を減圧し、さらに、シリコン基板の温度を成長温度である1100[℃]まで昇温する。次に、成長装置内に原料ガスを導入して、シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する。 First, a silicon substrate formed by the FZ method and having a resistivity of [6 kΩ · cm] or more is introduced into the growth apparatus, and the silicon substrate is 900 [° C.] to 1000 [° C.] in a hydrogen atmosphere in the growth apparatus . Clean at a temperature in the range . Next, after the inside of the growth apparatus is set to an inert gas atmosphere, the inside of the growth apparatus is decompressed, and the temperature of the silicon substrate is increased to a growth temperature of 1100 [° C.] . Next, a source gas is introduced into the growth apparatus, and an aluminum nitride layer is formed as a buffer layer on the silicon substrate by metal organic vapor phase epitaxy.

上述した半導体装置の製造方法の実施にあたり、好ましくは、成長装置内を減圧する工程では、成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とするのが良い。 In carrying out the above-described method for manufacturing a semiconductor device, preferably, in the step of reducing the pressure in the growth apparatus, the pressure in the growth apparatus is within a range of 6.7 × 10 3 to 2.7 × 10 4 [Pa]. Good to do.

また、上述した半導体装置の製造方法の好適実施形態によれば、クリーニングを行う工程で、シリコン基板の温度を1000[℃]とするのが良い。 Further, according to a preferred embodiment of the manufacturing method of the semiconductor device described above, in the step of performing the cleaning, the temperature of the silicon substrate good to you and 1000 [° C.].

また、上述した目的を達成するために、この発明の第2の要旨によれば、以下の工程を備える半導体装置の製造方法が提供される。   In order to achieve the above-described object, according to a second aspect of the present invention, there is provided a semiconductor device manufacturing method including the following steps.

先ず、成長装置内に、FZ法で形成され抵抗率が[6kΩ・cm]以上のシリコン基板を導入して、成長装置内でシリコン基板を水素雰囲気中で、900[℃]〜1000[℃]の範囲の温度でクリーニングする。次に、成長装置内を減圧する。次に、成長装置内に原料ガスを導入して、シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を、シリコン基板の温度を1000[℃]で形成する。 First, a silicon substrate formed by the FZ method and having a resistivity of [6 kΩ · cm] or more is introduced into the growth apparatus, and the silicon substrate is 900 [° C.] to 1000 [° C.] in a hydrogen atmosphere in the growth apparatus . Clean at a temperature in the range . Next, the inside of the growth apparatus is depressurized. Next, a source gas is introduced into the growth apparatus, and an aluminum nitride layer is formed as a buffer layer on the silicon substrate by metal organic vapor phase epitaxy , and the temperature of the silicon substrate is 1000 [° C.] .

上述した半導体装置の製造方法の実施にあたり、好ましくは、成長装置内を減圧する工程では、成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とするのが良い。 In carrying out the above-described method for manufacturing a semiconductor device, preferably, in the step of reducing the pressure in the growth apparatus, the pressure in the growth apparatus is within a range of 6.7 × 10 3 to 2.7 × 10 4 [Pa]. Good to do.

また、上述した半導体装置の製造方法の好適実施形態によれば、クリーニングを行う工程においてシリコン基板の温度を1000[℃]とするのが良い。 Further, according to a preferred embodiment of the manufacturing method of the semiconductor device described above, it is good to the temperature of Oite silicon substrate as engineering for cleaning and 1000 [° C.].

この発明の半導体装置の製造方法によれば、シリコン基板の温度を窒素雰囲気中で昇温した後、窒化アルミニウム層を形成するか、あるいは、水素雰囲気中で基板温度を1000[℃]程度として窒化アルミニウム層を形成することにより、GaやAlがシリコン基板へ拡散する前に窒化物半導体の成長を行うことができる。この結果、シリコン基板と窒化物半導体層の界面に形成されるp型の低抵抗層の生成を防ぐことが可能になる。   According to the method of manufacturing a semiconductor device of the present invention, after the temperature of the silicon substrate is raised in a nitrogen atmosphere, an aluminum nitride layer is formed, or the substrate temperature is about 1000 [° C.] in a hydrogen atmosphere. By forming the aluminum layer, the nitride semiconductor can be grown before Ga or Al diffuses into the silicon substrate. As a result, generation of a p-type low resistance layer formed at the interface between the silicon substrate and the nitride semiconductor layer can be prevented.

以下、図を参照して、この発明の実施の形態について説明するが、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiments are merely schematically shown to the extent that the present invention can be understood. In the following, a preferred configuration example of the present invention will be described. However, the material and numerical conditions are merely preferred examples. Therefore, the present invention is not limited to the following embodiments, and many changes or modifications that can achieve the effects of the present invention can be made without departing from the scope of the configuration of the present invention.

先ず、図1を参照して、アニール温度及び雰囲気ガスと、シート抵抗との関係について説明する。図1は、シート抵抗のアニール温度依存性を示す図である。図1では、横軸にアニール温度[℃]を取って示し、縦軸にシート抵抗[Ω/□]を取って示している。   First, with reference to FIG. 1, the relationship between annealing temperature and atmospheric gas and sheet resistance will be described. FIG. 1 is a diagram showing the annealing temperature dependence of sheet resistance. In FIG. 1, the horizontal axis represents the annealing temperature [° C.], and the vertical axis represents the sheet resistance [Ω / □].

浮遊帯域溶融(FZ:Floating Zone)法により製造された、(111)面を主面とするn型シリコン(Si)基板であって、抵抗率ρが、6[kΩ・cm]以上のSi基板を用いる。   An n-type silicon (Si) substrate having a (111) plane as a principal surface, manufactured by a floating zone melting (FZ) method, and having a resistivity ρ of 6 [kΩ · cm] or more Is used.

Si基板の自然酸化膜を除去するため、Si基板を12.5%の希フッ酸溶液に10分間侵漬した後、20分間純水で水洗する。その後、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)装置内にSi基板を導入し、10分間の常圧でのアニールを行った。   In order to remove the natural oxide film on the Si substrate, the Si substrate is immersed in a 12.5% dilute hydrofluoric acid solution for 10 minutes, and then washed with pure water for 20 minutes. Thereafter, a Si substrate was introduced into a metal organic chemical vapor deposition (MOCVD) apparatus and annealed at normal pressure for 10 minutes.

ここで、アニール温度として、シリコン基板の温度(基板温度)を900、1000、1100及び1200[℃]に設定した場合について、それぞれ測定を行った。   Here, as the annealing temperature, the silicon substrate temperature (substrate temperature) was set to 900, 1000, 1100, and 1200 [° C.], respectively.

水素雰囲気(図中、○で示す。)の場合、アニール温度が上昇するにつれて、シート抵抗が下がる。例えば、アニール温度を1200[℃]とすると、水素雰囲気中でシート抵抗が2.5[kΩ/□]程度となる。ここで、ガリウム(Ga)が、深さ0.5[μm]まで均一に分布していると仮定すると、シート抵抗が2.5[kΩ/□]のときは、2×1017[atoms/cm]程度のキャリアの存在が考えられる。 In the case of a hydrogen atmosphere (indicated by ◯ in the figure), the sheet resistance decreases as the annealing temperature increases. For example, when the annealing temperature is 1200 [° C.], the sheet resistance is about 2.5 [kΩ / □] in a hydrogen atmosphere. Here, assuming that gallium (Ga) is uniformly distributed to a depth of 0.5 [μm], when the sheet resistance is 2.5 [kΩ / □], 2 × 10 17 [atoms / The presence of carriers of about cm 3 ] is considered.

窒素雰囲気(図中、●で示す。)の場合についても、水素雰囲気と同様に、アニール温度が上昇するにつれて、シート抵抗が下がる。ここで、同じアニール温度の場合、水素雰囲気中でアニールを行った場合に比べて、窒素雰囲気中でアニールを行った場合のほうが、シート抵抗の低下が小さい。例えば、アニール温度を1200[℃]とすると、窒素雰囲気中でシート抵は7[kΩ/□]程度になる。   Also in the case of a nitrogen atmosphere (indicated by-in the figure), the sheet resistance decreases as the annealing temperature increases, as in the hydrogen atmosphere. Here, when the annealing temperature is the same, the sheet resistance decreases less when the annealing is performed in a nitrogen atmosphere than when the annealing is performed in a hydrogen atmosphere. For example, when the annealing temperature is 1200 [° C.], the sheet resistance is about 7 [kΩ / □] in a nitrogen atmosphere.

(第1実施形態)
図2を参照して、第1実施形態の半導体装置の製造方法について説明する。図2は、半導体装置の製造方法を説明するための図であり、横軸に時刻tを取って示し、縦軸に基板温度[℃]を取って示している。
(First embodiment)
With reference to FIG. 2, the manufacturing method of the semiconductor device of 1st Embodiment is demonstrated. FIG. 2 is a diagram for explaining a method of manufacturing a semiconductor device. The horizontal axis indicates time t, and the vertical axis indicates substrate temperature [° C.].

ここでは、成長基板として、FZ法により製造された、(111)面を主面とするn型Si基板であって、抵抗率ρが、6[kΩ・cm]以上のSi基板を用いる。   Here, an n-type Si substrate having a (111) plane as a main surface and manufactured by the FZ method and having a resistivity ρ of 6 [kΩ · cm] or more is used as the growth substrate.

先ず、Si基板に形成された自然酸化膜を除去するために、Si基板を12.5%の希フッ酸溶液に10分間侵漬した後、20分間純水で水洗する。   First, in order to remove the natural oxide film formed on the Si substrate, the Si substrate is immersed in a 12.5% dilute hydrofluoric acid solution for 10 minutes and then washed with pure water for 20 minutes.

次に、成長装置としてMOCVD装置内に、洗浄後のSi基板を導入する。   Next, the cleaned Si substrate is introduced into the MOCVD apparatus as a growth apparatus.

次に、成長装置内でSi基板の表面をクリーニングする。このSi基板の表面のクリーニングは、水素雰囲気中において、900[℃]以上、好ましくは1000[℃]の基板温度で行われる。以下の説明において、クリーニング時の基板温度をクリーニング温度と称することもある。   Next, the surface of the Si substrate is cleaned in the growth apparatus. The cleaning of the surface of the Si substrate is performed in a hydrogen atmosphere at a substrate temperature of 900 [° C.] or higher, preferably 1000 [° C.]. In the following description, the substrate temperature at the time of cleaning may be referred to as a cleaning temperature.

Si基板の表面をクリーニングするにあたり、先ず、成長装置内を常圧(NP)の水素雰囲気(H)とした後、時刻t0からt1まで5分間かけてクリーニング温度まで昇温する。その後、時刻t1からt2まで10分間、クリーニング温度を保持して、Si基板の表面のクリーニングを行う。 In cleaning the surface of the Si substrate, first, the inside of the growth apparatus is set to a hydrogen atmosphere (H 2 ) at normal pressure (NP), and then the temperature is raised to the cleaning temperature over 5 minutes from time t0 to t1. Thereafter, the cleaning temperature is maintained for 10 minutes from time t1 to t2, and the surface of the Si substrate is cleaned.

次に、成長室内の雰囲気を水素雰囲気(H)から窒素雰囲気(N)に置換する。通常のMOCVD装置では、雰囲気の置換に要する時間は数秒程度であるが、ここでは、MOCVD装置に導入するガスを水素ガスから窒素ガスに切り替えた後、時刻t2からt3まで1分間待機する。また、ここでは、窒素ガスを使用して、窒素雰囲気としているが、1000〜1200[℃]で化学的に不活性であれば良く、アルゴンガスなどの希ガスを用いて不活性ガス雰囲気としても良い。 Next, the atmosphere in the growth chamber is replaced with a nitrogen atmosphere (N 2 ) from a hydrogen atmosphere (H 2 ). In a normal MOCVD apparatus, the time required to replace the atmosphere is about several seconds. Here, after the gas introduced into the MOCVD apparatus is switched from hydrogen gas to nitrogen gas, the apparatus waits for one minute from time t2 to t3. Here, nitrogen gas is used to form a nitrogen atmosphere. However, it may be chemically inert at 1000 to 1200 [° C.], and an inert gas atmosphere may be formed using a rare gas such as argon gas. good.

次に、時刻t3において、成長室内を、6.7×10〜2.7×10[Pa](50〜200[Torr])の範囲内の圧力、好ましくは、1.3×10[Pa](100[Torr])まで減圧する。 Next, at time t3, the pressure in the growth chamber is in the range of 6.7 × 10 3 to 2.7 × 10 4 [Pa] (50 to 200 [Torr]), preferably 1.3 × 10 4. The pressure is reduced to [Pa] (100 [Torr]).

次に、基板温度を成長温度まで昇温する。この成長温度は、Si基板上に、バッファ層としてのAlN層、チャネル層としてのGaN層、及び、バリア層としてのAlGaN層を順にエピタキシャル成長させる際の基板温度である。成長温度は、従来1200[℃]程度としているが、ここでは、成長温度を1100[℃]とする。クリーニング温度から成長温度までの昇温は、時刻t3からt4まで3分間かけて行われる。   Next, the substrate temperature is raised to the growth temperature. This growth temperature is the substrate temperature when an AlN layer as a buffer layer, a GaN layer as a channel layer, and an AlGaN layer as a barrier layer are epitaxially grown in this order on a Si substrate. The growth temperature is conventionally about 1200 [° C.], but here the growth temperature is 1100 [° C.]. The temperature rise from the cleaning temperature to the growth temperature is performed over 3 minutes from time t3 to t4.

次に、成長装置内に原料ガスを導入して、Si基板上にMOCVD法によりAlN層を形成する。AlN層を形成するための原料ガスとして、有機金属としてトリメチルアルミニウム(TMA)を例えば5[μmol/min]の流量で導入するとともに、アンモニア(NH)を例えば5[SLM(Standard l/min)]の流量で導入する。また、このとき、TMA及びアンモニアとともに、キャリアガスを、例えば14[SLM]の流量で導入する。 Next, a source gas is introduced into the growth apparatus, and an AlN layer is formed on the Si substrate by MOCVD. As a source gas for forming the AlN layer, trimethylaluminum (TMA) as an organic metal is introduced at a flow rate of, for example, 5 [μmol / min], and ammonia (NH 3 ) is, for example, 5 [SLM (Standard l / min). ] At a flow rate of At this time, together with TMA and ammonia, a carrier gas is introduced at a flow rate of, for example, 14 [SLM].

ここで、減圧及び昇温の工程において、成長室内は窒素雰囲気となっているので、キャリアガスをそのまま窒素ガスとすることができる。ただし、キャリアガスとして窒素ガスを用いると、キャリアガスを水素ガスとした場合に比べて、AlN層の成長速度が1/10程度になる。このため、原料ガスの導入の際には、キャリアガスを水素ガスに切換えるのが良い。このキャリアガスの窒素ガスから水素ガスへの切換えは、原料ガスの導入と同時、あるいは、原料ガスの導入開始後に行う。   Here, since the growth chamber has a nitrogen atmosphere in the depressurization and temperature raising steps, the carrier gas can be used as it is. However, when nitrogen gas is used as the carrier gas, the growth rate of the AlN layer is about 1/10 compared to when the carrier gas is hydrogen gas. For this reason, when introducing the source gas, it is preferable to switch the carrier gas to hydrogen gas. The carrier gas is switched from nitrogen gas to hydrogen gas simultaneously with the introduction of the source gas or after the start of the introduction of the source gas.

ここでは、バッファ層をAlN層とする例について説明したが、この例に限定されない。バッファ層上に、良好なGaN結晶が形成できれば良く、バッファ層としてAlGaN等の窒化物半導体層を形成しても良い。   Although the example in which the buffer layer is an AlN layer has been described here, the present invention is not limited to this example. It is sufficient if a good GaN crystal can be formed on the buffer layer, and a nitride semiconductor layer such as AlGaN may be formed as the buffer layer.

バッファ層を形成した後、チャネル層としてGaN層及びバリア層としてAlGaN層を順に形成する。ここで、GaN層を形成する場合、TMAに替えて、有機金属としてトリメチルガリウム(TMG)を導入すればよい。また、AlGaN層を形成する場合は、有機金属として、TMA及びTMGを導入すれば良い。   After forming the buffer layer, a GaN layer as a channel layer and an AlGaN layer as a barrier layer are sequentially formed. Here, when the GaN layer is formed, trimethylgallium (TMG) may be introduced as an organic metal instead of TMA. Moreover, when forming an AlGaN layer, TMA and TMG may be introduced as organic metals.

バッファ層、チャネル層及びバリア層の成長後は、アンモニアを導入したまま、キャリアガスを水素から窒素に切り替え、時刻t5からt6まで15分程度の時間をかけて200℃まで温度を下げる。ここで、400℃まで降温されたとき、アンモニアの供給を停止する。   After the growth of the buffer layer, channel layer, and barrier layer, the carrier gas is switched from hydrogen to nitrogen while introducing ammonia, and the temperature is lowered to 200 ° C. over a period of about 15 minutes from time t5 to t6. Here, when the temperature is lowered to 400 ° C., the supply of ammonia is stopped.

その後、チャネル層としてのGaN層上に、バリア層としてのAlGaN層が形成された、AlGaN/GaNヘテロ構造に対して、通常のトランジスタ製造プロセスにより、デバイスを作成すれば良い。以下、トランジスタ製造プロセスを簡単に説明する。   Thereafter, a device may be produced by an ordinary transistor manufacturing process for an AlGaN / GaN heterostructure in which an AlGaN layer as a barrier layer is formed on a GaN layer as a channel layer. The transistor manufacturing process will be briefly described below.

AlGaN/GaNヘテロ構造上に、マスク材料であるシリコン酸化膜(SiO膜)を例えばプラズマCVD法で形成した後、SiO膜上に、フォトリソグラフィによりレジストパターンを形成する。このレジストパターンをマスクとして用いたウェットエッチングを行い、SiO膜をパターニングする。次に、パターニングされたSiO膜をマスクとして、アルゴン等によるイオン注入により素子分離を行う。 A silicon oxide film (SiO 2 film) as a mask material is formed on the AlGaN / GaN heterostructure by, for example, a plasma CVD method, and then a resist pattern is formed on the SiO 2 film by photolithography. Wet etching is performed using this resist pattern as a mask to pattern the SiO 2 film. Next, element isolation is performed by ion implantation with argon or the like using the patterned SiO 2 film as a mask.

次に、フォトリソグラフィにより、ソース電極及びドレイン電極を形成する領域に開孔を有するレジストパターンを形成する。その後、Tl/Alを蒸着した後リフトオフを行う。その後、600[℃]で熱処理を施し、オーミック特性の電極とする。   Next, a resist pattern having openings in regions where source and drain electrodes are to be formed is formed by photolithography. Thereafter, after Tl / Al is deposited, lift-off is performed. Thereafter, heat treatment is performed at 600 [° C.] to obtain an electrode having ohmic characteristics.

次に、フォトリソグラフィにより、ゲート電極を形成する領域に開孔を有するレジストパターンを形成する。その後、Ni/Auを蒸着した後、リフトオフを行い、さらに400[℃]の熱処理を施して、ゲート電極を得る。   Next, a resist pattern having an opening in a region where a gate electrode is to be formed is formed by photolithography. Then, after depositing Ni / Au, lift-off is performed, and further a heat treatment of 400 [° C.] is performed to obtain a gate electrode.

図3を参照して、成長温度までの昇温の際の雰囲気と、シート抵抗の関係について説明する。図3は、シート抵抗のキャリアガス依存性を示す図である。図3では、横軸に成長温度[℃]を取って示し、縦軸に、シート抵抗[Ω/□]を取って示している。   With reference to FIG. 3, the relationship between the atmosphere at the time of raising the temperature to the growth temperature and the sheet resistance will be described. FIG. 3 is a diagram showing the carrier gas dependence of the sheet resistance. In FIG. 3, the horizontal axis indicates the growth temperature [° C.], and the vertical axis indicates the sheet resistance [Ω / □].

成長温度を1100[℃]として、水素雰囲気で成長温度まで昇温した場合、シート抵抗が9[kΩ/□]以下になる。これに対し、第1実施形態で示すように、同じく成長温度を1100[℃]として、窒素雰囲気で成長温度まで昇温させると、シート抵抗は18[kΩ/□]となる。この値は、水素雰囲気で昇温した場合に比べて、2倍以上大きい。   When the growth temperature is 1100 [° C.] and the temperature is raised to the growth temperature in a hydrogen atmosphere, the sheet resistance is 9 [kΩ / □] or less. On the other hand, as shown in the first embodiment, when the growth temperature is similarly set to 1100 [° C.] and the temperature is raised to the growth temperature in a nitrogen atmosphere, the sheet resistance becomes 18 [kΩ / □]. This value is more than twice as large as when the temperature is raised in a hydrogen atmosphere.

また、シート抵抗が10[kΩ/□]よりも大きくなると、遮断周波数が11[GHz]となり、2〜4[GHz]のS帯のパワーアンプに用いるのに充分である。   Further, when the sheet resistance is larger than 10 [kΩ / □], the cutoff frequency is 11 [GHz], which is sufficient for use in an S-band power amplifier of 2 to 4 [GHz].

図4に、成長温度が1100[℃]の窒素雰囲気と、1200[℃]の水素雰囲気中で、高抵抗Si基板上にAlN層を成長したときの、バックサイドSIMS分析結果を示す。図4では、横軸にAlN層表面からの深さ[μm]を取って示し、縦軸に、Ga濃度[atoms/cm]を取って示している。ここで、バックサイドSIMSは、基板裏面からスパッタしながら二次イオン質量分析(Secondary Ion−microprobe Mass Spectrometry)を行う、成分分析方法をいう。バックサイドSIMSを用いると、表面からスパッタを行った場合のノックオン効果をなくすことができる。 FIG. 4 shows the results of backside SIMS analysis when an AlN layer is grown on a high-resistance Si substrate in a nitrogen atmosphere with a growth temperature of 1100 [° C.] and a hydrogen atmosphere with 1200 [° C.]. In FIG. 4, the horizontal axis indicates the depth [μm] from the surface of the AlN layer, and the vertical axis indicates the Ga concentration [atoms / cm 3 ]. Here, the backside SIMS is a component analysis method in which secondary ion mass spectrometry is performed while sputtering from the back surface of the substrate. When backside SIMS is used, the knock-on effect when sputtering is performed from the surface can be eliminated.

水素雰囲気、成長温度1200[℃]の条件でAlN層を成長させた場合(図4中、Iで示す。)、Si基板のAlN層との界面付近で、Gaの濃度が1×1016[atoms/cm]以上であり、深さ0.7[μm]付近まで、1×1015[atoms/cm]以上となっている。 When an AlN layer is grown under conditions of a hydrogen atmosphere and a growth temperature of 1200 [° C.] (indicated by I in FIG. 4), the Ga concentration is 1 × 10 16 [in the vicinity of the interface between the Si substrate and the AlN layer. atoms / cm 3 ] or more, and 1 × 10 15 [atoms / cm 3 ] or more up to a depth of about 0.7 [μm].

一方、窒素雰囲気、成長温度1100[℃]の条件でAlN層を成長させた場合(図4中、IIで示す。)、Si基板のAlN層との界面付近では、Gaの濃度が1×1016[atoms/cm]以上であるが、深さ0.3[μm]以上では、ほぼ観測限界以下となっており、Gaの濃度が低く、すなわち、Gaの拡散が抑制されることが示されている。 On the other hand, when the AlN layer is grown under conditions of a nitrogen atmosphere and a growth temperature of 1100 [° C.] (indicated by II in FIG. 4), the Ga concentration is 1 × 10 5 near the interface with the AlN layer of the Si substrate. 16 [atoms / cm 3 ] or more, but at a depth of 0.3 [μm] or more, it is almost below the observation limit, indicating that the Ga concentration is low, that is, Ga diffusion is suppressed. Has been.

(第2実施形態)
図5を参照して、第2実施形態の半導体装置の製造方法について説明する。図5は、半導体装置の製造方法を説明するための図であり、横軸に時刻tを取って示し、縦軸に基板温度[℃]を取って示している。
(Second Embodiment)
With reference to FIG. 5, the manufacturing method of the semiconductor device of 2nd Embodiment is demonstrated. FIG. 5 is a diagram for explaining a method for manufacturing a semiconductor device, where the horizontal axis indicates time t and the vertical axis indicates substrate temperature [° C.].

ここでは、成長基板として、FZ法により製造された、(111)面を主面とするn型Si基板であって、抵抗率ρが、6[kΩ・cm]以上のSi基板を用いる。   Here, an n-type Si substrate having a (111) plane as a main surface and manufactured by the FZ method and having a resistivity ρ of 6 [kΩ · cm] or more is used as the growth substrate.

成長装置内で、クリーニングを完了する(時刻t2)までの工程は、第1実施形態と同様なので、ここでは説明を省略する。   Since the process until the cleaning is completed (time t2) in the growth apparatus is the same as that in the first embodiment, the description thereof is omitted here.

クリーニングを行った後、時刻t2において、成長装置内を6.7×10〜2.7×10[Pa](50〜200[Torr])の範囲内の圧力、好ましくは、1.3×10[Pa](100[Torr])まで減圧する。第2実施形態では、減圧の際の成長室内を水素雰囲気としている。 After cleaning, the pressure in the growth apparatus is within a range of 6.7 × 10 3 to 2.7 × 10 4 [Pa] (50 to 200 [Torr]), preferably 1.3 at time t2. The pressure is reduced to 10 4 [Pa] (100 [Torr]). In the second embodiment, a hydrogen atmosphere is used in the growth chamber during decompression.

次に、基板温度を1000[℃]に保持した状態で、原料ガスを導入する。すなわち、成長温度を1000[℃]とする。成長温度は、通常、最適温度として1200[℃]としているが、ここでは、成長温度を1000[℃]とする。   Next, the source gas is introduced in a state where the substrate temperature is maintained at 1000 [° C.]. That is, the growth temperature is set to 1000 [° C.]. The growth temperature is usually 1200 [° C.] as the optimum temperature, but here the growth temperature is 1000 [° C.].

原料ガスの流量は、第1実施形態と同様で、TMAを例えば5[μmol/min]の流量で導入するとともに、アンモニア(NH)を例えば5[SLM]の流量で導入する。また、このとき、TMA及びアンモニアとともに、キャリアガスを、例えば14[SLM]の流量で導入する。ここで、成長室内は、水素雰囲気なので、キャリアガスとして、そのまま水素ガスを用いる。 The flow rate of the source gas is the same as that in the first embodiment, and TMA is introduced at a flow rate of, for example, 5 [μmol / min], and ammonia (NH 3 ) is introduced at a flow rate of, for example, 5 [SLM]. At this time, together with TMA and ammonia, a carrier gas is introduced at a flow rate of, for example, 14 [SLM]. Here, since the growth chamber has a hydrogen atmosphere, hydrogen gas is used as it is as a carrier gas.

ここでは、バッファ層をAlN層とする例について説明したが、この例に限定されない。バッファ層上に、良好なGaN結晶が形成できれば良く、バッファ層としてAlGaN等の窒化物半導体層を形成しても良い。   Although the example in which the buffer layer is an AlN layer has been described here, the present invention is not limited to this example. It is sufficient if a good GaN crystal can be formed on the buffer layer, and a nitride semiconductor layer such as AlGaN may be formed as the buffer layer.

バッファ層を形成したのち、チャネル層としてGaN層及びバリア層としてAlGaN層を順に形成する。ここで、GaN層を形成する場合、TMAに替えて、有機金属としてトリメチルガリウム(TMG)を導入すればよい。また、AlGaN層を形成する場合は、有機金属として、TMA及びTMGを導入すれば良い。   After forming the buffer layer, a GaN layer as a channel layer and an AlGaN layer as a barrier layer are sequentially formed. Here, when the GaN layer is formed, trimethylgallium (TMG) may be introduced as an organic metal instead of TMA. Moreover, when forming an AlGaN layer, TMA and TMG may be introduced as organic metals.

バッファ層、チャネル層及びバリア層の成長後は、アンモニアを導入したまま、キャリアガスを水素から窒素に切り替え、時刻t5からt6まで15分程度の時間をかけて200℃まで温度を下げる。ここで、400℃まで降温されたとき、アンモニアの供給を停止する。   After the growth of the buffer layer, channel layer, and barrier layer, the carrier gas is switched from hydrogen to nitrogen while introducing ammonia, and the temperature is lowered to 200 ° C. over a period of about 15 minutes from time t5 to t6. Here, when the temperature is lowered to 400 ° C., the supply of ammonia is stopped.

その後、チャネル層としてのGaN層上に、バリア層としてのAlGaN層が形成された、AlGaN/GaNヘテロ構造に対して、第1実施形態と同様に通常のトランジスタ製造プロセスにより、デバイスを作成すれば良い。   After that, if an AlGaN / GaN heterostructure in which an AlGaN layer as a barrier layer is formed on a GaN layer as a channel layer, a device is created by a normal transistor manufacturing process as in the first embodiment. good.

図6を参照して、成長温度と、シート抵抗の関係について説明する。図6は、シート抵抗の成長温度依存性を示す図である。図6では、横軸に成長温度[℃]を取って示し、縦軸に、シート抵抗[Ω/□]を取って示している。   The relationship between the growth temperature and the sheet resistance will be described with reference to FIG. FIG. 6 is a diagram illustrating the growth temperature dependence of the sheet resistance. In FIG. 6, the horizontal axis indicates the growth temperature [° C.], and the vertical axis indicates the sheet resistance [Ω / □].

水素雰囲気で、成長温度を1200[℃]とすると、シート抵抗が2.4[kΩ/□]程度まで減少する。成長温度が低くなるにつれて、シート抵抗は大きくなる。成長温度が1000[℃]のときは、シート抵抗が20[kΩ/□]であり、成長温度が1200[℃]のときに比べて約8倍の抵抗値となる。   When the growth temperature is 1200 [° C.] in a hydrogen atmosphere, the sheet resistance decreases to about 2.4 [kΩ / □]. As the growth temperature decreases, the sheet resistance increases. When the growth temperature is 1000 [° C.], the sheet resistance is 20 [kΩ / □], and the resistance value is about eight times that when the growth temperature is 1200 [° C.].

図7に、水素雰囲気中で、成長温度Tsを1000[℃]としたときと、1200[℃]としたときについて、高抵抗Si基板上にAlN層を成長したときの、バックサイドSIMS分析結果を示す。図7では、横軸にAlN層表面からの深さ[μm]を取って示し、縦軸に、Ga濃度[atoms/cm]を取って示している。 FIG. 7 shows backside SIMS analysis results when an AlN layer is grown on a high-resistance Si substrate when the growth temperature Ts is 1000 [° C.] and 1200 [° C.] in a hydrogen atmosphere. Indicates. In FIG. 7, the horizontal axis represents the depth [μm] from the AlN layer surface, and the vertical axis represents the Ga concentration [atoms / cm 3 ].

水素雰囲気、成長温度1200[℃]の条件でAlN層を成長させた場合(図7中、Iで示す。)、Si基板のAlN層との界面付近で、Gaの濃度が1×1016[atoms/cm]以上であり、深さ0.7[μm]付近まで、1×1015[atoms/cm]以上となっている。 When an AlN layer is grown under conditions of a hydrogen atmosphere and a growth temperature of 1200 [° C.] (indicated by I in FIG. 7), the Ga concentration is 1 × 10 16 [in the vicinity of the interface between the Si substrate and the AlN layer. atoms / cm 3 ] or more, and 1 × 10 15 [atoms / cm 3 ] or more up to a depth of about 0.7 [μm].

一方、成長温度1000[℃]の条件でAlN層を成長させた場合(図7中、IIで示す)、Si基板のAlN層との界面付近では、Gaが観測されるものの、それ以外の領域ではほぼ観測限界以下であり、Gaの拡散が抑制されることが示されている。   On the other hand, when an AlN layer is grown under the condition of a growth temperature of 1000 [° C.] (indicated by II in FIG. 7), Ga is observed near the interface of the Si substrate with the AlN layer, but other regions. Shows that it is almost below the observation limit and that Ga diffusion is suppressed.

以上説明したように、この発明の半導体装置の製造方法によれば、安価で基板サイズの大きなものが入手可能なSi基板を成長基板として用いた場合に、Si基板の抵抗値を高くできる。このことから、寄生容量の低減ができるとともに、遮断周波数特性の劣化を防ぐことができる。   As described above, according to the method for manufacturing a semiconductor device of the present invention, when a Si substrate that is available at low cost and has a large substrate size is used as a growth substrate, the resistance value of the Si substrate can be increased. As a result, the parasitic capacitance can be reduced and the deterioration of the cutoff frequency characteristic can be prevented.

上述した各実施形態では、高電子移動度トランジスタ(HEMT)について説明したが、本発明は、これに限定されるものではない。本発明の半導体装置の製造方法は、通常の、ショットキーゲート型FETであるMESFET(MEtal Semiconductor Field Effect Transistor)や、ゲート領域にpn接合を有する接合型トランジスタ(JFET:Junction Field Effect Transistor)にも適用可能である。   In each of the above-described embodiments, the high electron mobility transistor (HEMT) has been described, but the present invention is not limited to this. The semiconductor device manufacturing method of the present invention is applied to a MESFET (Metal Semiconductor Field Effect Transistor), which is a normal Schottky gate type FET, and a junction type transistor (JFET) having a pn junction in the gate region. Applicable.

また、本発明の半導体装置の製造方法は、青色発光ダイオード(LED)やレーザーダイオード(LD)など光デバイスの製造にも適用できる。光デバイスは、裏面の基板に電極を形成すると表面から光を取り出す面積が増えるため、低抵抗のSi基板が用いられる。この場合、GaNをn型にするため、Si基板もn型とする。Siと半導体層との界面に形成されるp型の低抵抗層は、LEDなどの閾値電圧を高くするため、本発明によるp型層の生成を抑制する方法は有効である。   The method for manufacturing a semiconductor device of the present invention can also be applied to the manufacture of an optical device such as a blue light emitting diode (LED) or a laser diode (LD). In the optical device, when an electrode is formed on the back substrate, an area for extracting light from the front surface is increased. Therefore, a low-resistance Si substrate is used. In this case, since the GaN is n-type, the Si substrate is also n-type. Since the p-type low resistance layer formed at the interface between Si and the semiconductor layer increases the threshold voltage of an LED or the like, the method for suppressing the generation of the p-type layer according to the present invention is effective.

シート抵抗のアニール温度依存性を示す図である。It is a figure which shows the annealing temperature dependence of sheet resistance. 第1実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of 1st Embodiment. シート抵抗のキャリアガス依存性を示す図である。It is a figure which shows the carrier gas dependence of sheet resistance. バックサイドSIMS分析結果を示す図(1)である。It is a figure (1) which shows a backside SIMS analysis result. 第2実施形態の半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device of 2nd Embodiment. シート抵抗の成長温度依存性を示す図である。It is a figure which shows the growth temperature dependence of sheet resistance. バックサイドSIMS分析結果を示す図(2)である。It is a figure (2) which shows a backside SIMS analysis result.

Claims (7)

成長装置内に、FZ法で形成され抵抗率が[6kΩ・cm]以上のシリコン基板を導入する工程と、
前記成長装置内で前記シリコン基板を水素雰囲気中で、900[℃]〜1000[℃]の範囲の温度でクリーニングする工程と、
前記成長装置内を不活性ガス雰囲気にする工程と、
前記成長装置内を減圧する工程と、
前記シリコン基板の温度を成長温度である1100[℃]まで昇温する工程と、
前記成長装置内に原料ガスを導入して、前記シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する工程と
この順に行うことを特徴とする半導体装置の製造方法。
Introducing a silicon substrate formed by the FZ method and having a resistivity of [6 kΩ · cm] or more into the growth apparatus;
Cleaning the silicon substrate in a hydrogen atmosphere in the growth apparatus at a temperature in the range of 900 [° C.] to 1000 [° C.] ;
Making the inside of the growth apparatus an inert gas atmosphere;
Depressurizing the inside of the growth apparatus;
Raising the temperature of the silicon substrate to a growth temperature of 1100 [° C.] ;
A method of manufacturing a semiconductor device, wherein a step of introducing a source gas into the growth apparatus and forming an aluminum nitride layer as a buffer layer on the silicon substrate by metal organic vapor phase epitaxy is performed in this order .
前記不活性ガス雰囲気を窒素雰囲気とする
ことを特徴とする請求項1に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 1, wherein the inert gas atmosphere is a nitrogen atmosphere.
前記成長装置内を減圧する工程では、
前記成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とする
ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
In the step of reducing the pressure in the growth apparatus,
3. The method for manufacturing a semiconductor device according to claim 1, wherein the inside of the growth apparatus is set to a pressure in a range of 6.7 × 10 3 to 2.7 × 10 4 [Pa].
前記クリーニングを行う工程での、前記シリコン基板の温度を1000[℃]とすることを特徴とする請求項1又は2に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1 or 2, characterized that you in the step of performing the cleaning, the temperature of the silicon substrate and 1000 [° C.]. 成長装置内に、FZ法で形成され抵抗率が[6kΩ・cm]以上のシリコン基板を導入する工程と、
前記成長装置内で前記シリコン基板を水素雰囲気中で、900[℃]〜1000[℃]の範囲の温度でクリーニングする工程と、
前記成長装置内を減圧する工程と、
前記成長装置内に原料ガスを導入して、前記シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を、前記シリコン基板の温度を1000[℃]で形成する工程と
この順に行うことを特徴とする半導体装置の製造方法。
Introducing a silicon substrate formed by the FZ method and having a resistivity of [6 kΩ · cm] or more into the growth apparatus;
Cleaning the silicon substrate in a hydrogen atmosphere in the growth apparatus at a temperature in the range of 900 [° C.] to 1000 [° C.] ;
Depressurizing the inside of the growth apparatus;
A step of introducing a source gas into the growth apparatus and forming an aluminum nitride layer as a buffer layer on the silicon substrate by a metal organic chemical vapor deposition method at a temperature of 1000 [° C.] in this order. A method for manufacturing a semiconductor device, comprising:
前記成長装置内を減圧する工程では、
前記成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とする
ことを特徴とする請求項5に記載の半導体装置の製造方法。
In the step of reducing the pressure in the growth apparatus,
The method for manufacturing a semiconductor device according to claim 5, wherein the inside of the growth apparatus is set to a pressure in a range of 6.7 × 10 3 to 2.7 × 10 4 [Pa].
前記クリーニングを行う工程において、前シリコン基板の温度を1000[℃]とすることを特徴とする請求項5又は6に記載の半導体装置の製造方法。 In the step of performing the cleaning method of manufacturing a semiconductor device according to claim 5 or 6, characterized in that the temperature of the pre-Symbol silicon substrate and 1000 [° C.].
JP2008075387A 2008-03-24 2008-03-24 Manufacturing method of semiconductor device Expired - Fee Related JP4822457B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008075387A JP4822457B2 (en) 2008-03-24 2008-03-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008075387A JP4822457B2 (en) 2008-03-24 2008-03-24 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2009231550A JP2009231550A (en) 2009-10-08
JP4822457B2 true JP4822457B2 (en) 2011-11-24

Family

ID=41246619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075387A Expired - Fee Related JP4822457B2 (en) 2008-03-24 2008-03-24 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4822457B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367434B2 (en) * 2009-03-31 2013-12-11 住友電工デバイス・イノベーション株式会社 Manufacturing method of semiconductor device
JP5636183B2 (en) * 2009-11-11 2014-12-03 コバレントマテリアル株式会社 Compound semiconductor substrate
JP5668339B2 (en) * 2010-06-30 2015-02-12 住友電気工業株式会社 Manufacturing method of semiconductor device
CN103460359A (en) * 2011-04-05 2013-12-18 住友电气工业株式会社 Method for manufacturing nitride electronic devices
EP2832900B8 (en) 2012-03-28 2019-09-11 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminated substrate of silicon single crystal and group iii nitride single crystal with off angle
JP2020098839A (en) * 2018-12-17 2020-06-25 信越半導体株式会社 Manufacturing method of nitride semiconductor wafer and nitride semiconductor wafer
JP2023019611A (en) * 2021-07-29 2023-02-09 信越半導体株式会社 Substrate for semiconductor device and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (en) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ Semiconductor structure, semiconductor element comprising the same and crystal growth method
JP2001335502A (en) * 2000-05-31 2001-12-04 Pola Chem Ind Inc Elongation inhibitor of dendrite of melanocyte and cosmetic comprising the same
JP2009007205A (en) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Method for manufacturing substrate product

Also Published As

Publication number Publication date
JP2009231550A (en) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5095253B2 (en) Semiconductor epitaxial substrate, compound semiconductor device, and manufacturing method thereof
JP5406452B2 (en) Nitride-based transistors and cap and / or inert layers of transistor structures and methods for their manufacture
JP4822457B2 (en) Manufacturing method of semiconductor device
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
JP5266679B2 (en) Group III nitride electronic devices
JP2007165431A (en) Field effect transistor, and method of fabrication same
JP2016207748A (en) Method of manufacturing semiconductor device, and semiconductor device
JP6279296B2 (en) Method of manufacturing enhancement mode heterojunction transistor
JP2006253224A (en) Semiconductor device and its manufacturing method
JP2016058693A (en) Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device
JP5465295B2 (en) Compound semiconductor device and manufacturing method thereof
JP2011023677A (en) Compound semiconductor epitaxial wafer, and method of manufacturing the same
JPH09330916A (en) Method for etching nitride compound semiconductor and manufacture of semiconductor device
JP5248743B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013069772A (en) Semiconductor device and semiconductor device manufacturing method
JP6305137B2 (en) Nitride semiconductor laminate and semiconductor device
JP2012243792A (en) GaN THIN FILM BONDED SUBSTRATE AND METHOD OF MANUFACTURING THE SAME, AND GaN-BASED HIGH ELECTRON MOBILITY TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
US20140038329A1 (en) Epitaxial growth on thin lamina
JP2005032823A (en) Method for manufacturing epitaxial wafer for field-effect transistor
JP5262201B2 (en) Manufacturing method of semiconductor device
US20130171811A1 (en) Method for manufacturing compound semiconductor
CN109300974B (en) Nonpolar InAlN/GaN high electron mobility transistor and preparation method thereof
JP2014090065A (en) Nitride-based semiconductor epitaxial wafer and nitride-based field-effect transistor
JP2016219590A (en) Semiconductor substrate manufacturing method and semiconductor device manufacturing method
JP2015185809A (en) Method for manufacturing semiconductor substrate, and semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110902

R150 Certificate of patent or registration of utility model

Ref document number: 4822457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees