JP2011518364A - 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 - Google Patents
電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 Download PDFInfo
- Publication number
- JP2011518364A JP2011518364A JP2010549185A JP2010549185A JP2011518364A JP 2011518364 A JP2011518364 A JP 2011518364A JP 2010549185 A JP2010549185 A JP 2010549185A JP 2010549185 A JP2010549185 A JP 2010549185A JP 2011518364 A JP2011518364 A JP 2011518364A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- period
- low
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
第1の電圧に関連する第1の周波数を回路の少なくとも1つの動作パラメータに応じて決定する手段と、
制約条件を定義する情報を受け取る手段と、
第1の期間については第1の周波数で、および第2の期間については第2の電圧に関連する第2の周波数で、回路の動作が前記制約条件を満たすような第1の期間および第2の期間を決定する手段と、
第1の期間については第1の電圧および第1の周波数を、第2の期間については第2の電圧および第2の周波数を回路に印加することができる印加手段とを含むことを特徴とする。
第1の電圧に等しい値から第2の電圧に等しい値まで可変の電圧を電子回路に印加する手段と、
可変電圧が第2の電圧に到達したときに、第2の電圧を電子回路に印加することを選択する手段とを含む。
第2の電圧が印加されたときに、可変電圧を電子回路に印加する手段と、
可変電圧が印加されたときに、第2の電圧の印加をなくす手段と、
第2の電圧に等しい値から第1の電圧に等しい値まで可変電圧に指令する手段とを含むことがある。
制約条件を定義する情報を受け取る手段と、
第1のクロックサイクル数中に第1の電圧に関連する第1の周波数で、および第2のクロックサイクル数中に第2の電圧に関連する第2の周波数で、回路動作が前記制約条件を満たすように、第1のクロックサイクル数および第2のクロックサイクル数を決定する手段と、
第1のクロックサイクル数中に第1の電圧および第1の周波数を、ならびに第2のクロックサイクル数中に第2の電圧および第2の周波数を、回路に印加することができる印加手段とを含むことを特徴とする。
第1の電圧に関連する第1の周波数を回路の少なくとも1つの動作パラメータに応じて決定するステップと、
制約条件を定義する情報を受け取るステップと、
第1の期間中に第1の周波数で、および第2の期間中に第2の電圧に関連する第2の周波数で、回路の動作が前記制約条件を満たすように、第1の期間および第2の期間を決定するステップと、
第1の期間中に第1の電圧および第1の周波数を、ならびに第2の期間中に第2の電圧および第2の周波数を回路に印加するステップとを含むことを特徴とする。
動作パラメータを周期的に測定するステップと、
測定されたパラメータに応じて第1の周波数を周期的に決定するステップとがさらに想定され得る。
Claims (20)
- 電子回路(10、110、210)に電力を供給するための、少なくとも第1の電圧(Vhigh)、または第1の電圧と異なる第2の電圧(Vlow)を電子回路に印加することができる装置であって、
第1の電圧(Vhigh)に関連する第1の周波数(Fhigh、Fpractical_high)を回路の少なくとも1つの動作パラメータに応じて決定する手段(12、112、212)と、
制約条件(C、Ftarget、Ttarget)を定義する情報を受け取る手段(22、122、222)と、
第1の期間については第1の周波数(Fhigh、Fmax_estim_high)で、第2の期間については第2の電圧(Vlow)に関連する第2の周波数(Flow、Fmax_estim_low)で、回路の動作が前記制約条件(C、Ftarget、Ttarget)を満たすようになる第1の期間および第2の期間を決定する手段(22、122、222)と、
第1の期間については第1の電圧(Vhigh)および第1の周波数(Fhigh、Fmax_estim_high)を、第2の期間については第2の電圧(Vlow)および第2の周波数(Flow、Fmax_estim_low)を、回路(10、110、210)に印加することができる印加手段(24、20、14、124、120、114、224、220、214)とを含むことを特徴とする、電力を供給するための装置。 - 第1の周波数(Fhigh、Fpractical_high)を決定する手段(12、112、212)が、第2の周波数を回路の少なくとも1つの動作パラメータに応じて決定することができる、請求項1に記載の電力供給装置。
- 電子回路(10、110、120)で前記パラメータを測定する手段(30、31、32、130、131、230、231、232)を含む、請求項2に記載の電力供給装置。
- 情報がターゲット周波数(Ftarget)であり、決定手段(122)は、回路がターゲット周波数(Ftarget)よりも高い平均実効周波数で動作するように、第1の期間および第2の期間を決定するように適合される、請求項1から3のいずれか一項に記載の電力供給装置。
- 印加手段が、第1の電圧(Vhigh)および第1の周波数(Fhigh、Fmax_estim_high)の印加、ならびに第2の電圧(Vlow)および第2の周波数(Flow、Fmax_estim_low)の印加の連続からなる周期を周期的に実行することができる、請求項1から4のいずれか一項に記載の電力供給装置。
- 第1の期間および第2の期間を決定する手段が、第1の期間と第2の期間の比を少なくとも第1の周波数に応じて決定することができる、請求項1から5のいずれか一項に記載の電力供給装置。
- 前記動作パラメータが、回路の瞬時の動作条件を表す、請求項1から6のいずれか一項に記載の電力供給装置。
- 第1の周波数を決定する手段が、第2の周波数を回路の少なくとも1つの瞬時の動作条件に応じて決定することができる、請求項7に記載の電力供給装置。
- 第1の期間と第2の期間を決定する手段が、第1の期間と第2の期間の比を第1の周波数および第2の周波数に応じて決定することができる、請求項8に記載の電力供給装置。
- 印加手段が、第1の周波数(Fhigh)を有する第1のクロック信号(Hhigh)、および第2の周波数(Flow)を有する第2のクロック信号(Hlow)を受け取り、かつ第1の期間中に第1のクロック信号(Hhigh)を、および第2の期間中に第2のクロック信号(Hlow)を電子回路(10、110)に印加する周波数セレクタ(20、120)を含む、請求項1から9のいずれか一項に記載の電力供給装置。
- 印加手段が、第1の期間中に第1の周波数(Fmax_estim_high)を有する第1のクロックを、第2の期間中に第2の周波数(Fmax_estim_low)を有する第2のクロックを生成し、それらを電子回路(210)に印加することができるクロックジェネレータ(220)を含む、請求項1から9のいずれか一項に記載の電力供給装置。
- 印加手段が、第1の電圧(Vhigh)および第2の電圧(Vlow)を受け取り、第1の期間中に第1の電圧(Vhigh)を、および第2の期間中に第2の電圧(Vlow)を電子回路(10、110、210)に印加する電圧セレクタ(14、114、214)を含む、請求項1から11のいずれか一項に記載の電力供給装置。
- 電圧セレクタが、
第1の電圧に等しい値から第2の電圧に等しい値まで可変の電圧を電子回路に印加する手段と、
可変電圧が第2の電圧に到達したときに、第2の電圧を電子回路に印加することを選択する手段とを含む、請求項12に記載の電力供給装置。 - 電圧セレクタが、
第2の電圧が印加されたときに、可変電圧を電子回路に印加する手段と、
可変電圧が印加されたときに、第2の電圧を取り除く手段と、
第2の電圧に等しい値から第1の電圧に等しい値まで可変電圧に指令する手段とを含む、請求項13に記載の電力供給装置。 - 前記制約条件が一時的なものである、請求項1から14のいずれか一項に記載の電力供給装置。
- 電子回路がデジタル回路である、請求項1から15のいずれか一項に記載の電力供給装置。
- 電子回路がCMOS技術で実現される、請求項1から16のいずれか一項に記載の電力供給装置。
- 少なくとも第1の電圧(Vhigh)、または第1の電圧と異なる第2の電圧(Vlow)を用いて電子回路(10、110、210)に電力を供給する方法であって、
第1の電圧(Vhigh)に関連する第1の周波数(Fhigh、Fpractical_high)を回路の少なくとも1つの動作パラメータに応じて決定するステップと、
制約条件(C、Ftarget、Ttarget)を定義する情報を受け取るステップと、
第1の期間中に第1の周波数(Fhigh、Fmax_estim_high)での、および第2の期間中に第2の電圧(Vlow)に関連する第2の周波数(Flow、Fmax_estim_low)での回路の動作が前記制約条件(C、Ftarget、Ttarget)を満たすように、第1の期間および第2の期間を決定するステップと、
第1の期間中に第1の電圧(Vhigh)および第1の周波数(Fhigh、Fmax_estim_high)を、ならびに第2の期間中に第2の電圧(Vlow)および第2の周波数(Flow、Fmax_estim_low)を、回路(10、110、210)に印加するステップとを含むことを特徴とする、電力を供給する方法。 - 動作パラメータを周期的に測定するステップと、
測定されたパラメータに応じて第1の周波数を周期的に決定するステップとを含む、請求項18に記載の電力供給方法。 - 第1の期間と第2の期間の比を、測定されたパラメータに応じて決定される第1の周波数に応じて周期的に決定するステップを含む、請求項19に記載の電力供給方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0851471 | 2008-03-06 | ||
FR0851471A FR2928496B1 (fr) | 2008-03-06 | 2008-03-06 | Dispositif d'alimentation d'un circuit electrique, en particulier d'un circuit numerique |
PCT/FR2009/050369 WO2009115744A2 (fr) | 2008-03-06 | 2009-03-06 | Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272476A Division JP2014089748A (ja) | 2008-03-06 | 2013-12-27 | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011518364A true JP2011518364A (ja) | 2011-06-23 |
Family
ID=40001372
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010549185A Pending JP2011518364A (ja) | 2008-03-06 | 2009-03-06 | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
JP2013272476A Pending JP2014089748A (ja) | 2008-03-06 | 2013-12-27 | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272476A Pending JP2014089748A (ja) | 2008-03-06 | 2013-12-27 | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8621257B2 (ja) |
EP (1) | EP2250541A2 (ja) |
JP (2) | JP2011518364A (ja) |
FR (1) | FR2928496B1 (ja) |
WO (1) | WO2009115744A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103731031B (zh) * | 2012-10-16 | 2018-01-02 | 中兴通讯股份有限公司 | 电源及电源调压方法 |
JP2015216267A (ja) * | 2014-05-12 | 2015-12-03 | キヤノン株式会社 | 電源圧制御システム |
US9978437B2 (en) * | 2015-12-11 | 2018-05-22 | Micron Technology, Inc. | Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11118845A (ja) * | 1997-10-16 | 1999-04-30 | Matsushita Electric Ind Co Ltd | 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム |
WO2002021245A1 (fr) * | 2000-09-08 | 2002-03-14 | Fujitsu Limited | Procede, dispositif et environnement de commande d'horloge |
JP2003006179A (ja) * | 2001-06-19 | 2003-01-10 | Hitachi Ltd | 半導体装置および半導体装置の動作モード制御方法 |
JP2003140767A (ja) * | 2001-11-08 | 2003-05-16 | Sony Corp | 周波数制御回路 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023641A (en) * | 1998-04-29 | 2000-02-08 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple digital signal processors |
US7596709B2 (en) * | 2000-12-30 | 2009-09-29 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
US6845456B1 (en) * | 2001-05-01 | 2005-01-18 | Advanced Micro Devices, Inc. | CPU utilization measurement techniques for use in power management |
US6501304B1 (en) * | 2001-10-11 | 2002-12-31 | International Business Machines Corporation | Glitch-less clock selector |
US7346791B2 (en) * | 2003-03-26 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Method for controlling a clock frequency of an information processor in accordance with the detection of a start and a end of a specific processing section |
JP4033066B2 (ja) * | 2003-05-07 | 2008-01-16 | ソニー株式会社 | 周波数制御装置、情報処理装置、周波数制御方法及びプログラム |
US7770034B2 (en) * | 2003-12-16 | 2010-08-03 | Intel Corporation | Performance monitoring based dynamic voltage and frequency scaling |
US7282966B2 (en) * | 2004-09-28 | 2007-10-16 | Intel Corporation | Frequency management apparatus, systems, and methods |
US7386737B2 (en) * | 2004-11-02 | 2008-06-10 | Intel Corporation | Method and apparatus to control temperature of processor |
US7346787B2 (en) * | 2004-12-07 | 2008-03-18 | Intel Corporation | System and method for adaptive power management |
US8006113B2 (en) * | 2005-10-27 | 2011-08-23 | Freescale Semiconductor, Inc. | System and method for controlling voltage level and clock frequency supplied to a system |
US7444528B2 (en) * | 2005-12-06 | 2008-10-28 | Intel Corporation | Component reliability budgeting system |
US8135966B2 (en) * | 2006-06-22 | 2012-03-13 | Freescale Semiconductor, Inc. | Method and device for power management |
DE102006055638B4 (de) * | 2006-11-24 | 2008-10-30 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Energieversorgung und Taktung für getaktete Verbraucher |
US20100287393A1 (en) * | 2007-04-23 | 2010-11-11 | Artur T Burchard | Electronic device and method of performing a power management in an electronic device |
JP2009122922A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | データ処理装置 |
US8239694B2 (en) * | 2008-03-31 | 2012-08-07 | Qualcomm, Incorporated | Dynamic frequency scaling of a switched mode power supply |
TWI372330B (en) * | 2008-08-22 | 2012-09-11 | Asustek Comp Inc | Computer system capable of dynamically cahaging operation voltage and frequency of cpu |
TWI374355B (en) * | 2008-08-22 | 2012-10-11 | Asustek Comp Inc | Computer system capable of dynamically changing core voltage/frequency of cpu |
US8458498B2 (en) * | 2008-12-23 | 2013-06-04 | Intel Corporation | Method and apparatus of power management of processor |
US8064197B2 (en) * | 2009-05-22 | 2011-11-22 | Advanced Micro Devices, Inc. | Heat management using power management information |
US8190939B2 (en) * | 2009-06-26 | 2012-05-29 | Microsoft Corporation | Reducing power consumption of computing devices by forecasting computing performance needs |
FR2947924A1 (fr) * | 2009-07-07 | 2011-01-14 | Thales Sa | Procede et dispositif pour la gestion dynamique de la consommation dans un processeur |
US8510582B2 (en) * | 2010-07-21 | 2013-08-13 | Advanced Micro Devices, Inc. | Managing current and power in a computing system |
-
2008
- 2008-03-06 FR FR0851471A patent/FR2928496B1/fr not_active Expired - Fee Related
-
2009
- 2009-03-06 US US12/921,103 patent/US8621257B2/en not_active Expired - Fee Related
- 2009-03-06 JP JP2010549185A patent/JP2011518364A/ja active Pending
- 2009-03-06 WO PCT/FR2009/050369 patent/WO2009115744A2/fr active Application Filing
- 2009-03-06 EP EP09721479A patent/EP2250541A2/fr not_active Withdrawn
-
2013
- 2013-12-27 JP JP2013272476A patent/JP2014089748A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11118845A (ja) * | 1997-10-16 | 1999-04-30 | Matsushita Electric Ind Co Ltd | 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム |
WO2002021245A1 (fr) * | 2000-09-08 | 2002-03-14 | Fujitsu Limited | Procede, dispositif et environnement de commande d'horloge |
JP2003006179A (ja) * | 2001-06-19 | 2003-01-10 | Hitachi Ltd | 半導体装置および半導体装置の動作モード制御方法 |
JP2003140767A (ja) * | 2001-11-08 | 2003-05-16 | Sony Corp | 周波数制御回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2009115744A2 (fr) | 2009-09-24 |
FR2928496A1 (fr) | 2009-09-11 |
WO2009115744A3 (fr) | 2009-12-03 |
JP2014089748A (ja) | 2014-05-15 |
FR2928496B1 (fr) | 2015-09-25 |
US20110029795A1 (en) | 2011-02-03 |
US8621257B2 (en) | 2013-12-31 |
EP2250541A2 (fr) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4825291B2 (ja) | デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法 | |
JP3323207B2 (ja) | 周波数―電圧変換回路、遅延量判定回路、周波数―電圧変換回路を備えたシステム、周波数―電圧変換回路の入出力特性を調整する方法、および周波数―電圧変換回路の入出力特性を自動調整する装置 | |
EP0976021A2 (en) | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit | |
TWI605331B (zh) | 電源控制裝置 | |
TWI441009B (zh) | 用於電腦系統之處理單元的時脈頻率調整方法及相關裝置 | |
CN110134217B (zh) | 一种cpu功耗管理装置 | |
US9257969B2 (en) | Frequency locking oscillator | |
TW200901609A (en) | Digital pulse-width modulator based on non-symmetric self oscillating circuit | |
KR20110056492A (ko) | 클럭 변환 회로 및 이를 이용한 시험 장치 | |
JP2014089748A (ja) | 電子回路、詳細にはデジタル回路に電力を供給するための装置およびそれに関連する方法 | |
JP3794312B2 (ja) | 電源電圧周波数制御回路 | |
JP2002525912A (ja) | トリガされたクロック信号の発生器 | |
JP4655683B2 (ja) | スルーレート調整回路およびスルーレート調整方法 | |
JP6990313B2 (ja) | 半導体集積回路 | |
TW200844704A (en) | Apparatus and method for controlling the propagation delay of a circuit by controlling the voltage applied to the circuit | |
US9685965B2 (en) | Electronic circuit for controlling an oscillator, and related method | |
US11895588B2 (en) | Timing precision maintenance with reduced power during system sleep | |
US7242341B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
CN109828632B (zh) | 一种基于fpga的可调超窄多路同步脉冲发生装置及方法 | |
WO2014023812A1 (en) | Adaptive voltage scaling mechanism based on voltage shoot measurement | |
EP3282583B1 (en) | Oscillator circuit | |
JP2011039836A (ja) | 携帯機器に搭載されるプロセッサ、および消費電流低減方法 | |
JP3873019B2 (ja) | 動作検証システム、及び適応制御システム | |
CN104168015A (zh) | 振荡装置与时脉信号的产生方法 | |
JP2005249526A (ja) | 半導体装置の検査方法、半導体検査装置および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121207 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130903 |