JP2015216267A - 電源圧制御システム - Google Patents

Abstract

【課題】ＡＳＶ（Ａｄａｐｔｉｖｅ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ）制御において初期電圧値から補正後電圧値への移行後に内部の動作の切り替えを行う移行時間を短縮する。
【解決手段】ＡＳＩＣ１０１は、処理手段１０３と、処理手段を所定の動作状態で動作させるために必要な電圧値の情報を格納する記憶手段１０５と、起動時に電圧値の情報を電源供給手段１０７へ出力する手段と、電源供給手段から供給されている電圧に応じて動作状態を選択し、当該選択した動作状態にて処理手段を動作させる選択手段とを有する。電源供給手段は、起動時に初期電圧値の設定に基づいてＡＳＩＣへの供給を開始し、供給する電圧が前記初期電圧値に達したことに応じて、電圧値の情報に基づき供給する電圧を所定の電圧へと移行させる。選択手段は、電源供給手段にて供給されている電圧が初期電圧値から所定の電圧値へ達した時点で処理手段を所定の動作状態へ切り替える。
【選択図】図２

Description

本発明は、電源圧制御システムに関し、特に、ＡＳＩＣ等の半導体集積回路の内部回路に対して、好適な電源電圧を供給する供給電圧制御方法に関する。

従来、複数のロジック回路を配置して構成される半導体集積回路を、目的の動作周波数にて動作させるために好適な電源電圧を供給する技術として、ＡＳＶ（Ａｄａｐｔｉｖｅ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ）技術がある（例えば特許文献１参照）。ＡＳＶ制御とは、チップの製造時のプロセスのバラツキに対応した供給電圧制御技術である。

ＡＳＶ制御では、半導体集積回路内のプロセスの状態を認識する為のプロセスモニタを備え、その出力情報からその半導体集積回路のプロセス状態の認識を行う。製造時のバラツキにより基準状態より高速動作可能な半導体集積回路に対しては、目標となる動作周波数で正常に動作する範囲で供給電圧を下げて動作させる制御を行う。供給電圧を下げる事により、リーク電力は電圧に比例した削減効果が、ダイナミック電力は電圧の２乗に比例した削減効果が得られる。一方、製造時のバラツキにより基準状態より低速でしか動作出来ない半導体集積回路に対しては、目標となる動作周波数で正常に動作するように、供給電圧を上げて動作させる制御を行う。

特開２００９−１０３４４号公報

ＡＳＶ制御における電源供給手段は、まず初期電圧値で立ち上がり、ＡＳＶ制御のシーケンスを実行した後、補正後電圧値へと電圧が移行する。つまり、補正後電圧値によって安定するまでの間は、半導体集積回路への供給電圧が変移する。その為、内部ロジックの動作が安定しない事で、動作に不具合が生じる可能性がある。従って、補正後電圧値により動作が安定するまでの間は、内部ロジックが確実に動作出来るように、本来の動作とは異なる動作を行い、供給電圧が補正後電圧値によって安定した後に、本来のロジックの動作への切り替えを行うというシーケンスが必要となる。

製品における電源立ち上げ時間、スリープ復帰時間はユーザの使い勝手に直結する項目であり、出来る限り短くする事が課題となっている。その為、電源立ち上げ時間、スリープ復帰時間の短縮の為に、ＡＳＶ制御で補正後電圧値に移行が完了した直後での内部ロジックの動作の切換え、また初期電圧値から補正後電圧値への移行時間の短縮等が求められている。

例えば、半導体集積回路に対して通常使用する為の定格電圧より、大きな電圧を掛ける事で、定格電圧時よりも高速に動作させる事を可能とする方法（オーバードライブ制御）が有る。オーバードライブ制御とＡＳＶ制御を合わせて行う時、オーバードライブ制御を前提とした内部ロジックの場合、初期電圧値では内部ロジックは高速動作出来ない。その為、ＡＳＶ制御のシーケンス実行時は、初期電圧値で内部ロジックが動作可能となる遅い周波数での動作が必要となる。そして、補正後電圧値に移行が完了の後、内部の動作クロックを高周波数のクロックへと切り替えて、引き続き立ち上げシーケンスを実行する事となる。このようなオーバードライブ制御に限らず、ＡＳＶ制御を行う際に補正後電圧値で安定した事を待って、内部ロジックの動作を切り替えるような処理が有った場合にも、補正後電圧値で安定した事の検知や、補正後電圧値への移行時間の短縮が求められている。

上記課題を解決するために本発明は以下の構成を備える。すなわち、半導体集積回路と当該半導体集積回路に電源電圧を供給する電源供給手段とを含む電源圧制御システムであって、前記半導体集積回路は、複数の動作状態のいずれかにて動作可能なデータ処理手段と、前記データ処理手段を所定の動作状態で動作させるために必要な電圧値の情報を格納する記憶手段と、起動時に前記記憶手段に格納された前記電圧値の情報を前記電源供給手段へ出力するインタフェース手段と、前記電源供給手段から供給されている電圧に応じて、前記複数の動作状態から動作状態を選択し、当該選択した動作状態にて前記データ処理手段を動作させる選択手段と、を有し、前記電源供給手段は、起動時に初期電圧値の設定に基づいて前記半導体集積回路への供給を開始し、供給する電圧が前記初期電圧値に達したことに応じて、前記インタフェース手段から取得した前記電圧値の情報に基づき供給する電圧を所定の電圧へと移行させる制御手段を有し、前記選択手段は、前記電源供給手段にて供給されている電圧が前記初期電圧値から前記所定の電圧値へ達した時点で前記データ処理手段を前記所定の動作状態へ切り替える。

本願発明により、装置の電源立ち上げ時間の短縮が可能となる。

ＭＦＰの全体構成の例を示す図。 第一の実施形態に係る供給電圧制御に関する全体構成を示す図。 第一の実施形態に係るモニタ回路の詳細を示す図。 第一の実施形態に係るクロック周波数、電圧値、電圧コードの対応を示す図。 第一の実施形態に係る電源供給手段の出力電圧値と時間経過の関係を示す図。 第一の実施形態に係る差分値と移行時間との関係を示す図。 第一の実施形態に係る演算手段の内部構成を示す図。 第一の実施形態に係るクロック切換えのタイミング制御のフローを示す図。 第二の実施形態に係る供給電圧制御に関する全体構成を示す図。 第二の実施形態に係る電源供給手段の出力電圧値と時間経過の関係を示す図。 第二の実施形態に係るクロック切換えのタイミング制御のフローを示す図。 従来の初期電圧値設定での電源立ち上げ状態を示す図。 第三の実施形態に係る初期電圧値設定での電源立ち上げ状態を示す図。 第三の実施形態に係る供給電圧制御に関する全体構成を示す図。 第三の実施形態に係る初期電圧設定方法の具体例を示す図。 第三の実施形態に係る供給電圧制御に関する全体構成を示す図。 第三の実施形態に係る製造時の制御フローを示す図。 第四の実施形態に係る初期電圧設定方法の具体例を示す図。 従来の初期電圧設定方法の具体例を示す図。 モニタ回路を使用した補正後電圧設定時の全体構成を示す図。

以下、本発明を実施するための形態について図面を用いて説明する。

＜第一の実施形態＞
［装置構成］
本実施形態では、ＡＳＶ制御をスキャン、プリント、コピー等を行うデジタル複合機システム（以降、ＭＦＰと称する）に適応した場合を例に挙げて説明する。図１に、本実施形態に係る電源圧制御システムを含むＭＦＰの全体構成図を示す。

ＭＦＰ制御部９９０１は、システム全体を制御するプロセッサである半導体集積回路（以降、ＡＳＩＣ）９９０８及び、ＡＳＩＣ９９０８に対して電源として電力の供給を行う電源供給手段９９０９を含む。ＭＦＰ制御部９９０１は、画像入力デバイスであるスキャナ部９９０２や画像出力デバイスであるプリンタ部９９０３と接続する。ＭＦＰ制御部９９０１は、ＬＡＮや公衆回線（ＷＡＮ）等外部ネットワークと接続されているネットワークインタフェース９９０４と接続し、画像情報やデバイス情報の入出力を行う。

メモリ９９０５は、ＡＳＩＣ９９０８内のＣＰＵ１０４が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＨＤＤ記憶部９９０７は、ハードディスクドライブであり、システムソフトウェアや、画像データを格納する。ユーザインタフェース９９０６は、ＭＦＰの状態や画像データの表示を行うディスプレイ、ユーザがＭＦＰを使用する際に各種設定を行うためのボタンやスイッチ、テンキー、もしくはディスプレイやボタン等を兼ねたタッチパネルなどが含まれる。

ＣＰＵ１０４は、システム全体の制御を行うとともに、データ処理回路１０３に対する各種設定や、画像データの入出力制御等を行う。例えば、コピー動作を行う場合、ユーザインタフェース９９０６からの設定に基づき、ＣＰＵ１０４により、各種画像処理の設定がデータ処理回路１０３に行われる。設定が完了した時点で、スキャナ部９９０２が稼働して、原稿を読み取る。そして、読み取った画像データに対しアナログ・デジタル変換等が行われた後、スキャンデータとしてＭＦＰ制御部９９０１に入力される。ＭＦＰ制御部９９０１は、ＣＰＵ１０４を介して、データ処理回路１０３にスキャンデータが入力される。データ処理回路１０３は、入力データに対する処理を行うデータ処理手段であり、ＣＰＵ１０４により予め設定された各種設定に従って画像処理を行い、プリント出力用の画像データを生成する。ＭＦＰ制御部９９０１内のデータ処理回路１０３から出力されたプリント出力用の画像データは、プリンタ部９９０３に入力され、予め用意されている出力用紙へと印刷される。

また、ネットワークインタフェース９９０４からは、外部ネットワーク（不図示）に接続されたＰＣ等から、プリント動作の要求や、現状のＭＦＰの動作状況の確認を行う信号等が入力される。プリント動作の要求の場合、外部ネットワークから、ネットワークインタフェース９９０４を介してＭＦＰ制御部９９０１に対し、プリント時の各種設定及び、プリント用の画像データが入力される。ＭＦＰ制御部９９０１内のＣＰＵ１０４は、入力された設定に応じてデータ処理回路１０３の各種設定を行った後、入力されたプリント用の画像データをデータ処理回路１０３に入力する。データ処理回路１０３は、ＣＰＵ１０４により設定された各種係数に従って画像処理を行い、プリント出力用の画像データを生成する。ＭＦＰ制御部９９０１内のデータ処理回路１０３から出力されたプリント出力用の画像データは、プリンタ部９９０３に入力され、所定の出力用紙へ印刷される。

［回路構成］
図２は、第一の実施形態に係る、オーバードライブ制御及びＡＳＶ制御を使用した場合のＭＦＰ制御部９９０１内のＡＳＩＣ９９０８とその電源供給回路、及び、クロック生成部の構成を表した図である。

ＡＳＩＣ１０１は、図１におけるＡＳＩＣ９９０８に対応する。本実施形態において、ＡＳＩＣ１０１は、オーバードライブ制御により、定格電圧よりも高い電圧をセンター値として高速動作を行う。また、本実施形態において、ＡＳＩＣ１０１は、電源供給手段１０７との情報のやり取りにより、ＡＳＶ制御を行う。

電源供給手段１０７は、図１における電源供給手段９９０９に対応する。本実施形態において、電源供給手段１０７は、初期電圧設定手段１０８からの情報により電源立ち上げを行い、ＡＳＩＣ１０１から取得した補正後電圧情報に従ってＡＳＩＣ１０１へ供給する電源の電圧を制御する。ここでの補正後電圧情報とは、ＡＳＶ制御によって制御される初期電圧とは異なる電圧であって、安定した制御を行うために必要となる補正後の電圧（所定の電圧）の値を示す情報である。本実施形態において、補正後電圧情報は、ＭＦＰの起動時（電源投入時）に、補正後電圧情報記憶手段１０５からＩ／Ｆ手段１０６を介して電源供給手段１０７へ提供される。

発振器１１０は、ＡＳＩＣ１０１を動作させるクロックの供給を行う。ＡＳＩＣ１０１内には、クロック供給部１１１を内蔵しており、発振器１１０から入力されたクロックをより高い周波数のクロックへと変換してＡＳＩＣ１０１内のロジック部１０２の動作用クロックとする。ＡＳＩＣ１０１内には、モニタ回路１１５が内蔵されており、ＡＳＩＣ１０１を製造する際のチェック時に、ＡＳＩＣ１０１の製造時のプロセスのバラツキに関する情報の出力を行う。プロセスのバラツキ情報に基づき、ＡＳＩＣ１０１が高速動作する際に必要とする電源電圧の情報が補正後電圧情報記憶手段１０５に格納される。

モニタ回路１１５は、ＡＳＩＣ１０１を製造する際の製造条件や半導体の材料などに起因したＡＳＩＣ１０１内の回路の動作速度のバラツキを検出し、出力を行う。図３に示すような奇数個（ここでは１５個）のインバータからなるリングオシレータによって構成された例を挙げて説明する。電源が投入された後、インバータ２０１の論理が「Ｈ」または「Ｌ」に決まると、インバータ２０２までの信号の遅延時間を経たのちに、インバータ２０１の論理が反転する。その結果、モニタ信号部分では、インバータ２０１からインバータ２０２までの遅延時間の２倍の周期のクロックが出力される事となる。

製造時における製造プロセスに起因したバラツキにより、基準よりも高速動作可能なチップとなっている場合、図３における各インバータは高速で動作するため、モニタ信号として出力されるクロックの周期はより短くなる。つまり、より高い周波数のクロックが出力される事となる。一方、製造時のバラツキにより、基準よりも高速動作ができないチップとなっている場合、図３における各インバータは低速で動作するため、モニタ信号として出力されるクロックの周期はより長くなる。つまり、より低い周波数のクロックが出力される事となる。ここでの「高い」「低い」は、製造時におけるある基準値と比較したものであり、製造時のバラツキに起因するものである。

ＡＳＩＣ製造元がＡＳＩＣ１０１を出荷する際のテスト時には、図２０に示すようにＡＳＩＣ１０１にテスター装置２３０１の接続を行い、様々なテストを実施する。電源供給手段２２０１は、オーバードライブ制御を行わない場合の基準電圧値を、ＡＳＩＣ１０１に供給する電源とする。また、ＡＳＩＣ１０１内部のクロック供給部１１１では、クロック選択手段１１４により、複数のＰＬＬ（ここでは２つ）のうち、遅い方のクロックであるＰＬＬ１１３から出力されるクロックをロジック部１０２に供給する。つまり、本実施形態に係るＭＦＰ（ＡＳＩＣ）は、クロックの周波数に応じて複数の動作状態で動作することが可能である。ここでの動作状態とは、通常の動作状態の他、通常の動作状態よりも速い動作となるオーバードライブ制御による高速動作が含まれるものとする。

テスター装置２３０１は、モニタ回路１１５からの情報を元にＡＳＩＣ１０１が、オーバードライブ制御によって高速動作する場合に、どれだけの電圧が必要となるかを算出する。その算出された電圧の値は、補正後電圧情報として複数ビットの信号としてコード化され、ＡＳＩＣ１０１内の補正後電圧情報記憶手段１０５へ出力される。

上述したように、基準よりも高速動作可能なチップとなっている場合、図３に示す各インバータは高速で動作するため、モニタ信号として出力されるクロックの周期はより短くなる。つまり、より高い周波数のクロックが出力される事となる。その場合、オーバードライブにより高速動作させる為の電圧はより低い値となる。一方、製造時のバラツキにより、高速動作ができないチップとなっている場合、図３における各インバータは低速で動作するため、モニタ信号として出力されるクロックの周期はより長くなる。つまり、より低い周波数のクロックが出力される事となる。その場合、オーバードライブにより高速動作させる為の電圧は、より高い値となる。

以上のように、ＡＳＩＣの製造元が、ＡＳＩＣ１０１を出荷する際のテスト時に、補正後電圧情報記憶手段１０５へ、そのチップが高速動作可能な電圧値を電圧コードに変換し格納して出荷する事となる。

［電圧コードの決定方法］
本実施形態における、電圧コードの決定方法の例を、図４（ａ）を用いて説明する。本実施形態では、モニタ回路１１５は、上述したように、図３に示すようなリングオシレータを使用する。この場合、図２におけるＡＳＩＣ１０１から出力されるモニタ出力信号は、ある特定の周波数のクロック信号となる。そのクロック信号の周波数が、ある基準値よりも高い場合は高速で動作可能なチップであり、低い場合は低速でしか動作できないチップである認識が可能となる。そして、高速で動作可能なチップの場合には、基準とする電圧より低い電圧でも高速動作での処理が可能となる。一方、低速でしか動作できないチップに関しては、基準電圧より高い電圧を供給する事で、高速動作での処理が可能となる。ここでの基準電圧との差異については後述する。

具体的な説明を以下に行う。ＡＳＩＣ１０１は、オーバードライブ時の基準電圧を１．１０Ｖとし、最低の電圧を０．９０Ｖ、最高の電圧を１．２５Ｖとする。バラツキの中心で製造されているＡＳＩＣに対して、１．１０Ｖとして供給した場合に、モニタ回路１１５から出力されるモニタ出力信号のクロック周波数は、２００ＭＨｚであるとする。

モニタ出力信号から出力されるクロックの周波数が、基準の周波数より高い周波数のクロックが出力されている場合、オーバードライブ時の基準電圧よりも低い電圧を供給しても、チップは高速動作での処理が可能となる。ここでのより高い周波数は、２０２ＭＨｚ、２０４ＭＨｚ、２０６ＭＨｚ、２０８ＭＨｚなどが該当する。逆に、モニタ出力信号から出力されるクロックの周波数が、基準の周波数より低周波数のクロックが出力されている場合、オーバードライブ時の基準電圧よりも高い電圧を供給する事で、チップは高速動作での処理を可能となる。ここでのより低い周波数は、１９８ＭＨｚ、１９６ＭＨｚ、１９４ＭＨｚ、１９２ＭＨｚなどが該当する。

本実施形態では、図４（ａ）に示すように、２０２ＭＨｚの場合は１．０５Ｖ、２０４ＭＨｚの場合は１．００Ｖ、２０６ＭＨｚの場合は０．９５Ｖ、２０８ＭＨｚの場合は０．９０Ｖの各供給電圧で、チップは高速動作での処理が可能であるとする。一方、１９８ＭＨｚの場合は１．１５Ｖ、１９６ＭＨｚの場合は１．２０Ｖ、１９４ＭＨｚの場合は１．２５Ｖ、１９２ＭＨｚの場合は１．３０Ｖの各供給電圧で、チップは所望とするスピードでの処理が可能であるとする。ただし本実施形態では、チップへの供給電圧が１．２５Ｖを超える電圧を供給する事が出来ない為、モニタ出力信号から出力されるクロックの周波数が１９４ＭＨｚ未満の場合には、そのチップは出荷できない不良品と判断される。

以上のように、モニタ出力信号から出力されるクロックの周波数と、そのチップに供給する供給電圧が関係づけられる。そして、ＡＳＩＣの製造時には、各チップの供給電圧の値がそれぞれのチップの補正後電圧情報記憶手段１０５に格納される。本実施形態では、補正後電圧情報記憶手段１０５は、３ビット幅のヒューズ回路を想定しており、各チップの供給電圧となる補正電圧値である０．９０Ｖから１．２５Ｖを３ビットの電圧コードへと変換して、補正後電圧情報記憶手段１０５に格納する。本実施形態では、図４（ａ）に示すように、各補正後電圧の電圧コードを定義する。具体的には、０．９０Ｖの場合には「１１１」、０．９５Ｖの場合には「１１０」、１．００Ｖの場合には「１０１」、１．０５Ｖの場合には「１００」となる。さらに、１．１０Ｖの場合には「０１１」、１．１５Ｖの場合には「０１０」、１．２０Ｖの場合には「００１」、１．２５Ｖの場合には「０００」となる。ＡＳＩＣの製造元では、ＡＳＩＣの製造時に、補正後電圧情報記憶手段１０５への電圧コードの格納を行う。

製品使用時には、ＭＦＰは、初期電圧設定値を元に電源立ち上げを行い、格納された補正後電圧情報を読み出し、その値を元に補正後電圧への供給電圧の制御を行う。その後、ＭＦＰは、オーバードライブ動作へと移行していく。電源供給手段１０７は、初期電圧値の設定を外部ピンによって行う。本実施形態の場合、３段階の初期電圧値を２ビットの初期電圧コードとし、外部ピンを実装基板上でプルアップ／プルダウンをする事で設定する。

本実施形態の場合、図４（ｂ）に示すように、初期電圧コードを「００」とした場合には初期電圧値は１．００Ｖとし、「０１」とした場合には初期電圧値は１．１０Ｖとし、「１０」とした場合には初期電圧値は１．２０Ｖとする。また本実施形態において、初期電圧コードは「０１」とし、オーバードライブ制御時の基準電圧である１．１０Ｖが初期電圧値となる。これにより、補正後電圧値が初期電圧値より高い場合でも、低い場合でも均等に対応できる。

図５は、電源供給手段１０７から出力される供給電圧値と電源オンからの時間経過の関係を示す図である。図５（ａ）において、縦軸が電圧値を示し、横軸が時間の経過を示す。電源がオン（ｔ１）とされてから、供給電圧は徐々に上がっていき、初期電圧値である１．１０Ｖに達した時（ｔ２）に、ＡＳＩＣ１０１は電圧が初期電圧値に達した事を認識する。初期電圧値に達した時（ｔ２）からＡＳＩＣ１０１の動作が開始され、電源供給手段１０７に対して、補正後電圧情報の信号出力を行う（ｔ２〜ｔ３）。その後、電源供給手段１０７により、ＡＳＩＣ１０１から出力された補正後電圧情報信号を元に、補正後電圧値への供給電圧値の変更を行い（ｔ３〜ｔ４）、ｔ４にて、補正後電圧値への移行を完了する。

図５（ｂ）は、図５（ａ）におけるｔ３〜ｔ４の時間の補正後電圧値への移行部分を拡大した図である。電源供給手段１０７は、初期電圧値から補正後電圧値に移行する為に、数ｍＶ単位で階段状に出力する電圧を上げ下げする。よって、初期電圧値と補正後電圧値との差分の大きさ、及び、電源供給手段１０７の電圧移行時の制御の仕様により、初期電圧値から補正後電圧値への移行が完了するまでの時間は変化する。

本実施形態において、電源供給手段１０７が初期電圧値から補正後電圧値へ移行する際には、電圧１０ｍＶの変化を２ｍｓｅｃの時間が掛かるものとする。すなわち、電圧値の移行時における単位時間当たりの電圧の変化量は、５［Ｖ／ｓｅｃ］とする。オーバードライブ制御とＡＳＶ制御を併せて行う際には、以下のような制御を行う。ＡＳＩＣ１０１内のロジック部１０２に関しては、オーバードライブを前提に１０００ＭＨｚの高速動作が出来る回路となっていることとする。本実施形態においては、ロジック部１０２が１０００ＭＨｚで動作するためには、供給電圧に１．２０Ｖの電圧が必要である。よって、補正後電圧情報記憶手段１０５内には、補正後電圧コードとして「００１」という３ビットのコードデータが記憶される。

電源供給手段１０７からの電圧の制御は、図５（ａ）のように、初期電圧値でＡＳＩＣ１０１が一度立ち上がり、補正後電圧情報の受け渡し等の制御が行われ、その後、補正後電圧値へと電圧が移行される。本実施形態では、初期電圧値は１．１０Ｖとする。

ＡＳＩＣ１０１内のロジック部１０２に関しては、オーバードライブを前提に１０００ＭＨｚの動作が出来る回路となっているが、初期電圧値である１．１０Ｖの電源供給の間では、１０００ＭＨｚでの正しい動作は保証する事が出来ない。ＡＳＩＣ１０１内のロジック部１０２は、供給電圧が補正後電圧値である１．２０Ｖになった時点で、１０００ＭＨｚでの正しい動作が可能となる。よって、電源立ち上げ後の初期電圧値の期間はロジック部１０２が確実に動作出来るような遅い周波数のクロックを使用し、補正後電圧情報の受け渡し等の制御を行う。そして、補正後電圧値に移行が完了した後に、１０００ＭＨｚの高い周波数のクロックへと供給するクロックを切り替える。

本実施形態におけるクロック供給部１１１は、ＰＬＬ１１２、ＰＬＬ１１３、クロック選択手段１１４から構成される。ＰＬＬ１１２は、発振器１１０から出力される２０ＭＨｚの入力クロックから１０００ＭＨｚの出力クロックの生成を行う。ＰＬＬ１１３は、６０ＭＨｚの出力クロックの生成を行う。クロック選択手段１１４は、ロジック部１０２から出力されるクロック切換え信号に基づいて、ＰＬＬ１１３で生成した６０ＭＨｚのクロックと、ＰＬＬ１１２で生成した１０００ＭＨｚクロックを選択する。電源立ち上げ後の初期電圧値の期間はロジック部１０２が確実に動作出来るように、ＰＬＬ１１３で生成した６０ＭＨｚのクロックをロジック部１０２へと出力し、補正後電圧情報の受け渡し等の制御を行う。そして、補正後電圧値に移行が完了した後に、ＰＬＬ１１２から出力される１０００ＭＨｚのクロックへと供給するクロックを切り替える。

通常、このクロックの切り替えは初期電圧値と補正後電圧値の差分が最大になる時を想定し、電源供給手段の電圧移行時の仕様から、電圧の移行に最も時間が掛かった時を想定して、移行に掛かる時間を設定する。しかし、初期電圧値と補正後電圧値の差分が少ない時には、想定時間より少ない時間で移行が完了する事となり、その後の待ち時間は余分に電源立ち上げ時間を延ばしている事となる。そこで本実施形態では、初期電圧値と補正後電圧値の差分に応じて、クロック切換えのタイミング制御を行い、余分な待ち時間を削減する。

図６（ａ）に示すように初期電圧値と補正後電圧値の差分が最大となる場合（以降、電圧最大差分値）を想定して、その差分を移行するのに掛かる時間（以降、最大移行時間）を予め算出をしておく。そして、図６（ｂ）に示すように初期電圧値と補正後電圧値の差分が電圧最大差分値よりも小さい場合には、電圧最大差分値に対するその差分の割合に従って電圧の移行時間を算出し、補正後電圧値への移行が完了した時点でクロックの切り替えを行う。つまり、電圧最大差分値に対して、初期電圧値と補正後電圧値との差分値が３分の１であった場合、初期電圧値から補正後電圧値への移行時間は、最大移行時間に比べて３分の１となる。その為、この移行時間に基づいて、移行が完了したと算出される時点でクロックの切り替えを行う。

本実施形態では、初期電圧値は１．１０Ｖと設定しており、補正後の電圧は図４（ａ）で示したように、最低値で０．９０Ｖ、最大値で１．２５Ｖとなる。その為、初期電圧値から補正後電圧値の差分が最大となるのは、１．１０Ｖから０．９０Ｖへの０．２０Ｖの電圧差を移行する場合となる。本実施形態における電源供給手段では、１０ｍＶを移行するのに２ｍｓｅｃの時間が掛かる仕様であるため、０．２０Ｖの電圧の移行に掛かる時間は、４０ｍｓｅｃとなる。

しかし、実際にＡＳＩＣ１０１内の補正後電圧情報記憶手段１０５内に、補正後電圧コードとして「００１」が記憶されている場合、ＡＳＩＣ１０１が１０００ＭＨｚで動作するのに必要な供給電圧は１．２０Ｖとなる。この場合、初期電圧値と補正後電圧値との差分は０．１０Ｖとなる。よって、初期電圧値から補正後電圧値への移行時間は、２０ｍｓｅｃとなる。本実施形態では、このＡＳＩＣ毎の移行時間の違いに合わせて、クロック切換えのタイミング制御を行う事となる。

上記クロック切換え信号の切り替え制御を行う構成に関して詳細な説明を行う。図２の演算手段１０９には、初期電圧設定手段１０８から初期電圧設定値が入力され、また、補正後電圧情報記憶手段１０５から補正後電圧情報が入力される。そして、演算手段１０９は、それらの値を元に、クロック選択手段１１４へと出力を行うクロック切換え信号の出力制御を行う。

演算手段１０９は、図７のような内部構成を有する。減算器１００１は、演算手段１０９に入力される初期電圧設定値と補正後電圧値の差分の絶対値（差分値）の算出を行う。除算機１００２は、予め設定されている電圧最大差分値によって、差分値を割る事で、最大電圧移行時間に対する、差分値の移行時間の割合（割合値）を算出する。乗算器１００５は、予め算出している電圧最大差分値における最大移行時間をカウントする為のカウンタ設定値に割合値を掛け、ＡＳＩＣ１０１が補正後電圧に移行する時間をカウントする為のカウンタ値の算出（設定値）を行う。比較器１００７は、設定値と電圧移行時間のカウントを行うカウンタ１００６から出力されるカウンタ値との値の比較を行う。そして、カウンタ値が設定値と同じになった場合、比較器１００７は、クロック切換え信号を高速な周波数の出力を行っているＰＬＬ１１２からの出力クロックをロジック部１０２へと出力する。

［制御フロー］
クロック切換えのタイミング制御のフローを図８に示す。

図５（ａ）におけるｔ１の時点で、ＭＦＰの使用者が、ＭＦＰの電源を投入する事により、図２における電源供給手段１０７の電源がオンされる（Ｓ１００１）。図５（ａ）におけるｔ１からｔ２に移行する時間において、電源供給手段１０７から供給される電圧は０Ｖから徐々に上がっていく。

ＡＳＩＣ１０１内では、電源供給手段１０７からの供給電圧が初期電圧値となった事を検知し（図５（ａ）のｔ２の時点）、発振器１１０からの入力に伴ってＰＬＬ１１２及びＰＬＬ１１３が発振を開始する（Ｓ１１０２）。電源立ち上げ時のクロック選択手段１１４の初期状態では、ＰＬＬ１１３を選択するため、この時点で、ロジック部１０２は、ＰＬＬ１１３からの６０ＭＨｚのクロックで動作する。

その後、ＲＯＭ（不図示）等に格納されている立ち上げシーケンス（不図示）に従って、ＣＰＵ１０４の立ち上げが開始される（Ｓ１１０３）。そして、ＣＰＵ１０４の立ち上げが完了した時点（Ｓ１１０４にてＹｅｓ）、ＣＰＵ１０４の制御によりＡＳＶ制御が開始される（Ｓ１１０５）。

ＡＳＶ制御では、最初にＡＳＩＣ１０１から電源供給手段１０７及び、ＡＳＩＣ１０１内の演算手段１０９に対して、補正後電圧情報の出力が行われる（Ｓ１１０６）。Ｓ１１０２からＳ１１０６までのフローは、図５（ａ）におけるｔ２〜ｔ３の時間に相当する。電源供給手段１０７は、補正後電圧情報の入力が完了した時点（図５（ａ）のｔ３の時点）から、初期電圧値から補正後電圧値へと供給電圧の移行が行われる。ＡＳＩＣ１０１内の演算手段１０９では、補正後電圧情報の入力が完了した時点（図５（ａ）のｔ３の時点）で、初期電圧設定値と補正後電圧情報を元に、比較器１００７の設定値が設定される。その後、カウンタ１００６のカウントが開始され（Ｓ１１０８）、カウントアップが進む（Ｓ１１０９）。

カウンタ値がカウンタ比較値の値までカウントアップされた時点（Ｓ１１１０にてＹｅｓ、図５（ａ）のｔ４の時点）で、演算手段１０９は、初期電圧値から補正後電圧値へと供給電圧の移行が完了したと判断する（Ｓ１１１１）。そして、演算手段１０９から出力されるクロック切換え信号が、初期状態のＰＬＬ１１３からＰＬＬ１１２を選択する論理へと切り替えられる（Ｓ１１１２）。その後は、ＰＬＬ１１２から出力される１０００ＭＨｚの高速なクロックにより、システムの立ち上げシーケンスが実行される（Ｓ１１１３）。

以上、本実施形態により、初期電圧値と補正後電圧値の差分から、初期電圧値から補正後電圧値への移行時間を算出し、カウンタ比較値の設定値を変える事により、補正後電圧への移行が完了した後すぐに、クロックの切り替えを行う事が可能となる。

なお、本実施形態では、補正後電圧への移行が完了した後の動作に関して、オーバードライブ制御に伴うクロック切換えのタイミングについて記載しているが、本件はこの制御に限られない。ＡＳＶ制御を行う際に補正後電圧値で安定した事を待って、内部ロジックの動作を切り替えるような処理が有った場合には、より早い時点にて補正後電圧値で安定した事を検知し、内部ロジックの動作を切り替える。これにより、後の処理へとより早い移行が可能となる。

＜第二の実施形態＞
第一の実施形態では、初期電圧値と補正後電圧値の差分が最も大きい場合の電圧差分と、初期電圧値からＡＳＩＣの補正後電圧情報から入力された補正後電圧値との電圧差分から、ＡＳＩＣ内部の演算手段により補正後電圧値に到達するまでの時間を算出した。本実施形態では、ＡＳＩＣ内部には演算手段を持たず、ＡＳＩＣの外に電圧検出手段を持たせ、電源供給手段からの供給電圧を直接検出することで、クロック切換え信号の制御を行う。

［回路構成］
図９は、第二の実施形態に係る、オーバードライブ制御、及び、ＡＳＶ制御を使用した場合のＭＦＰ制御部９９０１内のＡＳＩＣ９９０８とその電源供給回路、及び、クロック生成部の構成を表す図である。第一の実施形態にて説明を行った部分と同じ部分に関しては、同じ名称および番号を付与し、詳細な説明は省略する。

ＡＳＩＣ１２０１は、図１におけるＡＳＩＣ９９０８に対応する。本実施形態においてＡＳＩＣ１２０１は、オーバードライブ制御により、定格電圧よりも高い電圧をセンター値として、高速動作を行う。また、本実施形態においてＡＳＩＣ１２０１は、電源供給手段１０７との情報のやり取りにより、ＡＳＶ制御を行う。

電源供給手段１０７は、図１における電源供給手段９９０９に対応する。本実施形態において電源供給手段１０７は、初期電圧設定手段１０８からの情報により電源立ち上げを行い、ＡＳＩＣ１２０１からの補正後電圧情報に従ってＡＳＩＣ１２０１へ供給する電源の電圧を移行する。発振器１１０は、ＡＳＩＣ１２０１を動作させるクロックの供給を行う。ＡＳＩＣ１２０１内には、クロック供給部１２０３を内蔵しており、発振器１１０から入力されたクロックを高周波数のクロックへと変換してＡＳＩＣ１２０１内のロジック部１２０２の動作周波数とする。

ＡＳＩＣ１２０１内には、モニタ回路１１５が内蔵されており、ＡＳＩＣ１２０１を製造する際のチェック時に、ＡＳＩＣ１２０１の製造時のプロセスのバラツキに関する情報の出力を行う。プロセスのバラツキ情報から、ＡＳＩＣ１２０１が高速動作する際に必要とする電源電圧を補正後電圧情報記憶手段１０５に格納する。詳細は第一の実施形態と同様であるため、説明は省略する。

本実施形態において、オーバードライブ制御とＡＳＶ制御を併せて行う際には、以下のような制御を行う。ＡＳＩＣ１２０１内のロジック部１２０２に関しては、オーバードライブを前提に１０００ＭＨｚの高速動作が出来る回路となっていることとする。本実施形態においては、ロジック部１２０２が１０００ＭＨｚで動作するために、供給電圧に１．２０Ｖの電圧が必要である。よって、補正後電圧情報記憶手段１０５内には、図４（ａ）に示すように、補正後電圧コードとして「００１」という３ビットのコードデータが記憶される。

電源供給手段１０７からの電圧の制御は、図５（ａ）のように、初期電圧値でＡＳＩＣ１２０１が一度立ち上がり、補正後電圧情報の受け渡し等の制御が行われ、その後補正後電圧値へと電圧が移行される。本実施形態において、初期電圧値は１．１０Ｖとする。

ＡＳＩＣ１２０１内のロジック部１２０２に関しては、オーバードライブを前提に１０００ＭＨｚの動作が出来る回路となっているが、初期電圧値である１．１０Ｖの電源供給の間では、１０００ＭＨｚでの安定した正しい動作は保証する事が出来ない。ＡＳＩＣ１２０１内のロジック部１２０２は、供給電圧が補正後電圧値である１．２０Ｖになった時点で１０００ＭＨｚでの正しい動作が可能となる。よって、電源立ち上げ後の初期電圧値の期間はロジック部１２０２が確実に動作出来るような遅い周波数のクロックを使用し、補正後電圧情報の受け渡し等の制御を行う。そして、補正後電圧値に移行が完了した後に、１０００ＭＨｚの高い周波数のクロックへと供給するクロックを切り替える。

本実施形態におけるクロック供給部１２０３は、ＰＬＬ１１２、およびクロック選択手段１１４から構成される。ＰＬＬ１１２は、発振器１１０から出力される２０ＭＨｚの入力クロックから１０００ＭＨｚの出力クロックの生成を行う。クロック選択手段１１４は、ロジック部１２０２から出力されるクロック切換え信号に基づいて、２０ＭＨｚの入力クロックと１０００ＭＨｚのＰＬＬ１１２からの出力クロックを選択する。クロック選択手段１１４は、電源立ち上げ後の初期電圧値の期間はロジック部１２０２が確実に動作できるように入力クロックである２０ＭＨｚのクロックをロジック部１２０２へと出力し、補正後電圧情報の受け渡し等の制御を行う。そして、クロック選択手段１１４は、補正後電圧値に移行が完了した後に、ＰＬＬ１１２から出力される１０００ＭＨｚのクロックへと供給するクロックを切り替える。

図９における電圧検出手段１２０４は、補正後電圧情報の入力を行い、電源供給手段１０７からＡＳＩＣ１２０１へと供給される電源の電圧のモニタリングを行う。そして、供給電圧が補正後電圧値と一致した場合に、クロック切換え信号の切り替えを行う。

図１０は、本実施形態における電源供給手段１０７から出力される電圧値と電源オンからの時間経過の関係を示す図である。図１０において、縦軸は電圧値を示し、横軸は時間の経過を示す。電源がオン（ｔ１）とされてから、供給電圧は徐々に上がっていき、初期電圧値である１．１０Ｖに達した時（ｔ２）に、ＡＳＩＣ１２０１は電圧が初期電圧値に達した事を認識する。初期電圧値に達した時（ｔ２）からＡＳＩＣ１２０１の動作が開始され、電源供給手段１０７に対して、補正後電圧情報信号の出力を行う（ｔ２〜ｔ３）。その後、電源供給手段１０７は、ＡＳＩＣ１２０１から出力された補正後電圧情報信号を元に、補正後電圧値への供給電圧値の変更を行い（ｔ３〜ｔ４）、ｔ４にて補正後電圧値への移行が完了する。

電圧検出手段１２０４は、予め補正後電圧情報の入力を行い、電源供給手段１０７からＡＳＩＣ１２０１へと供給される電源の電圧のモニタリングを行う。そして、供給電圧が補正後電圧値と一致した場合、クロック選択手段１１４にクロック切り替え信号を送信することで、クロック切換え信号の出力を初期状態の２０ＭＨｚの入力クロックからＰＬＬ１１２が生成する１０００ＭＨｚへと切り替える。

［制御フロー］
クロック切換えのタイミング制御のフローを図１１に示す。

図１０におけるｔ１の時点で、ＭＦＰの使用者が、ＭＦＰの電源を投入する事により、図１２における電源供給手段１０７の電源がオンされる（Ｓ１４０１）。図１０におけるｔ１からｔ２に移行する時間で、電源供給手段１０７から供給される電圧は、０Ｖから徐々に上がっていく。

ＡＳＩＣ１２０１内では、電源供給手段１０７からの供給電圧が初期電圧値となった事を検知すると（図１０のｔ２の時点）、ＰＬＬ１１２が発振を開始する（Ｓ１４０２）。電源立ち上げ時のクロック選択手段１１４の初期状態は、入力クロックである２０ＭＨｚのクロックを選択する事となっており、この時点でロジック部１２０２は、２０ＭＨｚのクロックで動作する。その後、ＲＯＭ（不図示）等に格納されている立ち上げシーケンス（不図示）に従って、ＣＰＵ１０４の立ち上げが開始される（Ｓ１４０３）。ＣＰＵ１０４の立ち上げが完了した時点で（Ｓ１４０４にてＹｅｓ）、ＣＰＵ１０４の制御によりＡＳＶ制御が開始される（Ｓ１４０５）。ＡＳＶ制御では、最初にＡＳＩＣ１２０１から電源供給手段１０７及び電圧検出手段１２０４に対して、補正後電圧情報の出力が行われる（Ｓ１４０６）。Ｓ１４０２〜Ｓ１４０６のフローは、図１０におけるｔ２〜ｔ３の時間に相当する。

電源供給手段１０７は、補正後電圧情報の入力が完了した時点（図１０のｔ３の時点）から、初期電圧値から補正後電圧値へと供給電圧の移行を行う（Ｓ１４０７）。電圧検出手段１２０４は、補正後電圧情報の入力が完了した（図１０のｔ３の時点）以降に、入力されている供給電圧が、補正後電圧情報から得た補正後電圧値と等しくなるため、供給電圧が補正後電圧値に到達した事を検知する（Ｓ１４０８にてＹｅｓ）。その時点で電圧検出手段１２０４は、初期電圧値から補正後電圧値へと供給電圧の移行が完了したと判断する（Ｓ１４０９）。

そして、電圧検出手段１２０４から出力されるクロック切換え信号が、初期状態の２０ＭＨｚからＰＬＬ１１２からの１０００ＭＨｚのクロックを選択する論理へと切り替えられる（Ｓ１４１０）。その後は、ＰＬＬ１１２から出力される１０００ＭＨｚの高速なクロックにより、システムの立ち上げシーケンスが実行される（Ｓ１４１１）。

以上、本実施形態では、補正後電圧情報を入力した電圧検出手段により、ＡＳＩＣへの供給電圧をモニタニングする事により、補正後電圧値への移行した事を検知し、補正後電圧への移行が完了した後すぐに、クロックの切り替えを行う事が可能となる。

また、本実施形態では、補正後電圧への移行が完了した後の動作に関して、オーバードライブ制御に伴うクロック切換えのタイミングについて記載しているが、これに限られない。ＡＳＶ制御を行う際に補正後電圧値で安定した事を待って、内部ロジックの動作を切り替えるような処理が有った場合には、より早い時点において補正後電圧値で安定した事を検知し、内部ロジックの動作を切り替える。これにより、後の処理へとより早い移行が可能となる。

＜第三の実施形態＞
第一、第二の実施形態では補正後電圧値に達した事を検知してクロック切換え信号の出力を行う事で、電源立ち上げシーケンスの時間の短縮を行っていた。本実施形態では、初期電圧値を変えることで、初期電圧と補正後電圧の差分を小さくして電源立ち上げシーケンス時間の短縮を行う。

従来は、図１２に示すように、初期電圧値の設定は補正後電圧値が初期電圧値よりも高くなる場合と、補正後電圧値が初期電圧値よりも低くなる場合の両方を考慮して、補正後電圧値の上限値と下限値の中央（以降、センター電圧値）に設定する。初期電圧値をセンター電圧値に設定しておく事により、補正後電圧が初期電圧値より高くなる場合も、低くなる場合もどちらの場合でも、電圧の差分は均等に対応できる。

本実施形態では、ＡＳＩＣの製造時のバラツキに応じて初期電圧値を変えることで、初期電圧値と補正後電圧値の差分を小さくし、電圧補正時の移行時間の短縮を行う。つまり、図１３に示すように製造時のバラツキにより遅くしか動作できないＡＳＩＣに対しては、初期電圧設定値を高く設定しておく事により、補正後電圧との差分を小さくし、電圧移行時間の短縮を行う。

具体的には、初期電圧値の設定として、図４（ｂ）に示すような３段階の設定が可能であり、製造時のバラツキにより遅くしか動作できないＡＳＩＣの補正後電圧値が１．２５Ｖである場合を考える。この場合、初期電圧値の設定をセンター電圧値の１．１０Ｖとすると、初期電圧値と補正後電圧値の差分は０．１５Ｖとなる。この場合に、初期電圧値を１．２０Ｖとしておくことで、補正後電圧値との差分は０．０５Ｖとなる。これにより、センター電圧値を用いた場合の補正後電圧への移行時間に比べて３分の１の時間で補正電圧への移行が完了する事が可能となる。逆に、製造時のバラツキにより早く動作できるＡＳＩＣに対しては、初期電圧設定値を低く設定してことで、補正後電圧との差分を小さくし、電圧移行時間の短縮を行う事も可能となる。

［回路構成］
図１４は、本実施形態に係る、オーバードライブ制御、及び、ＡＳＶ制御を使用した場合のＭＦＰ制御部９９０１内のＡＳＩＣ１７０１とその電源供給回路、及び、クロック生成部の構成を表す図である。第一の実施形態と重複する部分に関しては、同じ名称及び番号を付与し、詳細な説明は省略する。

ＡＳＩＣ１７０１は、図１におけるＡＳＩＣ９９０８に対応する。本実施形態においてＡＳＩＣ１７０１は、オーバードライブ制御により、定格電圧よりも高い電圧をセンター電圧値として高速動作を行う。また、本実施形態においてＡＳＩＣ１７０１は、電源供給手段１０７との情報のやり取りにより、ＡＳＶ制御を行う。

電源供給手段１０７は、図１における電源供給手段９９０９に対応する。本実施形態において電源供給手段１０７は、初期電圧設定手段１７０３からの情報により電源立ち上げを行い、ＡＳＩＣ１７０１からの補正後電圧情報に従ってＡＳＩＣ１７０１へ供給する電源の電圧を移行する。

発振器１１０は、ＡＳＩＣ１７０１を動作させるクロックの供給を行う。ＡＳＩＣ１７０１内にはクロック供給部１７０２を内蔵しており、発振器１１０から入力されたクロックを高周波数のクロックヘと変換してＡＳＩＣ１７０１内のロジック部１０２の動作周波数とする。本実施形態におけるＡＳＩＣ１７０１内のクロック供給部１７０２内には、ＰＬＬ１１２、分周手段１７０４、およびクロック選択手段１１４を含む。ＰＬＬ１１２は、発振器１１０からの入カクロックである２０ＭＨｚのクロックから１０００ＭＨｚの出カクロックの生成を行う。分周手段１７０４は、ＰＬＬ１１２から出力される１０００ＭＨｚのクロックを入力し、そのクロックを１０分周した１００ＭＨｚのクロックの出力を行う。クロック選択手段１１４は、ＰＬＬ１１２から出力される１０００ＭＨｚのクロックと、分周手段１７０４から出力される１００ＭＨｚのクロックを、ロジック部１０２から出力されるクロック切換え信号を基に選択し、ロジック部１０２にクロックの出力を行う。クロック選択手段１１４は、電源立ち上げの初期状態では、分周手段１７０４から出力される１００ＭＨｚのクロックの選択を行う。

ＡＳＩＣ１７０１内には、モニタ回路１１５が内蔵されており、モニタ回路１１５は、ＡＳＩＣ１７０１を製造する際のチェック時に、ＡＳＩＣ１７０１の製造時のプロセスのバラツキに関する情報の出力を行う。プロセスのバラツキ情報から、ＡＳＩＣ１７０１が高速動作する際に必要とする電源電圧の情報を補正後電圧情報記憶手段１０５に格納する。詳細は第一の実施形態と同様であるため、ここでの詳細な説明は省略する。

第一、第二の実施形態においては、電源供給手段１０７への初期電圧値の設定は、センター電圧値を用いて固定の設定を行っていた。つまり、図１９のように、電源供給手段１０７がＩＣによって構成されている場合には、ＩＣを基板に実装する時に、初期電圧設定用のＩＣの入カピンを、抵抗を介して電源もしくはグランドに直接接続することで、設定を行う。具体的には、電源供給手段１０７に初期電圧値を１．１０Ｖとして設定を行う場合には、初期電圧コードは「０１」の設定を行う事となる。この場合、電源供給手段１０７の初期電圧値設定端子１には「１」と認識させる為に、抵抗Ｒ２２−１を介して電源（ＶＤＤ）側に接続する。一方、初期電圧値設定端子２には「０」と認識させる為に、抵抗Ｒ２２−２を介してグランド（ＧＮＤ）側に接続する。

第三の実施形態では、初期電圧設定手段１７０３によって設定を変更できる構成としている。具体的には、図１５に示すように、各初期電圧値設定端子を電源もしくはグランドヘの接続をスイッチ（ＳＷ１、ＳＷ２）によって変更できる構成とする。

第三の実施形態のフローは２段階のフローを設定する。１段階目のフローは、製品製造時のフローであり、ＡＳＩＣ１７０１を使用してＭＦＰの製造を行う際になされる。２段階目のフローは、製品を使用する時のフローであり、本実施形態では第一の実施形態にて述べた図８におけるフローと同じとなる。

１段階目のフローの詳細を説明する。１段階目のフローは、製品製造時のフローであり、ＡＳＩＣ１７０１を使用してＭＦＰの製造を行う時に製造工場等で行うフローとなる。この時、ＡＳＩＣ１７０１に対する電源供給や、周辺の接続される各種手段は通常の製品を使用する時の構成とは異なり、図１６のような構成となる。ここでの破線矢印は、製造時において実際にはデータ等の入出力が行われていないことを示す。つまり、電源供給手段１０７は、補正後電圧情報の入力は行わず、初期電圧設定手段１７０３の設定値に従って常に同じ電圧での電源供給を行う。また、演算手段１０９も使用せず、クロック切り替え信号の制御は行わず、クロック選択手段１１４からは、常に分周手段１７０４からのクロックが選択される。

補正後電圧情報読み取り手段１９０１は、ＡＳＩＣ１７０１のＩ／Ｆ手段に接続されており、補正後電圧情報記憶手段１０５に格納されている補正後電圧情報の読み出しを行う。補正後電圧情報読み取り手段１９０１によって読み取った補正後電圧情報を基に、ＡＳＩＣ１７０１の補正後電圧値の認識を行い、それに最も近い値が初期電圧値となるように、初期電圧設定手段１７０３の設定を変える。具体的には、ＡＳＩＣ１７０１が、製造時のバラツキにより遅くしか動作できない状態で、補正後電圧値が１．２５Ｖであったとする。この場合、ＡＳＩＣ１７０１は、補正後電圧情報記憶手段１０５内には補正後電圧コードとして「０００」という３ビットの情報が格納されて、ＡＳＩＣ製造元からＭＦＰの工場へ送られる。

ＭＦＰの製造時に工場では、補正後電圧情報読み取り手段１９０１によって、「０００」という補正後電圧コードを読み取り、図４（ｂ）に示すような３段階の初期電圧値から、補正後電圧に最も近い値である１．２０Ｖに初期電圧値の設定を行う。この場合、初期電圧設定手段１７０３は、図１５のようなスイッチで初期電圧設定端子の設定を行える構成となっている為、ＳＷ１をグランド（ＧＮＤ）側へ、ＳＷ２を電源（ＶＤＤ）側へと設定することで、初期電圧値を１．２０Ｖへと設定する事となる。すなわち、図４（ｂ）に示す初期電圧コード「１０」が設定される。これにより、補正後電圧値との差分は０．０５Ｖとなり、センター電圧値である１．１０Ｖに設定されている状態に比べて、補正電圧への移行時間は３分の１の時間で完了する事となる。

［制御フロー（製造時）］
１段階目のフローである製品製造時のフローの詳細を、図１７を用いて説明する。

ＭＦＰの製造時、製造担当者等が補正後電圧情報読み取り手段１９０１とＡＳＩＣ１７０１との接続を行い、ＭＦＰの電源を投入することにより、図１６における電源供給手段１０７の電源がオンとなる（Ｓ２００１）。この時、電源供給手段１０７は初期電圧設定手段１７０３により、センター電圧値に設定されている。

ＡＳＩＣ１７０１内では、電源供給手段１０７からの供給電圧が初期電圧値であるセンター電圧になった事を検知して、ＰＬＬ１１２が発信を開始する（Ｓ２００２）。電源立ち上げ時のクロック選択手段１１４の初期状態は、分周手段１７０４を選択する事となっており、この時点でロジック部１０２は、分周手段１７０４からの１００ＭＨｚのクロックで動作する。

その後、ＲＯＭ等に格納されている立ち上げシーケンス（不図示）に従って、ＣＰＵ１０４の立ち上げが開始される（Ｓ２００３）。ＣＰＵ１０４の立ち上げが完了した時点で（Ｓ２００４にてＹｅｓ）、ＣＰＵ１０４の制御により、以降のＡＳＶ制御が開始される（Ｓ２００５）。本実施形態の場合のＡＳＶ制御は、ＡＳＩＣ１７０１と電源供給手段１０７間では行われず、ＡＳＩＣ１７０１と補正後電圧情報読み取り手段１９０１との間で、補正電圧情報の出力（Ｓ２００６）が行われる。

補正後電圧情報読み取り手段１９０１では、入力された補正後電圧情報の解析を行い、製造担当者等により補正後電圧値の認識を行う（Ｓ２００７）。前記補正後電圧値の認識結果から、その値に最も近い電圧値に初期電圧設定値の設定を初期電圧設定手段１７０３に設定する（Ｓ２００８）。その後、製造担当者等が電源を切る事で製品製造時のフローを完了する（Ｓ２００９）。以上のように、１段階目のフローとして製品製造時のフローを実施し、ＭＦＰはユーザに渡される。

２段階目のフローは、製品を使用する時のフローとなる。製品を使用する時のフローは、第一の実施形態にて述べた図８のフローとなるが、第一の実施形態との違いは、電源供給手段１０７の電源が投入された時の初期電圧値が、センター電圧値に限らず、補正後電圧情報に基づいた値となっている点である。補正後電圧値との差分が最も小さくなるように初期電圧値の設定が行われている為、初期電圧値と補正後電圧値の差分は小さくなり、その分、初期電圧値から補正電圧に移行する時間も短くなる。

以上、本実施本では初期電圧値をＡＳＩＣの製造時のバラツキに応じて変えることで、初期電圧値と補正後電圧値の差分を小さくし、電圧補正時の移行時間の短縮を行う事を可能とする。

＜第四の実施形態＞
第三の実施形態では、ＡＳＩＣの製造時のバラツキに応じて初期電圧値を変えることで、初期電圧値と補正後電圧値との差分を小さくし、電圧補正時の移行時間の短縮を行う。ここで、初期電圧値の設定を行う為に、第三の実施形態では、図１５に示すようなスイッチを使用した設定方法を用いていた。

本実施形態では、他の初期設定値の設定方法の例を挙げる。本実施形態おけるオーバードライブ制御、ＡＳＶ制御のシステムの構成、及び、動作のフローに関しては、第三の実施形態と同様であるため、詳細な説明は省略する。ここでは、第三の実施形態とは異なる初期電圧設定手段に関してのみ説明を行う。

本実施形態に係る初期電圧設定手段を、図１８を用いて説明する。図１８は、図１６における初期電圧設定手段１７０３の構成を示す図である。ここでは各初期電圧設定端子の設定の切り替えを、ＡＳＩＣ１７０１の実装を行う基板上のプルアップ／プルダウン抵抗の実装・未実装によって切り替える。図１８において、破線の抵抗は、未実装を示す。

初期電圧値の設定を１．００Ｖに設定する場合には、初期電圧コードを図４（ｂ）に示すように、「００」と設定する。具体的には、初期電圧値設定端子１に接続されているプルアップ／プルダウン抵抗のうち、グランド（ＧＮＤ）側のプルダウン抵抗であるＲ１−１の実装を行う。更に、初期電圧値設定端子２に接続されているプルアップ／プルダウン抵抗のうち、グランド（ＧＮＤ）側のプルダウン抵抗であるＲ２−１の実装を行う。

図１８は、初期電圧コード「００」の設定を行っている状態を示す図である。初期電圧値の設定を１．１０Ｖに設定する場合には、初期電圧コードを図４（ｂ）に示すように、「０１」と設定する。具体的には、初期電圧値設定端子１に接続されているプルアップ／プルダウン抵抗のうち、電源（ＶＤＤ）側のプルダウン抵抗であるＲ１−２の実装を行う。更に、初期電圧値設定端子２に接続されているプルアップ／プルダウン抵抗のうち、グランド（ＧＮＤ）側のプルダウン抵抗であるＲ２−１の実装を行う。

初期電圧値の設定を１．２０Ｖに設定する場合には、初期電圧コードを図４（ｂ）に示すように、「１０」と設定する。具体的には、初期電圧値設定端子１に接続されているプルアップ／プルダウン抵抗のうち、グランド（ＧＮＤ）側のプルダウン抵抗であるＲ１−１の実装を行う。更に、初期電圧値設定端子２に接続されているプルアップ／プルダウン抵抗のうち、電源（ＶＤＤ）側のプルダウン抵抗であるＲ２−２の実装を行う。

以上、本実施形態では初期電圧値をＡＳＩＣの製造時のバラツキに応じて変えることで、初期電圧値と補正後電圧値の差分を小さくし、電圧補正時の移行時間の短縮を行う事を可能とする。その時の初期電圧の設定方法に関して、各初期電圧設定端子の設定の切り替えを、ＡＳＩＣの実装を行う基板上のプルアップ／プルダウン抵抗の実装・未実装によって切り替える。

９９０１ ＡＳＩＣ、９９０９ 電源供給手段、１０９ 演算手段、１１０ 発振器、１１１ クロック供給部、１１４ クロック選択手段

Claims (7)

1. 半導体集積回路と当該半導体集積回路に電源電圧を供給する電源供給手段とを含む電源圧制御システムであって、
   前記半導体集積回路は、
   複数の動作状態のいずれかにて動作可能なデータ処理手段と、
   前記データ処理手段を所定の動作状態で動作させるために必要な電圧値の情報を格納する記憶手段と、
   起動時に前記記憶手段に格納された前記電圧値の情報を前記電源供給手段へ出力するインタフェース手段と、
   前記電源供給手段から供給されている電圧に応じて、前記複数の動作状態から動作状態を選択し、当該選択した動作状態にて前記データ処理手段を動作させる選択手段と、
   を有し、
   前記電源供給手段は、
   起動時に初期電圧値の設定に基づいて前記半導体集積回路への供給を開始し、供給する電圧が前記初期電圧値に達したことに応じて、前記インタフェース手段から取得した前記電圧値の情報に基づき供給する電圧を所定の電圧へと移行させる制御手段を有し、
   前記選択手段は、前記電源供給手段にて供給されている電圧が前記初期電圧値から前記所定の電圧値へ達した時点で前記データ処理手段を前記所定の動作状態へ切り替えることを特徴とする電源圧制御システム。
2. 前記半導体集積回路は更に、前記初期電圧値と前記所定の電圧値との差分に基づき、前記初期電圧値から前記所定の電圧値に達するまでの時間を算出する演算手段を備え、
   前記選択手段は、前記算出された時間に基づき前記所定の動作状態への切り替えのタイミングを制御することを特徴とする請求項１に記載の電源圧制御システム。
3. 前記電源供給手段が前記半導体集積回路に供給している電圧を検出する検出手段を更に有し、
   前記選択手段は、前記検出手段が、前記電源供給手段が供給している電圧が前記所定の電圧値に達したことを検出した時点で前記データ処理手段を前記所定の動作状態へ切り替えることを特徴とする請求項１に記載の電源圧制御システム。
4. 前記複数の動作状態は、クロックの周波数が異なる複数の動作状態であり、
   前記所定の動作状態は、切り替え前の動作状態と比較してより高い周波数のクロックで動作する動作状態であることを特徴とする請求項１乃至３のいずれか一項に記載の電源圧制御システム。
5. 前記選択手段は、前記データ処理手段に提供するクロックの周波数を切り替えることで、前記データ処理手段の動作状態を切り替えることを特徴とする請求項４に記載の電源圧制御システム。
6. 前記所定の電圧は、半導体集積回路の製造プロセスに起因する動作の速度のバラツキに対応して、動作が基準よりも速い半導体集積回路に対しては基準電圧よりも低い値に設定され、動作が前記基準よりも遅い半導体集積回路に対しては前記基準電圧よりも高い値が設定されることを特徴とする請求項１乃至５のいずれか一項に記載の電源圧制御システム。
7. 前記初期電圧値は、半導体集積回路の製造プロセスに起因する動作の速度のバラツキに対応して、動作が基準よりも速い半導体集積回路に対しては基準電圧よりも低い値に設定され、動作が前記基準よりも遅い半導体集積回路に対しては前記基準電圧よりも高い値が設定されることを特徴とする請求項１乃至５のいずれか一項に記載の電源圧制御システム。

Images