EP2250541A2 - Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé - Google Patents

Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé

Info

Publication number
EP2250541A2
EP2250541A2 EP09721479A EP09721479A EP2250541A2 EP 2250541 A2 EP2250541 A2 EP 2250541A2 EP 09721479 A EP09721479 A EP 09721479A EP 09721479 A EP09721479 A EP 09721479A EP 2250541 A2 EP2250541 A2 EP 2250541A2
Authority
EP
European Patent Office
Prior art keywords
voltage
frequency
hιgh
duration
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09721479A
Other languages
German (de)
English (en)
Inventor
Sylvain Miermont
Edith Beigne
Bettina Rebaud
Pascal Vivet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP2250541A2 publication Critical patent/EP2250541A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a device for supplying an electronic circuit, in particular a digital circuit, and to a related method.
  • a power supply module capable of delivering throughout the operation a variable voltage over a continuous range of values, generally realized in the form of a DC-DC converter.
  • the presence of such a module is problematic whatever the technology envisaged: the use of external choppers is naturally not suited to the integration of all the elements in an integrated circuit; the use of internal choppers is very expensive (in terms of substrate surface or because of the processes used) because of the presence of many passive components; linear converters suffer from a low efficiency.
  • the invention proposes a device for supplying an electronic circuit capable of applying to the electronic circuit at least a first voltage or a second voltage different from the first voltage, characterized in that it comprises:
  • Application means adapted to apply to the circuit the first voltage and the first frequency during the first duration, and the second voltage and the second frequency during the second duration.
  • the average operating point of the circuit can be set within a continuous set of operating points, in particular in order to adapt better to the received constraint, and while using a discrete number (generally equal to two) of available voltages, taking into account the operating conditions of the circuit.
  • the means for determining the first frequency are also capable of determining the second frequency as a function of at least one operating parameter of the circuit, so as to also use a second frequency optimized at the current operating conditions.
  • These means may use means for measuring said parameter within the electronic circuit, several examples of which are given in the description which follows.
  • the information represents for example an objective frequency and the determination means can then be able to determine the first duration and the second duration so that the circuit operates at an effective average frequency greater than the objective frequency.
  • the application means are able to periodically implement a period (that is to say a cycle) formed successively from the application of the first voltage and the first frequency, and the application of the second voltage and the second frequency.
  • the duty cycle i.e., the relative duration of application of the first frequency and the first voltage with respect to the total duration of the period
  • the means for determining the first duration and the second duration may be able to determine a ratio between the first duration and the second duration (directly linked to the duty cycle that has just been mentioned) as a function of at least the first frequency. This influences the average effective frequency.
  • Said operating parameter represents for example an instantaneous operating condition of the circuit, which makes it possible to reactualize the first and second durations (for example their ratio related to the duty cycle) regularly, dynamically.
  • the means for determining the first frequency may be able to also determine the second frequency as a function of at least one instantaneous operating condition of the circuit.
  • the means for determining the first duration and the second duration are able to determine the ratio between the first duration and the second duration (directly related to the duty cycle) as a function of the first frequency and the second frequency. , dynamically as already indicated.
  • the application means comprise a frequency selector receiving a first clock signal having the first frequency and a second clock signal having the second frequency, and applying to the electronic circuit the first signal of clock during the first duration and the second clock signal during the second duration.
  • the application means comprise a clock generator capable of generating and applying to the electronic circuit a first clock having the first frequency during the first duration and a second clock having the second frequency during the second time. duration.
  • the application means may also comprise a voltage selector receiving the first voltage and the second voltage, and applying to the electronic circuit the first voltage during the first duration and the second voltage during the second duration.
  • This voltage selector comprises according to a possibility of implementation:
  • the voltage selector can then also include:
  • variable voltage means for controlling the variable voltage of a value equal to the second voltage to a value equal to the first voltage.
  • the variable voltage is applied only during the transition phases between the first voltage and the second voltage (short-duration phases with respect to the total duration of operation); this variable voltage can, for example, be generated by means of a linear converter without any appreciable effect on the efficiency taken over the total duration of operation.
  • the constraint is for example temporal (and expressed in this case as a time or a frequency), although other possibilities are conceivable, such as a constraint in average power consumed.
  • the electronic circuit is often in practice a digital circuit, for example made in CMOS technology.
  • the invention also proposes, in an original manner in itself, a device for supplying an electronic circuit capable of applying to the electronic circuit at least a first voltage or a second voltage different from the first voltage, characterized in that it comprises :
  • means for receiving information defining a constraint means for determining a first number of clock cycles and a second number of clock cycles, such as the operation of the circuit at a first frequency associated with the first voltage during the first number of clock cycles; and at a second frequency associated with the second voltage during the second number of clock cycles respects said constraint;
  • Application means adapted to apply to the circuit the first voltage and the first frequency during the first number of clock cycles, and the second voltage and the second frequency during the second number of clock cycles.
  • synchronization means capable of synchronizing (the beginning of) the application of the first voltage and (the beginning of) a treatment to be performed with said constraint.
  • the total number of clock cycles required for processing is then predetermined, for example; the constraint may in practice be the time in which it is desired to perform the treatment.
  • the aforementioned frequencies are predetermined (for example at the design of the system or during a calibration phase of the circuit) in order to ensure a safe operation thereof taking into account possible variabilities and drifts. , and possibly stored within the determination means, always for the purpose of minimizing the energy consumed by the circuit.
  • the invention also proposes a method of supplying an electronic circuit by means of at least a first voltage or a second voltage different from the first voltage, characterized in that it comprises the following steps:
  • FIG. 1 shows the main elements of a system according to the teachings of the invention
  • FIG. 2 represents such a system according to a first application example
  • FIG. 3 illustrates the variations of supply voltage and clock frequency present during the implementation of the system of FIG. 2;
  • FIG. 4 represents a second example of application of the invention
  • FIG. 5 presents timing diagrams illustrating the operation of the system of FIG. 4.
  • FIG. 1 represents the elements of a device for supplying a functional heart 10, for example a synchronous electronic circuit realized in CMOS digital logic.
  • the elements of this device described in the following can be brought together in the same integrated circuit as the functional heart 10, and therefore made in CMOS technology. As a variant, all or some of these elements could however be made in the form of an external module at the functional heart 10.
  • the feed device is described in the form of functional elements. Several functions could, however, be performed by the same element in certain modes of implementation.
  • any synchronous digital circuit is capable of operating at a maximum frequency F max , which can not be measured directly and varies over time according to intrinsic and extrinsic factors.
  • the intrinsic factors are the variability of the manufacturing process and aging; the extrinsic factors are the supply voltage and the temperature. It is also considered that operating the circuit faster than this frequency causes time delays that lead to the corruption of the circuit function.
  • the power supply device of FIG. 1 comprises an adaptation controller 12 which receives on the one hand a high voltage V hig and a low voltage V
  • the communication between the probes 30, 31, 32 and the adaptation controller 12 (in particular to control the probes and to increase the value of the monitored parameters towards the controller) can be done by any appropriate means, for example by means of signals analog, digital, or any combination of these types of signals.
  • the adaptation controller 12 therefore drives the probes 30, 31, 32 and collects the values of the operating parameters measured by these probes, in particular for the purpose of comparing these values with stored calibration values, for example in an associated non-volatile memory. to the adaptation controller, or to values produced by reference sources (typically frequency, voltage or reference current).
  • reference sources typically frequency, voltage or reference current
  • the adaptation controller estimates for each of the supply voltages envisaged in the device (that is to say here for the high voltage V hig and the low voltage V
  • This estimation of a frequency associated with each supply voltage value can be achieved by known voltage-frequency torque determination techniques allowing safe operation of the system as described for example in the article, for example by simulation or by calibration by means of a speed test carried out after manufacture of the circuit. Note, however, that there is provided here the determination of an operating frequency for each available voltage source, not the adaptation of the voltage to a desired frequency.
  • the estimated maximum frequency F max practices _ es t ⁇ m associated with each supply voltage must be performed at regular intervals, with a period dependent constant of time variations to compensate.
  • the adaptation controller 12 controls clock generators 16, 18 (and precisely here a first clock generator 16 associated with the low voltage V
  • a performance controller 22 receives the different clock signals H
  • the performance controller 22 could also alternatively receive the frequency values associated with each supply voltage directly from the adaptation controller 12.
  • the solution proposed in FIG. 1 allows the performance controller 22 to work on the clock signals. effectively generated, as applied to the heart as described below.
  • the performance controller also receives information C representing a performance constraint, for example frequency or time, to be respected by the power device.
  • This constraint is determined, for example, by the application (in the "logicieP" sense) implemented by the core 10, depending in particular on the needs of this application.
  • the performance controller 22 determines the respective duration of application of the two supply voltages, here for example in the form of the ratio X between the application time of the high voltage V high and the accumulated time of application of the two voltages, allowing to best comply with the constraints defined in the information C.
  • C is a constraint expressed in frequency form F ta rget the system is dimensioned so that this frequency constraint F ta rget is between the possible values of F
  • the ratio X determined by the performance controller 22 is transmitted to a transition sequencer 24 which drives a voltage selector 14 and a frequency selector 20 (using respectively a hopv voltage control and a control of frequency ⁇ OP F ) so that the selectors 14, 20 respectively apply the high voltage V h ⁇ gh and the associated clock signal H h ⁇ gh for the duration defined by the performance controller 22 (here a proportion X of the time), and the low voltage V
  • the transition sequencer 24 ensures in particular that the low voltage V
  • the voltage selector 14 receives on the one hand the voltage V h ⁇ gh and on the other hand the voltage V
  • the frequency selector 20 receives the clock signals H
  • V CO is referenced V CO re the voltage applied to the heart 10 by the voltage selector 14 and the Hcore F ⁇ re frequency clock signal applied to the heart 10 by the frequency selector 20.
  • the performance controller 22 will take into account the interruption time of the operation of the heart 10 when determining the different durations of application of each voltage in order to respect the stress C.
  • the supply device can operate in an optimized manner and adapted to a stress C (which can in turn vary over a continuous range of values) through the variable weighting of the time of use of one voltage source relative to the other and the variable performance (and therefore adaptable to the constraint) that results.
  • FIG. 2 shows an embodiment of the invention in an application in which the constraint to be respected is expressed in the form of an operating frequency required by the process implemented by the digital core 110.
  • FIG. 2 Each element of FIG. 2 has been assigned a numerical reference increased by 100 with respect to the element having the same function in FIG.
  • a matching controller 112 drives a voltage probe 130 and a temperature probe 131.
  • the voltage probe 130 measures the supply voltage actually received by the core 110, that is to say taking into account the local power supply drops due to the resistivity of the supply grid.
  • the voltage measured by the probe 130 is compared with a reference voltage V r ⁇ f and can thus be converted within the adaptation controller 112 into a digital value representative of this measured voltage.
  • the temperature probe 131 also makes it possible to obtain digital information representing the value of the measured temperature.
  • the temperature sensor 131 measures, for example, in practice the voltage at the terminals of a diode directly biased by a reference current.
  • the voltage across the diode varies depending on the temperature); the measured voltage can in this case also be converted into digital temperature information within the adaptation controller 112.
  • the adaptation controller 112 Since the core 110 is subjected to two different supply voltages as explained in detail below, the adaptation controller 112 must be able to distinguish between the different supply phases in order to determine at which desired voltage the measured voltage corresponds. For this purpose, it is possible, for example, to provide a communication between the adaptation controller 112 and the transition sequencer 124 described below (as shown in dashed lines in FIG. 2) or other elements holding information on the applied voltage ( as for example the voltage selector 114).
  • the adaptation controller 112 considers as invalid a measurement during which the measured voltage varies significantly (to avoid the case where the measurement takes place during the transition phase between the two voltages). feeding as described below).
  • the adaptation controller 112 determines the maximum practical frequencies F max _est ⁇ m_h ⁇ gh and F ma ⁇ _ e st ⁇ m_iow respectively associated with the high voltage V h ⁇ gh and the low voltage V
  • the clock generators 116, 118 are for example each of frequency-locked loop type (or FLL) and realized by means of a low-jitter voltage controlled local oscillator and a control loop which slaves the frequency generated with respect to the received frequency setpoint and at a reference frequency F r ⁇ f received by each of the clock generators 116, 118.
  • Each clock generator 116, 118 transmits to a performance controller 122 information representing the frequency currently generated by this clock generator (information designated F
  • 0W and H hgh generated respectively by the first clock generator 116 and the second clock generator 118 are input of a frequency selector 120 whose operation is described below.
  • the performance controller 122 thus receives information representing the frequencies respectively generated by the first generator 116 and the second generator 118, that is to say respectively associated with the low voltage V
  • the performance controller 122 also receives, for example in the form of a digitally encoded information, the frequency F ta rget operation required by the process implemented by the heart 110 (which expresses in the present application the constraint that must comply with the feeding device).
  • the sizing of the circuit during its design is such that this frequency constraint F ta rget is between the frequencies F
  • 0W and H hgh and the performance controller 122 can thus determine a proportion X (in percent) of the total calculation time such as the effective average frequency F ⁇ ff XF h ⁇ gh + (1 -X). F
  • 0W is greater than the objective frequency Ftarget-
  • 0W , is thus greater than the objective, and thus allows to respect the constraint defined by this one.
  • F ⁇ ff is chosen to be sufficiently greater than Ftarget (for example from 1% to 10% higher) to take account of the transition periods between two phases of operation (the operation of the core 110 may in certain cases be interrupted during these periods of time. transition).
  • the proportion X thus determined is transmitted to the jump sequencer 124 which controls, on the one hand, the frequency selector 120 (by means of the hopF command) so as to successively apply to the circuit 110 the two clocks H h ⁇ gh and t H
  • the sequencer 124 controls the selectors 114, 120 in order to switch from the voltage mode V h ⁇ gh and frequency F h ⁇ gh to the voltage mode V
  • the jump sequencer 124 controls the selectors 114, 120 to ensure a constant operation at the voltage V h ⁇ gh and the frequency F h ⁇ gh when the proportion X is 100%, while it controls a constant operation at voltage V
  • the voltage selector 114 is for example of the type described in the article "Power Supply Selector for Energy and Area-Efficient Local Dynamic Voltage Scaling" S. Miermont et al.
  • the frequency selector 120 is for example of the "harmless" type as described in US Pat. No. 6,501,304.
  • Such a voltage selector allows, during a transition phase, to apply to the electronic circuit a variable voltage of a value equal to a first voltage (V
  • This voltage selector makes it possible to manage the inverse transition phases by applying the variable voltage to the electronic circuit when this other voltage is applied, by suppressing the application of this other voltage when the variable voltage is applied and by controlling the variable voltage of a value equal to this other voltage at a value equal to the first voltage.
  • variable voltage proposed for use in the example described above is used only during the brief transition phases and that a linear converter can therefore be used for the generation this variable voltage without significant impact on the electrical efficiency (the voltage generated by the converter during the operating phases at the voltage V h ⁇ gh corresponding to the maximum voltage thereof and therefore not involving resistive losses).
  • FIG. 4 represents an embodiment of the invention applied in the case where the functional heart (here referenced 210) is a block receiving periodically (that is to say all the T da ta) input data, then having a maximum time T ta rget (sometimes referred to as "block latency") to process this input data (the processing requiring N clock cycles) and communicate the processed data to the next block.
  • the elements having a function corresponding to an element of FIG. 1 carry an increased reference of 200 relative to this element of FIG. 1.
  • the probes 230, 231, 232 used in this embodiment are ring oscillators, as described for example in the article "Product-
  • an oscillator with "long-wire" links 230 an oscillator based on high-voltage threshold transistors 231 and an oscillator based on low-voltage threshold transistors 232 can be used.
  • oscillator with capacitive elements An adaptation controller 212 regularly measures the frequency of each of the oscillators 230, 231, 232, in particular through a frequency reference F re fi - During the design phase, the operation of the heart 210 was simulated in order to to determine the variations of its maximum operating frequency as a function, in particular, of the supply voltage and the temperature.
  • the variations of the frequency of each of the oscillators mentioned above as a function of the same parameters are known so that one can determine the maximum usable frequencies F max _est ⁇ m_h ⁇ gh and F ma ⁇ _ e st ⁇ m_iow respectively at the high voltage V h ⁇ gh and at the low voltage V
  • the Monte-Carlo type simulations can for example be used in this context.
  • 0W are transmitted on the one hand to a clock generator 220, for example made by a phase locked loop (or PLL Phase Locked Loop) receiving a reference signal F r ⁇ f2 and other Part of a performance controller 222.
  • a phase locked loop or PLL Phase Locked Loop
  • the performance controller 222 determines the number of cycles d clock to which the heart 210 must work the high frequency F max _est ⁇ m_h ⁇ gh (from the N clock cycles necessary for processing data as mentioned above), taking into account also the transition time T tra ns ⁇ t ⁇ on necessary to transition from one mode of operation to the other, so that the processing time does not exceed the target time T ta rget- This amounts to saying that the performance controller 222 determines the number K which verifies:
  • T i.sag ei. * + N ⁇ K + T. .
  • the number K of operating cycles at the frequency Fmax_est ⁇ m_h ⁇ gh (and therefore at the voltage V h ⁇ gh ) is communicated by the performance controller 222 to a jump sequencer 224 which controls the clock generator 220 by means of a hopF signal of so that the generator 220 operates at the frequency F max _est ⁇ m_h ⁇ gh (received from the adaptation controller 212) during the first K clock cycles of the processing and at the frequency Fmax_est ⁇ m_iow (also received from the adaptation controller 212) during the NK cycles following.
  • the operation of the jump sequencer 224 and that of the heart 210 is synchronized, for example by exchanging synchronization information (referenced synchro in FIG. 4).
  • the jump sequencer 224 also controls a voltage selector 214 so that it applies the high voltage V hig during the first K clock cycles and the low voltage V
  • the voltage selector 214 is for example of the type described in the article "VDD-Hopping Accelerator for On-chip Power Supplies Achieving
  • a time constraint (expressed as frequency or latency time to be complied with) has been considered above, the constraint could be of a different nature; it could be for example a mean power consumption constraint (the operating time at high frequency is limited so as to respect this constraint).

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

L'invention concerne un dispositif d'alimentation d'un circuit électronique (10) apte à appliquer au circuit électronique au moins une première tension (Vhigh) ou une seconde tension (VI0W) différente de la première tension. Ce dispositif comprend notamment un contrôleur de performance (22) apte à recevoir une information définissant une contrainte (C) et à déterminer une première durée et d'une seconde durée telles que le fonctionnement du circuit à une première fréquence (Fhigh) associée à la première tension (Vhιgh) pendant la première durée et à une seconde fréquence (FIow) associée à la seconde tension (VI0W) pendant la seconde durée respecte ladite contrainte (C). Le dispositif applique (24, 20, 14) au circuit (10) la première tension (Vhigh) et la première fréquence (Fhigh) pendant la première durée, et la seconde tension (V|0W) et la seconde fréquence (FI0W) pendant la seconde durée.

Description

Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé
La présente invention est relative à un dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et à un procédé associé.
Afin d'optimiser l'alimentation d'un circuit électronique (en particulier dans le cas des circuits numériques), il a été proposé d'adapter l'alimentation aux performances requises à un instant donné du fonctionnement du circuit électronique.
La conception actuelle de nombreux circuits électroniques, en particulier numériques (et notamment ceux réalisés en technologie CMOS), est en effet telle que l'énergie consommée pour réaliser un ensemble donné d'opérations augmente avec la tension d'alimentation utilisée, imposée quant à elle par la fréquence à laquelle on souhaite faire travailler le circuit.
Il est ainsi apparu possible d'optimiser la consommation d'énergie en adaptant la tension d'alimentation à un niveau aussi faible que possible, mais suffisant pour assurer un fonctionnement sûr au niveau de performance souhaité (c'est-à-dire, pour un circuit synchrone, à la fréquence d'horloge souhaitée).
L'article "Low-Power Opération Using Self-Timed Circuits and
Adaptive Scaling of the Supply Voltage", de L. S. Nielsen et al. in journal I. E. E. E
VLSI volume 2, numéro 4, décembre 1994, a ainsi pu introduire la notion d'adaptation de la tension d'alimentation (en anglais "Adaptive Voltage
Scaling") dans le contexte de systèmes en logique asynchrone.
L'adaptation de la tension d'alimentation à la fréquence de travail de circuits numériques synchrones a également été proposée, notamment dans les articles "A Dynamic Voltage Scaled Microprocessor System", de T. D. Burd et al., in journal I. E. E. E JSSC volume 35, numéro 11 , novembre 2000 et "Closed-Loop Adaptive Voltage Scaling Controller for Standard-Cell ASICs", de S. Dhar et al. in actes de ISLPED, août 2002. D'autres solutions ont été proposées plus récemment dans cette même lignée, notamment dans l'article "Dynamic Voltage and Frequency Management for a Low-Power Embedded Microprocessor" , de M. Nakai et al. in journal I. E. E. E JSSC volume 40 numéro 1 , janvier 2005, ainsi que dans l'article "Next Génération SoC Power Management', de J. Pennanen et al. in journal Electronics Product Design, mars 2007.
Si ces systèmes permettent d'optimiser la consommation électrique en adaptant la tension d'alimentation aux contraintes de performance du circuit électronique (exprimées en général en termes de fréquence de fonctionnement requise par les applications mises en œuvre par le circuit électronique), ils nécessitent en revanche, du fait même de leur conception, un module d'alimentation apte à délivrer tout au long du fonctionnement une tension variable sur une plage continue de valeurs, généralement réalisé sous forme d'un convertisseur continu-continu. La présence d'un tel module pose problème quelle que soit la technologie envisagée : l'utilisation de hacheurs externes n'est naturellement pas adaptée à l'intégration de l'ensemble des éléments dans un circuit intégré ; l'utilisation de hacheurs internes est très coûteuse (en termes de surface de substrat ou du fait des procédés utilisés) à cause de la présence de nombreux composants passifs ; les convertisseurs linéaires souffrent quant à eux d'un faible rendement.
Dans ce contexte, l'invention propose un dispositif d'alimentation d'un circuit électronique apte à appliquer au circuit électronique au moins une première tension ou une seconde tension différente de la première tension, caractérisé en ce qu'il comprend :
- des moyens de détermination d'une première fréquence associée à la première tension en fonction d'au moins un paramètre de fonctionnement du circuit ;
- des moyens de réception d'une information définissant une contrainte ;
- des moyens de détermination d'une première durée et d'une seconde durée telles que le fonctionnement du circuit à la première fréquence pendant la première durée et à une seconde fréquence associée à la seconde tension pendant la seconde durée respecte ladite contrainte ;
- des moyens d'application aptes à appliquer au circuit la première tension et la première fréquence pendant la première durée, et la seconde tension et la seconde fréquence pendant la seconde durée.
Ainsi, selon la pondération relative de la première durée et de la seconde durée, le point de fonctionnement moyen du circuit peut être réglé à l'intérieur d'un ensemble continu de points de fonctionnement, afin notamment de s'adapter au mieux à la contrainte reçue, et tout en utilisant un nombre discret (en général égal à deux) de tensions disponibles, et ce en tenant compte des conditions de fonctionnement du circuit.
On peut prévoir également que les moyens de détermination de la première fréquence soient aussi aptes à déterminer la seconde fréquence en fonction d'au moins un paramètre de fonctionnement du circuit, afin d'utiliser également une seconde fréquence optimisée aux conditions courantes de fonctionnement.
Ces moyens peuvent utiliser des moyens de mesure dudit paramètre au sein du circuit électronique, dont plusieurs exemples sont donnés dans la description qui suit. L'information représente par exemple une fréquence objectif et les moyens de détermination peuvent alors être aptes à déterminer la première durée et la seconde durée de telle sorte que le circuit fonctionne à une fréquence moyenne effective supérieure à la fréquence objectif.
Selon un mode de réalisation envisageable, les moyens d'application sont aptes à mettre en œuvre périodiquement une période (c'est-à-dire un cycle) formée successivement de l'application de la première tension et de la première fréquence, et de l'application de la seconde tension et de la seconde fréquence. Le rapport cyclique (c'est-à-dire la durée relative d'application de la première fréquence et de la première tension par rapport à la durée totale de la période) est alors directement lié à la fréquence moyenne effective comme expliqué plus loin. En pratique, les moyens de détermination de la première durée et de la seconde durée peuvent être aptes à déterminer un rapport entre la première durée et la seconde durée (directement lié au rapport cyclique qui vient d'être mentionné) en fonction au moins de la première fréquence. On influe ainsi sur la fréquence moyenne effective.
Ledit paramètre de fonctionnement représente par exemple une condition instantanée de fonctionnement du circuit, ce qui permet de réactualiser les première et seconde durées (par exemple leur rapport lié au rapport cyclique) régulièrement, de manière dynamique. Les moyens de détermination de la première fréquence peuvent être aptes à déterminer également la seconde fréquence en fonction d'au moins une condition instantanée de fonctionnement du circuit.
On peut alors prévoir que les moyens de détermination de la première durée et de la seconde durée soient aptes à déterminer le rapport entre la première durée et la seconde durée (directement lié au rapport cyclique) en fonction de la première fréquence et de la seconde fréquence, de manière dynamique comme déjà indiqué.
Selon un mode de réalisation envisageable, les moyens d'application comprennent un sélecteur de fréquence recevant un premier signal d'horloge ayant la première fréquence et un second signal d'horloge ayant la seconde fréquence, et appliquant au circuit électronique le premier signal d'horloge pendant la première durée et le second signal d'horloge pendant la seconde durée.
Selon un autre mode de réalisation envisageable, les moyens d'application comprennent un générateur d'horloge apte à générer et à appliquer au circuit électronique une première horloge ayant la première fréquence pendant la première durée et une seconde horloge ayant la seconde fréquence pendant la seconde durée.
Les moyens d'application peuvent comprendre également un sélecteur de tension recevant la première tension et la seconde tension, et appliquant au circuit électronique la première tension pendant la première durée et la seconde tension pendant la seconde durée. Ce sélecteur de tension comprend selon une possibilité de mise en œuvre :
- des moyens pour appliquer au circuit électronique une tension variable d'une valeur égale à la première tension à une valeur égale à la seconde tension ;
- des moyens pour sélectionner l'application de la seconde tension sur le circuit électronique lorsque la tension variable atteint la seconde tension.
Le sélecteur de tension peut alors également comprendre :
- des moyens pour appliquer la tension variable au circuit électronique lorsque la seconde tension est appliquée ;
- des moyens pour supprimer l'application de la seconde tension lorsque la tension variable est appliquée ;
- des moyens pour commander la tension variable d'une valeur égale à la seconde tension à une valeur égale à la première tension. La tension variable n'est dans ce cas appliquée que lors des phases de transition entre la première tension et la seconde tension (phases de courte durée par rapport à la durée totale du fonctionnement) ; cette tension variable peut donc par exemple être générée au moyen d'un convertisseur linéaire sans conséquence notable sur le rendement pris sur la durée totale du fonctionnement.
La contrainte est par exemple temporelle (et exprimée dans ce cas sous forme d'un temps ou d'une fréquence), bien que d'autres possibilités soient envisageables, comme une contrainte en puissance moyenne consommée. Le circuit électronique est souvent en pratique un circuit numérique, par exemple réalisé en technologique CMOS.
L'invention propose également, de manière originale en soi, un dispositif d'alimentation d'un circuit électronique apte à appliquer au circuit électronique au moins une première tension ou une seconde tension différente de la première tension, caractérisé en ce qu'il comprend :
- des moyens de réception d'une information définissant une contrainte ; - des moyens de détermination d'un premier nombre de cycles d'horloge et d'un second nombre de cycles d'horloge tels que le fonctionnement du circuit à une première fréquence associée à la première tension pendant le premier nombre de cycles d'horloge et à une seconde fréquence associée à la seconde tension pendant le second nombre de cycles d'horloge respecte ladite contrainte ;
- des moyens d'application aptes à appliquer au circuit la première tension et la première fréquence pendant le premier nombre de cycles d'horloge, et la seconde tension et la seconde fréquence pendant le second nombre de cycles d'horloge.
On peut prévoir en outre dans ce cas des moyens de synchronisation aptes à synchroniser (le début de) l'application de la première tension et (le début d') un traitement à effectuer avec ladite contrainte.
Le nombre total de cycles d'horloge nécessaire au traitement est alors par exemple prédéterminé ; la contrainte peut en pratique être le temps dans lequel on souhaite effectuer le traitement.
Les caractéristiques optionnelles mentionnées plus haut s'appliquent également dans ce contexte. On peut en outre prévoir ici que les fréquences susmentionnées soient prédéterminées (par exemple à la conception du système ou lors d'une phase de calibration du circuit) afin d'assurer un fonctionnement sûr de celui-ci en tenant compte des variabilités et dérives envisageables, et mémorisées éventuellement au sein des moyens de détermination, toujours dans un but de minimiser l'énergie consommée par le circuit. L'invention propose également un procédé d'alimentation d'un circuit électronique au moyen d'au moins une première tension ou une seconde tension différente de la première tension, caractérisé en ce qu'il comprend les étapes suivantes :
- détermination d'une première fréquence associée à la première tension en fonction d'au moins un paramètre de fonctionnement du circuit ;
- réception d'une information définissant une contrainte ; - détermination d'une première durée et d'une seconde durée telles que le fonctionnement du circuit à la première fréquence pendant la première durée et à une seconde fréquence associée à la seconde tension pendant la seconde durée respecte ladite contrainte ; - application au circuit de la première tension et de la première fréquence pendant la première durée, et de la seconde tension et de la seconde fréquence pendant la seconde durée.
On peut en outre envisager les étapes suivantes, de manière à faire évoluer en dynamique l'alimentation du circuit : - mesure périodique du paramètre de fonctionnement ;
- détermination périodique de la première fréquence en fonction du paramètre mesuré.
On peut ainsi prévoir la détermination périodique d'un rapport entre la première durée et la seconde durée en fonction de la première fréquence déterminée en fonction du paramètre mesuré.
D'autres caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui suit, faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente les éléments principaux d'un système conforme aux enseignements de l'invention ;
- la figure 2 représente un tel système selon un premier exemple d'application ;
- la figure 3 illustre les variations de tension d'alimentation et de fréquence d'horloge présentes lors de la mise en œuvre du système de la figure 2 ;
- la figure 4 représente un second exemple d'application de l'invention ;
- la figure 5 présente des chronogrammes illustrant le fonctionnement du système de la figure 4. La figure 1 représente les éléments d'un dispositif d'alimentation d'un cœur fonctionnel 10, par exemple un circuit électronique synchrone réalisé en logique numérique CMOS. Les éléments de ce dispositif décrit dans la suite peuvent être rassemblés au sein du même circuit intégré que le cœur fonctionnel 10, et par conséquent réalisés en technologie CMOS. En variante, tout ou partie de ces éléments pourrait toutefois être réalisé sous forme de module externe au cœur fonctionnel 10.
On décrit par ailleurs dans la suite le dispositif d'alimentation sous forme d'éléments fonctionnels. Plusieurs fonctions pourraient toutefois être réalisées par un même élément dans certains modes de mise en œuvre.
On considère ici que tout circuit numérique synchrone est capable de fonctionner à une fréquence maximum Fmax_réeiie, que cette fréquence ne peut être mesurée directement et qu'elle varie dans le temps selon des facteurs intrinsèques et extrinsèques. Les facteurs intrinsèques sont la variabilité du procédé de fabrication et le vieillissement ; les facteurs extrinsèques sont la tension d'alimentation et la température. On considère également que faire fonctionner le circuit plus vite que cette fréquence provoque des fautes de délais qui conduisent à la corruption de la fonction du circuit.
Le dispositif d'alimentation de la figure 1 comprend un contrôleur d'adaptation 12 qui reçoit d'une part une tension haute Vhιgh et une tension basse V|0W, et pilote d'autre part des sondes 30, 31 , 32, situées physiquement au sein du cœur 10 afin de mesurer des paramètres de fonctionnement de celui-ci.
La communication entre les sondes 30, 31 , 32 et le contrôleur d'adaptation 12 (notamment pour piloter les sondes et remonter la valeur des paramètres surveillés vers le contrôleur) peut se faire par tout moyen approprié, par exemple à l'aide de signaux analogiques, numériques ou une quelconque combinaison de ces types de signaux.
Le contrôleur d'adaptation 12 pilote donc les sondes 30, 31 , 32 et recueille les valeurs des paramètres de fonctionnement mesurées par ces sondes, dans le but notamment de comparer ces valeurs à des valeurs de calibration mémorisées par exemple dans une mémoire non volatile associée au contrôleur d'adaptation, ou à des valeurs produites par des sources de référence (typiquement fréquence, tension ou courant de référence).
Sur la base des valeurs mesurées et éventuellement des comparaisons effectuées, le contrôleur d'adaptation estime alors pour chacune des tensions d'alimentation envisagées dans le dispositif (c'est-à-dire ici pour la tension haute Vhιgh et la tension basse V|0W) quelle fréquence maximum Fmax_Pratιque peut être utilisée en pratique sans nuire à un fonctionnement sûr du système.
Cette estimation d'une fréquence associée à chaque valeur de tension d'alimentation peut être réalisée grâce à des techniques connues de détermination de couple tension-fréquence permettant un fonctionnement sûr du système comme décrit par exemple dans l'article, par exemple par simulation ou par calibration au moyen d'un test en vitesse réalisé après fabrication du circuit. On remarque toutefois qu'il est prévu ici la détermination d'une fréquence de fonctionnement pour chaque source de tension disponible, et non l'adaptation de la tension à une fréquence souhaitée.
En pratique, on peut se baser sur une estimation pessimiste de la fréquence maximum Fmax_réeiie déjà mentionnée telle qu'obtenue par simulation, puis déterminer à l'aide des mesures si les conditions instantanées de fonctionnement sont favorables ou non, et, enfin, calculer pour chaque source de tension une fréquence Fmax_estιm aussi proche d'une estimation optimiste de la fréquence Fmax_réeιie que ces conditions de fonctionnement le permettent, en prenant en compte l'imprécision des mesures.
Par ailleurs, afin de compenser l'évolution dans le temps des sources de variation, l'estimation des fréquences maximum pratiques Fmax_estιm associées à chaque tension d'alimentation devra être réalisée à intervalles régulier, avec une période dépendant des constantes de temps des variations à compenser.
Sur la base des fréquences maximum pratiques Fmax_estιm déterminées comme indiqué ci-dessus, le contrôleur d'adaptation 12 commande des générateurs d'horloge 16, 18 (et précisément ici un premier générateur d'horloge 16 associé à la tension basse V|0W et un second générateur d'horloge 18 associé à la tension haute Vhιgh) afin que chacun de ceux-ci fournissent en sortie un signal d'horloge (ici respectivement H|0W et Hhigh) ayant la fréquence déterminée par le contrôleur d'adaptation 12.
Un contrôleur de performance 22 reçoit les différents signaux d'horloge H|0W, Hhιgh et détermine la fréquence (respectivement F|0W, Fhιgh) de chacun de ces signaux, par exemple à l'aide d'un signal de fréquence de référence Frβf. Le contrôleur de performance 22 pourrait également en variante recevoir les valeurs de fréquence associées à chaque tension d'alimentation directement du contrôleur d'adaptation 12. La solution proposée en figure 1 permet toutefois au contrôleur de performance 22 de travailler sur les signaux d'horloge effectivement générés, tels qu'ils sont appliqués au cœur 10 comme décrit dans la suite.
Le contrôleur de performance reçoit également une information C représentant une contrainte de performances, par exemple fréquentielle ou temporelle, à respecter par le dispositif d'alimentation. Cette contrainte est déterminée par exemple par l'application (au sens "logicieP') mise en œuvre par le cœur 10, en fonction notamment des besoins de cette application.
En fonction des fréquences F|0W et Fhιgh mesurées des signaux H|0W et Hhιgh et de l'information de contrainte C, le contrôleur de performance 22 détermine les durées respectives d'application des deux tensions d'alimentation, ici par exemple sous forme du ratio X entre le temps d'application de la tension haute Vhιgh et le temps cumulé d'application des deux tensions, permettant de respecter au mieux la contrainte définie dans l'information C. On peut par exemple prévoir dans le cas où C est une contrainte exprimée sous forme fréquentielle Ftarget que le système est dimensionné de sorte que cette contrainte fréquentielle Ftarget est comprise entre les valeurs envisageables de F|0W et de Fhιgh, ce qui permet d'obtenir un ratio X compris entre 0 et 1. On peut prévoir également que le contrôleur de performance 22 impose un fonctionnement à la tension haute Vhιgh et à la fréquence correspondance Fhιgh lorsque la contrainte C ne sera pas atteinte malgré un fonctionnement continue à cette dernière fréquence Fhιgh (c'est-à-dire un ratio X=1 ) et que la contrainte ne peut donc pas être respectée (par exemple si Ftarget > Fhιgh) ; le dispositif peut dans ce cas indiquer à l'entité émettrice de la contrainte C que cette contrainte ne peut être respectée, l'entité émettrice de la contrainte pouvant soit modifier le fonctionnement du cœur 10 afin de diminuer la contrainte C, soit en variante commander une augmentation de la tension Vhιgh sur les systèmes où cette tension est ajustable.
On peut en outre prévoir dans le cas où la contrainte C est inférieure à la fréquence F|0W associée à la tension basse V|0W de travailler en permanence à la tension basse V|0W et la fréquence associée F|0W (X=O), ou en variante de commander le générateur d'horloge 16 de manière à réduire la fréquence (tout en conservant la tension basse V|0W, ce qui ne pose pas de problème de fonctionnement), ou bien encore de basculer l'alimentation dans un état de veille pendant une partie du temps permettant de respecter cette contrainte C inférieure à Fiow
Le ratio X déterminé par le contrôleur de performance 22 est transmis à un séquenceur de transition 24 qui pilote un sélecteur de tension 14 et un sélecteur de fréquence 20 (à l'aide respectivement d'une commande en tension hopv et d'une commande de fréquence ΠOPF) de telle sorte que les sélecteurs 14, 20 appliquent respectivement la tension haute Vhιgh et le signal d'horloge associé Hhιgh pendant la durée définie par le contrôleur de performance 22 (ici une proportion X du temps), et la tension basse V|0W et le signal d'horloge H|0W associé pendant une autre durée également définie par le contrôleur de performance 22, ici le reste du temps (soit une proportion de 1 -X du temps).
Dans ce contexte, le séquenceur de transition 24 assure notamment que ne soient jamais simultanément appliqués (en particulier pendant les phases de transition) la tension basse V|0W et le signal d'horloge Hhιgh associé à la tension haute Vhιgh (ce qui serait problématique pour le fonctionnement du circuit).
Le sélecteur de tension 14 reçoit d'une part la tension Vhιgh et d'autre part la tension V|0W et applique au cœur 10 l'une de ces deux tensions en fonction du signal de commande hopv- De même, le sélecteur de fréquence 20 reçoit séparément les signaux d'horloge H|0W et Hhιgh et applique l'un de ces signaux d'horloge au cœur 10 selon la commande hopF. Sur la figure 1 , on a référencé VCOre la tension appliquée au cœur 10 par le sélecteur de tension 14 et Hcore le signal d'horloge de fréquence F∞re appliqué au cœur 10 par le sélecteur de fréquence 20.
Selon la mise en œuvre pratique choisie pour les sélecteurs 14, 20, on pourra conserver un fonctionnement continu du cœur 10 pendant les phases de transition entre les deux valeurs de tension qui viennent d'être indiquées, ou au contraire interrompre le fonctionnement du cœur 10 pendant ces transitions, par exemple au moyen d'une information de synchronisation synchro échangée entre le cœur 10 et le séquenceur de transition 24. Dans ce dernier cas, le contrôleur de performances 22 prendra en compte le temps d'interruption du fonctionnement du cœur 10 lors de la détermination des différentes durées d'application de chaque tension dans le but de respecter la contrainte C.
Ainsi, bien qu'il utilise les tensions disponibles (ici seulement deux tensions Vhιgh et V|0W), le dispositif d'alimentation peut fonctionner de manière optimisée et adaptée à une contrainte C (qui peut quant à elle varier sur une plage continue de valeurs) grâce à la pondération variable du temps d'utilisation d'une source de tension par rapport à l'autre et à la performance variable (et donc adaptable à la contrainte) qui en découle.
On a représenté sur la figure 2 un mode de réalisation de l'invention dans une application où la contrainte à respecter est exprimée sous forme d'une fréquence de fonctionnement requise par le processus mis en œuvre par le cœur numérique 110.
On a attribué à chaque élément de la figure 2 une référence numérique augmentée de 100 par rapport à l'élément ayant la même fonction en figure 1.
Dans ce mode de réalisation, un contrôleur d'adaptation 112 pilote une sonde de tension 130 et une sonde de température 131. La sonde de tension 130 mesure la tension d'alimentation effectivement reçue par le cœur 110, c'est-à-dire tenant compte des chutes locales d'alimentation dues à la résistivité de la grille d'alimentation.
La tension mesurée par la sonde 130 est comparée à une tension de référence Vrβf et peut ainsi être convertie au sein du contrôleur d'adaptation 112 en une valeur numérique représentative de cette tension mesurée.
La sonde de température 131 permet également d'obtenir une information numérique représentant la valeur de la température mesurée. Pour ce faire, la sonde de température 131 mesure par exemple en pratique la tension aux bornes d'une diode polarisée en direct par un courant de référence
(la tension aux bornes de la diode variant en fonction de la température) ; la tension mesurée peut dans ce cas également être convertie sous forme d'une information numérique de température au sein du contrôleur d'adaptation 112.
Le cœur 110 étant soumis à deux tensions d'alimentation différentes comme expliqué en détail dans la suite, le contrôleur d'adaptation 112 doit pouvoir distinguer entre les différentes phases d'alimentation afin de déterminer à quelle tension souhaitée correspond la tension mesurée. Pour ce faire, on peut par exemple prévoir une communication entre le contrôleur d'adaptation 112 et le séquenceur de transition 124 décrit plus loin (comme représenté en pointillés sur la figure 2) ou d'autres éléments détenant une information sur la tension appliquée (tel que par exemple le sélecteur de tension 114). En variante, on peut prévoir que le contrôleur d'adaptation 112 détermine la tension d'alimentation concernée (Vhιgh ou V|0W) en fonction de la tension mesurée et d'un seuil (par exemple égal à V|0W puisque la tension mesurée sera en principe inférieure à la tension appliquée du fait notamment des chutes d'alimentation déjà mentionnées).
On peut par ailleurs prévoir que le contrôleur d'adaptation 112 considère comme non valable une mesure au cours de laquelle la tension mesurée varie de manière notable (pour éviter le cas où la mesure a lieu pendant la phase de transition entre les deux tensions d'alimentation comme décrit ci-après). Sur la base de la température mesurée et des tensions d'alimentation effectives mesurées (une valeur mesurée pour chaque tension possible d'alimentation, ici Vhιgh et V|0W), le contrôleur d'adaptation 112 détermine les fréquences maximums pratiques Fmax_estιm_hιgh et Fmaχ_estιm_iow respectivement associées à la tension haute Vhιgh et à la tension basse V|0W, par exemple à l'aide de tables mémorisées dans une mémoire non volatile associée au contrôleur d'adaptation 112, ou en variante en fonction de formules déterminées par les caractéristiques de la technologie utilisée.
Dans le cas de l'utilisation de tables mémorisant les valeurs de fréquence maximum pratique associées à des couples tension-température mesurées, il est possible d'effectuer au cours d'une phase de démarrage du circuit numérique des tests visant à déterminer la fréquence maximale de fonctionnement sûr du cœur 110 à la température ambiante et pour une pluralité de tensions dans le but de mettre à jour en partie la table précitée. Ces tests (généralement dénommés "auto-tests") consistent par exemple à vérifier le bon fonctionnement du cœur 110 avec des fréquences croissantes pour retenir la fréquence la plus élevée ayant assurée un fonctionnement sûr du cœur 110, en gardant toutefois de préférence une marge d'incertitude pour parer à d'éventuelles dérives du système. Les fréquences maximums pratiques ainsi déterminées Fmaχ_estιm_iow et Fmax_estιm_hιgh associées respectivement à la tension basse V|0W et à la tension haute Vhιgh sont respectivement transmises à un premier générateur d'horloge 116 et à un second générateur d'horloge 118.
Les générateurs d'horloge 116, 118 sont par exemple chacun de type à verrouillage de fréquence (ou FLL de l'anglais "frequency locked loop") et réalisés au moyen d'un oscillateur local commandé en tension à faible gigue et d'une boucle de contrôle qui asservit la fréquence générée par rapport à la consigne de fréquence reçue et à une fréquence de référence Frβf reçue par chacun des générateurs d'horloge 116, 118. Chaque générateur d'horloge 116, 118 émet à destination d'un contrôleur de performance 122 une information représentant la fréquence actuellement générée par ce générateur d'horloge (information désignée F|0W pour le générateur d'horloge 116 et Fhιgh pour le générateur d'horloge 118).
Les signaux d'horloge H|0W et Hhιgh générés respectivement par le premier générateur d'horloge 116 et par le second générateur d'horloge 118 sont appliqués en entrée d'un sélecteur de fréquence 120 dont le fonctionnement est décrit ci-après.
Le contrôleur de performance 122 reçoit donc des informations représentant les fréquences respectivement générées par le premier générateur 116 et le second générateur 118, c'est-à-dire respectivement associés à la tension basse V|0W et à la tension haute Vhιgh. Le contrôleur de performance 122 reçoit également, par exemple sous forme d'une information codée numériquement, la fréquence Ftarget de fonctionnement requise par le processus mis en œuvre par le cœur 110 (qui exprime dans la présente application la contrainte que doit respecter le dispositif d'alimentation). Les dimensionnements du circuit lors de sa conception sont tels que cette contrainte fréquentielle Ftarget est comprise entre les fréquences F|0W et Fhιgh des horloges H|0W et Hhιgh et le contrôleur de performance 122 peut ainsi déterminer une proportion X (en pourcents) du temps de calcul total telle que la fréquence moyenne effective FΘff = X.Fhιgh + (1 -X). F|0W soit supérieure à la fréquence objectif Ftarget-
La fréquence moyenne effective FΘff obtenue en faisant travailler une proportion X du temps total le cœur 110 à la fréquence Fhιgh, et le reste du temps à la fréquence F|0W, est ainsi supérieure à l'objectif, et permet donc de respecter la contrainte définie par celui-ci. On choisi par exemple FΘff suffisamment supérieure à Ftarget (par exemple de 1 % à 10 % supérieure) pour tenir compte des périodes de transition entre deux phases de fonctionnement (le fonctionnement du cœur 110 pouvant dans certains cas être interrompu durant ces périodes de transition). La proportion X ainsi déterminée est transmise au séquenceur de saut 124 qui pilote d'une part le sélecteur de fréquence 120 (au moyen de la commande hopF) de manière à appliquer successivement au circuit 110 les deux horloges Hhιgh et H|0W afin d'obtenir les proportions temporelles qui viennent d'être définies, comme représenté sur la figure 3, et d'autre part le sélecteur de tension 114 (sous la commande du signal hopv) de telle sorte que celui-ci applique la tension Vhιgh au cœur 110 simultanément à l'horloge Hhιgh et la tension basse V|0W simultanément à l'horloge H|0W (voir également la figure 3), ce qui optimise à chaque instant la puissance consommée.
La figure 3 (où est notée F∞re la fréquence de l'horloge H∞re appliquée au cœur 110 par le sélecteur de fréquence 120) illustre un exemple de fonctionnement possible obtenu grâce au séquenceur de saut 124 : dans cet exemple, le séquenceur de saut 124 fonctionne avec une période Thop. A un instant t = 0, le séquenceur 124 commande les sélecteurs 114, 120 afin de passer d'un mode de fonctionnement à la tension V|0W et à la fréquence F|0W à un mode de fonctionnement à la tension Vhιgh et à la fréquence Fhιgh, en basculant tout d'abord la tension grâce au sélecteur 114, puis la fréquence grâce au sélecteur de fréquence 120.
A un temps t = X.Thop, le séquenceur 124 commande les sélecteurs 114, 120 afin de passer du mode à tension Vhιgh et fréquence Fhιgh au mode de tension V|0W et de fréquence F|0W, en basculant d'abord la fréquence puis la tension. Du fait du fonctionnement périodique déjà mentionné, le séquenceur de saut effectue à l'instant t = Thop la même opération qu'à l'instant t = 0, et ainsi de suite.
On comprend que, par exception, le séquenceur de saut 124 commande les sélecteurs 114, 120 afin d'assurer un fonctionnement constant à la tension Vhιgh et à la fréquence Fhιgh lorsque la proportion X vaut 100%, tandis qu'il commande un fonctionnement constant à la tension V|0W et à la fréquence Fiow lorsque la proportion X vaut 0.
Le sélecteur de tension 114 est par exemple du type décrit dans l'article "A Power Supply Selector for Energy- and Area-Efficient Local Dynamic Voltage Scaling" de S. Miermont et al. in actes de PATMOS, septembre 2007. Le sélecteur de fréquence 120 est par exemple du type "sans aléa" comme décrit dans le brevet US 6,501 ,304. Un tel sélecteur de tension permet, durant une phase de transition, d'appliquer au circuit électronique une tension variable d'une valeur égale à une première tension (V|0W ou Vhιgh) à une valeur égale à l'autre tension, puis de sélectionner l'application de l'autre tension sur le circuit électronique lorsque la tension variable a atteint cette autre tension, ce qui permet une alimentation continue du circuit électronique.
Ce sélecteur de tension permet de gérer les phases de transition inverses en appliquant la tension variable au circuit électronique lorsque cette autre tension est appliquée, en supprimant l'application de cette autre tension lorsque la tension variable est appliquée et en commandant la tension variable d'une valeur égale à cette autre tension à une valeur égale à la première tension.
Le fonctionnement qui vient d'être décrit permet ainsi une alimentation du cœur 110 à la fréquence moyenne effective FΘff mentionnée plus haut, tout en optimisant à chaque instant le couple tension-fréquence utilisé, et en ayant seulement recours à deux sources de tension. On remarque à cet égard que la tension variable dont l'utilisation est proposée dans l'exemple décrit ci-dessus n'est utilisée que pendant les brèves phases de transition et que l'on peut donc avoir recours à un convertisseur linéaire pour la génération de cette tension variable sans conséquence notable sur le rendement électrique (la tension générée par le convertisseur lors des phases de fonctionnement à la tension Vhιgh correspondant à la tension maximale de celui-ci et n'impliquant donc pas de pertes résistives).
La figure 4 représente un mode de réalisation de l'invention appliqué au cas où le cœur fonctionnel (ici référencé 210) est un bloc recevant périodiquement (c'est-à-dire tous les Tdata) des données d'entrée, puis disposant d'un temps maximum Ttarget (parfois dénommé "latence du bloc") pour traiter ces données d'entrée (le traitement nécessitant N cycles d'horloge) et communiquer les données traitées au bloc suivant. Sur la figure 4, les éléments ayant une fonction correspondante à un élément de la figure 1 portent une référence augmentée de 200 par rapport à cet élément de la figure 1. Les sondes 230, 231 , 232 utilisées dans ce mode de réalisation sont des oscillateurs en anneau, tels que décrits par exemple dans l'article "Product-
Representative 'at Speed' Test Structures for CMOS Characterization" , de B. M.
Ketchen et al., in IBM Journal of Research and Development, volume 50, n°4/5, juillet 2005.
On utilise par exemple en pratique un oscillateur avec des liaisons "fils longs" 230, un oscillateur à base de transistors à haute tension de seuil 231 et un oscillateur à base de transistors à basse tension de seuil 232. On pourrait également utiliser par exemple un oscillateur avec des éléments capacitifs. Un contrôleur d'adaptation 212 mesure régulièrement la fréquence de chacun des oscillateurs 230, 231 , 232, au moyen notamment d'une fréquence de référence Frefi - Lors de la phase de conception, on a simulé le fonctionnement du cœur 210 afin de déterminer les variations de sa fréquence maximum de fonctionnement en fonction notamment de la tension d'alimentation et de la température. On connaît par ailleurs, par exemple grâce au même type de simulation, les variations de la fréquence de chacun des oscillateurs mentionnés ci-dessus en fonction des mêmes paramètres (tension d'alimentation et température notamment) de telle sorte que l'on peut déterminer les fréquences maximum utilisables Fmax_estιm_hιgh et Fmaχ_estιm_iow respectivement à la tension haute Vhιgh et à la tension basse V|0W comme une fonction (par exemple selon une modélisation simplifiée, une somme pondérée) des différentes fréquences des oscillateurs 230, 231 , 232. Les simulations de type Monte-Carlo peuvent par exemple être utilisées dans ce cadre.
Les fréquences de fonctionnement Fmax_estιm_hιgh et Fmaχ_estιm_iow associées chacune à une des tensions fixes d'alimentation Vhιgh et V|0W sont transmises d'une part à un générateur d'horloge 220, par exemple réalisé par une boucle à verrouillage de phase (ou PLL de l'anglais "Phase Locked Loop") recevant un signal de référence Frβf2 et d'autre part à un contrôleur de performance 222. Sur la base de ces informations Fmax_estιm_hιgh et Fmax_estιm_iow et d'une information Ttarget représentant la latence du bloc, le contrôleur de performance 222 détermine le nombre de cycles d'horloge auquel le cœur 210 doit travailler à la fréquence haute Fmax_estιm_hιgh (parmi les N cycles d'horloge nécessaires au traitement des données comme mentionné ci-dessus), en tenant compte également du temps de transition Ttransιtιon nécessaire au passage d'un mode de fonctionnement à l'autre, de sorte que le temps de traitement n'excède pas le temps cible Ttarget- Cela revient à dire que le contrôleur de performance 222 détermine le nombre K qui vérifie :
T î.sag eî . = * + N ~ K + T . .
F max esîim high F max esîim low
Le nombre K de cycles de fonctionnement à la fréquence Fmax_estιm_hιgh (et donc à la tension Vhιgh) est communiqué par le contrôleur de performance 222 à un séquenceur de saut 224 qui commande le générateur d'horloge 220 au moyen d'un signal hopF de sorte que le générateur 220 travaille à la fréquence Fmax_estιm_hιgh (reçue du contrôleur d'adaptation 212) pendant les K premiers cycles d'horloge du traitement et à la fréquence Fmax_estιm_iow (également reçue du contrôleur d'adaptation 212) pendant les N-K cycles suivants. On synchronise pour ce faire le fonctionnement du séquenceur de saut 224 et celui du cœur 210, par exemple par échange d'une information de synchronisation (référencée synchro en figure 4).
Comme déjà mentionné, on peut prévoir une phase de transition de durée Ttransιtιon pour tenir compte de la constante de temps d'asservissement de la boucle du générateur 220 ; le fonctionnement du cœur 210 sera par exemple dans ce cas interrompu pendant cette phase de transition et les N cycles d'horloge seront donc formés de K cycles avant la période de transition et de N- K cycles après la période de transition, comme représenté en figure 5.
Le séquenceur de saut 224 commande également un sélecteur de tension 214 de manière à ce que celui-ci applique la tension haute Vhιgh pendant les K premiers cycles d'horloge et la tension basse V|0W le reste du temps, notamment donc pendant la fin du traitement des données (N-K cycles) et pendant les phases d'attente des prochaines données à traiter (temps de latence Ttarget écoulé mais période de réception Tdata non écoulée), comme bien visible en figure 5 (où A représente l'activité du cœur 210 et où on a négligé la temps de transition Ttransιtιon). Le sélecteur de tension 214 est par exemple du type décrit dans l'article "VDD-Hopping Accelerator for On-Chip Power Supplies Achieving
Nano-Second Order Transient Time", de K. Onizuka et al., in actes ASSCC novembre 2005, qui permet notamment une interruption du bloc lors de la transition évoquée ci-dessus.
Les modes de réalisation qui précèdent ne sont que des exemples possibles de mise en œuvre de l'invention.
Ainsi par exemple, bien qu'on ait envisagé ci-dessus une contrainte temporelle (exprimée sous forme de fréquence ou de temps de latence à respecter), la contrainte pourrait être de nature différente ; il pourrait s'agir par exemple d'une contrainte de puissance moyenne consommée (la durée de fonctionnement à fréquence haute étant limitée de sorte à respecter cette contrainte).

Claims

REVENDICATIONS
1. Dispositif d'alimentation d'un circuit électronique (10; 110; 210) apte à appliquer au circuit électronique au moins une première tension (Vhιgh) ou une seconde tension (V|0W) différente de la première tension, caractérisé en ce qu'il comprend :
- des moyens de détermination (12; 112; 212) d'une première fréquence (Fhιgh; Fhιgh_pratlqUe) associée à la première tension (Vhιgh) en fonction d'au moins un paramètre de fonctionnement du circuit ; - des moyens de réception (22; 122; 222) d'une information définissant une contrainte (C; Ftarget; Ttarget) ;
- des moyens de détermination (22; 122; 222) d'une première durée et d'une seconde durée telles que le fonctionnement du circuit à la première fréquence (Fhιgh; Fmax_estιm_hιgh) pendant la première durée et à une seconde fréquence (F|0W; Fmaχ_estιm_iow) associée à la seconde tension (V|0W) pendant la seconde durée respecte ladite contrainte (C; Ftarget; Ttarget) ;
- des moyens d'application (24, 20, 14; 124, 120, 114; 224, 220, 214) aptes à appliquer au circuit (10; 110; 210) la première tension (Vhιgh) et la première fréquence (Fhιgh; Fmax_estιm_hιgh) pendant la première durée, et la seconde tension (V|0W) et la seconde fréquence (F|0W; Fmax_estιm_iow) pendant la seconde durée.
2. Dispositif d'alimentation selon la revendication 1 , dans lequel les moyens de détermination (12; 112; 212) de la première fréquence (Fhιgh; Fhιgh_pratlqUe) sont aptes à déterminer la seconde fréquence en fonction d'au moins un paramètre de fonctionnement du circuit.
3. Dispositif d'alimentation selon la revendication 2, comprenant des moyens de mesure (30, 31 , 32; 130, 131 ; 230, 231 , 232) dudit paramètre au sein du circuit électronique (10; 110; 210).
4. Dispositif d'alimentation selon l'une des revendications 1 à 3, dans lequel l'information est une fréquence objectif (Ftarget) et dans lequel les moyens de détermination (122) sont aptes à déterminer la première durée et la seconde durée de telle sorte que le circuit fonctionne à une fréquence moyenne effective supérieure à la fréquence objectif (Ftarget)-
5. Dispositif d'alimentation selon l'une des revendications 1 à 4, dans lequel les moyens d'application sont aptes à mettre en œuvre périodiquement une période formée successivement de l'application de la première tension (Vhigh) et de la première fréquence (Fhιgh; Fmaχ_estιm_hιgh), et de l'application de la seconde tension (V|0W) et de la seconde fréquence (F|0W; Fmaχ_estιm_iow)-
6. Dispositif d'alimentation selon l'une des revendications 1 à 5, dans lequel les moyens de détermination de la première durée et de la seconde durée sont aptes à déterminer un rapport entre la première durée et la seconde durée en fonction au moins de la première fréquence.
7. Dispositif d'alimentation selon l'une des revendications 1 à 6, dans lequel ledit paramètre de fonctionnement représente une condition instantanée de fonctionnement du circuit.
8. Dispositif d'alimentation selon la revendication 7, dans lequel les moyens de détermination de la première fréquence sont aptes à déterminer la seconde fréquence en fonction d'au moins une condition instantanée de fonctionnement du circuit.
9. Dispositif d'alimentation selon la revendication 8, dans lequel les moyens de détermination de la première durée et de la seconde durée sont aptes à déterminer un rapport entre la première durée et la seconde durée en fonction de la première fréquence et de la seconde fréquence.
10. Dispositif d'alimentation selon l'une des revendications 1 à 9, dans lequel les moyens d'application comprennent un sélecteur de fréquence (20; 120) recevant un premier signal d'horloge (Hhιgh) ayant la première fréquence (Fhιgh) et un second signal d'horloge (H|0W) ayant la seconde fréquence (F|0W), et appliquant au circuit électronique (10; 110) le premier signal d'horloge (Hhιgh) pendant la première durée et le second signal d'horloge (H|0W) pendant la seconde durée.
11. Dispositif d'alimentation selon l'une des revendications 1 à 9, dans lequel les moyens d'application comprennent un générateur d'horloge
(220) apte à générer et à appliquer au circuit électronique (210) une première horloge ayant la première fréquence (Fmax_estιm_hιgh) pendant la première durée et une seconde horloge ayant la seconde fréquence (Fmaχ_estιm_iow) pendant la seconde durée.
12. Dispositif d'alimentation selon l'une des revendications 1 à 11 , dans lequel les moyens d'application comprennent un sélecteur de tension (14; 114; 214) recevant la première tension (Vhιgh) et la seconde tension (V|0W) et appliquant au circuit électronique (10; 110; 210) la première tension (Vhιgh) pendant la première durée et la seconde tension (V|0W) pendant la seconde durée.
13. Dispositif d'alimentation selon la revendication 12, dans lequel le sélecteur de tension comprend : - des moyens pour appliquer au circuit électronique une tension variable d'une valeur égale à la première tension à une valeur égale à la seconde tension ;
- des moyens pour sélectionner l'application de la seconde tension sur le circuit électronique lorsque la tension variable atteint la seconde tension.
14. Dispositif d'alimentation selon la revendication 13, dans lequel le sélecteur de tension comprend : - des moyens pour appliquer la tension variable au circuit électronique lorsque la seconde tension est appliquée ;
- des moyens pour supprimer l'application de la seconde tension lorsque la tension variable est appliquée ; - des moyens pour commander la tension variable d'une valeur égale à la seconde tension à une valeur égale à la première tension.
15. Dispositif d'alimentation selon l'une des revendications 1 à 14, dans lequel ladite contrainte est temporelle.
16. Dispositif d'alimentation selon l'une des revendications 1 à 15, dans lequel le circuit électronique est un circuit numérique.
17. Dispositif d'alimentation selon l'une des revendications 1 à 16, dans lequel le circuit électronique est réalisé en technologique CMOS.
18. Procédé d'alimentation d'un circuit électronique (10; 110; 210) au moyen d'au moins une première tension (Vhιgh) ou une seconde tension (V|0W) différente de la première tension, caractérisé en ce qu'il comprend les étapes suivantes :
- détermination d'une première fréquence (Fhιgh; Fhιgh_pratιque) associée à la première tension (Vhιgh) en fonction d'au moins un paramètre de fonctionnement du circuit ;
- réception d'une information définissant une contrainte (C; Ftarget; Ttarget) !
- détermination d'une première durée et d'une seconde durée telles que le fonctionnement du circuit à la première fréquence (Fhιgh; Fmax_estιm_hιgh) pendant la première durée et à une seconde fréquence (F|0W; Fmaχ_estιm_iow) associée à la seconde tension (V|0W) pendant la seconde durée respecte ladite contrainte (C; Ftarget; Ttarget) ;
- application au circuit (10; 1 10; 210) de la première tension (Vhιgh) et de la première fréquence (Fhιgh; Fmax_estιm_hιgh) pendant la première durée, et de la seconde tension (V|0W) et de la seconde fréquence (F|0W; Fmaχ_estιm_iow) pendant la seconde durée.
19. Procédé d'alimentation selon la revendication 18, comprenant les étapes suivantes : - mesure périodique du paramètre de fonctionnement ;
- détermination périodique de la première fréquence en fonction du paramètre mesuré.
20. Procédé d'alimentation selon la revendication 19, comprenant la détermination périodique d'un rapport entre la première durée et la seconde durée en fonction de la première fréquence déterminée en fonction du paramètre mesuré.
EP09721479A 2008-03-06 2009-03-06 Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé Withdrawn EP2250541A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0851471A FR2928496B1 (fr) 2008-03-06 2008-03-06 Dispositif d'alimentation d'un circuit electrique, en particulier d'un circuit numerique
PCT/FR2009/050369 WO2009115744A2 (fr) 2008-03-06 2009-03-06 Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé

Publications (1)

Publication Number Publication Date
EP2250541A2 true EP2250541A2 (fr) 2010-11-17

Family

ID=40001372

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09721479A Withdrawn EP2250541A2 (fr) 2008-03-06 2009-03-06 Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé

Country Status (5)

Country Link
US (1) US8621257B2 (fr)
EP (1) EP2250541A2 (fr)
JP (2) JP2011518364A (fr)
FR (1) FR2928496B1 (fr)
WO (1) WO2009115744A2 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103731031B (zh) * 2012-10-16 2018-01-02 中兴通讯股份有限公司 电源及电源调压方法
JP2015216267A (ja) * 2014-05-12 2015-12-03 キヤノン株式会社 電源圧制御システム
US9978437B2 (en) * 2015-12-11 2018-05-22 Micron Technology, Inc. Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11118845A (ja) * 1997-10-16 1999-04-30 Matsushita Electric Ind Co Ltd 周波数−電圧変換回路およびその方法、並びに周波数−電圧変換回路を備えたシステム
US6023641A (en) * 1998-04-29 2000-02-08 Medtronic, Inc. Power consumption reduction in medical devices employing multiple digital signal processors
JP4380986B2 (ja) * 2000-09-08 2009-12-09 富士通株式会社 クロック制御装置及びその記録媒体
US7596709B2 (en) * 2000-12-30 2009-09-29 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6845456B1 (en) * 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
JP4139579B2 (ja) * 2001-06-19 2008-08-27 株式会社ルネサステクノロジ 半導体装置および半導体装置の動作モード制御方法
US6501304B1 (en) * 2001-10-11 2002-12-31 International Business Machines Corporation Glitch-less clock selector
JP3979062B2 (ja) * 2001-11-08 2007-09-19 ソニー株式会社 周波数制御回路
KR20040084832A (ko) * 2003-03-26 2004-10-06 마츠시타 덴끼 산교 가부시키가이샤 정보 처리 장치, 전기 기기, 정보 처리 장치의 클럭 제어방법, 클럭 제어 프로그램 및 그 프로그램 제품
JP4033066B2 (ja) * 2003-05-07 2008-01-16 ソニー株式会社 周波数制御装置、情報処理装置、周波数制御方法及びプログラム
US7770034B2 (en) * 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7282966B2 (en) * 2004-09-28 2007-10-16 Intel Corporation Frequency management apparatus, systems, and methods
US7386737B2 (en) * 2004-11-02 2008-06-10 Intel Corporation Method and apparatus to control temperature of processor
US7346787B2 (en) * 2004-12-07 2008-03-18 Intel Corporation System and method for adaptive power management
WO2007049100A1 (fr) * 2005-10-27 2007-05-03 Freescale Semiconductor, Inc. Systeme et procede pour la commande de niveau de tension et de frequence d'horloge fournies a un systeme
US7444528B2 (en) * 2005-12-06 2008-10-28 Intel Corporation Component reliability budgeting system
WO2007148159A1 (fr) * 2006-06-22 2007-12-27 Freescale Semiconductor, Inc. Procédé et dispositif de gestion d'alimentation
DE102006055638B4 (de) * 2006-11-24 2008-10-30 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Energieversorgung und Taktung für getaktete Verbraucher
ATE537498T1 (de) * 2007-04-23 2011-12-15 St Ericsson Sa Elektronische einrichtung und verfahren zum durchführen eines powermanagement in einer elektronischen einrichtung
JP2009122922A (ja) * 2007-11-14 2009-06-04 Panasonic Corp データ処理装置
US8239694B2 (en) * 2008-03-31 2012-08-07 Qualcomm, Incorporated Dynamic frequency scaling of a switched mode power supply
TWI372330B (en) * 2008-08-22 2012-09-11 Asustek Comp Inc Computer system capable of dynamically cahaging operation voltage and frequency of cpu
TWI374355B (en) * 2008-08-22 2012-10-11 Asustek Comp Inc Computer system capable of dynamically changing core voltage/frequency of cpu
US8458498B2 (en) * 2008-12-23 2013-06-04 Intel Corporation Method and apparatus of power management of processor
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8190939B2 (en) * 2009-06-26 2012-05-29 Microsoft Corporation Reducing power consumption of computing devices by forecasting computing performance needs
FR2947924A1 (fr) * 2009-07-07 2011-01-14 Thales Sa Procede et dispositif pour la gestion dynamique de la consommation dans un processeur
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009115744A2 *

Also Published As

Publication number Publication date
FR2928496A1 (fr) 2009-09-11
FR2928496B1 (fr) 2015-09-25
JP2014089748A (ja) 2014-05-15
US8621257B2 (en) 2013-12-31
WO2009115744A3 (fr) 2009-12-03
WO2009115744A2 (fr) 2009-09-24
JP2011518364A (ja) 2011-06-23
US20110029795A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
US10651683B2 (en) Harvesting power from ambient energy in an electronic device
Tschanz et al. Adaptive frequency and biasing techniques for tolerance to dynamic temperature-voltage variations and aging
EP1759460B1 (fr) Commande adaptative d'alimentation electrique de circuits integres
US8615687B2 (en) Data processing system and method for regulating a voltage supply to functional circuitry of the data processing system
JP6185741B2 (ja) 周波数同期ループ回路及び半導体集積回路
US20040183588A1 (en) Adaptive power supply and substrate control for ultra low power digital processors using triple well control
JP2010118746A (ja) 半導体集積回路及びクロック同期化制御方法
TWI441009B (zh) 用於電腦系統之處理單元的時脈頻率調整方法及相關裝置
FR2916288A1 (fr) Dispositif d'alimentation d'un circuit electronique et circuit electronique
EP2250541A2 (fr) Dispositif d'alimentation d'un circuit électronique, en particulier d'un circuit numérique, et procédé associé
EP3102956A1 (fr) Procédé de caractérisation du fonctionnement d'un circuit électronique numérique et circuit électronique numérique
CN107769774B (zh) 具有提高的精度的振荡器装置及相关方法
EP3120458B1 (fr) Procédé et circuit d'ajustement de la fréquence d'un signal d'horloge
FR2916061A1 (fr) Variation de frequence d'horloge d'un consommateur de courant synchronise.
US8055925B2 (en) Structure and method to optimize computational efficiency in low-power environments
JP5131370B2 (ja) 電源電圧調整装置および電源電圧調整方法
FR3017466A1 (fr) Procede de caracterisation du fonctionnement d’un circuit electronique numerique et circuit electronique numerique
JP5890998B2 (ja) 半導体装置および電源供給方法
De Energy efficient computing in nanoscale CMOS: Challenges and opportunities
JP6245262B2 (ja) 半導体集積回路およびそれを備えたデータインタフェースシステム
EP3627680A1 (fr) Procédé de réglage d'un signal de modulation de largeur d'impulsion pilotant un régulateur de tension à découpage du type abaisseur de tension, et dispositif correspondant
Cochet et al. Experimental model of adaptive body biasing for energy efficiency in 28nm UTBB FD-SOI
FR2992073A1 (fr) Dispositif d'alimentation d'un circuit electronique
JP2014191527A (ja) マイクロコンピュータ
US8122273B2 (en) Structure and method to optimize computational efficiency in low-power environments

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100902

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA RS

RIN1 Information on inventor provided before grant (corrected)

Inventor name: VIVET, PASCAL

Inventor name: REBAUD, BETTINA

Inventor name: BEIGNE, EDITH

Inventor name: MIERMONT, SYLVAIN

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20151021

RIN1 Information on inventor provided before grant (corrected)

Inventor name: BEIGNE, EDITH

Inventor name: VIVET, PASCAL

Inventor name: MIERMONT, SYLVAIN

Inventor name: REBAUD, BETTINA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160301