JP2011507106A - 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム - Google Patents
分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム Download PDFInfo
- Publication number
- JP2011507106A JP2011507106A JP2010538126A JP2010538126A JP2011507106A JP 2011507106 A JP2011507106 A JP 2011507106A JP 2010538126 A JP2010538126 A JP 2010538126A JP 2010538126 A JP2010538126 A JP 2010538126A JP 2011507106 A JP2011507106 A JP 2011507106A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- display
- frame
- graphics processor
- frame buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 78
- 238000009877 rendering Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000012545 processing Methods 0.000 claims description 74
- 238000004891 communication Methods 0.000 claims description 31
- 238000001816 cooling Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000003032 molecular docking Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000013011 mating Effects 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
- H01R12/716—Coupling device provided on the PCB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
- H01R12/724—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits containing contact members forming a right angle
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R2107/00—Four or more poles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
- H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Digital Computer Display Output (AREA)
- Power Sources (AREA)
Abstract
Description
本願は、同日出願の同時係属出願「電気コネクタ、ケーブルおよびこれを使用する装置」(案件番号00100.07.0061、発明者ジェームズ ハンキス他、本願の譲受人所有、その内容を参照して、ここに援用)、ならびに同日出願の同時係属出願「分割マルチコネクタ要素差動バスコネクタを使用する電子デバイス」(案件番号00100.07.0063、発明者ジェームズ ハンキス他、本願の譲受人所有、その内容を参照して、ここに援用)の関連出願である。
Claims (20)
- AC入力またはDC電力入力と、
前記AC入力またはDC電力入力に基づいて電力を受け取るように動作可能に結合されたグラフィック処理回路網を備える少なくとも1つの回路基板と、
前記電子回路網に動作可能に結合され、1つのハウジングを有し、前記回路基板と機械的に結合するように適合され、そこに
隣接する第2の接触子群から分離された第1の電気接触子群を有する電気接触子構成を収容しており、前記第1の電気接触子群は下段接触子と上段接触子とを有し、
前記第2の電気接触子群は、前記第1の接触子群と同一かつ鏡像の構成を有し、同一かつ鏡像の対応する下段接触子と上段接触子とを有する、分割マルチコネクタ要素差動バスコネクタと、
前記グラフィック処理回路網に動作可能に結合されたローカルフレームバッファとを少なくとも収容しているハウジングを有し、
前記グラフィック処理回路網は、前記分割マルチコネクタ要素差動バスコネクタを介して、前記ハウジングに対して外部にある他のデバイスからデータを受信すると、前記他の電子デバイスのために、表示フレームを生成して前記ローカルフレームバッファに記憶するように動作可能であり、前記分割マルチコネクタ要素差動バスコネクタを介して、前記表示フレームを前記他のデバイスに伝達するように動作可能である、電子デバイス。 - 前記グラフィック処理回路網は、前記分割マルチコネクタ要素差動バスコネクタを介して、前記ハウジングに対して外部にある前記他の電子デバイスのプロセッサと通信するように動作可能であり、前記グラフィック処理回路網は、前記プロセッサから少なくとも描画コマンドを受け取り、前記他のデバイスによる表示のために前記他のデバイスに表示データのフレームを伝達するように動作可能である、請求項1に記載の電子デバイス。
- 前記グラフィック処理回路網は、前記分割マルチコネクタ要素差動バスコネクタを介して提供される差動リンクの複数のレーンを使用して、前記他の電子デバイスと表示データを伝達するように動作可能である、請求項1に記載の電子デバイス。
- 前記電気コネクタの前記ハウジングは約12mm×53mmのフットプリントと約53mm×6mmのプロファイルとを与えるようにサイズが定められている、請求項1に記載の電子デバイス。
- 前記第1の電気接触子群と前記第2の電気接触子群の両方の前記上段接触子と前記下段接触子とは2つの8レーン差動バスに構成された124本のピンを含む、請求項4に記載の電子デバイス。
- 前記電気コネクタの前記ハウジングは約12mm×32mmのフットプリントと約32mm×6mmのプロファイルを与えるようにサイズを定められており、上段接触子と下段接触子とに構成された68本のピンを含む、請求項1に記載の電子デバイス。
- AC入力またはDC電力入力と、
前記AC入力またはDC電力入力に基づいて電力を受信するように動作可能に結合されたグラフィック処理回路網を備える少なくとも1つの回路基板と、
前記電子回路網に動作可能に結合され、1つのハウジングを有し、前記回路基板と機械的に結合するように適合され、そこに
隣接する第2の接触子群から分離された第1の電気接触子群を有する電気接触子構成を収容しており、前記第1の電気接触子群は下段接触子と上段接触子とを有し、
前記第2の電気接触子群は、前記第1の接触子群と同一かつ鏡像の構成を有し、
同一かつ鏡像の対応する下段接触子と上段接触子とを有する第1の分割マルチコネクタ要素差動バスコネクタと、
前記グラフィックおよび/またはビデオ処理回路網に動作可能に結合されたローカルフレームバッファと、を少なくとも格納するハウジングとを有し、
前記グラフィック処理回路網は、前記分割マルチコネクタ要素差動バスコネクタを介して、前記ハウジングに対して外部にある他のデバイスからグラフィックおよび/またはビデオデータを受信すると、前記他の電子デバイスのために、表示フレームを生成して前記ローカルフレームバッファに記憶するように動作可能であり、前記分割マルチコネクタ要素差動バスコネクタを介して、前記表示フレームを前記他のデバイスに伝達するように動作可能である電子デバイスを有し、
前記他の電子デバイスは、
前記第1の分割マルチコネクタ要素差動バスコネクタと同一であり、前記第1の分割マルチコネクタ要素差動バスコネクタに接続されている第2の分割マルチコネクタ要素差動バスコネクタと、
ディスプレイエンジンと、対応するフレームバッファとを有し、前記フレームバッファは、前記第2の分割マルチコネクタ要素差動バスコネクタを介して前記電子デバイスから受信した表示フレームを記憶するように動作可能であり、前記表示フレームを前記ディスプレイに表示させるように動作可能に結合されている、システム。 - 前記グラフィック処理回路網は、前記分割マルチコネクタ要素差動バスコネクタを介して、前記ハウジングに対して外部にある前記他の電子デバイスのプロセッサと通信するように動作可能であり、前記グラフィック処理回路網は、前記プロセッサから少なくとも描画コマンドを受け取り、前記他のデバイスによる表示のために前記他のデバイスに表示データのフレームを伝達するように動作可能である、請求項7に記載のシステム。
- 前記グラフィック処理回路網は、前記分割マルチコネクタ要素差動バスコネクタを介して提供される差動リンクの複数のレーンを使用して、前記他の電子デバイスと表示データを伝達するように動作可能である、請求項7に記載のシステム。
- 前記電気コネクタの前記ハウジングは約12mm×53mmのフットプリントと約53mm×6mmのプロファイルとを与えるようにサイズが定められている、請求項7に記載のシステム。
- 前記第1の電気接触子群と前記第2の電気接触子群の両方の前記上段接触子と前記下段接触子とは2つの8レーン差動バスに構成された124本のピンを含む、請求項10に記載のシステム。
- 前記電気コネクタの前記ハウジングは約12mm×32mmのフットプリントと約32mm×6mmのプロファイルを与えるようにサイズを定められており、上段接触子と下段接触子とに構成された68本のピンを含む、請求項10に記載のシステム。
- 第1のグラフィックプロセッサのレンダリングエンジンの電力を低減させるとともに、前記第1のグラフィックプロセッサのディスプレイエンジンを対応する第1のフレームバッファからディスプレイに表示フレームを出力可能な状態に保持するステップと、
前記第1のグラフィックプロセッサの前記レンダリングエンジンが低減電力状態の間に、第2のグラフィックプロセッサによって表示フレームをレンダリングするステップと、
前記レンダリングされたフレームを前記第2のグラフィックプロセッサの対応する第2のフレームバッファに記憶するステップと、
前記レンダリングされたフレームを前記第2のフレームバッファから前記第1のフレームバッファにコピーするステップと、
前記第1のグラフィックプロセッサの前記レンダリングエンジンが前記低減電力状態の間に、前記第1のフレームバッファに前記コピーされたフレームをディスプレイに表示するステップとを含む、方法。 - 前記レンダリングされたフレームを前記第2のフレームバッファから前記第1のフレームバッファにコピーするステップは、前記レンダリングされたフレームを差動通信バスを介して前記第1のフレームバッファに伝達するステップを含む、請求項13に記載の方法。
- 前記第1のグラフィックプロセッサの前記レンダリングエンジンの前記低減電力状態は前記レンダリングエンジンが表示フレームをレンダリングすることができない低電力状態である、請求項13に記載の方法。
- 第1のデバイスであって、
少なくともレンダリングエンジンおよびディスプレイエンジンを有する第1のグラフィックプロセッサと、
前記第1のグラフィックプロセッサに動作可能に結合され、前記レンダリングエンジンによって生成されたレンダリングされたフレームを記憶するように動作可能な、対応する第1のフレームバッファと、を有し、前記第1のグラフィックプロセッサの前記レンダリングエンジンの電力を低減させるとともに、前記第1のグラフィックプロセッサの前記ディスプレイエンジンを前記対応する第1のフレームバッファからディスプレイに表示フレームを出力可能な状態に保持するように動作可能な第1のデバイスと、
前記第1のデバイスと通信している第2のデバイスであって、第2のグラフィックプロセッサおよび対応する第2のフレームバッファを有し、前記第1のグラフィックプロセッサの前記レンダリングエンジンが低減電力状態の間に表示フレームをレンダリングし、前記第2のグラフィックプロセッサの前記対応する第2のフレームバッファに前記レンダリングされたフレームを記憶するように動作可能な第2のデバイスとを備え、
前記第2のデバイスは、前記第2のデバイスの前記第2のフレームバッファから前記第1のデバイスの前記第1のフレームバッファに前記レンダリングされたフレームをコピーするように動作可能であり、
前記第1のデバイスの前記第1のグラフィックプロセッサの前記ディスプレイエンジンは、前記第1のグラフィックプロセッサの前記レンダリングエンジンが前記低減電力状態の間に、前記第1のフレームバッファ内の前記コピーされたフレームをディスプレイに表示するように動作可能である、システム。 - 前記第1のグラフィックプロセッサと第2のグラフィックプロセッサは差動通信バスによってリンクされ、前記レンダリングされたフレームを前記第2のフレームバッファから前記第1のフレームバッファにコピーすることは前記レンダリングされたフレームを差動通信バスを介して前記第1のフレームバッファに伝達することを有し、前記差動通信バスを介して前記第1のデバイスから前記第2のデバイスによってレンダリングコマンドが受信される、請求項16に記載のシステム。
- グラフィックプロセッサおよび対応するフレームバッファを有し、前記グラフィックプロセッサは、他のグラフィックプロセッサのレンダリングエンジンが低減電力状態のときに、表示フレームをレンダリングするように動作可能であるとともに、前記レンダリングされたフレームを前記対応するフレームバッファに記憶するように動作可能であり、
他のグラフィックプロセッサの前記レンダリングエンジンが低減電力状態のときに、前記対応するフレームバッファから前記他のグラフィックプロセッサのフレームバッファに前記レンダリングされたフレームをコピーさせるように動作可能な論理回路と、
前記第1のデバイスの前記第1のグラフィックプロセッサの前記ディスプレイエンジンは、前記第1のグラフィックプロセッサの前記レンダリングエンジンが前記低減電力状態の間に、前記第1のフレームバッファ内の前記コピーされたフレームをディスプレイに表示するように動作可能である、装置。 - 前記論理回路は前記グラフィックプロセッサに一体化されており、前記第1のグラフィックプロセッサと第2のグラフィックプロセッサとは前記第1のグラフィックプロセッサが前記第2のグラフィックプロセッサから次のフレームを受信できることを示すためにハンドシェーキング操作を実行する、請求項18に記載の装置。
- 前記論理回路は前記グラフィックプロセッサに一体化されており、前記第1のグラフィックプロセッサは前記第2のグラフィックプロセッサの前記第2のフレームバッファから次のフレームを読み出す、請求項18に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/955,783 | 2007-12-13 | ||
US11/955,783 US7861013B2 (en) | 2007-12-13 | 2007-12-13 | Display system with frame reuse using divided multi-connector element differential bus connector |
PCT/US2008/086219 WO2009076436A1 (en) | 2007-12-13 | 2008-12-10 | Display system with frame reuse using divided multi-connector element differential bus connector |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013164407A Division JP2014029532A (ja) | 2007-12-13 | 2013-08-07 | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011507106A true JP2011507106A (ja) | 2011-03-03 |
JP5341912B2 JP5341912B2 (ja) | 2013-11-13 |
Family
ID=40229956
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010538126A Active JP5341912B2 (ja) | 2007-12-13 | 2008-12-10 | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム |
JP2013164407A Pending JP2014029532A (ja) | 2007-12-13 | 2013-08-07 | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013164407A Pending JP2014029532A (ja) | 2007-12-13 | 2013-08-07 | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム |
Country Status (5)
Country | Link |
---|---|
US (2) | US7861013B2 (ja) |
JP (2) | JP5341912B2 (ja) |
KR (1) | KR101411633B1 (ja) |
CN (2) | CN101953033B (ja) |
WO (1) | WO2009076436A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8233000B1 (en) * | 2007-11-08 | 2012-07-31 | Nvidia Corporation | System and method for switching between graphical processing units |
US8259119B1 (en) | 2007-11-08 | 2012-09-04 | Nvidia Corporation | System and method for switching between graphical processing units |
US7861013B2 (en) * | 2007-12-13 | 2010-12-28 | Ati Technologies Ulc | Display system with frame reuse using divided multi-connector element differential bus connector |
US7850490B2 (en) * | 2007-12-13 | 2010-12-14 | Ati Technologies Ulc | Electrical connector, cable and apparatus utilizing same |
US8137127B2 (en) | 2007-12-13 | 2012-03-20 | Ati Technologies Ulc | Electronic devices using divided multi-connector element differential bus connector |
TW201117478A (en) * | 2009-11-12 | 2011-05-16 | Amtran Technology Co Ltd | Connector |
FR2953285B1 (fr) * | 2009-12-01 | 2011-12-30 | Sagem Defense Securite | Dispositif d'affichage d'informations critiques et non critiques, et aeronef incorporant un tel dispositif |
US20110210975A1 (en) * | 2010-02-26 | 2011-09-01 | Xgi Technology, Inc. | Multi-screen signal processing device and multi-screen system |
US8736618B2 (en) * | 2010-04-29 | 2014-05-27 | Apple Inc. | Systems and methods for hot plug GPU power control |
EP2450786A1 (en) * | 2010-11-03 | 2012-05-09 | Giga-Byte Technology Co., Ltd. | A detection switch system of a video operation module |
US8924752B1 (en) | 2011-04-20 | 2014-12-30 | Apple Inc. | Power management for a graphics processing unit or other circuit |
US8856566B1 (en) | 2011-12-15 | 2014-10-07 | Apple Inc. | Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened |
US9390461B1 (en) | 2012-05-08 | 2016-07-12 | Apple Inc. | Graphics hardware mode controls |
US9035956B1 (en) | 2012-05-08 | 2015-05-19 | Apple Inc. | Graphics power control with efficient power usage during stop |
US9250665B2 (en) | 2012-06-07 | 2016-02-02 | Apple Inc. | GPU with dynamic performance adjustment |
US9449359B2 (en) | 2012-09-13 | 2016-09-20 | Ati Technologies Ulc | Rendering settings in a multi-graphics processing unit system |
WO2015114677A1 (ja) * | 2014-01-28 | 2015-08-06 | 株式会社図研 | 設計支援装置、設計支援方法、プログラムおよびメモリ媒体 |
US10162784B2 (en) | 2014-02-19 | 2018-12-25 | Hewlett-Packard Development Company, L.P. | Adapter for transmitting signals |
DE102014215809A1 (de) * | 2014-08-08 | 2016-02-11 | Harting Electric Gmbh & Co. Kg | Halterahmen und Verfahren zu seiner Herstellung |
CN110415647B (zh) * | 2014-09-02 | 2024-07-05 | 伊格尼斯创新公司 | 用于驱动显示器的系统 |
US10879637B2 (en) * | 2018-02-12 | 2020-12-29 | Tesla, Inc. | Connector assembly for high-speed data transmission |
KR102669395B1 (ko) | 2018-10-04 | 2024-05-29 | 삼성디스플레이 주식회사 | 커넥터 어셈블리 및 이를 포함하는 표시 장치 |
EP4169012A4 (en) * | 2020-06-23 | 2024-01-17 | Qualcomm Incorporated | REDUCING POWER DEMAND TO GENERATE IMAGES FOR DISPLAY DEVICES |
CN113411668B (zh) * | 2021-06-16 | 2023-03-21 | 亿咖通(湖北)技术有限公司 | 一种视频播放系统及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290310A (ja) * | 1988-09-28 | 1990-03-29 | Toshiba Corp | データ処理装置 |
JPH044333U (ja) * | 1990-04-25 | 1992-01-16 | ||
JP2001022486A (ja) * | 1999-07-07 | 2001-01-26 | Toshiba Corp | 電子機器およびコンピュータシステム |
JP2005276033A (ja) * | 2004-03-26 | 2005-10-06 | Sony Corp | マルチプロセッサモジュール |
WO2007140404A2 (en) * | 2006-05-30 | 2007-12-06 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4992052A (en) | 1988-02-01 | 1991-02-12 | E. I. Du Pont De Nemours And Company | Modular connector system with high contact element density |
TW406892U (en) | 1998-10-23 | 2000-09-21 | Hon Hai Prec Ind Co Ltd | Electrical connector and electrical connector assembly |
US6130487A (en) | 1999-02-19 | 2000-10-10 | Paccar Inc | Electronic interface and method for connecting the electrical systems of a truck and trailer |
US6171116B1 (en) * | 1999-03-26 | 2001-01-09 | Delphi Technologies, Inc. | Pin terminal alignment system |
US6261104B1 (en) | 1999-08-16 | 2001-07-17 | Micron Electronics, Inc. | Riser card assembly and method for its installation |
US6721188B1 (en) | 2000-07-05 | 2004-04-13 | Network Engines, Inc. | Power supply for low profile equipment housing |
US6338635B1 (en) | 2000-08-01 | 2002-01-15 | Hon Hai Precision Ind. Co., Ltd. | Electrical connector with improved grounding bus |
US6864891B2 (en) * | 2002-01-31 | 2005-03-08 | Hewlett-Packard Development Company L.P. | Switching between internal and external display adapters in a portable computer system |
JP2004014350A (ja) | 2002-06-07 | 2004-01-15 | Japan Aviation Electronics Industry Ltd | コネクタ |
US6797998B2 (en) * | 2002-07-16 | 2004-09-28 | Nvidia Corporation | Multi-configuration GPU interface device |
TW543962U (en) | 2002-08-30 | 2003-07-21 | Molex Inc | Electrical connector |
US7624218B2 (en) * | 2003-10-20 | 2009-11-24 | Dell Products L.P. | System and method for DVI native and docking support |
US7056144B2 (en) * | 2004-02-19 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Offset compensation system |
US8446417B2 (en) * | 2004-06-25 | 2013-05-21 | Nvidia Corporation | Discrete graphics system unit for housing a GPU |
US7219181B2 (en) * | 2005-02-03 | 2007-05-15 | Cisco Technology, Inc. | Dual use modular PCI/PCI express interface |
US20080143731A1 (en) * | 2005-05-24 | 2008-06-19 | Jeffrey Cheng | Video rendering across a high speed peripheral interconnect bus |
TWM280011U (en) | 2005-06-21 | 2005-11-01 | Molex Taiwan Ltd | Electrical connector |
US7325086B2 (en) * | 2005-12-15 | 2008-01-29 | Via Technologies, Inc. | Method and system for multiple GPU support |
US7619629B1 (en) * | 2006-06-15 | 2009-11-17 | Nvidia Corporation | Method and system for utilizing memory interface bandwidth to connect multiple graphics processing units |
US7698579B2 (en) * | 2006-08-03 | 2010-04-13 | Apple Inc. | Multiplexed graphics architecture for graphics power management |
CN200959110Y (zh) * | 2006-08-08 | 2007-10-10 | 杨帅 | 双图形处理器交替联合工作式笔记本电脑 |
US7255607B1 (en) | 2006-12-05 | 2007-08-14 | Hon Hai Precision Ind. Co., Ltd. | Compatible electrical connector |
US20090079746A1 (en) * | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
US8259119B1 (en) * | 2007-11-08 | 2012-09-04 | Nvidia Corporation | System and method for switching between graphical processing units |
US8233000B1 (en) * | 2007-11-08 | 2012-07-31 | Nvidia Corporation | System and method for switching between graphical processing units |
US7861013B2 (en) * | 2007-12-13 | 2010-12-28 | Ati Technologies Ulc | Display system with frame reuse using divided multi-connector element differential bus connector |
US8137127B2 (en) | 2007-12-13 | 2012-03-20 | Ati Technologies Ulc | Electronic devices using divided multi-connector element differential bus connector |
US7850490B2 (en) | 2007-12-13 | 2010-12-14 | Ati Technologies Ulc | Electrical connector, cable and apparatus utilizing same |
-
2007
- 2007-12-13 US US11/955,783 patent/US7861013B2/en active Active
-
2008
- 2008-12-10 CN CN200880126820.8A patent/CN101953033B/zh active Active
- 2008-12-10 JP JP2010538126A patent/JP5341912B2/ja active Active
- 2008-12-10 WO PCT/US2008/086219 patent/WO2009076436A1/en active Application Filing
- 2008-12-10 CN CN201410645463.3A patent/CN104375796B/zh active Active
- 2008-12-10 KR KR1020107015545A patent/KR101411633B1/ko active IP Right Grant
-
2010
- 2010-11-17 US US12/948,377 patent/US20110063308A1/en not_active Abandoned
-
2013
- 2013-08-07 JP JP2013164407A patent/JP2014029532A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290310A (ja) * | 1988-09-28 | 1990-03-29 | Toshiba Corp | データ処理装置 |
JPH044333U (ja) * | 1990-04-25 | 1992-01-16 | ||
JP2001022486A (ja) * | 1999-07-07 | 2001-01-26 | Toshiba Corp | 電子機器およびコンピュータシステム |
JP2005276033A (ja) * | 2004-03-26 | 2005-10-06 | Sony Corp | マルチプロセッサモジュール |
WO2007140404A2 (en) * | 2006-05-30 | 2007-12-06 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
Also Published As
Publication number | Publication date |
---|---|
US7861013B2 (en) | 2010-12-28 |
JP2014029532A (ja) | 2014-02-13 |
KR101411633B1 (ko) | 2014-06-25 |
KR20100093600A (ko) | 2010-08-25 |
CN104375796B (zh) | 2017-11-03 |
CN101953033B (zh) | 2014-11-12 |
CN101953033A (zh) | 2011-01-19 |
WO2009076436A1 (en) | 2009-06-18 |
JP5341912B2 (ja) | 2013-11-13 |
CN104375796A (zh) | 2015-02-25 |
US20110063308A1 (en) | 2011-03-17 |
US20090157914A1 (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341912B2 (ja) | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム | |
JP2011511969A (ja) | 分割マルチコネクタ要素差動バスコネクタを使用する電子デバイス | |
JP2011507192A (ja) | 電気コネクタ、ケーブルおよびこれを使用する装置 | |
US20180165053A1 (en) | Docking station with dual-display synchronous output | |
US8446417B2 (en) | Discrete graphics system unit for housing a GPU | |
US7663633B1 (en) | Multiple GPU graphics system for implementing cooperative graphics instruction execution | |
US7324111B2 (en) | Method and apparatus for routing graphics processing signals to a stand-alone module | |
US6216184B1 (en) | Extended riser for implementing a cableless front panel input/output | |
US9087161B1 (en) | Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution | |
US8941668B2 (en) | Method and system for a scalable discrete graphics system | |
TWI402764B (zh) | 分離式圖形系統、用於分離式圖形系統的電腦系統、分離式圖形系統單元、分離式圖形系統(dgs)外罩、及其方法 | |
JPH11328100A (ja) | ディジタル信号処理装置 | |
US8411093B2 (en) | Method and system for stand alone graphics independent of computer system form factor | |
US6122687A (en) | Multimedia computer system having multimedia bus | |
TW200825897A (en) | Multi-monitor displaying system | |
CN212541199U (zh) | 一种设置独显的ops电脑 | |
JPH11328104A (ja) | ディジタル信号処理装置 | |
US10789188B1 (en) | Systems and methods for providing semi-custom printed circuit boards based on standard interconnections | |
KR20200138665A (ko) | 이미지 데이터를 출력할 수 있는 마더보드 및 운영 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130220 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130520 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5341912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |