KR101411633B1 - 분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하여 프레임 재사용을 갖는 디스플레이 시스템 - Google Patents

분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하여 프레임 재사용을 갖는 디스플레이 시스템 Download PDF

Info

Publication number
KR101411633B1
KR101411633B1 KR1020107015545A KR20107015545A KR101411633B1 KR 101411633 B1 KR101411633 B1 KR 101411633B1 KR 1020107015545 A KR1020107015545 A KR 1020107015545A KR 20107015545 A KR20107015545 A KR 20107015545A KR 101411633 B1 KR101411633 B1 KR 101411633B1
Authority
KR
South Korea
Prior art keywords
connector
contacts
group
differential
housing
Prior art date
Application number
KR1020107015545A
Other languages
English (en)
Other versions
KR20100093600A (ko
Inventor
제임스 디. 헌킨스
로렌스 제이 킹
시에드 에이. 후세인
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20100093600A publication Critical patent/KR20100093600A/ko
Application granted granted Critical
Publication of KR101411633B1 publication Critical patent/KR101411633B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716—Coupling device provided on the PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • H01R12/724—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits containing contact members forming a right angle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2107/00—Four or more poles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement

Abstract

제 1 그래픽 프로세서의 렌더링 엔진을 불활성화시키거나 혹은 사용하지 않음으로써, 제 1 그래픽 프로세서의 파워를 감소시키는 것과, 그리고 동일한 제 1 그래픽 프로세서의 디스플레이 엔진이 대응하는 제 1 프레임 버퍼로부터 디스플레이 프레임들을 디스플레이에 출력할 수 있도록 하는 것을 포함하는 방법이 제공된다. 제 1 그래픽 프로세서의 렌더링 엔진이 비렌더링 상태와 같은 감소된 파워 상태에 있는 동안, 디스플레이 프레임이 제 2 그래픽 프로세서에 의해 렌더링된다. 렌더링된 프레임은 제 2 그래픽 프로세서의 대응하는 제 2 프레임 버퍼, 예를 들어 로컬 프레임 버퍼에 저장되고, 그리고 제 2 프레임 버퍼로부터 제 1 프레임 버퍼로 복사된다. 그 다음에, 제 1 프레임 버퍼에서의 복사된 프레임이, 제 1 그래픽 프로세서의 렌더링 엔진이 감소된 파워 상태에 있는 동안, 디스플레이 상에 디스플레이된다. 따라서, 제 1 그래픽 프로세서에 대해, 열 출력 및 파워 출력이 감소되는데, 왜냐하면 자신의 렌더링 엔진을 사용하여 프레임을 발생시키지 않고 단지 제 2 그래픽 프로세서에 의해 발생된 프레임들이 디스플레이되도록 자신의 디스플레이 엔진만을 사용하기 때문이다.

Description

분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하여 프레임 재사용을 갖는 디스플레이 시스템{DISPLAY SYSTEM WITH FRAME REUSE USING DIVIDED MULTI- CONNECTOR ELEMENT DIFFERENTIAL BUS CONNECTOR}
관련된 동시 계류중인 출원
본 출원은 동일자로 출원된 동시 계류중인 출원(발명의 명칭: "ELECTRICAL CONNECTOR, CABLE AND APPARATUS UTILIZING SAME", 대리인 관리번호: 00100.07.0061, 발명자: 제임스 헌킨스, 인스턴스 양수인 소유) 및 출원(발명의 명칭: "ELECTRONIC DEVICES USING DIVIDED MULTI CONNECTOR ELEMENT DIFFERENTIAL BUS CONNECTOR", 대리인 관리번호: 00100.07.0063, 발명자: 제임스 헌킨스 외, 인스턴스 양수인 소유)과 관련되며, 이러한 동시 계류중인 출원들은 참조로 본 명세서에 통합된다.
본 개시 내용은 차동 신호(differential signal)들을 전달하는 커넥터들을 사용하는 전자 디바이스(electronic device)들에 관한 것이다.
랩탑, 데스크탑, 모바일 폰 및 다른 디바이스들과 같은 전자 디바이스들은 그래픽 프로세서(예를 들어, 호스트 CPU와 함께 다이 상에 함께 위치하거나, 마더 보드에 연결된 개별 칩 상에 함께 위치하거나, 혹은 플러그 인 카드 상에 위치한 그래픽 코어, 메모리 브리지 회로와 통합된 그래픽 코어, 또는 임의의 다른 적절한 구성)와 같은 하나 이상의 그래픽 프로세싱 회로들을 사용하여 하나 이상의 디스플레이에 그래픽 데이터 및/또는 비디오 정보, 비디오 디스플레이 데이터를 제공할 수 있다.
그래픽 프로세서와 CPU 혹은 임의의 다른 디바이스들 간에 그래픽 및/또는 비디오 정보에 대한 필요한 고속 데이터 전송율 및 통신 성능을 제공하는 통신 인터페이스 설계의 일 타입이 PCI 익스프레스(PCI Express™) 인터페이스로 알려져 있다. 이것은, 예를 들어, 각각의 방향에서 초당 2.5 MB(Mbytes)(Gen 1) 혹은 초당 5.0 MB(Gen 2)를 제공하는 두 개의 차동 와이어 쌍의 세트들로 구성된 직렬 통신 채널인 통신 링크이다. 이러한 "레인(lane)들" 중 최대 32개의 레인은 타임 2, 타임 4, 타임 8, 타임 16, 타임 32 구성으로 결합될 수 있고, 독립적으로 제어되는 직렬 링크들의 병렬 인터페이스를 생성한다. 그러나, 임의의 다른 적절한 통신 링크가 또한 사용될 수 있다. 드로잉 커맨드(drawing command)들로부터의 그래픽 정보의 발생 혹은 비디오의 적절한 발생을 요구하는 멀티미디어 애플리케이션의 계속 증가하는 요건으로 인해, 그래픽 프로세싱 회로 및 시스템에 대한 요구가 증가하고 있다. 이로 인해, 추가적인 열을 발생시키는 더 큰 집적 그래픽 프로세싱 회로가 필요할 수 있고, 이는 데스크탑, 랩탑, 혹은 다른 디바이스에서 냉각 시스템(예를 들어, 팬(fan) 및 관련 덕팅(ducting)과 같은 능동 냉각 시스템 혹은 수동 냉각 시스템)을 요구한다. 소정의 전자 디바이스에 의해 발산될 수 있는 열의 양에는 한계가 있다.
병렬 그래픽 프로세싱 동작을 통해 그래픽 프로세싱이 더 빨리 발생할 수 있도록 랩탑, 데스크탑, 혹은 모바일 디바이스로부터 따로 떨어진 디바이스에서 외부 그래픽 프로세싱을 제공하는 것 혹은 외부 그래픽 디바이스를 사용하여 복수의 디스플레이에 출력을 제공하는 것이 제안되어왔다. 그러나, 디바이스들이 점점 더 작아지고 있기 때문에, 사용자가 적절히 수용할 수 있고, 속도가 적절하며 비용적 이점을 제공할 수 있는 커넥터 및 케이블링을 포함하는 접속에 관한 설계의 필요성이 점점 증가하고 있다. 예를 들어, 어떤 비디오 게임은 높은 대역폭의 그래픽 프로세싱을 요구할 수 있고, 이것은 모바일 디바이스 또는 비모바일 디바이스 상에서 이용가능한 비용, 집적 회로 크기, 열 발산 및 다른 인자들에 대해 가용하지 않을 수 있다.
전기적 커넥터 관점으로부터, 수년 동안 디바이스들 간에 비디오 프레임 정보 및/또는 그래픽 정보를 전달할 필요가 있는 다중 기가바이트(multiple gigabytes)와 같은 필수 대역폭을 제공하는 커넥터를 설계하려는 시도가 여러 산업계에서 있어왔다. 제안된 한 가지는, 예를 들어, PCI-e™에 대한 16 레인 구성을 사용하는 외부 케이블 및 회로 보드 커넥터를 제공하는 것이었다. 이 제안은 결과적으로, 인쇄 회로 기판의 풋프린트(footprint)가 대략 40.3 mm × 26.4 mm가 되게 하였고, 그리고 쉘 깊이 및 커넥터의 하우징을 포함하는 커넥터 하우징 깊이 프로파일(profile)이 40.3 mm × 11.9 mm가 되게 하였다. 그러나, 이러한 커다란 커넥터들은 커다란 공간을 차지할 수 있는 서버와 같은 커다란 디바이스에 대해서만 적합하고 무게가 많이 나갈 수 있다. 소비자 시장에서, 이러한 커다란 커넥터들은 너무 크고 비용이 많이 든다. 그래픽 및 비디오 정보에 대해 필요한 대역폭을 제공하기 위해 다중 통신 레인을 수용하기에 적절한 커넥터에 대한 필요성이 매우 오랫동안 존재해 오고 있다.
디스플레이 포트(Display Port™) 커넥터들과 같은 다른 커넥터들은, 단지 예를 들어, 2 레인에만 한정되어 있다(비록 이들이 PCI-e™ 익스프레스 케이블 사양 특징들을 지원할 수 없는 보다 작은 풋프린트를 가지고 있고 제한된 능력을 가지고 있을지라도). 예를 들어, 16 레인 PCI-e™ 접속을 가능하게 하는 다른 제안된 것들은 훨씬 더 큰 풋프린트 및 프로파일을 가지며, 예를 들어, 16 레인들을 수용하기 위해 138 핀의 전체 적층화 커넥터(VHDCI)를 사용할 수 있다. 풋프린트 및 프로파일의 크기는 예를 들어, 풋프린트에 대해 42 밀리미터 × 19 밀리미터를 초과할 수 있고, 커넥터가 차지하는 PCI-e™ 보드 프로파일에 대해 42 × 12 밀리미터를 초과할 수 있다. 또한, 이러한 커넥터들은 모바일 디바이스 혹은 랩탑 디바이스가 너무 커지도록 요구하거나, 또는 이러한 커다란 커넥터들의 크기를 수용하기 위해서 PC 보드 혹은 디바이스 하우징 상에 불합리한 양의 면적을 점유할 수 있다. 추가로, 이러한 커넥터들은 또한 커다란 케이블링을 사용하고, 이는 랩탑 디바이스들과의 사용에 있어 무겁고 번거로울 수 있다. 비용 또한 불합리하게 높을 수 있다. 추가로, 마더보드 공간은 한정되어 있어 이러한 커다란 커넥터들은 실용적이지 못하다.
전자 디바이스 관점으로부터, 별개의 디바이스에 외부 그래픽 프로세싱 능력을 제공하는 것이 또한 알려져 있다. 예를 들어, PCI-e™ 익스프레스 인터페이스 커넥터를 사용하는 도킹 스테이션(docking station)들이 알려져 있고, 이 인터페이스 커넥터는 예를 들어 도킹 스테이션에 플러그인된 랩탑 컴퓨터에서의 CPU와 통신하기 위해 단일 레인을 포함한다. 도킹 스테이션은 자기 자신의 A/C 커넥터를 포함하고, 그리고 추가적인 디스플레이 커넥터 포트들을 구비하여 외부 디스플레이들이 도킹 스테이션에 직접 접속될 수 있도록 한다. 예를 들어, 자기 자신의 LCD 디스플레이와, 그리고 집적화된 비디오/그래픽 프로세싱 코어 혹은 카드 형태의 내부 그래픽 프로세싱 회로를 구비할 수 있는 랩탑은, 랩탑의 CPU를 사용하여 드로잉 커맨드들 혹은 압축된 비디오를 도킹 스테이션에 위치한 외부 그래픽 프로세서로 단일 레인 PCI-e™ 익스프레스 커넥터를 통해 전송한다. 그러나, 이러한 구성은 너무 느릴 수 있고, 그리고 전형적으로 저급 그래픽 프로세서를 사용할 수 있는데, 왜냐하면 단일 레인의 통신 능력만이 제공되기 때문이다.
데스크탑, 랩탑 혹은 다른 디바이스의 그래픽 프로세싱 능력을 증진시키기 위해 그래픽 프로세싱 회로를 사용하는 다른 외부 전자 유닛들이 또한 알려져 있고, 이들은 예를 들어 멀티레인(multilane) PCI-e™ 커넥터에 걸쳐 그래픽 통신의 신호 강도를 증가시키는 신호 리피터(signal repeater)를 사용한다. 그러나, 이 커넥터는 핀들 간에 커다란 공간을 가진 커다란 핀 커넥터이고, 이것은 결과적으로, 만약 16 레인이 사용된다면, 커넥터가 대략 140개의 핀들을 갖게 한다. 마더보드 및 커넥터의 크기에 관한 이러한 레이아웃 요건은 너무 크다. 결과적으로, 실제 디바이스들은 전형적으로, 예를 들어 많은 제어 핀들을 포함하는 단일 레인(대략 18 핀 커넥터) 커넥터를 사용한다. 이처럼, 비록 제조자들이 멀티레인 PCI-e™ 익스프레스 통신을 수용하고자 설명을 할 수는 있지만, 제조자에 의한 실제 애플리케이션은 전형적으로 단일 레인 구성이 된다. 적절한 크기의 커넥터를 적절히 설계 및 제조할 수 있는 능력에 있어서의 실패는 오래 지속되고 있는 문제이다.
다른 외부 디바이스들은 PCI-e™ 그래픽 카드들이 노트북에서 사용될 수 있도록 한다. 또한, 이러한 것은 전형적으로 단일 레인 PCI-e™ 익스프레스 커넥터를 사용한다. 이러한 디바이스들은, 예를 들어, 게임의 초 당 현 프레임 레이트, 클럭 속도, 및 냉각 팬 속도(이들은 예를 들어, 기능 스위치에 의해 혹은 필요에 따라 소프트웨어를 통해 조절될 수 있음)와 같은 정보를 디스플레이하는 디스플레이 패널(display panel)을 포함할 수 있다. 그릴(grill)이 예를 들어 후면 혹은 측면 패널 상에 제공될 수 있어, 그래픽 카드가 안쪽에서 보일 수 있고, 그리고 또한 통풍을 제공할 수 있다. 내부 그래픽 카드는, 예를 들어 외부 그래픽 프로세싱 능력의 성능을 증가시키고자 제어 스위치를 돌림으로써 실시간으로 오버클럭킹될 수 있다. 그러나, 주목할 사항으로서, CPU 및 랩탑 그리고 그래픽 카드를 구비한 외부 전자 디바이스 간의 통신 링크는 전형적으로 그래픽 카드의 능력을 제한하는 단일 PCI-e™ 익스프레스 레인을 가진다.
또한, 노스브리지 회로, CPU, 또는 임의의 다른 회로의 일부로서 포함된 그래픽 프로세서 코어들과 같은 복수의 그래픽 프로세서들을 사용하는 시스템들은 드로잉 커맨드들 및/또는 비디오 프로세싱 커맨드들에 근거하여 프레임들을 발생 혹은 렌더링할 수 있다. 종래 기술에서 공지된 바와 같이, 드로잉 커맨드들은, 예를 들어, 3D 드로잉 커맨드들일 수 있고, 그리고 비디오 프로세싱 커맨드들은 종래 기술에서 공지된 바와 같이, 압축된 비디오를 디코딩하거나 혹은 비디오를 프로세싱하는 커맨드들일 수 있다. 이러한 시스템들은 원하지 않는 양의 열 출력을 발생시킬 수 있고, 그리고 원하지 않는 양의 파워를 소비할 수 있다. 공지된 시스템은 복수의 그래픽 프로세서들을 사용하여 프로세싱 속도를 높이고 사용자에 대한 성능을 개선시키고자 한다. 예를 들어, 그래픽 프로세서(예를 들어, 하나 이상의 파이프라인들을 가진 코어)는 디스플레이를 위한 하나의 프레임을 제공 및 발생시키는데 사용되고, 동시에, 다른 그래픽 프로세서는 또 다른 프레임을 발생시키는데 사용된다. 그 다음에, 멀티플렉싱 회로(multiplexing circuitry)가 다른 그래픽 프로세서들 각각에 대응하는 각각의 프레임 버퍼로부터의 렌더링된 프레임을 출력하는데 사용된다. 그러나, 이러한 렌더링은 전형적으로 병렬로 수행된다. 또 다른 시스템에서, 호스트 그래픽 프로세서 및 그 대응하는 프레임 버퍼는 또 다른 그래픽 프로세서에 의해 렌더링되었던 프레임의 복사본을 수신하고, 그리고 복사된 프레임을 자신의 로컬 프레임 버퍼에 저장한다. 그러나, 호스트 GPU는, 다른 그래픽 프로세서에 의한 복사된, 자신의 로컬 프레임 버퍼로부터의 프레임을 디스플레이하기 위해 자신의 디스플레이 엔진을 사용하는 동안, 원격 그래픽 프로세서와 병렬로 또 다른 프레임 부분들을 렌더링하기 위해 자신의 렌더링 엔진을 또한 사용하게 된다. 이처럼, 이러한 시스템들은 병렬로 렌더링을 제공하여, 시스템의 프로세싱 능력을 증가시키려 하는데, 이것은 또한 파워 사용을 증가시키고, 열 출력 발생을 증가시킨다.
또한, 랩탑, 휴대용 디바이스, 데스크탑, 및 하나 이상의 그래픽 프로세서가 구비된 다른 디바이스와 같은 디바이스에서의 그래픽 프로세서(예를 들어, 코어)에 의해 소비되는 파워 및 발생되는 열을 감소시킬 필요가 있다.
본 발명은 아래에 도면들과 함께 다음의 설명을 참조하는 경우 더 쉽게 이해될 것이고, 도면에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 개시 내용에서 설명되는 일 예에 따른 전기적 커넥터의 일 예를 나타낸 사시도이다.
도 2는 도 1의 커넥터의 단면도이다.
도 3은 도 1의 커넥터에서 사용되는 콘택들의 상부 로우(upper row) 및 하루 로우(lower row)의 일 예를 나타낸다.
도 4 및 도 5는 본 개시 내용에서 설명되는 일 예에 따른 도 1의 커넥터에 의해 제공되는 시그널링 구성(signaling configurations)을 도식적으로 나타낸다.
도 6은 본 개시 내용에서 설명되는 일 예에 따른 도 1의 커넥터와 결합하는 케이블 커넥터의 일 예를 나타낸 사시도이다.
도 7 내지 도 14는 설명되는 일 개시 내용에 따른 전자 디바이스 또는 시스템에서, 도 1의 전기적 커넥터 및 도 6의 케이블 커넥터에 의해 제공되는 시그널링을 나타낸 도면이다.
도 15 내지 도 18은 설명되는 일 개시 내용에 따른 전자 디바이스 또는 시스템에서, 도 1의 전기적 커넥터 및 도 6의 케이블 커넥터에 의해 제공되는 시그널링을 나타낸 도면이다.
도 19 내지 도 24는 설명되는 일 개시 내용에 따른 전자 디바이스 또는 시스템에서, 도 1의 전기적 커넥터 및 도 6의 케이블 커넥터에 의해 제공되는 시그널링을 나타낸 도면이다.
도 25는 본 개시 내용에서 설명되는 일 예에 따른 프레임 재사용을 사용하는 시스템을 도식적으로 나타낸 것이다.
도 26은 일 예에 따른, 본 명세서에서 설명되는 적어도 하나의 전기적 커넥터를 포함하고, 아울러 각각이 그래픽 프로세서들을 포함하는 복수의 전자 회로 기판들을 포함하는 전자 디바이스의 일 예를 나타낸다.
도 27은 본 명세서에서 설명되는 일 예에 따른, 본 명세서에서 설명되는 커넥터들 중 적어도 하나를 사용하고, 아울러 그래픽 프로세싱 회로를 냉각시키기 위한 능동 냉각 매커니즘을 사용하는 전자 디바이스를 도식적으로 나타낸 것이다.
도 28은 도 26 및 도 27의 디바이스를 도식적으로 나타낸 것이다.
도 29는 본 명세서에 설명되는 일 실시예에 따른 복수의 플러그인 카드들의 카드 플러그인을 용이하게하는 전자 디바이스의 일 예를 나타낸 블럭도이다.
도 30은 본 명세서에서 설명되는 일 예에 따른 허브 디바이스(hub device)를 사용하는 시스템의 블럭도를 나타낸다.
도 31은 일 예에 따른 복수의 그래픽 프로세서들을 사용하여 프레임들을 렌더링하고 프레임들을 디스플레이하는 방법의 일 예를 나타낸 흐름도이다.
간단히 살펴보면, 일 예에서, 제 1 그래픽 프로세서의 렌더링 엔진을 턴오프시킴으로써 제 1 그래픽 프로세서의 파워를 감소시키고 아울러 제 1 그래픽 프로세서의 디스플레이 엔진이 대응하는 제 1 프레임 버퍼로부터의 디스플레이 프레임들을 디스플레이에 출력할 수 있도록 하는 것을 포함하는 방법이 제공된다. 제 1 그래픽 프로세서의 렌더링 엔진이 턴오프되거나 아니면 사용되지 않는 동안, 디스플레이 프레임이 제 2 그래픽 프로세서에 의해 렌더링된다. 렌더링된 프레임이 제 2 그래픽 프로세서의 대응하는 제 2 프레임 버퍼, 예를 들어 로컬 프레임 버퍼에 저장되고, 제 2 프레임 버퍼로부터 제 1 프레임 버퍼에 복사된다. 그 다음에, 제 1 그래픽 프로세서의 렌더링 엔진이 감소된 파워 상태에 있는 동안, 제 1 프레임 버퍼에서의 복사된 프레임이 디스플레이 상에 디스플레이된다. 다른 장점들 중에서도, 제 1 그래픽 프로세서에 대해, 열 출력(thermal output) 및 파워 출력(power output)이 감소되는데, 왜냐하면 자신의 렌더링 엔진을 사용하여 프레임을 발생시키지 않고 단지 제 2 그래픽 프로세서에 의해 발생된 프레임들을 디스플레이하기 위해 자신의 디스플레이 엔진만을 사용하기 때문이다. 대응하는 장치 및 시스템이 또한 개시된다.
예를 들어, 전자 디바이스(electronic device)가 개시되며, 상기 전자 디바이스는 하우징(housing)을 포함하며, 상기 하우징은 A/C 입력 또는 DC 입력과, 적어도 하나의 회로 기판을 포함하고, 상기 적어도 하나의 회로 기판은 상기 A/C 입력 또는 DC 입력에 근거하여 파워를 수신하는 (예를 들어, MPEG 압축/압축해제, 드로잉 커맨드들에 근거하는 3D 그래픽 렌더링, 등과 같은 종래 기술에서 알려진 비디오/그래픽 프로세싱을 수행하는) 그래픽 프로세싱 회로와 같은 전자 회로(electronic circuitry)를 포함한다. 상기 전자 디바이스는 또한 상기 전자 회로에 연결되는 분할된 멀티 커넥터 소자 차동 버스 커넥터(divided multi-connector element differential bus connector)를 포함한다. 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터는 단일 하우징을 포함하고, 상기 단일 하우징은 상기 회로 기판과 접속되고, 그리고 상기 커넥터의 하우징에는 전기적 콘택들의 제 1 그룹을 포함하는 분할된 전자 콘택 구성(divided electronic contact configuration)이 포함되고, 전기적 콘택들의 상기 제 1 그룹은 미러링(mirroring)된 전기적 콘택들의 인접하는 제 2 그룹으로부터 분할되고, 그리고 전기적 콘택들의 각각의 그룹은 적어도 하부 및 상부 콘택들의 로우(row)를 포함한다. 상기 디바이스는 자신의 그래픽 프로세싱 회로 및 로컬 프레임 버퍼를 사용하여 원격 디바이스를 위한 이미지를 렌더링한다. 렌더링된 이미지는, 로컬 프레임 버퍼에 저장되고, 그리고 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 원격 디바이스의 프레임 버퍼에 전송 및 복사된다. 그 다음에, 상기 원격 디바이스의 디스플레이 엔진이 자신의 프레임 버퍼로부터의 상기 복사된 이미지를 디스플레이 상에 디스플레이한다. 원격 유닛에 의한 어떠한 렌더링도 수행될 필요가 없어, 원격 유닛은 최소의 파워를 소비한다.
그래픽, 프로세싱을 위한 압축된 비디오, 또는 프로세싱을 위한 다른 데이터를 렌더링하는 드로잉 커맨드들이, 원격 디바이스(예를 들어, 호스트 디바이스) 상의 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 다운스트림 데이터로서, 원격 디바이스로부터 전자 디바이스로 전송된다. 프레임들이 생성되고 동일한 차동 레인들을 경유하는 업스트림으로 전자 디바이스로부터 원격 디바이스로 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터들(및 케이블)을 통해 전달되어, 일 예에서 최대 원격 디바이스 디스플레이 레이트을 형성하는 프레임들의 수만을 전송함으로써 커넥터에 접속된 레인들의 포화가 피해진다. 이것은 원격 디바이스로부터 직접 트리거된 피어투피어 판독에 의해 수행될 수 있거나, 또는 종래 기술에서 공지된 임의의 적절한 디스플레이 갱신 동기화 방식을 사용하여 수행될 수 있다.
또한, 일 예에서, 전자 디바이스의 하우징은, 하우징을 통한 공기 흐름을 제공하도록 구성된, 그릴(grill)들과 같은 공기 흐름 통로(air flow passage)들을 포함한다. 전자 디바이스의 하우징은 또한, 정상 동작 동안 회로를 냉각시키도록 배치되는 팬과 같은 수동 혹은 능동 냉각 매커니즘을 포함한다. 일 예에서, 전자 디바이스는 호스트 프로세서를 포함하지 않고 대신에 호스트 프로세서는 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 그래픽 프로세싱 회로와 통신하는 따로 떨어진 전자 디바이스에 있다. 또 다른 실시예에서, CPU(혹은 하나 이상의 CPU들)는 외부 디바이스에 임의 타입의 병렬 호스트 프로세싱 능력을 제공하기 위해 상기 회로 기판 상에 상기 회로들과 함께 위치한다.
일 예에서, 상기 전자 회로는 상기 전자 회로의 하우징 외부에 있는 또 다른 전자 디바이스에서의 프로세서(예를 들어, CPU)와 통신하고, 그리고 상기 그래픽 프로세싱 회로는 외부 프로세서로부터 드로잉 커맨드들을 수신함과 아울러 상기 전자 디바이스에 연결된 디스플레이에 디스플레이 데이터를 전송한다. 일 예에서, 상기 하우징은 상기 능동 냉각 매커니즘과 상기 전자 회로 사이에 공기 덕트를 포함한다. 일 예에서, 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터는, 예를 들어 상기 다른 전자 디바이스에 위치한 프로세서로부터 상기 그래픽 프로세싱 회로로 드로잉 커맨드들을 제공한다. 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터는, 전자 디바이스들 간의 고속 비디오 및/또는 그래픽 정보를 제공하기 위한 고유한 16 레인 PCI 익스프레스(PCI Express™) 타입 버스 커넥터일 수 있다.
일 예에서, 상기 전자 디바이스는 스위치와 같은 시동 제어 로직(power up control logic)을 포함하고, 상기 시동 제어 로직은 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터에 동작가능하게 연결되어, 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터로부터의 신호로부터 검출되는 바와 같이 외부 디바이스가 시동된 이후까지, 상기 그래픽 프로세싱 회로를 시동시키는 것을 대기한다.
또 다른 예에서, 상기 전자 디바이스는 복수의 인쇄 회로 기판들을 포함하고, 상기 복수의 인쇄 회로 기판들 각각 상에는 그래픽 프로세싱 회로가 포함되고, 상기 복수의 인쇄 회로 기판들 각각은 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터에 연결되고, 상기 그래픽 프로세싱 회로는 소정의 디스플레이 프레임에 대해 병렬적 혹은 교번적 그래픽 프로세싱 동작들을 제공한다.
또 다른 예에서, 상기 회로 기판은 전자 회로 및 버스 브리지 회로(bus bridge circuit)를 포함한다. 각각이 플러그 인 카드(plug-in card)를 수용하도록 구성된 복수의 카드 포트(card port)들이 포함된 백플레인(backplane)이 상기 버스 브리지 회로에 연결된다.
또 다른 예에서, 전자 디바이스는 A/C 파워 입력을 사용하지 않고, 대신에 적절한 커넥터를 통해 또 다른 외부 디바이스로부터 제한된 양의 D/C 파워를 얻는다. 일 예에서, 전자 디바이스는, 버스 브리지 회로가 포함된 회로 기판을 포함하는 하우징을 포함하고, 그리고 상기 버스 브리지 회로에 그 각각이 연결되는 복수의 분할된 멀티 커넥터 소자 차동 버스 커넥터들을 포함하며, 상기 복수의 분할된 멀티 커넥터 소자 차동 버스 커넥터들 각각은 분할된 전기적 콘택 구성을 가진 단일의 커넥터 하우징을 포함한다. 상기 버스 브리지 회로는 상기 복수의 버스 커넥터들 중 적어도 하나에 접속된 외부 디바이스로부터 파워를 수신하도록 연결된다.
일 예에서, 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터는 하우징을 포함하고, 이 하우징에는 분할된 멀티 커넥터 소자가 구비된다. 전기적 커넥터는 회로 보드와 같은 기판과 전기적으로 접속되도록 구성된다. 상기 분할된 멀티 커넥터 소자는 전기적 콘택들의 제 1 그룹 혹은 서브조립체를 포함하는 분할된 전기적 콘택 구성을 포함하고, 전기적 콘택들의 상기 제 1 그룹 혹은 서브조립체는 인접하는 콘택들의 제 2 그룹 혹은 서브조립체로부터 물리적으로 분리되어 있다. 전기적 콘택들의 제 1 그룹 및 전기적 콘택들의 제 2 그룹 각각은 하부 콘택들 및 상부 콘택들의 로우를 포함한다. 전기적 콘택들의 제 2 그룹은 전기적 콘택들의 제 1 그룹과 동일 하지만 (예를 들어, 수직 축에 대해) 미러링된 구성을 가진다.
일 예에서, 전기적 커넥터의 하우징은 대략 12 mm × 53 mm의 기판 풋프린트를 제공하는 크기를 갖고 그리고 대략 53 mm × 6 mm의 프로파일을 가지며, 그리고 16 레인 차동 버스에 대해 구성된 124개의 핀들을 포함한다. 16 레인들은 두 개의 8 레인 핀 그룹들로 분할된다. 또한, 일 예에서, 콘택들의 제 1 그룹 및 제 2 그룹은 종단 접지 콘택(end grounding contact)을 포함하고, 각각의 종단 접지 콘택은 다른 그룹에서의 또 다른 종단 접지 콘택에 인접하여 배치되고, 그리고 커넥터 하우징의 중심에 실질적으로 위치한다. 또한 일 예에서, 상부 콘택들의 로우들은 표면 장착 핀(surface mount pin)들이고, 하부 콘택들의 로우들은 기판을 관통하는 관통 홀 핀(thru hole pin)들이다.
앞서 언급된 전기적 커넥터를 사용하고, 상기 전기적 커넥터에 연결된 전자 회로 기판을 가지며, 전기적 콘택들의 제 1 그룹 및 제 2 그룹에 연결되는 상기 전자 회로 기판 상에 위치하는 전자 회로를 포함하는 전기적 디바이스가 또한 개시된다. 상기 전자 회로는 상기 커넥터의 중앙 부분의 양측 상에 복수의 차동 데이터 쌍 신호들을 제공하고, 그리고 전기적 콘택들의 제 1 그룹의 중앙 부분에서 차동 클럭 신호들을 제공한다. 상부 콘택들의 제 1 로우는 차동 쌍 신호들과 관련된 제어 신호들을 제공하기 위해 사용된다.
하부 콘택들의 제 2 로우가 차동 접지(differential ground)에 의해 분리된 인접하는 핀들 상에 제공되는 복수의 차동 데이터 신호들을 포함하도록, 콘택들의 제 2 그룹이 연결된다. 전기적 커넥터들과 결합하는 동일한 종단 커넥터들을 구비한 케이블이 또한 개시된다. 일 예에서, 케이블 조립체는 일 종단 상에 16 레인 커넥터를 가지고, 다른 종단 상에 8 레인 커넥터를 가지며, 단지 16 레인 커넥터에서 전기적 콘택들의 제 1 그룹하고만 전기적으로 결합하고 전기적 콘택들의 제 2 그룹하고는 전기적으로 결합하지 않도록 구성되어, 16 레인 보드 커넥터가 8 레인 유닛으로의 접속을 위해 사용될 수 있게 된다.
개시되는 커넥터 혹은 케이블 또는 전자 디바이스의 많은 장점들 중 하나는, PCI 익스프레스™ 호환가능 버스 또는 인터페이스와 같은 멀티레인 차동 시그널링 버스를 통해 고속 통신을 제공하는 콤팩트 커넥터의 제공을 포함한다. 추가적으로, 8 레인 커넥터도 또한, 8 레인 케이블링 시스템을 통해 16 핀 보드 커넥터와 적절하게 접속될 수 있는데, 왜냐하면 콘택들의 그룹 및 전자 회로가 콘택들의 단일 그룹을 통해 필요한 데이터 클럭 신호를 제공하기 때문이다.
도 1 및 도 2를 참조하면, 인쇄 회로 기판과 같은 회로 기판에 연결될 수 있는 전기적 커넥터(100)의 일 예는 기판 위치결정 혹은 자리결정 핀(102)과 쉘 혹은 하우징 접속 포스트(104)를 포함한다. 위치결정 핀(102) 및 하우징 접속 포스트(104)는 회로 기판 안에 천공된 구멍들을 관통하여 전기적 커넥터가 기판에 용이하게 장착되도록 구성된다. 전기적 커넥터(100)는 하우징(106)을 포함하고, 하우징(106)은 분할된 멀티 커넥터 소자(divided multi-connector element)(108)를 포함하며, 상기 분할된 멀티 커넥터 소자는, 예를 들어 콘택 핀들의 개별 서브조립체들을 통해 회로 기판과 전기적으로 접속되도록 구성된다. 분할된 멀티 커넥터 소자(108)는 분할된 전기적 콘택 핀 구성을 포함하고, 분할된 전기적 콘택 핀 구성은 전기적 콘택들의 제 1 그룹 혹은 서브조립체(110)를 포함하고, 상기 전기적 콘택들의 제 1 그룹 혹은 서브조립체(110)는 인접하는 콘택들의 제 2 그룹 혹은 서브조립체(112)와 물리적으로 떨어져 있거나 혹은 분리되어 있다.
도 3을 또한 참조하면, 전기적 콘택들의 제 1 그룹(110)은 하부 콘택들의 로우(114) 및 상부 콘택들의 로우(116)를 포함한다. 마찬가지로, 따로 떨어진 전기적 콘택들의 제 2 그룹(112)은 전기적 콘택들의 제 1 그룹과 동일한 하지만 미러링된 구성을 포함하고, 따라서 따로 떨어진 동일한 그리고 미러링된 대응하는 하부 콘택들의 로우(118) 및 콘택들의 상부 로우(120)를 구비한다. 이러한 예에서, 전기적 콘택들의 제 1 그룹(110)은, PCI 익스프레스™ 송수신기 회로(이러한 송수신기 회로는 종래 기술에서 공지되어 있음)에 연결될 때. 완전한 8 레인 PCI-익스프레스™ 통신 인터페이스를 형성한다. 본 예에서, 하부 콘택들의 로우들(114 및 118)은 서브조립체들을 분리하고 관통 홀 핀들이다. 이들은 차동 수신기 혹은 송수신기와의 접속을 포함 및 제공하도록 전자 디바이스에서 연결된다(예를 들어, 도 7 내지 도 14 참조). 콘택 핀들의 상부 로우들(116 및 120)의 그룹은 표면 장착 핀들이고, 이들은 회로 기판의 표면에 장착되고, 그리고 전자 회로에 연결되어 차동 전송 신호들을 제공한다. 본 예에서, 16 레인 PCI 익스프레스™ 호환가능 접속이 프로파일이 작고 상대적으로 비용이 저렴한 커넥터 설계에서 용이하게 사용될 수 있다. 콘택들의 각각의 개별 그룹들이 각각 8 레인의 차동 시그널링 기반 통신을 제공하도록 전자적으로 접속되어, 결과적으로 16 레인 통신 버스가 형성된다.
도 1을 다시 참조하면, 하우징(106)은 절연 플라스틱 혹은 종래 기술에서 공지된 바와 같은 임의의 적절한 합성 물질을 포함하는 임의의 적절한 물질로 구성될 수 있다. 전기적 콘택들은 또한, 니켈 혹은 임의의 다른 적절한 물질 위의 금 도금과 같은 적절한 도금 및 필요에 따라서는 피니시(finish)를 갖는, 구리 합금과 같은 임의의 적절한 물질로 구성될 수 있다. 제 1 그룹에서의 콘택들의 하부 로우(114)는 핀들의 하부 로우의 개별 세트로서 제조되고, 커넥터(100)의 서브조립체로서의 역할을 한다. 콘택들의 하부 로우(118)는 콘택들의 하부 로우(114)로부터 분리된 동일한 그리고 미러링된 서브조립체이다. 마찬가지로, 콘택들의 상부 로우(116 및 120)는 개별 조립체로서 구성되고, 그 각각은 서로에 대해 동일한 그리고 미러링된 구성을 가진다. 본 예에서, 핀들의 네 개의 세트 전체는 상부 콘택 및 하부 콘택의 두 그룹을 제공하기 위해 사용된다. 다른 장점들 중에서, 하부 콘택 및 상부 콘택이 개별 서브조립체들로 분리됨으로써, 16 레인 혹은 8 레인 PCI 익스프레스™ 타입 버스에 대해 요구된 시그널링을 제공하도록 구성된 핀들의 수가 감소될 수 있다. 본 발명의 기술분야에서 통상의 기술을 가진 자들은 본 발명의 다른 장점들도 이해할 수 있을 것이다.
본 예에서 또한 도시된 바와 같이, 표면 장착 핀들 간의 간격은 예를 들어, .7 mm일 수 있고, 표면 장착 핀의 폭은 예를 들어 .26 mm일 수 있지만, 그러나, 임의의 적절한 간격 및 폭이 사용될 수 있다. 관통 홀 핀들은 예를 들어 0.7 mm의 간격을 가질 수 있고, (그리고 도 4 및 도 5에 도시된 바와 같이) 오프셋(offset)될 수 있다. 추가로, 관통 홀 핀들의 폭은 예를 들어, 0.74 mm일 수 있다. 그러나, 임의의 적절한 크기가 필요에 따라 사용될 수 있다.
16 레인 PCI-익스프레스™ 호환가능 구성에 있어서, 하우징(106)이 대략 12 mm x 53 mm의 기판 풋프린트를 제공하는 크기를 가져, 하우징은 예를 들어 12.2 mm 깊이 및 53.25 mm 폭을 가질 수 있으며, 또는 임의의 다른 적절한 크기의 치수를 가질 수도 있다. 예를 들어, 깊이 및 폭은 필요에 따라 수 밀리미터 더 크거나 작을 수 있다. 본 예에서는 또한, 전기적 콘택들의 제 1 그룹 및 제 2 그룹 양쪽 모두에 대한 하부 및 상부 콘택들의 로우들이 16 레인 PCI-익스프레스™ 인터페이스(예를 들어, 두 개의 8 레인 차동 버스 링크)에 대해 구성된 124개의 핀들을 포함한다.
도시된 바와 같이 커넥터(100)는 하나 이상의 마찰 탭(friction tab)들(116)을 포함할 수 있고, 이 마찰 탭들은 보드 커넥터(100)와 결합하는 케이블 커넥터를 마찰이 일어나며 맞물리게 한다. 다른 공지된 커넥터 장치 특징이 또한 사용될 수 있는데, 예를 들어, 대응하여 결합하는 케이블 커넥터로부터 뻗어나온 돌출부를 수용하는 개구들(118 및 120)이 사용될 수 있다.
도 2를 다시 참조하면, 커넥터(100)는 하우징의 일부로서, 절연 커버링(insulation covering)(202)과, 그리고 접지 콘택들 및 마찰 락들(ground contacts and frictional locks)(206 및 208)을 포함할 수 있고, 이들은 종래 기술 분야에서 공지된 기술을 사용하여, 결합하는 케이블 커넥터와 마찰이 일어나며 맞물린다. 지지 구조(210)가 또한 공지된 기술을 사용하여 커넥터 내의 적절한 위치에서 핀들을 지지하기 위해 사용된다. 커넥터(100)는 중앙 지지 구조(212)를 포함하고, 그 위에 표면 장착 핀들의 상부 로우들(116)이 지지되고, 그리고 그 위에 하부 콘택들(114)이 또한 지지된다. 중앙 지지 구조(212)는 전기적 콘택들을 지지하고, 그리고 동작시, 결합하는 커넥터를 수용하며, 결합하는 커넥터의 콘택들은 상부 및 하부 콘택들(114 및 116)과 맞게 정렬되어 전기적 콘택을 만들게 된다.
도 4 및 도 5는 기판 레이아웃(substrate layout)으로서 언급되는 인쇄 회로 기판의 일부를 도시적으로 나타내고 있으며, 이것은 회로 기판 상에 배치되는 표면 장착 콘택들(400) 및 관통 홀들(402)을 제시하고 있다. 콘택들의 하부 로우들(114 및 118)은 관통 홀들(402)에 연결되어 커넥터(100)를 통해 전기적 콘택 및 신호 통신을 인쇄 회로 기판 상의 전기적 회로 혹은 회로들에 제공한다. 전기적 회로로부터의 트레이스들 혹은 핀들이 전기적으로 패드들(400)에 연결될 수 있어 커넥터(100)를 통해 신호를 전달할 수 있다. 이 도면은 커넥터(100)의 하부 로우 콘택들의 핀아웃 및 커넥터(100)에서의 각각의 콘택들에 대응하는 406 및 408로 지정된 전자 신호들을 나타낸다.
본 예에서, 콘택들의 그룹들이 410으로 도시된 상부 8 레인 및 412로 지정된 하부 8 레인을 형성한다. 그래픽 프로세서 코어, CPU, 브리지 회로(예를 들어, 노스브리지, 사우스브리지, 혹은 임의의 다른 적절한 브리지 회로)에 통합될 수 있는 PCI-익스프레스™ 16 레인 인터페이스 회로와 같은, 전자 회로(414) 혹은 임의의 다른 적절한 전자 회로가, 커넥터(100)를 통해 406 및 408로 식별되는 신호들을 전송 및 수신한다. 전자 회로(414)는 전자 회로 기판 상에 위치하고, 그리고 전기적 콘택들의 제 1 그룹 및 전기적 콘택들의 제 2 그룹에 연결된다(여기서는 단지 하부 콘택들만이 도시됨). 전자 회로(414)는 콘택들의 제 1 그룹(110)의 중앙 부분에 위치한, 416 및 418로 명명된 차동 클럭 신호를 제공한다. 전자 회로는 또한 중앙 부분(421)의 양측에 일반적으로 420으로 지정된 복수의 차동 데이터 쌍 신호들을 제공한다. 대응하는 차동 접지 신호들(424)이 차동 신호들(420) 사이에 제공된다. 상부 콘택들(116)(미도시)은 차동 데이터 쌍 신호들(420)과 관련된 제어 신호들을 제공한다. 본 예에서, 콘택들의 다른 그룹들(112)은 차동 클럭 신호들(416 및 418)을 포함하지 않는다. 전자 회로는, 콘택들의 제 1 그룹(110)을 통해 8 레인 버스를 동작시키기 위해, 필요한 PCI 익스프레스™ 타입 제어 시그널링, 클럭 시그널링 및 파워 모두를 제공한다. 도시된 바와 같은 시그널링을 제공함으로써, 16 레인이 수용될 수 있다. 이것은 콘택들의 제 2 그룹(112)을 이용하는 것을 포함한다.
또한, 도시된 바와 같이, 전기적 콘택들의 제 1 그룹(110) 및 전기적 콘택들의 제 2 그룹(112)은, 426 및 428로 지정된 인접하는 접지 콘택들에 의해 분할된다. 콘택들의 제 2 그룹(112)은, 하부 콘택들의 제 2 로우가 복수의 차동 데이터 신호들(430)(이들은 대응하는 차동 접지 신호들(432)에 의해 분리된 인접하는 핀들 상에서 제공됨)을 포함하고, 아울러 파워가 434로 지정된 바깥쪽 핀 부분 상에서 하부 콘택들의 제 2 로우에 제공되도록 연결된다. 마찬가지로, 파워가 파워 신호들(436)로서 도시된 콘택들의 제 1 그룹(114)에 대응하는 커넥터의 바깥쪽 부분 상에 제공된다. 이러한 예에서, 전자 회로(414)는, 종래 기술에서 공지된 바와 같이, PCI 익스프레스™를 따르는 차동 멀티레인 버스 송수신기를 포함한다. 그러나, 임의의 적절한 회로가 필요에 따라 커넥터(100)에 연결될 수 있다. 또한, 도시된 바와 같이, 콘택들의 제 1 그룹 및 제 2 그룹(110 및 112)은 각각 종단 접지 콘택(426 및 428)을 포함하고, 이들은 실질적으로 하우징의 중앙에서 서로 인접하여 배치된다.
추가적으로, 전기적 콘택들의 제 1 그룹 및 제 2 그룹은, 케이블의 양쪽 종단 상에서의 적절한 커넥터 삽입을 결정하기 위해 콘택들의 로우의 바깥쪽 종단에 위치한 감지 콘택들을 포함한다. 추가적으로, 커넥터는 또한, 두 개의 접속된 시스템들 간의 파워 시퀀싱 및 다른 기능을 제어하기 위해, 감지 콘택들과 함께 사용될 수 있는 파워 제어 핀을 포함한다.
도 6은 커넥터(100)와 결합하여 맞물리도록 구성된 케이블 종단 커넥터(500)를 구비한 케이블의 일 예를 나타낸다. 케이블(502)은 (비록 도시되지는 않았지만) 그 한쪽 종단 상에서 종단 커넥터를 포함하고, 이는 종단 커넥터(500)와 동일하며 그리고 커넥터 종단(500)은 분할된 멀티 커텍터 소자(108)와 결합하도록 구성된다. 이처럼, 케이블 종단 커넥터(500)는 또한 돌출 부분(504)을 포함하고, 이는 커넥터(100)의 중앙 부분(212)을 통해 콘택들과 맞물린다. 종래 기술에서 공지된 바와 같이, 종단 커넥터는, 요구되는 경우 필요한 구조적 특성, 차폐 특성, 및 접지 특성을 제공하기 위해, 임의의 적절한 물질(플라스틱 및 금속을 포함함)로 만들어 질 수 있다. 돌출 부분(504)은 보드 커넥터(100)의 마찰 탭들(116)과 마찰이 일어나며 맞물리도록 구성된다. 케이블(502)은 와이어들의 두 개의 그룹들로 만들어질 수 있고, 그 각각은 8 레인 그룹을 형성한다. 그러나, 임의의 적절한 구성이 사용될 수 있다.
도 7 내지 도 14는, 일 디바이스에서의 커넥터(100)를 통해 전기적 회로(414)에 의해 제공되는 전기적 신호들과, 그리고 케이블 커넥터(502)를 통해 접속된 또 다른 디바이스에 있는 대응하는 전기적 회로에 의해 제공되는 전기적 신호들을 나타낸 도면이다. 이처럼, 랩탑 컴퓨터 혹은 임의의 다른 적절한 디바이스와 같은, 호스트 디바이스(호스트측으로 언급됨)가 케이블을 경유해 다운스트림 디바이스에 커넥터(100)를 통해 연결되고, 그리고 다운스트림 디바이스도 또한 커넥터(100)를 포함한다. 이처럼, 간략화된 커넥터/케이블 쌍이 고속 데이터 통신 능력을 갖도록 적절하게 제공된다. 도시된 바와 같이, 커넥터(100)는 도시된 바와 같은 핀들 상에 신호들을 제공하기 위해 전자 회로에 동작가능하게 연결된다. 참조로서, 신호들을 나타내는 도 4 및 도 5의 부분이 도 7 내지 도 14에서 중복되며, 화살표(600)로 도시되어 있다. 콘택들의 상부 로우(116 및 120)는 602로 명명된 부분으로 제시되어 있다. 도시된 바와 같이, 콘택들의 하부 로우들(114 및 118)은, 예를 들어 그래픽 프로세서(다운스트림 디바이스)의 차동 전송기들과 호스트 디바이스의 차동 수신기들 간에 우선 연결되고, 반면에 커넥터(100)의 상부 로우들(116 및 120)은 다운스트림 디바이스에 위치한 그래픽 프로세서의 수신기들과 호스트 디바이스의 차동 전송기들 간에 연결된다.
호스트 디바이스에서, 604로 제시된 대응하는 하부 로우들(114 및 118)이 도면에서 제공된다. 예를 들어, 신호들(606)로 제시된 호스트측 디바이스 상에서의 상부 로우(116 및 120)가 적절한 전자 회로에 의해 제공된다. 본 예에서, 앞서 언급된 바와 같은 회로는 본 예에서 16 레인의 정보를 제공하는 PCI 익스프레스™를 따르는 인터페이스 회로를 포함한다. 본 예에서 사용되는 핀들의 총 개수는 124개의 핀들이다. 따라서, 이것은 16 레인 대 16 레인 접속을 위한 신호 및 핀아웃을 반영하고 있다.
반면, 도 15 내지 도 18은 16 레인 크기의 커넥터 대신에 8 레인 크기의 커넥터를 사용하는 8 레인 대 8 레인 접속에 대한 신호 및 핀아웃 구성을 나타낸다. 그러나, 16 레인 커넥터의 커넥터들의 제 1 그룹(110) 상에서 제공되는 바와 같이, 8 핀 커넥터의 동일한 핀들 상에서 동일한 신호들이 제공된다. 이처럼, 100으로 제시된 커넥터에 대한 설계에서와 유사한 8 레인 커넥터가 사용될 수 있는데, 차이점은 핀들 중 반이 사용되어 결과적으로 하우징이 대략 12 mm x 32 m의 풋프린트 및 대략 32 mm x 6 mm의 프로파일을 제공하는 크기를 갖게 하고 하부 콘택들 및 상부 콘택들의 로우로 구성되는 총 68개의 핀들을 포함하게 된다. 이처럼, 도 15 내지 도 18은 8 레인 케이블(706)을 통해 다운스트림 디바이스 커넥터(704)와 접속된 호스트측 커넥터(702)를 나타낸다.
도 19 내지 도 24는 핀아웃 및 시그널링을 사용하는 또 다른 구성을 나타내고, 여기서 호스트 디바이스와 같은 제 1 디바이스는 702로 제시된 시그널링을 갖는 8 레인 커넥터를 사용하고, 이 경우 케이블은 또 다른 종단에서 600 및 602로 제시된 핀아웃 및 시그널링을 갖는 커넥터(100)를 포함한다. 이처럼, 8-16 레인 커넥터 구성이 사용될 수 있고, 여기서 16 레인 커넥터 중 단지 8 레인만이 실제로 회로에 연결된다. 이러한 방식으로, 기존 16 레인 커넥터들은 필요에 따라 8 레인 커넥터들을 사용하는 디바이스에 쉽게 연결될 수 있다.
도 25는, 제 1 디바이스(902)(예를 들어, 랩탑, 데스크탑, 혹은 임의의 다른 적절한 디바이스와 같은 호스트 디바이스)와 제 2 디바이스(904)(예를 들어, 커넥터(100)을 포함하는 인쇄 회로 기판과 같은 기판(908)에 동작가능하게 장착된 전자 회로(414)를 포함하는 전자 회로를 사용하는 디바이스)를 사용하는 시스템(900)의 일 예를 나타낸다. 전자 회로(414)는 예를 들어, 그래픽 프로세서 혹은 임의의 다른 적절한 회로일 수 있고, 본 예에서는, 본 명세서에서 설명되는 케이블 및 커넥터 구조를 통해 호스트 디바이스와 통신하기 위한 PCI 익스프레스™를 따르는 송수신기 회로를 포함한다. 디바이스(904)는 예를 들어, 하우징을 포함할 수 있으며, 하우징은 전자 회로를 냉각시키기 위한 공기 흐름을 제공하는 공기 통로(air passages)(910)로서 역할을 하는 그레이트(grate)들을 포함하고, 그리고 종래 기술에서 공지된 바와 같이, 공기 흐름을 통해 냉각을 제공하도록 적절하게 제어될 수 있을지라도 팬(fan)(913)과 같은 능동 냉각 매커니즘을 포함할 수 있다. 기판(908)은 모든 전자 회로에 대해 적절한 파워를 제공하는 파워 서플라이 회로(912)를 포함할 수 있고, 그리고 플러그(914)를 통해 콘센트로부터 교류(Alternating Current, AC)를 수신할 수 있다. 호스트 디바이스는, 종래 기술에서 공지된 바와 같이, 적절한 프레임 버퍼 메모리(923), 운영 체제 소프트웨어, 및 임의의 다른 적절한 컴포넌트, 소프트웨어, 펌웨어에 추가하여, 알려진 바와 같이, 하나 이상의 중앙 처리 장치들(920), 및 하나 이상의 그래픽 프로세서들(922)을 포함할 수 있다. 이처럼, 본 예에서, 디바이스(904)는 커넥터들(100) 및 케이블링(502)을 통해 제공되는 차동 시그널링을 통해 CPU(920) 및/또는 GPU(922)로부터 드로잉 커맨드들을 수신할 수 있어, 사용자에게 친숙하고 상대적으로 비용이 적게 들며 아울러 고속 데이터 전송율의 비디오, 오디오 및 그래픽 프로세싱에 대해 필요한 데이터 전송율을 제공하는 적절한 커넥터 구성을 통해 오프 디바이스 그래픽 프로세싱 강화를 제공할 수 있다.
앞서 언급된 바와 같은 전자 회로(414)는 그래픽 프로세서 코어 혹은 코어들과 같은 그래픽 프로세싱 회로, 하나 이상의 CPU들, 또는 필요에 따라 임의의 다른 적절한 회로를 포함할 수 있다. 도시된 바와 같이, 전자 회로가 그래픽 프로세싱 회로를 포함하는 경우에, 하나 이상의 로컬 프레임 버퍼들(930)이 종래 기술에서 공지된 바와 같이 하나 이상의 적절한 버스들(932)을 통해 그래픽 프로세싱 회로에 의해 액세스가능하다. 또한, 단일 회로 기판(908)이 사용되는 또 다른 실시예에서, 전자 회로(414)는 복수의 그래픽 프로세서들(933 및 934)과 같은 복수의 그래픽 프로세싱 회로들을 포함할 수 있고, 복수의 그래픽 프로세서들(933 및 934)은 적절한 버스(936)를 통해 동작가능하게 연결되며, PCI 브리지, 혹은 임의의 다른 적절한 버스 브리지 회로와 같은 버스 브리지 회로(938)를 통해, 분할된 멀티 커넥터 소자 차동 버스 커넥터(100)와 접속될 수 있다. 버스 브리지 회로는 커넥터에 그리고 커넥터로부터의 정보를 제공하고, 그리고 또한, 종래 기술에서 공지된 바와 같이, 커넥터(100)와 각각의 그래픽 프로세서들(932 및 936) 간에 통신 경로들을 스위칭시킨다. 이처럼, 본 예에서, 예를 들어, 복수의 그래픽 프로세서들이 호스트 디바이스(902) 혹은 다른 적절한 디바이스에 대해 병렬적 또는 교번적 그래픽 프로세싱 동작들을 제공할 수 있다.
도 26은 하우징(1000) 내의 디바이스(904)의 일 예를 도식적으로 나타낸 것으로, 여기서 하우징(1000)은 1002, 1004 및 1006으로 제시된 공기 흐름 통로들을 포함한다. 본 예에서, 공기 흐름 통로들은 하우징을 통해서 공기 흐름을 제공하는 그릴들이다. 능동 공기 냉각 매커니즘(912)이 복수의 개별 팬들(1010 및 1012)이 되도록 도시되었고, 이들은 예를 들어 그래픽 프로세서들, 멀티미디어 프로세서들, CPU들, 혹은 임의의 적절한 전자 회로를 포함할 수 있는 복수의 인쇄 회로 기판들(908 및 1014)(예를 들어, 카드)을 냉각시킨다. 또한, 도 28을 참조하면, 본 예에서, 카드들(908 및 1014) 각각은 백플레인 카드(backplane card)(1224) 상의 개별적인 표준 PCI-E 커넥터들(1220 및 1222)에 의해 (또는 분할된 멀티 커넥터 소자 차동 버스 커넥터들(400)의 보드 대 보드 방식으로) 접속되고, 이 백플레인 카드(1224)는 두 개의 카드들을 개별의 분할된 멀티 커넥터 소자 차동 버스 커넥터(100)(예를 들어, 도 4 및 도 5 참조)에 접속시키는 PCI-E 브리지를 홀딩한다.
그래픽 카드 브라켓(graphics card bracket)들(1020 및 1022)이 외부 모니터들에 대한 커넥터들을 홀딩한다. 본 예에서, 디바이스(904)에는 어떠한 CPU도 사용되고 있지 않으며, 이러한 예에서, 디바이스는 임의 타입의 외부 그래픽 증진 디바이스로서 사용된다. 또한, 본 예에서, 1030으로 지정된 플라스틱 통로와 같은 덕트는 여러 소자들에 걸쳐 공기 흐름을 인도하여 인쇄 회로 기판 혹은 카드(908 및 1014) 상에서의 냉각이 일어나도록 한다. 추가적으로, 파워 서플라이는 또한 1032로 지정된 개별적인 팬을 포함할 수 있다. 그러나, 필요에 따라, 모든 냉각 동작을 위해 임의의 단일 팬이 사용될 수도 있고 복수의 팬들이 사용될 수 있음이 이해될 것이다.
도 27 및 도 28을 참조하면, 덕트(1200)로 도시된 바와 같이, 그릴로부터 팬으로 공기 흐름을 인도하는 덕트가 또한 있을 수 있다. 또한, 도시된 바와 같이, 카드들(908 및 1014)은 필요에 따라 열대류(thermal convection)를 제공하기 위해 분리된다. 온/오프 스위치(1040)가 파워 서플라이의 일부로서 또한 도시된다. 파워 서플라이는 콘센트로부터 A/C 신호와 같은 A/C 입력을 수신하여 A/C를 DC로 변환할 수 있으며, 또는 DC 파워 소스로부터 DC 입력 신호를 수신할 수 있다. 이러한 예에서, 카드들(908 및 1014)은, 본 예에서, 그 하부에서의 PCI 에지 커넥터들(1220 및 1222)(도 28 참조)을 가질 수 있고, 이 커넥터들(1220 및 1222)은, 본 예에서, 카드들(908 및 1014) 아래에 수평으로 놓여있는 백플레인(1224)과 접속된다. 백플레인은 카드 에지 커넥터와 결합하는 커넥터들을 포함한다. 버스 브리지 회로(938)는 스위치로서 동작하여 커넥터(100)로부터의 정보를 카드들(908 및 1014) 중 어느 하나 혹은 모두로 라우팅시킨다.
많은 사용의 예들이 가능함이 이해될 것이다. 예를 들어, 하나 이상의 그래픽 프로세서들을 가진 회로 보드가 원격 호스트 시스템을 업그레이드하기 위해 사용될 수 있고, 이 원격 호스트 시스템은 또한 성능 요건에 따라 그 안에 하나 이상의 그래픽 프로세서들을 가질 수 있다. 각각의 그래픽 프로세서는 개별적으로 커넥터(100)에 결합될 수 있거나, 혹은 각각의 그래픽 프로세서는 예를 들어, 필요에 따라 단일 커넥터의 8 레인을 사용할 수 있거나 또는 PCI-E 스위치 디바이스를 통해 16 레인 모두를 공유할 수 있다. 추가적으로, 랩탑과 같은 휴대용 디바이스들은 그들의 그래픽 프로세싱 혹은 비디오 프로세싱 능력 또는 다른 프로세싱 능력을 필요에 따라 증진시킬 수 있는데, 왜냐하면 열적 한계 및 파워 한계가 개개의 전자 디바이스로 인해 감소되기 때문이다. 이처럼, 본 명세서에서 사용되는 바와 같이, 그래픽 프로세싱 회로는, 비디오 코딩 및 디코딩 회로와 같은 비디오 프로세싱, 고화질 텔레비젼 이미지 프로세싱, 또는 임의의 다른 적절한 비디오 프로세싱 혹은 필요에 따라 멀티미디어 프로세싱 동작들을 포함할 수 있다. 예를 들어 전자 디바이스(904)에 접속될 수 있는 외부 디바이스들이 셋탑 박스, 텔레비젼, 게임 콘솔, 휴대용 디바이스, 랩탑, 테스크탑, 혹은 필요에 따라 임의의 다른 적절한 디바이스를 포함할 수 있음이 이해될 것이다. 추가로, LCD 디스플레이들과 같은 하나 이상의 디스플레이가 또한 디바이스(904)에 접속될 수 있다. 개별 디스플레이들이 전자 디바이스(904)에 플러그인 될 수 있도록 디스플레이 포트들이 사용되어, 전자 디바이스(904) 내의 그래픽 프로세서들로부터의 출력이 하나 이상의 디스플레이(도 25 참조)에 디스플레이될 수 있다. 대안적으로, 디바이스(904) 내의 그래픽 프로세서는 프레임 정보 혹은 임의의 다른 정보를 다시 호스트 디바이스에 전송할 수 있고, 이후 호스트 디바이스는 자기 자신의 디스플레이 능력을 사용하여 다른 디스플레이 상에 이 정보를 출력할 수 있다.
도 7 내지 도 14를 또한 참조하면, 예를 들어 외부 디바이스가 언제 파워를 공급받아 활성화되는지(비대기 모드(non-standby mode))를 표시하는 CPWRON 신호가 커넥터(100)를 통해 호스트 디바이스로부터 나온다. 이후, 디바이스(904)에서의 전자 회로는 CPWRON 신호를 검출하고 파워를 공급한다. CPRSNT 핀들은 호스트 시스템과 같은 외부 디바이스에 대한 디바이스(904)의 완전한 접속을 검출하기 위해 사용되어, 디바이스(904)의 파워 공급의 게이팅을 돕고 아울러 호스트 시스템에게 외부 디바이스(904)가 연결되어 파워를 공급받고 있음을 통지할 수 있다. 일 예로서, 호스트 시스템에게 이용가능함을 통지하기 이전에 커넥터(100)가 완전히 자리를 잡도록 하기 위해 두 개의 핀들이 사용된다. 추가적으로, 핫 플러그 매커니즘(hot plug mechanism)이 또한 디바이스(904)가 언제 또 다른 외부 디바이스에 접속되는지를 검출하기 위해 사용될 수 있다.
도 29는 전자 디바이스(1300)의 또 다른 예를 나타내며, 이 전자 디바이스(1300)는 회로 기판(1302)을 포함하고, 이 회로 기판(1302)은 버스 브리지 회로(1304)를 포함하고, 이 버스 브리지 회로(1304)는 커넥터(100)에 연결됨과 아울러 버스 슬롯 포트(bus slot port)들(1306 및 1308)에 연결된다. 버스 슬롯 포트들(1306 및 1308)은 커넥터(100)일 필요는 없지만, 예를 들어, 임의의 적절한 전자 회로를 포함할 수 있는 PCI 익스프레스™ 카드들(1310 및 1312)을 수용하는 PCI 익스프레스™ 슬롯들일 수 있다. 버스 슬롯 포트들(1306 및 1308)은 예를 들어, 능동 백플레인 상에 장착될 수 있다. 능동 백플레인은 버스 브리지 회로(1304)와의 용이한 접속을 가능하게 하는 능동 백플레인 카드일 수 있다. 능동 백플레인 카드는 플러그인 카드(1310 및 1312)를 수용하도록 구성된 복수의 카드 포트들(1306 및 1308)을 포함한다. 버스 브리지 회로(1304)는 예를 들어, 노스브리지, 사우스브리지, 혹은 다른 적절한 브리지 회로일 수 있으며, 여기에는 예를 들어 PCI 익스프레스™ 통신 링크 혹은 임의의 다른 적절한 링크를 통해 통신하는데 필요한 송수신기들이 포함된다. 이러한 예에서, 그래픽 프로세싱 회로는 필요가 없게 되는데, 왜냐하면 그래픽 프로세서가 플러그인 카드들(1310 혹은 1312) 중 하나 상에 있을 수 있기 때문이다. 이것은 결과적으로 전자 디바이스(1300)가 더 작아지도록 할 수 있으며, 이것은 여전히 커넥터(100)를 통해 고속의 비디오 통신을 용이하게 한다. 이처럼, 표준 PCI 익스프레스™ 카드들이 슬롯들(1306 및 1308)에 플러그인될 수 있지만, 커넥터(100)와 같은 고유한 커넥터가 예를 들어, 호스트 CPU를 가진 디바이스와 같은 또 다른 전자 디바이스와의 접속을 위해 사용된다.
도 30은 표준 버스 슬롯 커넥터들(1306 및 1308)을 이용하는 대신에 커넥터들(100)을 이용하는 또 다른 전자 디바이스(1400)를 나타내며, 따라서 도 25에 도시된 것과 같은 추가적인 전자 디바이스들(디바이스(904))이 허브 디바이스(1400)에 적절하게 접속될 수 있다. 또한, 이러한 예에서는, A/C 커넥터가 필요 없는데, 왜냐하면 PCI 브리지 회로(1304)에 대한 파워가 커넥터(100)와 병렬인 파워 접속을 통해 다운스트림 디바이스(downstream device)에 의해 제공되기 때문이다. 또한 도시된 바와 같이, 비차동 버스(1410)가 또한, 필요에 따라 전자 디바이스들(1904) 간에 사용될 수 있어, 버스 브리지 회로(1304)를 통해 진행하는 것과는 반대로 디바이스들 간에 직접적인 통신 링크를 제공할 수 있다. 전자 디바이스들(1904)에서의 복수의 그래픽 프로세서들의 경우, 필요에 따라, 병렬 그래픽 프로세싱 혹은 비디오 프로세싱이 사용될 수 있다.
디바이스(1400)는 전자 허브 디바이스로서의 역할을 한다. 이것은 브리지 회로(1304)에 연결된 복수의 분할된 멀티 커넥터 소자 차동 버스 커넥터들(100)을 포함한다. 다른 전자 디바이스들(1904) 각각은 A/C 입력을 포함하지만, 또한 분할된 멀티 커넥터 소자 차동 버스 커넥터들(100)을 포함한다. 디스플레이들은 또한 전자 회로로부터의 출력이 대응하는 디스플레이들에 제공될 수 있도록 연결될 수 있다. 각각의 외부 전자 디바이스의 그래픽 프로세싱 회로 간의 버스 접속(1410)은 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통한 버스와는 다르다. 디스플레이들은 전자 디바이스들(1904) 중 하나 혹은 양쪽 모두로부터의 그래픽 프로세싱 회로에 의해 발생된 프레임들을 디스플레이한다.
도 25를 다시 참조하면, 전자 디바이스(904)는 그래픽 프로세싱 회로(414)에 연결된 로컬 프레임 버퍼(930)를 포함한다. 그래픽 프로세싱 회로(414)(예를 들어, 하나 이상의 그래픽 프로세서들(933 혹은 934))는, 분할된 멀티 커넥터 소자 차동 버스 커넥터(100)를 통한 호스트 디바이스로부터 수신된 테이터에 응답하여, 디바이스(904)의 하우징 외부에 있는 호스트 디바이스에 대한 디스플레이 프레임들을 발생시켜 로컬 프레임 버퍼(930)에 저장한다. 전자 회로(414)는 프레임 버퍼(930)로부터의 디스플레이 프레임들을 분할된 멀티 커넥터 소자 차동 버스 커넥터(100)를 통해 다른 디바이스(902)에 전달하도록 동작가능하다. 다른 디바이스로부터 수신된 데이터는 예를 들어, 멀티레인 케이블 및 커넥터 시스템(100, 500, 502)을 통해 전달되는 CPU(920)에 의해 전송되는 드로잉 커맨드들을 포함할 수 있다. 다른 데이터로는 예를 들어, MPEG, JPEG와 같은 압축된 이미지 정보 혹은 다른 비디오 압축 정보와 같은 비디오 데이터가 있을 수 있고, 이것은 이후 전자 회로(414)에 의해 적절히 압축해제 및 프로세싱되어 프레임 버퍼(930)에 저장되는 디스플레이 프레임들을 발생시키고, 이 디스플레이 프레임들은 후속적으로 호스트 디바이스의 프레임 버퍼(923)에 저장되도록 업스트림으로 전송되어, 복사된 후, 종래 기술에서 공지된 바와 같이, 그래픽 프로세서(922)의 부분과 같은 디스플레이 엔진에 의해 디스플레이되는데, 예를 들어 LVDS 버스를 통해 혹은 임의의 다른 적절한 방식으로 호스트 디바이스의 디스플레이 상에 디스플레이된다.
이처럼, 그래픽 프로세싱 회로(933 혹은 934)는 호스트 디바이스에서의 프로세서(920(및/또는 922))와 통신하도록 동작가능하고, 그리고 그래픽 프로세싱 회로(933 혹은 934)는 프로세서(920)로부터 드로잉 커맨드들 혹은 다른 데이터를 수신할 수 있고, 그리고 발생된 디스플레이 데이터의 프레임들을 호스트 디바이스에 의한 디스플레이를 위해 호스트 디바이스에 전달할 수 있다. 이러한 예에서, 그래픽 프로세싱 회로(414 혹은 933 및 934)는 분할된 멀티 커넥터 소자 차동 버스 커넥터들(100)을 통해 제공되는 차동 링크들의 복수의 차동 시그널링 레인들을 사용한다. 이와 같이, 전자 회로(414)는 디스플레이(950) 상에 디스플레이를 위한 프레임들을 발생시킬 수 있고, 또는 디스플레이 프레임들의 복사본들을 자신의 로컬 프레임 버퍼(930)로부터 제공하여 호스트 디바이스에 연결된 디스플레이 상에서 호스트 디바이스에 의해 디스플레이되게 할 수 있다. 이처럼, 자기 자신의 AC 파워 소스를 가진 유닛(904)과 같은 독립적인 유닛들은 이미지를 자신의 로컬 프레임 버퍼에 렌더링할 수 있고, 완성된 이미지를 고유한 커넥터들(100)을 경유하는 멀티레인 PCI 익스프레스 링크를 통해 호스트 프레임 버퍼에 전송할 수 있다. 호스트의 디스플레이 엔진은 프레임 버퍼로부터의 복사된 이미지를 디스플레이 디바이스에 디스플레이한다. 어떠한 렌더링(예를 들어, 드로잉 커맨드들 및/또는 비디오 정보에 근거하는 프레임의 발생)도 호스트 디바이스에서 수행될 필요가 없기 때문에 호스트 디바이스에서는 최소의 파워가 소비된다. 추가적으로, 유닛(904)으로부터 호스트 유닛으로의 각각의 프레임의 피어투피어 전송을 제공하기 위해, 업스트림 방향에서의 PCI 익스프레스 레인들의 재사용이 제공된다. 동작시, 그래픽 프로세싱 회로(933 또는 934(혹은 양쪽 모두))는, 호스트에 연결되는 디스플레이들의 호스트 디스플레이 갱신 레이트를 따르는 최대 레이트에서 호스트 디바이스가 필요한 프레임 수만을 단지 전송한다. 만약 호스트 디바이스가 랩탑이라면, 이것은 예를 들어, 랩탑을 위해 초 당 육십 개의 프레임들일 수 있다. 프레임 레이트 조정은, 호스트에 의해 디스플레이될 수 있는 것보다 더 많은 디스플레이 프레임 정보를 전송함으로써 PCI 익스프레스 버스의 포화를 피하기를 위해 여러 방법으로 수행될 수 있다. 프레임 데이터의 동기화는 랩탑 혹은 호스트 디바이스의 디스플레이 레이트(display rate)를 정합시키기 위해서 바람직하다. 다른 동기화 매커니즘들이 사용될 수 있는 데, 여기에는 예를 들어, 언제 호스트가 데이터의 다음 프레임에 대해 준비가 되는지를 표시하기 위해서 필요한 것으로서 두 개의 유닛들 간의 핸드쉐이킹(handshaking)으로 유닛(904)로부터 호스트로의 피어투피어 기입(peer-to-peer writes)이 있고 혹은 유닛들 간의 추가적인 핸드쉐이킹에 독립적으로 호스트가 디스플레이 데이터의 새로운 프레임을 필요로 할 때 호스트에 의해 직접 개시되는 유닛(904)으로부터의 피어투피어 판독(peer-to-peer reads)에 의한 것이 있으며, 이로 인해 응답 시간이 향상될 수 있다. 이처럼, 유닛(904)은 프레임들을 발생시키고, 업스트림 방향에서 버스 레인들을 재사용하여 전체 프레임들을 호스트에 전송하게 되고, 호스트는 자신의 프레임 버퍼에 프레임들의 복사본을 저장하고, 이 프레임들을 호스트 디스플레이 디바이스 상에 단지 디스플레이한다. 본 발명의 기술분야에서 통상의 기술을 가진 자들은 본 발명의 다른 장점들도 알 수 있을 것이다.
도 31은 임의의 적절한 아키텍처에서 복수의 그래픽 프로세서들 및 대응하는 로직에 의해 수행될 수 있는 방법의 일 예를 나타낸다. 블럭(1500)에 제시된 바와 같이, 이 방법은 사용자가 그래픽 프로세서 혹은 시스템의 다른 부분에 대해 낮은 파워 모드를 선택할 수 있도록, CPU 상에서 실행되는 드라이버 애플리케이션에 의해 사용자가 프롬프트 상태에 있는 것으로부터 시작할 수 있다. 블럭(1502)에 제시된 바와 같이, 이 방법은 호스트 디바이스에서의 GPU 혹은 다른 적절한 GPU와 같은 제 1 GPU의 파워를 감소시키는 것을 포함하는데, 이것은 렌더링 엔진을 불활성화시키커나 아니면 사용하지 않고 하지만 GPU의 디스플레이 엔진을 동작가능하게 함으로써 이루어진다. 예를 들어, 그래픽 프로세서들 상의 서브시스템들이 파워 감소 목적으로 선택적으로 제어될 있는 그래픽 프로세서들이 알려져 있다. 종래에 공지된 바와 같이, 그래픽 프로세서는, 3D 커맨드들에 근거하여 프레임들을 발생시키고 그리고/또는 압축된 비디오 혹은 다른 비디오 소스 정보에 근거하여 비디오 프레임들을 발생시키는 렌더링 엔진을 포함할 수 있다. GPU의 디스플레이 엔진 부분은 프레임 버퍼로부터의 완성된 프레임을 판독하고, 이것을 하나 이상의 디스플레이들 상에 디스플레이한다. 이 방법은 GPU 내의 디스플레이 엔진이 온 상태에 있도록 하여, 여전히 제 1 GPU에 대응하는 프레임 버퍼에 저장된 프레임들을 디스플레이할 수 있도록 하고, 반면에 렌더링 엔진은 감소된 파워 상태에 있도록 하여, 바람직하게는 렌더링을 허용하지 않는 상태에 있도록 하여, 최대 파워 감소가 제공될 수 있게 하는 것을 포함한다.
이 방법은, 블럭(1504)에 제시된 바와 같이, 그리고 앞서 언급된 바와 같이, 또 다른 그래픽 프로세서에 의해 디스플레이 프레임을 렌더링하는 것 및 렌더링된 프레임을 해당하는 로컬 프레임 버퍼에 저장하는 것을 포함한다. 이것은, 예를 들어, 커넥터(100) 및 차동 버스를 경유해, 도 25에 도시된 바와 같은 프로세서들 간의 통신 경로를 통해 적절한 데이터를 수신함으로써 수행될 수 있다. 그러나, 임의의 적절한 링크가 사용될 수 있다. 블럭(1506)에 제시된 바와 같이, 이 방법은, 예를 들어, 호스트 CPU 상에서 실행되는 드라이버의 제어 하에서 앞서 설명된 바와 같이, 렌더링된 프레임을 제 2 GPU의 로컬 프레임 버퍼로부터 제 1 GPU의 로컬 프레임 버퍼로 복사하는 것을 포함한다. 그러나, 앞서 언급된 바와 같은 동기화 방식은 임의의 적절한 동기화 방식일 수 있고, 그리고 푸시(push) 혹은 풀(pull) 방식이 복사가 일어나도록 하는 데 사용될 수 있다. 블럭(1507)에 제시된 바와 같이, 이 프로세스는 제 2 GPU에 의해 렌더링되는 각각의 프레임에 대해 완료된다.
블럭(1508)에 제시된 바와 같이, 이 방법은 제 1 GPU의 디스플레이 엔진을 사용하여 제 2 GPU의 프레임 버퍼로부터의 복사된 프레임을 디스플레이하는 것을 포함하는데, 왜냐하면 복사된 프레임이 이제 GPU의 프레임 버퍼에 위치하고, 그 렌더링 엔진은 효과적으로 차단되지만 그 디스플레이 엔진은 동작가능하기 때문이다. 이것은 렌더링 엔진이 감소된 파워 상태에 있는 동안 수행된다. 일 예에서, 블럭들(1504, 1506 및 1508)에 제시된 동작들은 모두, 제 1 GPU의 렌더링 엔진이 감소된 파워 상태에 있는 동안 수행되고, 그럼으로써 파워가 최대로 절약될 수 있고 아울러 열 출력이 감소될 수 있다.
언급되는 바와 같은 본 방법은 도 25에 도시된 제 1 디바이스 및 제 2 디바이스에 의해 수행될 수 있고, 여기서, 각각의 디바이스는 적어도 하나의 그래픽 프로세서 및 대응하는 프레임 버퍼를 포함한다. 추가적으로, 제 2 GPU가 프레임을 렌더링하기 위해, 제 2 디바이스로부터 드로잉 커맨드 혹은 비디오 프로세싱 커맨드와 같은 데이터를 수신하는데, 왜냐하면 제 1 그래픽 프로세서에서의 렌더링 엔진은 사용되지 않기 때문이다.
예를 들어, 디바이스(904)에서의 그래픽 프로세서(933)는 또 다른 그래픽 프로세서의 렌더링 엔진이 감소된 파워 상태에 있는 것에 응답하여 디스플레이 프레임을 렌더링하고, 렌더링된 프레임을 대응하는 프레임 버퍼(930)에 저장한다. 예를 들어, 전자 회로(414)의 부분으로서 통합될 수 있는 로직은, 대응하는 프레임 버퍼로부터 다른 그래픽 프로세서의 프레임 버퍼(922 및 923)로의 렌더링된 프레임의 복사가 일어나게 하는데, 이러한 복사는 다른 그래픽 프로세서의 렌더링 엔진이 감소된 파워 상태에 있는 것에 응답하여 일어난다. 앞서 언급된 바와 같이, 이 로직은, 프레임 버퍼(930)로부터 프레임 버퍼(923)로의 정보의 복사를 요청하는, CPU 상에서 실행되는 드라이버에 의한 요청에 근거하여 복사가 일어나도록 할 수 있거나, 또는 수 개의 그래픽 프로세서들 중 하나로부터의 요청에 의해 복사가 일어나도록 할 수 있다. 대안적으로, 간단히 그래픽 프로세서 및 디바이스(904)는 렌더링된 프레임(이 프레임이 완성되는 경우)을 프레임 버퍼(923)에 출력할 수 있다. 임의의 적절한 복사 방식이 사용될 수 있다.
복수의 그래픽 프로세서들 간에 임의의 적절한 통신 경로를 사용하는 임의의 적절한 아키텍처가 사용될 수 있음이 이해될 것이다. 예를 들어, 그래픽 프로세서들(예를 들어, 코어들)이 동일한 인쇄 회로 기판 상에 함께 배치될 수 있거나, 또는, 동일한 디바이스에서 개별 보드 상에 있을 수 있고, 또는 도 25의 예에서 제시된 바와 같이 개별 디바이스들에 존재할 수 있다.
본 발명의 앞서의 상세한 설명 및 본 명세서에서 설명되는 예들은 한정적 의미가 아닌 단지 예시적 목적으로 그리고 설명의 목적으로 제공된 것이다. 따라서, 앞서 개시됨과 아울러 본 특허청구범위에서 청구되는 그 근간을 이루는 기초 원리의 사상 및 범위 내에 있는 임의의 혹은 모든 수정물, 변형물, 혹은 등가물을 본 발명이 포괄하고 있음을 알 수 있다.

Claims (20)

  1. 하우징(housing)을 포함하는 전자 디바이스(electronic device)로서,
    상기 하우징은 적어도,
    A/C 입력 또는 DC 파워 입력과;
    상기 A/C 입력 또는 상기 DC 파워 입력에 근거하여 파워(power)를 수신하도록 동작가능하게 연결된 그래픽 프로세싱 회로(graphics processing circuitry)를 포함하는 적어도 하나의 회로 기판과; 그리고
    상기 전자 회로(electronic circuitry)에 동작가능하게 연결되며, 단일 하우징(single housing)으로 구성되고, 상기 회로 기판과 기계적으로 접속하도록 되어있는 분할된 멀티 커넥터 소자 차동 버스 커넥터(divided multi-connector element differential bus connector)를 포함하며,
    상기 분할된 멀티 커넥터 소자 차동 버스 커넥터에는,
    전기적 콘택(electrical contact)들의 제 1 그룹으로 구성된 분할된 전기적 콘택 구성(divided electrical contact configuration)이 배치되고, 전기적 콘택들의 상기 제 1 그룹은 인접하는 콘택들의 제 2 그룹으로부터 분할되고, 전기적 콘택들의 상기 제 1 그룹은,
    하부 콘택들의 로우(row) 및 상부 콘택들의 로우를 포함하며,
    전기적 콘택들의 상기 제 2 그룹은 콘택들의 상기 제 1 그룹과 동일한 미러링(mirroring)된 구성을 가져, 동일한 미러링된 대응하는 하부 콘택들의 로우 및 동일한 미러링된 대응하는 상부 콘택들의 로우를 포함하고, 그리고
    상기 그래픽 프로세싱 회로에 로컬 프레임 버퍼(local frame buffer)가 동작가능하게 연결되며,
    상기 그래픽 프로세싱 회로는, 상기 하우징 외부의 다른 전자 디바이스에 대한 디스플레이 프레임(display frame)들을, 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 다른 디바이스로부터 수신된 데이터에 응답하여, 상기 로컬 프레임 버퍼에 발생시켜 저장하도록 동작가능하고 아울러, 상기 디스플레이 프레임들을 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 다른 디바이스에 전달하도록 동작가능한 것을 특징으로 하는 전자 디바이스.
  2. 제1항에 있어서,
    상기 그래픽 프로세싱 회로는 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 하우징 외부에 있는 상기 다른 전자 디바이스에서의 프로세서와 통신하도록 동작가능하고, 그리고 상기 그래픽 프로세싱 회로는 상기 프로세서로부터 적어도 드로잉 커맨드(drawing command)들을 수신하도록 동작가능하고 아울러 상기 다른 디바이스에 의한 디스플레이를 위해 상기 다른 디바이스에 디스플레이 데이터의 프레임들을 전달하도록 동작가능한 것을 특징으로 하는 전자 디바이스.
  3. 제1항에 있어서,
    상기 그래픽 프로세싱은 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 제공된 차동 링크(differential link)들의 복수의 레인(lain)들을 사용하여 상기 다른 전자 디바이스와 디스플레이 데이터를 주고받도록 동작가능한 것을 특징으로 하는 전자 디바이스.
  4. 제1항에 있어서,
    상기 전기적 커넥터의 하우징은 12 mm × 53 mm의 풋프린트(footprint) 및 53 mm × 6 mm의 프로파일(profile)을 제공하는 크기를 갖는 것을 특징으로 하는 전자 디바이스.
  5. 제4항에 있어서,
    전기적 콘택들의 상기 제 1 그룹 및 상기 제 2 그룹 모두에 대한 하부 콘택들 및 상부 콘택들의 로우들은 두 개의 8 레인 차동 버스(8 lane differential bus)들을 위해 구성된 124개의 핀들을 포함하는 것을 특징으로 하는 전자 디바이스.
  6. 제1항에 있어서,
    상기 전기적 커넥터의 하우징은 12 mm × 32 mm의 풋프린트 및 32 mm × 6 mm의 프로파일을 제공하는 크기를 갖고, 하부 콘택들 및 상부 콘택들의 로우로 구성된 68개의 핀들을 포함하는 것을 특징으로 하는 전자 디바이스.
  7. 전자 디바이스(electronic device)를 포함하는 시스템으로서,
    상기 전자 디바이스는 하우징을 포함하고, 상기 하우징은 적어도,
    A/C 입력 또는 DC 파워 입력과;
    상기 A/C 입력 또는 상기 DC 파워 입력에 근거하여 파워를 수신하도록 동작가능하게 연결된 그래픽 프로세싱 회로를 포함하는 적어도 하나의 회로 기판과;
    상기 전자 회로에 동작가능하게 연결되며, 단일 하우징으로 구성되고, 상기 회로 기판과 기계적으로 접속하도록 되어 있는 제1의 분할된 멀티 커넥터 소자 차동 버스 커넥터를 포함하며,
    상기 제1의 분할된 멀티 커넥터 소자 차동 버스 커넥터에는,
    전기적 콘택들의 제 1 그룹으로 구성된 분할된 전기적 콘택 구성이 배치되고, 전기적 콘택들의 상기 제 1 그룹은 인접하는 콘택들의 제 2 그룹으로부터 분할되고, 전기적 콘택들의 상기 제 1 그룹은,
    하부 콘택들의 로우 및 상부 콘택들의 로우를 포함하며,
    전기적 콘택들의 상기 제 2 그룹은 콘택들의 상기 제 1 그룹과 동일한 미러링된 구성을 가져, 동일한 미러링된 대응하는 하부 콘택들의 로우 및 동일한 미러링된 대응하는 상부 콘택들의 로우를 포함하고, 그리고
    상기 그래픽 프로세싱 회로에 로컬 프레임 버퍼가 동작가능하게 연결되고,
    상기 그래픽 프로세싱 회로는, 상기 하우징 외부의 다른 전자 디바이스에 대한 디스플레이 프레임들을, 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 다른 디바이스로부터 수신된 데이터에 응답하여, 상기 로컬 프레임 버퍼에 발생시켜 저장하도록 동작가능하고 아울러, 상기 디스플레이 프레임들을 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 다른 디바이스에 전달하도록 동작가능하며,
    상기 다른 전자 디바이스는,
    상기 제1의 분할된 멀티 커넥터 소자 차동 버스 커넥터와 동일함과 아울러 상기 제1의 분할된 멀티 커넥터 소자 차동 버스 커넥터와 접속되는 제2의 분할된 멀티 커넥터 소자 차동 버스 커넥터와; 그리고
    디스플레이 엔진(display engine) 및 대응하는 프레임 버퍼를 포함하고, 여기서 상기 프레임 버퍼는 상기 제2의 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 전자 디바이스로부터 수신된 디스플레이 프레임들을 저장하도록 동작가능하게 연결되고 아울러 상기 디스플레이 프레임들이 디스플레이 상에 디스플레이되도록 동작가능한 것을 특징으로 하는 시스템.
  8. 제7항에 있어서,
    상기 그래픽 프로세싱 회로는 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 상기 하우징 외부에 있는 상기 다른 전자 디바이스에서의 프로세서와 통신하도록 동작가능하고, 그리고 상기 그래픽 프로세싱 회로는 상기 프로세서로부터 적어도 드로잉 커맨드들을 수신하도록 동작가능하고 아울러 상기 다른 디바이스에 의한 디스플레이를 위해 상기 다른 디바이스에 디스플레이 데이터의 프레임들을 전달하도록 동작가능한 것을 특징으로 하는 시스템.
  9. 제7항에 있어서,
    상기 그래픽 프로세싱은 상기 분할된 멀티 커넥터 소자 차동 버스 커넥터를 통해 제공된 차동 링크들의 복수의 레인들을 사용하여 상기 다른 전자 디바이스와 디스플레이 데이터를 주고받도록 동작가능한 것을 특징으로 하는 시스템.
  10. 제7항에 있어서,
    상기 전기적 커넥터의 하우징은 12 mm × 53 mm의 풋프린트 및 53 mm × 6 mm의 프로파일을 제공하는 크기를 갖는 것을 특징으로 하는 시스템.
  11. 제10항에 있어서,
    전기적 콘택들의 상기 제 1 그룹 및 상기 제 2 그룹 모두에 대한 하부 콘택들 및 상부 콘택들의 로우들은 두 개의 8 레인 차동 버스들을 위해 구성된 124개의 핀들을 포함하는 것을 특징으로 하는 시스템.
  12. 제10항에 있어서,
    상기 전기적 커넥터의 하우징은 12 mm × 32 mm의 풋프린트 및 32 mm × 6 mm의 프로파일을 제공하는 크기를 갖고, 하부 콘택들 및 상부 콘택들의 로우로 구성된 68개의 핀들을 포함하는 것을 특징으로 하는 시스템.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020107015545A 2007-12-13 2008-12-10 분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하여 프레임 재사용을 갖는 디스플레이 시스템 KR101411633B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/955,783 US7861013B2 (en) 2007-12-13 2007-12-13 Display system with frame reuse using divided multi-connector element differential bus connector
US11/955,783 2007-12-13
PCT/US2008/086219 WO2009076436A1 (en) 2007-12-13 2008-12-10 Display system with frame reuse using divided multi-connector element differential bus connector

Publications (2)

Publication Number Publication Date
KR20100093600A KR20100093600A (ko) 2010-08-25
KR101411633B1 true KR101411633B1 (ko) 2014-06-25

Family

ID=40229956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015545A KR101411633B1 (ko) 2007-12-13 2008-12-10 분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하여 프레임 재사용을 갖는 디스플레이 시스템

Country Status (5)

Country Link
US (2) US7861013B2 (ko)
JP (2) JP5341912B2 (ko)
KR (1) KR101411633B1 (ko)
CN (2) CN104375796B (ko)
WO (1) WO2009076436A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170040323A (ko) * 2014-08-08 2017-04-12 하르팅 에렉트릭 게엠베하 운트 코우. 카게 유지 프레임 및 이의 제조 방법
US11044804B2 (en) 2018-10-04 2021-06-22 Samsung Display Co., Ltd. Connector assembly and display device having the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
US8137127B2 (en) 2007-12-13 2012-03-20 Ati Technologies Ulc Electronic devices using divided multi-connector element differential bus connector
US7850490B2 (en) * 2007-12-13 2010-12-14 Ati Technologies Ulc Electrical connector, cable and apparatus utilizing same
TW201117478A (en) * 2009-11-12 2011-05-16 Amtran Technology Co Ltd Connector
FR2953285B1 (fr) * 2009-12-01 2011-12-30 Sagem Defense Securite Dispositif d'affichage d'informations critiques et non critiques, et aeronef incorporant un tel dispositif
US20110210975A1 (en) * 2010-02-26 2011-09-01 Xgi Technology, Inc. Multi-screen signal processing device and multi-screen system
US8736618B2 (en) * 2010-04-29 2014-05-27 Apple Inc. Systems and methods for hot plug GPU power control
EP2450786A1 (en) * 2010-11-03 2012-05-09 Giga-Byte Technology Co., Ltd. A detection switch system of a video operation module
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US8856566B1 (en) 2011-12-15 2014-10-07 Apple Inc. Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened
US9390461B1 (en) 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US9035956B1 (en) 2012-05-08 2015-05-19 Apple Inc. Graphics power control with efficient power usage during stop
US9250665B2 (en) 2012-06-07 2016-02-02 Apple Inc. GPU with dynamic performance adjustment
US9449359B2 (en) 2012-09-13 2016-09-20 Ati Technologies Ulc Rendering settings in a multi-graphics processing unit system
EP3101562A4 (en) * 2014-01-28 2017-08-30 Kabushiki Kaisha Zuken Design assistance device, design assistance method, program, and memory medium
WO2015126383A1 (en) * 2014-02-19 2015-08-27 Hewlett-Packard Development Company, L.P. Adapter for transmitting signals
CN110415647A (zh) * 2014-09-02 2019-11-05 伊格尼斯创新公司 用于驱动显示器的系统
US10879637B2 (en) 2018-02-12 2020-12-29 Tesla, Inc. Connector assembly for high-speed data transmission
CN113411668B (zh) * 2021-06-16 2023-03-21 亿咖通(湖北)技术有限公司 一种视频播放系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130487A (en) * 1999-02-19 2000-10-10 Paccar Inc Electronic interface and method for connecting the electrical systems of a truck and trailer
US6162068A (en) * 1998-10-23 2000-12-19 Hon Hai Precision Ind. Co., Ltd. Electrical connector assembly
US6261104B1 (en) * 1999-08-16 2001-07-17 Micron Electronics, Inc. Riser card assembly and method for its installation

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992052A (en) * 1988-02-01 1991-02-12 E. I. Du Pont De Nemours And Company Modular connector system with high contact element density
JP2695864B2 (ja) * 1988-09-28 1998-01-14 株式会社東芝 データ処理装置
JPH044333U (ko) * 1990-04-25 1992-01-16
US6171116B1 (en) * 1999-03-26 2001-01-09 Delphi Technologies, Inc. Pin terminal alignment system
JP2001022486A (ja) * 1999-07-07 2001-01-26 Toshiba Corp 電子機器およびコンピュータシステム
US6721188B1 (en) * 2000-07-05 2004-04-13 Network Engines, Inc. Power supply for low profile equipment housing
US6338635B1 (en) * 2000-08-01 2002-01-15 Hon Hai Precision Ind. Co., Ltd. Electrical connector with improved grounding bus
US6864891B2 (en) * 2002-01-31 2005-03-08 Hewlett-Packard Development Company L.P. Switching between internal and external display adapters in a portable computer system
JP2004014350A (ja) 2002-06-07 2004-01-15 Japan Aviation Electronics Industry Ltd コネクタ
US6797998B2 (en) * 2002-07-16 2004-09-28 Nvidia Corporation Multi-configuration GPU interface device
TW543962U (en) * 2002-08-30 2003-07-21 Molex Inc Electrical connector
US7624218B2 (en) * 2003-10-20 2009-11-24 Dell Products L.P. System and method for DVI native and docking support
US7056144B2 (en) * 2004-02-19 2006-06-06 Hewlett-Packard Development Company, L.P. Offset compensation system
JP2005276033A (ja) * 2004-03-26 2005-10-06 Sony Corp マルチプロセッサモジュール
US8446417B2 (en) * 2004-06-25 2013-05-21 Nvidia Corporation Discrete graphics system unit for housing a GPU
US7219181B2 (en) * 2005-02-03 2007-05-15 Cisco Technology, Inc. Dual use modular PCI/PCI express interface
US20080143731A1 (en) * 2005-05-24 2008-06-19 Jeffrey Cheng Video rendering across a high speed peripheral interconnect bus
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
TWM280011U (en) * 2005-06-21 2005-11-01 Molex Taiwan Ltd Electrical connector
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7619629B1 (en) * 2006-06-15 2009-11-17 Nvidia Corporation Method and system for utilizing memory interface bandwidth to connect multiple graphics processing units
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
CN200959110Y (zh) * 2006-08-08 2007-10-10 杨帅 双图形处理器交替联合工作式笔记本电脑
US7255607B1 (en) * 2006-12-05 2007-08-14 Hon Hai Precision Ind. Co., Ltd. Compatible electrical connector
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US7850490B2 (en) * 2007-12-13 2010-12-14 Ati Technologies Ulc Electrical connector, cable and apparatus utilizing same
US8137127B2 (en) * 2007-12-13 2012-03-20 Ati Technologies Ulc Electronic devices using divided multi-connector element differential bus connector
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162068A (en) * 1998-10-23 2000-12-19 Hon Hai Precision Ind. Co., Ltd. Electrical connector assembly
US6130487A (en) * 1999-02-19 2000-10-10 Paccar Inc Electronic interface and method for connecting the electrical systems of a truck and trailer
US6261104B1 (en) * 1999-08-16 2001-07-17 Micron Electronics, Inc. Riser card assembly and method for its installation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170040323A (ko) * 2014-08-08 2017-04-12 하르팅 에렉트릭 게엠베하 운트 코우. 카게 유지 프레임 및 이의 제조 방법
KR102001321B1 (ko) 2014-08-08 2019-07-17 하르팅 에렉트릭 게엠베하 운트 코우. 카게 유지 프레임 및 이의 제조 방법
US11044804B2 (en) 2018-10-04 2021-06-22 Samsung Display Co., Ltd. Connector assembly and display device having the same

Also Published As

Publication number Publication date
JP2014029532A (ja) 2014-02-13
CN101953033B (zh) 2014-11-12
US20110063308A1 (en) 2011-03-17
WO2009076436A1 (en) 2009-06-18
CN104375796B (zh) 2017-11-03
US20090157914A1 (en) 2009-06-18
KR20100093600A (ko) 2010-08-25
CN104375796A (zh) 2015-02-25
CN101953033A (zh) 2011-01-19
JP2011507106A (ja) 2011-03-03
JP5341912B2 (ja) 2013-11-13
US7861013B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
KR101411633B1 (ko) 분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하여 프레임 재사용을 갖는 디스플레이 시스템
KR101435153B1 (ko) 분할된 멀티 커넥터 소자 차동 버스 커넥터를 사용하는 전자 디바이스들
KR101424779B1 (ko) 전기적 커넥터, 케이블 및 이를 사용하는 장치
US20180165053A1 (en) Docking station with dual-display synchronous output
KR100887790B1 (ko) 다중 그래픽 어댑터 접속 시스템
US7324111B2 (en) Method and apparatus for routing graphics processing signals to a stand-alone module
JP2013541742A (ja) 動的マルチリンク編集パーティション分割システム及び方法
US20060119595A1 (en) Computer system of combining user interface and a display device
JPH11328100A (ja) ディジタル信号処理装置
WO2006004682A2 (en) Discrete graphics system and method
US6122687A (en) Multimedia computer system having multimedia bus
JPH11328104A (ja) ディジタル信号処理装置
JPH11328086A (ja) ディジタル信号処理装置
JPH11328101A (ja) ディジタル信号処理装置
JPH11327688A (ja) ディジタル信号処理装置
JPH11328096A (ja) ディジタル信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6