CN104375796B - 显示方法、电子装置及电子系统 - Google Patents

显示方法、电子装置及电子系统 Download PDF

Info

Publication number
CN104375796B
CN104375796B CN201410645463.3A CN201410645463A CN104375796B CN 104375796 B CN104375796 B CN 104375796B CN 201410645463 A CN201410645463 A CN 201410645463A CN 104375796 B CN104375796 B CN 104375796B
Authority
CN
China
Prior art keywords
frame
display
buffer zone
graphics processor
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410645463.3A
Other languages
English (en)
Other versions
CN104375796A (zh
Inventor
J·D·霍金斯
L·J·金
S·A·侯赛因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN104375796A publication Critical patent/CN104375796A/zh
Application granted granted Critical
Publication of CN104375796B publication Critical patent/CN104375796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716—Coupling device provided on the PCB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • H01R12/724—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits containing contact members forming a right angle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2107/00—Four or more poles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/60—Contacts spaced along planar side wall transverse to longitudinal axis of engagement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Power Sources (AREA)

Abstract

一种显示方法、电子装置及电子系统。显示方法，包括禁用或不使用第一图形处理器的渲染引擎并保留该第一图形处理器的显示引擎向显示器输出相应第一帧缓冲区的显示帧的功能，以降低该第一图形处理器的功率。在该第一图形处理器的该渲染引擎处于低功耗状态期间，由第二图形处理器渲染显示帧。该已渲染帧储存于该第二图形处理器的相应第二帧缓冲区中，并将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区。在该第一图形处理器的该渲染引擎处于降低功率的状态时，将该第一帧缓冲区中的该复制帧显示于显示器上。第一图形处理器不利用渲染引擎生成帧，而仅使用显示引擎显示由第二图形处理器生成的显示帧，可以降低第一图形处理器的热量输出和功率输出。

Description

显示方法、电子装置及电子系统
本申请是申请号为200880126820.8，申请日为2008年12月10日，发明名称为“通过分离式多连接器元件差分总线连接器重用帧的显示系统”的发明专利申请的分案申请。
相关的共同待决申请案
本申请与具有相同申请日、文档号为00100.07.0061、发明人为James Hunkins等人，由即时受让人拥有的名称为”ELECTRICAL CONNECTOR,CABLE AND APPARATUSUTILIZING THE SAME”的共同待决申请相关，将其包括于此作为参考；并与具有相同申请日、文档号为00100.07.0063、发明人为James Hunkins等人，由即时受让人拥有的名称为“ELECTRONIC DEVICES USING DIVIDED MULTI CONNECTOR ELEMENT DIFFERENTIAL BUSCONNECTOR”的共同待决申请相关，将其包括于此作为参考。
技术领域
本发明涉及电子设备，其采用用于通讯差分信号的连接器。
背景技术
例如笔记本电脑、台式电脑、手机等电子设备以及其他设备可采用一个或多个图形处理电路，例如图形处理器(例如与主机中央处理单元处于同一芯片上、或位于耦接至主板的独立芯片上、或位于插入卡上的图形核心，或是与内存桥电路集成的图形核心，或是任意其他合适的配置)，以向一个或多个显示器提供图形数据和/或视频信息、视频显示数据。
一种已知的为图形处理器与中央处理单元或其他设备之间的图形和/或视频信息提供必要的高数据率和通讯性能的通讯接口设计是PCI Express接口。该通讯链路为串行通讯通道，由成套的两差分线对组成，以在每个方向提供例如2.5MB/秒(Gen1)或5.0MB/秒(Gen2)的通讯速率。这些最高可达32条的“通道”(lane)可以X2、X4、X8、X16、X32的配置组合，从而建立独立控制的串行链路的并行接口。不过还可采用任意其他合适的通讯链路。由于多媒体应用对于自绘图命令生成图形信息或生成适当视频的需要不断增加，因此对图形处理电路和系统的需求不断增加，导致可能需要较大的集成图形处理电路，而该较大的电路产生额外的热量，因而需要冷却系统，例如笔记本电脑、台式机或其它设备中的风扇及相关管道等主动冷却系统或被动冷却系统。但给定电子设备所能散发的热量是有限的。
现有技术提出在与笔记本电脑、台式机或移动设备分离的独立设备中提供外部图形处理，以通过并行图形处理操作更快生成图形处理，或利用外部图形设备向多个显示器提供输出。不过，由于设备尺寸变得越来越小，因此需要不断设计包括连接器和线缆在内的连接，使其能够被消费者接受并具有合适的速度和成本优势。例如，在移动设备或非移动设备上，特定的视频游戏可能需要高带宽图形处理，这在给定成本、集成电路尺寸、散热以及其他要素的情况下可能不可行。
从电连接器角度来看，多年来，各行业都在试图设计用以提供例如数千兆字节的必要带宽以在设备之间通讯视频帧信息和/或图形信息的电连接器。一个方案是提供例如使用PCI-e 16通道配置的外部线缆和电路板连接器。这个方案导致印刷电路板的基底尺寸大致为40.3mmX26.4mm，包括连接器外壳深度和壳体在内的连接器壳体纵深剖面尺寸为40.3mmX11.9mm。不过，此类大型连接器仅适于占用大量空间、重量为许多磅的大型设备，例如服务器。对于消费者市场而言，此类大型连接器太大而且太贵。因此长期以来一直需要合适的、可容纳多个通讯通道的连接器，以为图形和视频信息提供必要的带宽。
其他连接器例如DisplayPort连接器被限制为仅有，例如，两通道，尽管它们具有较小的基底尺寸，但无法支持PCI-e线缆规格特征并具有有限的功能。其他允许例如16通道PCI-e连接的方案具有更大的基底尺寸和剖面尺寸，并可采用例如136针总堆叠连接器来容纳16通道(VHDCI)。所述基底尺寸例如可超出42毫米乘19毫米，该连接器占用的PCI-e板的剖面尺寸可超过42毫米乘12毫米。其次，此类连接器要求移动设备或笔记本设备的尺寸太大，或者为容纳这样的连接器而占用的PC板或设备壳体上的空间不合理。此外，此类连接器还使用对于笔记本设备来说过于笨重的大型线缆。成本也极高。另外，由于主板空间非常宝贵，因此此类大型连接器并不实用。
从电子设备的角度来看，在独立设备中提供外部图形处理功能是已知技术。例如，现有技术中的扩展底座(docking stations)采用PCI-e接口连接器，该连接器包括单条通道以与例如插入该扩展底座的笔记本电脑中的中央处理单元通讯。该扩展底座包括本身的A/C连接器，并具有额外的显示连接器端口，以允许外部显示器直接连接至该扩展底座。例如自带LCD显示器和集成视频/图形处理核心或卡形式的内部图形处理电路的笔记本电脑利用其中央处理单元通过单通道PCI-e连接器向位于该扩展底座上的外部图形处理器发送绘图命令或压缩视频。不过，这样的配置可能太慢，并且由于仅提供单通道通讯功能，因而通常采用低端图形处理器。
现有技术中还有其他外部电子单元采用图形处理电路以提升台式电脑、笔记本电脑或其他设备的图形处理功能，例如采用信号中继器(signal repeater)以加强多通道PCI-e连接器的图形通讯的信号强度。不过，该连接器为大型针连接器，针之间的间距较大，因此如果使用16通道的话，需要大约140针的连接器，导致主板上的布局要求以及连接器的尺寸太大。因此，实际设备通常采用例如包括许多控制针的单通道连接器(大约18针连接器)。因此，尽管生产厂商可能意图容纳多通道PCI-e通讯，但其实际应用中往往导致单通道配置。无法适当地设计和制造适当尺寸的连接器是业界长期以来一直存在的问题。
其他外部设备允许PCI-e图形卡用于笔记本电脑中。该些设备通常还使用单通道PCI-e连接器。此类设备可包括显示器面板，其显示例如当前游戏的每秒帧率、时钟速度和冷却风扇转速等信息，可根据需要通过例如功能按钮或软件来调整该显示信息。可在例如后面板或侧面板上设置格栅，以使内部图形卡可见，还可提供通风。可通过转动控制按扭来实时超频内部图形卡，以尝试提升该外部图形处理功能的性能。不过，需要注意的是，该中央处理单元与该笔记本电脑以及具有该图形卡的外部电子设备之间的通讯链路通常具有单个PCI-e通道，其限制了该图形卡的功能。
此外，系统使用多个图形处理器例如图形处理器核心，其可作为北桥电路、中央处理单元或任意其他电路的一部分，并可基于绘图命令和/或视频处理命令生成帧或渲染帧。现有技术的绘图命令可例如为3D绘图命令，视频处理命令可为已知的压缩视频解码或视频处理命令。此类系统产生不合要求的热量输出和功耗。已知的系统试图使用多图形处理器以加快处理速度、改善性能。例如，使用一个图形处理器(例如具有一个或多个管线)提供并生成一个帧以供显示，与此同时，使用另一个图形处理器生成另一个帧。接着，使用复用电路自分别对应该不同图形处理器的各帧缓冲区输出已渲染帧。不过，此类渲染通常并行操作。在另一系统中，主机图形处理器及其相应的帧缓冲区接收已由另一图形处理器渲染的帧副本并将该帧副本储存在其本地帧缓冲区中。不过，当该主机图形处理器使用其显示引擎显示自所述另一图形处理器复制并在本地帧缓冲区中储存的帧时，还使用其渲染引擎与该远程图形处理器并行渲染另一帧的部分。因此，此类系统试图提供并行渲染，以增加该系统的处理能力并增加功率利用和热量输出。
此外，需要降低笔记本电脑、手持设备、台式电脑等设备以及其中具有一个或多个图形处理器的其他设备中的图形处理器(例如核心)所产生的热量和消耗的功率。
发明内容
针对上述缺陷，本发明提供一种显示方法、电子装置及电子系统。
本发明的显示方法包括：降低第一图形处理器的渲染引擎的功率并使该第一图形处理器的显示引擎能输出相应第一帧缓冲区的显示帧至显示器；在该第一图形处理器的该渲染引擎处于低功率状态时，由第二图形处理器渲染显示帧；在该第二图形处理器的相应第二帧缓冲区中储存已渲染帧；将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区；以及在该第一图形处理器的该渲染引擎处于低功率状态时，将该第一帧缓冲区中的该复制帧显示于显示器上，其中，将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区包括经过差分通讯总线和该第一帧缓冲区通讯该已渲染帧。
本发明的电子装置包括：第一图形处理器及相应的第一帧缓冲区，该第一图形处理器有效的渲染显示帧以响应处于降低的功率状态的第二图形处理器的渲染引擎，并将已渲染帧有效储存于该相应第一帧缓冲区中；逻辑，有效地使该已渲染帧自相应的第一帧缓冲区复制到该第二图形处理器的第二帧缓冲区，以响应处于降低的功率状态的所述第二图形处理器的所述渲染引擎，并有效执行该第一和第二图形处理器间的帧同步；以及在该第二图形处理器的该渲染引擎处于降低的功率状态时，该第二图形处理器的显示引擎将该第二帧缓冲区中的该复制帧有效显示于显示器上。
本发明的电子系统包括第一设备和与该第一设备通讯的第二设备，其中，第一设备包括：第一图形处理器，至少包括渲染引擎和显示引擎；以及相应的第一帧缓冲区，有效耦接至该第一图形处理器，有效储存由该渲染引擎产生的已渲染帧，该第一设备还有效降低该第一图形处理器的该渲染引擎的功率，并使该第一图形处理器的该显示引擎能够从相应第一帧缓冲区输出显示帧；以及，与该第一设备通讯的第二设备包括：第二图形处理器与相应第二帧缓冲区，在该第一图形处理器的该渲染引擎处于降低功率的状态时，由该第二图形处理器有效渲染显示帧，并将该已渲染帧储存于该第二图形处理器的所述相应第二帧缓冲区中，该第二设备将该已渲染帧自该第二帧缓冲区有效复制到该第二设备的该第一帧缓冲区；以及在该第一图形处理器的该渲染引擎处于降低功率的状态期间，该第一设备的该第一图形处理器中的所述显示引擎将该第一帧缓冲区中的复制帧有效显示于显示器上。
由于该第一图形处理器并不使用其渲染引擎生成帧，而是仅使用其显示引擎显示由该第二图形处理器生成的显示帧，因而得以降低该第一图形处理器的热量输出和功率输出。
附图说明
参照附图阅读下列详细说明将更容易理解本发明，其中，类似的附图标记代表类似的元件。
图1显示依据本发明实施例的电连接器的透视图。
图2显示图1的连接器的剖视图。
图3示例图1的连接器中的上下排触点。
图4和图5示意依据本发明实施例由图1的连接器提供的信号配置。
图6显示依据本发明实施例与图1的连接器配套的线缆连接器的透视图。
图7至14显示依据本发明实施例由电子设备或系统中的图1的电连接器与图6的线缆连接器提供的信号示意图。
图15至18显示依据本发明实施例由电子设备或系统中的图1的电连接器与图6的线缆连接器提供的信号示意图。
图19至24显示依据本发明实施例由电子设备或系统中的图1的电连接器与图6的线缆连接器提供的信号示意图。
图25示意依据本发明实施例采用帧重用的系统。
图26显示依据本发明实施例包括至少一个所述电连接器并包括多个电子电路基板的电子设备，其中该多个电子电路基板分别包含有图形处理器。
图27示意依据本发明实施例采用至少一个所述连接器以及用于冷却图形处理电路的主动冷却机制的电子设备。
图28示意图26和图27的设备。
图29显示依据本发明实施方式便于多个插入卡插入的电子设备的方块示意图。
图30显示依据本发明实施例采用集线器设备的系统的方块示意图。
图31显示依据本发明实施例使用多个图形处理器渲染帧并显示帧的方法流程图。
具体实施方式
简而言之，一实施例中的方法包括关闭第一图形处理器的渲染引擎并保留其显示引擎向显示器输出相应第一帧缓冲区的显示帧的功能以降低该第一图形处理器的功率。在该第一图形处理器的该渲染引擎关闭或不使用期间，由第二图形处理器渲染显示帧。该已渲染帧储存于该第二图形处理器的相应第二帧缓冲区中，例如本地帧缓冲区中，并将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区。接着，在该第一图形处理器的该渲染引擎处于降低功率的状态时，将该第一帧缓冲区的该复制帧显示于显示器上。该方法的优点之一在于：由于该第一图形处理器并不使用其渲染引擎生成帧，而是仅使用其显示引擎显示由该第二图形处理器生成的显示帧，因而得以降低该第一图形处理器的热量输出和功率输出。本发明还揭示相应的装置和系统。
例如，本发明所揭示的电子设备包括壳体，该壳体包括A/C输入或DC输入以及至少一电路基板，该电路基板包括电子电路，例如图形处理电路(例如基于绘图命令执行已知的视频/图形处理如MPEG压缩/解压缩、3D图形渲染等)，其基于该A/C输入或DC输入接收功率。该电子设备还包括耦接至该电子电路的分离式多连接器元件差分总线连接器。该分离式多连接器元件差分总线连接器包括与该电路基板连接的单独壳体，并且该连接器壳体中包括分离式电性触点配置，该配置包括第一组电性触点，其与相邻的第二组镜像电性触点彼此分离。其中，各组电性触点各自至少包括下触点和上触点的排。该设备使用其图形处理电路和本地帧缓冲区为远程设备渲染图像。该已渲染图像储存于该本地帧缓冲区，并通过该分离式多连接器元件差分总线连接器发送并复制到该远程设备的帧缓冲区。接着，该远程设备的显示引擎将其帧缓冲区的复制图像显示在显示器上。该远程单元无需做任何渲染，因而具有最小功耗。
将渲染图形的绘图命令、要处理的压缩视频或要处理的其他数据作为下游数据自该远程设备(例如主机设备)通过该远程设备上的分离式多连接器元件差分总线连接器发送至该电子设备。所生成的帧通过该分离式多连接器元件差分总线连接器(以及线缆)经由相同的差分通道自该电子设备上游通讯至该远程设备，从而在一实施例中通过只发送构成最高远程设备显示率的帧数目以避免与该连接器相连的通道饱和。这可通过直接由该远程设备触发的点对点读取达成或者使用任意合适的现有技术的显示刷新同步方案达成。
此外在一实施例中，该电子设备壳体包括空气流道，例如格栅，以利于提供穿过该壳体的气流。该电子设备壳体还包括被动或主动冷却机制，例如设置风扇以冷却正常运作中的电路。在一实施例中，该电子设备并不包括主机处理器，而是在通过该分离式多连接器元件差分总线连接器与该图形处理电路通讯的独立电子设备中具有主机处理器。在另一实施例中，中央处理单元(一个或多个中央处理单元)与该电路共同位于该电路基板上，以与外部设备一起提供并行主机处理能力。
在一实施例中，该电子电路与该电子电路壳体外部的另一电子设备中的处理器例如中央处理单元通讯，该图形处理电路接收该外部处理器的绘图命令，并将显示数据通讯至耦接该电子设备的显示器。在一实施例中，该壳体包括位于该主动冷却机制与该电子电路之间的空气管道。在一实施例中，该分离式多连接器元件差分总线连接器将位于该另一电子设备中的该处理器的绘图命令提供给该图形处理电路。该分离式多连接器元件差分总线连接器可为单独的16通道PCI Express型总线连接器，以在电子设备之间提供高速视频和/或图形信息。
在一实施例中，该电子设备包括上电控制逻辑，例如开关，其有效耦接至该分离式多连接器元件差分总线连接器，直到从该分离式多连接器元件差分总线连接器的信号侦测到该外部设备上电后才给该图形处理电路上电。
在另一实施例中，该电子设备包括多个印刷电路板，其上各自包括图形处理电路，各该多个印刷电路板耦接至该分离式多连接器元件差分总线连接器，并且该图形处理电路提供给定显示帧的并行或交替的图形处理操作。
在另一实施例中，该电路基板包括电子电路和总线桥电路。该总线桥电路耦接背板，该背板包括多个卡端口，分别经配置以容置插入卡。
在另一实施例中，电子设备并不使用A/C功率输入，而是通过合适的连接器自另一外部设备获得有限量的D/C功率。在一实施例中，该电子设备壳体的电路基板包括总线桥电路，以及多个分离式多连接器元件差分总线连接器，其分别耦接至该总线桥电路并各自包括具有分离式电性触点配置的单独连接器壳体。耦接该总线桥电路，以自与所述多个总线连接器中至少一个相连的外部设备接收功率。
在一实施例中，该分离式多连接器元件差分总线连接器包括壳体，其中具有分离式多连接器元件。该电连接器适于电性连接基板，例如电路板。该分离式多连接器元件包括分离式电性触点配置，该配置包括第一组或第一组件的电性触点，其与相邻的第二组或第二组件的触点物理分离。该第一组电性触点和第二组电性触点各自包括下触点和上触点的排。该第二组电性触点具有与该第一组电性触点相同但(例如相对垂直轴)呈镜像的配置。
在一个实施例中，确定该电连接器壳体的尺寸以提供大致为12毫米X53毫米的基板基底尺寸以及大致为53毫米X6毫米的剖面尺寸，并包括配置为16通道差分总线的124针。该16通道被分成两个8通道针组。在另一个实施例中，该第一组和第二组触点分别包括端部接地触点，其中，各端部接地触点的位置与另一组中的另一端部接地触点相邻，并且大体位于该连接器壳体的中心。在另一实施例中，上触点排为表面贴装针，下触点排为穿过该基板的通孔针。
本发明还揭露电子设备，其采用上述电连接器并具有耦接至该电连接器的电子电路基板，并且还包括位于该电路基板上耦接至该第一组和第二组电性触点的电子电路。该电子电路在该连接器之中心部分的任意一侧提供多个差分数据对信号，并且还在该第一组电性触点的中心部分中提供差分时钟信号。该第一排上触点用于提供与该差分对信号相关的控制信号。
耦接该第二组触点以使该第二排下触点包括多个差分数据信号，这些信号提供于被差分接地隔开的相邻针上。本发明还揭露线缆，其具有与该电连接器配套的相同端部连接器。在一个实施例中，该线缆组件一端具有16通道连接器，另一端具有8通道连接器，该线缆组件适于仅与该16通道连接器中的第一组电性触点而不是第二组电性触点进行电性配合，从而允许16通道板连接器用于连接8通道单元。
本发明所揭露的连接器或线缆或电子设备的诸多优点之一包括提供紧凑型连接器，该紧凑型连接器通过例如PCI Express兼容总线或接口的多通道差分信号总线提供高速通迅。此外，由于触点组和电子电路通过单个触点组提供了必要的数据时钟信号，因此也可通过8通道线缆系统将8通道连接器与16针板连接器连接。
请参照图1和图2，图中示例的可耦接至例如印刷电路板之电路基板的电连接器100包括基板定位销102和壳体连接柱104。该定位销102和壳体连接柱104经配置以穿过该电路基板中钻出的通孔，以便于将该电连接器接置于该基板。该电连接器100包括壳体106，该壳体106包括分离式多连接器元件108，其适于通过例如分离触点针组件而与电路基板电性连接。该分离式多连接器元件108包括分离式电性触点针配置，其包括第一组或第一组件的电性触点110，其与相邻的第二组或第二组件的触点112物理分离或相互断开。
另请参照图3，该第一组电性触点110包括一排下触点114和一排上触点116。类似地，与第一组分离的第二组电性触点112包括与该第一组电性触点相同但呈镜像的配置，因而具有与第一组电性触点相同、呈镜像但相互分离的下触点118和上触点120的对应的排。本例中，当该第一组电性触点110连接现有技术的PCI Express收发器电路时，该第一组电性触点110形成完整的8通道PCI Express通讯接口。本例中，下触点排114和118为分离组件并为通孔针。将其耦接在电子设备中以包括并提供与差分接收器或收发器的连接(例如见图7至14)。顶排触点针116和120为贴装至该电路基板表面的表面贴装针，并耦接至电子电路以提供差分通讯信号。本例中，可在小型并且相对便宜的连接器设计中方便地进行16通道PCI Express兼容连接。将彼此分离的各触点组分别电性连接以分别提供基于8通道差分讯号的通讯，从而导致16通道通讯总线。
复参照图1，壳体106可由任意合适的材料制成，包括已知的绝缘塑料或任意合适的复合材料。该电性触点也可由任意合适的材料制成，例如具有例如镍上镀金之适当镀层的铜合金，或任意其他合适的材料制成，并根据需要抛光。所述第一组中的下排触点114作为一组独立的下排针进行制造，并作为连接器100的组件。下排触点118为同样的镜像组件，并且与该下排触点114相互分离。类似地，上排触点116和120被配置为彼此相同并且镜像的独立组件。本例中总共使用四组针来提供两组上下触点。将上下触点分成独立组件的优点之一是有助于减少用以提供16通道或8通道PCI Express类型总线所需信号的所需针数。本领域的技术人员将了解其他优点。
此外，如本例所示，所述表面贴装针之间的间距例如可为0.7毫米，表面贴装针的宽度例如可为0.26毫米，不过，还可使用任意其他合适的间距和宽度。所述通孔针可具有例如0.7毫米的间距(如图4和5所示)，并可有偏移。此外，该通孔针的宽度例如可为0.74毫米。不过，可根据需要采用任意合适的尺寸。
对于16通道PCI Express兼容配置，确定壳体106的尺寸以提供大致为12毫米X53毫米的基板基底尺寸，从而使该壳体可具有例如12.2毫米深度和53.25毫米的宽度，或者任意其他合适的尺寸。例如，该深度和宽度可根据需要增大几毫米或缩小几毫米。此外，在本例中，该第一组电性触点和第二组电性触点的上下触点排包括为16通道PCI Express接口(例如两个8通道差分总线链接)配置的124针。
如图所示的连接器100可包括一个或多个摩擦扣环116，其摩擦扣合与板连接器100配套的线缆连接器。此外还可采用其他已知的连接器扣合特征，例如开口118和120，其用以容置自对应的线缆连接器延伸的突出部。
复参照图2，连接器100可包括作为所述壳体一部分的绝缘盖202以及接地触点和摩擦锁206、208，其利用现有技术与配套的线缆连接器摩擦扣合。此外还采用支撑结构210，以利用现有技术将针支撑在连接器中适当的位置。连接器100包括中心支撑结构212，以支撑位于其上方的上排表面贴装针116以及下触点114。中心支撑结构212支撑该电性触点并在运作时容置配套连接器，该配套连接器的触点与上触点116和下触点116对齐以实现电性接触。
图4和图5示意印刷电路基板的部分，该部分被称为基板布局，显示位于电路基板上的表面贴装触点400和通孔402。下排触点114和118耦接至通孔402，以通过连接器100向该印刷电路板上的一个或多个电路提供电性接触和信号通讯。电路的导线或针可电性耦接至焊盘400以通过连接器100进行信号通讯。该图显示连接器100的底排触点的引脚以及对应连接器100中各触点的电子信号406、408。
本例中，触点组形成上8通道410和下8通道412。电子电路414，例如可集成于图形处理器核心、中央处理单元、桥电路例如北桥、南桥、或其他任意合适的桥电路或其他任意合适的电子电路的PCI Express 16通道接口电路，通过连接器100发送和接收信号406、408。电子电路14位于该电子电路基板上，并耦接至第一组电性触点和第二组电性触点(这里仅显示下触点)。电子电路414提供差分时钟信号416、418，该差分时钟信号位于第一组触点110的中部。该电子电路还提供多个差分数据对信号420，其位于中部421的任意一侧。在该差分信号420之间提供对应的差分接地信号424。上触点116(未图示)提供与该差分数据对信号420相关的控制信号。本例中，另一组触点112不包括差分时钟信号416和418。该电子电路提供所有必要的PCI Express型控制信号、时钟信号和电源，以通过第一组触点110运行8通道总线。可通过提供所示信号来提供16通道。这包括使用第二组触点112。
此外，如图所示，第一组电性触点110与第二组电性触点112通过标示为426和428的相邻接地触点彼此分离。耦接第二组触点112使第二排下触点包括多个差分数据信号430，其提供于被对应差分接地信号432分离的相邻针上，并且标示为434的外侧针部分为第二排下触点提供电源。类似地，在与显示为电源信号436的第一组触点114对应的连接器外侧部分提供电源。本例中，电子电路114包括现有技术中兼容PCI Express的差分多通道总线收发器。不过，可根据需要将任意合适的电路耦接至连接器100。此外，如图所示，第一组触点110和第二组触点112分别包括端部接地触点426和428，其位置彼此相邻并大体位于该壳体的中心。
另外，第一组电性触点和第二组电性触点包括感测触点，其位于触点排的外侧端部，以确定连接器正常插入该线缆两端。另外，该连接器还包括电源控制针，其可与该感测触点一起使用，以控制该两个互连系统之间的电源时序以及其他功能。
图6示例线缆，其具有经配置而与连接器100配套接合的线缆端部连接器500。线缆502包括位于其任一端的端部连接器(不过未图示)，该端部连接器与端部连接器500相同，该连接器端部500适于与分离式多连接器元件108配合。因此，线缆端部连接器500还包括突出部504，其通过连接器100的中部212与所述触点接合。作为现有技术，该端部连接器可由包括塑料和金属在内的任意合适材料制成，以根据需要提供必要的结构、防护和接地特征。突出部504适于与板连接器100的摩擦扣环116摩擦扣合。线缆502可由两组线构成，该两组线分别形成8通道组。不过，可使用任意合适的配置。
图7至14示意一设备中的电路414通过连接器100提供的电信号以及线缆连接器502连接的其他设备中的对应电路提供的电信号。因此，主机设备(也称作主机侧)，例如笔记本电脑或其他任意合适的设备通过连接器100经线缆连接至下游设备，并且该下游设备也包含连接器100。因此，经简化的连接器/线缆对适合具有高速数据通讯功能。如上所述，连接器100有效连接至电子电路以在针上提供图中所示的信号。作为参照，将显示信号的图4和图5部分复制于图7至14中，如箭头600所示。标示为602的部分表示上排触点116和120。如图所示，底排触点114和118主要耦接于例如图形处理器(下游设备)的差分发送器和主机设备的差分接收器之间，而连接器100的顶排116和120则耦接于位于下游设备中的图形处理器的接收器和主机设备的差分发送器之间。
在该主机设备中，提供如图所示的标示为604的对应下排114和118。例如，通过适当的电子电路在主机侧设备上提供标示为信号606的上排116和120。本例中，如上所述，该电路包括PCI Express兼容接口电路，其提供本例中的16通道信息。本例中使用的针的总数为124针。因此，这里显示16通道对16通道连接的信号和引脚。
图15至18描述使用8通道连接器而不是16通道连接器针对8通道对8通道连接的信号和引脚配置。不过，该8通道连接器在与所述16通道连接器之第一组连接器110相同的针上提供相同的信号。因此，除使用半数针以外，8通道连接器可采用与连接器100类似的设计，从而确定壳体尺寸以提供大致为12毫米X32毫米的基底尺寸以及大致为32毫米X6毫米的剖面尺寸，并包括配置为上下触点排的总共68针。因此，图15至18描述通过8通道线缆706与下游设备连接器704连接的主机侧连接器702。
图19至24描述另一采用引脚和信号的配置，其中例如主机设备的第一设备采用具有所示信号702的8通道连接器，其线缆另一端包括具有引脚和信号600、602的连接器100。因此，可使用8至16通道的连接器配置，其中，该16通道连接器中只有8通道实际耦接电路。采用这种方式，可根据需要容易地将现有的16通道连接器耦接至采用8通道连接器的设备中。
图25示例系统900。该系统采用第一设备902，例如主机设备，例如笔记本电脑、台式电脑或任意其他合适的设备；以及第二设备904，例如该设备所采用的电子电路包括电子电路414，其有效接置于例如包含连接器100之印刷电路板的基板908。电子电路414可例如为图形处理器或任意其他合适的电路，并且在本例中包括PCI Express兼容收发器电路，以通过所述线缆和连接器结构与主机设备902通讯。设备904的壳体可包括格栅，作为空气通道910以提供空气流动，从而冷却该电子电路，并且该壳体还可包括主动冷却机制，例如风扇913，经适当控制而通过空气流动提供冷却，该技术为已知技术。基板908可包括电源电路912，用以向所有电子电路提供适当的电源并可通过插头914自插座接收交流电(AC)。在现有技术的适当内存、操作系统软件和任意其他合适的元件、软件、固件之外，主机设备还可包括一个或多个中央处理单元920以及一个或多个图形处理器922。因此，本例中，设备904可通过连接器100和线缆502提供的差分信号自中央处理单元920和/或图形处理单元922接收绘图命令，以通过适当的连接器配置提升设备外图形处理能力，该连接器配置便于用户使用、成本相对低，并提供高数据率视频、音频和图形处理所需的数据率。
如上所述，电子电路414可根据需要包括图形处理电路，例如一个或多个图形处理器核心、一个或多个中央处理单元或任意其它合适的电路。如图所示，若该电子电路包括图形处理电路，则该图形处理电路可通过一个或多个适当的总线932存取一个或多个帧缓冲区930，该技术为已知技术。此外，在另一实施例中，使用单个电路基板908时，电子电路414可包括多个图形处理电路，例如多个图形处理器932和934，其通过适当总线936进行有效耦接，并可通过总线桥电路938，例如PCI桥或任意其他合适的总线桥电路与分离式多连接器元件差分总线连接器100连接。该总线桥电路提供来自或到达连接器100的信息，并在连接器100与各图形处理器932、936之间切换通讯路径，该技术为已知技术。因此，本实施例中，多个图形处理器可例如为主机设备902或其他合适设备提供并行或交替的图形处理操作。
图26示例设备904，其位于包括空气流道1002、1004和1006的壳体1000中。本实施例中，该空气流道为格栅，以提供穿过该壳体的气流。图中所示的主动空气冷却机制912为多个独立风扇1010、1012，用以冷却包含例如图形处理器、多媒体处理器、中央处理单元或任意合适电子电路的多个印刷电路板908和1014(例如卡)。另参照图28，本实施例中，卡908、1014分别通过独立的标准PCI-E连接器1220和1222(或分离式多连接器元件差分总线连接器400的板对板版本)连接在背板卡1224上，该背板卡1224中容置的PCI-E桥将该两卡与独立的分离式多连接器元件差分总线连接器100(例如见图4和5)连接。
图形卡支架1020、1022容置用于连接外部监视器的连接器。本实施例中，该设备904未使用任何中央处理单元，并且该设备用作一种外部图形增强设备。此外，在本实施例中，例如为塑料通道的管道1030将气流引导至印刷电路板或卡908、1014上面需要冷却的元件上方。另外，电源也可包括独立风扇1032。不过，可根据需要在所有冷却操作中使用单独风扇或多个风扇。
请参照图27和28，还可具有将气流自格栅引导至风扇的管道，例如管道1200。此外，如图所示，根据需要将卡908和1014分离以提供热对流。此外，图中还显示作为电源一部分的开关1040。该电源可从插座接收A/C输入，例如A/C信号，并将该A/C转换为DC，或从DC电源接收DC输入信号。本实施例中，卡908、1014的底部具有连接背板1224的PCI边缘连接器1220、1222(见图28)，本实施例中，该背板1224水平置于卡908、1014的下方。该背板包括与该卡边缘连接器配合的连接器。总线桥电路938作为开关，用以将连接器100的信息路由至卡908和1014或其中之一。
应了解本发明可具有诸多使用方案。例如，可使用具有一个或多个图形处理器的电路板升级远程主机系统，该远程主机系统中还可根据性能要求具有一个或多个图形处理器。各图形处理器可单独耦接至连接器100，或者根据需要使用例如8通道的单个连接器或通过PCI-E开关设备共享全部16通道。此外，由于该独立的电子设备降低了热量限制和功率限制，因此例如笔记本电脑等便携式设备可根据需要增强其图形处理或视频处理能力或其他处理能力。因此，这里所使用的图形处理电路可根据需要包括视频处理，例如视频编码和解码电路、高清晰度电视图像处理、或任意其他合适的视频处理或多媒体处理操作。应当了解，可连接至电子设备904的外部设备例如可包括机顶盒、电视、游戏机、手持设备、笔记本电脑、台式电脑或任意其他合适的设备。此外，还可将一个或多个显示器，例如LCD显示器，连接至该设备904。通过使用显示端口可使各独立显示器插入电子设备904中，从而将该电子设备中的该图形处理器的输出显示在一个或多个显示器上(见图25)。或者，设备904中的图形处理器可将帧信息或其他信息发回至该主机设备，接着该主机设备使用其自身的显示能力在另外的显示器上输出该信息。
另参照图7至14，CPWRON信号来自该主机设备并通过连接器100，该信号标示，例如，该外部设备已上电激活(非待机模式)。接着，设备904中的电子电路侦测CPWRON信号并上电。CPRSNT针用于侦测设备904与外部设备例如主机设备的充分连接，以帮助控制设备904上电并通知该主机系统该外部设备904已连接并上电。在一个实施例中，使用两个针以确保在通知该主机系统连接器100可用之前，连接器100已完全就位。此外，还可使用热插拔机制以侦测设备904已连接至其他外部设备。
图29描述另一实施例的电子设备1300，其所包括的电路基板1302包括耦接至连接器100和总线插槽端口1306、1308的总线桥电路1304。该总线插槽端口1306、1308不一定是连接器100，例如可以是PCI Express插槽，用以容置可包括任意合适的电子电路的PCIExpress卡1310、1312。总线插槽端口1306、1308可接置于例如有源背板上。该有源背板可为有源背板卡，以方便与总线桥电路1304连接。该有源背板卡包括经配置以容置插入卡1310和1312的多个卡端口1306、1308。该总线桥电路1304可例如为北桥、南桥或其他合适的桥电路，其包括，例如，通过PCI Express通讯链路或任意其他合适的链路进行通讯所需的收发器。本实施例中，由于图形处理器可位于插入卡1310或1312上，因此电子设备1300无需图形处理电路，导致电子设备1300尺寸较小，但该设备仍支持通过连接器100的高速视频通讯。因此，可在插槽1306、1308中插入标准PCI Express卡，但使用独特的连接器，例如连接器100与另一电子设备例如与具有主机中央处理单元的设备连接。
图30描述另一电子设备1400，其并不使用标准总线插槽连接器1306、1308，而是使用连接器100，以将例如图25所示的额外电子设备(设备904)适当连接至集线器设备1400。此外，在本实施例中，通过与连接器100并联的电源连接由下游设备向PCI桥电路1304提供功率，因而无需A/C连接器。此外如图所示，还可根据需要在电子设备1904之间采用非差分总线1410，以在该些设备之间提供直接通讯链路，而不是经过总线桥电路1304的通讯链路。可根据需要使用电子设备1904中的多个图形处理器进行并行图形处理或视频处理。
设备1400充当电子集线器设备。其包括耦接至桥电路1304的多个分离式多连接器元件差分总线连接器100。电子设备1904分别包括A/C输入，而且还包括分离式多连接器元件差分总线连接器100。还可耦接显示器以向相应显示器提供该电子电路的输出。各外部电子设备的图形处理电路之间的总线连接1410不同于通过该分离式多连接器元件差分总线连接器的总线。该些显示器显示由一个或两个电子设备1904的图形处理电路生成的帧。
复参照图25，电子设备904包括耦接至图形处理电路414的本地帧缓冲区930。该图形处理电路414(例如一个或多个图形处理器933或934)响应通过该分离式多连接器元件差分总线连接器100自位于该电子设备904的壳体之外的主机设备接收的数据而为该主机设备生成显示帧并储存于本地帧缓冲区930中。该电子电路414通过该分离式多连接器元件差分总线连接器100将该帧缓冲区930的该显示帧有效通讯至另一设备902。自该另一设备接收的数据可包括例如由中央处理单元920发送并通过多通道线缆和连接器系统100、500、502通讯的绘图命令。其他数据可包括例如视频数据，例如压缩图像信息，如MPEG、JPEG或其他视频压缩信息。接着，由电子电路414适当解压缩并处理该数据，以生成显示帧，该显示帧储存于帧缓冲区930中。接着，将该显示帧上游传送以储存于该主机设备的帧缓冲区923中，以便将这些显示帧复制在帧缓冲区923中，并随后由显示引擎显示，例如已知的部分图形处理器922，并通过例如低压差分信号通讯(LVDS)总线或任意其它合适的方式显示于该主机设备的显示器上。
因此，图形处理电路933或934与该主机设备中的处理器920(和/或922)有效通讯并且该图形处理电路933或934可自处理器920接收绘图命令或其他数据，并将已生成的显示数据帧通讯至该主机设备以供其显示。本实施例中，图形处理电路414或933以及934使用分离式多连接器元件差分总线连接器100提供的多个差分信号通道的差分链路。因此，电子电路414可生成帧以显示于显示器950上，或将其本地帧缓冲区930的显示帧的副本提供给该主机设备，以由该主机设备显示于耦接该主机设备的显示器上。因此，独立单元，例如本身具有AC电源的单元904可将图形渲染于其本地帧缓冲区中，并将该已完成的图像经过独特的连接器100经由该多通道PCI Express链路传送至主机帧缓冲区。该主机的显示引擎将其帧缓冲区中的复制图像显示于显示设备。该主机设备中无需进行任何渲染(例如基于绘图命令和/或视频信息生成帧)，因此该主机设备的功耗最低。此外，提供上游方向的PCIExpress通道重用，以提供从单元904到该主机单元的点对点转移。操作中，图形处理电路933或934(或两者)仅以与连接该主机的显示器的主机显示刷新速率相容的最大速率发送该主机设备所需的帧数。如该主机设备为笔记本电脑，该发送速率可例如为每秒60帧。可采用多种方式调整帧率，以避免由于发送过多显示帧信息而引起PCI Express总线饱和。可进行帧数据同步以匹配该笔记本电脑或主机设备的显示速率。可使用不同的同步机制，例如可自单元904点对点写入该主机，在该两单元之间具有必要的标示该主机已为下一帧数据做好准备的握手协议，或者当该主机需要新一帧显示数据时，直接由该主机点对点读取单元904，此操作与该两单元之间的额外握手无关，因而改善了响应时间。因此，单元904生成帧并重用上游方向的总线通道以将完整帧发送至主机，该主机将该帧的副本储存于其帧缓冲区中，并且将该帧仅显示于该主机显示设备上。本领域的技术人员将了解其他优点。
图31描述依据本发明实施例可由多个图形处理器和任意合适架构的相应逻辑执行的方法。如方块1500所示，首先，在中央处理单元上执行的驱动应用程序提示用户以允许用户为图形处理器或系统其他部分选择低功率模式。如方块1502所示，该方法包括通过禁用或不使用第一图形处理单元例如主机设备中的图形处理单元或其他合适的图形处理单元中的渲染引擎但保留其显示引擎可操作，以降低该第一图形处理单元的功率。例如，已知的图形处理器允许对其上的子系统进行选择控制，以降低功率。在现有技术中，图形处理器可包括渲染引擎，其基于3D命令生成帧和/或基于压缩视频或其他视频源信息生成视频帧。该图形处理单元的显示引擎部分自该帧缓冲区读取已完成的帧并将其显示于一个或多个显示器上。该方法包括在该图形处理单元中保留该显示引擎，以使其能够显示储存于对应该第一图形处理单元的帧缓冲区中的帧，但该渲染引擎处于降低功率的状态，并较佳地，处于不允许渲染的状态，以最大限度地降低功率。
如方块1504所示并如上所述，该方法包括由另一图形处理器渲染显示帧，并在其本地帧缓冲区中储存该已渲染帧。此步骤例如可通过连接器100和差分总线经由如图25所示的处理器之间的通讯路径接收合适的数据达成。不过，可使用任意合适的链路。如方块1506所示，该方法包括在例如主机中央处理单元上执行的驱动控制下，将该第二图形处理单元的本地帧缓冲区的已渲染帧复制到该第一图形处理单元的本地帧缓冲区。不过，如上面所述的同步机制可为任意合适的同步机制，可使用推或拉方案以使所述复制发生。如方块1507所述，针对该第二图形处理单元渲染的每个帧完成该流程。
如方块1508所示，此时，自该第二图形处理单元帧缓冲区复制的帧位于该第一图形处理单元的帧缓冲区中，该第一图形处理单元的渲染引擎有效关闭但其显示引擎可操作，因此使用该显示引擎显示该复制帧。此步骤执行于该渲染引擎处于降低功率的状态期间。在一实施例中，在该第一图形处理单元的显示引擎处于降低功率的状态期间执行方块1504、1506和1508所示的全部操作，以最大限度地节约功率并减少热量输出。
该方法可由图25所示的所述第一设备和第二设备执行，其中，各设备包括至少一图形处理器和相应的帧缓冲区。此外，由于不使用该第一图形处理器中的渲染引擎，该第二图形处理单元从该第二设备接收例如绘图命令或视频处理命令等数据以渲染帧。
例如设备904中的图形处理器933响应处于降低功率的状态的另一图形处理器的渲染引擎而渲染显示帧，并将该已渲染帧储存于相应的帧缓冲区930中。可作为电子电路414一部分的逻辑响应处于降低功率的状态的其他图形处理器922、923的渲染引擎而将该相应帧缓冲区的已渲染帧复制到所述其他图形处理器的帧缓冲区。如上所述，该逻辑可基于中央处理单元上执行的请求将帧缓冲区930的信息复制到帧缓冲区923的驱动请求或应所述多个图形处理器之一所提出的请求而进行复制。或者，该图形处理器和设备904可简单地将已渲染完成的帧输出至帧缓冲区923。可使用任意合适的复制方案。
应当了解，可在该多个图形处理器之间采用任意合适的通讯路径，使用任意合适的架构。例如，该些图形处理器(例如核心)可位于同一印刷电路板上，或者位于同一设备中的各独立板上，或者如图25所示位于各独立设备上。
上面针对本发明的详细描述以及这里所描述的实施例仅出于描述目的而非限制本发明。综上所述，本发明意图覆盖任意的和所有的修改、变更或替换，这些修改、变更或替换落入上面所揭露的以及请求保护的基本原则的精神和范围之内。

Claims (7)

1.一种显示方法，包括：
降低第一图形处理器的渲染引擎的功率并使该第一图形处理器的显示引擎能输出相应第一帧缓冲区的显示帧至显示器；
在该第一图形处理器的该渲染引擎处于低功率状态时，由第二图形处理器渲染显示帧；
在该第二图形处理器的相应第二帧缓冲区中储存已渲染帧；
将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区；以及
在该第一图形处理器的该渲染引擎处于低功率状态时，将该第一帧缓冲区中的复制帧显示于显示器上，
其中，将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区包括经过差分通讯总线和该第一帧缓冲区通讯该已渲染帧。
2.如权利要求1所述的方法，其中，该第一图形处理器的该渲染引擎的降低功率的状态是该渲染引擎无法渲染显示帧的低功率状态。
3.一种电子系统，包括：
第一设备，包括：
第一图形处理器，至少包括渲染引擎和显示引擎；以及
相应的第一帧缓冲区，有效耦接至该第一图形处理器，有效储存由该渲染引擎产生的已渲染帧，
该第一设备还有效降低该第一图形处理器的该渲染引擎的功率，并使该第一图形处理器的该显示引擎能够从相应第一帧缓冲区输出显示帧；以及
与该第一设备通讯的第二设备，包括：
第二图形处理器与相应第二帧缓冲区，在该第一图形处理器的该渲染引擎处于降低功率的状态时，由该第二图形处理器有效渲染显示帧，并将该已渲染帧储存于该第二图形处理器的所述相应第二帧缓冲区中，
该第二设备将该已渲染帧自该第二帧缓冲区有效复制到该第二设备的该第一帧缓冲区；以及
在该第一图形处理器的该渲染引擎处于降低功率的状态期间，该第一设备的该第一图形处理器中的所述显示引擎将该第一帧缓冲区中的复制帧有效显示于显示器上。
4.如权利要求3所述的电子系统，其中，该第一图形处理器和该第二图形处理器通过差分通讯总线链接，以及其中将该已渲染帧自该第二帧缓冲区复制到该第一帧缓冲区包括经过该差分通讯总线和该第一帧缓冲区通讯该已渲染帧，以及其中该第二设备经过该差分通讯总线自该第一设备接收渲染命令。
5.一种电子装置，包括：
第一图形处理器及相应的第一帧缓冲区，该第一图形处理器有效的渲染显示帧以响应处于降低的功率状态的第二图形处理器的渲染引擎，并将已渲染帧有效储存于该相应第一帧缓冲区中；
逻辑，有效地使该已渲染帧自相应的第一帧缓冲区复制到该第二图形处理器的第二帧缓冲区，以响应处于降低的功率状态的所述第二图形处理器的所述渲染引擎，并有效执行该第一和第二图形处理器间的帧同步；以及
在该第二图形处理器的该渲染引擎处于降低的功率状态时，该第二图形处理器的显示引擎将该第二帧缓冲区中的复制帧有效显示于显示器上。
6.如权利要求5所述的电子装置，其中，该逻辑被包含于该图形处理器中，以及其中该第一图形处理器与该第二图形处理器执行握手操作，以指示该第一图形处理器已准备好自该第二图形处理器接收下一帧的时间。
7.如权利要求5所述的电子装置，其中，该逻辑被包含于该图形处理器中，以及其中该第一图形处理器自该第二图形处理器的该第二帧缓冲区读取下一帧。
CN201410645463.3A 2007-12-13 2008-12-10 显示方法、电子装置及电子系统 Active CN104375796B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/955,783 2007-12-13
US11/955,783 US7861013B2 (en) 2007-12-13 2007-12-13 Display system with frame reuse using divided multi-connector element differential bus connector
CN200880126820.8A CN101953033B (zh) 2007-12-13 2008-12-10 通过分离式多连接器元件差分总线连接器重用帧的显示系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880126820.8A Division CN101953033B (zh) 2007-12-13 2008-12-10 通过分离式多连接器元件差分总线连接器重用帧的显示系统

Publications (2)

Publication Number Publication Date
CN104375796A CN104375796A (zh) 2015-02-25
CN104375796B true CN104375796B (zh) 2017-11-03

Family

ID=40229956

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410645463.3A Active CN104375796B (zh) 2007-12-13 2008-12-10 显示方法、电子装置及电子系统
CN200880126820.8A Active CN101953033B (zh) 2007-12-13 2008-12-10 通过分离式多连接器元件差分总线连接器重用帧的显示系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200880126820.8A Active CN101953033B (zh) 2007-12-13 2008-12-10 通过分离式多连接器元件差分总线连接器重用帧的显示系统

Country Status (5)

Country Link
US (2) US7861013B2 (zh)
JP (2) JP5341912B2 (zh)
KR (1) KR101411633B1 (zh)
CN (2) CN104375796B (zh)
WO (1) WO2009076436A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US7850490B2 (en) * 2007-12-13 2010-12-14 Ati Technologies Ulc Electrical connector, cable and apparatus utilizing same
US8137127B2 (en) 2007-12-13 2012-03-20 Ati Technologies Ulc Electronic devices using divided multi-connector element differential bus connector
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
TW201117478A (en) * 2009-11-12 2011-05-16 Amtran Technology Co Ltd Connector
FR2953285B1 (fr) * 2009-12-01 2011-12-30 Sagem Defense Securite Dispositif d'affichage d'informations critiques et non critiques, et aeronef incorporant un tel dispositif
US20110210975A1 (en) * 2010-02-26 2011-09-01 Xgi Technology, Inc. Multi-screen signal processing device and multi-screen system
US8736618B2 (en) * 2010-04-29 2014-05-27 Apple Inc. Systems and methods for hot plug GPU power control
EP2450786A1 (en) * 2010-11-03 2012-05-09 Giga-Byte Technology Co., Ltd. A detection switch system of a video operation module
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US8856566B1 (en) 2011-12-15 2014-10-07 Apple Inc. Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened
US9390461B1 (en) 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US9035956B1 (en) 2012-05-08 2015-05-19 Apple Inc. Graphics power control with efficient power usage during stop
US9250665B2 (en) 2012-06-07 2016-02-02 Apple Inc. GPU with dynamic performance adjustment
US9449359B2 (en) * 2012-09-13 2016-09-20 Ati Technologies Ulc Rendering settings in a multi-graphics processing unit system
US10198547B2 (en) * 2014-01-28 2019-02-05 Kabushiki Kaisha Zuken Support apparatus, design support method, program, and memory medium
US10162784B2 (en) 2014-02-19 2018-12-25 Hewlett-Packard Development Company, L.P. Adapter for transmitting signals
DE102014215809A1 (de) * 2014-08-08 2016-02-11 Harting Electric Gmbh & Co. Kg Halterahmen und Verfahren zu seiner Herstellung
DE102015216798A1 (de) * 2014-09-02 2016-03-03 Ignis Innovation Inc. Pixelschaltungen für Amoled-Anzeigevorrichtungen
US10879637B2 (en) 2018-02-12 2020-12-29 Tesla, Inc. Connector assembly for high-speed data transmission
KR102669395B1 (ko) 2018-10-04 2024-05-29 삼성디스플레이 주식회사 커넥터 어셈블리 및 이를 포함하는 표시 장치
KR20230025666A (ko) * 2020-06-23 2023-02-22 퀄컴 인코포레이티드 디스플레이들에 대한 이미지 생성을 위한 전력 요구 감소
CN113411668B (zh) * 2021-06-16 2023-03-21 亿咖通(湖北)技术有限公司 一种视频播放系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645315A (zh) * 2003-10-20 2005-07-27 戴尔产品有限公司 用于dvi本地及配接支持的系统和方法
CN1669013A (zh) * 2002-07-16 2005-09-14 尼韦迪亚公司 多配置gpu接口设备
CN200959110Y (zh) * 2006-08-08 2007-10-10 杨帅 双图形处理器交替联合工作式笔记本电脑

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992052A (en) 1988-02-01 1991-02-12 E. I. Du Pont De Nemours And Company Modular connector system with high contact element density
JP2695864B2 (ja) * 1988-09-28 1998-01-14 株式会社東芝 データ処理装置
JPH044333U (zh) * 1990-04-25 1992-01-16
TW406892U (en) 1998-10-23 2000-09-21 Hon Hai Prec Ind Co Ltd Electrical connector and electrical connector assembly
US6130487A (en) 1999-02-19 2000-10-10 Paccar Inc Electronic interface and method for connecting the electrical systems of a truck and trailer
US6171116B1 (en) * 1999-03-26 2001-01-09 Delphi Technologies, Inc. Pin terminal alignment system
JP2001022486A (ja) * 1999-07-07 2001-01-26 Toshiba Corp 電子機器およびコンピュータシステム
US6261104B1 (en) 1999-08-16 2001-07-17 Micron Electronics, Inc. Riser card assembly and method for its installation
US6721188B1 (en) 2000-07-05 2004-04-13 Network Engines, Inc. Power supply for low profile equipment housing
US6338635B1 (en) 2000-08-01 2002-01-15 Hon Hai Precision Ind. Co., Ltd. Electrical connector with improved grounding bus
US6864891B2 (en) * 2002-01-31 2005-03-08 Hewlett-Packard Development Company L.P. Switching between internal and external display adapters in a portable computer system
JP2004014350A (ja) 2002-06-07 2004-01-15 Japan Aviation Electronics Industry Ltd コネクタ
TW543962U (en) 2002-08-30 2003-07-21 Molex Inc Electrical connector
US7056144B2 (en) * 2004-02-19 2006-06-06 Hewlett-Packard Development Company, L.P. Offset compensation system
JP2005276033A (ja) * 2004-03-26 2005-10-06 Sony Corp マルチプロセッサモジュール
US8446417B2 (en) * 2004-06-25 2013-05-21 Nvidia Corporation Discrete graphics system unit for housing a GPU
US7219181B2 (en) * 2005-02-03 2007-05-15 Cisco Technology, Inc. Dual use modular PCI/PCI express interface
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US20080143731A1 (en) * 2005-05-24 2008-06-19 Jeffrey Cheng Video rendering across a high speed peripheral interconnect bus
TWM280011U (en) 2005-06-21 2005-11-01 Molex Taiwan Ltd Electrical connector
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7619629B1 (en) * 2006-06-15 2009-11-17 Nvidia Corporation Method and system for utilizing memory interface bandwidth to connect multiple graphics processing units
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US7255607B1 (en) 2006-12-05 2007-08-14 Hon Hai Precision Ind. Co., Ltd. Compatible electrical connector
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
US8137127B2 (en) 2007-12-13 2012-03-20 Ati Technologies Ulc Electronic devices using divided multi-connector element differential bus connector
US7850490B2 (en) 2007-12-13 2010-12-14 Ati Technologies Ulc Electrical connector, cable and apparatus utilizing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669013A (zh) * 2002-07-16 2005-09-14 尼韦迪亚公司 多配置gpu接口设备
CN1645315A (zh) * 2003-10-20 2005-07-27 戴尔产品有限公司 用于dvi本地及配接支持的系统和方法
CN200959110Y (zh) * 2006-08-08 2007-10-10 杨帅 双图形处理器交替联合工作式笔记本电脑

Also Published As

Publication number Publication date
CN101953033B (zh) 2014-11-12
KR101411633B1 (ko) 2014-06-25
US7861013B2 (en) 2010-12-28
CN104375796A (zh) 2015-02-25
US20090157914A1 (en) 2009-06-18
JP5341912B2 (ja) 2013-11-13
KR20100093600A (ko) 2010-08-25
WO2009076436A1 (en) 2009-06-18
JP2014029532A (ja) 2014-02-13
US20110063308A1 (en) 2011-03-17
JP2011507106A (ja) 2011-03-03
CN101953033A (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
CN104375796B (zh) 显示方法、电子装置及电子系统
CN101953030B (zh) 使用分离式多连接器元件差分总线连接器的电子设备
US20180165053A1 (en) Docking station with dual-display synchronous output
US8319782B2 (en) Systems and methods for providing scalable parallel graphics rendering capability for information handling systems
CN101953029A (zh) 电连接器线缆及应用其的装置
CN201667070U (zh) Mini PCI-E显示卡及输出模块结合结构
EP1763767A2 (en) Discrete graphics system and method
CN101175171A (zh) Tv接收单元及信息处理设备
CN111081184B (zh) 显示屏控制器、显示系统、核心板和显示箱体
CN213211657U (zh) 多媒体处理卡和多媒体播放设备
CN110515887A (zh) 一种多个gpu同时工作的独立显卡
CN212541199U (zh) 一种设置独显的ops电脑
CN210348422U (zh) 一种带hub的键盘
CN218547405U (zh) 教育会议一体机主板
CN108228511A (zh) 一种控制ops电脑驱动主板
CN212302346U (zh) 具有侧插显卡插槽的一体机主板
US10789188B1 (en) Systems and methods for providing semi-custom printed circuit boards based on standard interconnections
CN207216485U (zh) 一种集成双路vga输出的主板
CN115495402A (zh) 适用于人机交互的可移动插拔式接口和电子设备
CN103163948B (zh) 一种低功耗高集成多扩展接口的主板
CN115687212A (zh) 一种服务器gpu芯片扩展接口
JPH11328101A (ja) ディジタル信号処理装置
TWM261734U (en) A PCB connection interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant