JP2011249419A - Resin sealed package - Google Patents

Resin sealed package Download PDF

Info

Publication number
JP2011249419A
JP2011249419A JP2010118629A JP2010118629A JP2011249419A JP 2011249419 A JP2011249419 A JP 2011249419A JP 2010118629 A JP2010118629 A JP 2010118629A JP 2010118629 A JP2010118629 A JP 2010118629A JP 2011249419 A JP2011249419 A JP 2011249419A
Authority
JP
Japan
Prior art keywords
resin
chip
insulating substrate
electrode
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010118629A
Other languages
Japanese (ja)
Other versions
JP5551516B2 (en
Inventor
Seiichi Tokuo
聖一 徳尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2010118629A priority Critical patent/JP5551516B2/en
Publication of JP2011249419A publication Critical patent/JP2011249419A/en
Application granted granted Critical
Publication of JP5551516B2 publication Critical patent/JP5551516B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To provide a resin sealed package which has a chip window and prevents the reduction of the package strength despite the small, thin, and simple structure.SOLUTION: In the resin sealed package, a chip 307, which is to be sealed in an aperture 311 located in a center part of an insulative substrate opening 312 of a recessed insulative substrate 301 which opens at the center, is arranged, and an underside of the chip 307 is exposed to a package surface. A stepped portion is provided inside the insulative substrate, and a first electrode 303 is arranged in the stepped portion. The first electrode 303 is electrically connected to a chip 307 with bonding wire 305 and is also connected to a second electrode 304 serving as an external connection terminal of the resin sealed package via internal wirings 302 and 306.

Description

本発明は、樹脂封止パッケージに関し、より詳細には、表面に開口部を有し、小型でかつ簡便な構造の表面実装形の樹脂封止パッケージに関する。   The present invention relates to a resin-sealed package, and more particularly, to a surface-mounted resin-sealed package having an opening on the surface and having a small and simple structure.

一般的な電子デバイスや光デバイスでは、その心臓部となる半導体チップ及び配線を保護するため、何らかの封止部材が必要となる。特に、光信号を外界へ出力する発光素子、または、外界の光を検出する光センサにおいては、半導体チップを保護するだけではなく、光の導出入のためのレンズや窓部を何らかの形で固定をするという重要な役割を持っている。特に、微弱の信号を検出する高感度の光センサの場合、感知部の温度の安定化、もしくは、感知部を外界の電磁ノイズから遮蔽するという機能を持つように、光センサのパッケージが設計される。または、小型のデバイスを実現するには、半導体チップのサイズも小さくすると同時にパッケージも、デバイスの性能を劣化させない範囲で小さくしなければならない。   In general electronic devices and optical devices, some kind of sealing member is required to protect the semiconductor chip and the wiring that are the heart of the device. In particular, in light-emitting elements that output optical signals to the outside world, or optical sensors that detect outside light, not only protect the semiconductor chip, but also fix the lens and window for taking in and out the light in some form. Have an important role to do. In particular, in the case of high-sensitivity optical sensors that detect weak signals, the optical sensor package is designed to stabilize the temperature of the sensing unit or to shield the sensing unit from external electromagnetic noise. The Alternatively, in order to realize a small device, the size of the semiconductor chip must be reduced, and at the same time, the package must be reduced within a range that does not deteriorate the device performance.

このようにして、光デバイスの本質的な機能となる光の検出感度・発光効率の最大の性能を果たし、かつ、小型化・簡略化ために、パッケージにも多くの工夫がなされてきた。パッケージ全体の小型化を実現するために、リードフレームに封止樹脂を用いたパッケージがよく用いられる。   In this way, many devices have been devised for achieving the maximum performance of light detection sensitivity and light emission efficiency, which are essential functions of the optical device, and for miniaturization and simplification. In order to reduce the size of the entire package, a package using a sealing resin for the lead frame is often used.

光デバイス以外の一般的な電子デバイスでは、光の導出入は不必要なので、成形型で作製した非常に高信頼性のパッケージが実現できる。一方、光デバイスの場合、光の導出入のための窓部を設ける必要がある。   In general electronic devices other than optical devices, it is not necessary to lead in and out of light, so that a highly reliable package manufactured with a mold can be realized. On the other hand, in the case of an optical device, it is necessary to provide a window part for light extraction / introduction.

例えば、赤外線領域の光(例えば、5〜10ミクロン程度の長波長の光)を検知する赤外線センサにおいては、長波長の赤外線を効率よく透過する樹脂材料がないことから、1ミクロン程度以下の赤外線を検知する赤外線センサや、フォトダイオードに用いられるようなエポキシ樹脂パッケージをそのまま使用することはできず、何らかの窓を設ける必要があった。そのため、従来の赤外線センサでは、中空パッケージもしくは金属パッケージを利用し、センサの感度が低減されないように、光を効率よく透過させる窓材をセンサ部とは別に設ける必要があった。しかし、中空パッケージを利用することによって、センサの小型化は困難となり、組み立ても複雑になるという問題があった。   For example, in an infrared sensor that detects light in the infrared region (for example, light having a long wavelength of about 5 to 10 microns), since there is no resin material that efficiently transmits long-wavelength infrared light, an infrared light of about 1 micron or less is used. Infrared sensors for detecting light and epoxy resin packages used for photodiodes cannot be used as they are, and some windows have to be provided. Therefore, in the conventional infrared sensor, it is necessary to use a hollow package or a metal package, and to provide a window material that transmits light efficiently so as not to reduce the sensitivity of the sensor. However, using a hollow package makes it difficult to reduce the size of the sensor and complicates assembly.

また、長波長の赤外線センサでは、高いS/N比を得るため、光電変換部の面積や体積を大きくする必要があり、高感度といわれる量子型のセンサの場合でも、冷却装置を設ける必要もあったので、これまでは長波長の赤外線センサの小型化はできなかった。   In addition, in order to obtain a high S / N ratio in a long wavelength infrared sensor, it is necessary to increase the area and volume of the photoelectric conversion unit, and even in the case of a quantum type sensor that is said to be highly sensitive, it is necessary to provide a cooling device. So far, it has not been possible to reduce the size of long-wavelength infrared sensors.

同様に、波長300nm以下の紫外線を検知する紫外線センサにおいても、可視光のフォトダイオードに使われるような、可視光に透明のエポキシ樹脂では紫外光が透過しないことから、石英ガラス、サファイアガラス等の窓材を用いる必要があり、小型でパッケージングのし易い光デバイスを実現することができなかった。このため、紫外線センサの応用範囲は限定されていた。   Similarly, in an ultraviolet sensor that detects ultraviolet light having a wavelength of 300 nm or less, an ultraviolet resin that is transparent to visible light, such as that used for visible light photodiodes, does not transmit ultraviolet light. It is necessary to use a window material, and an optical device that is small and easy to package cannot be realized. For this reason, the application range of the ultraviolet sensor has been limited.

また、窓部が形成されるような成形型を設計し、その成形型を用いて封止工程を行うことで窓部を形成する場合、リードフレームは窓部を避けて配置しなければならない。   Further, when a window is formed by designing a mold that forms a window and performing a sealing process using the mold, the lead frame must be disposed avoiding the window.

また、封止部材による成形工程の後に窓部を形成しようとした場合は、何らかの方法で封止部材に穴を開ける必要がある。例えば、サンドブラスト法で封止部材に穴を開けるためにエッチングをしようとした場合、光デバイスを破壊する恐れもある。   Moreover, when it is going to form a window part after the shaping | molding process by a sealing member, it is necessary to open a hole in a sealing member with a certain method. For example, when etching is performed to make a hole in the sealing member by the sandblast method, the optical device may be destroyed.

例えば、特許文献1には、リードフレーム(接続端子3)を用いたパッケージ形態が開示されている。具体的には、基板上に形成された光電変換部を有する光電変換素子を含む1つ以上の素子と、光電変換素子に電気的に接続される接続端子と、1つ以上の素子及び接続端子を封止する封止部材とを備える光デバイスであって、光デバイスは、光を入射または出射する側に開口部を備え、かつ、開口部の底面は、1つ以上の素子のうち外界に最も近い素子と、この外界との界面であることを特徴したものである。   For example, Patent Document 1 discloses a package form using a lead frame (connection terminal 3). Specifically, one or more elements including a photoelectric conversion element having a photoelectric conversion unit formed on a substrate, a connection terminal electrically connected to the photoelectric conversion element, one or more elements, and a connection terminal An optical device including an opening on a side on which light is incident or emitted, and a bottom surface of the opening is connected to the outside of one or more elements. It is characterized by being an interface between the closest element and the outside world.

図1(a)乃至(e)は、上述した特許文献1に記載されている光デバイスのパッケージ形態を示す図である。図1(a)では、光電変換素子50は、基板10と、基板10の表面に形成された光電変換部1とを備えている。そして、光電変換素子50は、封止部材14によって封止されている。そして、封止部材14には、光電変換素子50が、光学調整能を有する窓部によって外界と接するよう開口部6が形成されている。この開口部6の底部が窓部となっており、光学調整部13が露出している。接続端子3は、接続配線15により光電変換部1と電気的に接続されており、外界の電気信号を光電変換部1へと供給、または、入射してきた光の強度に応じた電気信号を外界へ出力するために用いられる。   FIG. 1A to FIG. 1E are diagrams showing a package form of an optical device described in Patent Document 1 described above. In FIG. 1A, the photoelectric conversion element 50 includes a substrate 10 and a photoelectric conversion unit 1 formed on the surface of the substrate 10. The photoelectric conversion element 50 is sealed with the sealing member 14. And the opening part 6 is formed in the sealing member 14 so that the photoelectric conversion element 50 may contact the external world by the window part which has optical adjustment ability. The bottom of the opening 6 is a window, and the optical adjustment unit 13 is exposed. The connection terminal 3 is electrically connected to the photoelectric conversion unit 1 by a connection wiring 15 and supplies an external electric signal to the photoelectric conversion unit 1 or an electric signal corresponding to the intensity of incident light. Used to output to

また、図1(b)では、光電変換素子50は、基板10に形成された光電変換部1と光学調整部13を有し、接続配線16により接続端子3に接続されている。この場合、光電変換部1や接続配線16は封止部材14によって覆うように封止されているが、光の導出入のため、接続端子3に開口部7を設ける必要がある。このときは、開口部7の底面、すなわち、外界と基板10(光電変換素子50)との界面が窓部となり、この窓部には、光学調整部13が形成されている。よって、光学調整部13と外界との界面が窓部となり、光学調整部13及び基板14を介して光電変換部1に光を出入射する。なお、開口部7は、接続端子3に貫通するように形成されたパターン部である。   In FIG. 1B, the photoelectric conversion element 50 includes the photoelectric conversion unit 1 and the optical adjustment unit 13 formed on the substrate 10, and is connected to the connection terminal 3 by the connection wiring 16. In this case, the photoelectric conversion unit 1 and the connection wiring 16 are sealed so as to be covered by the sealing member 14, but it is necessary to provide the opening 7 in the connection terminal 3 in order to lead out light. At this time, the bottom surface of the opening 7, that is, the interface between the outside and the substrate 10 (photoelectric conversion element 50) serves as a window, and the optical adjustment unit 13 is formed in this window. Therefore, the interface between the optical adjustment unit 13 and the outside becomes a window, and light enters and exits the photoelectric conversion unit 1 through the optical adjustment unit 13 and the substrate 14. The opening 7 is a pattern portion that is formed so as to penetrate the connection terminal 3.

また、図1(c)では、光電変換素子50は、基板10に形成された光電変換部1と光学調整部13と後述する反射板9を有し、接続配線15により接続端子3に接続されている。この場合、図1(b)の場合と同様に、光電変換素子50は封止部材14によって覆うように封止されているが、光の導出入のため、開口部7の底面、すなわち、外界と光電変換部1との界面が窓部となり、この窓部には、光学調整部13が形成されている。よって、光学調整部13と外界との界面が窓部となり、光学調整部13を介して光電変換部1に光を出入射する。   Further, in FIG. 1C, the photoelectric conversion element 50 includes the photoelectric conversion unit 1 formed on the substrate 10, the optical adjustment unit 13, and a reflection plate 9 described later, and is connected to the connection terminal 3 by the connection wiring 15. ing. In this case, as in the case of FIG. 1B, the photoelectric conversion element 50 is sealed so as to be covered with the sealing member 14, but the bottom surface of the opening 7, that is, the outside world, is used for light extraction / introduction. The interface between the photoelectric conversion unit 1 and the photoelectric conversion unit 1 serves as a window, and an optical adjustment unit 13 is formed in the window. Therefore, the interface between the optical adjustment unit 13 and the outside becomes a window, and light enters and exits the photoelectric conversion unit 1 through the optical adjustment unit 13.

また、図1(d)では、図1(b)と同様で、接続端子3に光電変換素子50が入るような穴を形成して、光電変換素子50をその穴に配置してから、接続配線16として金属ワイヤで電気的な接続を行う。   1D, similarly to FIG. 1B, a hole is formed so that the photoelectric conversion element 50 can be inserted into the connection terminal 3, the photoelectric conversion element 50 is disposed in the hole, and then connected. The wiring 16 is electrically connected with a metal wire.

また、図1(e)では、図1(b)及び図1(d)と同様に、接続端子3は、開口部6と同じ面、及びその側面に露出して外部と接続できるようになっているが、加えて、開口部6が形成された面と反対側の面にも露出して外部と接続できるようになっている。   Further, in FIG. 1 (e), as in FIGS. 1 (b) and 1 (d), the connection terminal 3 is exposed on the same surface as the opening 6 and on its side surface so that it can be connected to the outside. In addition, the surface opposite to the surface on which the opening 6 is formed is also exposed so that it can be connected to the outside.

これらの中で、光の入出力面と電気接続の面を反対に取れる構造とする場合は、接続端子と封止樹脂の密着強度を向上するために、光の入出力面側の接続端子の一部が封止樹脂から露出しないように接続端子に段差を設けるなど接続端子形状を設計することもできる。   Among these, when the light input / output surface and the electrical connection surface can be reversed, in order to improve the adhesion strength between the connection terminal and the sealing resin, It is also possible to design the connection terminal shape, for example, by providing a step in the connection terminal so that a part is not exposed from the sealing resin.

図2は、特許文献2に記載された半導体発光装置のパッケージ形態を示す図で、絶縁基板を支持体として用いたパッケージ形態が開示されている。   FIG. 2 is a diagram showing a package form of the semiconductor light emitting device described in Patent Document 2, and discloses a package form using an insulating substrate as a support.

具体的には、半導体発光素子として、例えば、サファイア等の硬度の大きな光透過性絶縁素材の基板206b上にGaN等の窒素化合物を気相成長させて発光層を形成し、当該基板206b側を発光面とする構成のLED素子206を使用している。符号208は、強化材として、例えば、アルミナ、カーボン、シリカ等のフィラを混入した光の非透過性封止樹脂材である。この非透過性封止樹脂材208は、LED素子206の側面と、絶縁素材の基板206bとは反対側のp側及びn側電極が形成されている片面206aを被覆する。LED素子206の発光部206bのみを露出させ、LED素子206の全周を封止樹脂材で封止する構成としているので、封止樹脂材として光の非透過性封止樹脂材を使用することができる。このため、例えば、アルミナ、カーボン、シリカ等のフィラを強化材として混入した非透過性封止樹脂材208にてLED素子206を封止することが可能となる。このような非透過性封止樹脂材208は、吸湿量が少なく、耐熱性が向上するので耐リフロー性が向上してパッケージクラック等の損傷を防止することができる。また、高熱や紫外線にさらされる環境で使用される場合であっても、封止樹脂材が黄変する劣化現象を抑制し、封止樹脂材の劣化に起因する光度の低下を防止した半導体発光装置が得られる。   Specifically, as a semiconductor light-emitting element, for example, a light-emitting layer is formed by vapor-phase growth of a nitrogen compound such as GaN on a light-transmitting insulating material substrate 206b having a high hardness such as sapphire, and the substrate 206b side is formed. An LED element 206 having a light emitting surface is used. Reference numeral 208 denotes a light non-transparent sealing resin material in which fillers such as alumina, carbon, and silica are mixed as a reinforcing material. The non-permeable sealing resin material 208 covers the side surface of the LED element 206 and the one surface 206a on which the p-side and n-side electrodes on the opposite side of the insulating material substrate 206b are formed. Since only the light emitting portion 206b of the LED element 206 is exposed and the entire periphery of the LED element 206 is sealed with a sealing resin material, a light non-transparent sealing resin material should be used as the sealing resin material. Can do. For this reason, for example, the LED element 206 can be sealed with the non-permeable sealing resin material 208 mixed with fillers such as alumina, carbon, and silica as reinforcing materials. Such an impermeable sealing resin material 208 has a small moisture absorption amount and improved heat resistance, so that reflow resistance is improved and damage such as package cracks can be prevented. In addition, even when used in an environment exposed to high heat or ultraviolet rays, semiconductor light emission that suppresses the deterioration phenomenon that the sealing resin material turns yellow and prevents the decrease in luminous intensity due to the deterioration of the sealing resin material A device is obtained.

国際公開WO2006−095834号パンフレットInternational Publication WO2006-095834 Pamphlet 特開平11−214754号公報JP 11-214754 A

上述した特許文献1に見られるようなパッケージの強度は、金属である接続端子と、封止樹脂と、接続端子と封止樹脂の密着性により決まる。一方、パッケージは、使用される機器の小型化、薄型化、多機能化、により、パッケージ自体の小型化、薄型化が求められている。   The strength of the package as found in Patent Document 1 described above is determined by the connection terminal that is a metal, the sealing resin, and the adhesion between the connection terminal and the sealing resin. On the other hand, the package itself is required to be reduced in size and thickness by reducing the size, thickness, and functionality of the equipment used.

上述した特許文献1の実施形態では、パッケージの主たる構造体であるリードフレームが開口部や接続端子の絶縁のために分割され、間に樹脂が封止されているため、パッケージを薄型化する際、封止樹脂とリードフレームの界面や、リードフレームが離れている部分の封止樹脂部分で、パッケージ強度が低下する問題があった。   In the embodiment of Patent Document 1 described above, the lead frame, which is the main structure of the package, is divided to insulate the openings and connection terminals, and the resin is sealed between them. There is a problem that the package strength is lowered at the interface between the sealing resin and the lead frame or at the sealing resin portion where the lead frame is separated.

また、上述した特許文献2の実施形態では、パッケージの主たる構造体が絶縁性基板であり、また、封止するLED素子の開口部が基板と反対側であるため、主たる構造体を分割する必要が無い。   In the embodiment of Patent Document 2 described above, the main structure of the package is an insulating substrate, and the opening of the LED element to be sealed is on the side opposite to the substrate, so that the main structure needs to be divided. There is no.

しかし、絶縁性基板1の上にメタライズ配線層と導電材とを介してLED素子を配置する構造のため、パッケージの厚さに制約があり、パッケージ強度を確保しながら薄くするには限界があった。   However, since the LED element is disposed on the insulating substrate 1 through the metallized wiring layer and the conductive material, the thickness of the package is limited, and there is a limit to reducing the thickness while ensuring the package strength. It was.

また、樹脂封止を行う手段として、例えば、トランスファーモールドやディスペンサーを用いて絶縁性基板1の上部に樹脂を充填するが、樹脂封止を行う際、樹脂の流れが直接素子側面に当たるので、素子が動いたり剥がれたりする問題点があった。   Further, as a means for performing resin sealing, for example, a resin is filled into the upper portion of the insulating substrate 1 using a transfer mold or a dispenser. However, when resin sealing is performed, the flow of the resin directly hits the side surface of the element. There was a problem that moved or peeled off.

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、チップ窓を持つ構造で、小型でかつ薄型で、簡便な構造でありながら、パッケージ強度を低下させない樹脂封止パッケージを提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a resin seal that does not reduce the package strength while having a structure having a chip window, a small, thin, and simple structure. It is to provide a stop package.

本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、一方の面に窓部領域を有し、他方の面に開放領域を有する支持体である絶縁性基板と、該絶縁性基板の前記窓部領域の中央開口部に設けられた1つ又は複数のチップと、該チップを取り囲むように前記窓部領域及び前記開放領域を封止する封止樹脂と、前記絶縁性基板と前記封止樹脂との間に設けられた第1電極と、前記絶縁性基板の前記他方の面に設けられた外部接続のための第2電極と、前記第1電極と前記第2電極とを接続する導体配線と、前記チップと前記第1電極とを接続し、前記封止樹脂で樹脂封止されたボンディングワイヤーとを備えことを特徴とする。   The present invention has been made to achieve such an object, and the invention according to claim 1 is a support having a window region on one surface and an open region on the other surface. An insulating substrate, one or more chips provided in a central opening of the window region of the insulating substrate, and a seal that seals the window region and the open region so as to surround the chip A resin, a first electrode provided between the insulating substrate and the sealing resin, a second electrode for external connection provided on the other surface of the insulating substrate, and the first Conductive wiring that connects an electrode and the second electrode; and a bonding wire that connects the chip and the first electrode and is sealed with the sealing resin.

また、請求項2に記載の発明は、請求項1に記載の発明において、前記中央開口部の高さが、前記チップの高さの半分以上であることを特徴とする。   The invention according to claim 2 is the invention according to claim 1, wherein the height of the central opening is at least half of the height of the chip.

また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記絶縁性基板上に実装された回路部品が、前記チップと前記第2電極とに接続されていることを特徴とする。   According to a third aspect of the present invention, in the invention of the first or second aspect, the circuit component mounted on the insulating substrate is connected to the chip and the second electrode. Features.

また、請求項4に記載の発明は、請求項1,2又は3に記載の発明において、前記第2電極が、前記絶縁性基板の両面にあることを特徴とする。   According to a fourth aspect of the invention, in the first, second, or third aspect of the invention, the second electrode is provided on both surfaces of the insulating substrate.

また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の発明において、前記導体配線が、前記絶縁性基板の側面に露出していることを特徴とする。   The invention according to claim 5 is the invention according to any one of claims 1 to 4, wherein the conductor wiring is exposed on a side surface of the insulating substrate.

また、請求項6に記載の発明は、請求項1乃至5のいずれかに記載の発明において、前記絶縁性基板が、プリント基板であることを特徴とする。   The invention according to claim 6 is the invention according to any one of claims 1 to 5, wherein the insulating substrate is a printed circuit board.

また、請求項7に記載の発明は、請求項1乃至5のいずれかに記載の発明において、前記絶縁性基板が、セラミックス基板であることを特徴とする。   The invention according to claim 7 is the invention according to any one of claims 1 to 5, wherein the insulating substrate is a ceramic substrate.

また、請求項8に記載の発明は、請求項1乃至7のいずれかに記載の発明において、前記チップが、量子型赤外線受光素子であることを特徴とする。   The invention according to claim 8 is the invention according to any one of claims 1 to 7, wherein the chip is a quantum infrared light receiving element.

また、請求項9に記載の発明は、請求項1乃至7のいずれかに記載の発明において、前記チップが、量子型赤外線発光素子であることを特徴とする。   The invention according to claim 9 is the invention according to any one of claims 1 to 7, wherein the chip is a quantum infrared light emitting element.

また、請求項10に記載の発明は、請求項1乃至7のいずれかに記載の発明において、前記チップが、紫外線受光素子であることを特徴とする。   The invention according to claim 10 is the invention according to any one of claims 1 to 7, wherein the chip is an ultraviolet light receiving element.

また、請求項11に記載の発明は、請求項1乃至7のいずれかに記載の発明において、前記チップが、紫外線発光素子であることを特徴とする。   The invention according to claim 11 is the invention according to any one of claims 1 to 7, wherein the chip is an ultraviolet light emitting element.

また、請求項12に記載の発明は、請求項1乃至7のいずれかに記載の発明において、前記チップが、MEMS素子であることを特徴とする。   The invention according to claim 12 is the invention according to any one of claims 1 to 7, wherein the chip is a MEMS element.

本発明によれば、一方の面に窓部領域を有し、他方の面に開放領域を有する支持体である絶縁性基板と、絶縁性基板の窓部領域の中央部開口部に設けられた1つ又は複数のチップと、チップを取り囲むように窓部領域及び開放領域を封止する封止樹脂と、絶縁性基板と封止樹脂との間に設けられた第1電極と、絶縁性基板の他方の面に設けられた外部接続のための第2電極と、第1電極と第2電極とを接続する導体配線と、チップと第1電極とを接続し、封止樹脂で樹脂封止されたボンディングワイヤーとを備えたので、パッケージを小型特には薄型化した場合に、支持体の絶縁性基板がパッケージの全体に一体となってた構造となっており、また、厚みは支持体の絶縁性基板で決まっているので、パッケージ表面に開口部を有する小型で薄型で簡便な構造の表面実装形パッケージを実現することが可能である。   According to the present invention, the insulating substrate which is a support having the window region on one surface and the open region on the other surface, and the central opening of the window region of the insulating substrate are provided. One or a plurality of chips, a sealing resin that seals the window region and the open region so as to surround the chips, a first electrode provided between the insulating substrate and the sealing resin, and the insulating substrate A second electrode for external connection provided on the other surface of the metal, a conductor wiring for connecting the first electrode and the second electrode, the chip and the first electrode are connected, and resin-sealed with a sealing resin When the package is made small, especially thin, the insulating substrate of the support body is integrated with the entire package, and the thickness is the same as that of the support body. Since it is determined by the insulating substrate, it is small and thin with an opening on the package surface. In it is possible to realize a surface mount type package simple structure.

また、封止するチップの外周を支持体の絶縁性基板が囲っているため、樹脂封止によるチップへのストレスを緩和することが出来る。   Moreover, since the insulating substrate of the support surrounds the outer periphery of the chip to be sealed, stress on the chip due to resin sealing can be alleviated.

なお、チップは、開口部に一つでも複数個配置しても良く、また、開口部が複数個有りチップを配置する構造であっても良い。   One or a plurality of chips may be arranged in the opening, or a structure in which a plurality of openings are provided and a chip is arranged may be used.

また、支持体の開口部の中にチップをダイボンドし、チップと支持体に形成された第1電極との間にワイヤーボンドした後、樹脂封止を行う。開口部の高さがチップの高さの半分以上にすることにより、樹脂封止をする際、樹脂の流れによる力が支持体の絶縁性基板を介してチップ側面にあたるため、チップが動いたり剥がれ難くなる。   Further, the chip is die-bonded into the opening of the support, and after wire bonding between the chip and the first electrode formed on the support, resin sealing is performed. By making the height of the opening more than half of the height of the chip, when sealing the resin, the force due to the resin flow hits the side of the chip through the insulating substrate of the support, so the chip moves or peels off It becomes difficult.

また、絶縁性基板上に回路部品を実装し、チップ接続することにより、容易に信号処理機能をもった複合部品を形成することが出来る。なお、回路部品は、例えば、Siで形成された半導体チップでも、抵抗やコンデンサなどのチップ部品でも、小型のものであればよく、限定されるものではない。また、回路部品は、絶縁性基板上に配置しても、開口部内に配置しても良い。   In addition, by mounting circuit components on an insulating substrate and chip-connecting them, a composite component having a signal processing function can be easily formed. The circuit component is not limited as long as it is a semiconductor chip made of Si or a chip component such as a resistor or a capacitor as long as it is small. The circuit component may be disposed on the insulating substrate or in the opening.

また、支持体を絶縁性基板で形成しているので、第2電極を容易にパッケージの表と裏両面配置した構造にすることが出来る。パッケージの表面に電極を配置することにより、開口部を下側に向け実装したり、表面からワイヤーボンディングで実装したり、表面からプロービングしてテストを行ったりすることが可能である。   Moreover, since the support is formed of an insulating substrate, the second electrode can be easily arranged on both the front and back surfaces of the package. By disposing the electrode on the surface of the package, it is possible to mount the opening portion downward, to mount by wire bonding from the surface, or to perform a test by probing from the surface.

また、導体配線をパッケージの側面に露出すれば、例えば、半田によりプリント基板に実装する際、半田が導体配線と接合するので、容易に接合状態を確認することが出来る。   Further, if the conductor wiring is exposed on the side surface of the package, for example, when the solder is mounted on the printed board with solder, the solder is joined to the conductor wiring, so that the joining state can be easily confirmed.

また、支持体にプリント基板を用いることにより、電極の配置や導体配線パターンや第1電極の高さやパッケージの全体の高さを容易に設定することが可能となる。   Further, by using a printed circuit board as the support, it is possible to easily set the electrode arrangement, the conductor wiring pattern, the height of the first electrode, and the overall height of the package.

また、支持体にセラミックス基板を用いることにより、電極の配置や導体配線パターンや第1電極の高さやパッケージの全体の高さを容易に設定することが可能となり、また、パッケージ強度の向上や耐熱温度の向上をも、図ることが可能となる。   In addition, by using a ceramic substrate for the support, it is possible to easily set the arrangement of electrodes, the conductor wiring pattern, the height of the first electrode, and the overall height of the package, as well as improving the package strength and heat resistance. The temperature can also be improved.

また、本発明の樹脂封止パッケージは、開口部を持ち、チップの片面を直接外部へ露出する構造のため、全体を樹脂により封止することが出来ない量子型赤外線受光素子や量子型赤外線発光素子や紫外線受光素子や紫外線発光素子やMEMS構造の素子での小型薄型パッケージとして特に優れている。   In addition, the resin-sealed package of the present invention has an opening and has a structure in which one side of the chip is directly exposed to the outside, so that the whole cannot be sealed with resin. It is particularly excellent as a small and thin package of an element, an ultraviolet light receiving element, an ultraviolet light emitting element, or an MEMS structure element.

(a)乃至(e)は、特許文献1に記載された従来の光デバイスのパッケージ形態を示す断面図である。(A) thru | or (e) is sectional drawing which shows the package form of the conventional optical device described in patent document 1. FIG. 特許文献2に記載された従来の半導体発光装置のパッケージ形態を示す断面図である。It is sectional drawing which shows the package form of the conventional semiconductor light-emitting device described in patent document 2. FIG. (a)乃至(e)は、本発明に係る樹脂封止パッケージの実施形態1を説明するための図で、(a)は断面図、(b)は上面図、(c)は樹脂封止前の下面図、(d)は樹脂封止後の下面図、(e)は(a)の変形例を示す断面図である。(A) thru | or (e) is a figure for demonstrating Embodiment 1 of the resin sealing package which concerns on this invention, (a) is sectional drawing, (b) is a top view, (c) is resin sealing The bottom view before, (d) is the bottom view after resin sealing, (e) is sectional drawing which shows the modification of (a). (a)乃至(d)は、本発明に係る樹脂封止パッケージの実施形態2を説明するための図で、(a)は断面図、(b)は上面図、(c)は樹脂封止前の下面図、(d)は樹脂封止後の下面図である。(A) thru | or (d) are the figures for demonstrating Embodiment 2 of the resin sealing package which concerns on this invention, (a) is sectional drawing, (b) is a top view, (c) is resin sealing A front bottom view, (d) is a bottom view after resin sealing. (a)乃至(d)は、本発明に係る樹脂封止パッケージの実施形態3を説明するための図で、(a)は断面図、(b)は上面図、(c)は樹脂封止前の下面図、(d)は樹脂封止後の下面図である。(A) thru | or (d) are the figures for demonstrating Embodiment 3 of the resin sealing package which concerns on this invention, (a) is sectional drawing, (b) is a top view, (c) is resin sealing A front bottom view, (d) is a bottom view after resin sealing. (a)乃至(c)は、本発明に係る樹脂封止パッケージの実施形態4を説明するための図で、(a)は断面図、(b)は上面図で、(c)は樹脂封止後の下面図である。(A) thru | or (c) is a figure for demonstrating Embodiment 4 of the resin sealing package which concerns on this invention, (a) is sectional drawing, (b) is a top view, (c) is resin sealing It is a bottom view after a stop. (a),(b)は、本発明に係る樹脂封止パッケージの実施形態5を説明するための図で、(a)は断面図、(b)は側面図である。(A), (b) is a figure for demonstrating Embodiment 5 of the resin sealing package which concerns on this invention, (a) is sectional drawing, (b) is a side view. (a),(b)は、本発明に係る樹脂封止パッケージの実施形態5の変形例を説明するための図で、(a)は断面図、(b)は側面図である。(A), (b) is a figure for demonstrating the modification of Embodiment 5 of the resin sealing package which concerns on this invention, (a) is sectional drawing, (b) is a side view. (a)乃至(e)は、本発明に係る樹脂封止パッケージの実施形態6を説明するための図で、(a)はチップ部分の断面図、(b)は回路部品部分の断面図、(c)は上面図、(d)は樹脂封止前の下面図、(e)は樹脂封止後の下面図である。(A) thru | or (e) is a figure for demonstrating Embodiment 6 of the resin sealing package which concerns on this invention, (a) is sectional drawing of a chip part, (b) is sectional drawing of a circuit component part, (C) is a top view, (d) is a bottom view before resin sealing, and (e) is a bottom view after resin sealing.

以下、図面を参照して本発明の各実施形態について説明する。   Hereinafter, each embodiment of the present invention will be described with reference to the drawings.

[実施形態1]
図3(a)乃至(e)は、本発明に係る樹脂封止パッケージの実施形態1を説明するための図で、図3(a)は断面図、図3(b)は上面図、図3(c)は樹脂封止前の下面図、図3(d)は樹脂封止後の下面図、図3(e)は図3(a)の変形例を示す断面図である。
[Embodiment 1]
FIGS. 3A to 3E are views for explaining the first embodiment of the resin-sealed package according to the present invention. FIG. 3A is a cross-sectional view, FIG. 3B is a top view, and FIG. 3 (c) is a bottom view before resin sealing, FIG. 3 (d) is a bottom view after resin sealing, and FIG. 3 (e) is a cross-sectional view showing a modification of FIG. 3 (a).

本発明の樹脂封止パッケージは、少なくとも、チップ307とボンディングワイヤー305と絶縁性基板(フレーム部)301と封止樹脂308とを備えている。   The resin-sealed package of the present invention includes at least a chip 307, a bonding wire 305, an insulating substrate (frame part) 301, and a sealing resin 308.

絶縁性基板301は、一方の面に窓部領域312を有し、他方の面に開放領域313を有する支持体である。また、チップ307は、絶縁性基板301の窓部領域312の中央開口部に1つ又は複数設けられたものである。また、封止樹脂308は、チップ307を取り囲むように窓部領域312及び開放領域313を封止するものである。   The insulating substrate 301 is a support body having a window region 312 on one surface and an open region 313 on the other surface. One or more chips 307 are provided in the central opening of the window region 312 of the insulating substrate 301. The sealing resin 308 seals the window region 312 and the open region 313 so as to surround the chip 307.

また、第1電極303は、絶縁性基板301と封止樹脂308との間、つまり、封止樹脂308の上面で、絶縁性基板301の下面に設けられたものである。また、第2電極304は、絶縁性基板301の他方の面に設けられた外部接続のためのものである。また、導体配線302は、第1電極303と第2電極304とを接続するためのもので、絶縁性基板301内に導かれているものである。また、ボンディングワイヤー305は、チップ307と第1電極303とを接続し、封止樹脂308で樹脂封止されたものである。   The first electrode 303 is provided on the lower surface of the insulating substrate 301 between the insulating substrate 301 and the sealing resin 308, that is, on the upper surface of the sealing resin 308. The second electrode 304 is for external connection provided on the other surface of the insulating substrate 301. The conductor wiring 302 is used to connect the first electrode 303 and the second electrode 304 and is led into the insulating substrate 301. The bonding wire 305 connects the chip 307 and the first electrode 303 and is sealed with a sealing resin 308.

上述したように、実施形態1の樹脂封止パッケージは、中央が開口した凹形の絶縁性基板301の絶縁性基板開口部(窓部領域)312の中央開口部311内に封止するチップ307を配置し、このチップ307裏面側がパッケージ表面に露出する構造になっている。   As described above, the resin-sealed package of Embodiment 1 has the chip 307 sealed in the central opening 311 of the insulating substrate opening (window region) 312 of the concave insulating substrate 301 having an opening at the center. And the back surface side of the chip 307 is exposed on the package surface.

また、樹脂封止パッケージの支持体である絶縁性基板301は、絶縁性基板開口部312がある。パッケージの外周部には一体で絶縁性基板301が配置されている。また、絶縁性基板301の内側には段差部があり、この段差部に半導体チップ307とボンディングワイヤー305で電気的に接続するための第1電極303が配置されている。   The insulating substrate 301 that is a support for the resin-sealed package has an insulating substrate opening 312. An insulating substrate 301 is integrally disposed on the outer periphery of the package. In addition, there is a stepped portion inside the insulating substrate 301, and a first electrode 303 for electrical connection with the semiconductor chip 307 and the bonding wire 305 is disposed on the stepped portion.

また、第1電極303は、導体配線(内部配線)302を介して樹脂封止パッケージの外部接続端子である第2電極304に接続されている。内部配線302は、段差部の配線に基板中に穴を空けてメッキを行い、内部を導体又は樹脂で埋めたビアで構成している。   The first electrode 303 is connected to a second electrode 304 that is an external connection terminal of the resin-sealed package via a conductor wiring (internal wiring) 302. The internal wiring 302 is configured by a via in which a hole is formed in the substrate in the stepped portion and plated, and the inside is filled with a conductor or resin.

また、チップ307は、絶縁性基板開口部312に配置され、ワイヤーボンディングされた後、絶縁性基板開口部312と絶縁性基板凹部(開放領域)313とに樹脂封止する。   The chip 307 is disposed in the insulating substrate opening 312 and wire-bonded, and then resin-sealed in the insulating substrate opening 312 and the insulating substrate recess (open region) 313.

なお、実施形態1では、第1電極303と第2電極304は、それぞれ4個であるが、封止するチップの電極数やパッケージサイズ、実装時の強度等に応じて複数個配置しても良い。   In the first embodiment, the number of the first electrodes 303 and the number of the second electrodes 304 is four. However, a plurality of the first electrodes 303 and the second electrodes 304 may be arranged according to the number of chip electrodes to be sealed, the package size, the strength during mounting, and the like. good.

また、チップ307が収納される中央開口部の高さは、チップ307の高さの半分以上である。つまり、チップ307と第1電極303が配置されている絶縁性基板301の絶縁性基板開口部312の厚さは、チップ307の半分以上の厚さにしている。
また、絶縁性基板301上に回路部品(図示せず)を実装することができ、この回路部品は、チップ307と第2電極304とに接続されている。また、絶縁性基板301は、プリント基板、あるいはセラミックス基板とすることもできる。
Further, the height of the central opening in which the chip 307 is stored is at least half the height of the chip 307. That is, the thickness of the insulating substrate opening 312 of the insulating substrate 301 on which the chip 307 and the first electrode 303 are disposed is more than half the thickness of the chip 307.
In addition, a circuit component (not shown) can be mounted on the insulating substrate 301, and this circuit component is connected to the chip 307 and the second electrode 304. The insulating substrate 301 can be a printed circuit board or a ceramic substrate.

また、チップ307は、量子型赤外線受光素子、あるいは量子型赤外線発光素子であってもよい。この種の量子型赤外線センサは、半導体に赤外線が照射されると、その光量子によって発生する電子や正孔を利用するセンサであり、光導電型(HgCdTeなど)や光起電力型(InAsなど)がある。この量子型赤外線センサは、感度の波長依存性があり、高感度で、応答速度が速いという特長がある。また、チップ307は、紫外線受光素子、あるいは紫外線発光素子であってもよい。   The chip 307 may be a quantum infrared light receiving element or a quantum infrared light emitting element. This type of quantum infrared sensor is a sensor that utilizes electrons and holes generated by photons when a semiconductor is irradiated with infrared light, such as a photoconductive type (such as HgCdTe) or a photovoltaic type (such as InAs). There is. This quantum infrared sensor has a wavelength dependency of sensitivity, a high sensitivity, and a high response speed. The chip 307 may be an ultraviolet light receiving element or an ultraviolet light emitting element.

また、チップ307は、MEMS素子であることも可能である。一般に、MEMS(メムス;Micro Electro Mechanical System)と呼ばれる微細な加工技術を利用して形成された構造体を備えた電気機械系、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、この構造体を半導体基板、例えば、シリコン基板上に形成してなるMEMS素子が提案されている。このようなMEMS素子は、半導体基板上に形成されることにより、CMOS等の半導体回路と一体化することが可能になるため、例えば、携帯電話機等といった小型化及び高性能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。   The chip 307 can also be a MEMS element. 2. Description of the Related Art Generally, an electromechanical system including a structure formed using a fine processing technique called MEMS (Micro Electro Mechanical System), such as a resonator, a filter, a sensor, and a motor, is known. A MEMS element in which this structure is formed on a semiconductor substrate, for example, a silicon substrate has been proposed. Such a MEMS element can be integrated with a semiconductor circuit such as a CMOS by being formed on a semiconductor substrate. Therefore, for example, communication that requires downsizing and high performance such as a mobile phone or the like. Application to high-frequency circuits used in equipment is expected.

図3(e)は、図3(a)の変形例を示す断面図である。この変形例においては、内部配線306は、段差部の配線に段差部表面に導体を形成して構成している。つまり、内部配線306は、絶縁性基板301内に導かれているものではなく、絶縁性基板301と封止樹脂308との間に導かれている。   FIG. 3E is a cross-sectional view showing a modification of FIG. In this modification, the internal wiring 306 is configured by forming a conductor on the surface of the stepped portion on the wiring of the stepped portion. That is, the internal wiring 306 is not led into the insulating substrate 301, but is led between the insulating substrate 301 and the sealing resin 308.

このように、実施形態1のような構造とすることにより、パッケージを小型特には薄型化した場合に、支持体の絶縁性基板がパッケージの全体に一体となった構造となっており、厚みは支持体の絶縁性基板で決まっているので、パッケージ表面に開口部を有する小型で薄型で簡便な構造の表面実装形の樹脂封止パッケージを実現することが可能となる。   As described above, by adopting the structure as in the first embodiment, when the package is reduced in size, in particular, thinner, the insulating substrate of the support is integrated with the entire package, and the thickness is Since it is determined by the insulating substrate of the support, it is possible to realize a surface-mounted resin-sealed package having a small, thin and simple structure having an opening on the surface of the package.

また、封止するチップの外周を支持体の絶縁性基板が囲っているため、樹脂封止によるチップへのストレスを緩和することが出来る。   Moreover, since the insulating substrate of the support surrounds the outer periphery of the chip to be sealed, stress on the chip due to resin sealing can be alleviated.

また、絶縁性基板301にプリント基板やセラミックス基板を用いることにより、電極の配置や導体配線パターンや第1電極の高さやパッケージの全体の高さを容易に設定することが可能であり、また、パッケージ強度の向上や耐熱温度の向上をも図ることが可能となる。   In addition, by using a printed circuit board or a ceramic substrate for the insulating substrate 301, it is possible to easily set the electrode arrangement, the conductor wiring pattern, the height of the first electrode, and the overall height of the package. It is also possible to improve the package strength and the heat resistant temperature.

また、樹脂封止をする際、樹脂の流れによる力が前期支持体の絶縁性基板を介してチップ側面にあたるため、チップが動いたり剥がれ難くなり、組み立て不良率の低減を図ることが可能である。   Further, when resin sealing is performed, the force due to the flow of the resin hits the side surface of the chip through the insulating substrate of the previous support, so that the chip does not move or peel off, and the assembly failure rate can be reduced. .

[実施形態2]
図4(a)乃至(d)は、本発明に係る樹脂封止パッケージの実施形態2を説明するための図で、図4(a)は断面図、図4(b)は上面図、図4(c)は樹脂封止前の下面図、図4(d)は樹脂封止後の下面図である。
[Embodiment 2]
4A to 4D are views for explaining a second embodiment of the resin-sealed package according to the present invention. FIG. 4A is a cross-sectional view, FIG. 4B is a top view, and FIG. 4 (c) is a bottom view before resin sealing, and FIG. 4 (d) is a bottom view after resin sealing.

この実施形態2の樹脂封止パッケージは、上述した実施形態1と同様の構造を取っている。絶縁性基板開口部312にチップ307aやチップ307bを配置することにより、2つのチップを一つの樹脂封止パッケージに封止することが出来る。   The resin-sealed package of the second embodiment has the same structure as that of the first embodiment described above. By disposing the chip 307 a and the chip 307 b in the insulating substrate opening 312, two chips can be sealed in one resin-sealed package.

また、この実施形態2では、封止するチップは2個であるが、樹脂封止パッケージの強度が取れるのであればこの限りではなく、縦横に複数個のチップを配置しても良い。   In the second embodiment, the number of chips to be sealed is two. However, as long as the strength of the resin-sealed package can be obtained, the present invention is not limited to this, and a plurality of chips may be arranged vertically and horizontally.

[実施形態3]
図5(a)乃至(d)は、本発明に係る樹脂封止パッケージの実施形態3を説明するための図で、(a)は断面図、(b)は上面図、(c)は樹脂封止前の下面図、(d)は樹脂封止後の下面図である。
[Embodiment 3]
FIGS. 5A to 5D are views for explaining a third embodiment of the resin-encapsulated package according to the present invention, where FIG. 5A is a sectional view, FIG. 5B is a top view, and FIG. 5C is a resin. The bottom view before sealing, (d) is the bottom view after resin sealing.

この実施形態3の樹脂封止パッケージは、絶縁性基板開口部を312a,301bと2個あり、それぞれ内部にチップ307cとチップ307dを配置している。その他の構造は実施形態1と同様である。   In the resin-sealed package of the third embodiment, there are two insulating substrate openings 312a and 301b, and a chip 307c and a chip 307d are arranged inside, respectively. Other structures are the same as those of the first embodiment.

また、第1電極303は、チップ307cとチップ307dの電極を外部に配線する他に、チップ307cとチップ307dを接続するための電極として用いても良い。   The first electrode 303 may be used as an electrode for connecting the chip 307c and the chip 307d in addition to wiring the electrodes of the chip 307c and the chip 307d to the outside.

封止するチップのサイズが大きい場合や、チップ間の絶縁を取りたい場合や、チップ間の距離を離したい場合などの場合に、樹脂封止パッケージの強度を低下させることなく、パッケージの表面に開口部を有する小型で薄型で簡便な構造の表面実装形の樹脂封止パッケージを実現することが可能となる。   When the size of the chip to be sealed is large, when insulation between chips is desired, or when it is desired to increase the distance between chips, the resin-sealed package is not reduced in strength. It is possible to realize a surface-mounted resin-sealed package having a small, thin and simple structure having an opening.

また、この実施形態3では、絶縁性基板の開口部は2個であるが、樹脂封止パッケージの強度が取れるのであればこの限りではなく、縦横に複数個配置しても良い。   In Embodiment 3, the number of openings in the insulating substrate is two. However, the number is not limited as long as the strength of the resin-sealed package can be obtained, and a plurality of openings may be arranged vertically and horizontally.

[実施形態4]
図6(a)乃至(c)は、本発明に係る樹脂封止パッケージの実施形態4を説明するための図で、図6(a)は断面図、図6(b)は上面図で、図6(c)は樹脂封止後の下面図である。
[Embodiment 4]
6 (a) to 6 (c) are views for explaining a fourth embodiment of the resin-sealed package according to the present invention, FIG. 6 (a) is a cross-sectional view, and FIG. 6 (b) is a top view. FIG. 6C is a bottom view after resin sealing.

この実施形態4の樹脂封止パッケージは、パッケージの表面と裏面にそれぞれ外部接続電極である第2電極304aと第2電極304bを配置し、内部配線302で第1電極と接続されている。その他の構造は実施形態1と同様である。   In the resin-encapsulated package of the fourth embodiment, the second electrode 304a and the second electrode 304b, which are external connection electrodes, are arranged on the front and back surfaces of the package, respectively, and are connected to the first electrode by the internal wiring 302. Other structures are the same as those of the first embodiment.

この樹脂封止パッケージは、支持体を絶縁性基板301で形成しているので、第2電極304bを容易にパッケージの表と裏両面配置した構造にすることが出来る。   In this resin-encapsulated package, since the support is formed of the insulating substrate 301, the second electrode 304b can be easily arranged on both the front and back surfaces of the package.

パッケージの表面に電極を配置することにより、開口部を下側に向け実装したり、表面からワイヤーボンディングで実装したり、表面からプロービングしてテストを行ったりすることが可能となる。   By disposing the electrode on the surface of the package, it is possible to mount the opening portion downward, mount by wire bonding from the surface, or perform a test by probing from the surface.

[実施形態5]
図7(a),(b)は、本発明に係る樹脂封止パッケージの実施形態5を説明するための図で、図7(a)は断面図、図7(b)は側面図である。
[Embodiment 5]
7 (a) and 7 (b) are views for explaining a resin-sealed package according to Embodiment 5 of the present invention. FIG. 7 (a) is a sectional view and FIG. 7 (b) is a side view. .

この実施形態5の樹脂封止パッケージは、第1電極303と第2電極304間の内部配線が樹脂封止パッケージの側面に露出する構造になっている。   The resin-sealed package of the fifth embodiment has a structure in which the internal wiring between the first electrode 303 and the second electrode 304 is exposed on the side surface of the resin-sealed package.

図7(a),(b)では、第2電極が裏面にのみあるので、内部配線309は、絶縁性基板の側面途中から第2電極へ接続する構造になっている。その他の構造は実施形態1と同様である。   7A and 7B, since the second electrode is only on the back surface, the internal wiring 309 is structured to connect to the second electrode from the middle of the side surface of the insulating substrate. Other structures are the same as those of the first embodiment.

図8(a),(b)は、本発明に係る樹脂封止パッケージの実施形態5の変形例を説明するための図で、図8(a)は断面図、図8(b)は側面図である。   8 (a) and 8 (b) are views for explaining a modified example of Embodiment 5 of the resin-sealed package according to the present invention. FIG. 8 (a) is a sectional view and FIG. 8 (b) is a side view. FIG.

図8(a),(b)では、第2電極が表面と裏面の両方にあるので、内部配線309は、絶縁性基板の側面を縦断する構造になっており、表面と裏面の両方の第2電極へ接続する構造になっている。その他の構造は実施形態1と同様である。   8A and 8B, since the second electrode is on both the front surface and the back surface, the internal wiring 309 has a structure in which the side surface of the insulating substrate is vertically cut. The structure is connected to two electrodes. Other structures are the same as those of the first embodiment.

この樹脂封止パッケージは、内部配線309が側面に露出しており、露出した側表面を半田と接合しやすい構造にすることにより、プリント基板に実装する際、半田が導体配線と接合するので、容易に接合状態を確認することが可能となる。   In this resin-encapsulated package, the internal wiring 309 is exposed on the side surface, and the solder is bonded to the conductor wiring when mounted on the printed circuit board by making the exposed side surface easy to bond to the solder. It becomes possible to easily confirm the joining state.

[実施形態6]
図9(a)乃至(e)は、本発明に係る樹脂封止パッケージの実施形態6を説明するための図で、図9(a)はチップ部分の断面図、図9(b)は回路部品部分の断面図、図9(c)は上面図、図9(d)は樹脂封止前の下面図、図9(e)は樹脂封止後の下面図である。
[Embodiment 6]
FIGS. 9A to 9E are views for explaining a sixth embodiment of the resin-sealed package according to the present invention. FIG. 9A is a cross-sectional view of a chip portion, and FIG. 9B is a circuit. FIG. 9C is a top view, FIG. 9D is a bottom view before resin sealing, and FIG. 9E is a bottom view after resin sealing.

この実施形態6の樹脂封止パッケージは、絶縁性基板開口部312にチップ307があり、絶縁性基板凹部313上に回路部品314があり、チップ307と回路部品314は内部配線電極310を介してワイヤーボンディングされ、内部配線電極310は必要に応じ内部配線315を介して第1電極303や第2電極304に接続されている。   In the resin-sealed package of the sixth embodiment, the chip 307 is provided in the insulating substrate opening 312, the circuit component 314 is provided on the insulating substrate recess 313, and the chip 307 and the circuit component 314 are connected via the internal wiring electrode 310. The internal wiring electrode 310 is connected to the first electrode 303 and the second electrode 304 through the internal wiring 315 as necessary.

絶縁性基板301上に回路部品314を実装し、チップ307を接続しているので、容易に信号処理機能をもった複合部品を形成することが可能である。   Since the circuit component 314 is mounted on the insulating substrate 301 and the chip 307 is connected, a composite component having a signal processing function can be easily formed.

なお、回路部品314は、例えば、Siで形成された半導体チップでも、抵抗やコンデンサなどのチップ部品でも、小型のものであればよく、限定されるものではない。また、回路部品314は、絶縁性基板上に配置しても、開口部内に配置しても良い。   The circuit component 314 may be a semiconductor chip made of Si or a chip component such as a resistor or a capacitor, as long as it is small, and is not limited. Further, the circuit component 314 may be disposed on the insulating substrate or in the opening.

また、回路部品314は、絶縁性基板凹部313上に直接ダイボンディングしても、ダイボンド用電極を形成した上にダイボンドしても良い。例えば、Siで形成された半導体チップをダイボンド用電極上へダイボンドすれば容易に第2電極を介して外部配線で半導体チップの基板をGNDへ接続することが出来る。   The circuit component 314 may be directly die-bonded on the insulating substrate recess 313 or may be die-bonded after forming a die-bonding electrode. For example, if a semiconductor chip made of Si is die-bonded onto a die-bonding electrode, the substrate of the semiconductor chip can be easily connected to GND via an external wiring via the second electrode.

1 光電変換部
3 接続端子
6,7 開口部
9 光反射部
10 基板
13 光学調整部
14 封止樹脂
15 接続配線
16 視野角
50 光電変換素子
201 絶縁基体
202,203 メタライズ配線層
204,205 導電材
206 LED素子
206a,206b サファイア基板
207 封止樹脂材
208 非透過性封止樹脂材
301 絶縁性基板
302,306,309,315 内部配線
303 第1電極
304,304a 第2電極
305 ボンディングワイヤー
307,307a,307b,307c,307d チップ
308 封止樹脂
310 内部配線電極
311 中央開口部
312,312a,312b 絶縁性基板開口部(窓部領域)
313 絶縁性基板凹部(開放領域)
314 回路部品
DESCRIPTION OF SYMBOLS 1 Photoelectric conversion part 3 Connection terminal 6,7 Opening part 9 Light reflection part 10 Board | substrate 13 Optical adjustment part 14 Sealing resin 15 Connection wiring 16 Viewing angle 50 Photoelectric conversion element 201 Insulating base body 202,203 Metallization wiring layers 204,205 Conductive material 206 LED elements 206a, 206b Sapphire substrate 207 Sealing resin material 208 Non-permeable sealing resin material 301 Insulating substrate 302, 306, 309, 315 Internal wiring 303 First electrode 304, 304a Second electrode 305 Bonding wire 307, 307a , 307b, 307c, 307d Chip 308 Sealing resin 310 Internal wiring electrode 311 Central opening 312, 312a, 312b Insulating substrate opening (window region)
313 Insulating substrate recess (open area)
314 Circuit components

Claims (12)

一方の面に窓部領域を有し、他方の面に開放領域を有する支持体である絶縁性基板と、
該絶縁性基板の前記窓部領域の中央開口部に設けられた1つ又は複数のチップと、
該チップを取り囲むように前記窓部領域及び前記開放領域を封止する封止樹脂と、
前記絶縁性基板と前記封止樹脂との間に設けられた第1電極と、
前記絶縁性基板の前記他方の面に設けられた外部接続のための第2電極と、
前記第1電極と前記第2電極とを接続する導体配線と、
前記チップと前記第1電極とを接続し、前記封止樹脂で樹脂封止されたボンディングワイヤーと
を備えことを特徴とする樹脂封止パッケージ。
An insulating substrate which is a support having a window region on one side and an open region on the other side;
One or more chips provided in a central opening of the window region of the insulating substrate;
A sealing resin that seals the window region and the open region so as to surround the chip;
A first electrode provided between the insulating substrate and the sealing resin;
A second electrode for external connection provided on the other surface of the insulating substrate;
A conductor wiring connecting the first electrode and the second electrode;
A resin-sealed package comprising: a bonding wire that connects the chip and the first electrode and is resin-sealed with the sealing resin.
前記中央開口部の高さが、前記チップの高さの半分以上であることを特徴とする請求項1に記載の樹脂封止パッケージ。   The resin-encapsulated package according to claim 1, wherein a height of the central opening is at least half of a height of the chip. 前記絶縁性基板上に実装された回路部品が、前記チップと前記第2電極とに接続されていることを特徴とする請求項1又は2に記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1 or 2, wherein a circuit component mounted on the insulating substrate is connected to the chip and the second electrode. 前記第2電極が、前記絶縁性基板の両面にあることを特徴とする請求項1,2又は3に記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the second electrode is on both surfaces of the insulating substrate. 前記導体配線が、前記絶縁性基板の側面に露出していることを特徴とする請求項1乃至4のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the conductor wiring is exposed on a side surface of the insulating substrate. 前記絶縁性基板が、プリント基板であることを特徴とする請求項1乃至5のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the insulating substrate is a printed circuit board. 前記絶縁性基板が、セラミックス基板であることを特徴とする請求項1乃至5のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the insulating substrate is a ceramic substrate. 前記チップが、量子型赤外線受光素子であることを特徴とする請求項1乃至7のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the chip is a quantum infrared light receiving element. 前記チップが、量子型赤外線発光素子であることを特徴とする請求項1乃至7のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the chip is a quantum infrared light emitting element. 前記チップが、紫外線受光素子であることを特徴とする請求項1乃至7のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the chip is an ultraviolet light receiving element. 前記チップが、紫外線発光素子であることを特徴とする請求項1乃至7のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the chip is an ultraviolet light emitting element. 前記チップが、MEMS素子であることを特徴とする請求項1乃至7のいずれかに記載の樹脂封止パッケージ。   The resin-sealed package according to claim 1, wherein the chip is a MEMS element.
JP2010118629A 2010-05-24 2010-05-24 Resin sealed package Expired - Fee Related JP5551516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010118629A JP5551516B2 (en) 2010-05-24 2010-05-24 Resin sealed package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010118629A JP5551516B2 (en) 2010-05-24 2010-05-24 Resin sealed package

Publications (2)

Publication Number Publication Date
JP2011249419A true JP2011249419A (en) 2011-12-08
JP5551516B2 JP5551516B2 (en) 2014-07-16

Family

ID=45414357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010118629A Expired - Fee Related JP5551516B2 (en) 2010-05-24 2010-05-24 Resin sealed package

Country Status (1)

Country Link
JP (1) JP5551516B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157683A (en) * 2016-03-02 2017-09-07 ローム株式会社 Led light-emitting device and manufacturing method thereof
JP2019106496A (en) * 2017-12-14 2019-06-27 旭化成エレクトロニクス株式会社 Optical device and method of manufacturing the same
JP2020129656A (en) * 2019-02-08 2020-08-27 旭化成エレクトロニクス株式会社 Optical device and manufacturing method of optical device
WO2021242013A1 (en) * 2020-05-26 2021-12-02 엘지이노텍 주식회사 Package substrate
JP2022001871A (en) * 2018-10-05 2022-01-06 旭化成エレクトロニクス株式会社 Optical device
US11316071B2 (en) 2019-02-08 2022-04-26 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing optical device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209190A (en) * 1997-01-21 1998-08-07 Fujitsu Ltd Manufacture of semiconductor device and semiconductor device
JP2000124506A (en) * 1998-10-15 2000-04-28 Rohm Co Ltd Semiconductor light-emitting element
JP2002124705A (en) * 2000-10-17 2002-04-26 Citizen Electronics Co Ltd Light emitting diode and its manufacturing method
JP2002171000A (en) * 2000-09-21 2002-06-14 Sharp Corp Semiconductor light emitting device and light emitting display comprising it
JP2003046031A (en) * 2001-08-02 2003-02-14 Sharp Corp Method of manufacturing bga-type semiconductor device
JP2008300462A (en) * 2007-05-30 2008-12-11 Panasonic Corp Method of manufacturing semiconductor device, and semiconductor device
WO2009148134A1 (en) * 2008-06-04 2009-12-10 旭化成エレクトロニクス株式会社 Quantum‑type ir sensor and quantum-type ir gas concentration meter using same
JP2010097169A (en) * 2008-09-22 2010-04-30 Toppan Printing Co Ltd Photoelectric module, optical substrate and method of manufacturing photoelectric module
JP2010192866A (en) * 2009-01-20 2010-09-02 Panasonic Corp Optical device, solid-state imaging device, and optical device manufacturing method
JP2011216741A (en) * 2010-03-31 2011-10-27 Asahi Kasei Electronics Co Ltd Optical device and method for manufacturing optical device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209190A (en) * 1997-01-21 1998-08-07 Fujitsu Ltd Manufacture of semiconductor device and semiconductor device
JP2000124506A (en) * 1998-10-15 2000-04-28 Rohm Co Ltd Semiconductor light-emitting element
JP2002171000A (en) * 2000-09-21 2002-06-14 Sharp Corp Semiconductor light emitting device and light emitting display comprising it
JP2002124705A (en) * 2000-10-17 2002-04-26 Citizen Electronics Co Ltd Light emitting diode and its manufacturing method
JP2003046031A (en) * 2001-08-02 2003-02-14 Sharp Corp Method of manufacturing bga-type semiconductor device
JP2008300462A (en) * 2007-05-30 2008-12-11 Panasonic Corp Method of manufacturing semiconductor device, and semiconductor device
WO2009148134A1 (en) * 2008-06-04 2009-12-10 旭化成エレクトロニクス株式会社 Quantum‑type ir sensor and quantum-type ir gas concentration meter using same
JP2010097169A (en) * 2008-09-22 2010-04-30 Toppan Printing Co Ltd Photoelectric module, optical substrate and method of manufacturing photoelectric module
JP2010192866A (en) * 2009-01-20 2010-09-02 Panasonic Corp Optical device, solid-state imaging device, and optical device manufacturing method
JP2011216741A (en) * 2010-03-31 2011-10-27 Asahi Kasei Electronics Co Ltd Optical device and method for manufacturing optical device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157683A (en) * 2016-03-02 2017-09-07 ローム株式会社 Led light-emitting device and manufacturing method thereof
JP2019106496A (en) * 2017-12-14 2019-06-27 旭化成エレクトロニクス株式会社 Optical device and method of manufacturing the same
JP7015686B2 (en) 2017-12-14 2022-02-03 旭化成エレクトロニクス株式会社 Optical device and manufacturing method of optical device
JP2022001871A (en) * 2018-10-05 2022-01-06 旭化成エレクトロニクス株式会社 Optical device
JP7416741B2 (en) 2018-10-05 2024-01-17 旭化成エレクトロニクス株式会社 optical device
JP2020129656A (en) * 2019-02-08 2020-08-27 旭化成エレクトロニクス株式会社 Optical device and manufacturing method of optical device
US11316071B2 (en) 2019-02-08 2022-04-26 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing optical device
WO2021242013A1 (en) * 2020-05-26 2021-12-02 엘지이노텍 주식회사 Package substrate

Also Published As

Publication number Publication date
JP5551516B2 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5551516B2 (en) Resin sealed package
KR101173710B1 (en) Optoelectronic component comprising a multi-part housing body
JP4279388B2 (en) Optical semiconductor device and method for forming the same
KR101443249B1 (en) Optical coupler package
KR20090127344A (en) Light emitting diode for harsh environnments
TW201707218A (en) Methods for fabricating a plurality of optoelectronic devices from a wafer that includes a plurality of light detector sensor areas
JP2007514320A (en) Surface mount light emitting chip package
EP2263268B1 (en) Led module having a platform with a central recession
KR101555300B1 (en) Semiconductor power module package having external boding area
TWI753408B (en) A light-emitting body and light-emitting module
JP5010203B2 (en) Light emitting device
CN103618041A (en) ESD (electronic static discharge) protected LED (light-emitting diode) packaging structure as well as packaging method thereof
KR101762597B1 (en) Substrate for semiconductor light emitting device
CN111211198B (en) Optical coupling device
KR20080022509A (en) Microphone package
JP2015029037A (en) Optical coupling semiconductor device
JP5010199B2 (en) Light emitting device
KR101363980B1 (en) Optical module and manufacturing method thereof
JP2010093285A (en) Method of manufacturing semiconductor device
JP5351624B2 (en) LED module
JP2007053196A (en) Photodetector module and its manufacturing method
US9184149B2 (en) Semiconductor device with an interlocking wire bond
US20240061084A1 (en) Driver chip, packaging method for optical filter structure, optical sensor device and packaging method thereof
JP5285465B2 (en) Mounting method and adsorption collet
KR101761853B1 (en) Light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140522

R150 Certificate of patent or registration of utility model

Ref document number: 5551516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees