JP2010093285A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010093285A
JP2010093285A JP2009279617A JP2009279617A JP2010093285A JP 2010093285 A JP2010093285 A JP 2010093285A JP 2009279617 A JP2009279617 A JP 2009279617A JP 2009279617 A JP2009279617 A JP 2009279617A JP 2010093285 A JP2010093285 A JP 2010093285A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
semiconductor device
coating layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009279617A
Other languages
Japanese (ja)
Inventor
Kojiro Kameyama
工次郎 亀山
Kiyoshi Mita
清志 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2009279617A priority Critical patent/JP2010093285A/en
Publication of JP2010093285A publication Critical patent/JP2010093285A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin and compact optical semiconductor device having excellent mechanical strength and humidity resistance. <P>SOLUTION: In the optical semiconductor device 10A, an optical semiconductor element 14, which includes a light reception section or a light emission section, is sealed by an encapsulating resin. The optical semiconductor device includes a coating layer 12 that covers the surface of the optical semiconductor element and is made of a material transparent to light that enters the optical semiconductor element or is emitted from the optical semiconductor element. A filler is mixed into the encapsulating resin. The sealing resin corresponding to an upper surface of the coating layer includes a recess, and the coating layer is exposed from the encapsulating resin. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

図２９を参照して、従来型の光半導体装置１００の構成を説明する（例えば特許文献１を参照）。図２９（Ａ）は半導体装置１００の平面図であり、図２９（Ｂ）は半導体装置１００の断面図である。   A configuration of a conventional optical semiconductor device 100 will be described with reference to FIG. 29 (see, for example, Patent Document 1). FIG. 29A is a plan view of the semiconductor device 100, and FIG. 29B is a cross-sectional view of the semiconductor device 100.

図２９（Ａ）および図２９（Ｂ）を参照して、光半導体素子１０３は、銅等の導電部材より成るランド１０２上に固着されている。ここで光半導体素子１０３としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ等の受光素子や、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子がその表面に形成された半導体素子を採用することができる。ランド１０２に接近して多数個のリード１０１が設けられており、光半導体素子１０３の周囲に設けた電極とリード１０１とは、金属細線１０４を介して電気的に接続されている。   Referring to FIGS. 29A and 29B, the optical semiconductor element 103 is fixed on a land 102 made of a conductive member such as copper. Here, as the optical semiconductor element 103, a light-receiving element such as a CCD (Charged Coupled Device) image sensor or a semiconductor element in which a light-emitting element such as an LED (Light Emitting Diode) is formed on the surface thereof can be employed. A large number of leads 101 are provided close to the land 102, and the electrodes provided around the optical semiconductor element 103 and the leads 101 are electrically connected through a thin metal wire 104.

透明樹脂１０５は、光半導体素子１０３、ランド１０２、金属細線１０４およびリード１０１を封止している。透明樹脂１０５は、光学的に透明な熱硬化性樹脂または熱可塑性樹脂からなる。従って、光半導体素子１０３は、その上部を被覆する透明樹脂１０５を介して、外部との光信号の入出力を行っている。   The transparent resin 105 seals the optical semiconductor element 103, the land 102, the fine metal wire 104, and the lead 101. The transparent resin 105 is made of an optically transparent thermosetting resin or thermoplastic resin. Therefore, the optical semiconductor element 103 performs input / output of optical signals to / from the outside through the transparent resin 105 covering the upper part.

特開平０５−１０２４４９号公報JP 05-102449 A

しかしながら、従来型の光半導体装置１００に用いた透明樹脂１０５は、その透明さを保つためにフィラーが添加されていなかった。このことから、光半導体素子１０３から発生する熱の放熱性に問題がり、使用状況下の温度変化によって透明樹脂１０５に亀裂が入ってしまう問題があった。更に、透明樹脂１０５は耐湿性、機械的強度および導電部材との密着性にも問題があった。このことも光半導体装置１００の信頼性の低下を招いていた。   However, the transparent resin 105 used in the conventional optical semiconductor device 100 has no filler added in order to maintain its transparency. For this reason, there is a problem in the heat dissipation of the heat generated from the optical semiconductor element 103, and there is a problem that the transparent resin 105 is cracked due to a temperature change under use conditions. Further, the transparent resin 105 has problems in moisture resistance, mechanical strength, and adhesion to the conductive member. This also causes a decrease in the reliability of the optical semiconductor device 100.

また、樹脂封止を行うモールド金型と透明樹脂１０５との過度の密着を防止するために、透明樹脂１０５には離形剤等の添加物が混入されていた。従って、これらの添加物により透明樹脂１０５の透明度が充分でない問題があった。更に、透明樹脂１０５自身も樹脂であることから、ガラス等と比較すると透明度が劣る。このことから、光半導体素子１０３がＣＣＤである場合は、外部から入射する光が透明樹脂１０５で減衰・反射してしまい、ＣＣＤの性能を充分に発揮できない問題があった。   Further, in order to prevent excessive adhesion between the mold for performing resin sealing and the transparent resin 105, additives such as a release agent are mixed in the transparent resin 105. Therefore, there is a problem that the transparency of the transparent resin 105 is not sufficient due to these additives. Furthermore, since the transparent resin 105 itself is also a resin, the transparency is inferior compared to glass or the like. Therefore, when the optical semiconductor element 103 is a CCD, there is a problem that light incident from the outside is attenuated and reflected by the transparent resin 105, and the performance of the CCD cannot be sufficiently exhibited.

また、透明樹脂１０５は、光半導体素子１０３の表面のみならず、金属細線１０４の頂部も被覆するように厚く形成されていた。このことから、光半導体素子１０３全体の厚みが増加してしまい、小型化および薄型化に限界がある問題があった。   Further, the transparent resin 105 is formed thick so as to cover not only the surface of the optical semiconductor element 103 but also the top of the thin metal wire 104. For this reason, the thickness of the entire optical semiconductor element 103 is increased, and there is a problem that there is a limit to miniaturization and thinning.

本発明は上記した問題点を鑑みて成されたものであり、本発明の主な目的は、耐湿性および機械的強度に優れ且つ薄型の光半導体装置およびその製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a thin optical semiconductor device excellent in moisture resistance and mechanical strength and a method for manufacturing the same.

本発明に係る半導体装置の製造方法は、
受光部または発光部を有する光半導体素子が封止樹脂により封止された光半導体装置に於いて、
前記光半導体素子の表面を覆い、前記光半導体素子に入射するまたは前記光半導体素子から発光される光に対して透明な材料からなる被覆層が設けられ、
前記封止樹脂は、フィラーが混入され、
前記被覆層上面に対応する前記封止樹脂は、凹状で、前記被覆層が前記封止樹脂から露出している事で解決するものである。 A method for manufacturing a semiconductor device according to the present invention includes:
In an optical semiconductor device in which an optical semiconductor element having a light receiving portion or a light emitting portion is sealed with a sealing resin,
Covering the surface of the optical semiconductor element, provided with a coating layer made of a material transparent to light incident on the optical semiconductor element or emitted from the optical semiconductor element,
The sealing resin is mixed with a filler,
The sealing resin corresponding to the upper surface of the coating layer is concave and is solved by exposing the coating layer from the sealing resin.

本発明では、以下に示すような効果を奏することができる。   In the present invention, the following effects can be obtained.

本発明の光半導体装置によれば、光半導体素子１４の上面を被覆する被覆層１２を、封止樹脂１３から露出させることができる。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して光半導体素子１４が外部に露出していることから、光半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、光半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。   According to the optical semiconductor device of the present invention, the coating layer 12 covering the upper surface of the optical semiconductor element 14 can be exposed from the sealing resin 13. Accordingly, the sealing resin 13 can be formed thinner than the conventional example in which the whole is sealed with the transparent resin, and the thickness of the entire apparatus can be reduced. Further, since the optical semiconductor element 14 is exposed to the outside through the coating layer 12, when the optical semiconductor element 14 is a light receiving element, it is possible to receive light while suppressing attenuation of an optical signal input from the outside. it can. Further, when the optical semiconductor element 14 is a light emitting element, attenuation of the light signal emitted can be suppressed.

更に、フィラーが混入された遮光性の封止樹脂を用いて光半導体装置１０は構成されている。このことにより、機械的強度および耐湿性に優れた光半導体装置を構成することができる。   Furthermore, the optical semiconductor device 10 is configured using a light-blocking sealing resin mixed with a filler. As a result, an optical semiconductor device having excellent mechanical strength and moisture resistance can be configured.

本発明の光半導体装置の製造方法によれば、被覆層１２の上部をシート５１でカバーした後に、封止樹脂１３による封止を行っている。また、接着剤によりシート５１は被覆層１２に貼り付けられている。従って、モールド封止の工程で、被覆層１２の表面に封止樹脂１３が付着するのを防止することができる。   According to the method for manufacturing an optical semiconductor device of the present invention, the upper part of the coating layer 12 is covered with the sheet 51 and then sealed with the sealing resin 13. Moreover, the sheet | seat 51 is affixed on the coating layer 12 with the adhesive agent. Therefore, it is possible to prevent the sealing resin 13 from adhering to the surface of the coating layer 12 in the mold sealing process.

本発明の光半導体装置を説明する斜視図（Ａ）、裏面図（Ｂ）である。1A and 1B are a perspective view and a rear view illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。1A and 1B are a cross-sectional view (A), a cross-sectional view (B), and a cross-sectional view (C) illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。1A and 1B are a cross-sectional view (A), a cross-sectional view (B), and a cross-sectional view (C) illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。It is the top view (A) and sectional drawing (B) explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。It is the top view (A) and sectional drawing (B) explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。2A and 2B are a cross-sectional view and a cross-sectional view illustrating a method for manufacturing an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する斜視図（Ａ）、裏面図（Ｂ）である。1A and 1B are a perspective view and a rear view illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。1A and 1B are a cross-sectional view (A), a cross-sectional view (B), and a cross-sectional view (C) illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。1A and 1B are a cross-sectional view and a cross-sectional view illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。2A and 2B are a cross-sectional view and a cross-sectional view illustrating a method for manufacturing an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。1A and 1B are a cross-sectional view and a cross-sectional view illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。2A and 2B are a cross-sectional view and a cross-sectional view illustrating a method for manufacturing an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。2A and 2B are a cross-sectional view and a cross-sectional view illustrating a method for manufacturing an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。It is sectional drawing (A), sectional drawing (B), and sectional drawing (C) explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view (A), a sectional view (B), and a sectional view (C) illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。1A and 1B are a cross-sectional view and a cross-sectional view illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。It is the top view (A) and sectional drawing (B) explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）、断面図（Ｄ）である。It is sectional drawing (A), sectional drawing (B), sectional drawing (C), sectional drawing (D) explaining the manufacturing method of the optical semiconductor device of this invention. 本発明の光半導体装置に内蔵される光半導体素子を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。FIG. 2 is a cross-sectional view (A), a cross-sectional view (B), and a cross-sectional view (C) illustrating an optical semiconductor element built in the optical semiconductor device of the present invention. 本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）、断面図（Ｄ）である。It is a perspective view (A), a cross-sectional view (B), a cross-sectional view (C), and a cross-sectional view (D) for explaining a method for manufacturing an optical semiconductor element incorporated in the optical semiconductor device of the present invention. 本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the optical semiconductor element incorporated in the optical semiconductor device of this invention. 本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the optical semiconductor element incorporated in the optical semiconductor device of this invention. 本発明の光半導体装置に内蔵される光半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the optical semiconductor element incorporated in the optical semiconductor device of this invention. 本発明の光半導体装置を説明する断面図（Ａ）、断面図（Ｂ）である。1A and 1B are a cross-sectional view and a cross-sectional view illustrating an optical semiconductor device of the present invention. 本発明の光半導体装置を説明する断面図である。It is sectional drawing explaining the optical semiconductor device of this invention. 本発明の光半導体装置を説明する断面図である。It is sectional drawing explaining the optical semiconductor device of this invention. 従来の光半導体装置を説明する平面図（Ａ）、断面図（Ｂ）である。It is the top view (A) and sectional drawing (B) explaining the conventional optical semiconductor device.

（第１の実施の形態）
図１から図７を参照して、本実施の形態に係る半導体装置１０Ａの構成および製造方法を説明する。先ず、図１から図３を参照して、光半導体装置１０Ａの構成を説明する。図１（Ａ）は光半導体装置１０Ａの斜視図であり、図１（Ｂ）はその裏面図である。図２（Ａ）（Ｂ）および図３（Ａ）（Ｂ）は、図１（Ａ）のＸ−Ｘ線に於ける断面図である。 (First embodiment)
With reference to FIGS. 1 to 7, the configuration and manufacturing method of the semiconductor device 10 </ b> A according to the present embodiment will be described. First, the configuration of the optical semiconductor device 10A will be described with reference to FIGS. FIG. 1A is a perspective view of the optical semiconductor device 10A, and FIG. 1B is a rear view thereof. FIGS. 2A and 2B and FIGS. 3A and 3B are cross-sectional views taken along line XX in FIG.

光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４が封止樹脂１３により封止された光半導体装置１０Ａに於いて、光半導体素子１４の表面を被覆する被覆層１２が封止樹脂１３の表面から露出する構成と成っている。更に詳述すると、本実施の形態に係る光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、光半導体素子１４が固着されるランド１６と、金属細線１５を介して光半導体素子１４と電気的に接続され外部電極を形成するリード１１と、光半導体素子１４、金属細線１５、ランド１６およびリード１１を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。このような構成を以下にて説明する。   The optical semiconductor device 10A includes an optical semiconductor device 10A in which an optical semiconductor element 14 having a light receiving portion or a light emitting portion is sealed with a sealing resin 13, and a covering layer 12 covering the surface of the optical semiconductor element 14 is sealed. The structure is exposed from the surface of the resin 13. More specifically, in the optical semiconductor device 10A according to the present embodiment, the optical semiconductor element 14 having the light receiving part or the light emitting part, the coating layer 12 covering the surface of the optical semiconductor element 14, and the optical semiconductor element 14 are fixed. Lands 16, leads 11 that are electrically connected to the optical semiconductor element 14 through the fine metal wires 15 to form external electrodes, and seals that seal the optical semiconductor elements 14, the fine metal wires 15, the lands 16, and the leads 11. It has the structure which comprises the stop resin 13 and the coating layer 12 is exposed from the sealing resin 13. Such a configuration will be described below.

図１（Ａ）を参照して、被覆層１２は、封止樹脂１３の表面から露出する構成と成っている。ここでは、光半導体装置１０Ａの中央部付近に光半導体素子１４が配置され、その表面を被覆する被覆層１２が封止樹脂１３から露出している。被覆層１２の材料としては、光半導体素子１４に入力される光または光半導体素子１４から出力される光に対して透明なものが用いられる。例えば、光半導体素子１４が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１２として採用される。具体的には、ガラスまたはアクリル板等を被覆層１２として用いることができる。更に、光半導体素子１４がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。   Referring to FIG. 1 (A), coating layer 12 is configured to be exposed from the surface of sealing resin 13. Here, the optical semiconductor element 14 is disposed near the center of the optical semiconductor device 10 </ b> A, and the coating layer 12 covering the surface is exposed from the sealing resin 13. As the material of the coating layer 12, a material that is transparent to the light input to the optical semiconductor element 14 or the light output from the optical semiconductor element 14 is used. For example, if the optical semiconductor element 14 is an element that senses visible light, a material having transparency with respect to visible light is used as the coating layer 12. Specifically, glass or an acrylic plate can be used as the coating layer 12. Further, when the optical semiconductor element 14 is an imaging element such as a CCD image sensor, a filter or the like is added.

図１（Ｂ）を参照して、光半導体装置１０Ａの裏面の周辺部には、部分的に露出したリード１１が外部電極を形成している。即ち、光半導体装置１０Ａの表面に被覆層１２が露出し、裏面にリード１１から成る外部電極端子が露出している。   Referring to FIG. 1B, a partially exposed lead 11 forms an external electrode in the periphery of the back surface of the optical semiconductor device 10A. That is, the coating layer 12 is exposed on the front surface of the optical semiconductor device 10A, and the external electrode terminals including the leads 11 are exposed on the back surface.

図２（Ａ）を参照して、光半導体素子１４はランド１６上に固着されている。光半導体素子１４とリード１１とは、金属細線１５を介して電気的に接続されている。ここで、光半導体素子１４としては、受光素子または発光素子を採用することができる。受光素子としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを光半導体素子１４として採用することができる。発光素子としては、発光ダイオードまたは半導体レーザーを光半導体素子１４として採用することができる。更には、光半導体素子１４に替えてＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を用いることも可能である。   Referring to FIG. 2A, the optical semiconductor element 14 is fixed on the land 16. The optical semiconductor element 14 and the lead 11 are electrically connected through a fine metal wire 15. Here, as the optical semiconductor element 14, a light receiving element or a light emitting element can be adopted. As the light receiving element, a solid-state imaging element such as a CCD (Charged Coupled Device) image sensor or a CMOS (Complementary Metal Oxide Semiconductor) image sensor, or a photosensor such as a photodiode or a phototransistor can be adopted as the optical semiconductor element 14. . As the light emitting element, a light emitting diode or a semiconductor laser can be adopted as the optical semiconductor element 14. Furthermore, it is also possible to use MEMS (Micro Electro Mechanical System) instead of the optical semiconductor element 14.

窪み部１４Ａは、光半導体素子１４の周辺部を一様に窪ませた領域であり、その表面には、メッキ膜等から成るメタル配線１４Ｂが形成されている。窪み部１４Ａの表面は、メタル配線１４Ｂから成るボンディングパッドが形成され、このボンディングパッドに金属細線１５が接続されている。窪み部１４Ａを設けることの利点を説明する。本発明では、光半導体素子１４を被覆する被覆層１２は封止樹脂１３の表面から露出する。従って、光半導体素子１４の上面から封止樹脂１３の表面までの距離は、被覆層１２の厚み（ｄ１）と同等になる。このことから、金属細線１５の盛り上がりの高さ（ｄ２）が、被覆層１２の厚み（ｄ１）よりも高い場合は、ｄ２の高さをどのように確保するかが問題となる。ここでは、上記した窪み部１４Ａを設けて、この窪み部１４Ａに金属細線１５をワイヤボンディングすることにより、この問題を解決している。即ち、被覆層１２の厚み（ｄ１）と窪み部１４Ａの深さとを加算した長さを、金属細線１５の盛り上がりの高さ（ｄ２）よりも長く設定することで、金属細線１５の形成領域を確保している。また、金属細線１５の盛り上がりの高さ（ｄ２）よりも、被覆層１２の厚さ（ｄ１）が厚く形成された場合には、窪み部１４Ａを省いた構成にすることも可能である。   The recessed portion 14A is a region where the peripheral portion of the optical semiconductor element 14 is uniformly recessed, and a metal wiring 14B made of a plating film or the like is formed on the surface thereof. A bonding pad made of a metal wiring 14B is formed on the surface of the recess 14A, and a fine metal wire 15 is connected to the bonding pad. The advantage of providing the recess 14A will be described. In the present invention, the coating layer 12 covering the optical semiconductor element 14 is exposed from the surface of the sealing resin 13. Accordingly, the distance from the upper surface of the optical semiconductor element 14 to the surface of the sealing resin 13 is equal to the thickness (d1) of the coating layer 12. For this reason, when the raised height (d2) of the thin metal wire 15 is higher than the thickness (d1) of the coating layer 12, how to secure the height of d2 becomes a problem. Here, this problem is solved by providing the depression 14A described above and wire-bonding the fine metal wire 15 to the depression 14A. That is, by setting the length obtained by adding the thickness (d1) of the coating layer 12 and the depth of the recessed portion 14A to be longer than the raised height (d2) of the fine metal wire 15, the region where the fine metal wire 15 is formed is set. Secured. Moreover, when the thickness (d1) of the coating layer 12 is formed to be thicker than the height (d2) of the metal thin wire 15, the recess 14A can be omitted.

また、被覆層１２の側面を傾斜の付いた構造にすることも可能であり、この場合は、アンカー効果により、被覆層１２と封止樹脂１３との密着を向上させることができる。   Moreover, it is also possible to make the side surface of the coating layer 12 have an inclined structure. In this case, the adhesion between the coating layer 12 and the sealing resin 13 can be improved by the anchor effect.

ランド１６は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした金属、Ａｌを主材料とした金属またはＦｅ−Ｎｉ等の合金から成る。ここでは、ランド１６は、光半導体装置１０Ａの中央部に配置され、その表面には接着剤を介して、光半導体素子１４が固着されている。そして、ランド１６の裏面は封止樹脂１３により被覆されることで装置の耐湿性が向上されている。また、ランド１６の裏面を封止樹脂１３から露出させることもできる。このことにより、光半導体素子１４から発せられる熱の高熱性を向上させることができる。   The land 16 is selected in consideration of the adhesiveness, bonding property, and plating property of the brazing material. As the material, a metal mainly made of Cu, a metal mainly made of Al, Fe-Ni, or the like is used. Made of alloy. Here, the land 16 is disposed at the center of the optical semiconductor device 10A, and the optical semiconductor element 14 is fixed to the surface of the land 16 via an adhesive. The back surface of the land 16 is covered with the sealing resin 13 so that the moisture resistance of the device is improved. Further, the back surface of the land 16 can be exposed from the sealing resin 13. Thereby, the high heat property of the heat | fever emitted from the optical semiconductor element 14 can be improved.

リード１１は、ランド１６を囲むように複数個が設けられ、個々がランド１６の近傍から光半導体装置１０Ａの周辺部まで延在している。ランド１６に近接する方のリード１１の端部は、金属細線１５を介して光半導体素子１４と電気的に接続している。また、リード１１の他端付近の裏面は、封止樹脂１３から露出して、外部電極を形成している。ここでは、リード１１は、ガルウイング形状に成型されている。   A plurality of leads 11 are provided so as to surround the land 16, and each extends from the vicinity of the land 16 to the peripheral portion of the optical semiconductor device 10 </ b> A. The end portion of the lead 11 that is closer to the land 16 is electrically connected to the optical semiconductor element 14 via the fine metal wire 15. The back surface near the other end of the lead 11 is exposed from the sealing resin 13 to form an external electrode. Here, the lead 11 is molded into a gull wing shape.

封止樹脂１３は、被覆層１２の表面を露出させて、ランド１６、リード１１、金属細線１５、光半導体素子１４および被覆層１２を封止している。また、封止樹脂１３は、機械的強度の向上および耐湿性の向上のために、無機フィラーが混入されて遮光性のものとなっている。無機フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、および、ケイ素化合物を採用することができる。また、封止樹脂１３に用いる樹脂としては、熱可塑性樹脂または熱硬化性樹脂の両方を全般的に採用することができる。本発明に適用可能な熱可塑性樹脂としては、例えば、ＡＢＳ樹脂、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル、ポリエチレンテレフタレート、ポリフェニレンエーテル、ナイロン、ポリアミド、ポリカーボネイト、ポリアセタール、ポリブチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ウレタン樹脂およびエラストマーが挙げられる。また、本発明に適用可能な熱硬化性樹脂としては、例えば、ユリア、フェノール、メラミン、フラン、アルキド、不飽和ポリエステル、ジアリルフタレート、エポキシ、ケイ素樹脂およびポリウレタンを挙げることができる。   The sealing resin 13 exposes the surface of the coating layer 12 and seals the lands 16, the leads 11, the fine metal wires 15, the optical semiconductor element 14, and the coating layer 12. Further, the sealing resin 13 is light-shielding by mixing an inorganic filler in order to improve mechanical strength and moisture resistance. As the inorganic filler, for example, an aluminum compound, a calcium compound, a potassium compound, a magnesium compound, and a silicon compound can be employed. Moreover, as a resin used for the sealing resin 13, both a thermoplastic resin or a thermosetting resin can be generally employed. Examples of the thermoplastic resin applicable to the present invention include ABS resin, polypropylene, polyethylene, polystyrene, acrylic, polyethylene terephthalate, polyphenylene ether, nylon, polyamide, polycarbonate, polyacetal, polybutylene terephthalate, polyphenylene sulfide, and polyether ether ketone. , Liquid crystal polymers, fluororesins, urethane resins and elastomers. Examples of thermosetting resins applicable to the present invention include urea, phenol, melamine, furan, alkyd, unsaturated polyester, diallyl phthalate, epoxy, silicon resin, and polyurethane.

図２（Ｂ）を参照して、他の形態の半導体装置１０Ａの構成を説明する。同図に示した光半導体装置１０Ａの基本的な構成は上述したものと同様であり、相違点は、半導体素子１７を有していることにある。この相違点の詳細を以下にて説明する。   With reference to FIG. 2B, the structure of another form of semiconductor device 10A will be described. The basic configuration of the optical semiconductor device 10 </ b> A shown in the figure is the same as that described above, and the difference is that it has a semiconductor element 17. Details of this difference will be described below.

半導体素子１７は、ランド１６上に固着されており、更にこの半導体素子１７の上部に光半導体素子１４が設けられている。そして、半導体素子１７とリード１１とは、金属細線１５を介して電気的に接続されている。従って、半導体素子１７と光半導体素子１４とは、金属細線１５およびリード１１を介して電気的に接続することができる。半導体素子１７としては、光半導体素子１４の制御または半導体素子１７から出力された電気信号の処理を行う素子を採用することができる。   The semiconductor element 17 is fixed on the land 16, and the optical semiconductor element 14 is provided on the semiconductor element 17. The semiconductor element 17 and the lead 11 are electrically connected via the fine metal wire 15. Therefore, the semiconductor element 17 and the optical semiconductor element 14 can be electrically connected through the fine metal wire 15 and the lead 11. As the semiconductor element 17, an element that controls the optical semiconductor element 14 or processes an electric signal output from the semiconductor element 17 can be employed.

光半導体素子１４がＣＣＤイメージセンサやＣＭＯＳイメージセンサである場合は、ＣＣＤを駆動させるためのドライバー回路や、Ａ／Ｄコンバータ、信号処理回路等を半導体素子１７に形成することができる。更には、画像圧縮機能や色素補正機能を有する回路を、半導体素子１７に形成することも可能である。また、光半導体素子１４が発光ダイオード等の発光素子である場合は、この発光素子を制御する回路を、半導体素子１７に形成することが可能である。このような半導体素子１７を、光半導体素子１４に加えて半導体装置１０Ａに内蔵させることにより、光半導体装置１０Ａの付加価値を向上させることができる。   When the optical semiconductor element 14 is a CCD image sensor or a CMOS image sensor, a driver circuit for driving the CCD, an A / D converter, a signal processing circuit, and the like can be formed in the semiconductor element 17. Furthermore, a circuit having an image compression function and a dye correction function can be formed in the semiconductor element 17. When the optical semiconductor element 14 is a light emitting element such as a light emitting diode, a circuit for controlling the light emitting element can be formed in the semiconductor element 17. By adding such a semiconductor element 17 to the semiconductor device 10A in addition to the optical semiconductor element 14, the added value of the optical semiconductor device 10A can be improved.

図２（Ｃ）を参照して、ここでは、金属細線１５が接続する箇所のリード１１が封止樹脂１３に埋め込まれ、封止樹脂１３の側部からリード１１が導出している。 図３を参照して、他の形態の光半導体装置１０Ａの構成を説明する。同図に示す光半導体装置１０Ａの基本的な構成は、図１を参照して説明したものと同一であり、相違点はリード１１が平坦に形成されている点にある。図３（Ａ）では、光半導体素子１４のみが光半導体装置１０Ａに内蔵され、図３（Ｂ）では、光半導体素子１４に加えて半導体素子１４が内蔵されている。   Referring to FIG. 2C, here, the lead 11 at the location where the fine metal wire 15 is connected is embedded in the sealing resin 13, and the lead 11 is led out from the side portion of the sealing resin 13. With reference to FIG. 3, the configuration of another type of optical semiconductor device 10A will be described. The basic configuration of the optical semiconductor device 10A shown in the figure is the same as that described with reference to FIG. 1, and the difference is that the leads 11 are formed flat. 3A, only the optical semiconductor element 14 is built in the optical semiconductor device 10A, and in FIG. 3B, the semiconductor element 14 is built in addition to the optical semiconductor element 14.

図３（Ｃ）を参照して、ここでは金属細線１５により光半導体素子１４とパッド１１Ａが接続され、パッド１１Ａの裏面が封止樹脂１３の裏面から露出することで外部電極を形成している。   Referring to FIG. 3C, here, the optical semiconductor element 14 and the pad 11A are connected by the thin metal wire 15, and the back surface of the pad 11A is exposed from the back surface of the sealing resin 13, thereby forming the external electrode. .

次に図４から図７を参照して、本実施の形態の光半導体装置１０Ａの製造方法を説明する。光半導体装置１０Ａは、受光部または発光部を有する光半導体素子１４を封止樹脂１３で封止する工程を具備する光半導体装置の製造方法に於いて、前記光半導体素子の表面を被覆する被覆層の上面をシートで保護してから、前記封止樹脂の封止を行うことで、前記被覆層を前記封止樹脂から露出させることにより製造される。更に詳しくは、光半導体装置１０Ａの製造方法は、導電部材から成る基板４１を加工し、基板上にランド１６およびリード１１を設ける工程と、基板４１全体の下面を第１のシート５１Ａに貼り付ける工程と、表面に被覆層１２を有する光半導体素子１４を基板４１のランド１６に固着する工程と、被覆層１２の上面を第２のシート５１Ｂで保護する工程と、基板４１のランド１６、リード１１および光半導体素子１４を封止樹脂１３により封止する工程とを具備する。以下にて図を参照しつつ上記工程の詳細を説明する。   Next, a method for manufacturing the optical semiconductor device 10A of the present embodiment will be described with reference to FIGS. The optical semiconductor device 10A is a coating for covering the surface of the optical semiconductor element in the method of manufacturing an optical semiconductor device, comprising the step of sealing the optical semiconductor element 14 having a light receiving portion or a light emitting portion with a sealing resin 13. It manufactures by exposing the said coating layer from the said sealing resin by sealing the said sealing resin after protecting the upper surface of a layer with a sheet | seat. More specifically, in the method of manufacturing the optical semiconductor device 10A, the step of processing the substrate 41 made of a conductive member to provide the lands 16 and the leads 11 on the substrate, and the lower surface of the entire substrate 41 is attached to the first sheet 51A. A step, a step of fixing the optical semiconductor element 14 having the coating layer 12 on the surface to the land 16 of the substrate 41, a step of protecting the upper surface of the coating layer 12 with the second sheet 51B, a land 16 of the substrate 41, and a lead 11 and the optical semiconductor element 14 are sealed with a sealing resin 13. Details of the above process will be described below with reference to the drawings.

図４を参照して、先ず、導電部材から成る基板４１を加工し、基板４１上にランド１６およびリード１１を設ける。基板４１は、例えば、厚さが約１００〜２５０μｍの銅を主体とする板状体から成る。しかし、Ｆｅ−Ｎｉを主体とした金属を用いても良いし、他の金属材料も採用可能である。そして、基板４１上には、一点鎖線で示した一つの光半導体装置に対応するユニットを示す搭載部４２が、マトリックス状に複数個形成されている。同図では、４個の搭載部が設けられているが、少なくとも１つが配置されれば良い。この搭載部４２は、紙面に対して左右方向に延在する一対の第１の連結条体４３と、紙面に対して上下方向に延在する一対の第２の連結条体４４とにより囲まれている。そして、この第１および第２の連結条体４３、４４により、１枚の基板４１上に複数個の搭載部４２が設けられている。   With reference to FIG. 4, first, a substrate 41 made of a conductive member is processed, and lands 16 and leads 11 are provided on the substrate 41. The substrate 41 is made of, for example, a plate-like body mainly composed of copper having a thickness of about 100 to 250 μm. However, a metal mainly composed of Fe—Ni may be used, and other metal materials may be used. On the substrate 41, a plurality of mounting portions 42 indicating units corresponding to one optical semiconductor device indicated by a one-dot chain line are formed in a matrix. In the figure, four mounting portions are provided, but at least one may be arranged. The mounting portion 42 is surrounded by a pair of first connection strips 43 extending in the left-right direction with respect to the paper surface and a pair of second connection strips 44 extending in the vertical direction with respect to the paper surface. ing. A plurality of mounting portions 42 are provided on one substrate 41 by the first and second connecting strips 43 and 44.

図５（Ａ）は、図４で示した搭載部４２の拡大図である。図示の如く、搭載部４２は、主に、ランド１６とランド１６を支持する吊りリード１６Ａと、複数のリード１１とを有する。ここで、リード１１は、ランド１６の４側辺の近傍に一端が位置し、この４側辺を囲み第１および第２の連結条体４３、４４へと他端が延在される。   FIG. 5A is an enlarged view of the mounting portion 42 shown in FIG. As shown in the figure, the mounting portion 42 mainly includes a land 16, a suspension lead 16 </ b> A that supports the land 16, and a plurality of leads 11. Here, one end of the lead 11 is located in the vicinity of the four sides of the land 16, and the other end extends to the first and second connecting strips 43 and 44 surrounding the four sides.

次に、図５（Ｂ）を参照して、基板４１全体の下面を第１のシート５１Ａに貼り付ける。第１のシート５１Ａは、機械的力および熱に対して伸縮性の低い素材から採用される。例えば、本実施の形態では、ＰＥＴ（ポリエチレンテレフタレート）材を用いるが、上記の上面を満たすものであれば、他の材料を用いることもできる。   Next, referring to FIG. 5B, the lower surface of the entire substrate 41 is attached to the first sheet 51A. The first sheet 51A is adopted from a material having low stretchability with respect to mechanical force and heat. For example, in this embodiment, a PET (polyethylene terephthalate) material is used, but other materials can be used as long as they satisfy the above upper surface.

次に、図６を参照して、表面に被覆層１２を有する光半導体素子１４を基板４１のランド１６に固着する。図６（Ａ）は本工程における１つの搭載部４２の平面図であり、図６（Ｂ）はその断面図である。   Next, referring to FIG. 6, the optical semiconductor element 14 having the coating layer 12 on the surface is fixed to the land 16 of the substrate 41. FIG. 6A is a plan view of one mounting portion 42 in this step, and FIG. 6B is a cross-sectional view thereof.

表面に被覆層１２が設けられた光半導体素子１４は、接着剤を介してランド１６の上部に固着される。そして、光半導体素子１４とリード１１とは、金属細線１５により電気的に接続される。光半導体素子１４の周辺部には、窪み部１４Ａが設けられており、この窪み部１４Ａに金属細線１５が接続するボンディングパッドが形成されている。   The optical semiconductor element 14 provided with the coating layer 12 on the surface is fixed to the upper portion of the land 16 through an adhesive. The optical semiconductor element 14 and the lead 11 are electrically connected by a thin metal wire 15. In the periphery of the optical semiconductor element 14, a recess 14A is provided, and a bonding pad to which the fine metal wire 15 is connected is formed in the recess 14A.

次に、図７を参照して、被覆層１２の上面を第２のシート５１Ｂで保護した後に、基板４１のランド１６、リード１１および光半導体素子１４を封止樹脂１３により封止する。図７（Ａ）は本工程を説明する断面図であり、図７（Ｂ）は他の形態の本工程を説明する断面図である。   Next, referring to FIG. 7, after the upper surface of the covering layer 12 is protected by the second sheet 51 </ b> B, the land 16, the lead 11, and the optical semiconductor element 14 of the substrate 41 are sealed with the sealing resin 13. FIG. 7A is a cross-sectional view illustrating this process, and FIG. 7B is a cross-sectional view illustrating this process in another form.

図７（Ａ）を参照して、本工程では、上金型５０Ａおよび下金型５０Ｂよりなるモールド金型を用いて樹脂封止を行う。封止方法としては、熱硬化性樹脂を用いるトランスファーモールドまたは、熱可塑性樹脂を用いるインジェクションモールド等を採用することができる。基板４１の下面に貼り付けられた第１のシート５１Ａは、下金型５０Ｂに当接している。また、第１のシート５１Ａの平坦性を維持するために、下金型５０Ｂ設けた吸引手段にて、第１のシート５１Ａを固定しても良い。   Referring to FIG. 7A, in this step, resin sealing is performed using a mold die including an upper die 50A and a lower die 50B. As a sealing method, a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin can be employed. The first sheet 51A attached to the lower surface of the substrate 41 is in contact with the lower mold 50B. Further, in order to maintain the flatness of the first sheet 51A, the first sheet 51A may be fixed by suction means provided in the lower mold 50B.

第２のシート５１Ｂは、被覆層１２の上面が封止樹脂１３により被覆されないように保護する役割を有する。ここでは、上金型５０Ａの内壁の殆どが、第２のシート５１Ｂの上面により被覆される。更に、被覆層１２の上面には第２のシート５１Ｂの下面が当接している。この状態で、金型に設けたゲートから、封止樹脂１３を封入することにより、封止の工程が行われる。封止の工程が終了した後に、第１のシート５１Ａおよび第２のシート５１Ｂは剥離される。   The second sheet 51 </ b> B has a role of protecting the upper surface of the covering layer 12 from being covered with the sealing resin 13. Here, most of the inner wall of the upper mold 50A is covered with the upper surface of the second sheet 51B. Further, the lower surface of the second sheet 51B is in contact with the upper surface of the covering layer 12. In this state, the sealing process is performed by sealing the sealing resin 13 from the gate provided in the mold. After the sealing process is completed, the first sheet 51A and the second sheet 51B are peeled off.

第２のシート５１Ｂとしては、上述した第１のシートと同様のものを用いることができるが、耐熱性等を満たすものであれば他の材料を用いることもできる。また、被覆層１２と当接する第２のシート５１Ｂの面に接着剤を塗布すると、第２のシート５１Ｂと被覆層１２との接着性が向上され、両者の界面に封止樹脂１３が侵入するのを防止することができる。また、上金型５０Ａの内壁と第２のシート５１Ｂとの接着力を向上させるために、上金型５０Ａに吸引手段を設けて、この吸引手段により、第２のシート５１Ｂを保持することが可能である。   As the second sheet 51B, the same sheet as the first sheet described above can be used, but other materials can also be used as long as they satisfy heat resistance and the like. Further, when an adhesive is applied to the surface of the second sheet 51B that comes into contact with the coating layer 12, the adhesion between the second sheet 51B and the coating layer 12 is improved, and the sealing resin 13 enters the interface between the two. Can be prevented. Further, in order to improve the adhesive force between the inner wall of the upper mold 50A and the second sheet 51B, the upper mold 50A is provided with suction means, and the second sheet 51B can be held by the suction means. Is possible.

図７（Ｂ）を参照して、他の形態の封止方法を説明する。ここでは、被覆層１２の上面に対応する箇所のみに、第２のシート５１Ｂが設けられている。従って、樹脂封止の工程が終了した後に、第２のシート５１Ｂを剥離すると、第２のシート５１Ｂが設けられた箇所が凹状になる。   With reference to FIG. 7 (B), the sealing method of another form is demonstrated. Here, the 2nd sheet | seat 51B is provided only in the location corresponding to the upper surface of the coating layer 12. FIG. Therefore, when the second sheet 51B is peeled after the resin sealing step is completed, the portion where the second sheet 51B is provided becomes concave.

上記の説明では各搭載部４２毎に個別のキャビティで樹脂封止を行ったが、複数個の搭載部４２を１つのキャビティで樹脂封止を行い、その後にダイシング等により個々の搭載部４２に分割することも可能である。この様な工程は一般的にＭＡＰ（Ｍｕｌｔｉ Ａｒｅａ Ｐａｃｋａｇｅ）と呼ばれている。   In the above description, the resin sealing is performed for each mounting portion 42 with individual cavities. However, the plurality of mounting portions 42 are sealed with a single cavity, and then the individual mounting portions 42 are formed by dicing or the like. It is also possible to divide. Such a process is generally called MAP (Multi Area Package).

上記した工程の後に、樹脂を硬化させるモールドキュアの工程、外部に露出したリード１１をメッキ膜により被覆するメッキの工程、各搭載部４２を分離するダイシングの工程、電気的特性および良否判定を行う測定の工程を経て、光半導体装置１０Ａが製造される。   After the above-described steps, a mold curing step for curing the resin, a plating step for covering the lead 11 exposed to the outside with a plating film, a dicing step for separating the mounting portions 42, electrical characteristics, and pass / fail judgment are performed. Through the measurement process, the optical semiconductor device 10A is manufactured.

本発明の特徴は、図１を参照して、光半導体素子１４の上面を被覆する被覆層１２が、封止樹脂１３から露出することにある。換言すると、被覆層１２を介して光半導体素子１４が、封止樹脂１３から露出している。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して光半導体素子１４が外部に露出していることから、光半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、光半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。   A feature of the present invention is that, with reference to FIG. 1, the coating layer 12 covering the upper surface of the optical semiconductor element 14 is exposed from the sealing resin 13. In other words, the optical semiconductor element 14 is exposed from the sealing resin 13 through the coating layer 12. Accordingly, the sealing resin 13 can be formed thinner than the conventional example in which the whole is sealed with the transparent resin, and the thickness of the entire apparatus can be reduced. Further, since the optical semiconductor element 14 is exposed to the outside through the coating layer 12, when the optical semiconductor element 14 is a light receiving element, it is possible to receive light while suppressing attenuation of an optical signal input from the outside. it can. Further, when the optical semiconductor element 14 is a light emitting element, attenuation of the light signal emitted can be suppressed.

更に、本発明の特徴は、フィラーが混入された封止樹脂を用いて光半導体装置１０を構成することにある。このことにより、機械的強度および耐湿性に優れた光半導体装置を構成することができる。   Further, the present invention is characterized in that the optical semiconductor device 10 is configured using a sealing resin mixed with a filler. As a result, an optical semiconductor device having excellent mechanical strength and moisture resistance can be configured.

（第２の実施の形態）
図８から図１０を参照して、本実施の形態に係る半導体装置１０Ｂの構成および製造方法を説明する。先ず、図８および図９を参照して、本実施の形態に係る光半導体装置１０Ｂの構成を説明する。 (Second Embodiment)
With reference to FIGS. 8 to 10, the configuration and manufacturing method of semiconductor device 10 </ b> B according to the present embodiment will be described. First, the configuration of the optical semiconductor device 10B according to the present embodiment will be described with reference to FIGS.

図８（Ａ）は光半導体装置１０Ｂの斜視図であり、図８（Ｂ）はその裏面図である。同図から明らかなように、光半導体装置１０Ｂの基本的な構成は、第１の実施の形態で説明した光半導体装置１０Ａと同様であり、相違点は、光半導体装置１０Ｂの裏面に被覆層１２が露出することにある。具体的には、リード１１が露出して外部電極を構成する面の封止樹脂１３から、被覆層１２が露出している。   FIG. 8A is a perspective view of the optical semiconductor device 10B, and FIG. 8B is a rear view thereof. As can be seen from the figure, the basic configuration of the optical semiconductor device 10B is the same as that of the optical semiconductor device 10A described in the first embodiment. The difference is that the coating layer is formed on the back surface of the optical semiconductor device 10B. 12 is exposed. Specifically, the coating layer 12 is exposed from the sealing resin 13 on the surface that constitutes the external electrode by exposing the leads 11.

図９を参照して光半導体装置１０Ｂの断面構造に関して説明する。図９（Ａ）および図９（Ｂ）は図８（Ａ）のＸ−Ｘ線に於ける断面図である。   A cross-sectional structure of the optical semiconductor device 10B will be described with reference to FIG. 9A and 9B are cross-sectional views taken along line XX in FIG. 8A.

図９（Ａ）を参照して、ランド１６の下面に光半導体素子１４が固着されている。光半導体素子１４とリード１１とは金属細線１５により接続されており、ここでは、金属細線１５の一端はリード１１の下面に接続されている。また、金属細線１５の他端は、半導体素子１４の周囲に設けた窪み部１４Ａのメタル配線１４Ｂに接続されている。   Referring to FIG. 9A, the optical semiconductor element 14 is fixed to the lower surface of the land 16. The optical semiconductor element 14 and the lead 11 are connected by a thin metal wire 15, and one end of the thin metal wire 15 is connected to the lower surface of the lead 11. The other end of the fine metal wire 15 is connected to the metal wiring 14 </ b> B of the recess 14 </ b> A provided around the semiconductor element 14.

図９（Ｂ）を参照して、ここでは、光半導体素子１４に加えて半導体素子１４も光半導体装置１０Ｂに内蔵されている。半導体素子１７に形成される回路の種類および半導体素子１７を内蔵することによる効果は、第１の実施の形態と同様である。   Referring to FIG. 9B, here, in addition to the optical semiconductor element 14, the semiconductor element 14 is also incorporated in the optical semiconductor device 10B. The type of circuit formed in the semiconductor element 17 and the effect of incorporating the semiconductor element 17 are the same as in the first embodiment.

図９（Ｃ）を参照して、上述した光半導体装置１０Ｂの実装構造を説明する。光半導体装置１０Ｂは、半田等のロウ材を介して、基板５２上に固着される。具体的には、基板５２に設けられた導電路とリード１１の露出部をロウ材で接続する。また、光半導体素子１４と外部との光の入出力を可能にするために、基板５２には、光半導体素子１４の位置および大きさに対応した開口部５３が設けられている。   With reference to FIG. 9C, a mounting structure of the above-described optical semiconductor device 10B will be described. The optical semiconductor device 10B is fixed onto the substrate 52 via a brazing material such as solder. Specifically, the conductive path provided on the substrate 52 and the exposed portion of the lead 11 are connected by a brazing material. Further, in order to enable input / output of light between the optical semiconductor element 14 and the outside, the substrate 52 is provided with an opening 53 corresponding to the position and size of the optical semiconductor element 14.

図１０を参照して、上述した光半導体装置１０Ｂの製造方法を説明する。ここで、第１の実施の形態で説明した光半導体装置１０Ａの製造方法と重複する工程に関しては、その説明を割愛する。具体的には、導電性の基板４１にランド１６およびリード１１を形成する工程、基板４１に第１のシートを貼り付ける工程、光半導体素子１４の固着および金属細線１５のワイヤボンディングの工程に関しては、第１の実施の形態と基本的には同じである。なお、ここでは、光半導体素子１４の固着およびワイヤボンディングを行った後に、シート５１の貼り付けを行っている。更に、第１の実施の形態では、第１のシート５１Ａおよび第２のシート５１Ｂの２枚のシートを用いてモールド封止の工程を行っていたが、ここでは、１枚のシート５１を用いて、モールド封止の工程を行っている。   With reference to FIG. 10, a method of manufacturing the above-described optical semiconductor device 10B will be described. Here, the description of the steps overlapping with the method for manufacturing the optical semiconductor device 10A described in the first embodiment is omitted. Specifically, with respect to the step of forming the lands 16 and leads 11 on the conductive substrate 41, the step of attaching the first sheet to the substrate 41, the step of fixing the optical semiconductor element 14 and the step of wire bonding of the fine metal wires 15 This is basically the same as the first embodiment. Here, the sheet 51 is pasted after the optical semiconductor element 14 is fixed and wire-bonded. Furthermore, in the first embodiment, the mold sealing process is performed using the two sheets of the first sheet 51A and the second sheet 51B, but here, one sheet 51 is used. The mold sealing process is performed.

図１０を参照して、モールド封止の工程を説明する。外部に露出する部分のリード１１の下面はシート５１に貼り付けられている。そして、シート５１は下金型５０Ｂにより支持されている。更に、半導体素子１４を被覆する被覆層１２も、シート５１に貼り付けられている。従って、本工程では、リード１１およびランド１６が形成された基板４１が貼り付けられるシート５１に、被覆層１２も貼り付けられている。この状態で封止樹脂１３の封入を行っている。従って、１枚のシートを用いたモールド封止の工程を実現できる。   The mold sealing process will be described with reference to FIG. The lower surface of the lead 11 exposed to the outside is attached to the sheet 51. The sheet 51 is supported by the lower mold 50B. Further, the covering layer 12 covering the semiconductor element 14 is also attached to the sheet 51. Accordingly, in this step, the covering layer 12 is also attached to the sheet 51 on which the substrate 41 on which the leads 11 and lands 16 are formed is attached. In this state, the sealing resin 13 is sealed. Therefore, the mold sealing process using one sheet can be realized.

上記した工程の後に、樹脂を硬化させるモールドキュアの工程、外部に露出したリード１１をメッキ膜により被覆するメッキの工程、各搭載部４２を分離するダイシングの工程、電気的特性および良否判定を行う測定の工程を経て、光半導体装置１０Ｂが製造される。   After the above-described steps, a mold curing step for curing the resin, a plating step for covering the lead 11 exposed to the outside with a plating film, a dicing step for separating the mounting portions 42, electrical characteristics, and pass / fail judgment are performed. Through the measurement process, the optical semiconductor device 10B is manufactured.

（第３の実施の形態）
図１１および図１２を参照して、本実施の形態に係る半導体装置１０Ｃの構成および製造方法を説明する。先ず、図１１を参照して、本実施の形態に係る光半導体装置１０Ｃの構成を説明する。 (Third embodiment)
With reference to FIG. 11 and FIG. 12, the structure and manufacturing method of the semiconductor device 10C according to the present embodiment will be described. First, the configuration of the optical semiconductor device 10C according to the present embodiment will be described with reference to FIG.

図１１を参照して、光半導体装置１０Ｃは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、表面に導電路２０が形成され且つ光半導体素子１４が載置される実装基板１８と、光半導体素子１４と導電路２０とを電気的に接続する金属細線１５と、光半導体素子１４および金属細線１５を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。   Referring to FIG. 11, an optical semiconductor device 10C includes an optical semiconductor element 14 having a light receiving portion or a light emitting portion, a coating layer 12 covering the surface of the optical semiconductor element 14, a conductive path 20 formed on the surface, and light. A mounting substrate 18 on which the semiconductor element 14 is mounted, a metal thin wire 15 that electrically connects the optical semiconductor element 14 and the conductive path 20, and a sealing resin 13 that seals the optical semiconductor element 14 and the metal thin wire 15; And the coating layer 12 is exposed from the sealing resin 13.

上記したように、本実施の形態に係る光半導体装置１０Ｃの基本的な構成は、第１および第２の実施の形態で説明したものと同様であり、相違点は、実装基板１８を基板（インターポーザ）として用いる点にある。   As described above, the basic configuration of the optical semiconductor device 10C according to the present embodiment is the same as that described in the first and second embodiments. The difference is that the mounting substrate 18 is a substrate ( It is used as an interposer.

図１１（Ａ）を参照して、光半導体素子１４は、接着剤を介して、実装基板１８の上面に固着されている。実装基板１８の表面には、ボンディングパッド等を構成する導電路２０が設けられ、実装基板１８を貫通させて外部電極１９が下面に露出している。また、絶縁部材を介して積層された複数層の配線を設けることも可能である。   Referring to FIG. 11A, the optical semiconductor element 14 is fixed to the upper surface of the mounting substrate 18 with an adhesive. Conductive paths 20 that form bonding pads and the like are provided on the surface of the mounting substrate 18, and the external electrodes 19 are exposed on the lower surface through the mounting substrate 18. It is also possible to provide a plurality of wiring layers stacked via an insulating member.

図１１（Ｂ）を参照して、ここでは、光半導体素子１４に加えて半導体素子１７が、光半導体装置１０Ｃに内蔵されている。   Referring to FIG. 11B, here, in addition to the optical semiconductor element 14, a semiconductor element 17 is built in the optical semiconductor device 10C.

次に、図１２を参照して、光半導体装置１０Ｃの製造方法を説明する。図１２（Ａ）を参照して、実装基板１８上には光半導体素子１４が固着され、金属細線１５介して導電路２０と光半導体素子１４とが接続される。その後に、光半導体素子１４が固着された実装基板１８は、下金型５０Ｂにセットされる。シート５１の上面は、上金型５０Ａの内壁の殆どの領域に当接しており、シート５１Ｂの下面は被覆層１２に当接している。この状態で、封止樹脂１３の封入を行う。下金型５０Ｂには、実装基板１８が全面的に当接しているので、ここでは１枚のシート５１を用いてモールド封止の工程が行われる。   Next, a method for manufacturing the optical semiconductor device 10C will be described with reference to FIG. Referring to FIG. 12A, the optical semiconductor element 14 is fixed on the mounting substrate 18, and the conductive path 20 and the optical semiconductor element 14 are connected through the thin metal wire 15. Thereafter, the mounting substrate 18 to which the optical semiconductor element 14 is fixed is set in the lower mold 50B. The upper surface of the sheet 51 is in contact with most regions of the inner wall of the upper mold 50 </ b> A, and the lower surface of the sheet 51 </ b> B is in contact with the coating layer 12. In this state, sealing resin 13 is sealed. Since the mounting substrate 18 is in full contact with the lower mold 50B, a mold sealing process is performed using one sheet 51 here.

図１２（Ｂ）を参照して、ここでは、被覆層１２と同程度の大きさのシート５１を用いて、被覆層１２を保護している。封止樹脂１３の封入を行った後に、シート５１が剥離される。従って、露出する被覆層１２の上面は、封止樹脂１３から成る上面よりも、シート５１の厚みだけ内側に窪んだ形状になる。   Referring to FIG. 12B, here, the covering layer 12 is protected by using a sheet 51 having a size similar to that of the covering layer 12. After the sealing resin 13 is sealed, the sheet 51 is peeled off. Accordingly, the upper surface of the exposed coating layer 12 is recessed inward by the thickness of the sheet 51 from the upper surface made of the sealing resin 13.

上記した工程の後に、樹脂を硬化させるモールドキュアの工程、電気的特性および良否判定を行う測定の工程を経て、光半導体装置１０Ｃが製造される。   10 C of optical semiconductor devices are manufactured through the process of a mold cure which hardens resin after the above-mentioned process, the measurement process which performs an electrical property, and quality determination.

（第４の実施の形態）
図１３から図１６を参照して、本実施の形態に係る半導体装置１０Ｄの構成および製造方法を説明する。先ず、図１３を参照して、本実施の形態に係る光半導体装置１０Ｄの構成を説明する。 (Fourth embodiment)
With reference to FIGS. 13 to 16, the configuration and manufacturing method of the semiconductor device 10 </ b> D according to the present embodiment will be described. First, the configuration of the optical semiconductor device 10D according to the present embodiment will be described with reference to FIG.

図１３（Ａ）を参照して、光半導体装置１０Ｄは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、分離溝２４により離間され且つ光半導体素子１４が上部に固着された導電パターン２１と、導電パターン２１の裏面を露出させて光半導体素子１４および導電パターンを被覆し且つ分離溝２４に充填された封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。これらの構成要素を以下にて説明する。   Referring to FIG. 13A, an optical semiconductor device 10D is separated by an optical semiconductor element 14 having a light receiving part or a light emitting part, a coating layer 12 covering the surface of the optical semiconductor element 14, and a separation groove 24. A conductive pattern 21 to which the optical semiconductor element 14 is fixed is provided, and a sealing resin 13 that covers the optical semiconductor element 14 and the conductive pattern by exposing the back surface of the conductive pattern 21 and is filled in the separation groove 24. The coating layer 12 is exposed from the sealing resin 13. These components are described below.

導電パターン２１は、第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂとから成る。第１の導電パターン２１Ａはランド状に形成され、その上部には、光半導体素子１４が実装されている。第２の導電パターン２１Ｂは、第１の導電パターン２１Ａに接近した箇所に設けられ、ボンディングパッドの役割を有する。また、第２の導電パターン２１Ｂの裏面には、半田等のロウ材から成る外部電極２３が設けられる。   The conductive pattern 21 includes a first conductive pattern 21A and a second conductive pattern 21B. The first conductive pattern 21A is formed in a land shape, and the optical semiconductor element 14 is mounted thereon. The second conductive pattern 21B is provided at a location close to the first conductive pattern 21A and serves as a bonding pad. An external electrode 23 made of a brazing material such as solder is provided on the back surface of the second conductive pattern 21B.

第１の導電パターン２１Ａおよび第２の導電パターン２１Ｂの側面は、内側に湾曲した形状に成る。従って、導電パターン２１の湾曲した側面部と封止樹脂１３が嵌合することにより、両者の結合力は強固になっている。   The side surfaces of the first conductive pattern 21A and the second conductive pattern 21B are curved inward. Therefore, when the side surface portion of the conductive pattern 21 that is curved and the sealing resin 13 are fitted, the bonding force between the two is strengthened.

封止樹脂１３としては、第１の実施の形態で述べたものと同一の樹脂を採用することができる。ここでは、導電パターン２１が封止樹脂１３に埋め込まれた構造に成っている。従って、光半導体装置１０Ｄは、封止樹脂１３の剛性により全体が支持されている。   As the sealing resin 13, the same resin as described in the first embodiment can be used. Here, the conductive pattern 21 is embedded in the sealing resin 13. Therefore, the entire optical semiconductor device 10 </ b> D is supported by the rigidity of the sealing resin 13.

光半導体素子１４、被覆層１２、金属細線等の他の構成要素に関しては、上述した第１の実施の形態と同様であるので、その説明は割愛する。   Other constituent elements such as the optical semiconductor element 14, the coating layer 12, and the fine metal wires are the same as those in the above-described first embodiment, and thus description thereof is omitted.

図１３（Ｂ）を参照して、ここでは、光半導体素子１４に加えて半導体素子１７が、光半導体装置１０Ｄに内蔵されている。   Referring to FIG. 13B, here, in addition to the optical semiconductor element 14, a semiconductor element 17 is incorporated in the optical semiconductor device 10D.

次に、図１４から図１６を参照して、光半導体装置１０Ｄの製造方法を説明する。光半導体装置１０Ｄの製造方法は、導電箔４０の導電パターン２１となる箇所を除いた領域に分離溝２４を形成することで導電パターン２１を形成する工程と、表面に被覆層１２を有する光半導体素子１４を導電パターン２１上に固着する工程と、被覆層１２の上面をシート５１で保護する工程と、光半導体素子１４を被覆して分離溝２４に充填されるように封止樹脂１３を形成する工程と、各導電パターン２１を電気的に分離する工程とから成る。これらの工程を以下にて説明する。   Next, a method for manufacturing the optical semiconductor device 10D will be described with reference to FIGS. The manufacturing method of the optical semiconductor device 10D includes the step of forming the conductive pattern 21 by forming the separation groove 24 in the region excluding the portion to be the conductive pattern 21 of the conductive foil 40, and the optical semiconductor having the coating layer 12 on the surface. The step of fixing the element 14 on the conductive pattern 21, the step of protecting the upper surface of the covering layer 12 with the sheet 51, and the sealing resin 13 is formed so as to cover the optical semiconductor element 14 and fill the separation groove 24. And a step of electrically separating the conductive patterns 21. These steps are described below.

図１４（Ａ）を参照して、銅またはアルミニウムを主成分とする導電箔４０を用意して、分離溝２４を設けることにより、導電パターン２１を形成する。具体的には、導電箔４０の導電パターン２１が形成される箇所の表面をエッチング用のレジストＲにて被覆して、ウェットエッチングを行うことで分離溝２４を形成する。エッチングにより成る分離溝２４の側面は湾曲し、更に粗面に成るので、封止樹脂１３との密着は強固になる。分離溝２４が形成された後に、レジストＲは剥離して除去する。また、導電パターン２１の表面には、メッキ膜が形成される。   Referring to FIG. 14A, a conductive foil 40 containing copper or aluminum as a main component is prepared, and a conductive groove 21 is formed by providing a separation groove 24. Specifically, the surface of the portion of the conductive foil 40 where the conductive pattern 21 is formed is covered with an etching resist R, and the separation groove 24 is formed by performing wet etching. Since the side surface of the separation groove 24 formed by etching is curved and becomes a rough surface, the adhesion with the sealing resin 13 becomes strong. After the separation groove 24 is formed, the resist R is peeled off and removed. A plating film is formed on the surface of the conductive pattern 21.

図１４（Ｂ）を参照して、導電パターン２１に光半導体素子１４を実装する。ここでは、光半導体素子１４を第１の導電パターン２１Ａに固着し、金属細線１５により光半導体素子１４と第２の導電パターン２１Ｂとを電気的に接続している。   Referring to FIG. 14B, the optical semiconductor element 14 is mounted on the conductive pattern 21. Here, the optical semiconductor element 14 is fixed to the first conductive pattern 21A, and the optical semiconductor element 14 and the second conductive pattern 21B are electrically connected by the metal thin wire 15.

次に、図１５を参照して、被覆層の上面を第２のシートで保護し、光半導体素子１４を被覆して分離溝２４に充填されるように封止樹脂を形成する。本工程を以下にて説明する。   Next, referring to FIG. 15, the upper surface of the covering layer is protected by the second sheet, and the sealing resin is formed so as to cover the optical semiconductor element 14 and fill the separation groove 24. This process will be described below.

図１５（Ａ）を参照して、光半導体素子１４が表面に固着された導電箔４０を下金型５０Ｂに載置する。上金型５０Ａの内壁の殆どにはシート５１の上面が当接し、シート５１の下面は被覆層１２の上面に当接している。この状態で、光半導体素子１４および金属細線１５を被覆して、分離溝２４に充填されるように封止樹脂１３を形成する。   Referring to FIG. 15A, the conductive foil 40 having the optical semiconductor element 14 fixed to the surface is placed on the lower mold 50B. The upper surface of the sheet 51 is in contact with most of the inner wall of the upper mold 50 </ b> A, and the lower surface of the sheet 51 is in contact with the upper surface of the coating layer 12. In this state, the sealing resin 13 is formed so as to cover the optical semiconductor element 14 and the fine metal wire 15 and fill the separation groove 24.

図１５（Ｂ）では、被覆層１２と同程度の大きさのシート５１を用いて、被覆層１２を保護している。この方法でも、被覆層１２の上面を保護できる。   In FIG. 15B, the covering layer 12 is protected by using a sheet 51 having the same size as the covering layer 12. Even in this method, the upper surface of the coating layer 12 can be protected.

次に、図１６を参照して、各導電パターン２１を電気的に分離する工程を説明する。   Next, with reference to FIG. 16, the process of electrically separating each conductive pattern 21 will be described.

図１６（Ａ）を参照して、導電箔４０を裏面から全面的に除去することにより、各導電パターン２１を電気的に分離する。具体的には、導電箔４０の裏面を全面的にエッチングを行うことにより、各導電パターン２１を電気的に分離することができる。従って、分離溝２４に充填された封止樹脂１３が導電パターン２１から露出する構造となる。同図では、一点鎖線で示した箇所まで導電箔４０を裏面からエッチングすることにより、本工程が行われる。   Referring to FIG. 16 (A), each conductive pattern 21 is electrically separated by completely removing conductive foil 40 from the back surface. Specifically, each conductive pattern 21 can be electrically separated by etching the entire back surface of the conductive foil 40. Therefore, the sealing resin 13 filled in the separation groove 24 is exposed from the conductive pattern 21. In this figure, this process is performed by etching the conductive foil 40 from the back surface to the location indicated by the alternate long and short dash line.

図１６（Ｂ）は、本工程により、各導電パターン２１が電気的に分離された状態を示している。   FIG. 16B shows a state in which each conductive pattern 21 is electrically separated by this process.

図１６（Ｃ）を参照して、裏面に露出した導電パターン２１を被覆樹脂２２で被覆する。そして、被覆樹脂２２の所望の箇所に開口部を設けて、外部電極２３を形成する。最後に、マトリックス状に形成された各回路装置を、封止樹脂２３をダイシングすることで、個別の光半導体装置１０Ｄに分割する。   Referring to FIG. 16C, conductive pattern 21 exposed on the back surface is coated with coating resin 22. Then, an opening is provided at a desired location of the coating resin 22 to form the external electrode 23. Finally, each circuit device formed in a matrix is divided into individual optical semiconductor devices 10D by dicing the sealing resin 23.

本工程の利点は、封止樹脂１３を被覆するまでは、導電パターン２１となる導電箔４０が支持基板となることである。本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。   The advantage of this step is that the conductive foil 40 that becomes the conductive pattern 21 becomes the support substrate until the sealing resin 13 is coated. In the present invention, the conductive foil 40 serving as a support substrate is a material necessary as an electrode material. Therefore, there is a merit that the work can be performed with the constituent materials omitted as much as possible, and the cost can be reduced.

（第５の実施の形態）
図１７から図２０を参照して、本実施の形態に係る光半導体装置１０Ｅの構成および製造方法を説明する。先ず、図１７および図１８を参照して、本実施の形態に係る光半導体装置１０Ｅの構成を説明する。 (Fifth embodiment)
With reference to FIGS. 17 to 20, the configuration and manufacturing method of the optical semiconductor device 10 </ b> E according to the present embodiment will be described. First, the configuration of the optical semiconductor device 10E according to the present embodiment will be described with reference to FIGS.

図１７（Ａ）は光半導体装置１０Ｅの斜視図であり、図１７（Ｂ）および図１７（Ｃ）はその断面図である。同図を参照して光半導体装置１０Ｅは、受光部または発光部を有する光半導体素子１４と、光半導体素子の下方に設けられ且つ前記光半導体素子と金属細線１５を介して接続された外部電極と、透明な材料から成る被覆層１２が上部に設けられ且つ内部に光半導体素子１４および金属細線１５が収納される筐体と、前記筐体の内部と前記光半導体素子との間の間隙に充填された透明樹脂とを具備する構成となっている。各要素の詳細を以下にて説明する。   17A is a perspective view of the optical semiconductor device 10E, and FIGS. 17B and 17C are cross-sectional views thereof. Referring to the drawing, an optical semiconductor device 10E includes an optical semiconductor element 14 having a light receiving portion or a light emitting portion, and an external electrode provided below the optical semiconductor element and connected to the optical semiconductor element via a metal thin wire 15. And a casing in which a coating layer 12 made of a transparent material is provided at the top and in which the optical semiconductor element 14 and the fine metal wire 15 are accommodated, and a gap between the inside of the casing and the optical semiconductor element And a filled transparent resin. Details of each element will be described below.

図１７（Ａ）および図１７（Ｂ）を参照して、筐体２５は、光半導体装置１０Ｅの外形を成しており、その上部には、透明な材料から成る被覆層１２が設けられている。筐体２５の内部は空洞部となっており、この空洞部の大きさはそこに内蔵される光半導体素子１４の大きさ以上に形成される。筐体２５の材料としては、上述した封止樹脂１３の材料と同じ樹脂を採用することができる。即ち、遮光性の樹脂を、筐体２５の材料として採用することができる。更には、セラミックや金属等を筐体２５の材料として採用することも可能である。   Referring to FIGS. 17A and 17B, the housing 25 forms the outer shape of the optical semiconductor device 10E, and the coating layer 12 made of a transparent material is provided on the housing 25. Yes. The inside of the housing 25 is a hollow portion, and the size of the hollow portion is larger than the size of the optical semiconductor element 14 incorporated therein. As the material of the housing 25, the same resin as the material of the sealing resin 13 described above can be used. That is, a light shielding resin can be used as the material of the housing 25. Furthermore, ceramic, metal, or the like can be used as the material of the housing 25.

光半導体素子１４は、第１の実施の形態で説明したものと同様の素子を採用することができる。光半導体素子１４とリード１１とは金属細線１５を介して接続される。ここでも、半導体素子１７の周辺部には窪み部１４Ａが設けられ、この窪み部１４Ａに金属細線１５がボンディングされている。従って、透明樹脂２６の厚みを薄くすることが可能となり、光半導体装置１０Ｅ全体の薄型化を実現することができる。   As the optical semiconductor element 14, an element similar to that described in the first embodiment can be adopted. The optical semiconductor element 14 and the lead 11 are connected via a thin metal wire 15. Also here, a recess 14A is provided in the peripheral portion of the semiconductor element 17, and a fine metal wire 15 is bonded to the recess 14A. Therefore, the thickness of the transparent resin 26 can be reduced, and the entire optical semiconductor device 10E can be reduced in thickness.

リード１１は、半導体素子１７の下方に形成され、その表面は金属細線１５が接続されるボンディングパッドとなり、その裏面は部分的に露出して外部電極を形成する。また、リード１１は、外部電極となる箇所を除いて、被覆樹脂２２で被覆されても良い。   The lead 11 is formed below the semiconductor element 17, the surface thereof becomes a bonding pad to which the fine metal wire 15 is connected, and the back surface thereof is partially exposed to form an external electrode. Further, the lead 11 may be coated with a coating resin 22 except for a portion that becomes an external electrode.

透明樹脂２６は、光半導体素子１４と金属細線１５とを封止するように、筐体２５の空洞部に充填されている。透明樹脂２６としては、被覆層１２と同等以上の透明を有する樹脂を採用することができる。   The transparent resin 26 is filled in the cavity of the housing 25 so as to seal the optical semiconductor element 14 and the fine metal wire 15. As the transparent resin 26, a resin having transparency equal to or higher than that of the coating layer 12 can be employed.

図１７（Ｃ）を参照して、ここでは、光半導体素子１４の下方に半導体素子１７が載置されている。半導体素子１７としては、前述した第１の実施の形態と同様のものを採用することができる。   Referring to FIG. 17C, here, semiconductor element 17 is placed below optical semiconductor element 14. As the semiconductor element 17, the same element as that of the first embodiment described above can be adopted.

図１８を参照して、他の形態の光半導体装置１０Ｅの構成を説明する。図１８（Ａ）を参照して、同図に示す光半導体装置１０Ｅの基本的な構成は、図１７にしめしたものと同様であり、相違点は、実装基板１８を有している点にある。具体的には、実装基板１８の表面には導電路２０が形成され、実装基板１８を貫通させて導電路２０と電気的に接続された外部電極１９が設けられている。ここで、外部電極１９は、銀または銅等の金属から成る。また、図１８（Ｂ）を参照して、光半導体装置１０Ｅに加えて、半導体素子１７を光半導体装置１０Ｅに内蔵させることも可能である。   With reference to FIG. 18, the configuration of another type of optical semiconductor device 10E will be described. Referring to FIG. 18A, the basic configuration of the optical semiconductor device 10E shown in FIG. 18 is the same as that shown in FIG. is there. Specifically, a conductive path 20 is formed on the surface of the mounting substrate 18, and an external electrode 19 that is electrically connected to the conductive path 20 through the mounting substrate 18 is provided. Here, the external electrode 19 is made of a metal such as silver or copper. Further, referring to FIG. 18B, in addition to the optical semiconductor device 10E, it is also possible to incorporate the semiconductor element 17 in the optical semiconductor device 10E.

次に、図１９および図２０を参照して、光半導体装置１０Ｅの製造方法を説明する。光半導体装置１０Ｅの製造方法は、透明な材料から成る被覆層１２が上部に設けられた筐体２５を用意する工程と、光半導体素子１４の裏面に外部電極を形成して光半導体素子１４と外部電極とを金属細線１５で電気的に接続する工程と、透明樹脂２６で光半導体素子１４および金属細線１５を封止することにより透明樹脂２６の外形を筐体２５の内部に即した形状にする工程と、透明樹脂２６を筐体２５の内部に嵌合させる工程とから成る。このような各工程を以下にて説明する。   Next, a method for manufacturing the optical semiconductor device 10E will be described with reference to FIGS. The manufacturing method of the optical semiconductor device 10E includes a step of preparing a casing 25 provided with a coating layer 12 made of a transparent material on the upper side, an external electrode formed on the back surface of the optical semiconductor element 14, and the optical semiconductor element 14 The step of electrically connecting the external electrode with the fine metal wire 15 and the optical semiconductor element 14 and the fine metal wire 15 are sealed with the transparent resin 26, so that the outer shape of the transparent resin 26 conforms to the inside of the housing 25. And a step of fitting the transparent resin 26 into the inside of the housing 25. Each of these steps will be described below.

先ず、図１９を参照して、透明な材料から成る被覆層１２が上部に設けられた筐体２５を用意する。筐体２５は内部に空洞部２７を有するケースの如き形状であり、内蔵される光半導体素子１４が光信号のやり取りを行うための被覆層１２が、上部に設けられている。空洞部２７の大きさは、そこに内蔵される光半導体素子１４およびその接続領域が確保されるように、光半導体素子１４よりも若干大きいスペースと成っている。   First, referring to FIG. 19, a housing 25 having a coating layer 12 made of a transparent material provided thereon is prepared. The casing 25 has a shape like a case having a hollow portion 27 inside, and a coating layer 12 for the built-in optical semiconductor element 14 to exchange optical signals is provided on the top. The size of the cavity 27 is a space slightly larger than that of the optical semiconductor element 14 so that the optical semiconductor element 14 incorporated therein and the connection region thereof are secured.

次に、図２０（Ａ）を参照して、光半導体素子１４の下方にリード１１を設け、リード１１の表面と光半導体素子１４とを金属細線１５にて電気的に接続する。金属細線１５は、光半導体素子１４の窪み部１４Ａにボンディングされることから、金属細線１５の最頂部の高さを極力低くすることができる。   Next, referring to FIG. 20A, a lead 11 is provided below the optical semiconductor element 14, and the surface of the lead 11 and the optical semiconductor element 14 are electrically connected by a thin metal wire 15. Since the fine metal wire 15 is bonded to the recess 14A of the optical semiconductor element 14, the height of the topmost portion of the fine metal wire 15 can be made as low as possible.

次に、図２０（Ｂ）を参照して、透明樹脂２６で光半導体素子１４および金属細線１５を封止することにより透明樹脂２６の外形を筐体２５の内部に即した形状にする。本工程は、熱硬化性樹脂を用いたトランスファーモールドまたは熱可塑性樹脂を用いたインジェクションモールドにより行うことができる。また、上述したように、窪み部１４Ａを設けることにより、金属細線１５の最頂部の位置は極力低く成っている。従って、光半導体素子１４の表面を被覆する透明樹脂２６を薄くすることができる。   Next, referring to FIG. 20B, the optical semiconductor element 14 and the fine metal wire 15 are sealed with the transparent resin 26, so that the outer shape of the transparent resin 26 conforms to the inside of the housing 25. This step can be performed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin. Further, as described above, by providing the recess 14A, the position of the topmost portion of the fine metal wire 15 is made as low as possible. Therefore, the transparent resin 26 that covers the surface of the optical semiconductor element 14 can be thinned.

次に、図２０（Ｃ）を参照して、接着剤により透明樹脂２６を筐体２５の内部に嵌合させる。このことにより、光半導体素子１４は筐体２５内部に収納される。また、透明樹脂２６を筐体２５内部に嵌合させるために使用する接着剤としては、透明性を有するものを用いる。   Next, referring to FIG. 20C, the transparent resin 26 is fitted into the housing 25 with an adhesive. As a result, the optical semiconductor element 14 is accommodated in the housing 25. Further, as the adhesive used for fitting the transparent resin 26 into the housing 25, an adhesive having transparency is used.

最後に、図２０（Ｄ）を参照して、光半導体装置１０Ｅの裏面を被覆樹脂２２で被覆する。被覆樹脂２２として遮光性の樹脂を用いることにより、光半導体装置１０Ｅ内部に裏面からノイズが侵入することを防止することができる。   Finally, referring to FIG. 20D, the back surface of the optical semiconductor device 10E is covered with the coating resin 22. By using a light-shielding resin as the coating resin 22, it is possible to prevent noise from entering the optical semiconductor device 10E from the back surface.

（第６の実施の形態）
図２１から図２５を参照して、上記各実施の形態に於いて、光半導体装置１０に内蔵される光半導体素子１４の構成およびその製造方法に関して説明する。先ず、本実施の形態に係る半導体装置１０Ｅの構成および製造方法を説明する。 (Sixth embodiment)
With reference to FIGS. 21 to 25, the configuration of the optical semiconductor element 14 built in the optical semiconductor device 10 and the manufacturing method thereof will be described in each of the above embodiments. First, the configuration and manufacturing method of the semiconductor device 10E according to the present embodiment will be described.

先ず、図２１（Ａ）を参照して、本実施の形態に係る光半導体素子１４の構成を説明する。光半導体素子１４は、その表面に受光素子または発光素子を有し、周辺部には、一様に窪ませた窪み部１４Ａが設けられている。また、素子の表面には被覆層１２が設けられている。   First, the configuration of the optical semiconductor element 14 according to the present embodiment will be described with reference to FIG. The optical semiconductor element 14 has a light receiving element or a light emitting element on the surface thereof, and a recessed portion 14A that is uniformly recessed is provided in the peripheral portion. A coating layer 12 is provided on the surface of the element.

光半導体素子１４の表面に形成される受光素子としては、ＣＣＤ（Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを光半導体素子１４として採用することができる。また、発光素子としては、発光ダイオードまたは半導体レーザーを光半導体素子１４として採用することができる。更には、光半導体素子１４に替えてＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を用いることも可能である。   As a light receiving element formed on the surface of the optical semiconductor element 14, a solid-state imaging device such as a CCD (Charged Coupled Device) image sensor or a CMOS (Complementary Metal Oxide Semiconductor) image sensor, or a photosensor such as a photodiode or a phototransistor. It can be employed as the optical semiconductor element 14. As the light emitting element, a light emitting diode or a semiconductor laser can be adopted as the optical semiconductor element 14. Furthermore, it is also possible to use MEMS (Micro Electro Mechanical System) instead of the optical semiconductor element 14.

被覆層１２の材料としては、光半導体素子１４に入力される光または光半導体素子１４から出力される光に対して透明なものが用いられる。例えば、光半導体素子１４が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１２として採用される。具体的には、ガラスまたはアクリル板を被覆層１２として用いることができる。更に、光半導体素子１４がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。   As the material of the coating layer 12, a material that is transparent to the light input to the optical semiconductor element 14 or the light output from the optical semiconductor element 14 is used. For example, if the optical semiconductor element 14 is an element that senses visible light, a material having transparency with respect to visible light is used as the coating layer 12. Specifically, glass or an acrylic plate can be used as the coating layer 12. Further, when the optical semiconductor element 14 is an imaging element such as a CCD image sensor, a filter or the like is added.

窪み部１４Ａは、光半導体素子１４の周辺部を一様に窪ませた領域であり、その表面には、メッキ膜等から成るメタル配線１４Ｂが形成されている。この窪み部１４Ａの表面は、メタル配線１４Ｂから成るボンディングパッドが形成され、このボンディングパッドに金属細線が接続される。窪み部１４Ａを設けることにより、そこにボンディングされる金属細線１５の最頂部の高さを、光半導体素子１４に対して低くすることができる。また、ここでは、窪み部１４Ａの側面は、光半導体素子１４の面方向に対して垂直に成っている。また、メタル配線１４Ｂは、半導体基板１４Ｃの表面に形成された回路を、周辺部に設けた窪み部１４Ａまで再配線させる働きを有する。   The recessed portion 14A is a region where the peripheral portion of the optical semiconductor element 14 is uniformly recessed, and a metal wiring 14B made of a plating film or the like is formed on the surface thereof. A bonding pad made of a metal wiring 14B is formed on the surface of the recess 14A, and a fine metal wire is connected to the bonding pad. By providing the recess portion 14 </ b> A, the height of the topmost portion of the fine metal wire 15 bonded thereto can be made lower than that of the optical semiconductor element 14. In addition, here, the side surface of the recessed portion 14 </ b> A is perpendicular to the surface direction of the optical semiconductor element 14. Further, the metal wiring 14B has a function of rewiring a circuit formed on the surface of the semiconductor substrate 14C up to a recess 14A provided in the peripheral portion.

図２１（Ｂ）を参照して、同図に示す光半導体素子１４では、窪み部１４Ａの側面に傾斜が付いた形状と成っている。このことにより、角部１４Ｄの角度αは鈍角となり、メッキ法等によりメタル配線１４Ｂをパターニングする工程に於いて、この角部１４Ｄで断線等が発生するのを防止することができる。   Referring to FIG. 21B, the optical semiconductor element 14 shown in FIG. 21B has a shape in which the side surface of the recess 14A is inclined. As a result, the angle α of the corner portion 14D becomes an obtuse angle, and in the step of patterning the metal wiring 14B by plating or the like, it is possible to prevent disconnection or the like from occurring at the corner portion 14D.

図２１（Ｃ）に示す光半導体素子１４では、窪み部１４Ａの断面は曲面となる。従って、メッキ法等によりメタル配線１４Ｂをパターニングする工程に於いて、この角部１４Ｄで断線等が発生するのを防止することができる。   In the optical semiconductor element 14 shown in FIG. 21C, the cross section of the recessed portion 14A is a curved surface. Therefore, in the step of patterning the metal wiring 14B by plating or the like, it is possible to prevent disconnection or the like from occurring at the corner portion 14D.

次に図２２から図２５を参照して、光半導体素子１４の製造方法を説明する。   Next, a method for manufacturing the optical semiconductor element 14 will be described with reference to FIGS.

図２２を参照して、先ずダイシングソー４６を用いてハーフスクライブを行うことにより、窪み部１４Ａを形成する。図２２（Ａ）は本工程の概要を示す斜視図であり、図２２（Ｂ）（Ｃ）（Ｄ）は刃先の形状が異なるダイシングソー４６を用いてハーフスクライブを行う状態を示す断面図である。   Referring to FIG. 22, first, half-scribing is performed using a dicing saw 46 to form the recess 14 </ b> A. FIG. 22A is a perspective view showing an outline of this process, and FIGS. 22B, 22C, and 22D are cross-sectional views showing a state in which half scribing is performed using a dicing saw 46 having different blade tip shapes. is there.

図２２（Ａ）を参照して、本工程に投入されたウェハ４５には、受光素子または発光素子を含む個々の回路がマトリックス状に形成されえおり、各回路の境界に対応するダイシングラインＤに沿ってハーフスクライブを行う。   Referring to FIG. 22A, on the wafer 45 put into this process, individual circuits including light receiving elements or light emitting elements can be formed in a matrix, and dicing lines D corresponding to the boundaries of the respective circuits. Do a half scribe along.

図２２（Ｂ）を参照して、ここでは、平坦な刃先を有するダイシングソー４６Ａを用いてハーフスクライブを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、側面が直角に成る。   Referring to FIG. 22B, here, half scribing is performed using a dicing saw 46A having a flat cutting edge. Therefore, as for the cross-sectional shape of the hollow part 14A, as shown on the right side of FIG.

図２２（Ｃ）を参照して、ここでは、刃先の両端に傾斜部を有するダイシングソー４６Ａを用いてハーフスクライブを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、側面が傾斜に形成される。   Referring to FIG. 22C, here, half scribing is performed using a dicing saw 46A having inclined portions at both ends of the blade edge. Therefore, as for the cross-sectional shape of the hollow part 14A, as shown on the right side of FIG.

図２２（Ｄ）を参照して、ここでは、刃先の両端が曲線形状を有するダイシングソー４６Ａを用いてハーフスクライブを行っている。従って、窪み部１４Ａの断面形状は、同図右側に示すように、曲線を描くように成る。   Referring to FIG. 22D, here, half scribing is performed using a dicing saw 46A in which both ends of the cutting edge have a curved shape. Accordingly, the cross-sectional shape of the recess 14A is a curved line as shown on the right side of the figure.

次に、図２３を参照して、ウェハ４５の表面に形成された回路と電気的に接続されたメタル配線１４Ｂを、窪み部１４Ａに設ける。メタル配線１４Ｂの材料としては、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、電界メッキ、無電界メッキまたは焼結等により被覆される
次に、図２４を参照して、ウェハ４５の表面に形成された各回路を保護するために、各回路の上部に被覆層１２を張り合わせる。被覆層１２のメタル配線１４Ｂに対応する箇所は、メタル配線１４Ｂと干渉しないように加工が施されている。また、被覆層１２の張り合わせは、エポキシ樹脂等の接着剤を用いて行われる。 Next, referring to FIG. 23, metal wiring 14B electrically connected to a circuit formed on the surface of wafer 45 is provided in recess 14A. The material of the metal wiring 14B is Ag, Au, Pt, Pd or the like, and is coated by low vacuum or high vacuum deposition such as vapor deposition, sputtering, CVD, etc., electroplating, electroless plating or sintering. Next, referring to FIG. 24, in order to protect each circuit formed on the surface of wafer 45, coating layer 12 is bonded to the upper part of each circuit. A portion of the coating layer 12 corresponding to the metal wiring 14B is processed so as not to interfere with the metal wiring 14B. The covering layer 12 is laminated using an adhesive such as an epoxy resin.

次に、図２５を参照して、ダイシングソー４７を用いて全体スクライブを行うことにより、各光半導体素子１４を分離する。ここでは、窪み部１４Ａの中央部の、ウェハ４５の残りの厚み部分およびメタル配線１４Ｂを、ダイシングソー４７により切断している。ここで用いるダイシングソー４７は、先述したダイシングソー４６よりも幅が狭いものが用いられる。上記の工程により、本実施の形態に係る光半導体素子１４が製造される。   Next, referring to FIG. 25, each optical semiconductor element 14 is separated by performing overall scribing using a dicing saw 47. Here, the remaining thickness portion of the wafer 45 and the metal wiring 14 </ b> B at the center of the recess 14 </ b> A are cut by a dicing saw 47. The dicing saw 47 used here is narrower than the dicing saw 46 described above. The optical semiconductor element 14 according to the present embodiment is manufactured through the above steps.

（第７の実施の形態）
図２６および図２７を参照して、本実施の形態に係る光半導体装置１０Ｆの構成および製造方法を説明する。光半導体装置１０Ｆは、受光部または発光部を有する光半導体素子１４と、光半導体素子１４の表面を被覆する被覆層１２と、光半導体素子１４と電気的に接続された半導体素子１７と、半導体素子１７と電気的に接続されて外部との電気信号の入出力を行う外部電極と、光半導体素子１４および半導体素子１７を封止する封止樹脂１３とを具備し、被覆層１２が封止樹脂１３から露出する構成と成っている。外部電極としては、例えば、一端が封止樹脂１７から露出するリード等を外部電極として採用することができる。 (Seventh embodiment)
With reference to FIG. 26 and FIG. 27, a configuration and a manufacturing method of the optical semiconductor device 10F according to the present embodiment will be described. The optical semiconductor device 10F includes an optical semiconductor element 14 having a light receiving part or a light emitting part, a coating layer 12 covering the surface of the optical semiconductor element 14, a semiconductor element 17 electrically connected to the optical semiconductor element 14, and a semiconductor An external electrode that is electrically connected to the element 17 and inputs / outputs an electric signal to / from the outside, and an optical semiconductor element 14 and a sealing resin 13 that seals the semiconductor element 17 are provided, and the covering layer 12 is sealed The structure is exposed from the resin 13. As the external electrode, for example, a lead whose one end is exposed from the sealing resin 17 can be employed as the external electrode.

上記したように、本実施の形態に係る光半導体装置１０Ｆの基本的な構成は、第１の実施の形態で説明したものと同様であり、相違点は、光半導体素子１４と電気的に接続された半導体素子１７を有することにある。更に、貫通電極１４Ｅを介して両者の電気的接続は行われている。   As described above, the basic configuration of the optical semiconductor device 10F according to the present embodiment is the same as that described in the first embodiment, and the difference is that it is electrically connected to the optical semiconductor element 14. The semiconductor element 17 is provided. Further, the electrical connection between them is made through the through electrode 14E.

図２６（Ａ）を参照して、光半導体素子１４は、その表面から裏面まで貫通するように形成された貫通電極１４Ｅを有し、貫通電極１４Ｅを介して半導体素子１７と電気的に接続されている。   Referring to FIG. 26A, the optical semiconductor element 14 has a through electrode 14E formed so as to penetrate from the front surface to the back surface, and is electrically connected to the semiconductor element 17 through the through electrode 14E. ing.

貫通電極１４Ｅは、光半導体素子１４の表面に形成された電気回路と電気的に接続されており、貫通孔に銅等の金属が埋め込まれることにより形成されている。ここでは、光半導体素子１４の表面の中央部付近に受光素子または発光素子を含む電気回路が構成され、この電気回路と接続された貫通電極１４Ｅが周辺部に形成されている。そして、光半導体素子１４の裏面に露出する貫通電極１４Ｅには、バンプ電極１４Ｆが形成されている。   The through electrode 14E is electrically connected to an electric circuit formed on the surface of the optical semiconductor element 14, and is formed by embedding a metal such as copper in the through hole. Here, an electric circuit including a light receiving element or a light emitting element is formed near the center of the surface of the optical semiconductor element 14, and a through electrode 14E connected to the electric circuit is formed in the peripheral part. A bump electrode 14F is formed on the through electrode 14E exposed on the back surface of the optical semiconductor element 14.

半導体素子１７は、その上部に光半導体素子１４が固着されている。そして、光半導体素子１４が有する貫通電極１４Ｅに対応した箇所に、第１のパッド１７Ａが設けられている。第１のパッド１７Ａは半導体素子１７の表面に形成された電気回路と接続されている。また、外部との接続を行う第２のパッド１７Ｂが、半導体素子１１表面の周辺部に設けられている。ここでは、外部電極を構成するリード１１と第２のパッド１７Ｂとが、金属細線１５を介して電気的に接続されている。半導体素子１７に構成される電気回路としては、第１の実施の形態で説明したように、光半導体素子１４により得られる信号の処理等を行う回路を採用することができる。また、半導体素子１７は、ランド１６上に固着されている。   The semiconductor element 17 has an optical semiconductor element 14 fixed thereon. And the 1st pad 17A is provided in the location corresponding to the penetration electrode 14E which the optical semiconductor element 14 has. The first pad 17A is connected to an electric circuit formed on the surface of the semiconductor element 17. In addition, a second pad 17 </ b> B for connection to the outside is provided on the peripheral portion of the surface of the semiconductor element 11. Here, the lead 11 constituting the external electrode and the second pad 17 </ b> B are electrically connected through the fine metal wire 15. As the electric circuit configured in the semiconductor element 17, as described in the first embodiment, a circuit for processing a signal obtained by the optical semiconductor element 14 can be employed. The semiconductor element 17 is fixed on the land 16.

図２６（Ｂ）を参照して、ここでは、リード１１と半導体素子１７とが直に接続されている。リード１１の一端は、封止樹脂１３の裏面から露出して外部電極を形成している。そして、リード１１の他端は、半導体素子１７の周辺部に設けた第２のパッド１７Ｂに半田等のロウ材を介して直に接続されている。この様なリード１１の接続構造により、半導体素子１７は機械的にリード１１に固着されている。従って、ランド１６を省いて全体の装置を構成することも可能である。   Referring to FIG. 26B, here, the lead 11 and the semiconductor element 17 are directly connected. One end of the lead 11 is exposed from the back surface of the sealing resin 13 to form an external electrode. The other end of the lead 11 is directly connected to a second pad 17B provided in the peripheral portion of the semiconductor element 17 via a brazing material such as solder. With such a lead 11 connection structure, the semiconductor element 17 is mechanically fixed to the lead 11. Accordingly, it is possible to configure the entire apparatus by omitting the land 16.

図２７を参照して、ここでは、半導体素子１７の周辺部に設けた第２のパッド１７Ｂが、基板５２に接続されている。具体的には、光半導体素子１４が収納できる程度以上の大きさの開口部５３が基板５２に設けられている。開口部５３の周辺部には、第２のパッド１７Ｂの位置に対応した導電路５２Ａのパッド部が備えられている。そして、半導体素子１７の第２のパッド１７Ｂと導電路５２Ａとが半田等のロウ材により接続されている。半導体素子１７と光半導体素子１４との接続構造は、図２６に示したものと同様である。また、導電路５２Ａは、基板５２を貫通してその反対面まで延在しても良い。   Referring to FIG. 27, here, the second pad 17 </ b> B provided in the peripheral portion of the semiconductor element 17 is connected to the substrate 52. Specifically, the substrate 52 is provided with an opening 53 having a size larger than that of the optical semiconductor element 14. A peripheral portion of the opening 53 is provided with a pad portion of a conductive path 52A corresponding to the position of the second pad 17B. The second pad 17B of the semiconductor element 17 and the conductive path 52A are connected by a brazing material such as solder. The connection structure between the semiconductor element 17 and the optical semiconductor element 14 is the same as that shown in FIG. Further, the conductive path 52A may extend through the substrate 52 to the opposite surface.

充填樹脂１３Ａは、光半導体素子１４と開口部５３との間隙や、半導体素子１７と光半導体素子１４との間隙に充填されている。更に、被覆層１２の側面部を保護するように充填樹脂１３Ａが形成されても良い。また、封止樹脂１３は、半導体素子１７を被覆するように形成されている。   The filling resin 13 </ b> A is filled in a gap between the optical semiconductor element 14 and the opening 53 and a gap between the semiconductor element 17 and the optical semiconductor element 14. Furthermore, the filling resin 13A may be formed so as to protect the side surface portion of the coating layer 12. The sealing resin 13 is formed so as to cover the semiconductor element 17.

図２８を参照して、他の形態の光半導体装置１０Ｆの構成を説明する。同図に示す光半導体装置１０Ｆの基本的な構成は、図２６に示したものと同様であり、主な相違点は、リード１１に替えて導電パターン２１を有していることにある。この相違点を中心に光半導体装置１０Ｆの構成を以下に詳述する。   With reference to FIG. 28, the configuration of another type of optical semiconductor device 10F will be described. The basic configuration of the optical semiconductor device 10 </ b> F shown in the figure is the same as that shown in FIG. 26, and the main difference is that it has a conductive pattern 21 instead of the leads 11. The configuration of the optical semiconductor device 10F will be described in detail below centering on this difference.

上部に光半導体素子１４が載置された半導体素子１７は、ランド状の第１の導電パターン２１Ａに固着されている。また、第１の導電パターン２１Ａを囲むように、第２の導電パターン２１Ｂが形成されており、第１の導電パターン２１Ａと第２の導電パターン２１Ｂとは金属細線１５により接続されている。封止樹脂３１が充填された分離溝２４により、各導電パターン２１は電気的に分離されている。   The semiconductor element 17 on which the optical semiconductor element 14 is placed is fixed to the land-like first conductive pattern 21A. A second conductive pattern 21B is formed so as to surround the first conductive pattern 21A, and the first conductive pattern 21A and the second conductive pattern 21B are connected by a thin metal wire 15. The conductive patterns 21 are electrically separated by the separation grooves 24 filled with the sealing resin 31.

封止樹脂１３により、光半導体素子１４、半導体素子１７、導電パターン２１および金属細線１５が封止されている。そして、導電パターン２１の裏面は封止樹脂１３から露出している。また、外部電極２３が形成される箇所以外の光半導体装置１０Ｆの裏面は、被覆樹脂２２により被覆されている。更にまた、外部電極２３が形成される面に対向する面の封止樹脂１３から、被覆層１２が露出している。   The optical semiconductor element 14, the semiconductor element 17, the conductive pattern 21, and the fine metal wire 15 are sealed with the sealing resin 13. The back surface of the conductive pattern 21 is exposed from the sealing resin 13. Further, the back surface of the optical semiconductor device 10 </ b> F other than the portion where the external electrode 23 is formed is covered with the coating resin 22. Furthermore, the coating layer 12 is exposed from the sealing resin 13 on the surface facing the surface on which the external electrode 23 is formed.

上記した光半導体装置１０Ｆでは、光半導体素子１４に設けた貫通電極１４Ｅにより、光半導体素子１４と半導体素子１７とが電気的に接続されていることから、金属細線で両者が接続された場合と比較すると高速で動作することができる。   In the optical semiconductor device 10F described above, since the optical semiconductor element 14 and the semiconductor element 17 are electrically connected by the through electrode 14E provided in the optical semiconductor element 14, the case where both are connected by a thin metal wire In comparison, it can operate at high speed.

上記の説明では、本発明に斯かる光半導体装置およびその製造方法ついて説明を行ったが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。具体的には、図２等を参照して、光半導体素子１４とリード１１とは金属細線１５を介して接続されているが、バンプ等の他の接続手段で両者を接続することも可能である。即ち、ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）を用いて、光半導体素子１４とリード１１との接続を行うことができる。   In the above description, the optical semiconductor device and the manufacturing method thereof according to the present invention have been described. However, various modifications can be made without departing from the gist of the present invention. Specifically, with reference to FIG. 2 and the like, the optical semiconductor element 14 and the lead 11 are connected via a fine metal wire 15, but it is also possible to connect both by other connecting means such as a bump. is there. That is, the optical semiconductor element 14 and the lead 11 can be connected using ILB (Inner Lead Bonding) or TAB (Tape Automated Bonding).

本発明では、以下に示すような効果を奏することができる。   In the present invention, the following effects can be obtained.

本発明の光半導体装置によれば、光半導体素子１４の上面を被覆する被覆層１２を、封止樹脂１３から露出させることができる。従って、透明樹脂により全体が封止されていた従来例と比較すると、封止樹脂１３は薄く形成することが可能であり、装置全体の厚みを薄くすることができる。更に、被覆層１２を介して光半導体素子１４が外部に露出していることから、光半導体素子１４が受光素子である場合は、外部から入力する光信号の減衰を抑止して受光することができる。また、光半導体素子１４が発光素子である場合は、発光する光信号の減衰を抑止することができる。   According to the optical semiconductor device of the present invention, the coating layer 12 covering the upper surface of the optical semiconductor element 14 can be exposed from the sealing resin 13. Accordingly, the sealing resin 13 can be formed thinner than the conventional example in which the whole is sealed with the transparent resin, and the thickness of the entire apparatus can be reduced. Further, since the optical semiconductor element 14 is exposed to the outside through the coating layer 12, when the optical semiconductor element 14 is a light receiving element, it is possible to receive light while suppressing attenuation of an optical signal input from the outside. it can. Further, when the optical semiconductor element 14 is a light emitting element, attenuation of the light signal emitted can be suppressed.

更に、フィラーが混入された遮光性の封止樹脂を用いて光半導体装置１０は構成されている。このことにより、機械的強度および耐湿性に優れた光半導体装置を構成することができる。   Furthermore, the optical semiconductor device 10 is configured using a light-blocking sealing resin mixed with a filler. As a result, an optical semiconductor device having excellent mechanical strength and moisture resistance can be configured.

本発明の光半導体装置の製造方法によれば、被覆層１２の上部をシート５１でカバーした後に、封止樹脂１３による封止を行っている。また、接着剤によりシート５１は被覆層１２に貼り付けられている。従って、モールド封止の工程で、被覆層１２の表面に封止樹脂１３が付着するのを防止することができる。   According to the method for manufacturing an optical semiconductor device of the present invention, the upper part of the coating layer 12 is covered with the sheet 51 and then sealed with the sealing resin 13. Moreover, the sheet | seat 51 is affixed on the coating layer 12 with the adhesive agent. Therefore, it is possible to prevent the sealing resin 13 from adhering to the surface of the coating layer 12 in the mold sealing process.

１０Ａ〜１０Ｆ 光半導体装置
１１ リード
１２ 被覆層
１３ 封止樹脂
１４ 光半導体素子
１５ 金属細線
１６ ランド
１７ 半導体素子
１８ 被覆樹脂
１９ 外部電極
２０ 導電路
２１Ａ、２１Ｂ 導電パターン
２２ 被覆樹脂
２３ 外部電極
２４ 分離溝
２５ 筐体
２６ 透明樹脂
２７ 空洞部 10A to 10F Optical semiconductor device 11 Lead 12 Covering layer 13 Sealing resin 14 Optical semiconductor element 15 Metal wire 16 Land 17 Semiconductor element 18 Covering resin 19 External electrode 20 Conductive path 21A, 21B Conductive pattern 22 Covering resin 23 External electrode 24 Separation groove 25 Housing 26 Transparent resin 27 Cavity

Claims (3)

受光部または発光部を有する光半導体素子が封止樹脂により封止された光半導体装置に於いて、
前記光半導体素子の表面を覆い、前記光半導体素子に入射するまたは前記光半導体素子から発光される光に対して透明な材料からなる被覆層が設けられ、
前記封止樹脂は、フィラーが混入され、
前記被覆層上面に対応する前記封止樹脂は、凹状で、前記被覆層が前記封止樹脂から露出している事を特徴とした光半導体装置。 In an optical semiconductor device in which an optical semiconductor element having a light receiving portion or a light emitting portion is sealed with a sealing resin,
Covering the surface of the optical semiconductor element, provided with a coating layer made of a material transparent to light incident on the optical semiconductor element or emitted from the optical semiconductor element,
The sealing resin is mixed with a filler,
The optical semiconductor device, wherein the sealing resin corresponding to the upper surface of the coating layer is concave and the coating layer is exposed from the sealing resin. 前記光半導体素子は、導電部材から成るアイランドの上に固着され、前記アイランドの周囲に位置するリードと電気的に接続される請求項１に記載の光半導体装置。 The optical semiconductor device according to claim 1, wherein the optical semiconductor element is fixed on an island made of a conductive member, and is electrically connected to leads located around the island. 前記光半導体素子は、実装基板に設けられ、前記実装基板の導電路と金属細線で接続される請求項１に記載の光半導体装置。 2. The optical semiconductor device according to claim 1, wherein the optical semiconductor element is provided on a mounting substrate and is connected to a conductive path of the mounting substrate with a thin metal wire.
JP2009279617A 2003-02-28 2009-12-09 Method of manufacturing semiconductor device Pending JP2010093285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009279617A JP2010093285A (en) 2003-02-28 2009-12-09 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003052319 2003-02-28
JP2009279617A JP2010093285A (en) 2003-02-28 2009-12-09 Method of manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003086383A Division JP2004319530A (en) 2003-02-28 2003-03-26 Optical semiconductor device and its manufacturing process

Publications (1)

Publication Number Publication Date
JP2010093285A true JP2010093285A (en) 2010-04-22

Family

ID=42255651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009279617A Pending JP2010093285A (en) 2003-02-28 2009-12-09 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2010093285A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015043403A (en) * 2013-07-26 2015-03-05 京セラ株式会社 Package for storing light emitting element, light emitting device including the same, and light emitting display device including the light emitting device
JP2015511066A (en) * 2012-03-06 2015-04-13 コーニンクレッカ フィリップス エヌ ヴェ Lighting module and method for manufacturing the lighting module
JP2018174267A (en) * 2017-03-31 2018-11-08 旭化成エレクトロニクス株式会社 Optical device
JP2021073765A (en) * 2021-01-06 2021-05-13 株式会社ニコン Electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215068A (en) * 1988-02-24 1989-08-29 Fuji Electric Co Ltd Photosensor built-in semiconductor device
JPH0360136A (en) * 1989-07-28 1991-03-15 Hitachi Ltd Manufacture of semiconductor
JPH05291434A (en) * 1992-04-13 1993-11-05 Mitsubishi Electric Corp Semiconductor device sealed with resin and its manufacture
JPH1034699A (en) * 1996-07-23 1998-02-10 Apic Yamada Kk Method and device for resin sealing for son package
JP2000183205A (en) * 1998-11-18 2000-06-30 Analog Devices Inc Cover cap for semiconductor wafer device
JP2002198470A (en) * 2000-12-05 2002-07-12 Greatek Electronics Inc Ic packaging structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215068A (en) * 1988-02-24 1989-08-29 Fuji Electric Co Ltd Photosensor built-in semiconductor device
JPH0360136A (en) * 1989-07-28 1991-03-15 Hitachi Ltd Manufacture of semiconductor
JPH05291434A (en) * 1992-04-13 1993-11-05 Mitsubishi Electric Corp Semiconductor device sealed with resin and its manufacture
JPH1034699A (en) * 1996-07-23 1998-02-10 Apic Yamada Kk Method and device for resin sealing for son package
JP2000183205A (en) * 1998-11-18 2000-06-30 Analog Devices Inc Cover cap for semiconductor wafer device
JP2002198470A (en) * 2000-12-05 2002-07-12 Greatek Electronics Inc Ic packaging structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511066A (en) * 2012-03-06 2015-04-13 コーニンクレッカ フィリップス エヌ ヴェ Lighting module and method for manufacturing the lighting module
US9777890B2 (en) 2012-03-06 2017-10-03 Philips Lighting Holding B.V. Lighting module and method of manufacturing a lighting module
JP2015043403A (en) * 2013-07-26 2015-03-05 京セラ株式会社 Package for storing light emitting element, light emitting device including the same, and light emitting display device including the light emitting device
JP2018174267A (en) * 2017-03-31 2018-11-08 旭化成エレクトロニクス株式会社 Optical device
JP2021073765A (en) * 2021-01-06 2021-05-13 株式会社ニコン Electronic apparatus
JP7283488B2 (en) 2021-01-06 2023-05-30 株式会社ニコン Image sensor and electronic equipment

Similar Documents

Publication Publication Date Title
US7183589B2 (en) Semiconductor device with a resin-sealed optical semiconductor element
JP3880278B2 (en) Solid-state imaging device and manufacturing method thereof
US7511367B2 (en) Optical device and method for fabricating the same
JP2008092417A (en) Semiconductor imaging element, its manufacturing method, semiconductor imaging apparatus, and semiconductor imaging module
US8194162B2 (en) Imaging device
KR20070092120A (en) Semiconductor device and manufacturing method thereof
JP2004363400A (en) Semiconductor device and its manufacturing process
JP2019067872A (en) Circuit board and circuit module
JP2013211507A (en) Photointerrupter, manufacturing method of photointerrupter, and mounting structure of photointerrupter
CN111477693A (en) Optical chip packaging structure, packaging method thereof and photoelectric device
JP2006191126A (en) Method for manufacturing semiconductor device
JP2010093285A (en) Method of manufacturing semiconductor device
CN112020771A (en) Substrate for mounting electronic component, electronic device, and electronic module
JP6236130B2 (en) Photo interrupter and mounting structure of photo interrupter
CN212434647U (en) Optical chip packaging structure and photoelectric device
TWI785195B (en) Semiconductor device
JP2019129224A (en) Package and electronic apparatus
JP2006005612A (en) Imaging module
JP4292383B2 (en) Optical device manufacturing method
JP4147171B2 (en) Solid-state imaging device and manufacturing method thereof
JP4089629B2 (en) Optical sensor module
WO2024053466A1 (en) Semiconductor device and electronic equipment
JP7242870B2 (en) Mounting boards and electronic devices
JP2019201121A (en) Premold substrate and manufacturing method thereof, and hollow semiconductor device and manufacturing method thereof
JP4522167B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408