JP2011249371A - 固体撮像素子及びその製造方法、撮像装置 - Google Patents
固体撮像素子及びその製造方法、撮像装置 Download PDFInfo
- Publication number
- JP2011249371A JP2011249371A JP2010117834A JP2010117834A JP2011249371A JP 2011249371 A JP2011249371 A JP 2011249371A JP 2010117834 A JP2010117834 A JP 2010117834A JP 2010117834 A JP2010117834 A JP 2010117834A JP 2011249371 A JP2011249371 A JP 2011249371A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- photoelectric conversion
- transistor
- solid
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】複数の画素でトランジスタ等を共有しても、画素自体の特性を落とすことなく、画素毎のばらつきを抑制することができる固体撮像素子を提供する。
【解決手段】各画素に設けられた光電変換領域17と、各画素の光電変換領域17に対して設けられた転送トランジスタ11と、複数の画素の光電変換領域に対して共通に形成されたトランジスタ(リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14)と、光電変換領域17の、転送トランジスタ11の転送ゲートTGとは反対側の部分上に形成された、絶縁材から成るダミー21を含む、固体撮像素子を構成する。
【選択図】図1
【解決手段】各画素に設けられた光電変換領域17と、各画素の光電変換領域17に対して設けられた転送トランジスタ11と、複数の画素の光電変換領域に対して共通に形成されたトランジスタ(リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14)と、光電変換領域17の、転送トランジスタ11の転送ゲートTGとは反対側の部分上に形成された、絶縁材から成るダミー21を含む、固体撮像素子を構成する。
【選択図】図1
Description
本発明は、固体撮像素子及びその製造方法、並びに、固体撮像素子を備えた、カメラ等の撮像装置に係わる。
急速に拡大し続けるイメージセンサ市場において、多画素化や、基本特性の向上に対する要求は止まることがない。
画素を縮小化することにより、同一チップサイズにおける多画素化を行うことや、同一画素数におけるチップサイズの縮小化を行うことができ、イメージセンサを備えた撮像装置(カメラ等)の多画素化や小型化への貢献への期待も高い。
画素を縮小化することにより、同一チップサイズにおける多画素化を行うことや、同一画素数におけるチップサイズの縮小化を行うことができ、イメージセンサを備えた撮像装置(カメラ等)の多画素化や小型化への貢献への期待も高い。
多画素化を達成するための技術の一つとして、複数の画素でトランジスタ等を共有した構成(画素共有方式)が提案されている。
しかし、イメージセンサにおいて画素共有方式を採用した場合には、画素共有方式ならではの課題が発生する。
特に大きな課題は、画素毎の特性にバラツキが生じることである。
これは、共有しない方式では全画素で画素のレイアウトがほぼ同じになるのに対して、画素共有方式では、トランジスタ等を共有する複数の画素のそれぞれで画素のレイアウトが異なるために、画素の特性にバラツキが生じる。
例えば、CMOS型のイメージセンサにおいて、転送トランジスタのゲート電極は、青色の光を吸収する光学特性を持ち、また、構造上、フォトダイオードの直近に配置されている。そして、トランジスタ等を共有する複数の画素のそれぞれで、画素のレイアウトが異なり、転送トランジスタのゲート電極の位置が同一ではないため、入射した光のうちの吸収される部分の位置や吸収される量が異なり、画素の特性のバラツキとなる。
特に大きな課題は、画素毎の特性にバラツキが生じることである。
これは、共有しない方式では全画素で画素のレイアウトがほぼ同じになるのに対して、画素共有方式では、トランジスタ等を共有する複数の画素のそれぞれで画素のレイアウトが異なるために、画素の特性にバラツキが生じる。
例えば、CMOS型のイメージセンサにおいて、転送トランジスタのゲート電極は、青色の光を吸収する光学特性を持ち、また、構造上、フォトダイオードの直近に配置されている。そして、トランジスタ等を共有する複数の画素のそれぞれで、画素のレイアウトが異なり、転送トランジスタのゲート電極の位置が同一ではないため、入射した光のうちの吸収される部分の位置や吸収される量が異なり、画素の特性のバラツキとなる。
上述した、画素共有方式での課題である、画素毎の特性バラツキの改善案として、様々な技術が提案されている。
その改善案の1つとして、ダミー電極を配置する技術が提案されている(例えば、特許文献1参照。)。
その改善案の1つとして、ダミー電極を配置する技術が提案されている(例えば、特許文献1参照。)。
ダミー電極は、トランジスタのゲート電極と同様に、青色の光を吸収する光学特性を持つので、ゲート電極とダミー電極とを合わせて、トランジスタ等を共有する複数の画素のそれぞれで同じレイアウトとなるように配置する。
これにより、入射した光のうちの吸収される部分の位置や吸収される量を各画素でほぼそろえることができ、画素の特性のバラツキを低減することができる。
これにより、入射した光のうちの吸収される部分の位置や吸収される量を各画素でほぼそろえることができ、画素の特性のバラツキを低減することができる。
ダミー電極を配置した場合には、前記特許文献1にも記載されているように、ゲート電極等と同様に、ダミー電極にも、配線やコンタクトを落とす必要がある。
これは、ダミー電極を、電位がフローティング状態である電極としてしまうと、周囲に悪影響を及ぼすという問題を生じるからである。
これは、ダミー電極を、電位がフローティング状態である電極としてしまうと、周囲に悪影響を及ぼすという問題を生じるからである。
しかしながら、ダミー電極に配線やコンタクトを設けることにより、配線層やコンタクト層によって、フォトダイオード上の開口が狭くなる。このため、フォトダイオードに入射する光量が減少して、感度等の特性が悪くなってしまう懸念がある。
上述した問題の解決のために、本発明においては、複数の画素でトランジスタ等を共有しても、画素自体の特性を落とすことなく、画素毎のばらつきを抑制することができる固体撮像素子及びその製造方法を提供するものである。また、この固体撮像素子を備えた撮像装置を提供するものである。
本発明の固体撮像素子は、各画素に設けられた光電変換領域と、各画素の光電変換領域に対して設けられた、転送トランジスタと、複数の画素の光電変換領域に対して共通に形成された転送トランジスタ以外のトランジスタとを含む。
さらに、光電変換領域の、転送トランジスタの転送ゲートとは反対側の部分上に形成された、絶縁材から成るダミーを含む。
さらに、光電変換領域の、転送トランジスタの転送ゲートとは反対側の部分上に形成された、絶縁材から成るダミーを含む。
本発明の固体撮像素子の製造方法は、各画素に設けられた光電変換領域と、この光電変換領域に対して設けられた転送トランジスタと、複数の画素の光電変換領域に対して共通に形成された転送トランジスタ以外のトランジスタとを含む固体撮像素子を製造する。
そして、転送トランジスタの転送ゲートと、各画素の光電変換領域を、それぞれ形成した後に、表面を覆って絶縁層を形成する工程と、この絶縁層を使用して、光電変換領域上の転送ゲートとは反対側の部分上に、絶縁材から成るダミーを形成する工程とを含む。
そして、転送トランジスタの転送ゲートと、各画素の光電変換領域を、それぞれ形成した後に、表面を覆って絶縁層を形成する工程と、この絶縁層を使用して、光電変換領域上の転送ゲートとは反対側の部分上に、絶縁材から成るダミーを形成する工程とを含む。
本発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、本発明の撮像装置は、固体撮像素子が前記本発明の固体撮像素子の構成であるものである。
上述の本発明の固体撮像素子によれば、光電変換領域の、転送トランジスタの転送ゲートとは反対側の部分上に、絶縁材から成るダミーを形成している。
光電変換領域の転送トランジスタの転送ゲートとは反対側の部分上に、ダミーを形成したことにより、トランジスタを共通に形成した複数の画素において、光電変換領域に対する転送ゲートの位置の違いによる、各画素の光学特性のばらつきが緩和される。
即ち、複数の画素でトランジスタを共通に形成しても、各画素の光学特性(吸収特性等)のばらつきを抑制することができる。
そして、ダミーに絶縁材を使用することにより、ダミーに接続する配線層やコンタクト層が不要になるので、ダミー用の配線層やコンタクト層によって、光電変換領域の周囲の空間の開口を狭めてしまう問題を、回避することが可能になる。
即ち、光電変換領域の周囲の空間の開口を確保して、ダミーを設けても画素の特性(感度等)を落とすことがなくなる。
光電変換領域の転送トランジスタの転送ゲートとは反対側の部分上に、ダミーを形成したことにより、トランジスタを共通に形成した複数の画素において、光電変換領域に対する転送ゲートの位置の違いによる、各画素の光学特性のばらつきが緩和される。
即ち、複数の画素でトランジスタを共通に形成しても、各画素の光学特性(吸収特性等)のばらつきを抑制することができる。
そして、ダミーに絶縁材を使用することにより、ダミーに接続する配線層やコンタクト層が不要になるので、ダミー用の配線層やコンタクト層によって、光電変換領域の周囲の空間の開口を狭めてしまう問題を、回避することが可能になる。
即ち、光電変換領域の周囲の空間の開口を確保して、ダミーを設けても画素の特性(感度等)を落とすことがなくなる。
上述の本発明の固体撮像素子の製造方法によれば、表面を覆って形成した絶縁層を使用して、光電変換領域上の転送ゲートとは反対側の部分上に、絶縁材から成るダミーを形成する。これにより、上述した、トランジスタを共通に形成した複数の画素における各画素の光学特性のばらつきが緩和され、かつ、ダミー用の配線層やコンタクト層が不要となる固体撮像素子を製造することができる。
上述の本発明の撮像装置によれば、固体撮像素子が前記本発明の固体撮像素子の構成であることにより、固体撮像素子において、画素自体の特性を落とすことなく、画素毎の光学特性のばらつきを抑制できる。これにより、良好な画質や充分な感度を得ることが可能になる。
上述の本発明によれば、画素自体の特性を落とすことなく、画素毎のばらつきを抑制できる。
これにより、複数の画素でトランジスタ等を共有して、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる。
従って、本発明により、画素数を増やしたり、小型化したりしても、良好な画質や充分な感度が得られる、撮像装置を実現することができる。
これにより、複数の画素でトランジスタ等を共有して、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる。
従って、本発明により、画素数を増やしたり、小型化したりしても、良好な画質や充分な感度が得られる、撮像装置を実現することができる。
以下、発明を実施するための最良の形態(以下、実施の形態とする)について説明する。
なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
<1.第1の実施の形態>
本発明の第1の実施の形態の固体撮像素子の概略構成図(平面図)を、図1に示す。図1は、固体撮像素子の撮像領域の一部(縦4画素×横2画素)の平面図を示している。
図1に示す画素を、繰り返して多数配置することにより、撮像領域が構成される。
本発明の第1の実施の形態の固体撮像素子の概略構成図(平面図)を、図1に示す。図1は、固体撮像素子の撮像領域の一部(縦4画素×横2画素)の平面図を示している。
図1に示す画素を、繰り返して多数配置することにより、撮像領域が構成される。
図1に示すように、各画素において、フォトダイオードを含む光電変換領域17が形成されている。
上の2行の画素の光電変換領域17と下の2行の画素の光電変換領域17との間に、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14の3つのトランジスタが形成されている。
上の2行の画素の光電変換領域17と下の2行の画素の光電変換領域17との間に、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14の3つのトランジスタが形成されている。
また、左右や前後に隣接する画素の光電変換領域17の間には、図示しないが、絶縁層から成る素子分離層、もしくは、p型の不純物領域から成る素子分離領域が形成されている。
画素の光電変換領域17は、転送トランジスタ11の転送ゲートTGを介して、フローティングディフュージョン領域(浮遊拡散領域)FDに接続されている。
フローティングディフュージョン領域FDは、太線で示す配線16により、増幅トランジスタ13のゲート及びリセットトランジスタ12のソース・ドレイン領域に接続されている。なお、配線16と、リセットトランジスタ12のソース・ドレイン領域とは、コンタクト20により接続されている。
選択トランジスタ14の右のソース・ドレイン領域は、コンタクト18により垂直信号線15に接続されている。
リセットトランジスタ12と増幅トランジスタ13との間の、2つのトランジスタで共有するソース・ドレイン領域は、コンタクト19により図示しない電源線(VDD)に接続される。
フローティングディフュージョン領域FDは、太線で示す配線16により、増幅トランジスタ13のゲート及びリセットトランジスタ12のソース・ドレイン領域に接続されている。なお、配線16と、リセットトランジスタ12のソース・ドレイン領域とは、コンタクト20により接続されている。
選択トランジスタ14の右のソース・ドレイン領域は、コンタクト18により垂直信号線15に接続されている。
リセットトランジスタ12と増幅トランジスタ13との間の、2つのトランジスタで共有するソース・ドレイン領域は、コンタクト19により図示しない電源線(VDD)に接続される。
転送トランジスタ11は、光電変換領域17で光電変換された電荷を、フローティングディフュージョン領域FDに転送する。
リセットトランジスタ12は、フローティングディフュージョン領域FD内の電荷を排出して、フローティングディフュージョン領域FDをリセットする。
増幅トランジスタ13は、そのゲートが配線16によってフローティングディフュージョン領域FDに接続されており、フローティングディフュージョン領域FD内の電荷の量に対応して、信号電圧を増幅する。
選択トランジスタ14は、選択ラインからの電圧供給でオン状態となったときに、増幅トランジスタ13で増幅した信号電圧を、垂直信号線15に送る。
リセットトランジスタ12は、フローティングディフュージョン領域FD内の電荷を排出して、フローティングディフュージョン領域FDをリセットする。
増幅トランジスタ13は、そのゲートが配線16によってフローティングディフュージョン領域FDに接続されており、フローティングディフュージョン領域FD内の電荷の量に対応して、信号電圧を増幅する。
選択トランジスタ14は、選択ラインからの電圧供給でオン状態となったときに、増幅トランジスタ13で増幅した信号電圧を、垂直信号線15に送る。
さらに、図1の固体撮像素子の画素の回路構成図を、図2に示す。
図2に示すように、光電変換領域17のフォトダイオードPD1,PD2,PD3,PD4、転送トランジスタ11、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14、垂直信号線15、容量CFDを備えている。
リセットトランジスタ12、転送トランジスタ11、選択トランジスタ14は、それぞれ、リセットラインRST、転送ラインTX、水平選択ラインSELに接続され、例えば、図示しない垂直選択回路からのパルス信号により駆動される。
フォトダイオードPD1,PD2,PD3,PD4は、その一端がグランドに接続されており、入射した光を光電変換により電子(或いは正孔)に変換して蓄える。フォトダイオードPD1,PD2,PD3,PD4は、転送トランジスタ11を介して、容量CFDに接続されている。そして、転送ラインTXをオンにすることにより、フォトダイオードPD1,PD2,PD3,PD4からの電荷が容量CFDに転送される。
容量CFDは、増幅トランジスタ13のゲート電極に接続されており、さらに選択トランジスタ14を通じて垂直信号線15に接続されている。容量CFDから、転送トランジスタ11と選択トランジスタ12と増幅トランジスタ13のゲート電極までの部分が、図1のフローティングディフュージョン領域FD及び配線16に相当する。
垂直信号線15には、複数の単位画素が接続されており、ある特定の垂直信号線15に接続された選択トランジスタ14をオンにすることにより、所望のフォトダイオードからの信号が出力される。垂直信号線15は、定電圧でバイアスされたトランジスタ(定電流源)23に接続されており、増幅トランジスタ13と合わせて、いわゆるソースフォロワ回路となっている。
図2に示すように、光電変換領域17のフォトダイオードPD1,PD2,PD3,PD4、転送トランジスタ11、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14、垂直信号線15、容量CFDを備えている。
リセットトランジスタ12、転送トランジスタ11、選択トランジスタ14は、それぞれ、リセットラインRST、転送ラインTX、水平選択ラインSELに接続され、例えば、図示しない垂直選択回路からのパルス信号により駆動される。
フォトダイオードPD1,PD2,PD3,PD4は、その一端がグランドに接続されており、入射した光を光電変換により電子(或いは正孔)に変換して蓄える。フォトダイオードPD1,PD2,PD3,PD4は、転送トランジスタ11を介して、容量CFDに接続されている。そして、転送ラインTXをオンにすることにより、フォトダイオードPD1,PD2,PD3,PD4からの電荷が容量CFDに転送される。
容量CFDは、増幅トランジスタ13のゲート電極に接続されており、さらに選択トランジスタ14を通じて垂直信号線15に接続されている。容量CFDから、転送トランジスタ11と選択トランジスタ12と増幅トランジスタ13のゲート電極までの部分が、図1のフローティングディフュージョン領域FD及び配線16に相当する。
垂直信号線15には、複数の単位画素が接続されており、ある特定の垂直信号線15に接続された選択トランジスタ14をオンにすることにより、所望のフォトダイオードからの信号が出力される。垂直信号線15は、定電圧でバイアスされたトランジスタ(定電流源)23に接続されており、増幅トランジスタ13と合わせて、いわゆるソースフォロワ回路となっている。
そして、図1に示したように、フローティングディフュージョン領域FD、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14を、縦2行×横2列の4つの画素で共有する構成になっている。そのため、図2では、4つの画素のそれぞれの転送トランジスタ11が、共通の容量CFD、リセットトランジスタ12、並びに、増幅トランジスタ13に接続されている。
フローティングディフュージョン領域FDの形状は、略製法形状となっている。
フローティングディフュージョン領域FDの形状は、略製法形状となっている。
ところで、フローティングディフュージョン領域FD、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14を共有する、4つの画素において、光電変換領域17に対する転送トランジスタ11の転送ゲートTGの位置が異なっている。即ち、これら4つの画素では、画素のレイアウトが異なっている。
このため、転送ゲートTGだけでは、転送ゲートTGの位置の違いが、画素の特性の差となってしまう。
このため、転送ゲートTGだけでは、転送ゲートTGの位置の違いが、画素の特性の差となってしまう。
また、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14の3つのトランジスタは、図1中右の列の画素の方に寄って配置されている。これは、垂直信号線15や配線16からトランジスタとのコンタクト18,19までの距離を短くして、配線容量を低減するためである。
このため、右の列の画素と左の列の画素とで、これら3つのトランジスタ12,13,14のゲート電極の占める面積が異なり、これら3つのトランジスタ12,13,14だけでは、光電変換領域17の周囲の空間の状態が違ってしまう。この場合には、右の列の画素と左の列の画素とで斜めに入射する光の入射量が異なり、画素の特性の差となってしまう。
このため、右の列の画素と左の列の画素とで、これら3つのトランジスタ12,13,14のゲート電極の占める面積が異なり、これら3つのトランジスタ12,13,14だけでは、光電変換領域17の周囲の空間の状態が違ってしまう。この場合には、右の列の画素と左の列の画素とで斜めに入射する光の入射量が異なり、画素の特性の差となってしまう。
そこで、本実施の形態では、各画素において、光電変換領域17の中心から見て、転送トランジスタ11の転送ゲートTGとほぼ点対称の位置に、第1のダミーとして、絶縁材からなるダミー21を配置している。
光電変換領域17のダミー21は、転送トランジスタ11の転送ゲートTGと、ほぼ同じ寸法及び形状としている。
これにより、各画素において、転送ゲートTGとダミー21とが対称性を保ったレイアウトとなっている。
光電変換領域17のダミー21は、転送トランジスタ11の転送ゲートTGと、ほぼ同じ寸法及び形状としている。
これにより、各画素において、転送ゲートTGとダミー21とが対称性を保ったレイアウトとなっている。
また、本実施の形態では、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14の3つのトランジスタの左側の空いた部分に、第2のダミーとして、絶縁材からなるダミー22を配置している。
このダミー22は、増幅トランジスタ13のゲート電極と、ほぼ同じ寸法及び形状としている。
これにより、右の列の画素には、増幅トランジスタ13のゲート電極と、選択トランジスタ14のゲート電極とが隣接する。左の列の画素には、リセットトランジスタ12のゲート電極とダミー22とが隣接する。ダミー22を設けたことにより、右の列の画素に隣接するゲート電極の合計面積と、左の列の画素に隣接するゲート電極及びダミー22の合計面積とがほぼ同等になっており、光電変換領域17の周囲の空間の状態をほぼ同等にすることができる。
このダミー22は、増幅トランジスタ13のゲート電極と、ほぼ同じ寸法及び形状としている。
これにより、右の列の画素には、増幅トランジスタ13のゲート電極と、選択トランジスタ14のゲート電極とが隣接する。左の列の画素には、リセットトランジスタ12のゲート電極とダミー22とが隣接する。ダミー22を設けたことにより、右の列の画素に隣接するゲート電極の合計面積と、左の列の画素に隣接するゲート電極及びダミー22の合計面積とがほぼ同等になっており、光電変換領域17の周囲の空間の状態をほぼ同等にすることができる。
なお、ダミー21と転送ゲートTGや、ダミー22と増幅トランジスタ13のゲート電極は、必ずしも、ほぼ同じ寸法・形状に限定されるものではなく、寸法や形状の差が大き過ぎなければ良い。
ダミー21,22の材料としては、絶縁材であれば使用可能である。
絶縁材によりダミー21,22を形成することにより、ダミー電極のように配線やコンタクト部を設ける必要がない。これにより、ダミー電極に接続するための配線やコンタクト部によって、光電変換領域17の上方の空間の開口を狭めてしまう問題を、回避することができる。
絶縁材によりダミー21,22を形成することにより、ダミー電極のように配線やコンタクト部を設ける必要がない。これにより、ダミー電極に接続するための配線やコンタクト部によって、光電変換領域17の上方の空間の開口を狭めてしまう問題を、回避することができる。
より好ましくは、ダミー21,22の材料として、転送ゲートTGやトランジスタのゲート電極の材料(一般には多結晶シリコンが使用される)と、光学特性、特に、吸収特性が近い材料を使用する。
多結晶シリコンに吸収特性が近い材料としては、青色の光を吸収する特性がある、プラズマCVD法により形成された窒化シリコン(以下、略称として、P−SiNを用いる)が挙げられる。
多結晶シリコンに吸収特性が近い材料としては、青色の光を吸収する特性がある、プラズマCVD法により形成された窒化シリコン(以下、略称として、P−SiNを用いる)が挙げられる。
なお、減圧CVD法により形成された窒化シリコン(以下、略称として、LP−SiNを用いる)は、P−SiNや多結晶シリコンとは吸収特性が異なり、青色の光の吸収が少ない。
P−SiNをダミー21,22の材料として使用する場合に、LP−SiNをP−SiNの下地層として用いて、これらの積層によりダミー21,22を形成すれば、厚いダミー21,22を比較的容易に形成することができる。このとき、ゲート電極のサイドウォールのLP−SiNや、サリサイドブロック用のLP−SiNを利用すれば、工程を増やさずに、ダミー21,22の下層のLP−SiNを形成することができるので、さらに好ましい。
P−SiNをダミー21,22の材料として使用する場合に、LP−SiNをP−SiNの下地層として用いて、これらの積層によりダミー21,22を形成すれば、厚いダミー21,22を比較的容易に形成することができる。このとき、ゲート電極のサイドウォールのLP−SiNや、サリサイドブロック用のLP−SiNを利用すれば、工程を増やさずに、ダミー21,22の下層のLP−SiNを形成することができるので、さらに好ましい。
続いて、ダミー21,22として、プラズマCVD法により形成された窒化シリコン(P−SiN)を使用する場合の、本実施の形態の固体撮像素子の製造方法を、以下に説明する。
まず、第1の製造方法として、ゲート電極のサイドウォールのLP−SiNを利用してダミーを形成する製造方法を説明する。
半導体基体に、絶縁層を埋め込んで形成して、絶縁層による素子分離層を形成する。
そして、素子分離層により分離された領域の半導体基体に、ゲート絶縁膜を介して、例えば多結晶シリコンにより、それぞれのトランジスタ11,12,13,14のゲート電極を形成する。
次に、転送トランジスタ11のゲート電極(転送ゲートTG)をもマスクとして使用して、イオン注入を行う。これにより、光電変換領域17のn+の電荷蓄積領域と、その表面のp+の正電荷蓄積領域、並びに、n+フローティングディフュージョン領域FDを、順次形成する。
また、他の3つのトランジスタ12,13,14のゲート電極をもマスクとして使用して、イオン注入により、各トランジスタのソース・ドレイン領域となるn型の不純物領域を形成する。
そして、素子分離層により分離された領域の半導体基体に、ゲート絶縁膜を介して、例えば多結晶シリコンにより、それぞれのトランジスタ11,12,13,14のゲート電極を形成する。
次に、転送トランジスタ11のゲート電極(転送ゲートTG)をもマスクとして使用して、イオン注入を行う。これにより、光電変換領域17のn+の電荷蓄積領域と、その表面のp+の正電荷蓄積領域、並びに、n+フローティングディフュージョン領域FDを、順次形成する。
また、他の3つのトランジスタ12,13,14のゲート電極をもマスクとして使用して、イオン注入により、各トランジスタのソース・ドレイン領域となるn型の不純物領域を形成する。
このときの光電変換領域17付近の断面図を、図3Aに示す。
図3Aに示すように、半導体基体1に、素子分離層2、n+の電荷蓄積領域3とその表面のp+の正電荷蓄積領域4、n+のフローティングディフュージョン領域5(FD)、ゲート絶縁膜6とその上の転送ゲート7(TG)が形成されている。
図3Aに示すように、半導体基体1に、素子分離層2、n+の電荷蓄積領域3とその表面のp+の正電荷蓄積領域4、n+のフローティングディフュージョン領域5(FD)、ゲート絶縁膜6とその上の転送ゲート7(TG)が形成されている。
次に、図3Bに示すように、減圧CVD法により、第1の窒化シリコン層(LP−SiN)31を形成する。このとき、第1の窒化シリコン層(LP−SiN)31は、半導体基体1上のみに形成され、素子分離層2や転送ゲート7(TG)上には形成されていない。
次に、図3Cに示すように、ダミー21を形成する部分の、第1の窒化シリコン層(LP−SiN)31上に、レジスト32によるマスクパターンを形成する。
このレジスト32によるマスクパターンは、後に形成するP−SiN層の分、ダミー21よりは小さいパターンに形成しておく。
このレジスト32によるマスクパターンは、後に形成するP−SiN層の分、ダミー21よりは小さいパターンに形成しておく。
続いて、レジスト32をマスクとして用いて、第1の窒化シリコン層(LP−SiN)31をエッチバックする。その後、レジスト32を除去する。これにより、図3Dに示すように、転送ゲート7(TG)の側壁に、第1の窒化シリコン層(LP−SiN)31によるサイドウォール8が形成されると共に、ダミー21を形成する部分に第1の窒化シリコン層(LP−SiN)31が残る。
次に、減圧CVD法により、全面にサリサイドブロック用の第2の窒化シリコン層(LP−SiN)33を形成する。
そして、撮像領域の外部にある周辺回路部のトランジスタ等において、ゲート電極や半導体基体の表面に金属膜を形成し、シリコンと金属とを反応させて、シリサイド化する。
その後、不要な部分の第2の窒化シリコン層(LP−SiN)33を除去する。具体的には、図4Eに示すように、ゲート電極や転送ゲート7(TG)を含む部分に第2の窒化シリコン層(LP−SiN)33を残し、それ以外の部分の第2の窒化シリコン層(LP−SiN)33を除去する。
そして、撮像領域の外部にある周辺回路部のトランジスタ等において、ゲート電極や半導体基体の表面に金属膜を形成し、シリコンと金属とを反応させて、シリサイド化する。
その後、不要な部分の第2の窒化シリコン層(LP−SiN)33を除去する。具体的には、図4Eに示すように、ゲート電極や転送ゲート7(TG)を含む部分に第2の窒化シリコン層(LP−SiN)33を残し、それ以外の部分の第2の窒化シリコン層(LP−SiN)33を除去する。
次に、図4Fに示すように、プラズマCVD法により、全面に第3の窒化シリコン層(P−SiN)34を形成する。
その後、図4Gに示すように、第3の窒化シリコン層(P−SiN)34をパターニングして、ダミー21となる部分の第3の窒化シリコン層(P−SiN)34を残す。これにより、サイドウォール8用の第1の窒化シリコン層(LP−SiN)31とその上を覆った第3の窒化シリコン層(P−SiN)34から成る、ダミー21が形成される。
その後、図4Gに示すように、第3の窒化シリコン層(P−SiN)34をパターニングして、ダミー21となる部分の第3の窒化シリコン層(P−SiN)34を残す。これにより、サイドウォール8用の第1の窒化シリコン層(LP−SiN)31とその上を覆った第3の窒化シリコン層(P−SiN)34から成る、ダミー21が形成される。
図4Gにおいて、ダミー21の幅は、転送ゲート7(TG)の幅と、ほぼ同程度になっている。これにより、青色の光が吸収される部分の面積をほぼ同程度にして、光学特性をほぼ対称にすることができる。
また、ダミー21の高さは、転送ゲート7(TG)及びその上の第2の窒化シリコン層(LP−SiN)33を合わせた高さと、ほぼ同程度になっている。これにより、光電変換領域17の上方の空間が、転送ゲート7(TG)側と、ダミー21側とで、ほぼ同等となり、光電変換領域17の上方の開口の対称性が向上する。
また、ダミー21の高さは、転送ゲート7(TG)及びその上の第2の窒化シリコン層(LP−SiN)33を合わせた高さと、ほぼ同程度になっている。これにより、光電変換領域17の上方の空間が、転送ゲート7(TG)側と、ダミー21側とで、ほぼ同等となり、光電変換領域17の上方の開口の対称性が向上する。
次に、第2の製造方法として、サリサイドブロックのLP−SiNを利用してダミーを形成する製造方法を説明する。
まず、図5Aに示すように、図3Aに示したと同様の状態を形成する。
まず、図5Aに示すように、図3Aに示したと同様の状態を形成する。
次に、図5Bに示すように、転送ゲート7(TG)の側壁に、サイドウォール8を形成する。このサイドウォール8は、例えば、図3B〜図3Dに示したと同様に、第1の窒化シリコン層(LP−SiN)31を形成して、この第1の窒化シリコン層(LP−SiN)31をエッチバックすることにより、形成することができる。
次に、図5Cに示すように、減圧CVD法により、全面にサリサイドブロック用の第2の窒化シリコン層(LP−SiN)33を形成する。
そして、撮像領域の外部にある周辺回路部のトランジスタ等において、ゲート電極や半導体基体の表面に金属膜を形成し、シリコンと金属とを反応させて、シリサイド化する。
そして、撮像領域の外部にある周辺回路部のトランジスタ等において、ゲート電極や半導体基体の表面に金属膜を形成し、シリコンと金属とを反応させて、シリサイド化する。
その後、不要な部分の第2の窒化シリコン層(LP−SiN)33を除去する。
ここで、第2の窒化シリコン層(LP−SiN)33のエッチング用のレジスト35のマスクパターンを、図5Dに示すように、ゲート電極や転送ゲート7(TG)を含む部分と、ダミー21を形成する部分とに、それぞれ形成する。
このレジスト35によるマスクパターンは、後に形成するP−SiN層の分、ダミー21よりは小さいパターンに形成しておく。
ここで、第2の窒化シリコン層(LP−SiN)33のエッチング用のレジスト35のマスクパターンを、図5Dに示すように、ゲート電極や転送ゲート7(TG)を含む部分と、ダミー21を形成する部分とに、それぞれ形成する。
このレジスト35によるマスクパターンは、後に形成するP−SiN層の分、ダミー21よりは小さいパターンに形成しておく。
続いて、レジスト35をマスクとして用いて、第2の窒化シリコン層(LP−SiN)33をエッチバックする。その後、レジスト35を除去する。これにより、図6Eに示すように、転送ゲート7(TG)を含む部分に、第2の窒化シリコン層(LP−SiN)33が残ると共に、ダミー21を形成する部分に第2の窒化シリコン層(LP−SiN)33が残る。
次に、図6Fに示すように、プラズマCVD法により、全面に第3の窒化シリコン層(P−SiN)34を形成する。
その後、図6Gに示すように、第3の窒化シリコン層(P−SiN)34をパターニングして、ダミー21となる部分の第3の窒化シリコン層(P−SiN)34を残す。これにより、サリサイドブロック用の第2の窒化シリコン層(LP−SiN)33とその上を覆った第3の窒化シリコン層(P−SiN)34から成る、ダミー21が形成される。
その後、図6Gに示すように、第3の窒化シリコン層(P−SiN)34をパターニングして、ダミー21となる部分の第3の窒化シリコン層(P−SiN)34を残す。これにより、サリサイドブロック用の第2の窒化シリコン層(LP−SiN)33とその上を覆った第3の窒化シリコン層(P−SiN)34から成る、ダミー21が形成される。
図6Gにおいて、ダミー21の幅は、転送ゲート7(TG)の幅と、ほぼ同程度になっている。これにより、青色の光が吸収される部分の面積をほぼ同程度にして、光学特性をほぼ対称にすることができる。
また、ダミー21の高さは、転送ゲート7(TG)及びその上の第2の窒化シリコン層(LP−SiN)33を合わせた高さと、ほぼ同程度になっている。これにより、光電変換領域17の上方の空間が、転送ゲート7(TG)側と、ダミー21側とで、ほぼ同等となり、光電変換領域17の上方の開口の対称性が向上する。
また、ダミー21の高さは、転送ゲート7(TG)及びその上の第2の窒化シリコン層(LP−SiN)33を合わせた高さと、ほぼ同程度になっている。これにより、光電変換領域17の上方の空間が、転送ゲート7(TG)側と、ダミー21側とで、ほぼ同等となり、光電変換領域17の上方の開口の対称性が向上する。
なお、ダミー21,22用のP−SiNは、図1のコンタクト18,19,20を形成する工程よりも前に形成するP−SiNの膜を使用すれば、工程を増やさずに形成することができる。
トランジスタの部分のダミー22の作製方法は、上述した光電変換領域17の部分のダミー21の作製方法と比較すると、ゲート等の半導体基体1上の部分は同様である。そして、上述したダミー21の作製方法のうち、半導体基体1内の、フローティングディフュージョン領域5(FD)と光電変換領域17の電荷蓄積領域3及び正電荷蓄積領域4とが、トランジスタのn型のソース・ドレイン領域に変わる。
ダミー21,22の絶縁材として、P−SiN以外の材料を使用する場合には、上述した製造方法において、第3の窒化シリコン層(P−SiN)34の代わりに、絶縁層を形成して、パターニングすることにより、ダミー21,22を形成することができる。
なお、厚い層を容易に形成することが可能な材料を使用する場合には、LP−SiNを下地に使用しなくても、ダミー21,22の部分には絶縁層のみを形成して、絶縁層をパターニングすることによって、ダミー21,22を形成することができる。
ダミー21とダミー22とに同一の材料を使用する場合には、同じ工程で同時にダミー21及びダミー22を形成することが望ましい。
なお、厚い層を容易に形成することが可能な材料を使用する場合には、LP−SiNを下地に使用しなくても、ダミー21,22の部分には絶縁層のみを形成して、絶縁層をパターニングすることによって、ダミー21,22を形成することができる。
ダミー21とダミー22とに同一の材料を使用する場合には、同じ工程で同時にダミー21及びダミー22を形成することが望ましい。
また、上述した第1の製造方法及び第2の製造方法では、画素の光電変換領域17を分離する構成として、絶縁層を半導体基体1に埋め込んで形成した素子分離層2を採用していた。
この素子分離層2の代わりに、p型の不純物領域を半導体基体1内に形成した素子分離領域によって、画素の光電変換領域17を分離しても構わない。
この素子分離層2の代わりに、p型の不純物領域を半導体基体1内に形成した素子分離領域によって、画素の光電変換領域17を分離しても構わない。
上述の本実施の形態によれば、各画素の光電変換領域17の中心から見て、転送トランジスタ11の転送ゲートTGとほぼ点対称な位置に、絶縁材からなるダミー21を形成している。これにより、フローティングディフュージョン領域FDを共有する4つの画素において、光電変換領域17に対する転送ゲートTGの位置の違いによる、画素の光学特性(吸収特性等)のばらつきを低減することが可能になる。
さらに、ダミー21を、転送ゲートTGと、ほぼ同じ寸法及び形状としていることにより、各画素において、転送ゲートTGとダミー21とが対称性を保ったレイアウトとなっており、画素の光学特性をほぼ同等に合わせることが可能になる。
さらに、ダミー21を、転送ゲートTGと、ほぼ同じ寸法及び形状としていることにより、各画素において、転送ゲートTGとダミー21とが対称性を保ったレイアウトとなっており、画素の光学特性をほぼ同等に合わせることが可能になる。
また、本実施の形態によれば、リセットトランジスタ12の左のソース・ドレイン領域に、絶縁材からなるダミー22を形成している。これにより、フローティングディフュージョン領域FDを共有する4つの画素において、左の列の画素と右の列の画素とで、トランジスタのゲート電極が占める面積の違いによる、光電変換領域17の周囲の空間の開口状態の違いを緩和することができる。そして、光電変換領域17の周囲の空間の開口状態の違いを緩和することにより、画素の光学特性のばらつきを低減することが可能になる。
さらに、ダミー22の寸法及び形状を、増幅トランジスタ13のゲート電極の寸法及び形状とほぼ同程度としていることにより、光電変換領域17の周囲の空間の状態をほぼ同等にして、画素の光学特性をほぼ同等に合わせることが可能になる。
さらに、ダミー22の寸法及び形状を、増幅トランジスタ13のゲート電極の寸法及び形状とほぼ同程度としていることにより、光電変換領域17の周囲の空間の状態をほぼ同等にして、画素の光学特性をほぼ同等に合わせることが可能になる。
そして、ダミー21及びダミー22が、それぞれ絶縁材から成るので、ダミー電極を形成した場合に発生する、ダミー電極用の配線やコンタクト部によって、光電変換領域17の上方の空間の開口を狭めて、画素自体の特性を落としてしまう問題を生じない。
従って、本実施の形態によれば、画素自体の特性(感度等)を落とすことなく、画素毎の光学特性(吸収特性等)のばらつきを抑制することができる。
これにより、複数の画素でトランジスタ等を共有して、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる。
そして、画素数を増やしたり、装置を小型化したりしても、良好な画質や充分な感度が得られる、撮像装置を実現することが可能になる。
これにより、複数の画素でトランジスタ等を共有して、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる。
そして、画素数を増やしたり、装置を小型化したりしても、良好な画質や充分な感度が得られる、撮像装置を実現することが可能になる。
ダミー21及びダミー22に、プラズマCVD法により形成された窒化シリコン層(P−SiN)を使用した場合には、トランジスタのゲート電極に用いられる多結晶シリコンと吸収特性が近くなる。これにより、各画素の特性の差異を大幅に低減して、各画素の特性を同等に合わせることが可能になる。
特に、ダミー21及びダミー22に窒化シリコン層(P−SiN)を使用して、コンタクト18,19,20を形成する工程よりも前に形成するP−SiNの膜を使用した場合には、工程数も増やさず、ダミー21及びダミー22を形成することが可能である。
特に、ダミー21及びダミー22に窒化シリコン層(P−SiN)を使用して、コンタクト18,19,20を形成する工程よりも前に形成するP−SiNの膜を使用した場合には、工程数も増やさず、ダミー21及びダミー22を形成することが可能である。
<2.第2の実施の形態>
本発明の第2の実施の形態の固体撮像素子の概略構成図(平面図)を、図7に示す。図7は、固体撮像素子の撮像領域の一部(横2画素ずつ縦4行)の平面図を示している。
図7に示す画素を、繰り返して多数配置することにより、撮像領域が構成される。
本発明の第2の実施の形態の固体撮像素子の概略構成図(平面図)を、図7に示す。図7は、固体撮像素子の撮像領域の一部(横2画素ずつ縦4行)の平面図を示している。
図7に示す画素を、繰り返して多数配置することにより、撮像領域が構成される。
図7に示すように、各画素において、フォトダイオードを含む光電変換領域17が形成されている。
上の2行の画素の光電変換領域17と下の2行の画素の光電変換領域17との間に、増幅トランジスタ13、選択トランジスタ14の2つのトランジスタが形成されている。
また、下の2行の画素の光電変換領域17と、図示しないさらに下の2行の画素の光電変換領域17との間に、リセットトランジスタ12と、トランジスタの部分のダミー22とが形成されている。
上の2行の画素の光電変換領域17と下の2行の画素の光電変換領域17との間に、増幅トランジスタ13、選択トランジスタ14の2つのトランジスタが形成されている。
また、下の2行の画素の光電変換領域17と、図示しないさらに下の2行の画素の光電変換領域17との間に、リセットトランジスタ12と、トランジスタの部分のダミー22とが形成されている。
また、左右や前後に隣接する画素の光電変換領域17の間には、図示しないが、絶縁層から成る素子分離層、もしくは、p型の不純物領域から成る素子分離領域が形成されている。
画素の光電変換領域17は、転送トランジスタ11の転送ゲートTGを介して、フローティングディフュージョン領域(浮遊拡散領域)FDに接続されている。
フローティングディフュージョン領域FDは、太線で示す配線16により、増幅トランジスタ13のゲート及びリセットトランジスタ12のソース・ドレイン領域に接続されている。なお、配線16と、リセットトランジスタ12のソース・ドレイン領域とは、コンタクト20により接続されている。
選択トランジスタ14の右のソース・ドレイン領域は、コンタクト18により垂直信号線15に接続されている。
リセットトランジスタ12の右のソース・ドレイン領域と、増幅トランジスタ13の左のソース・ドレイン領域とは、それぞれ、コンタクト19により図示しない電源線(VDD)に接続される。
フローティングディフュージョン領域FDは、太線で示す配線16により、増幅トランジスタ13のゲート及びリセットトランジスタ12のソース・ドレイン領域に接続されている。なお、配線16と、リセットトランジスタ12のソース・ドレイン領域とは、コンタクト20により接続されている。
選択トランジスタ14の右のソース・ドレイン領域は、コンタクト18により垂直信号線15に接続されている。
リセットトランジスタ12の右のソース・ドレイン領域と、増幅トランジスタ13の左のソース・ドレイン領域とは、それぞれ、コンタクト19により図示しない電源線(VDD)に接続される。
第1のダミーとして、絶縁材からなるダミー21が、各画素において、光電変換領域17の中心から見て、転送トランジスタ11の転送ゲートTGとほぼ点対称の位置に形成されている。
第2のダミーとして、絶縁材からなるダミー22が、リセットトランジスタ12の左のソース・ドレイン領域上に形成されており、ダミー22の左にコンタクト20が配置されている。
第2のダミーとして、絶縁材からなるダミー22が、リセットトランジスタ12の左のソース・ドレイン領域上に形成されており、ダミー22の左にコンタクト20が配置されている。
そして、図7に示すように、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14を、上の2行の2つの画素と、下の2行の2つの画素との、合計4つの画素で共有している。
また、フローティングディフュージョン領域FDを、上の2行及び下の2行のそれぞれの、フローティングディフュージョン領域FDの左上及び右下にある2つの画素で共有している。そして、2つのフローティングディフュージョン領域FDを、配線16によって、共通のリセットトランジスタ12及び増幅トランジスタ13に接続している。フローティングディフュージョン領域FDの形状は、左上と右下の2つの画素を接続するように、斜めに長い形状となっている。
また、フローティングディフュージョン領域FDを、上の2行及び下の2行のそれぞれの、フローティングディフュージョン領域FDの左上及び右下にある2つの画素で共有している。そして、2つのフローティングディフュージョン領域FDを、配線16によって、共通のリセットトランジスタ12及び増幅トランジスタ13に接続している。フローティングディフュージョン領域FDの形状は、左上と右下の2つの画素を接続するように、斜めに長い形状となっている。
ここで、図7に示す構成からダミー22を除いた構成(比較例)を考える。この比較例では、3つのトランジスタ12,13,14を共有する4行の4つの画素において、上の2行の画素と下の2行の画素とで、光電変換領域17の周囲にあるゲート電極の配置が異なる。具体的には、上の2行の画素と下の2行の画素との間には、増幅トランジスタ13と選択トランジスタ14とが形成されているので、ゲート電極の占める面積が多くなっている。下の2行の画素と図示しないさらに下の2行の画素との間には、リセットトランジスタ12のみが形成されているので、ゲート電極の占める面積が少なくなっている。これらのことから、2つのトランジスタ13,14に隣接する画素と、リセットトランジスタ12に隣接する画素とでは、光電変換領域17の周囲の空間の開口の状態が異なってしまう。
これに対して、本実施の形態では、ダミー22をリセットトランジスタ12の左に設けたことにより、各行の画素の光電変換領域17の周囲の空間の開口状態を同程度に揃えることが可能になる。
これに対して、本実施の形態では、ダミー22をリセットトランジスタ12の左に設けたことにより、各行の画素の光電変換領域17の周囲の空間の開口状態を同程度に揃えることが可能になる。
その他の構成は、第1の実施の形態と同様となっている。
ダミー21及びダミー22の材料については、第1の実施の形態の説明と同様である。
また、第1の実施の形態で説明した形成方法と同様にして、ダミー21及びダミー22を形成することができる。
ダミー21及びダミー22の材料については、第1の実施の形態の説明と同様である。
また、第1の実施の形態で説明した形成方法と同様にして、ダミー21及びダミー22を形成することができる。
上述の本実施の形態によれば、第1の実施の形態と同様に、各画素の光電変換領域17の中心から見て、転送トランジスタ11の転送ゲートTGとほぼ点対称な位置に、絶縁材からなるダミー21を形成している。これにより、フローティングディフュージョン領域FDを共有する4つの画素において、光電変換領域17に対する転送ゲートTGの位置の違いによる、画素の光学特性(吸収特性等)のばらつきを低減することが可能になる。
さらに、ダミー21を、転送ゲートTGと、ほぼ同じ寸法及び形状としていることにより、各画素において、転送ゲートTGとダミー21とが対称性を保ったレイアウトとなっており、画素の光学特性をほぼ同等に合わせることが可能になる。
さらに、ダミー21を、転送ゲートTGと、ほぼ同じ寸法及び形状としていることにより、各画素において、転送ゲートTGとダミー21とが対称性を保ったレイアウトとなっており、画素の光学特性をほぼ同等に合わせることが可能になる。
また、本実施の形態によれば、リセットトランジスタ12の左のソース・ドレイン領域に、絶縁材からなるダミー22を形成している。これにより、3つのトランジスタ12,13,14を共有する4つの画素において、各行の画素で、周囲のトランジスタのゲート電極が占める面積の違いによる、光電変換領域17の周囲の空間の開口状態の違いを緩和することができる。そして、光電変換領域17の周囲の空間の開口状態の違いを緩和することにより、画素の光学特性のばらつきを低減することが可能になる。
さらに、ダミー22の寸法及び形状を、増幅トランジスタ13のゲート電極の寸法及び形状とほぼ同程度としていることにより、光電変換領域17の周囲の空間の状態をほぼ同等にして、画素の光学特性をほぼ同等に合わせることが可能になる。
さらに、ダミー22の寸法及び形状を、増幅トランジスタ13のゲート電極の寸法及び形状とほぼ同程度としていることにより、光電変換領域17の周囲の空間の状態をほぼ同等にして、画素の光学特性をほぼ同等に合わせることが可能になる。
そして、ダミー21及びダミー22が、それぞれ絶縁材から成るので、ダミー電極を形成した場合に発生する、ダミー電極用の配線やコンタクト部によって、光電変換領域17の上方の空間の開口を狭めて、画素自体の特性を落としてしまう問題を生じない。
従って、本実施の形態によれば、画素自体の特性(感度等)を落とすことなく、画素毎の光学特性(吸収特性等)のばらつきを抑制することができる。
これにより、複数の画素でトランジスタ等を共有して、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる。
そして、画素数を増やしたり、装置を小型化したりしても、良好な画質や充分な感度が得られる、撮像装置を実現することが可能になる。
これにより、複数の画素でトランジスタ等を共有して、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる。
そして、画素数を増やしたり、装置を小型化したりしても、良好な画質や充分な感度が得られる、撮像装置を実現することが可能になる。
ダミー21及びダミー22に、プラズマCVD法により形成された窒化シリコン層(P−SiN)を使用した場合には、トランジスタのゲート電極に用いられる多結晶シリコンと吸収特性が近くなる。これにより、各画素の特性の差異を大幅に低減して、各画素の特性を同等に合わせることが可能になる。
特に、ダミー21及びダミー22に窒化シリコン層(P−SiN)を使用して、コンタクト18,19,20を形成する工程よりも前に形成するP−SiNの膜を使用した場合には、工程数も増やさず、ダミー21及びダミー22を形成することが可能である。
特に、ダミー21及びダミー22に窒化シリコン層(P−SiN)を使用して、コンタクト18,19,20を形成する工程よりも前に形成するP−SiNの膜を使用した場合には、工程数も増やさず、ダミー21及びダミー22を形成することが可能である。
上述の各実施の形態では、光電変換領域17の中心から見て、転送ゲートTGとほぼ点対称の位置にダミー21を形成していた。
本発明では、光電変換領域のダミーの位置は、転送ゲートとほぼ点対称の位置に限定されず、光電変換領域の転送ゲートとは反対側の部分上にダミーを形成すればよい。転送ゲートとほぼ点対象の位置からダミーがずれて形成されていても、ある程度の作用効果が得られる。
本発明では、光電変換領域のダミーの位置は、転送ゲートとほぼ点対称の位置に限定されず、光電変換領域の転送ゲートとは反対側の部分上にダミーを形成すればよい。転送ゲートとほぼ点対象の位置からダミーがずれて形成されていても、ある程度の作用効果が得られる。
上述の各実施の形態では、画素に対して、転送トランジスタ11、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14の4つのトランジスタを設けた構成としていた。
本発明は、画素に対して3つのトランジスタを設けた構成等、その他の構成にも適用することができる。
本発明は、画素に対して3つのトランジスタを設けた構成等、その他の構成にも適用することができる。
なお、光電変換領域17のダミー21と、トランジスタの部分のダミー22とは、それぞれ異なる絶縁材を使用して形成することも可能である。
もちろん、ダミー21とダミー22とに同一の材料を使用した方が、同じ工程で同時に形成することができるので、望ましい。
もちろん、ダミー21とダミー22とに同一の材料を使用した方が、同じ工程で同時に形成することができるので、望ましい。
<3.第3の実施の形態>
本発明の第3の実施の形態の撮像装置の概略構成図(ブロック図)を、図8に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
本発明の第3の実施の形態の撮像装置の概略構成図(ブロック図)を、図8に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
図8に示すように、この撮像装置500は、固体撮像素子(図示せず)を備えた撮像部501を有している。この撮像部501の前段には、入射光を集光して像を結像させる結像光学系502が備えられている。また、撮像部501の後段には、撮像部501を駆動する駆動回路、固体撮像素子で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部503が接続されている。また、信号処理部503によって処理された画像信号は、画像記憶部(図示せず)によって記憶させることができる。
このような撮像装置500において、固体撮像素子として、前述した実施の形態の固体撮像素子等、本発明の固体撮像素子を用いることができる。
このような撮像装置500において、固体撮像素子として、前述した実施の形態の固体撮像素子等、本発明の固体撮像素子を用いることができる。
本実施の形態の撮像装置500によれば、本発明の固体撮像素子、即ち、前述したように、複数の画素でトランジスタ等を共有しても、画素自体の特性を落とすことなく、画素毎のばらつきを抑制することができる構成の固体撮像素子を用いている。
これにより、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる撮像装置500を構成することができる、という利点がある。
これにより、固体撮像素子の画素数を増やしたり、固体撮像素子を小型化したりしても、良好な画質や充分な感度が得られる撮像装置500を構成することができる、という利点がある。
なお、本発明の撮像装置は、図8に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
1 半導体基体、2 素子分離層、3 電荷蓄積領域、4 正電荷蓄積領域、5,FD フローティングディフュージョン領域、6 ゲート絶縁膜、7,TG 転送ゲート、8 サイドウォール、11 転送トランジスタ、12 リセットトランジスタ、13 増幅トランジスタ、14 選択トランジスタ、15 垂直信号線、16 配線、17 光電変換領域、18,19,20 コンタクト、21,22 ダミー、31 第1の窒化シリコン層(LP−SiN)、32,35 レジスト、33 第2の窒化シリコン層(LP−SiN)、34 第3の窒化シリコン層(P−SiN)、500 撮像装置、501 撮像部、502 結像光学系、503 信号処理部
Claims (15)
- 各画素に設けられた光電変換領域と、
各画素の前記光電変換領域に対して設けられた、転送トランジスタと、
複数の画素の前記光電変換領域に対して共通に形成された前記転送トランジスタ以外のトランジスタと、
前記光電変換領域の、前記転送トランジスタの転送ゲートとは反対側の部分上に形成された、絶縁材から成るダミーとを含む
固体撮像素子。 - 前記転送トランジスタ以外のトランジスタの部分に形成された、絶縁材から成る第2のダミーを、さらに含む、請求項1に記載の固体撮像素子。
- 前記ダミーが、プラズマCVD法により形成された窒化シリコン層を含む、請求項1に記載の固体撮像素子。
- 前記ダミーが、減圧CVD法により形成された窒化シリコン層上に、前記プラズマCVD法により形成された窒化シリコン層が形成されて成る、請求項3に記載の固体撮像素子。
- 前記ダミーが、前記転送ゲートとほぼ同じ寸法及び形状であり、前記光電変換領域の中心から見て、前記転送ゲートとほぼ点対称の位置に形成されている、請求項1に記載の固体撮像素子。
- 前記第2のダミーが、プラズマCVD法により形成された窒化シリコン層を含む、請求項2に記載の固体撮像素子。
- 前記第2のダミーが、前記転送トランジスタ以外の1つのトランジスタのゲート電極とほぼ同じ寸法及び形状である、請求項2に記載の固体撮像素子。
- 各画素に設けられた光電変換領域と、各画素の前記光電変換領域に対して設けられた、転送トランジスタと、複数の画素の前記光電変換領域に対して共通に形成された前記転送トランジスタ以外のトランジスタとを含む、固体撮像素子を製造する方法であって、
前記転送トランジスタの転送ゲートと、各画素の前記光電変換領域を、それぞれ形成した後に、表面を覆って絶縁層を形成する工程と、
前記絶縁層を使用して、前記光電変換領域上の前記転送ゲートとは反対側の部分上に、絶縁材から成るダミーを形成する工程とを含む
固体撮像素子の製造方法。 - 前記転送トランジスタ以外のトランジスタの部分に、絶縁材から成る第2のダミーを形成する、請求項8に記載の固体撮像素子の製造方法。
- 前記絶縁層として、プラズマCVD法により窒化シリコン層を形成する、請求項8に記載の固体撮像素子の製造方法。
- 前記絶縁層として、減圧CVD法により窒化シリコン層を形成し、さらに、その上に、プラズマCVD法により窒化シリコン層を形成する、請求項8に記載の固体撮像素子の製造方法。
- 減圧CVD法により窒化シリコン層を形成した後、この窒化シリコン層から、前記転送ゲートの側壁に形成するサイドウォールと、前記ダミーとをそれぞれ形成する、請求項11に記載の固体撮像素子の製造方法。
- 減圧CVD法により窒化シリコン層を形成した後、この窒化シリコン層をサリサイドブロックとして用いて、シリサイド化工程を行い、その後、この窒化シリコン層から、前記ダミーを形成する、請求項11に記載の固体撮像素子の製造方法。
- 前記ダミー及び前記第2のダミーを、同じ材料を使用して同時に形成する、請求項9に記載の固体撮像素子の製造方法。
- 入射光を集光する集光光学部と、
各画素に設けられた光電変換領域と、各画素の前記光電変換領域に対して設けられた、転送トランジスタと、複数の画素の前記光電変換領域に対して共通に形成された前記転送トランジスタ以外のトランジスタと、前記光電変換領域の、前記転送トランジスタの転送ゲートとは反対側の部分上に形成された、絶縁材から成るダミーとを含む固体撮像素子と、
前記固体撮像素子で光電変換して得られた信号を処理する信号処理部とを含む
撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117834A JP2011249371A (ja) | 2010-05-21 | 2010-05-21 | 固体撮像素子及びその製造方法、撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117834A JP2011249371A (ja) | 2010-05-21 | 2010-05-21 | 固体撮像素子及びその製造方法、撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011249371A true JP2011249371A (ja) | 2011-12-08 |
Family
ID=45414317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010117834A Pending JP2011249371A (ja) | 2010-05-21 | 2010-05-21 | 固体撮像素子及びその製造方法、撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011249371A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101455517B1 (ko) | 2012-07-13 | 2014-10-27 | 가부시끼가이샤 도시바 | 고체 촬상 장치 |
-
2010
- 2010-05-21 JP JP2010117834A patent/JP2011249371A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101455517B1 (ko) | 2012-07-13 | 2014-10-27 | 가부시끼가이샤 도시바 | 고체 촬상 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5688540B2 (ja) | 固体撮像装置およびカメラ | |
JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
JP6095258B2 (ja) | 固体撮像装置、及び固体撮像装置を用いた撮像システム | |
TWI624041B (zh) | Solid-state imaging device, electronic device, and manufacturing method | |
JP5812692B2 (ja) | 固体撮像装置の製造方法 | |
JP4490407B2 (ja) | Cmosイメージセンサとその製造方法 | |
US8390043B2 (en) | Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device | |
JP2007095917A (ja) | 固体撮像装置 | |
JP2008172580A (ja) | 固体撮像素子及び固体撮像装置 | |
US10998358B2 (en) | Image sensor including dummy isolation structure | |
US20130050552A1 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus | |
WO2006038353A1 (ja) | 固体撮像装置 | |
TWI396279B (zh) | 固態影像擷取裝置、固態影像擷取裝置之製造方法及影像擷取設備 | |
TWI548073B (zh) | Solid-state imaging devices and electronic equipment | |
TW201628176A (zh) | 固體攝像裝置及固體攝像裝置之製造方法 | |
JP4552240B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2008227357A (ja) | 固体撮像装置及びその製造方法 | |
JP2011249371A (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
JP5700945B2 (ja) | 光電変換装置及びその製造方法 | |
JP6039773B2 (ja) | 固体撮像装置の製造方法 | |
JP2009302103A (ja) | 固体撮像装置およびその製造方法および撮像装置 | |
WO2024090039A1 (ja) | 光検出装置及び電子機器 | |
JP5035452B2 (ja) | 固体撮像装置 | |
JP2014135515A (ja) | 固体撮像装置 | |
KR100728644B1 (ko) | Cmos 이미지 센서의 제조방법 |