JP2011244093A - 光受信回路 - Google Patents
光受信回路 Download PDFInfo
- Publication number
- JP2011244093A JP2011244093A JP2010112455A JP2010112455A JP2011244093A JP 2011244093 A JP2011244093 A JP 2011244093A JP 2010112455 A JP2010112455 A JP 2010112455A JP 2010112455 A JP2010112455 A JP 2010112455A JP 2011244093 A JP2011244093 A JP 2011244093A
- Authority
- JP
- Japan
- Prior art keywords
- phase voltage
- voltage
- signal
- positive
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/697—Arrangements for reducing noise and distortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
Abstract
出力パルス幅歪みを低減する光受信回路を提供すること。
【解決手段】光入力Lを変換した電流信号から、制限された振幅で正相電圧V+と逆相電
圧V−出力する差動増幅器2と、正相電圧V+のピーク電圧Vpを検出し、出力するピー
ク検出器5と、ピーク電圧Vpと正相電圧V+と逆相電圧V−から加算演算を行って、互
いの振幅が中点で交差する正相入力電圧V1+と逆相入力電圧V1−を生成する抵抗回路
網4と、正相入力電圧V1+と逆相入力電圧V1−の振幅とが互いに交差する電位を識別
し、この交差電位の矩形信号を発生する識別器3と、前記差動増幅器で制限を受けた正相
電圧V+又は逆相電圧V−が出力された場合に、光入力Lの波形と同一の矩形信号が出力
されるよう、抵抗回路網4の各抵抗に接続される分圧比を調整する調整回路6とを具備す
る光受信回路。
【選択図】図1
Description
り、情報機器等での配線を伝搬する信号は、バースト信号を含む任意のパターンのディジ
タル信号である。当然、光配線では、これらの信号を正しく伝送できることが不可欠であ
る。また、電気配線を置き換える光配線では、回路構成がコンパクトであり、低消費電力
と低コスト化も課題とされている。
れている。図6に示すように、この光受信回路は、光入力Lを電流信号に変換する光半導
体検出器(以下、PD(フォトダイオード)という)1、電流を電圧に変換し、正相電圧
V+と逆相電圧V−を出力する差動増幅器2、差動増幅器の正相電圧V+の信号のピーク
電圧Vpを検出し、これを出力するピーク検出器5、ピーク電圧Vp、正相電圧V+、逆
相電圧V−とを元に、振幅が等しく互いに振幅する正相入力電圧V1+、逆相入力電圧V
1−を生成する抵抗回路網4、V1+、V1−の信号を識別して矩形波形を出力する識別
器3とを備える。
成するために、抵抗回路網4を構成する4つの抵抗R1、R2、R3、R4に相対的な関
係をもたせている。
囲の入力に対応させる場合、一般的には入力がある一定以上の大きさの場合に振幅電圧が
制限されるようクランプ回路2aを付加する構成がとられる。
れの影響で正相電圧V+と逆相電圧V−のパルス幅が広がってしまう。この結果、光入力
Lに対してパルス幅に歪みがある出力電圧Voが出力されてしまい、伝送エラーが発生す
るなどの問題が生じていた。
ス幅が広がった場合に、光入力Lに対する出力電圧Voのパルス幅の歪みを抑えることで
ある。
半導体検出器と、変換された前記電流信号を入力し、所定の範囲に制限された振幅を有す
る正相電圧信号と逆相電圧信号とをそれぞれ正相電圧端子と逆相電圧端子から出力するこ
とを可能とする差動増幅器と、前記正相電圧信号のピーク電圧を検出し、このピーク電圧
をピーク電圧端子から出力するピーク検出器と、前記ピーク電圧と前記正相電圧信号と前
記逆相電圧信号とを元に加算演算を行って、互いの振幅が中点で交差されるように第2の
正相電圧信号と第2の逆相電圧信号を生成する抵抗回路網と、第2の正相電圧端子へ入力
された前記第2の正相電圧信号の振幅と第2の逆相電圧端子へ入力された前記第2の逆相
電圧信号の振幅とが互いに交差する電位を識別し、この交差する電位に応じて矩形信号を
発生する識別器と、前記差動増幅器で制限を受けた前記正相電圧信号又は前記逆相電圧信
号が出力された場合に、前記光入力信号の波形と同一の前記矩形信号の波形が出力される
ように、前記抵抗回路網の各抵抗に接続される電圧の相対比を調整する調整回路とを具備
したことを特徴とする。
にかかる光受信回路図である。
半導体検出器(以下、PD(フォトダイオード)とする)1、入力される入力電流に基づ
いて、正相電圧V+ と逆相電圧V−を差動出力する差動増幅器2、正相電圧V+ のピーク
電圧Vpを検出するピーク検出器5、その出力と正相電圧V+と逆相電圧V−を元に、振
幅が等しく互いに振幅の中点で交差する2つの信号を生成するための抵抗回路網4、正相
入力電圧V1+と逆相入力電圧V1−の2つの電圧信号の交差電位を識別して出力電圧V
oを発生する識別器3とを備えている。
この正相電圧V+と逆相電圧V−の振幅電圧は、クランプ回路2aによって予め規定した
所定の範囲に制限されている。そのため、光入力Lが大きく、差動増幅器2の振幅電圧が
この所定の範囲を超えるような場合であっても、予め規定した最大の振幅電圧が出力され
ることとなる。以降、振幅電圧が所定の範囲を超える場合を「クランプ回路2aによって
振幅電圧が制限されている場合」と、振幅電圧が所定の範囲に収まる場合を「クランプ回
路2aによって振幅電圧が制限されていない場合」という。
器5の出力端子に接続された抵抗R1と逆相電圧V−に接続された抵抗R2との接続点(
b)の電位を識別器3の逆相入力端子に与え、正相電圧V+ に接続された抵抗R3と逆
相電圧V−に接続された抵抗R4との接続点(a)の電位を識別器3の正相入力端子に与
えるようにしている。上記のようにピーク電圧Vp、正相電圧V+および逆相電圧V−を
元に、振幅が等しく互いに振幅の中点で交差する2つの信号を生成するためには、4つの
抵抗R1、R2、R3、R4の間に、一定の関係を成立させる必要があり、本実施形態で
は、後述するように、R1:R2:R3:R4=2:2:1:3なる相対関係を有する抵
抗値を選ぶこととする。
Lが入射されると、PD1では、この光入力Lを電流Iinに変換し出力する。
逆相電圧V−を差動出力する。PD1からの電流が零あるいはほぼ零のとき、正相電圧V
+は、逆相電圧V− とほぼ同じ電位を持っている。PD1からの電流がある程度以上の
とき、正相電圧V+ として所定の振幅を有する正のパルスを出力し、逆相電圧V−とし
て同様の振幅を有する負のパルスを出力する。
ーク電圧Vpが検出される。電流出力Iinがほぼ零のとき、ピーク検出器5からの出力
電圧VpはV+、V−と同じ低い電圧である。
は、ピーク検出器5の内部応答時間の遅れを持って立ち上がる。そして、理想的には、伝
送データの最小パルス幅以内でパルスのピーク電圧に等しくなる。ピーク電圧の減衰時間
は、最小パルス幅の5倍以上1000倍以下の時定数を選んでいる。
は、抵抗回路網4に印加される。抵抗回路網4では、3つの電圧V+ 、V− 、Vpを元
に加算演算を行ない、互いに振幅が等しく、該振幅の中点で交差する2つの信号を生成し
、識別器3に供給する。
を抵抗R3に、逆相電圧V−を抵抗R4に接続し、これらの電圧の加算演算を行う。4つ
の抵抗R1、R2、R3、R4の間に、一定の関係を成立させる必要があり、前述の通り
、ここでは、例えば、R1:R2:R3:R4=2:2:1:3となる抵抗値を選ぶこと
とする。
1又はR2に対して並列に接続する。図1に例示するように、調整回路6は抵抗R5とト
ランジスタQ1からなるクランプ機能をもたせた回路でもよい。本実施形態におけるトラ
ンジスタQ1はNPNトランジスタであり、コレクタ電極はベース電極と接続され、エミ
ッタ電極は抵抗R1とR2の接続点(b)に接続される。
2aによって振幅電圧が制限されていない場合、すなわち、ピーク電圧Vpが低い場合で
あれば、調整回路6のトランジスタQ1はオフ状態であり、調整回路6には電流が流れず
、抵抗R1とR2の接続点(b)には電圧{(Vp)+(V−)}/2が、抵抗R3とR
4の接続点(a)には電圧{3(V+)+(V− )}/4が夫々発生する。
の場合、すなわち、ピーク電圧Vpが入力によらず固定された値である場合、トランジス
タQ1はオンとなり、調整回路6をR1に対して並列に接続されているので、R1とR2
の分圧比を2:2から、R2の比率が大きい方向へ変化する。このようにすることで、差
動増幅器2の出力が振幅制限の影響によりパルス幅が広がり、波形が歪んだとしても、調
整回路6が働き、R1とR2の分圧比が2:2から、R2の比率が大きい方向へ調整させ
られる。
o を発生する。
光入力Lの波形を示す。入力(b)の実線は差動増幅器2の正相電圧V+と逆相電圧V−
を示し、破線は抵抗R3とR4の接続点(b)における正相入力電圧V1+の波形、すな
わち{3(V+ )+(V- )}/4の電圧信号の波形を示す。(c)の実線は差動増幅器
2の逆相電圧V−とピーク電圧Vpの電圧信号の波形を、破線は抵抗R1とR2の接続点
(c)における逆相入力電圧V1−の波形、すなわち{(Vp)+(V- )}/2の波形
を示す。(d)は識別器3で識別される電圧信号波形を示したものであり、破線は正相入
力電圧V1+と逆相入力電圧V1−を示し、実線は識別器3の出力電圧Voの波形をそれ
ぞれ示す。(b)、(c)の正相電圧V+と逆相電圧V−はクランプ回路2aの影響を受
けてパルス幅が広がるため、正相入力電圧V1+と逆相入力電圧V1−のパルス幅も同様
に広がってしまう。このため(d)に示す2つの破線の波形から明らかなように、識別器
3に入力される正相入力電圧V1+と逆相入力電圧V1−は、互いの振幅の中点で交差す
るものの、この交差電位をとった出力電圧Voの波形は(a)の光入力Lの波形と比して
、パルス幅が歪んでしまう。
、(c)は図2と同様なので、説明を省略する。(b)、(c)の正相電圧V+と逆相電
圧V−はクランプ回路2aの影響を受け、パルス幅が広がるため、正相入力電圧V1+と
逆相入力電圧V1−のパルス幅は光入力Lに比して歪んでしまう。図3の(d)は破線で
正相入力電圧V1+と逆相入力電圧V1−を示しているが、調整回路6によって逆相入力
電圧V1−の電位が上昇し、識別器3の逆相入力電圧V1−の波形が持ち上げられた形と
なっている。このようにすることで、正相入力電圧V1+と逆相入力電圧V1−との交差
電位から生成される出力電圧Voの波形が光入力Lの波形と同一になるように、正相入力
電圧V1+に対して、逆相入力電圧V1−の電位が調整され、光入力Lに対して識別器3
の出力電圧Voのパルス幅の歪みが抑えられる。
シミュレーション結果を示す。図4は横軸が入力光のパワー、縦軸が入力信号に対する出
力電圧Voのパルス幅歪みを示す。これによると、破線で表した調整回路6を搭載した本
発明回路の方が、実線の従来回路よりも入力が大きい場合と比較して、パルス幅歪みが低
減していることが分かる。
が制限された場合であっても、出力電圧Voが光入力Lと同一の波形になるように、調整
回路6で正相入力電圧V1+又は逆相入力電圧V1−の振幅の交差点が自動的に調整され
、識別器3の出力電圧Voの波形が光入力Lの波形に対して歪みなく生成される。このた
め、バースト信号を含めた任意パターンの論理信号データ入力に対してもパルス幅を保持
したまま伝送することが可能であり、伝送信号のコーティングなどを必要としないのでデ
ータの伝送効率も高く、遅延時間も小さく光配線に最適な機能を備えている。
ダイオード(以下、ダミーPDという)10を追加している。
表面を配線層で遮光されている。このため、入力信号としては寄与しないが、フォトダイ
オードの接合容量は差動増幅器2の差動入力に等しく接続されるため、電源ラインからフ
ォトダイオードの容量を介して差動増幅器2に入る同相入力ノイズの低減効果が得られる
。また、PD1の暗電流の影響もキャンセルされ、より高温雰囲気での動作が可能となる
。
旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示され
ている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実
施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実
施形態にわたる構成要素を適宜組み合わせてもよい。
整回路、10 ダミーPD、2a クランプ回路
Claims (5)
- 受信した光入力信号を電流信号に変換する光半導体検出器と、
変換された前記電流信号を入力し、所定の範囲に制限された振幅で正相電圧信号と逆相電
圧信号とをそれぞれ正相電圧端子と逆相電圧端子から出力することを可能とする差動増幅
器と、
前記正相電圧信号のピーク電圧を検出し、このピーク電圧をピーク電圧端子から出力する
ピーク検出器と、
前記ピーク電圧と前記正相電圧信号と前記逆相電圧信号とを元に加算演算を行って、互い
の振幅が中点で交差されるように第2の正相電圧信号と第2の逆相電圧信号を生成する抵
抗回路網と、
第2の正相電圧端子へ入力された前記第2の正相電圧信号の振幅と第2の逆相電圧端子へ
入力された前記第2の逆相電圧信号の振幅とが互いに交差する電位を識別し、この交差す
る電位に応じて矩形信号を発生する識別器と、
前記差動増幅器で制限を受けた振幅で前記正相電圧信号又は前記逆相電圧信号が出力され
た場合に、前記光入力信号の波形と同一の前記矩形信号の波形が出力されるように、前記
抵抗回路網の各抵抗に接続される電圧の相対比を調整する調整回路とを具備したことを特
徴とする光受信回路。 - 前記抵抗回路網は、互いの抵抗値の間に所定の関係を有する4つの抵抗R1、R2、R
3、R4からなり、前記ピーク電圧端子に接続された前記抵抗R1と前記逆相電圧端子に
接続された前記抵抗R2との接続点の電位を前記第2の逆相電圧端子に与え、前記正相電
圧端子に接続された前記抵抗R3と前記逆相電圧端子に接続された前記抵抗R4との接続
点の電位を前記第2の正相電圧端子に与えるようにし、
前記調整回路は、前記ピーク電圧端子に接続された前記抵抗R1に並列に接続されること
を特徴とする請求項1記載の光受信回路。 - 前記抵抗回路網の前記4つの抵抗R1、R2、R3、R4は、抵抗値が2・R1=2・
R2=3・R3=R4なる関係に設定されており、
前記調整回路は、前記差動増幅器で制限を受けた正相電圧信号又は逆相電圧信号が生成さ
れた場合に、前記抵抗R1にかかる前記分圧比が前記抵抗R2にかかる分圧比よりも相対
的に小さくなるように前記抵抗R1に対して並列に接続されることを特徴とする請求項2
記載の光受信回路。 - 前記調整回路はトランジスタと抵抗とを有することを特徴とする請求項1ないし3記載
の光受信回路。 - ダミーフォトダイオードは、表面が遮光され、前記差動増幅器の入力側の逆相電圧端子
に接続されていることを特徴とする請求項1ないし4記載の前記光受信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112455A JP5480010B2 (ja) | 2010-05-14 | 2010-05-14 | 光受信回路 |
US13/106,233 US9065388B2 (en) | 2010-05-14 | 2011-05-12 | Optical receiving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112455A JP5480010B2 (ja) | 2010-05-14 | 2010-05-14 | 光受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011244093A true JP2011244093A (ja) | 2011-12-01 |
JP5480010B2 JP5480010B2 (ja) | 2014-04-23 |
Family
ID=44910909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112455A Active JP5480010B2 (ja) | 2010-05-14 | 2010-05-14 | 光受信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9065388B2 (ja) |
JP (1) | JP5480010B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11349576B2 (en) * | 2019-06-28 | 2022-05-31 | Adtran, Inc. | Systems and methods for communicating high speed signals in a communication device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101136808B1 (ko) * | 2010-06-25 | 2012-04-13 | 에스케이하이닉스 주식회사 | 이미지 센서 |
CN105323001B (zh) * | 2015-11-26 | 2019-07-02 | 武汉光迅科技股份有限公司 | 一种otdr光信号接收电路 |
CN110061779B (zh) * | 2019-04-28 | 2021-04-27 | 重庆三峡学院 | 一种光纤通信系统 |
CN110321017B (zh) * | 2019-07-29 | 2024-02-02 | 深圳市千分一智能技术有限公司 | 一种主动电容笔的打码电路及打码方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102716A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | バースト光受信回路 |
JPH08331064A (ja) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット |
JPH10256840A (ja) * | 1997-03-13 | 1998-09-25 | Toshiba Corp | 受信回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0775356B2 (ja) * | 1991-06-05 | 1995-08-09 | 株式会社東芝 | 光受信器 |
JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
JP3514993B2 (ja) * | 1998-12-10 | 2004-04-05 | 日本オプネクスト株式会社 | 光受信回路及び当該回路を用いた光モジュール |
JP3655770B2 (ja) * | 1999-03-29 | 2005-06-02 | 日本電気株式会社 | 光受信回路 |
JP2002164855A (ja) * | 2000-11-29 | 2002-06-07 | Oki Electric Ind Co Ltd | 光受信回路 |
EP1931095B1 (en) * | 2005-09-28 | 2012-01-18 | Mitsubishi Electric Corporation | Light receiver and its identification threshold value generation method |
US20080002993A1 (en) * | 2006-06-30 | 2008-01-03 | Kirkpatrick Peter E | Optical receiver with dual photodetector for common mode noise suppression |
JP5038988B2 (ja) * | 2008-07-24 | 2012-10-03 | 株式会社東芝 | 光受信器 |
-
2010
- 2010-05-14 JP JP2010112455A patent/JP5480010B2/ja active Active
-
2011
- 2011-05-12 US US13/106,233 patent/US9065388B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102716A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | バースト光受信回路 |
JPH08331064A (ja) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット |
JPH10256840A (ja) * | 1997-03-13 | 1998-09-25 | Toshiba Corp | 受信回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11349576B2 (en) * | 2019-06-28 | 2022-05-31 | Adtran, Inc. | Systems and methods for communicating high speed signals in a communication device |
Also Published As
Publication number | Publication date |
---|---|
JP5480010B2 (ja) | 2014-04-23 |
US20110278437A1 (en) | 2011-11-17 |
US9065388B2 (en) | 2015-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5480010B2 (ja) | 光受信回路 | |
JPH08331064A (ja) | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット | |
KR20080079952A (ko) | 문턱 전압을 수렴시키는 광수신 장치, 이를 이용하는광수신 오디오 장치 및 광통신 장치 | |
JP5633327B2 (ja) | 信号増幅回路、電流電圧変換回路、および光受信器 | |
US7477109B2 (en) | Process and temperature-compensated transimpedance amplifier | |
KR20090078643A (ko) | Dc 오프셋을 실시간으로 제거하는 dc 오프셋 보상 회로및 상기 dc 오프셋 보상 회로를 포함하는 수신 시스템 | |
JP5949415B2 (ja) | 光受信回路及び光受信装置 | |
CN108141186A (zh) | 光接收器 | |
US20120249241A1 (en) | Light receiving circuit with differential output | |
KR100841605B1 (ko) | 신호증폭회로 및 광수신기 | |
US20060244526A1 (en) | High bandwidth resistor | |
JP2009016979A (ja) | トランスインピーダンスアンプ | |
JP2017059981A (ja) | トランスインピーダンス増幅回路、及びその半導体装置 | |
JP4088679B2 (ja) | 受信方法および受信回路 | |
JP5951160B2 (ja) | バースト信号受信回路 | |
JP2566734B2 (ja) | Ac結合型受信装置及びac結合型光ファイバ用受信装置 | |
JP4611421B2 (ja) | 論理しきい値取得回路および逆ピーク検出器を使用する方法 | |
JP2003032050A (ja) | プリアンプ回路 | |
JP5090318B2 (ja) | 受信モジュール | |
JP3400286B2 (ja) | 受信回路 | |
JP2015076801A (ja) | リミッタアンプ回路及びドライバ回路 | |
JP4060597B2 (ja) | パルス幅検出回路及び受信回路 | |
JP2005252783A (ja) | 光送信機 | |
JP2002135214A (ja) | 光受信器 | |
JP2000068551A (ja) | 並列光受信器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5480010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |