JP2011239344A - 固体撮像素子およびカメラシステム - Google Patents

Abstract

【課題】遮光状態を外部的な操作を必要とせずに現出させることが可能で、再現性のある定量評価が可能な固体撮像素子およびカメラシステムを提供する。
【解決手段】光電変換を行う複数の画素が行列状に配列された画素部１１０と、画素部から複数の画素単位で信号線１１６に画素信号の読み出しを行い、入力される信号に対してカラム信号処理を行う画素信号読み出し部１２０，１３０，１５０と、制御信号および信号線遮断信号を受けて制御信号に応じた疑似的な評価パターンを生成する評価パターン生成部１９０と、を有する。
【選択図】図８

Description

本発明は、ＣＭＯＳイメージセンサに代表される固体撮像素子およびカメラシステムに関するものである。

ＣＭＯＳイメージセンサは、その製造には一般的なＣＭＯＳ型集積回路と同様の製造プロセスを用いることが可能であり、また単一電源での駆動が可能、さらにＣＭＯＳプロセスを用いたアナログ回路や論理回路を同一チップ内に混在させることができる。
このため、周辺ＩＣの数を減らすことができるといった、大きなメリットを複数持ち合わせている。

ＣＣＤの出力回路は、浮遊拡散層（ＦＤ：Floating Diffusion)を有するＦＤアンプを用いた１チャネル（ｃｈ）出力が主流である。
これに対して、ＣＭＯＳイメージセンサは各画素毎にＦＤアンプを持ち合わせており、その出力は、画素アレイの中のある一行を選択し、それらを同時に列方向へと読み出すような列並列出力型が主流である。
これは、画素内に配置されたＦＤアンプでは十分な駆動能力を得ることは難しく、したがってデータレートを下げることが必要で、並列処理が有利とされているからである。

列並列出力型ＣＭＯＳイメージセンサの画素信号読み出し（出力）回路については実に様々なものが提案されている。
その最も進んだ形態のひとつが列毎にアナログ−デジタル変換装置（以下、ＡＤＣ（Analog Digital Converter)と略す）を備え、デジタル信号として画素信号を取り出すタイプである。

このような列並列型のＡＤＣを搭載したＣＭＯＳイメージセンサは、たとえば非特許文献１や特許文献１に開示されている。

図１は、列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。

この固体撮像素子１は、図１に示すように、画素部２、垂直走査回路３、水平転送走査回路４、およびＡＤＣ群からなるカラム処理回路群５を有する。
さらに、固体撮像素子１は、デジタル−アナログ変換装置（以下、ＤＡＣ(Digital - Analog Converter)と略す）６、およびアンプ回路（Ｓ／Ａ）７を有する。

画素部２は、フォトダイオード（光電変換素子）と画素内アンプとを含む単位画素２１がマトリクス状（行列状）に配置されて構成される。

カラム処理回路群５は、列ごとにＡＤＣを形成するカラム処理回路５１が複数列配列されている。
各カラム処理回路（ＡＤＣ）５１は、ＤＡＣ６により生成される参照信号を階段状に変化させたランプ波形（ＲＡＭＰ）である参照信号ＲＡＭＰ（Ｖｓｌｏｐ）と、行線毎に画素から垂直信号線を経由し得られるアナログ信号とを比較する比較器５１−１を有する。
さらに、各カラム処理回路５１は、比較器５１−１の比較時間をカウントし、そのカウント結果を保持するカウンタラッチ（メモリ）５１−２を有する。
カラム処理回路５１は、ｎビットデジタル信号変換機能を有し、垂直信号線（列線）８−１〜８−ｎ毎に配置され、これにより列並列ＡＤＣブロックが構成される。
各メモリ５１−２の出力は、たとえばｋビット幅の水平転送線９に接続されている。
そして、水平転送線９に対応したｋ個のアンプ回路７が配置される。

図２は、図１の回路のタイミングチャートを示す図である。

各カラム処理回路（ＡＤＣ）５１において、垂直信号線８に読み出されたアナログ信号（電位Ｖｓｌ）が列毎に配置された比較器５１−１で階段状に変化する参照信号ＲＡＭＰ（Ｖｓｌｏｐ）と比較される。
このとき、アナログ電位Ｖｓｌと参照信号ＲＡＭＰ（Ｖｓｌｏｐ）のレベルが交差し比較器５１−１の出力が反転するまでカウンタラッチ５１−２でカウントが行われ、垂直信号線８の電位（アナログ信号）Ｖｓｌがデジタル信号に変換される（ＡＤ変換される）。
このＡＤ変換は、１度の読出しで２回行われる。
１回目は単位画素２１のリセットレベル（Ｐ相）が垂直信号線８（−１〜−ｎ）に読み出され、ＡＤ変換が実行される。
このリセットレベルＰ相には画素毎のばらつきが含まれる。
２回目は各単位画素２１で光電変換された信号が垂直信号線８（−１〜−ｎ）に読み出され（Ｄ相）、ＡＤ変換が実行される。
このＤ相にも、画素毎のばらつきが含まれるため、（Ｄ相レベル−Ｐ相レベル）を実行することで、相関二重サンプリング（ＣＤＳ）が実現できる。
デジタル信号に変換された信号はカウンタラッチ５１−２に記録され、水平（列）転送走査回路４により、順番に水平転送線９を介してアンプ回路７に読み出され、最終的に出力される。
このようにして、列並列出力処理が行われる。

特開２００５−２７８１３５号公報

W. Yang等 (W. Yang et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305、 Feb., 1999)

ところで、上述した固体撮像素子は、一例として列並列ＡＤＣ搭載固体撮像素子として説明したが、この列並列ＡＤＣ搭載に限らず、カラムＣＤＳタイプ等を含めて、いわゆる高輝度横帯という横筋が発生するおそれがある。

高輝度横帯とは、横筋の一種に分類される。
高輝度横帯は、図３のように黒地の中に白い画があった場合には白い画から左右方向に伸びる筋のことであり、これとは逆に図４のように白地の中に黒い画があった場合には黒い画から左右方向に伸びる筋のことである。
前者を「黒地に白の高輝度横帯」、後者を「白地に黒の高輝度横帯」と呼び、区別する。

まず、黒地に白の高輝度横帯に関して、その定量的な測定方法は、図３に示すように、同一行のすべてが光に反応せずに黒レベル固定となるＡ領域と、同一行のほとんどが光に反応するＢ領域の出力平均値差分を算出することである。
撮像素子において、これら２つの領域には図５に示すようにオプティカルブラック領域ＶＯＰＢとＨＯＰＢを用いることで代用可能であり、評価パターンを作り出すためにわざわざ撮像素子表面を人為的に遮光するなどの外部的な操作は不要である。

一方、白地に黒の高輝度横帯に関して、その定量的な測定方法は、図４に示すように、同一行のすべてが光に反応するＡ領域と、同一行のほとんどが光に反応せずに黒レベル固定となるＢ領域の出力平均値差分を算出することである。
撮像素子において、これら２つの領域を作り出すためには、図６に示すように、撮像素子表面の一部を人為的に遮光部ＯＣＴで遮光する必要があり、外部的な操作が必要となってくる。
しかし、外部的な操作により完全遮光をすることは難しく、定量評価の再現性に問題があった。

本発明は、遮光状態を外部的な操作を必要とせずに現出させることが可能で、再現性のある定量評価が可能な固体撮像素子およびカメラシステムを提供することにある。

本発明の第１の観点の固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で信号線に画素信号の読み出しを行い、入力される信号に対してカラム信号処理を行う画素信号読み出し部と、制御信号および信号線遮断信号を受けて制御信号に応じた疑似的な評価パターンを生成する評価パターン生成部と、を有る。

本発明の第２の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で信号線に画素信号の読み出しを行い、入力される信号に対してカラム信号処理を行う画素信号読み出し部と、制御信号および信号線遮断信号を受けて制御信号に応じた疑似的な評価パターンを生成する評価パターン生成部と、を含む。

本発明によれば、遮光状態を外部的な操作を必要とせずに現出させることができ、再現性のある定量評価ができる。

列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。 図１の回路のタイミングチャートを示す図である。 黒地に白の高輝度横帯について説明するための図である。 白地に黒の高輝度横帯について説明するための図である。 図３の黒地に白の高輝度横帯の評価パターンについて説明するための図である。 遮光部を用いる図４の白地に黒の高輝度横帯の評価パターンについて説明するための図である。 本発明の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。 図７の列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）におけるＡＤＣ群をより具体的に示すブロック図である。 本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。 本実施形態に係る高輝度評価パターン生成部の第１の構成例を示す図である。 図１０の高輝度評価パターン生成部で疑似的に生成される評価パターンを示す図である。 本実施形態に係る高輝度評価パターン生成部の第２の構成例を示す図である。 図１２の高輝度評価パターン生成部で疑似的に生成される評価パターンを示す図である。 本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．固体撮像素子の全体構成例
２．カラムＡＤＣの構成例
３．高輝度評価パターン生成部の第１の構成例
４．高輝度評価パターン生成部の第２の構成例
５．カメラシステムの構成例

図７は、本発明の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。
図８は、図７の列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）におけるＡＤＣ群をより具体的に示すブロック図である。

＜１．固体撮像素子の全体構成例＞
この固体撮像素子１００は、図７および図８に示すように、撮像部としての画素部１１０、垂直走査回路１２０、水平転送走査回路１３０、およびタイミング制御回路１４０を有する。
さらに、固体撮像素子１００は、画素信号読み出し回路としてのＡＤＣ群であるカラム処理回路群１５０、並びにＤＡＣ（デジタル−アナログ変換装置）１６１を含むＤＡＣおよびバイアス回路１６０を有する。
また、調整部は、タイミング制御回路１４０、カラム処理回路群（ＡＤＣ群）１５０、ＤＡＣおよびバイアス回路１６０の各機能を含んで構成される。
固体撮像素子１００は、アンプ回路（Ｓ／Ａ）１７０、信号処理回路１８０、および高輝度評価パターン生成部１９０を有する。
これらの構成要素のうち、画素部１１０、垂直走査回路１２０、水平転送走査回路１３０、カラム処理回路群（ＡＤＣ群）１５０、ＤＡＣおよびバイアス回路１６０、並びにアンプ回路（Ｓ／Ａ）１７０はアナログ回路により構成される。
また、タイミング制御回路１４０、および信号処理回路１８０はデジタル回路により構成される。

高輝度評価パターン生成部１９０は、高輝度横帯に対して、遮光に外部的な操作を必要とせず、再現性のある定量評価ができる評価パターンを生成可能である。
また、高輝度評価パターン生成部１９０は、高輝度横帯に対して、遮光に外部的な操作を必要とせず、再現性のある定量評価ができ、さらに黒地に白の高輝度横帯、白地に黒の高輝度横帯を１枚の画像で同時測定可能となる評価パターンを生成可能である。
高輝度評価パターン生成部１９０で疑似的に生成される高輝度評価パターンは、たとえば信号処理回路１８０により再現される。
ここで、疑似的に生成される評価パターンとは、外部的に遮光して作った評価パターンと同等のパターンを内部的な処理により作ったパターンをいう。
高輝度評価パターン生成部１９０の具体的な構成および機能については後で詳述する。

画素部１１０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の単位画素１１０Ａがｍ行ｎ列の２次元状（マトリクス状）に配列されている。

［単位画素の構成例］
図９は、本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。

この単位画素１１０Ａは、光電変換素子としてたとえばフォトダイオード１１１を有している。
単位画素１１０Ａは、１個のフォトダイオード１１１に対して、転送素子としての転送トランジスタ１１２、リセット素子としてのリセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５の４トランジスタを能動素子として有する。

フォトダイオード１１１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ１１２は、フォトダイオード１１１と出力ノードとしてのフローティングディフュージョンＦＤとの間に接続されている。
転送トランジスタ１１２は、転送制御線ＬＴｘを通じてそのゲート（転送ゲート）に駆動信号ＴＧが与えられることで、光電変換素子であるフォトダイオード１１１で光電変換された電子をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ１１３は、電源ラインＬＶＤＤとフローティングディフュージョンＦＤとの間に接続されている。
リセットトランジスタ１１３は、リセット制御線ＬＲＳＴを通してそのゲートにリセットＲＳＴが与えられることで、フローティングディフュージョンＦＤの電位を電源ラインＬＶＤＤの電位にリセットする。

フローティングディフュージョンＦＤには、増幅トランジスタ１１４のゲートが接続されている。増幅トランジスタ１１４は、選択トランジスタ１１５を介して垂直信号線１１６に接続され、画素部外の定電流源とソースフォロアを構成している。
そして、選択制御線ＬＳＥＬを通して制御信号（アドレス信号またはセレクト信号)ＳＥＬが選択トランジスタ１１５のゲートに与えられ、選択トランジスタ１１５がオンする。
選択トランジスタ１１５がオンすると、増幅トランジスタ１１４はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線１１６に出力する。垂直信号線１１６を通じて、各画素から出力された電圧は、画素信号読み出し回路としてのカラム処理回路群１５０に出力される。
これらの動作は、たとえば転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５の各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。

画素部１１０に配線されているリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬが一組として画素配列の各行単位で配線されている。
これらのリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬは、画素駆動部としての垂直走査回路１２０により駆動される。

固体撮像素子１００は、画素部１１０の信号を順次読み出すための制御回路として内部クロックを生成するタイミング制御回路１４０、行アドレスや行走査を制御する垂直走査回路１２０、列アドレスや列走査を制御する水平転送走査回路１３０が配置される。

タイミング制御回路１４０は、画素部１１０、垂直走査回路１２０、水平転送走査回路１３０、カラム処理回路群１５０、ＤＡＣおよびバイアス回路１６０、信号処理回路１８０、高輝度評価パターン生成部１９０の信号処理に必要なタイミング信号を生成する。
タイミング制御回路１４０は、ＤＡＣおよびバイアス回路１６０におけるＤＡＣ１６１の参照信号ＲＡＭＰ（Ｖｓｌｏｐ）の生成を制御するＤＡＣ制御部１４１を含む。

画素部１１０においては、ラインシャッタを使用した光子蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号ＶＳＬをカラム処理回路群１５０の各カラム処理回路１５１に出力する。
ＡＤＣ群１５０では、ＡＤＣブロック（各カラム部）でそれぞれ、画素部１１０のアナログ出力をＤＡＣ１６１からの参照信号（ランプ信号）ＲＡＭＰを使用したＡＰＧＡ対応積分型ＡＤＣ、およびデジタルＣＤＳを行い、数ビットのデジタル信号を出力する。

＜２．カラムＡＤＣの構成例＞
本実施形態のカラム処理回路群１５０は、ＡＤＣブロックであるカラム処理回路（ＡＤＣ）１５１が複数列配列されている。
すなわち、カラム処理回路群１５０は、ｋビットデジタル信号変換機能を有し、各垂直信号線（列線）１１６−１〜１１６−ｎ毎に配置され、列並列ＡＤＣブロックが構成される。
各ＡＤＣ１５１は、ＤＡＣ１６１により生成される参照信号を階段状に変化させたランプ波形である参照信号ＲＡＭＰ（Ｖｓｌｏｐ）と、行線毎に画素から垂直信号線を経由し得られるアナログ信号Ｖｓｌとを比較する比較器（コンパレータ）１５１−１を有する。
さらに、各ＡＤＣは、比較時間をカウントし、カウント結果を保持するカウンタラッチ１５１−２を有する。
各カウンタラッチ１５１−２の出力は、たとえばｋビット幅の水平転送線ＬＴＲＦに接続されている。
そして、水平転送線ＬＴＲＦに対応したｋ個のアンプ回路１７０、および信号処理回路１８０が配置される。

ＡＤＣ群１５０においては、垂直信号線１１６に読み出されたアナログ信号電位Ｖｓｌは列毎（カラム毎）に配置された比較器１５１−１で参照信号Ｖｓｌｏｐ（ある傾きを持った線形に変化するスロープ波形であるランプ信号ＲＡＭＰ）と比較される。
このとき、比較器１５１−１と同様に列毎に配置されたカウンタラッチ１５１−２が動作している。
各ＡＤＣ１５１は、ランプ波形のある参照信号ＲＡＭＰ（電位Ｖｓｌｏｐ）とカウンタ値が一対一の対応を取りながら変化することで垂直信号線１１６の電位（アナログ信号）ＶＳＬをデジタル信号に変換する。
ＡＤＣ１５１は、参照信号ＲＡＭＰ（電位Ｖｓｌｏｐ）の電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
アナログ信号Ｖｓｌと参照信号ＲＡＭＰ（Ｖｓｌｏｐ）が交わったとき、比較器１５１−１の出力が反転し、カウンタラッチ１５１−２の入力クロックを停止し、または、入力を停止していたクロックをカウンタラッチ１５１−２に入力し、ＡＤ変換を完了させる。

以上のＡＤ変換期間終了後、水平転送走査回路１３０により、カウンタラッチ１５１−２に保持されたデータが、水平転送線ＬＴＲＦに転送され、アンプ回路１７０を経て信号処理回路１８０に入力され、所定の信号処理により２次元画像が生成される。

水平転送走査回路１３０では、転送速度の確保のために数チャンネル同時並列転送を行う。
タイミング制御回路１４０においては、画素部１１０、カラム処理回路群１５０等の各ブロックでの信号処理に必要なタイミングを作成している。
後段の信号処理回路１８０では、読み出し信号より縦線欠陥や点欠陥の補正、信号のクランプ処理を行ったり、パラレル-シリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。
本実施形態の固体撮像素子１００においては、信号処理回路１８０のデジタル出力がＩＳＰやベースバンド（base band）ＬＳＩの入力として送信される。

なお、ＣＭＯＳイメージセンサの画素信号読み出しで用いられる手法としてフォトダイオードなどの光電変換素子で生成した光信号となる信号電荷をその近傍に配置したＭＯＳスイッチを介し、その先の容量に一時的にサンプリングしそれを読み出す方法がある。
サンプリング回路においては、通常サンプリング容量値に逆相関を持つノイズがのる。画素においては、信号電荷をサンプリング容量に転送する際はポテンシャル勾配を利用し、信号電荷を完全転送するため、このサンプリング過程においてノイズは発生しないが、その前の容量の電圧レベルをある基準値にリセットするときにノイズがのる。

これを除去する手法として、ＣＤＳ（Correlated Double Sampling；ＣＤＳ）が採用される。
これは一度信号電荷をサンプリングする直前の状態（リセットレベル）を読み出して記憶しておき、ついで、サンプリング後の信号レベルを読み出し、それを差し引きすることでノイズを除去する手法である。

ＤＡＣ１６１は、ＤＡＣ制御部１４１の制御の下、ある傾きを持った線形に変化するスロープ波形である参照信号（ランプ信号）ＲＡＭＰを生成し、参照信号ＲＡＭＰをカラム処理回路群１５０に供給する。

＜３．高輝度評価パターン生成部の第１の構成例＞
次に、高輝度評価パターン生成部１９０の第１の構成例について説明する。
図１０は、本実施形態に係る高輝度評価パターン生成部の第１の構成例を示す図である。
図１０では、画素部、およびカラム信号処理回路群をあわせて示している。
図１０において、画素部１１０、カラム信号処理回路群１５０は、図８の構成と同様であることからここではその詳細な説明は省略する。

図１０においては、連続する垂直信号線１１６−２〜１１６−n-1のカラム群を遮光群ＣＵＴＧとして、遮光群ＣＵＴＧの両側の１カラムまたは複数カラムを非遮光群ＮＣＵＴＧとして区分けされている。
この例では、非遮光群ＮＣＵＴＧを両端の１カラムずつとして、遮光群ＣＵＴＧを残りのカラムにより形成する例を示しているが、このカラム数については、遮光パターンの形成態様によって種々選択可能である。

高輝度評価パターン生成部１９０において、各垂直信号線の比較器１５１−１への入力部に転送ゲートＴＭＧ１〜ＴＭＧｎが配置されている。
転送ゲートＴＭＧ１〜ＴＭＧｎは、ＰＭＯＳトランジスタＰＴとＮＭＯＳトランジスタＮＴのソースドレイン同士を接続して構成例されている。
また、各垂直信号線の比較器１５１−１への入力部には、ドレインが比較器１５１−１の入力部に接続され、ソースが基準電位ＶＳＳ（黒レベルに相当する電位）に接続されたＮＭＯＳトランジスタにより形成されたスイッチＳＷ１〜ＳＷｎが接続されている。

高輝度評価パターン生成部１９０は、ローレベルでアクティブの垂直信号線遮断信号ＶＳＬＣＵＴが伝搬される第１の遮断信号線Ｌ１９１が全カラムにわたって配線されている。
高輝度評価パターン生成部１９０は、垂直信号線遮断信号ＶＳＬＣＵＴの反転信号ＸＶＳＬＣＵＴが伝搬される第２の遮断信号線Ｌ１９２が全カラムにわたって配線されている。
さらに、高輝度評価パターン生成部１９０は、ハイレベルでアクティブの遮光制御信号ＶＨＣＵＴが伝搬される制御信号線Ｌ１９３が全カラムにわたって配線されている。

基本的に、第１の遮断信号線Ｌ１９１は、各カラムの転送ゲートＴＭＧ１〜ＴＭＧｎのＰＭＯＳトランジスタＰＴのゲートおよびスイッチＳＷ１〜ＳＷｎのゲートに接続されている。
第２の遮断信号線Ｌ１９２は、各カラムの転送ゲートＴＭＧ１〜ＴＭＧｎのＮＭＯＳトランジスタＮＴのゲートに接続されている。
そして、第１の遮断信号線Ｌ１９１、第２の遮断信号線Ｌ１９２、および制御信号線Ｌ１９３には、一部の例外を除いて各カラム毎に２個のインバータＩＶ１、ＩＶ２を直列に接続したリピータＲＰＴが配置される。
第１の遮断信号線Ｌ１９１にはリピータＲＰＴ１−１〜ＲＰＴ１−ｎが配置され、第２の遮断信号線Ｌ１９２にはＲＰＴ２−１〜ＲＰＴ２−ｎが配置され、制御信号線Ｌ１９３にはリピータＲＰＴ３−１〜ＲＰＴ３−ｎが配置される。

ただし例外として、図１０の高輝度評価パターン生成部１９０では、遮光群ＣＵＴＧが始まる２カラム目の第１の遮断信号線Ｌ１９１のリピータＲＰＴ１−２では初段インバータの代わりに２入力ＮＯＲゲートＮＲ１が配置されている。
ＮＯＲゲートＮＲ１の一方の入力に第１の遮断信号線Ｌ１９１が接続され、他方の入力に制御信号線Ｌ１９３の同じカラムのリピータＲＰＴ３−２の２段目のインバータＩＶ２の出力が接続されている。
図１０の高輝度評価パターン生成部１９０では、遮光群ＣＵＴＧが始まる２カラム目の第２の遮断信号線Ｌ１９２のリピータＲＰＴ２−２では初段インバータの代わりに２入力ＮＡＮＤゲートＮＡ１が配置されている。
ＮＡＮＤゲートＮＡ１の一方の入力に第２の遮断信号線Ｌ１９２が接続され、他方の入力に制御信号線Ｌ１９３の同じカラムのリピータＲＰＴ３−２の１段目のインバータＩＶ１の出力が接続されている。

さらに図１０の高輝度評価パターン生成部１９０では、遮光群ＣＵＴＧが終わり次の非遮光群ＮＣＵＴが始まるｎカラム目の第１の遮断信号線Ｌ１９１のリピータＲＰＴ１−ｎでは初段インバータの代わりに２入力ＮＡＮＤゲートＮＡ２が配置されている。
ＮＡＮＤゲートＮＡ２の一方の入力に第１の遮断信号線Ｌ１９１が接続され、他方の入力に制御信号線Ｌ１９３の同じカラムのリピータＲＰＴ３−ｎの１段目のインバータＩＶ１の出力が接続されている。
図１０の高輝度評価パターン生成部１９０では、遮光群ＣＵＴＧが終わり次の非遮光群ＮＣＵＴが始まるｎカラム目の第２の遮断信号線Ｌ１９２のリピータＲＰＴ２−ｎでは初段インバータの代わりに２入力ＮＯＲゲートＮＲ２が配置されている。
ＮＯＲゲートＮＲ２の一方の入力に第２の遮断信号線Ｌ１９２が接続され、他方の入力に制御信号線Ｌ１９３の同じカラムのリピータＲＰＴ３−ｎの２段目のインバータＩＶ２の出力が接続されている。

以上の構成において、２カラム目のリピータＲＰＴ１−２，ＰＲＴ２−２の出力とｎカラム目のリピータＲＰＴ１−ｎ，ＲＰＴ２−ｎの出力は、逆の論理（相補的な論理）をとる。

図１０の高輝度評価パターン生成部１９０において遮光パターンを形成する場合、垂直信号線遮断信号ＶＳＬＣＵＴがローレベルで第１の遮断信号線Ｌ１９１に伝搬される。
反転垂直信号線遮断信号ＸＶＳＬＣＵＴがハイレベルで第２の遮断信号線Ｌ１９２に伝搬される。
そして、遮光制御信号ＶＨＣＵＴがハイレベルで制御信号線Ｌ１９３に伝搬される。

１カラム目において、リピータＲＰＴ１−１を介して垂直信号線遮断信号ＶＳＬＣＵＴはローレベルで転送ゲートＴＭＧ１のＰＭＯＳトランジスタＰＴおよびスイッチＳＷ１のゲートに供給される。
同様に、１カラム目において、反転垂直信号線遮断信号ＸＶＳＬＣＵＴはリピータＲＰＴ２−１を介してハイレベルで転送ゲートＴＭＧ１のＮＭＯＳトランジスタＮＴのゲートに供給される。
これにより、１カラム目、すなわち非遮光群ＮＣＵＴでは、転送ゲートＴＭＧ１が導通し、スイッチＳＷ１がオフ状態に保持され、通常の垂直信号線１１６−１のアナログ信号ＶＳＬが比較器１５１−１に入力されて通常のカラム処理（ＡＤ変換処理）が行われる。

２カラム目、すなわち遮光群ＣＵＴＧの始まりのカラムでは、制御信号線Ｌ１９３のリピータＲＰＴ３−２の初段のインバータＩＶ１の出力はローレベルとなる。
その結果、第２の遮断信号線Ｌ１９２のリピータＲＰＴ２−２から出力される反転垂直信号線遮断信号ＸＶＳＬＣＵＴはローレベルで転送ゲートＴＭＧ２のＮＭＯＳトランジスタＮＴのゲートに供給される。
制御信号線Ｌ１９３のリピータＲＰＴ３−２の２段目のインバータＩＶ２の出力はハイレベルとなる。
その結果、垂直信号線遮断信号ＶＳＬＣＵＴはハイレベルで転送ゲートＴＭＧ２のＰＭＯＳトランジスタＰＴおよびスイッチＳＷ２のゲートに供給される。
これにより、転送ゲートＴＭＧ２がオフし、スイッチＳＷ２がオンする。
これは３カラム目から（ｎ−１）カラムまでの遮光群ＣＵＴＧにおいては同様の状態になる。
したがって、遮光群ＣＵＴＧでは、疑似的に生成した黒レベルとのカラム処理（ＡＤ変換処理）が行われる。

ｎカラム目、すなわち遮光群ＣＵＴＧの終わりで次の非遮光群ＮＣＵＴの始まりのカラムでは、制御信号線Ｌ１９３のリピータＲＰＴ３−ｎの初段のインバータＩＶ１の出力はローレベルとなる。
その結果、第１の遮断信号線Ｌ１９１のリピータＲＰＴ１−ｎから出力される垂直信号線遮断信号ＸＶＳＬＣＵＴはローレベルで転送ゲートＴＭＧｎのＰＭＯＳトランジスタＰＴのゲートおよびスイッチＳＷｎのゲートに供給される。
制御信号線Ｌ１９３のリピータＲＰＴ３−ｎの２段目のインバータＩＶ２の出力はハイレベルとなる。
その結果、反転垂直信号線遮断信号ＸＶＳＬＣＵＴはハイレベルで転送ゲートＴＭＧｎのＮＭＯＳトランジスタＮＴのゲートに供給される。
これにより、ｎカラム目、すなわち非遮光群ＮＣＵＴでは、転送ゲートＴＭＧｎが導通し、スイッチＳＷｎがオフ状態に保持され、通常の垂直信号線１１６−ｎのアナログ信号ＶＳＬが比較器１５１−１に入力されて通常のカラム処理（ＡＤ変換処理）が行われる。

以上の動作により、一部のカラムのみを垂直信号線から切り離して比較器への入力レベルをＤＣ固定にできる点である。
この構成を使い、１Ｖ期間中のあるＨ区間のみで有効にすれば図１１に示すような出力画像を得ることができる。
これより、黒地に白の高輝度横帯評価パターンと同様に遮光に外部的な操作を必要とすることなく白地に黒の高輝度横帯評価パターンを作り出すことができ、ＡＤ変換回路以降に起因する高輝度横帯を定量的に測定可能となる。
また、遮光には内部で回路状態を変更して評価パターンをつくっているため、再現性のある測定を行うことができる。

なお、評価パターンを生成しない通常モード時には、垂直信号線遮断信号ＶＳＬＣＵＴがローレベルで第１の遮断信号線Ｌ１９１に伝搬される。
反転垂直信号線遮断信号ＸＶＳＬＣＵＴがハイレベルで第２の遮断信号線Ｌ１９２に伝搬される。
そして、遮光制御信号ＶＨＣＵＴがローレベルで制御信号線Ｌ１９３に伝搬される。

＜４．高輝度評価パターン生成部の第２の構成例＞
次に、高輝度評価パターン生成部１９０の第２の構成例について説明する。
図１２は、本実施形態に係る高輝度評価パターン生成部の第２の構成例を示す図である。
図１２では、画素部、およびカラム信号処理回路群をあわせて示している。
図１２において、画素部１１０、カラム信号処理回路群１５０は、図８の構成と同様であることからここではその詳細な説明は省略する。

図１２の高輝度評価パターン生成部１９０Ａが図１０の高輝度評価パターン生成部１９０と異なる点は次の通りである。
高輝度評価パターン生成部１９０Ａは、遮光群と非遮光群を明確に区分けされていない。
第１の遮断信号線Ｌ１９１および第２の遮断信号線Ｌ１９２の各カラムの２個のインバータＩＶ１，ＩＶ２を直列接続したリピータＲＰＴ１−１〜ＲＰＴ１−ｎ、ＲＰＴ２−１〜ＲＰＴ２−ｎが配置されている。
そして、リピータＲＰＴ１−１〜ＲＰＴ１−ｎ、ＲＰＴ２−１〜ＲＰＴ２−ｎの出力段にデータ入力Ｄが接続されるフリップフロップＦＦ１−１〜ＦＦ１−ｎ，ＦＦ２−１〜ＦＦ２−ｎが配置されている。
第１の遮断信号線Ｌ１９１のフリップフロップＦＦ１−１〜ＦＦ１−ｎが対応するカラムの転送ゲートＴＭＧ１〜ＴＭＧｎのＰＭＯＳトランジスタＰＴのゲートおよびスイッチＳＷ１〜ＳＷｎのゲートに接続されている。
第２の遮断信号線Ｌ１９２のフリップフロップＦＦ２−１〜ＦＦ２−ｎが対応するカラムの転送ゲートＴＭＧ１〜ＴＭＧｎのＮＭＯＳトランジスタＮＴのゲートに接続されている。
また、制御信号線Ｌ１９３には、分周器１９１が配置され、水平信号ＶＨＳをｎ分周した信号を各フリップフロップＦＦ１−１〜ＦＦ１−ｎ，ＦＦ２−１〜ＦＦ２−ｎのクロックとして供給する。
そして、リセット線Ｌ１９４を配線して、リップフロップＦＦ１−１〜ＦＦ１−ｎ，ＦＦ２−１〜ＦＦ２−ｎをリセット可能に構成されている。

図１２の高輝度評価パターン生成部１９０Ａは垂直信号線遮断信号に適当なカラム周期でエッジトリガＤ型フリップフロップ構成のシフトレジスタを配置した構成と等価となっている。
シフトレジスタのクロックにはＸＨＳを適当な分周比で分周し、１サイクル遅延をつけたものを使用する。
これにより、図１３に示すような「比較器への入力を垂直信号線から切り離してＤＣ固定したもの」/「比較器への入力を通常のまま垂直信号線としたもの」で階段状の評価パターンを作り出すことができる。
この評価パターンのメリットは外部的な操作を必要としないだけでなく、ＡとＡ’の平均値出力差分を算出することで黒地に白の高輝度横帯を、ＢとＢ’の平均値出力差分を算出することで白地に黒の高輝度横帯を１枚の画で同時に測定できる点である。

以上説明したように、本実施形態の固体撮像素子によれば、以下の効果を得ることができる。
本実施形態によれば、遮光に外部的な操作を必要とせず、再現性のある定量評価ができる。
また、遮光に外部的な操作を必要とせず、再現性のある定量評価ができ、さらに黒地に白の高輝度横帯、白地に黒の高輝度横帯を１枚の画像で同時測定可能である。

なお、上述した固体撮像素子は、一例として列並列ＡＤＣ搭載固体撮像素子として説明したが、本発明は、この列並列ＡＤＣ搭載に限らず、カラムＣＤＳタイプ等を含めて種々の固体撮像素子に適用可能である。

このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。

＜５．カメラシステムの構成例＞
図１４は、本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

本カメラシステム２００は、図１４に示すように、本実施形態に係る固体撮像素子１００が適用可能な撮像デバイス２１０を有する。
カメラシステム２００は、撮像デバイス２１０の画素領域に入射光を導く（被写体像を結像する）光学系として、たとえば入射光（像光）を撮像面上に結像させるレンズ２２０を有する。
さらに、カメラシステム２００は、撮像デバイス２１０を駆動する駆動回路(ＤＲＶ)２３０と、撮像デバイス２１０の出力信号を処理する信号処理回路(ＰＲＣ)２４０と、を有する。

駆動回路２３０は、撮像デバイス２１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス２１０を駆動する。

また、信号処理回路２４０は、撮像デバイス２１０の出力信号に対して所定の信号処理を施す。
信号処理回路２４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路２４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。

上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス２１０として、先述した固体撮像素子１００を搭載することで、高精度なカメラが実現できる。

１００・・・固体撮像素子、１１０・・・画素部、１２０・・・垂直走査回路、１３０・・・水平転送走査回路、１４０・・・タイミング制御回路、１４１・・・パルス生成部、１５０・・・カラム処理回路群（ＡＤＣ群）、１５１・・・カラム処理回路（ＡＤＣ）、１５１−１・・・比較器、１５１−２・・・カウンタラッチ（メモリ）、１６１・・・ＤＡＣ、１７０・・・アンプ回路、１８０・・・信号処理回路、１９０・・・高輝度評価パターン生成部、１９１・・・分周器、Ｌ１９１・・・第１の遮断信号線、Ｌ１９２・・・第２の遮断信号線、Ｌ１９３・・・制御信号線、Ｌ１９４・・・リセット線、ＬＴＲＦ・・・水平転送線、２００・・・カメラシステム、２１０・・・撮像デバイス、２２０・・・レンズ、２３０・・・駆動回路、２４０・・・信号処理回路。

Claims (8)

1. 光電変換を行う複数の画素が行列状に配列された画素部と、
   上記画素部から複数の画素単位で信号線に画素信号の読み出しを行い、入力される信号に対してカラム信号処理を行う画素信号読み出し部と、
   制御信号および信号線遮断信号を受けて制御信号に応じた疑似的な評価パターンを生成する評価パターン生成部と、
   を有する固体撮像素子。
2. 上記評価パターン生成部は、
   上記制御信号で指定されるカラムの信号線を上記画素部と切り離し、切り離した信号線を上記評価パターンに応じたレベルの固定電位に接続して上記カラム信号処理の処理対象の信号として上記画素信号読み出し部に供給する
   請求項１記載の固体撮像素子。
3. 上記評価パターン生成部は、
   上記各信号線に上記信号線遮断信号により導通状態が制御される複数の転送ゲートと、
   上記転送ゲートより上記画素信号読み出し部側の信号線と固定電位とを上記信号線遮断信号に応じて導通状態が制御されるスイッチと、を有し、
   上記制御信号で指定されるカラムの転送ゲートを非導通状態、同カラムの上記スイッチを導通状態に制御し、
   上記制御信号で非指定のカラムの転送ゲートを導通状態、同カラムの上記スイッチを非導通状態に制御する
   請求項１または２記載の固体撮像素子。
4. 上記評価パターン生成部は、
   連続する信号線のカラム群を遮光群とし、当該遮光群以外の１カラムまたは複数カラムを非遮光群として区分けされ、
   上記制御信号で指定される遮光群の各カラムの転送ゲートを非導通状態、同カラムの上記スイッチを導通状態に制御し、
   非遮光群のカラムの転送ゲートを導通状態、同カラムの上記スイッチを非導通状態に制御する
   請求項３記載の固体撮像素子。
5. 上記評価パターン生成部は、
   クロックに同期して上記信号線遮断信号をカラムごとにシフトするシフトレジスタを有し、
   上記シフトレジスタの各カラム出力により各カラムの上記転送ゲートおよびスイッチの導通状態を制御する
   請求項３記載の固体撮像素子。
6. 上記画素信号読み出し部は、
   ランプ波である参照信号と当該列の画素の読み出しアナログ信号電位とを比較する複数の比較器と、
   上記複数の比較器に対応して配置され、対応する上記比較器の比較時間をカウント可能で、当該比較器の出力が反転するとカウントを停止して、当該カウント値を保持する複数のカウンタラッチと、を含む
   請求項１から５のいずれか一に記載の固体撮像素子。
7. 上記固定電位は、黒レベルに相当するレベルである
   請求項１から６のいずれか一に記載の固体撮像素子。
8. 固体撮像素子と、
   上記固体撮像素子に被写体像を結像する光学系と、を有し、
   上記固体撮像素子は、
   光電変換を行う複数の画素が行列状に配列された画素部と、
   上記画素部から複数の画素単位で信号線に画素信号の読み出しを行い、入力される信号に対してカラム信号処理を行う画素信号読み出し部と、
   制御信号および信号線遮断信号を受けて制御信号に応じた疑似的な評価パターンを生成する評価パターン生成部と、を含む
   カメラシステム。

Images