JP2011239261A - 固体撮像装置 - Google Patents

Abstract

【課題】単位画素列を構成する各列の画素で１つの読出部を共有した場合であっても、各列の画素に同一フレームの画素信号を出力させる。
【解決手段】画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒは、それぞれ、隣接する２列の画素ＧＥ毎に１個の単位画素列２２＿Ｂ，２２＿Ｇ，２２＿Ｒを構成している。読出部５３は、各単位画素列２２に対応して複数設けられ、奇数列の画素ＧＥ＿Ｏとそれに隣接する偶数列の画素ＧＥ＿Ｅとによって共有されている。偶数列の画素ＧＥ＿Ｅは、奇数列の画素ＧＥ＿Ｏに対して、垂直方向下向きにＯ＝（１／８）・Ｐ＝（１／６）・Ｗずらして配置されている。
【選択図】図１

Description

本発明は、被写体に対して、垂直方向に所定の移動速度で相対的に移動する画素部を備える固体撮像装置に関するものである。

近年、複写機、ドキュメントスキャナ、フィルムスキャナ等の撮像装置に用いられるラインセンサとして、ＣＭＯＳの固体撮像装置が広く採用されている。例えば、特許文献１では、Ｒ，Ｇ，Ｂの画素列の色ずれを防止するために、各画素の受光領域の垂直方向の幅をＷとすると、各画素列の配列間隔を（４／３）・ＷとしたＣＭＯＳの固体撮像装置が開示されている。

図５は特許文献１に示す従来のＣＭＯＳの固体撮像装置１００の構成を示す概略図である。固体撮像装置１００は、画素部２００、垂直走査部３００、水平走査部４００、読出ユニット５００、及びレジスタ７００を含む。

画素部２００は、被写体に対して、垂直方向に所定の移動速度で相対的に移動する。そして、画素部２００は、３段の画素列２０１＿Ｂ，２０１＿Ｇ，２０１＿Ｒを備えている。以下、画素列２０１＿Ｂ，２０１＿Ｇ，２０１＿Ｒを区別しない場合、画素列２０１と記述する。画素列２０１は、水平方向に複数個の画素ＧＥ１００が直線上に配列されたラインセンサである。

画素列２０１＿Ｂ〜２０１＿Ｒの垂直方向の配列間隔Ｐは、各画素ＧＥ１００の受光領域の垂直方向の寸法をＷとすると、Ｐ＝（４／３）・Ｗに設定されている。画素列２０１＿Ｂ〜２０１＿Ｒは、各画素ＧＥ１００の受光領域にＢ，Ｇ，Ｒのカラーフィルタが取り付けられ、Ｂ，Ｇ，Ｒの画素信号を出力する。

垂直走査部３００は、画素列２０１＿Ｂ〜２０１＿Ｒのそれぞれと行選択信号線Ｌ１＿Ｂ，Ｌ１＿Ｇ，Ｌ１＿Ｒを介して接続され、画素列２０１＿Ｂ〜２０１＿Ｒを上側から下側、又は下側から上側に向けて順次に選択し、各画素列２０１を垂直走査する。

水平走査部４００は、各列のカラムＡＤ変換部６００を左列から右列又は右列から左列に向けて順次に選択し、選択した列のカラムＡＤ変換部６００が保持する画素データをレジスタ７００に出力し、カラムＡＤ変換部６００を水平走査する。

読出ユニット５００は、各列に対応する複数の定電流負荷５１１と、各列に対応する複数の読出部５０１とを備えている。定電流負荷５１１は、電界効果型トランジスタから構成され、ゲートに負荷電圧信号ＶＤが印加され、負荷として機能する。

各読出部５０１は垂直信号線Ｌ２上に設けられた定電流負荷５１１を介して対応する列の画素ＧＥ１００と接続されている。そして、読出部５０１は、垂直走査部３００により選択された画素列２０１の対応する列の画素ＧＥ１００から画素信号を読み出す。

詳細には、読出部５０１は、シグナルサンプルホールド回路５１２、ノイズサンプルホールド回路５１３、差動アンプ５１４、及びカラムＡＤ変換部６００を備えている。

シグナルサンプルホールド回路５１２は、スイッチＳ２００、コンデンサＣ１００、及び図略のアンプを備え、画素ＧＥ１００から出力されるノイズ成分＋映像成分を含む画素信号を保持する。ノイズサンプルホールド回路５１３は、スイッチＳ３００、コンデンサＣ２００、及び図略のアンプを備え、画素ＧＥ１００から出力されるノイズ成分のみを含む画素信号を保持する。

差動アンプ５１４は、シグナルサンプルホールド回路５１２により保持されたノイズ成分及び映像成分を含む画素信号から、ノイズサンプルホールド回路５１３で保持されたノイズ成分のみを含む画素信号を減じてノイズ成分を相殺し、映像成分のみを含む画素信号を抽出する。

カラムＡＤ変換部６００は、差動アンプ５１４から出力された画素信号をＡＤ変換して画素データとして保持し、水平走査部４００により選択されると保持する画素データをレジスタ７００に出力する。レジスタ７００は、カラムＡＤ変換部６００から出力された１段の画素列２１の画素データを保持し、例えば後段に接続された回路に順次に出力する。

次に、図５に示す固体撮像装置１００の動作について説明する。図６は、固体撮像装置１００のタイミングチャートを示し、（Ａ）は画素列２０１の位置の推移を示し、（Ｂ）は画素信号の読み出しタイミングを示している。なお、図６（Ａ）では、画素列２０１＿Ｂ，２０１＿Ｇ，２０１＿Ｒを構成するある１列の画素ＧＥ１００＿Ｂ，ＧＥ１００＿Ｇ，ＧＥ１００＿Ｒを用いて、各画素列２０１の推移を説明する。

図６（Ａ）、（Ｂ）では、画素部２００が垂直方向上向きに移動し、垂直走査部３００は画素列２０１＿Ｂ，２０１＿Ｇ，２０１＿Ｒの順で各画素列２０１を垂直走査している。また、図６（Ａ）、（Ｂ）では、画素列２０１は、１フレーム期間ＴでＷ移動するように移動速度が設定されている。また、１フレーム期間Ｔは３つの水平処理期間（以下、「Ｈ期間」と記述する。）に分割されている。したがって、図６（Ａ）の縦軸の１目盛りは、Ｈ期間における画素ＧＥ１００の移動距離を示し、画素ＧＥ１００の移動速度をＶとすると、Ｈ・Ｖで表される。また、配列間隔Ｐは（４／３）・Ｗ＝４・Ｈ・Ｖとされている。

また、Ｈ期間が到来する毎に、画素ＧＥ１００＿Ｂ，ＧＥ１００＿Ｇ，ＧＥ１００＿Ｒの画素信号の読出期間が順次に割り付けられている。また、各画素ＧＥ１００は、１フレーム期間Ｔで被写体を露光して１フレームの画素信号を取得し、１フレーム期間Ｔの次に到来するＨ期間で取得した画素信号を出力した後、次の１フレームの露光を開始している。

図６（Ａ）の例では、画素ＧＥ１００＿Ｂは、Ｈ＿１〜Ｈ＿３の１フレーム期間Ｔで被写体を露光して１フレームの画素信号を取得し、Ｈ＿４期間で取得した画素信号を読出部５０１に出力した後、次の１フレームの画素信号の露光を開始している。よって、画素ＧＥ１００＿Ｂは、Ｈ＿８期間で次の１フレームの画素信号を読出部５０１に出力している。

図６（Ｂ）のＸ部分のＨ＿４期間でのＢの画素信号の読出処理を説明すると以下の通りとなる。

ｉ）垂直走査部３００は、画素列２０１＿Ｂを選択する。ｉｉ）スイッチＳ３００＝オン、スイッチＳ２００＝オフにされ、ノイズサンプルホールド回路５１３は、画素ＧＥ１００＿Ｂから出力されるノイズ成分のみを含む画素信号を保持する。

ｉｉｉ）スイッチＳ３００＝オフ、スイッチＳ２００＝オンにされ、シグナルサンプルホールド回路５１２は、画素ＧＥ１００＿Ｂから出力されるノイズ成分＋映像成分の画素信号を保持する。ｉｖ）差動アンプ５１４は、ノイズ成分＋映像成分の画素信号からノイズ成分の画素信号を減じ、映像成分のみを含む画素信号をカラムＡＤ変換部６００に出力する。ｖ）カラムＡＤ変換部６００は、差動アンプ５１４から出力された画素信号をＡＤ変換して画素データとして保持する。ｖｉ）カラムＡＤ変換部６００は、水平走査部４００により選択されると、保持する画素データをレジスタ７００に出力する。

Ｈ＿１期間〜Ｈ＿３期間のフレーム期間Ｔ１＿Ｂで画素ＧＥ１００＿Ｂは、先端Ｅ１が位置Ｙ３〜位置Ｙ６に移動するため、フレーム期間Ｔ１＿Ｂで露光されたフレームＦ＿Ｔ１＿Ｂは、露光開始位置がＹ０となり、露光終了位置が位置Ｙ６となる。

また、Ｈ＿５期間〜Ｈ＿７期間のフレーム期間Ｔ２＿Ｇで画素ＧＥ１００＿Ｇは、先端Ｅ１が位置Ｙ３〜位置Ｙ６に移動するため、フレーム期間Ｔ２＿Ｇで露光されたフレームＦ＿Ｔ２＿Ｇは、露光開始位置がＹ０となり、露光終了位置が位置Ｙ６となる。

また、Ｈ＿９期間〜Ｈ＿１１期間のフレーム期間Ｔ３＿Ｒで画素ＧＥ１００＿Ｒは、先端Ｅ１が位置Ｙ３〜位置Ｙ６に移動するため、フレーム期間Ｔ３＿ＲにおけるフレームＦ＿Ｔ３＿Ｒは、露光開始位置がＹ０となり、露光終了位置が位置Ｙ６となる。

よって、フレームＦ＿Ｔ１＿Ｂ，Ｆ＿Ｔ２＿Ｇ，Ｆ＿Ｔ３＿Ｒが一致し、画素ＧＥ１００＿Ｂ，ＧＥ１００＿Ｇ，ＧＥ１００＿Ｒが同一フレームを露光できていることが分かる。したがって、Ｈ＿４期間、Ｈ＿８期間、Ｈ＿１２期間で出力される画素信号はＲ，Ｇ，Ｂの同一フレームの画素信号となり、色ずれが防止されている。なお、Ｙ，Ｚ部分におけるＧ，Ｒの画素信号の読出処理は、Ｘ部分におけるＢの画素信号の読出処理と同一である。

図５に示す固体撮像装置１００では、読出部５０１が列毎に設けられていたため、読出ユニット５の回路規模が増大するという問題がある。

この問題を解決するための従来の固体撮像装置１０１を図７に示す。図７に示す固体撮像装置１０１は、画素列２０１＿Ｂ，２０１＿Ｇ，２０１＿Ｒがそれぞれ、隣接する２列の画素ＧＥ１００毎に１個の単位画素列２０２＿Ｂ，２０２＿Ｇ，２０２＿Ｒにより構成されている。以下、単位画素列２０２−Ｂ，２０２＿Ｇ，２０２＿Ｒを区別しない場合は単位画素列２０２と記述する。

読出部５０１は、単位画素列２０２に対応して複数設けられている。スイッチ部５１５は、各列に対応して複数設けられ、定電流負荷５１１と読出部５０１との間に接続されている。すなわち、読出部５０１は隣接する奇数列と偶数列との画素ＧＥ１００により共有されている。

図８は、図７に示す固体撮像装置１０１のタイミングチャートを示し、（Ａ）は画素列２０１の位置の推移を示し、（Ｂ）は画素信号の読み出しタイミングを示している。なお、図８（Ａ）では、画素列２０１＿Ｂ，２０１＿Ｇ，２０１＿Ｒを構成するある１個の単位画素列２０２＿Ｂ，２０２＿Ｇ，２０２＿Ｒのうち、ある奇数列の画素ＧＥ１００＿Ｂ１，ＧＥ１００＿Ｇ１，ＧＥ１００＿Ｒ１と、ある偶数列の画素ＧＥ１００＿Ｂ２，ＧＥ１００＿Ｇ２，ＧＥ１００＿Ｒ２とを用いて、各画素列２０１の推移を説明する。

図８（Ｂ）に示すように、偶数列の画素ＧＥ１００＿Ｂ２，ＧＥ１００＿Ｇ２，ＧＥ１００＿Ｒ２は、奇数列の画素ＧＥ１００＿Ｂ１，ＧＥ１００＿Ｇ１，ＧＥ１００＿Ｒ１に対して、読出期間がＨ／２期間ずらされている。

例えば、Ｈ＿４期間の前半のＨ／２期間において、スイッチ部５１５は読出部５０１を奇数列の垂直信号線Ｌ２＿Ｏに接続し、画素ＧＥ１００＿Ｂ１は１フレームの画素信号を出力する。一方、Ｈ＿４期間の後半のＨ／２期間において、スイッチ部５１５は読出部５０１を偶数列の垂直信号線Ｌ２＿Ｅに接続し、画素ＧＥ１００＿Ｂは１フレームの画素信号を読出部５０１に出力する。

したがって、画素ＧＥ１００＿Ｂ１が、Ｈ＿４期間の前半のＨ／２期間で出力する画素信号は、時刻ｔ１〜ｔ４までのフレーム期間Ｔ１＿Ｂ１において、画素ＧＥ１００＿Ｂ１取得したフレームＦ＿Ｔ１＿Ｂ１の画素信号となる。

また、画素ＧＥ１００＿Ｂ２が、Ｈ＿４期間の後半のＨ／２期間で出力する画素信号は、時刻ｔ１＋Ｈ／２〜時刻ｔ４＋Ｈ／２までのフレーム期間Ｔ１＿Ｂ２において、画素ＧＥ１００＿Ｂ２が取得したフレームＦ＿Ｔ１＿Ｂ２の画素信号となる。

特開２００７−３３６５１９号公報

しかしながら、フレームＦ＿Ｔ１＿Ｂ１は、露光開始位置が位置Ｙ０であり、露光終了位置が位置Ｙ６である。一方、フレームＦ＿Ｔ１＿Ｂ２は、露光開始位置が位置Ｙ０＋Ｈ・Ｖ／２（＝位置Ｙ０＋Ｗ／６）であり、露光終了位置が位置Ｙ６＋Ｈ・Ｖ／２（＝位置Ｙ６＋Ｗ／６）となる。

よって、フレームＦ＿Ｔ１＿Ｂ２は、フレームＦ＿Ｔ１＿Ｂ１に対してＷ／６進行方向にずれ、両フレームが一致していないことが分かる。

また、画素ＧＥ１００＿Ｇ２がフレーム期間Ｔ２＿Ｇ２で取得したフレームＦ＿Ｔ２＿Ｇ２も、画素ＧＥ１００＿Ｇ１がフレーム期間Ｔ２＿Ｇ１で取得したフレームＦ＿Ｔ２＿Ｇ１に対してＷ／６進行方向にずれていることが分かる。

更に、画素ＧＥ１００＿Ｒ２がフレーム期間Ｔ３＿Ｒ２で取得したフレームＦ＿Ｔ３＿Ｒ２も、画素ＧＥ１００＿Ｒ１がフレーム期間Ｔ３＿Ｒ１で取得したフレームＦ＿Ｔ３＿Ｒ１に対してＷ／６進行方向にずれていることが分かる。

本発明の目的は、単位画素列を構成する各列の画素で１つの読出部を共有した場合であっても、各列の画素に同一フレームを露光させることができる固体撮像装置を提供することである。

（１）本発明の一局面による固体撮像装置は、被写体に対して、垂直方向に所定の移動速度で相対的に移動する画素部を備える固体撮像装置であって、前記画素部は、複数の画素が前記垂直方向に直交する水平方向に配列され、ｎ（ｎは２以上の整数）列毎に１個の単位画素列を構成する画素列をｉ（ｉは１以上の整数）段備え、前記単位画素列に対応して設けられ、前記単位画素列から画素信号を読み出す読出部と、前記画素列が所定距離進むのに要するフレーム期間をｉ分割することで得られるＨ期間が到来する毎に、各画素列を注目画素列として順次に選択する画素列選択部と、前記Ｈ期間をｑ（ｑはｎ以上の整数）分割することで得られるｑ個のＨ／ｑ期間に、前記注目画素列の各単位画素列を構成する各列の画素の画素信号の読出期間を順次に割り付け、ｍ番目のＨ／ｑ期間に読出期間が割り付けられた第ｍ（ｍは１≦ｍ≦ｎの整数）番目の画素を前記読出部に接続させる接続制御部とを備え、前記第ｍ番目の画素は、各画素の受光領域の前記垂直方向の寸法をＷとすると、前記単位画素列の進行方向の先頭画素に対して、前記垂直方向に（（ｍ−１）／ｉ・ｑ）・Ｗずらして配置されている。

この構成によれば、画素部はｉ段の画素列から構成され、各画素列は、ｎ列毎に１個の単位画素列に区切られている。読出部は単位画素列に対応して複数設けられている。

各画素列は、画素列が所定距離進むのに要するフレーム期間をｉ分割することで得られるＨ期間が到来する毎に、順次に注目画素列として選択される。

注目画素列の各単位画素列は、Ｈ期間をｑ分割することで得られるｎ個のＨ／ｑ期間に対して、各列の画素の画素信号の読出期間が順次に割り付けられる。Ｈ／ｑ期間が割り付けられた第ｍ（ｍは０≦ｍ＜ｎの整数）列目の画素は読出部に接続され、１フレームの画素信号が読み出される。

ここで、第ｍ列目の画素は、単位画素列の進行方向の先頭に位置する画素に対して、垂直方向に（ｍ／ｉ・ｑ）・Ｗずらして配置されている。

そのため、第ｍ列目の画素は、自身のＨ／ｑ期間が到来したときの先端の位置が、先頭の画素に対してＨ／ｑ期間が到来したときの当該先頭の画素の先端の位置と同一位置となる。そのため、先頭の画素が出力する画素信号と第ｍ列目の画素が出力する画素信号とは同一フレームの画素信号となる。

その結果、単位画素列を構成する各列の画素で１つの読出部を共有した場合であっても、各列の画素に同一フレームの画素信号を露光させることができる。

（２）前記画素部の各列に対応して設けられたスイッチ部を更に備え、前記接続制御部は、前記第ｍ番目の画素と、前記読出部とを前記スイッチ部に接続させることが好ましい。この構成によれば、各単位画素列に対応するスイッチ部を設けたため、第ｍ番目の画素と読出部とを確実に接続させることができる。

（３）各読出部は、入力されたアナログの画素信号をＡＤ変換するＡＤ変換器を含むことが好ましい。この構成によれば、読出部からはＡＤ変換された画素信号が出力されることになる。

（４）各読出部は、入力されたアナログの画素信号を保持するバッファを含むことが好ましい。この構成によれば、読出部からはアナログの画素信号が出力されることになる。

（５）各画素は、前記垂直方向の配列間隔が（（ｉ＋１）／ｉ）・Ｗ以上であることが好ましい。

この構成によれば、各画素は、垂直方向の配列間隔が（（ｉ＋１）／ｉ）・Ｗ以上に設定されているため、例えば、第ｋ段目の画素列の読出期間が到来してから、第ｋ＋１段目の画素列の読出期間が到来するまでの期間が、（Ｈ／ｉ）期間以上となる。その結果、第ｋ段目の画素列の読出期間を十分に確保することができる。

（６）前記画素列の段数は、ｉ＝１〜６であることが好ましい。この構成によれば、画素列の段数が１〜６のいずれかとなる。

（７）前記単位画素列の列数はｎ＝２〜４であることが好ましい。この構成によれば、単位画素列は、２〜４のいずれかの列の画素から構成されることになる。

（８）前記単位画素列は、列の昇順又は列の降順で前記ｍが設定されることが好ましい。この構成によれば、単位画素列において、画素を階段状に配列することができ、画素を整然と並べることができる。

（９）前記画素列選択部が、第ｋ（１≦ｋ≦ｉ）段目の画素列から前記注目画素列の選択を開始したとすると、ｐ≧ｋを満たす第ｐ（１≦ｐ≦ｉ）段目の各画素列が、ｓ（ｓは０以上の整数）に同じ値を代入したときの第（２＋ｐ−ｋ＋ｉ・ｓ）番目のフレーム期間で出力した画素信号を、同一位置の画素信号として選択し、ｐ＜ｋを満たす第ｐ段目の各画素列が、前記ｓに同じ値を代入したときの第（ｉ−ｋ＋ｐ＋２＋ｉ・ｓ）番目のフレーム期間で出力した画素信号を、同一位置の画素信号として選択する画像処理部を更に備えることが好ましい。

この構成によれば、各画素列が出力する画素信号のうち、同一位置を露光することで得られた画素信号を選択することが可能となり、色ずれのない画像処理を実現することができる。

本発明によれば、単位画素列を構成する各列の画素で１つの読出部を共有した場合であっても、各列の画素に同一フレームを露光させることができる。

本発明の実施の形態による固体撮像装置が適用された撮像装置の構成を示す概略図である。 撮像装置１の動作を示すタイミングチャートを示し、（Ａ）は画素列の位置の推移を示し、（Ｂ）は画素信号の読み出しタイミングを示している。 （Ａ）、（Ｂ）は単位画素列を３列の画素で構成した場合の画素の配置を示した図である。 図１に示す撮像装置の画素部の変形例を示した図である。 従来のＣＭＯＳの固体撮像装置の構成を示す概略図である。 図５に示す固体撮像装置のタイミングチャートを示し、（Ａ）は画素列の位置の推移を示し、（Ｂ）は画素信号の読み出しタイミングを示している。 更に別の従来のＣＭＯＳの固体撮像装置の構成を示す概略図である。 図７に示す固体撮像装置のタイミングチャートを示し、（Ａ）は画素列の位置の推移を示し、（Ｂ）は画素信号の読み出しタイミングを示している。

以下、本発明の実施の形態による固体撮像装置を撮像装置１に適用した場合を例に挙げて説明する。撮像装置１としては、例えば、複写機、ドキュメントスキャナ、フィルムスキャナ等の撮像装置を採用することができる。

図１は、本発明の実施の形態による固体撮像装置が適用された撮像装置１の構成を示す概略図である。撮像装置１は、画素部２、垂直走査部３、水平走査部４、読出ユニット５、レジスタ６、制御部７、操作部８、搬送機構部９、及び画像処理部１０を含む。なお、画素部２〜レジスタ６は固体撮像装置を構成する。

画素部２は、被写体に対して、垂直方向に所定の移動速度で相対的に移動する。本実施の形態では、画素部２は、垂直方向で所定の移動速度Ｖで移動し、静止している被写体を露光するものとする。但し、これは一例であり、被写体を垂直方向に移動させて、静止している画素部２に被写体を露光させてもよい。被写体としては、原稿、回路基板等、種々の被写体を採用することができる。

画素部２は、３段の画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒを備えている。以下、画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒを区別しない場合、画素列２１と記述する。画素列２１は、水平方向に複数個の画素ＧＥが直線上に配列されたラインセンサである。

画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒは、それぞれ、隣接する２列の画素ＧＥ毎に区切られ、複数の単位画素列２２＿Ｂ，２２＿Ｇ，２２＿Ｒにより構成されている。以下、単位画素列２２＿Ｂ，２２＿Ｇ，２２＿Ｒを区別しない場合は単位画素列２２と記述する。

単位画素列２２＿Ｂ，２２＿Ｇ，２２＿Ｒのそれぞれにおいて、奇数列の画素ＧＥを画素ＧＥ＿Ｂ１，ＧＥ＿Ｇ１，ＧＥ＿Ｒ１と記述し、偶数列の画素ＧＥを画素ＧＥ＿Ｂ２，ＧＥ＿Ｇ２，ＧＥ＿Ｒ２と記述する。また、奇数列の画素ＧＥを区別しない場合は、画素ＧＥ＿Ｏと記述し、偶数列の画素ＧＥを区別しない場合は、画素ＧＥ＿Ｅと記述する。

各画素列２１の垂直方向の配列間隔Ｐは、各画素ＧＥの受光領域の垂直方向の幅をＷとすると、Ｐ＝（４／３）・Ｗである。

偶数列の画素ＧＥ＿Ｅは、奇数列の画素ＧＥ＿Ｏに対して、垂直方向下向きにＯ＝（１／８）・Ｐ＝（１／６）・Ｗずらして配置されている。

画素ＧＥ＿Ｂ１，ＧＥ＿Ｂ２は受光領域にＢのカラーフィルタが取り付けられ、画素ＧＥ＿Ｇ１，ＧＥ＿Ｇ２は受光領域にＧのカラーフィルタが取り付けられ、画素ＧＥ＿Ｒ１，ＧＥ＿Ｒ２は受光領域にＲのカラーフィルタが取り付けられ、それぞれ、Ｂ，Ｇ，Ｒの画素信号を出力する。

垂直走査部３は、画素列２１＿Ｂ〜２１＿Ｒのそれぞれと行選択信号線Ｌ１_Ｂ，Ｌ１_Ｇ，Ｌ１＿Ｒを介して接続され、画素列２１＿Ｒ〜２１＿Ｒを上側から下側、又は下側から上側に向けて順次に選択し、各画素列２１を垂直走査する。

水平走査部４は、各列のカラムＡＤ変換部５３４を左列から右列又は右列から左列に向けて順次に選択し、選択した列のカラムＡＤ変換部５３４が保持する画素データをレジスタ６に出力し、カラムＡＤ変換部５３４を水平走査する。

読出ユニット５は、各列に対応する複数の定電流負荷５１と、各列に対応する複数のスイッチ部５２と、各単位画素列２２に対応する複数の読出部５３とを備えている。定電流負荷５１は、電界効果型トランジスタから構成され、ゲートに負荷電圧信号ＶＤが印加され、負荷として機能する。

スイッチ部５２は、例えば、トランジスタ等のスイッチング素子により構成され、定電流負荷５１と読出部５３との間に接続されている。以下、奇数列のスイッチ部５２をスイッチ部５２＿Ｏと記述し、偶数列のスイッチ部５２をスイッチ部５２＿Ｅと記述する。

スイッチ部５２＿Ｏは、奇数列の画素ＧＥ＿Ｏから画素信号が出力されるときオンされ、読出部５３を垂直信号線Ｌ２＿Ｏに接続し、偶数列の画素ＧＥ＿Ｅから画素信号が出力されるときオフされる。スイッチ部５２＿Ｅは、偶数列の画素ＧＥ＿Ｅから画素信号が出力されるときオンされ、読出部５３を垂直信号線Ｌ２＿Ｅに接続し、奇数列の画素ＧＥ＿Ｏから画素信号が出力されるときオフされる。なお、スイッチ部５２は、制御部７により制御される。

各読出部５３は、奇数列の垂直信号線Ｌ２＿Ｏと偶数列の垂直信号線Ｌ２＿Ｅと接続されている。そして、読出部５３は、垂直走査部３により選択された画素列２１の奇数列の画素ＧＥ＿Ｏの画素信号を垂直信号線Ｌ２＿Ｏを介して読み出した後、同画素列２１の偶数列の画素ＧＥ＿Ｅの画素信号を垂直信号線Ｌ２＿Ｅを介して読み出す。つまり、読出部５３は、奇数列の画素ＧＥ＿Ｏと偶数列の画素ＧＥ＿Ｅとによって共有されている。

垂直信号線Ｌ２＿Ｏは同一列の３個の画素ＧＥ＿Ｏと接続され、垂直信号線Ｌ２＿Ｅは同一列の３個の画素ＧＥ＿Ｅと接続されている。

読出部５３は、シグナルサンプルホールド回路５３１、ノイズサンプルホールド回路５３２、差動アンプ５３３、及びカラムＡＤ変換部５３４を備えている。

シグナルサンプルホールド回路５３１は、スイッチＳ２、コンデンサＣ１、及び図略のアンプを備え、画素ＧＥから出力されるノイズ成分＋映像成分を含む画素信号を保持する。ノイズサンプルホールド回路５３２は、スイッチＳ３、コンデンサＣ２、及び図略のアンプを備え、画素ＧＥから出力されるノイズ成分のみを含む画素信号を保持する。

差動アンプ５３３は、シグナルサンプルホールド回路５３１により保持されたノイズ成分及び映像成分を含む画素信号から、ノイズサンプルホールド回路５３２で保持されたノイズ成分のみを含む画素信号を減じてノイズ成分を相殺し、映像成分のみを含む画素信号を抽出する。

カラムＡＤ変換部５３４は、例えば、積分型のＡＤ変換器又は逐次比較型のＡＤ変換器により構成され、差動アンプ５３３から出力された画素信号をＡＤ変換して画素データとして保持し、水平走査部４により選択されると保持する画素データをレジスタ６に出力する。レジスタ６は、カラムＡＤ変換部５３４から出力された画素データを保持する。レジスタ６は、例えば、１段の画素列２１を構成する全画素ＧＥの画素データを保持する容量を少なくとも有し、カラムＡＤ変換部５３４から出力された画素データを保持する。

レジスタ６は、まず、１段の画素列２１を構成する奇数列の全画素ＧＥ＿Ｏの画素データを保持し、次に、１段の画素列２１を構成する偶数列の全画素ＧＥ＿Ｅの画素データを保持する。そして、レジスタ６は、１段の画素列２１を構成する全画素ＧＥの画素データが揃うと、保持する画素データを順次出力する。出力された画素データは、例えば図略の画像メモリに記憶される。

操作部８は、ユーザからの種々の操作入力を受け付ける。搬送機構部９は、画素部２を原稿に対して垂直方向に移動速度Ｖで移動させるスライド機構と、スライド機構を駆動させるモータ等を備えている。なお、垂直方向に移動する被写体を静止している画素部２に露光させる形態を採用する場合は、被写体として原稿が採用され、搬送機構部９は原稿を搬送する搬送ローラと搬送ローラを駆動させるモータ等により構成される。

制御部７は、ＣＰＵ（中央演算処理装置）、ＲＯＭ（リードオンリーメモリ）、及びＲＡＭ（ランダムアクセスメモリ）等かなるコンピュータから構成され、撮像装置の全体制御を司り、画素列選択部７１、及び接続制御部７２の機能を備えている。これらの機能は、ＣＰＵがＲＯＭに格納されたプログラムを実行することで実現される。

画素列選択部７１は、画素列２１が所定距離進むのに要する１フレーム期間Ｔを３分割することで得られるＨ期間（水平処理期間）が到来する毎に、垂直走査部３を制御して、各画素列２１を順次に注目画素列として選択する。本実施の形態では、画素列選択部７１は、Ｂ，Ｇ，Ｒの順番で、すなわち、垂直方向の上側から下側に向けて画素列を選択する。

接続制御部７２は、Ｈ期間を２分割することで得られる２個のＨ／２期間に、注目画素列２１＿Ｘの各単位画素列２２を構成する奇数列の画素ＧＥ＿Ｏ及び偶数列の画素ＧＥ＿Ｅの画素信号の読出期間を順次に割り付け、Ｈ／２期間が割り付けられた第ｍ（ｍ＝１，２）列目の画素ＧＥを読出部５３に接続させる。

本実施の形態では、接続制御部７２は、奇数列の画素ＧＥ＿Ｏを読出部５３に接続させる場合、スイッチ部５２＿Ｏをオンさせ、スイッチ部５２＿Ｅをオフさせる。一方、接続制御部７２は、偶数列の画素ＧＥ＿Ｅを読出部５３に接続させる場合、スイッチ部５２＿Ｅをオンさせ、スイッチ部５２＿Ｏをオフさせる。

画像処理部１０は、レジスタ６から出力される画素データに対して種々の画像処理を実行する。詳細は後述する。

次に、図１に示す撮像装置１の動作について説明する。図２は撮像装置１の動作を示すタイミングチャートを示し、（Ａ）は画素列２１の位置の推移を示し、（Ｂ）は画素信号の読み出しタイミングを示している。

なお、図２（Ａ）では、画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒを構成するある奇数列の画素ＧＥ＿Ｂ１，ＧＥ＿Ｇ１，ＧＥ＿Ｒ１と、ある偶数列の画素ＧＥ＿Ｂ２，ＧＥ＿Ｇ２，ＧＥ＿Ｒ２とを用いて、各画素列２１の推移を示す。

図２（Ａ）、（Ｂ）では、画素部２が垂直方向上向きに移動し、垂直走査部３は画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒの順で各画素列２０１を垂直走査している。また、図２（Ａ）、（Ｂ）では、画素列２１は、１フレーム期間ＴでＷ移動するように移動速度Ｖ（＝Ｗ／３・Ｈ）が設定されている。また、図２（Ａ）の縦軸の１目盛りは、Ｈ期間における画素ＧＥの移動距離を示し、Ｈ・Ｖ＝（１／３）・Ｗで表される。また、配列間隔Ｐを（４／３）・Ｗ＝４・Ｈ・Ｖとしている。

また、各画素ＧＥは、１フレーム期間Ｔで被写体を露光して１フレームの画素信号を取得し、１フレーム期間Ｔの次に到来するＨ期間で取得した画素信号を出力した後、次の１フレームの露光を開始している。

図１に示す撮像装置は奇数列の画素ＧＥ＿Ｏと偶数列の画素ＧＥ＿Ｅとが１つの読出部５３を共有しているため、Ｈ期間を奇数列の画素ＧＥ＿Ｏのみの読出期間又は偶数列の画素ＧＥ＿Ｅのみの読出期間に割り付けることはできない。

そこで、本実施の形態では、Ｈ期間を（１／２）・Ｈ期間ずつに分割し、例えば前半の（１／２）・Ｈ期間を奇数列、後半の（１／２）・Ｈ期間を偶数列の読出期間として割り付けている。

そのため、図２（Ｂ）に示すように奇数列の画素のＧＥ＿Ｏの１フレームの露光期間に対して、偶数列の画素ＧＥ＿Ｅの１フレームの露光期間は、（１／２）・Ｈ期間遅延している。

図２（Ａ）の例では、画素ＧＥ＿Ｂ１は、Ｈ＿１〜Ｈ＿３の１フレーム期間Ｔで被写体を露光して１フレームの画素信号を取得し、Ｈ＿４期間で取得した画素信号を読出部５０１に出力した後、次の１フレームの画素信号の露光を開始している。よって、画素ＧＥ＿Ｂ１は、Ｈ＿８期間で次の１フレームの画素信号を読出部５０１に出力している。したがって、１フレームのＢの画素信号は、１フレーム期間Ｔ毎に得られている。

図２（Ｂ）のＸ部分のＨ＿４期間でのＢの画素信号の読出処理を説明すると以下の通りとなる。まず、Ｈ＿４期間の前半の（１／２）・Ｈ期間について説明する。

ｉ）垂直走査部３は、画素列２１＿Ｂを選択する。ｉｉ）スイッチ部５２＿Ｏ＝オン、スイッチ部５２＿Ｅ＝オフにされる。ｉｉｉ）スイッチＳ３＝オン、スイッチＳ２＝オフにされ、ノイズサンプルホールド回路５３２は、画素ＧＥ＿Ｂ１から出力されるノイズ成分のみを含む画素信号を保持する。

ｉｖ）スイッチＳ３＝オフ、スイッチＳ２＝オンにされ、シグナルサンプルホールド回路５３１は、画素ＧＥ＿Ｂ１から出力されるノイズ成分＋映像成分の画素信号を保持する。ｖ）差動アンプ５３３は、ノイズ成分＋映像成分の画素信号からノイズ成分の画素信号を減じ、映像成分のみを含む画素信号をカラムＡＤ変換部５３４に出力する。ｖｉ）カラムＡＤ変換部５３４は、差動アンプ５３３から出力された画素信号をＡＤ変換して画素データとする。ｖｉｉ）カラムＡＤ変換部５３４は、水平走査部６により選択されると、保持する画素データをレジスタ６に出力する。

次に、Ｈ＿４期間の後半の（１／２）・Ｈ期間について説明する。
ｉ）垂直走査部３は、継続して画素列２１＿Ｂを選択する。ｉｉ）スイッチ部５２＿Ｏ＝オフ、スイッチ部５２＿Ｅ＝オンにされる。ｉｉｉ）スイッチＳ３＝オン、スイッチＳ２＝オフにされ、ノイズサンプルホールド回路５３２は、画素ＧＥ＿Ｂ２から出力されるノイズ成分のみを含む画素信号を保持する。

ｉｖ）スイッチＳ３＝オフ、スイッチＳ２＝オンにされ、シグナルサンプルホールド回路５３１は、画素ＧＥ＿Ｂ２から出力されるノイズ成分＋映像成分の画素信号を保持する。ｖ）差動アンプ５３３は、ノイズ成分＋映像成分の画素信号からノイズ成分の画素信号を減じ、映像成分のみを含む画素信号をカラムＡＤ変換部５３４に出力する。ｖｉ）カラムＡＤ変換部５３４は、差動アンプ５３３から出力された画素信号をＡＤ変換して画素データとして保持する。ｖｉｉ）カラムＡＤ変換部５３４は、水平走査部６により選択されると、保持する画素データをレジスタ６に出力する。

このように、奇数列の画素ＧＥ＿Ｏと偶数列の画素ＧＥ＿Ｅとでは読出期間が（１／２）・Ｈ期間ずれている。そのため、図８で説明したように、奇数列の画素ＧＥ＿Ｏと偶数列の画素ＧＥ＿Ｅとを水平方向に一直線上に配置すると、偶数列の画素ＧＥ＿Ｅが露光する１フレームは、奇数列の画素ＧＥ＿Ｏが露光する１フレームに対して垂直方向上向きに（１／６）・Ｗずれる。

そこで、本実施の形態では、図１に示すように、偶数列の画素ＧＥ＿Ｅは、奇数列の画素ＧＥ＿Ｏに対して、垂直方向下向きにＯ＝（１／８）・Ｐ＝（１／６）・Ｗずらして配置されている。そのため、奇数列の画素ＧＥ＿Ｏと偶数列の画素ＧＥ＿Ｅとは同一フレームを露光することができる。

以下、具体的に説明する。Ｈ＿１期間〜Ｈ＿３期間のフレーム期間Ｔ１＿Ｂ１で画素ＧＥ＿Ｂ１は、先端Ｅ１が位置Ｙ３〜位置Ｙ６に移動するため、フレーム期間Ｔ１＿Ｂで露光されたフレームＦ＿Ｔ１＿Ｂは、露光開始位置がＹ０となり、露光終了位置が位置Ｙ６となる。

また、時刻ｔ１＋（１／２）・Ｈ〜時刻ｔ４＋（１／２）・Ｈのフレーム期間Ｔ１＿Ｂ２で画素ＧＥ＿Ｂ２は、先端Ｅ１が位置Ｙ３〜位置Ｙ６に移動するため、フレーム期間Ｔ１＿Ｂ２で露光されたフレームＦ＿Ｔ１＿Ｂ２は、露光開始位置がＹ０となり、露光終了位置が位置Ｙ６となる。よって、フレームＦ＿Ｔ１＿Ｂ１とフレームＦ＿Ｔ１＿Ｂ２とは同一領域となる。そのため、画素ＧＥ＿Ｂ１，ＧＥ＿Ｂ２は同一フレームを露光することができる。

また、画素ＧＥ＿Ｇ１は、Ｈ＿５期間〜Ｈ＿７期間のフレーム期間Ｔ２＿Ｇ１でフレームＦ＿Ｔ２＿Ｇ１を露光している。画素ＧＥ＿Ｇ２は、時刻ｔ５＋（１／２）・Ｈ〜時刻ｔ８＋（１／２）・Ｈのフレーム期間Ｔ２＿Ｇ２でフレームＦ＿Ｔ２＿Ｇ２を露光している。そして、フレームＦ＿Ｔ２＿Ｇ１，Ｆ＿Ｔ２＿Ｇ２は同一領域となっている。よって、画素ＧＥ＿Ｇ１，ＧＥ＿Ｇ２も同一フレームを露光できていることが分かる。

また、画素ＧＥ＿Ｒ１は、Ｈ＿９期間〜Ｈ＿１１期間のフレーム期間Ｔ３＿Ｒ１でフレームＦ＿Ｔ３＿Ｒ１を露光している。画素ＧＥ＿Ｒ２は、時刻ｔ９＋（１／２）・Ｈ〜時刻ｔ１２＋（１／２）・Ｈのフレーム期間Ｔ３＿Ｒ２でフレームＦ＿Ｔ３＿Ｒ２を露光している。そして、フレームＦ＿Ｔ３＿Ｒ１，Ｆ＿Ｔ３＿Ｒ２は同一領域となっている。よって、画素ＧＥ＿Ｒ１，ＧＥ＿Ｒ２も同一フレームを露光できていることが分かる。

また、本実施の形態では、各画素列２１は垂直方向の配列間隔Ｐが、Ｐ＝（４／３）・Ｗとされている。つまり、各画素列２１は垂直方向にＬｄ＝（１／３）・Ｗの間隔を空けて配列されている。

そのため、フレームＦ＿Ｔ１＿Ｂ１，Ｆ＿Ｔ２＿Ｇ１，Ｆ＿Ｔ３＿Ｒ１は、露光開始位置が位置Ｙ０となり、露光終了位置が位置Ｙ６となって同一領域となり、画素ＧＥ＿Ｂ１，ＧＥ＿Ｇ１，ＧＥ＿Ｒ１は同一フレームを露光できていることが分かる。

また、フレームＦ＿Ｔ１＿Ｂ２，Ｆ＿Ｔ２＿Ｇ２，Ｆ＿Ｔ３＿Ｒ２も、露光開始位置が位置Ｙ０となり、露光終了位置が位置Ｙ６となって同一領域となり、画素ＧＥ＿Ｂ２，ＧＥ＿Ｇ２，ＧＥ＿Ｒ２は同一フレームを露光できていることが分かる。

また、フレームＦ＿Ｔ２＿Ｇ１の画素信号は、フレームＦ＿Ｔ１＿Ｂ１の画素信号に対して１フレーム期間Ｔ後に読み出され、フレームＦ＿Ｔ３＿Ｒ１の画素信号は、フレームＦ＿Ｔ２＿Ｇ１の画素信号に対して１フレーム期間Ｔ後に読み出されている。

また、フレームＦ＿Ｔ２＿Ｇ２の画素信号は、フレームＦ＿Ｔ１＿Ｂ２の画素信号に対して１フレーム期間Ｔ後に読み出され、フレームＦ＿Ｔ３＿Ｒ２の画素信号は、フレームＦ＿Ｔ２＿Ｇ２の画素信号に対して１フレーム期間Ｔ後に読み出されている。

そのため、１フレーム期間Ｔずつずれて、同一フレームのＢ，Ｇ，Ｒの画素信号が順次に読み出されていることが分かる。

なお、図２では、Ｈ期間の前半の（１／２）・Ｈ期間に奇数列の画素ＧＥ＿Ｏの読出期間を割り付け、後半の（１／２）・Ｈ期間に偶数列の画素ＧＥ＿Ｅの読出期間を割り付けたが、これに限定されない。すなわち、Ｈ期間の前半の（１／２）・Ｈ期間に偶数列の画素ＧＥ＿Ｅの読出期間を割り付け、後半の（１／２）・Ｈ期間に奇数列の画素ＧＥ＿Ｏの読出期間を割り付けてもよい。

この場合、奇数列の画素ＧＥ＿Ｏを偶数列の画素ＧＥ＿Ｅに対して垂直方向下向きにＯ＝（１／６）・Ｗずらして配置すればよい。

また、上記実施の形態では、Ｈ期間を２分割したが、これに限定されず、Ｈ期間をｑ（ｑは単位画素列２２の列数であるｎ以上の整数）分割し、ｑ個のＨ／ｑ期間のうち、１番目のＨ／ｑ期間に奇数列の画素ＧＥ＿Ｏの読出期間を割り付け、２番目のＨ／２期間に偶数列の画素ＧＥ＿Ｅの読出期間を割り付けても良い。

この場合、偶数列の画素ＧＥ＿Ｅを奇数列の画素ＧＥ＿Ｏに対して垂直方向下向きにＯ＝（１／３・ｑ）・Ｗずらして配置すればよい。これにより、偶数列の画素ＧＥ＿Ｅは、自身の読出期間が到来したときの先端の位置が、奇数列の画素ＧＥ＿Ｏの読出期間が到来したときの先端の位置と揃う。したがって、画素ＧＥ＿Ｅ，ＧＥ＿Ｏは同一フレームを露光することができる。

また、１番目のＨ／ｑ期間に偶数列の画素ＧＥ＿Ｅの読出期間を割り付け、２番目のＨ／２期間に奇数列の画素ＧＥ＿Ｏの読出期間を割り付けても良い。この場合、奇数列の画素ＧＥ＿Ｏを偶数列の画素ＧＥ＿Ｅに対して垂直方向下向きにＯ＝（１／３・ｑ）・Ｗずらして配置すればよい。

また、上記実施の形態では、隣接する２列の画素ＧＥで読出部５３を共有したが、隣接するｎ列の画素ＧＥで読出部５３を共有してもよい。この場合、単位画素列２２はｎ列の画素ＧＥで構成されることになる。また、単位画素列２２毎に１つの読出部５３を設ければよい。また、接続制御部７２は、Ｈ期間をｑ分割することで得られるｑ個のＨ／ｑ期間に、注目画素列２１＿Ｘの各単位画素列２２のｎ列の画素信号の読出期間を順次に割り付け、接続制御部７２は、ｍ（１≦ｍ≦ｎ）番目のＨ／ｑ期間が割り付けられた第ｍ番目の画素を読出部５３に接続させればよい。

この場合、接続制御部７２は、単位画素列２２において進行方向の先頭に位置する画素ＧＥの読出期間を１番目のＨ／ｑ期間に割り付ける。そして、ｍ番目のＨ／ｑ期間に読出期間が割り付けられた第ｍ番目の画素ＧＥを、先頭の画素ＧＥに対して、垂直方向下向きに（（ｍ―１）／（３・ｑ））・Ｗずらして配置すればよい。

図３（Ａ）、（Ｂ）は単位画素列２２を３列の画素ＧＥ＿１〜ＧＥ＿３で構成した場合の画素ＧＥの配置を示した図である。単位画素列２２において、左列から右列に向かう順番を列の昇順とすると、図３（Ａ）では、ｍは昇順に設定されている。すなわち、１〜３番目のＨ／３期間に対して１〜３列目の画素ＧＥ＿１〜ＧＥ＿３の読出期間が順次に割り付けられ、画素ＧＥ＿１〜ＧＥ＿３は、ｍ＝１〜３番目の画素となる。

この場合、画素ＧＥ＿２は、先頭の画素ＧＥ＿１に対して垂直方向下向きにＯ（１）＝（１／９）・Ｗずらして配置され、画素ＧＥ＿３は、先頭の画素ＧＥ＿１に対して垂直方向下向きにＯ（２）＝（２／９）・Ｗずらして配置される。

図３（Ａ）では、先頭の画素ＧＥ＿１は、１番目の（１／３）・Ｈ期間の開始時刻において、先端Ｅ１が位置Ｙ＿Ｘにある。画素ＧＥ＿１〜ＧＥ＿３はＨ期間に（１／３）・Ｗ進むため、Ｈ／３期間で画素ＧＥ＿２はＯ（１）＝（１／９）・Ｗ進む。そのため、２番目のＨ／３期間の開始時刻において画素ＧＥ＿２の先端Ｅ１は位置Ｙ＿Ｘにあり、画素ＧＥ＿１，ＧＥ＿２は同一フレームを露光することができる。同様に、（２／３）・Ｈ期間で画素ＧＥ＿３はＯ（２）＝（２／９）・Ｗ進む。そのため、３番目のＨ／３期間の開始時刻において画素ＧＥ＿３の先端Ｅ１は位置Ｙ＿Ｘにあり、画素ＧＥ＿１，ＧＥ＿３は同一フレームを露光することができる。

図３（Ｂ）では、ｍは昇順に設定されていない。すなわち、１〜３番目のＨ／３期間に対して２，１，３列目の画素ＧＥ＿２，ＧＥ＿１，ＧＥ＿３の読出期間が順次に割り付けられ、画素ＧＥ＿２，ＧＥ＿１，ＧＥ＿３は、ｍ＝１〜３番目の画素となっている。

この場合、画素ＧＥ＿１は、先頭の画素ＧＥ＿２に対して垂直方向下向きにＯ（１）＝（１／９）・Ｗずらして配置され、画素ＧＥ＿３は、先頭の画素ＧＥ＿２に対して垂直方向下向きにＯ（２）＝（２／９）・Ｗずらして配置される。そのため、図３（Ａ）の場合と同様、画素ＧＥ＿１〜ＧＥ＿３は同一フレームを露光することができる。

なお、上記実施の形態では、画素列を３段としたが、ｉ段としてもよい。この場合、接続制御部７２は、ｍ番目のＨ／ｑ期間に読出期間が割り付けられた第ｍ番目の画素ＧＥを、先頭の画素ＧＥに対して、垂直方向下向きに（（ｍ―１）／（ｉ・ｎ））・Ｗずらして配置すればよい。

画像処理部１０は、画素列選択部７１が、第ｋ（１≦ｋ≦ｉ）段目の画素列２１＿ｋから前記注目画素列２１＿Ｘの選択を開始したとすると、ｐ≧ｋを満たす第ｐ（１≦ｐ≦ｉ）段目の各画素列２１が、ｓ（ｓは０以上の整数）に同じ値を代入したときの第（２＋ｐ−ｋ＋ｉ・ｓ）番目のフレーム期間で出力した画素信号を、同一位置の画素信号として選択する。

また、画像処理部１０は、ｐ＜ｋを満たす第ｐ段目の各画素列２１が、前記ｓに同じ値を代入したときの第（ｉ−ｋ＋ｐ＋２＋ｉ・ｓ）番目のフレーム期間で出力した画素信号を、同一位置の画素信号として選択する。

ここで、図２の例において、画素列２１＿Ｂ，２１＿Ｇ，２１＿Ｒをそれぞれ、画素列２１＿１，２１＿２，２１＿３とおく。そして、図２の例では、画素列２１＿１から注目画素列２１＿Ｘとしての選択が開始されているため、ｋ＝１となる。また、図２の例では、画素列２１は３段であるため、ｉ＝３となり、ｐ＝１〜３となる。そして、図２の例において、３Ｈ期間が経過する毎に、第１番目のフレーム期間、第２番目のフレーム期間、・・・とフレーム番号を付す。

この場合、画像処理部１０は、画素列２１＿１〜２１＿３について、２＋ｐ−ｋ＋ｉ・ｓにｉ＝３、ｋ＝１に代入した第（１＋ｐ＋３・ｓ）フレーム期間において、ｓに同じ値を代入したときの第（１＋ｐ＋３・ｓ）フレーム期間で出力された画素信号を同一位置の画素信号として選択する。

例えば、ｓ＝０の場合、Ｈ＿４期間〜Ｈ＿６期間の第２フレーム期間において画素列２１＿１から出力された画素信号と、Ｈ＿７期間〜Ｈ＿９期間の第３フレーム期間において画素列２１＿２から出力された画素信号と、Ｈ＿１０期間〜Ｈ＿１２期間の第４フレーム期間において画素列２１＿３から出力された画素信号とが同一位置の画素信号として選択される。

図２に示すように、画素列２１＿１が第２フレーム期間のＨ＿４期間で出力する画素信号は、フレームＦ＿Ｔ１＿Ｂ１，Ｆ＿Ｔ１＿Ｂ２である。また、画素列２１＿２が第３フレーム期間のＨ＿８期間で出力する画素信号はフレームＦ＿Ｔ２＿Ｇ１，Ｆ＿Ｔ２＿Ｇ２である。また、画素列２１＿３が第４フレーム期間のＨ＿１２期間で出力する画素信号は、フレームＦ＿Ｔ３＿Ｒ１，Ｆ＿Ｔ３＿Ｒ２である。そして、これらのフレームは同一位置が露光されたものである。

したがって、画像処理部１０は、第２フレーム期間、第３フレーム期間、第４フレーム期間で画素列２１＿１，２１＿２，２１＿３が出力した画素信号を同一位置の画素信号として選択して種々の画像処理を実行すれば、色ずれなく画像処理を実現することができる。

また、図２の例において、画素列２１＿２から注目画素列２１＿Ｘとしての選択が開始された場合、すなわち、ｋ＝２とされた場合、画像処理部１０は、画素列２１＿２，２１＿３については、２＋ｐ−ｋ＋ｉ・ｓにｉ＝３、ｋ＝２に代入した第（ｐ＋３・ｓ）フレーム期間において、ｓに同じ値を代入したときの第（ｐ＋３・ｓ）フレーム期間で出力された画素信号を同一位置の画素信号として選択する。

また、画像処理部１０は、画素列２１＿１については、ｉ−ｋ＋ｐ＋２＋ｉ・ｓにｉ＝３、ｋ＝２を代入した第（３＋ｐ＋３・ｓ）フレーム期間において、ｓにある値を代入したときの第（３＋ｐ＋３・ｓ）フレーム期間で出力された画素信号を同一位置の画素信号として選択する。

例えば、ｓ＝０の場合、第２フレーム期間において画素列２１＿２から出力された画素信号と、第３フレーム期間において画素列２１＿３から出力された画素信号と、第４フレーム期間において画素列２１＿１から出力された画素信号とが同一位置の画素信号として選択される。

また、図１では、読出部５３にカラムＡＤ変換部５３４を設けたが、本発明はこれに限定されず、カラムＡＤ変換部５３４に代えてアナログの画素信号を保持するバッファを設けても良い。この場合、レジスタ６を、１段の画素列２１のアナログの画素信号を保持することができるバッファにより構成すればよい。そして、レジスタ６は、アナログの画素信号を出力する。

次に、画素部２の変形例について説明する。図４は、図１に示す撮像装置１の画素部２の変形例を示した図である。なお、図４において、水平走査部４、制御部７、操作部８、及び搬送機構部９は図示を省略している。また、図４において、読出ユニット５の読出部５３は図示を省略している。

図４に示す画素部２は、画素列２１＿Ｂ１，２１＿Ｂ２，２１＿Ｇ１，２１＿Ｇ２，２１＿Ｒ１，２１＿Ｒ２の６段の画素列２１を備えている。つまり、図４に示す撮像装置１はｉ＝６である。図４に示す撮像装置１は、Ｂ，Ｇ，Ｒのそれぞれで２段のＴＤＩ（Time Delay Integration）を構成する撮像装置である。

画素列２１は、奇数列の画素ＧＥ＿Ｏと偶数列の画素ＧＥ＿Ｅとの隣接する２個の画素ＧＥからなる単位画素列２２により構成されている点は図１の撮像装置１と同一である。また、単位画素列２２毎に読出部５３が共有されている点も図１の撮像装置１と同一である。

垂直信号線Ｌ２＿Ｏは、同一列の６個の画素ＧＥ＿Ｏと接続され、垂直信号線Ｌ２＿Ｅは、同一列の６個の画素ＧＥ＿Ｅと接続されている。

図４に示す撮像装置１はｉ＝６であるため、Ｈ期間は（１／６）・Ｔである。また、各画素列２１の配列間隔Ｐは、Ｐ＝（７／６）・Ｗに設定されている。したがって、各画素列２１は、Ｌｄ＝（１／６）・Ｗに設定されている。

また、偶数列の画素ＧＥ＿Ｏは、奇数列の画素ＧＥ＿Ｅに対して、垂直方向下向きにＯ＝（１／１４）・Ｐ＝（１／１２）・Ｗずらして配置されている。これにより、画素ＧＥ＿Ｏ，ＧＥ＿Ｅは同一フレームを露光することができる。

１ 撮像装置
２ 画素部
５ 読出ユニット
７ 制御部
２１，２１＿Ｂ，２１＿Ｇ，２１＿Ｒ 画素列
２１＿ｋ，２１＿ｐ 画素列
２１＿Ｂ１，２１＿Ｂ２，２１＿Ｇ１，２１＿Ｇ２，２１＿Ｒ１，２１＿Ｒ２ 画素列
２１＿Ｘ 注目画素列
２２，２２＿Ｂ，２２＿Ｇ，２２＿Ｒ 単位画素列
５２，５２＿Ｏ，５２＿Ｅ スイッチ部
５３ 読出部
７１ 画素列選択部
７２ 接続制御部
５３４ カラムＡＤ変換部
ＧＥ，ＧＥ＿Ｅ，ＧＥ＿Ｏ 画素
ＧＥ＿Ｂ１，ＧＥ＿Ｇ１，ＧＥ＿Ｒ１ 画素
ＧＥ＿Ｂ２，ＧＥ＿Ｇ２，ＧＥ＿Ｒ２ 画素
Ｖ 移動速度

Claims (9)

1. 被写体に対して、垂直方向に所定の移動速度で相対的に移動する画素部を備える固体撮像装置であって、
   前記画素部は、複数の画素が前記垂直方向に直交する水平方向に配列され、ｎ（ｎは２以上の整数）列毎に１個の単位画素列を構成する画素列をｉ（ｉは１以上の整数）段備え、
   前記単位画素列に対応して設けられ、前記単位画素列から画素信号を読み出す読出部と、
   前記画素列が所定距離進むのに要するフレーム期間をｉ分割することで得られるＨ期間が到来する毎に、各画素列を注目画素列として順次に選択する画素列選択部と、
   前記Ｈ期間をｑ（ｑはｎ以上の整数）分割することで得られるｑ個のＨ／ｑ期間に、前記注目画素列の各単位画素列を構成する各列の画素の画素信号の読出期間を順次に割り付け、ｍ番目のＨ／ｑ期間に読出期間が割り付けられた第ｍ（ｍは１≦ｍ≦ｎの整数）番目の画素を前記読出部に接続させる接続制御部とを備え、
   前記第ｍ番目の画素は、各画素の受光領域の前記垂直方向の寸法をＷとすると、前記単位画素列の進行方向の先頭画素に対して、前記垂直方向に（（ｍ−１）／ｉ・ｑ）・Ｗずらして配置されている固体撮像装置。
2. 前記画素部の各列に対応して設けられたスイッチ部を更に備え、
   前記接続制御部は、前記第ｍ番目の画素と、前記読出部とを前記スイッチ部に接続させる請求項１記載の固体撮像装置。
3. 各読出部は、入力されたアナログの画素信号をＡＤ変換するＡＤ変換器を含む請求項１又は２記載の固体撮像装置。
4. 各読出部は、入力されたアナログの画素信号を保持するバッファを含む請求項１又は２記載の固体撮像装置。
5. 各画素は、前記垂直方向の配列間隔が（（ｉ＋１）／ｉ）・Ｗ以上である請求項１〜４のいずれかに記載の固体撮像装置
6. 前記画素列の段数は、ｉ＝１〜６である請求項１〜５のいずれかに記載の固体撮像装置。
7. 前記単位画素列の列数はｎ＝２〜４である請求項１〜６のいずれかに記載の固体撮像装置。
8. 前記単位画素列は、列の昇順又は列の降順で前記ｍが設定される請求項１〜７のいずれかに記載の固体撮像装置。
9. 前記画素列選択部が、第ｋ（１≦ｋ≦ｉ）段目の画素列から前記注目画素列の選択を開始したとすると、ｐ≧ｋを満たす第ｐ（１≦ｐ≦ｉ）段目の各画素列が、ｓ（ｓは０以上の整数）に同じ値を代入したときの第（２＋ｐ−ｋ＋ｉ・ｓ）番目のフレーム期間で出力した画素信号を、同一位置の画素信号として選択し、ｐ＜ｋを満たす第ｐ段目の各画素列が、前記ｓに同じ値を代入したときの第（ｉ−ｋ＋ｐ＋２＋ｉ・ｓ）番目のフレーム期間で出力した画素信号を、同一位置の画素信号として選択する画像処理部を更に備える請求項１〜８のいずれかに記載の固体撮像装置。

Images