JP2011223083A - 静電気ノイズ耐性を高めたプロジェクタ - Google Patents

静電気ノイズ耐性を高めたプロジェクタ Download PDF

Info

Publication number
JP2011223083A
JP2011223083A JP2010086793A JP2010086793A JP2011223083A JP 2011223083 A JP2011223083 A JP 2011223083A JP 2010086793 A JP2010086793 A JP 2010086793A JP 2010086793 A JP2010086793 A JP 2010086793A JP 2011223083 A JP2011223083 A JP 2011223083A
Authority
JP
Japan
Prior art keywords
circuit board
reset signal
projector
circuit
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010086793A
Other languages
English (en)
Other versions
JP5345098B2 (ja
Inventor
Yasushi Iwata
康史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2010086793A priority Critical patent/JP5345098B2/ja
Publication of JP2011223083A publication Critical patent/JP2011223083A/ja
Application granted granted Critical
Publication of JP5345098B2 publication Critical patent/JP5345098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Projection Apparatus (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】 静電気ノイズを受けても誤動作を防止できるプロジェクタを得る。
【解決手段】 本発明になる静電気ノイズ耐性を高めたプロジェクタは、電磁シールドがなされていない箱体に映像化手段を備える第1の回路基板とケーブルで接続される第1の回路基板からの映像情報を受けて所定の処理を加えて拡大投射する映像に加工する第2の回路基板を含むプロジェクタであって、前記第2の回路基板内の回路素子から再起動の契機となるリセット信号を生成して、少なくとも2つの系統に分けて出力し、第1の系統のリセット信号をこの第2の回路基板の所定の回路素子に供給し、第2の系統のリセット信号をケーブルを介して前記第1の回路基板に接続することを特徴とするものである。
【選択図】 図2

Description

本発明は、プロジェクタに係り、特に外部機器との入出力端子の取り付け部等からの静電気放電による誤動作を防止する技術に関する。
従来、パーソナルコンピュータや書画カメラ等の映像を拡大投射するプロジェクタが用いられている。このため、プロジェクタの本体にはこれらの機器から映像信号(音声信号を含む)を入力する接続端子が設けられている。
プロジェクタなどの電子機器は操作者が操作するものであるが、この操作者が静電気を帯びていると電子機器は静電気放電(以下、静電気ノイズともいう。)にさらされることになり、電子機器が内蔵する集積回路装置のトランジスタが静電破壊する場合がある。このような静電破壊を防止するためには一般的に集積回路装置に静電破壊防止用の保護素子(保護ダイオード等)を設けるようにしている。
一方、操作者からの静電気放電によってトランジスタの静電破壊は生じないものの、電子機器の表示パネルの表示状態が異常状態になる等の誤動作が生じる場合がある。このような誤動作が生じると、電子機器の信頼性が損なわれることから、近年、静電気放電(ESD)による誤動作に関する耐性(ESDイミュニティ:Electro Static Discharge Immunity)が重視されるようになっている。このため、従来から集積回路装置には所定のESDイミュニティを確保すべく種々の対策が施されていた。
この従来のESDパルスに起因する誤動作の防止回路としては、例えば、特許文献1に記載されるものがある。特許文献1に記載された技術は、ESDパルスに起因して異常信号が出力ピンから出力されると、フィードバック経路を介してその出力ピンの異常を検出してリセット信号を生成し、そのリセット信号によって、次段の電子機器等をリセットすることによって、電子機器を異常状態から回復させるようにしている。
特開2003−234647号公報
しかしながら、特許文献1記載の技術は、もともとリセット信号が使用されている電子機器には有効ではない場合があるという問題点があった。
例えば、電子機器は1枚の回路基板で構成されるときもあるが、機能等に応じて複数の回路基板で構成し、複数の基板を同一のタイミングで初期状態に戻して再起動をする必要がある場合である。
つまり、リセット信号の機能は電子機器を再起動するためのものであり、もともとのリセット信号は電子機器に設けられた機能を同一のタイミングで初期状態に戻すためにリセット信号を必要とするものもある。このように場合、リセット信号は主たる制御機能を実現する回路基板に実装された回路素子で生成し、同一の基板ばかりでなく、他の回路基板にも供給するようにしている。また、回路基板間は通常多くの信号の授受が行われるので、これらの信号と一緒にリセット信号もケーブル(多くの場合はフラットケーブル)で接続している。
このような電子機器の場合リセット信号ラインが静電気ノイズの影響を受け、電圧レベルの変動が引き起こされ、この結果閾値を超えると、実際にはリセット信号が生成されていないにもかかわらず、この電子機器ではリセット信号が生成されているように動作し、一旦初期状態に戻り動作を開始したり、最悪の場合は継続的にリセット信号が生成されているようになるときには初期状態が続き、電子機器本来の動作をしなくなってしまうことにもなる。
特許文献1記載の技術は、出力ピンからの異常信号を検出し、誤ってリセットされた次段の回路を再リセットすることによって、事後的な救済措置を提供するものであるので、このような事態を防止することができない。
本発明はこのような問題点を解決するためになされたもので、信号入力端子等から静電気ノイズが装置内に入りこんだ場合でも、その影響による誤動作を防止できるプロジェクタを提供することを目的とする。
本願発明者は、通常静電気ノイズ対策として用いられる電子機器の外枠を導電体で形成する方法は重量の観点から、また導電体で形成しない場合でも同等の効果が得られる導電性塗料を塗布する方法は製造コストの観点から採用できないので、ある程度の静電気ノイズが装置の内部に入ることを前提として解決策を探索することとした。
そこで、静電気ノイズを発生させて装置にどのような現象が引き起こされるか確認したところ、装置にリセットをかけたときと同じ現象が起きていることに気付き、リセット信号の接続方法に静電気ノイズによる誤動作の原因があるのではないかと考えた。次に、リセット信号の配線について確認したところ、リセット信号が1つの配線パターンで引き回されていると共にケーブルで装置内部の基板間で接続されていることを発見し、配線パターンとケーブルに静電気ノイズが重畳され、相互に影響し合うことで論理レベルを反転させるに足りる電圧のレベル変動が引き起こされているのではないかと考え、本発明をするに至った。
請求項1記載の発明になる静電気ノイズ耐性を高めたプロジェクタは、電磁シールドがなされていない箱体に映像化手段を備える第1の回路基板とケーブルで接続される第1の回路基板からの映像情報を受けて所定の処理を加えて拡大投射する映像に加工する第2の回路基板を含むプロジェクタであって、前記第2の回路基板内の回路素子から再起動の契機となるリセット信号を生成して、少なくとも2つの系統に分けて出力し、第1の系統のリセット信号をこの第2の回路基板の所定の回路素子に供給し、第2の系統のリセット信号をケーブルを介して前記第1の回路基板に接続することを特徴とするものである。
請求項2記載の発明になる静電気ノイズ耐性を高めたプロジェクタは、前記第2の回路基板に実装される映像情報に所定の処理を加えて拡大投射する映像への加工生成部と前記リセット信号生成部とは同じFPGA内に設け、この間に必要な前記リセット信号はこのFPGA内でのみ接続されていることを特徴とするものである。
請求項1、2の記載になる発明によれば、リセット信号を必要な数分生成し、このリセット信号をそれぞれ別の系統で必要な箇所に接続するようにしたので、第1の回路基板と第2の回路基板とを接続するケーブルに静電気ノイズが重畳しても、第2の回路基板に形成されているリセット信号配線パターンに重畳される静電気ノイズと連動することは少なくなるから、静電気ノイズにより、リセット状態に陥ることがない。したがって、静電気ノイズ耐性を高めたプロジェクタを提供することができる。
特に、請求項2記載の発明によれば、第2の回路基板に形成するリセット信号生成部と拡大投射映像の加工生成部とを同一のFPGAで形成することとしたので、第2の回路基板上に引き回されるリセット信号の配線パターンが少なくなるので静電気ノイズの影響を受けにくくなるから、静電気ノイズ耐性を高めたプロジェクタを提供することができる。
本発明になるプロジェクタの概略構成図である。 本発明になるプロジェクタの概略ブロックとブロック間のリセット信号の接続を示す図である。
次に本発明の実施形態について図面を用いて詳細に説明する。
図1は本発明になるプロジェクタの概略構成図、図2は本発明になるプロジェクタの概略ブロックとブロック間のリセット信号の接続を示す図である。
なお、以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
図1、2において、プロジェクタ100は主として全体を制御する機能を備えるメイン基板1、載置台(図示せず。)に載置される原稿等を映像化する機能を備えるCMOS基板2、メイン基板1とCMOS基板とに電力を供給する機能を備える電源基板3、ランプ用の電力を供給する機能を備える電源基板31、映像を光学的に拡大投射する機能を備える光学エンジン32、レンズ33とからなる。
メイン基板1には、パーソナルコンピュータやDVDレコーダ等から出力される映像を入力するRGB信号入力端子23や映像、音声入力端子(図示せず。)が設けられている。これらの端子から入力される映像や音声とCMOS基板2から入力される映像から操作者の選択によりいずれか1系統の映像や音声が選択される。
メイン基板1は、主として制御部11、第1映像入力部12、第2映像入力部13、フレームメモリ14、DMD制御部15、ファン制御部16、モータ駆動部17、ランプ駆動部18とからなる。また、CMOS基板2は光電変換素子であるCMOSセンサにより得られた電荷を基に映像を生成するCMOSセンサモジュール2aを主たる構成とし、必要に応じてメイン基板1からのリセット信号により初期化される。また、電源基板3は商用電源を受けてメイン基板1やCMOS基板2で使用される電力を生成する。
第1映像入力部12は、CMOS基板2とメイン基板とを接続するケーブ21を介して入力されるCMOSセンサモジュール2aで得られた映像を受けて増幅やシェーディング補正等の所定の処理を行って制御部11に送る。この第1映像入力部12は制御部11からのリセット信号により初期化される。一方、第2映像入力部13は、パーソナルコンピュータ101からRGB信号入力端子23を介して入力されるアナログRGB映像信号を受けてA/D変換してデジタル映像データに変換して制御部11に送る。
制御部11は図示しないCPU、EEPROM、RAM等により、EEPROMに格納されたプログラムに基づいてメモリ制御部11aを用いて入力される映像データをフレームメモリ14に格納することやフレームメモリ14に格納されたフレーム単位の映像データを読み出し解像度変換等の映像処理を施して拡大投射する映像データを準備する。
また、拡大投射する映像データをDMD(デジタルマイクロミラーデバイス)制御部15に送り、光変調素子であるDMD(図示せず。)を制御する。また、プロジェクタ100の中で高温となる部位(例えば、光源となるランプやプロジェクタの各部(制御部11、フレームメモリ14、DMD制御部15等の構成要素をいう。以下、同じ。)に電力を供給する電源部3を冷却する冷風を発生させるファン(図示せず。)を駆動するファン駆動部16を制御する。
さらに、三原色に相当するカラーフィルタが所定角度ピッチで形成され、一定速度で回転するカラーホイール(図示せず。)を一定速度で回転させるモータ(図示せず。)を駆動するモータ駆動部17を制御し、DMD制御部14と共に前記映像データを変調する光源となるランプ(図示せず。)を駆動するランプ駆動部18を制御する。
また、制御部11にはリセット信号生成部11bが設けられており、リセット信号としてリセット1をCMOSセンサ基板2、リセット2を第1映像入力部12に出力し、これらをそれぞれ初期化する。このように、このリセット信号としては共通であるが、それぞれ接続されるCMOSセンサ基板2、第1映像入力部12等に応じて別系統の信号としている。制御部11は例えば、FPGA(Programmable Logic Gate Aray)のようなユーザが自由に機能を設定できる特定用途向け集積回路の中に組込む。
次に、このような構成からなるプロジェクタの動作と静電気ノイズの影響について説明する。
図示しない電源スイッチを操作してプロジェクタ100に電源を投入するとリセット信号生成部11bによりリセット信号が生成され、このリセット信号を契機に前記プログラムが動作して制御部11を初期化する。また、生成されたリセット信号はリセット1とリセット2と別系統でそれぞれCMOS基板2と第1映像入力部12に出力され、CMOS基板2のCMOSセンサモジュール2aと第1映像入力部12の初期化の契機となり、それぞれで初期化が行われる。
こうして、それぞれが初期化されるとその後一定時間経過するとランプ駆動部18により前記ランプが点灯し、プロジェクタ100が動作可能になる。ここで、例えば映像入力として、パーソナルコンピュータを選択するとパーソナルコンピュータの映像が制御部11に入力され、制御部11の制御の下にメモリ制御部11a、フレームメモリ14、DMD制御部15、モータ駆動部17等が前述のように動作することにより、この映像が拡大投射される。
このようにして、プロジェクタ100が選択された映像を拡大投射しているとき、何らかの原因で静電気ノイズが発生し、例えばRGB信号入力端子を介してプロジェクタ100の内部に入り込んだとする。背景技術で説明したように、この静電気ノイズは第1、第2の回路基板上に実装された回路素子や形成された回路パターンに影響を与え、特にシールドが施されていないケーブルや回路パターンに飛び込み、そこを流れる信号の電圧を変動させる。
確かに、この電圧変動は起きるものの、論理レベルを反転させてしまうほどではないので静電気ノイズによる誤動作は引き起こされることはない。なぜなら、前述のように最も影響の大きかったリセット信号を別系統として接続対象であるCMOS基板2と第1映像入力部12とで分けることで、それぞれのリセット信号ライン(配線パターンやケーブル)に静電気ノイズが飛び込んだとしても、別系統となっているから相互に影響しあうことがないので相乗的な影響を少なくできるからである。
また、リセット信号を必要とする回路を同一のFPGA内に形成するようにしたので、リセット信号を第2の回路基板上に配線パターンとして形成する必要がなくなり、静電気ノイズの影響を受けにくくできるからである。
このようにすることで外枠を導電体で形成したり、導電体で形成しないまでも導電性塗料を塗布するなどせずに静電気ノイズ耐性の高いプロジェクタを提供することができる。
この方法は、小型、軽量化、そして低コストが求められるプロジェクタに好適なものであるばかりでなく、広く一般的な電子機器にも適用できることは言うまでもない。
1 メイン基板、 2 CMOS基板、 3 電源基板、 11 制御部、
11a メモリ制御部、11b リセット信号生成部、12 第1映像入力部、
13 第2映像入力部、14 フレームメモリ、15 DMD制御部、
16 ファン駆動部、17 モータ駆動部、18 ランプ駆動部、
21 ケーブル、23 RGB信号入力端子、31 ランプ用電源基板、
32 光学エンジン、33 レンズ、100 プロジェクタ

Claims (2)

  1. 電磁シールドがなされていない箱体に映像化手段を備える第1の回路基板とケーブルで接続される第1の回路基板からの映像情報を受けて所定の処理を加えて拡大投射する映像に加工する第2の回路基板を含むプロジェクタであって、
    前記第2の回路基板内の回路素子から再起動の契機となるリセット信号を生成して、少なくとも2つの系統に分けて出力し、第1の系統のリセット信号をこの第2の回路基板の所定の回路素子に供給し、第2の系統のリセット信号をケーブルを介して前記第1の回路基板に接続すること
    を特徴とする静電気ノイズ耐性を高めたプロジェクタ。
  2. 前記第2の回路基板に実装される映像情報に所定の処理を加えて拡大投射する映像への加工生成部と前記リセット信号生成部とは同じFPGA内に設け、この間に必要な前記リセット信号はこのFPGA内でのみ接続されていること
    を特徴とする請求項1記載の静電気ノイズ耐性を高めたプロジェクタ。
JP2010086793A 2010-04-05 2010-04-05 静電気ノイズ耐性を高めたプロジェクタ Expired - Fee Related JP5345098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086793A JP5345098B2 (ja) 2010-04-05 2010-04-05 静電気ノイズ耐性を高めたプロジェクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086793A JP5345098B2 (ja) 2010-04-05 2010-04-05 静電気ノイズ耐性を高めたプロジェクタ

Publications (2)

Publication Number Publication Date
JP2011223083A true JP2011223083A (ja) 2011-11-04
JP5345098B2 JP5345098B2 (ja) 2013-11-20

Family

ID=45039544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086793A Expired - Fee Related JP5345098B2 (ja) 2010-04-05 2010-04-05 静電気ノイズ耐性を高めたプロジェクタ

Country Status (1)

Country Link
JP (1) JP5345098B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692922B2 (en) 2015-03-20 2017-06-27 Fuji Xerox Co., Ltd. Image reading substrate, image reading device, and image forming apparatus having equal distances of interconnects from output terminals to high-speed serial transmitting unit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206646A (ja) * 1990-01-09 1991-09-10 Fujitsu Ltd 配線容量算出装置
JPH0527697A (ja) * 1991-07-23 1993-02-05 Hitachi Ltd 信号伝送回路及びその関連部品
JPH08305322A (ja) * 1995-05-10 1996-11-22 Sharp Corp 表示装置
JP2002026129A (ja) * 2000-07-04 2002-01-25 Fujitsu Ltd Lsiチップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003140622A (ja) * 2001-11-05 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP2004159273A (ja) * 2002-09-13 2004-06-03 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007133397A (ja) * 2005-11-07 2007-05-31 Samsung Sdi Co Ltd プラズマ表示装置およびその駆動方法
JP2008020583A (ja) * 2006-07-12 2008-01-31 Meidensha Corp Led表示器の制御回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206646A (ja) * 1990-01-09 1991-09-10 Fujitsu Ltd 配線容量算出装置
JPH0527697A (ja) * 1991-07-23 1993-02-05 Hitachi Ltd 信号伝送回路及びその関連部品
JPH08305322A (ja) * 1995-05-10 1996-11-22 Sharp Corp 表示装置
JP2002026129A (ja) * 2000-07-04 2002-01-25 Fujitsu Ltd Lsiチップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003140622A (ja) * 2001-11-05 2003-05-16 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
JP2004159273A (ja) * 2002-09-13 2004-06-03 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007133397A (ja) * 2005-11-07 2007-05-31 Samsung Sdi Co Ltd プラズマ表示装置およびその駆動方法
JP2008020583A (ja) * 2006-07-12 2008-01-31 Meidensha Corp Led表示器の制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692922B2 (en) 2015-03-20 2017-06-27 Fuji Xerox Co., Ltd. Image reading substrate, image reading device, and image forming apparatus having equal distances of interconnects from output terminals to high-speed serial transmitting unit

Also Published As

Publication number Publication date
JP5345098B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
JP6955017B2 (ja) 液晶表示装置、映像表示システムおよび車両
US9196217B2 (en) Timing controller, display device and driving method thereof
CN102768825B (zh) 显示驱动器及画面闪烁抑制装置
EP1555834A2 (en) Backup light source
JP5345098B2 (ja) 静電気ノイズ耐性を高めたプロジェクタ
JP2013182061A (ja) 投影システム
US10732560B2 (en) Electrical equipment with varistor mounted
KR20130128311A (ko) 2 가지 프레시 레이트를 가지는 펄스 폭 변조 회로 및 펄스 폭 변조 신호 생성 방법
JP2018004951A (ja) 画像投写装置
KR20190098886A (ko) 타이밍 컨트롤러 리셋 회로 및 이를 포함하는 표시 장치
TW202116053A (zh) 相機模組
KR102484023B1 (ko) 화상 센서 및 전송 시스템
JP2017156492A (ja) 画像形成装置
US20100053142A1 (en) Electro-optical device and electronic device
US9525840B2 (en) Image projection apparatus and circuit-board retaining structure
KR102316558B1 (ko) 정전기 보호회로를 구비한 표시장치
JP2008228465A (ja) 電装装置
KR102650980B1 (ko) 디스플레이 구동칩, 디스플레이 패널, 장치 및 시스템
KR100919980B1 (ko) 휴대용 전자기기에 있어서 안정된 리셋기능을 갖는전원장치
US20220366818A1 (en) Head-up display with display apparatus
JP2020091414A (ja) 光学装置
JPWO2019009153A1 (ja) 撮像装置
KR20070067350A (ko) 촬상 장치 및 카메라 모듈의 동작 불능 상태 복구 방법
CN112867635B (zh) 车辆用控制装置
JP2008286958A (ja) プロジェクタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees