JP2011199583A - 多重化信号選択出力システム - Google Patents

Abstract

【課題】信頼性を低下させることなく、論理回路の占めるスペースを小さくすること。
【解決手段】論理回路ＬＣ1を従来システムで用いていた６個のソリッドステートリレーSSR1〜SSR6から分離され得る６個のフォトカプラPHC1〜PHC6により構成しているので、この論理回路ＬＣ1の占めるスペースを小さくすることができる。また、負荷機器４を駆動するための駆動用半導体素子についても１個のみの出力用トライアックOTRを用いている。従って、論理回路ＬＣ1及び出力用トライアックOTRの占めるスペースは、従来システムよりも充分に小さなものとなる。そして、制御電源回路２Ａ，２Ｂ，２Ｃは、既設の電源回路を用いたものであって新たに設置したものではないので、信頼性を低下させることもない。
【選択図】図１

Description

本発明は、多重化信号選択出力システムに関するものである。

プラントシステムにおいては高い信頼性が要求されるため、コントローラ等の各種構成要素が多重化されており、多重化された信号の中からいずれか１つを選択して出力する機能を有する回路又はシステムが用いられている。このような回路の１つとして多数決回路があり、この多数決回路の構成例として特許文献１に開示されたものがある。

この特許文献１は、「2 out of 3」の多数決回路の構成例を示したものであり、３つの信号入力系統には、オープンドレイン又はオープンコレクタとなっているバッファを介して入力される２つの信号によって発光動作する発光ダイオードが設けられており、各系統の発光ダイオードからの光信号は光ファイバを経由して光サイリスタに送られるようになっている。

しかし、この特許文献１の構成では、各系統の発光ダイオードはそれぞれ別個の電源（Ｖcc）に接続されているが、これら３つの電源は上記のオープンドレイン又はオープンコレクタとなっているバッファを介してつながった状態になっている。したがって、電源混蝕が発生する虞が有り、常に高い信頼性を確保できるわけではない。

図６は、ＳＳＲ（ソリッドステートリレー）と呼ばれる半導体リレーを用いた「2 out of 3」多数決回路の代表的な２つのパターンを示す説明図である。いずれのパターンにおいてもＡ，Ｂ，Ｃの３つの入力信号のうち２つが正常な信号（「１」信号）であれば残りの１つが異常な信号（「０」信号）であっても信号Ｄが出力される構成となっている。図６（ａ）は、前段側に３つのＡＮＤ回路６１〜６３、後段側に１つのＯＲ回路６４が配置されているので、このパターンは誤不動作し難い回路と言える。図６（ｂ）は、前段側に３つのＯＲ回路６５〜６７、後段側に１つのＡＮＤ回路６８が配置されているので、このパターンは誤動作し難い回路と言える。以下では、前者のパターンを例に取り説明する。

図７は、従来のソリッドステートリレーSSRの一般的な構成を示す説明図である。この図において、ソリッドステートリレーSSRは、発光ダイオードLED及びフォトトライアックPTRから成るフォトカプラPHCと、フォトトライアックPTRよりも電流容量の大きな出力用トライアックOTRとを有している。発光ダイオードLEDは入力側電源端子Ｔ1，Ｔ2に接続され、出力用トライアックOTRは入力側電源端子Ｔ3，Ｔ4に接続されている。フォトトライアックPTRと出力用トライアックOTRとの間にはゼロクロス回路ZC及びトリガ回路TCが介挿されており、出力側電源が交流電源の場合、ゼロクロス回路ZCは交流電圧がゼロとなるタイミングを検出し、トリガ回路TCはこのタイミングでトリガ信号を出力用トライアックOTRのゲートに出力してターンオンさせるようになっている。

図８は、図７のソリッドステートリレーSSRを用いて構成した図６（ａ）の「2 out of 3」多数決回路を含む従来の多重化信号選択出力システムを示す説明図である。なお、図８におけるソリッドステートリレーSSR1〜SSR6では、図面スペースの都合上、図７の構成要素のうち発光ダイオードLED及び出力用トライアックOTRのみを図示し、他の構成要素の図示を省略している。

この従来システムにおける論理回路LC0は、６個のソリッドステートリレーSSR1〜SSR6により構成されており、これらのソリッドステートリレーSSR1〜SSR6は、それぞれ発光ダイオードLED1〜LED6及び出力用トライアックOTR1〜OTR6を有している。発光ダイオードLED1〜LED6は、動作指令出力回路１を介して制御電源回路２Ａ，２Ｂ，２Ｃに接続されている。これら制御電源回路２Ａ，２Ｂ，２Ｃは、系統用の既設の電源回路を用いたものであり、論理回路ＬＣ0の電源として新たに設置されたものではない。

動作指令出力回路１は、外部条件に応じて動作するスイッチSWa,SWb,SWcを有しており、スイッチSWa,SWb,SWcがオンした場合に発光ダイオードLED1〜LED6が発光するようになっている。発光ダイオードLED1〜LED6が発光すると、各発光ダイオードに対応するフォトトライアックPTR、ゼロクロス回路ZC、及びトリガ回路TCを介して（図７参照）、出力用トライアックOTR1〜OTR6が導通するようになっている。

これら出力用トライアックOTR1〜OTR6は、OTR1とOTR4、OTR2とOTR5、OTR3とOTR6とがそれぞれ直列接続されている。そして、出力用トライアックOTR1〜OTR3の一方の端子は負荷用電源３の一方の出力側に共通接続され、出力用トライアックOTR4〜OTR6の他方の端子は共通接続された後、負荷機器４（例えば電磁弁）を介して負荷用電源３の他方の出力側に接続されている。

次に、図８の動作につき説明する。論理回路ＬＣ0は「2 out of 3」多数決回路であるから、動作指令A,B,Cのうちの少なくとも２つの正常な信号を入力すれば、出力信号を出力することになる。例えば、２つの正常な信号が動作指令A,Bである場合、スイッチSWaのオンに基づく動作指令Aによって発光ダイオードLED1,LED5が発光し、スイッチSWbのオンに基づく動作指令Bによって発光ダイオードLED2,LED6が発光する。したがって、発光ダイオードLED2に対応する出力用トライアックOTR2、及び発光ダイオードLED5に対応する出力用トライアックOTR5が導通状態になり、負荷用電源３からの電力は出力用トライアックOTR2，OTR5の径路を経由して負荷機器４に供給される。

同様に、２つの正常な信号が動作指令B,Cである場合、スイッチSWbのオンに基づく動作指令Bによって発光ダイオードLED2,LED6が発光し、スイッチSWcのオンに基づく動作指令Cによって発光ダイオードLED3,LED4が発光する。したがって、発光ダイオードLED3に対応する出力用トライアックOTR3、及び発光ダイオードLED6に対応する出力用トライアックOTR6が導通状態になり、負荷用電源３からの電力は出力用トライアックOTR3，OTR6の径路を経由して負荷機器４に供給される。

同様に、２つの正常な信号が動作指令C，Aである場合、スイッチSWCのオンに基づく動作指令Cによって発光ダイオードLED3,LED4が発光し、スイッチSWaのオンに基づく動作指令Aによって発光ダイオードLED1,LED5が発光する。したがって、発光ダイオードLED1に対応する出力用トライアックOTR1、及び発光ダイオードLED4に対応する出力用トライアックOTR4が導通状態になり、負荷用電源３からの電力は出力用トライアックOTR1，OTR4の径路を経由して負荷機器４に供給される。

なお、上記の動作から明らかなように、図６（ａ）の前段のＡＮＤ回路６１，６２，６３に対応する図８の構成要素は、それぞれSSR5及びSSR2、SSR6及びSSR3、SSR4及びSSR1であり、図６（ａ）の後段のＯＲ回路６４に対応する構成要素はこれらSSR5及びSSR2、SSR6及びSSR3、SSR4及びSSR1が並列接続されていることである。

ところで、上述した図８の従来システムは、SSRを用いて構成した論理回路ＬＣ0を有するものであるが、SSRを用いることなく論理回路を構成することも可能である。図９は、このようにSSRを用いることなく構成した論理回路ＬＣ01を有する、図８とは別の従来の多重化信号選択出力システムを示す説明図である。

この図において、制御電源回路２（直流電源回路）のＰ，Ｎライン間には論理回路ＬＣ01、及び動作指令出力回路１が接続されている。論理回路ＬＣ01は、図８の論理回路ＬＣ0と同様の「2 out of 3」多数決回路であるが、複数のソリッドステートリレーSSRを用いて構成されているわけではなく、汎用ロジックICにより構成されている。そして、この論理回路ＬＣ01は、動作指令出力回路１からの動作指令A,B,Cのうちのいずれか２つの正常な信号を入力すれば、論理結果出力端子から出力信号Dを出力するようになっている。

また、論理回路ＬＣ01の論理結果出力端子とＮラインとの間には、出力Dにより励磁されるリレー５が接続されている。一方、負荷用電源３の負荷機器４に対する電力供給径路途中には、リレー５の励磁によってオンする、電流容量の大きな接点６が設けられている。

次に、図９の動作につき説明する。論理回路ＬＣ01が動作指令出力回路１からの動作指令A,B,Cのうちの少なくとも２つの正常な信号を入力すると、出力信号Dを出力する。この出力信号Dによりリレー５が励磁され接点６がオンになるので、負荷用電源３から電力が供給され負荷機器４が駆動される。

特開平９−２２３９５４号公報

上述した図８及び図９の従来システムは次のような課題を有するものである。すなわち、図８のシステムの場合、論理回路ＬＣ0が６つのSSR1〜SSR6により構成されているので、必要なスペースが増大し、設計上の自由度が小さなものになっている。

一方、図９のシステムの場合、論理回路ＬＣ01は汎用ロジックICにより構成されているので、図８の論理回路ＬＣ0のように大きなスペースを必要とすることはない。しかし、図８のシステムでは、論理回路ＬＣ0の電源として、系統用の既設の制御電源回路２Ａ，２Ｂ，２Ｃをそのまま用いることができたのに対し、図９のシステムでは、論理回路ＬＣ01の専用電源として、制御電源回路２を新たに設置する必要がある。システムの構成要素として、このような制御電源回路２を新たに追加することはMTBF（Mean Time Between Failure：平均故障間隔）を低下させる虞、つまり信頼性を低下させる虞がある。

本発明は上記事情に鑑みてなされたものであり、信頼性を低下させることなく、論理回路の占めるスペースを小さくすることが可能な多重化信号選択出力システムを提供することを目的としている。

本発明は、上記課題を解決するための手段として、独立した制御電源回路に接続されて多重化された動作指令信号を出力する動作指令出力回路と、前記動作指令出力回路からの多重化された動作指令信号を入力する複数のフォトカプラにより形成され、入力した複数の動作指令信号が予め選択された組合せとなった場合に駆動制御信号を出力する論理回路と、負荷用電源から負荷機器への電力供給路に設けられ、前記論理回路からの駆動制御信号の入力により導通動作を行って負荷機器の駆動を行う駆動用半導体素子と、を備えたことを特徴とする。

本発明によれば、信頼性を低下させることなく、論理回路の占めるスペースを小さくすることが可能な多重化信号選択出力システムを提供することができる。

本発明の第１の実施形態に係る多重化信号選択出力システムを示す説明図。 本発明の第２の実施形態に係る多重化信号選択出力システムを示す説明図。 上記第２の実施形態により得られる効果を説明するためのタイムチャート。 本発明の第３の実施形態に係る多重化信号選択出力システムを示す説明図。 本発明の第４の実施形態に係る多重化信号選択出力システムを示す説明図。 「2 out of 3」多数決回路の代表的な２つのパターンを示す説明図であり、（ａ）は誤不動作し難い回路、（ｂ）は誤動作し難い回路を示す。 従来のSSRの一般的な構成を示す説明図。 図７のSSRを用いて構成した図６（ａ）の「2 out of 3」多数決回路を含む従来の多重化信号選択出力システムを示す説明図。 SSRを用いることなく構成した論理回路ＬＣ01を有する、図８とは別の従来の多重化信号選択出力システムを示す説明図。

図１は、本発明の第１の実施形態に係る多重化信号選択出力システムを示す説明図である。図１が図８と異なる点は、図８における論理回路ＬＣ0が論理回路ＬＣ1に置き換わっている点、この論理回路ＬＣ1とは別に１個の出力用トライアックOTR（駆動用半導体素子）が設けられている点、及び負荷用電源３が直流電源に限定されている点である。なお、図８と同様の構成要素については同一符号を付して、重複した説明を省略する。

論理回路ＬＣ1は、図８における論理回路ＬＣ0と同一の論理内容を有するものであるが、６個のソリッドステートリレーSSR1〜SSR6ではなく６個のフォトカプラPHC1〜PHC6によって構成されている。これらのフォトカプラPHC1〜PHC6は、それぞれがソリッドステートリレーSSR1〜SSR6の構成要素に成り得るもの、換言すれば、それぞれが一対のフォトカプラPHC及び出力用トライアックOTRを含んで成る（図７参照）ソリッドステートリレーSSR1〜SSR6から分離され得るものである。

また、論理回路ＬＣ1とは別に設けられている出力用トライアックOTRは、６個のソリッドステートリレーSSR1〜SSR6のうちのいずれか１つの構成要素に成り得るもの、換言すれば、ソリッドステートリレーSSR1〜SSR6のうちのいずれか１つから分離され得るものである。

次に、図１の動作につき説明する。論理回路ＬＣ1は「2 out of 3」多数決回路であるから、動作指令A,B,Cのうちの少なくとも２つの正常な信号を入力すれば、出力信号を出力することになる。例えば、２つの正常な信号が動作指令A,Bである場合、スイッチSWaのオンに基づく動作指令Aによって発光ダイオードLED1,LED5が発光し、スイッチSWbのオンに基づく動作指令Bによって発光ダイオードLED2,LED6が発光する。したがって、発光ダイオードLED2に対応するフォトトライアックPTR2、及び発光ダイオードLED5に対応するフォトトライアックPTR5が導通状態になり、フォトトライアックPTR5からの出力信号（駆動制御信号）がトリガ信号として出力用トライアックOTRのゲートに入力される。これにより、負荷用電源３からの電力は出力用トライアックOTRを介して負荷機器４に供給される。

同様に、２つの正常な信号が動作指令B,Cである場合、スイッチSWbのオンに基づく動作指令Bによって発光ダイオードLED2,LED6が発光し、スイッチSWcのオンに基づく動作指令Cによって発光ダイオードLED3,LED4が発光する。したがって、発光ダイオードLED3に対応するフォトトライアックPTR3、及び発光ダイオードLED6に対応するフォトトライアックPTR6が導通状態になり、フォトトライアックPTR6からの出力信号（駆動制御信号）がトリガ信号として出力用トライアックOTRのゲートに入力される。これにより、負荷用電源３からの電力は出力用トライアックOTRを介して負荷機器４に供給される。

同様に、２つの正常な信号が動作指令C，Aである場合、スイッチSWCのオンに基づく動作指令Cによって発光ダイオードLED3,LED4が発光し、スイッチSWaのオンに基づく動作指令Aによって発光ダイオードLED1,LED5が発光する。したがって、発光ダイオードLED1に対応するフォトトライアックPTR1、及び発光ダイオードLED4に対応するフォトトライアックPTR4が導通状態になり、フォトトライアックPTR4からの出力信号（駆動制御信号）がトリガ信号として出力用トライアックOTRのゲートに入力される。これにより、負荷用電源３からの電力は出力用トライアックOTRを介して負荷機器４に供給される。

なお、上記の動作から明らかなように、図６（ａ）の前段のＡＮＤ回路６１，６２，６３に対応する図１の構成要素は、それぞれPHC5及びPHC2、PHC6及びPHC3、PHC4及びPHC1であり、図６（ａ）の後段のＯＲ回路６４に対応する構成要素はこれらPHC5及びPHC2、PHC6及びPHC3、PHC4及びPHC1が並列接続されていることである。

上述した第１の実施形態に係る多重化信号選択出力システムによれば、論理回路ＬＣ1を従来システムで用いていた６個のソリッドステートリレーSSR1〜SSR6から分離され得る６個のフォトカプラPHC1〜PHC6により構成しているので、この論理回路ＬＣ1の占めるスペースを小さくすることができる。また、負荷機器４を駆動するための駆動用半導体素子についても１個のみの出力用トライアックOTRを用いているので、本実施形態における論理回路ＬＣ1及び出力用トライアックOTRの占めるスペースは、従来システムにおける論理回路ＬＣ0よりも充分に小さなものとなっている。

そして、本実施形態で用いている制御電源回路２Ａ，２Ｂ，２Ｃは、従来システムと同様に、既設の電源回路を用いたものであって新たに設置したものではないので、信頼性を低下させることもない。

なお、本実施形態ではプラントシステムの「多重化」が３重化である場合につき説明したが、本発明の技術は、２重化である場合や４重化以上である場合についても適用可能である。

図２は、本発明の第２の実施形態に係る多重化信号選択出力システムを示す説明図である。図２が図１と異なる点は、負荷用電源３が交流電源に限定されている点、及び論理回路ＬＣ1と出力用トライアックOTRとの間にトリガ回路TCのみ（つまり図７に示されているようなゼロクロス回路ZCは用いられていない）が介挿されている点である。

本実施形態により得られる効果につき図３のタイムチャートを参照しつつ説明する。負荷用電源３からは例えば周波数５０Hzの正弦波状交流電圧が出力されている（図３（ａ））。いま、時刻t1〜t2の期間に、動作指令出力回路１から少なくとも２つの動作指令が出力されたとする（図３（ｂ））。

この場合、図７に示した一般的なソリッドステートリレーSSRのように、出力用トライアックOTRがゼロクロス回路ZCによるゼロクロス検出を待ってトリガ信号をゲートに入力するのであれば、時刻t1から時間ｄだけ遅れた時刻t3に出力用トライアックOTRはターンオンして交流電圧を出力する（図３（ｃ））。この遅れ時間ｄの値は、交流電源周波数が５０Hzの場合には最大で１０[ms]にもなり、負荷機器４如何によっては無視し得ない遅れとなる。

しかし、図２の構成によれば、一般的に用いられているゼロクロス回路ZCは用いられていないので、出力用トライアックOTRはノンゼロクロス検出に基づきトリガ信号をゲートに入力して直ちに（１[ms]程度）ターンオンする構成となっている。したがって、上記のような大きな時間遅れは生じることがない（図３（ｄ））。但し、出力用トライアックOTRがターンオフする時点は、ゼロクロス検出及びノンゼロクロス検出のいずれの場合においても、動作指令の出力停止時点t2の後でゼロクロス点に近づいた時点t4である（図３（ｃ），（ｄ））。

図４は、本発明の第３の実施形態に係る多重化信号選択出力システムを示す説明図である。図４が図１と異なる点は、論理回路ＬＣ1の入力側に動作表示器７Ａ，７Ｂ，７Ｃが接続されると共に、論理回路ＬＣ1の出力側に動作表示器７Ｄが接続されている点である。

動作表示器７Ａ，７Ｂ，７Ｃは動作指令A,B,Cを論理回路ＬＣ1が正常に入力しているか否かを表示するものであり、動作表示器７Ｄは論理回路ＬＣ1から論理結果である駆動制御信号が正常に出力されているか否かを表示するものである。

本実施形態によれば、オペレータ又は保守作業員等は論理回路ＬＣ1が正常に動作しているか否かについて、また、異常となっている場合は異常個所が入力側、出力側のいずれであるかをを直ちに認識することができる。

図５は、本発明の第４の実施形態に係る多重化信号選択出力システムを示す説明図である。これまで説明してきた第１乃至第３の実施形態における論理回路ＬＣ1は図６（ａ）に対応するものであったが、本実施形態における論理回路ＬＣ2は図６（ｂ）に対応するものである。

次に、図５の動作につき説明する。論理回路ＬＣ1は「2 out of 3」多数決回路であるから、動作指令A,B,Cのうちの少なくとも２つの正常な信号を入力すれば、出力信号を出力することになる。例えば、２つの正常な信号が動作指令A,Bである場合、スイッチSWaのオンに基づく動作指令Aによって発光ダイオードLED1,LED5が発光し、スイッチSWbのオンに基づく動作指令Bによって発光ダイオードLED2,LED6が発光する。したがって、発光ダイオードLED1に対応するフォトトライアックPTR1、及び発光ダイオードLED2に対応するフォトトライアックPTR2が導通状態になり、負荷用電源３の一方の出力端からの電流はフォトトライアックPTR1又はPTR2を経由して下流側に送られる。

同様に、２つの正常な信号が動作指令B,Cである場合、スイッチSWbのオンに基づく動作指令Bによって発光ダイオードLED2,LED6が発光し、スイッチSWcのオンに基づく動作指令Cによって発光ダイオードLED3,LED4が発光する。したがって、発光ダイオードLED3に対応するフォトトライアックPTR3、及び発光ダイオードLED6に対応するフォトトライアックPTR6が導通状態になり、上流側のフォトトライアックPTR1又はPTR2からの電流がフォトトライアックPTR3又はPTR6を経由して下流側に送られる。

同様に、２つの正常な信号が動作指令C，Aである場合、スイッチSWCのオンに基づく動作指令Cによって発光ダイオードLED3,LED4が発光し、スイッチSWaのオンに基づく動作指令Aによって発光ダイオードLED1,LED5が発光する。したがって、発光ダイオードLED4に対応するフォトトライアックPTR4、及び発光ダイオードLED5に対応するフォトトライアックPTR5が導通状態になり、上流側のフォトトライアックPTR3又はPTR6からの電流がフォトトライアックPTR4又はPTR5を経由して下流側に送られる。

そして、このフォトトライアックPTR4又はPTR5からの出力信号（駆動制御信号）がトリガ信号として出力用トライアックOTRのゲートに入力される。これにより、負荷用電源３からの電力は出力用トライアックOTRを介して負荷機器４に供給される。

なお、上記の動作から明らかなように、図６（ｂ）の前段のＯＲ回路６５，６６，６７に対応する図５の構成要素は、それぞれPHC1及びPHC2、PHC3及びPHC6、PHC4及びPHC5であり、図６（ｂ）の後段のＡＮＤ回路６８に対応する構成要素はこれらPHC1及びPHC2、PHC3及びPHC6、PHC4及びPHC5が直列接続されていることである。

ＬＣ0，ＬＣ01，ＬＣ1，ＬＣ2：論理回路
SSR1〜SSR6：ソリッドステートリレー
PHC1〜PHC6：フォトカプラ
LED1〜LED6：発光ダイオード
PTR1〜PTR6：フォトトライアック
１：動作指令出力回路
SWa,SWb,SWc：スイッチ
２，２Ａ，２Ｂ，２Ｃ：制御電源回路
３：負荷用電源
４：負荷機器
５：リレー
６：接点
７Ａ，７Ｂ，７Ｃ，７Ｄ：動作表示器

Claims (6)

1. 独立した制御電源回路に接続されて多重化された動作指令信号を出力する動作指令出力回路と、
   前記動作指令出力回路からの多重化された動作指令信号を入力する複数のフォトカプラにより形成され、入力した複数の動作指令信号が予め選択された組合せとなった場合に駆動制御信号を出力する論理回路と、
   負荷用電源から負荷機器への電力供給路に設けられ、前記論理回路からの駆動制御信号の入力により導通動作を行って負荷機器の駆動を行う駆動用半導体素子と、
   を備えたことを特徴とする多重化信号選択出力システム。
2. 前記論理回路を形成する複数のフォトカプラは、一対のフォトカプラ及び出力用半導体素子を含んで成る複数のソリッドステートリレー回路から分離され得るものであり、
   前記駆動用半導体素子は、前記複数のソリッドステートリレー回路のうちのいずれか１つの回路から分離され得る１つの出力用半導体素子である、
   ことを特徴とする請求項１記載の多重化信号選択出力システム。
3. 前記負荷用電源が交流電源の場合に、前記駆動用半導体素子はノンゼロクロス検出に基づいて前記論理回路からの駆動制御信号を入力する、
   ことを特徴とする請求項１又は２記載の多重化信号選択出力システム。
4. 前記複数のフォトカプラへの前記多重化された動作指令信号の入力状態、及び前記駆動用半導体素子への前記駆動制御信号の入力状態を表示する動作表示器を備えた、
   ことを特徴とする請求項１乃至３のいずれかに記載の多重化信号選択出力システム。
5. 前記多重化が３重化であり、
   前記論理回路は、３個の２入力論理積演算器、及びこれに接続される１個の論理和演算器の機能を有するものである、
   ことを特徴とする請求項１乃至４のいずれかに記載の多重化信号選択出力システム。
6. 前記多重化が３重化であり、
   前記論理回路は、３個の２入力論理和演算器、及びこれに接続される１個の論理積演算器の機能を有するものである、
   ことを特徴とする請求項１乃至４のいずれかに記載の多重化信号選択出力システム。

Images