JP2011199101A - 絶縁ゲートバイポーラトランジスタ - Google Patents

Abstract

【課題】 絶縁ゲートバイポーラトランジスタにおいて、帰還容量が増加することなく、オン電圧を低減させる技術を提供する。
【解決手段】 絶縁ゲートバイポーラトランジスタ１００は、第１導電型の第１半導体領域８と、第２導電型の第２半導体領域１０と、トレンチゲート２４と、ダミートレンチゲート３２を備えている。第２半導体領域１０は、第１半導体領域８上に設けられている。トレンチゲート２４は、第２半導体領域１０を貫通して第１半導体領域８内にまで伸びている。ダミートレンチゲート３２は、少なくとも第１半導体領域８と第２半導体領域１０が接する深さにおいて、トレンチゲート２４から間隔をおいて配置されている。また、ダミートレンチゲート３２は、トレンチゲート２４から絶縁されている。ダミートレンチゲート３２は、第１半導体領域８内においてトレンチゲート２４に向けて突出する突出部４０を有している。
【選択図】図１

Description

本発明は、トレンチゲートと、トレンチゲートから絶縁されているダミートレンチゲートを有する絶縁ゲートバイポーラトランジスタに関する。

絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下、ＩＧＢＴという）の技術分野では、オン電圧を低減するために、素子内部に正孔を蓄積するための構造を設けることがある。その一例が、特許文献１に開示されている。特許文献１に開示されているＩＧＢＴは、ｐ型のベース領域を貫通してｎ型のベース領域にまで伸びている複数のトレンチゲートを有している。特許文献１の技術では、ｎ型ベース領域内において、隣り合うトレンチゲートのうちの一方のトレンチゲートの底面から他方のトレンチゲートに向けて突出する突出部が設けられている。また、他方のトレンチゲートの底面にも、一方のトレンチゲートに向けて突出する突出部が設けられている。

ｐ型ベース領域の表面において、隣り合うトレンチゲートの間隔が狭くなると、ＩＧＢＴがラッチアップし易くなる。特許文献１の技術では、ｐ型ベース領域の表面では隣り合うトレンチゲートの間隔を広く確保しながら、ｎ型ベース領域内では隣り合うトレンチゲートの間隔（隣り合う突出部の間隔）を狭くすることができる。その結果、ラッチアップを抑制しながら、オン電圧を低減することができる。

特開２００８−６０１３８号公報

上記したように、特許文献１の技術では、トレンチゲートの底面に、隣接するトレンチゲートに向けて突出する突出部を設ける。しかしながら、この技術によると、トレンチゲートの底面の面積が増大するので、帰還容量（ゲート−コレクタ間の容量）も増加する。帰還容量が増加すると、ＩＧＢＴのスイッチング速度が遅くなるという不具合が生じる。特許文献１の技術では、帰還容量の増加を抑制しながらオン電圧を低減させることができない。本明細書は、帰還容量を増加させないでオン電圧を低減させる技術を提供することを目的とする。

本明細書で開示されるＩＧＢＴは、第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、トレンチゲートと、そのトレンチゲートから絶縁されているダミートレンチゲートを備えている。第２半導体領域は、第１半導体領域上に設けられている。トレンチゲートは、第２半導体領域を貫通して第１半導体領域内にまで伸びている。ダミートレンチゲートは、少なくとも第１半導体領域と第２半導体領域が接する深さにおいてトレンチゲートから間隔をおいて配置されている。また、ダミートレンチゲートは、第１半導体領域内においてトレンチゲートに向けて突出する突出部を有している。なお、本明細書でいう「トレンチゲート」とは、ＩＧＢＴをオン・オフさせるための制御電圧が印加される電極を備えているゲートのことをいう。また、「ダミートレンチゲート」とは、導電体を備えてはいるものの、その導電体にＩＧＢＴをオン・オフさせるための制御電圧が印加されないゲートのことをいう。

上記のＩＧＢＴは、突出部が形成されている部分において、トレンチゲートとダミートレンチゲートの間隔を、突出部が形成されていない部分よりも短くすることができる。突出部は、第１半導体領域内に形成されている。そのため、第１半導体領域内にキャリアを蓄積することができ、ＩＧＢＴのオン電圧を低減させることができる。上記のＩＧＢＴは、トレンチゲートの底面の面積を増大させない。そのため、帰還容量が増加することを抑制することができる。なお、突出部によって、トレンチゲートの底面にかかる電界が緩和される。帰還容量の増加を抑制するだけでなく、帰還容量を低減させることができる。また、突出部は第１半導体領域内に設けられるので、第２半導体領域内では、トレンチゲートとダミートレンチゲートの間隔を十分に確保することができる。ＩＧＢＴがオフしたときのキャリアの排出経路が十分に確保される。上記のＩＧＢＴは、ラッチアップが発生することも抑制することができる。

ダミートレンチゲートが第２半導体領域を貫通して第１半導体領域内にまで伸びていることが好ましい。この場合、第２半導体領域の表面におけるダミートレンチゲートとトレンチゲートとの間隔をａとし、突出部とトレンチゲートとの間隔をｂとしたときに、０＜ｂ／ａ≦０．２の関係にあることが好ましい。このような関係を満足していると、帰還容量をさらに低減することができる。

突出部の底面がダミートレンチゲートの底面であることが好ましい。第１半導体領域の深い部分においてダミートレンチゲートの底面の面積を大きくすることができ、トレンチゲートの底面にかかる電界をより緩和することができる。

突出部の底面がダミートレンチゲートの底面である場合、第１半導体領域と第２半導体領域が接する面からトレンチゲートの底面までの距離をｃとし、第１半導体領域と第２半導体領域が接する面からダミートレンチゲートの底面までの距離をｄとしたときに、１＜ｄ／ｃ≦２．０の関係にあることが好ましい。

上記のＩＧＢＴでは、第１半導体領域と第２半導体領域が接する面からダミートレンチゲートの底面までの距離が、第１半導体領域と第２半導体領域が接する面からトレンチゲートの底面までの距離よりも長い。そのため、トレンチゲートの底面の電界をさらに緩和することができる。また、ｄ／ｃ≦２．０であれば、ダミートレンチゲートが第１半導体領域内におけるキャリアの移動を阻害することも抑制することができる。その結果、第１半導体領域内におけるキャリアの移動抵抗が大きくなることも抑制することができる。

ダミートレンチゲートが第２半導体領域を貫通している場合、第２半導体領域の表面に臨むともにトレンチゲートに接する範囲に形成されている第１導電型の第３半導体領域と、第３半導体領域とダミートレンチゲートを導通させる表面電極を備えていてもよい。この構成によると、表面電極によって、第３半導体領域とダミートレンチゲートを同電位にすることができる。

本明細書で開示する技術によると、帰還容量が増加することなく、オン電圧を低減させることができる。また、本明細書で開示される技術は、帰還容量を低減させることもできる。さらに、本明細書の技術は、ラッチアップの発生を抑制することもできる。

実施例１のＩＧＢＴの要部断面図を示す。 実施例２のＩＧＢＴの要部断面図を示す。 実施例３のＩＧＢＴの要部断面図を示す。 実施例４のＩＧＢＴの要部断面図を示す。 ダミートレンチゲートに突出部が設けられているＩＧＢＴのシミュレーションモデルを示す。 突出部とトレンチゲートの間隔と、帰還容量との関係を示す。 ダミートレンチゲートとトレンチゲートの間隔に対する、突出部とトレンチゲートの間隔の比と、帰還容量との関係を示す。 ボディ領域とドリフト領域が接する面からトレンチゲートの底面までの距離に対する、ボディ領域とドリフト領域が接する面からダミートレンチゲートの底面までの距離の比と、帰還容量との関係を示す。 突出部とトレンチゲートの間隔と、オン電圧との関係を示す。 複数のダミートレンチゲートを有するＩＧＢＴのシミュレーションモデル（１）を示す。 突出部とトレンチゲートの間隔と、帰還容量との関係を示す。 複数のダミートレンチゲートを有するＩＧＢＴのシミュレーションモデル（２）を示す。 ダミートレンチゲートからの突出部の突出長さと、帰還容量との割合の関係を示す。 トレンチゲートに突出部が設けられているＩＧＢＴシミュレーションモデルを示す。 図５に示すシミュレーションモデルにおける、突出部の突出長さとＩＧＢＴの特性との関係を示す。 図１４に示すシミュレーションモデルにおける、突出部の突出長さとＩＧＢＴの特性との関係を示す。

実施例を説明する前に、実施例の技術的特徴の幾つかを以下に簡潔に記す。
（特徴１）トレンチゲート及びダミートレンチゲートは、第１半導体領域の表面に直交する方向に伸びており、両者は平行に配置されている。
（特徴２）トレンチゲートは、ゲート電極とそのゲート電極を被覆するゲート絶縁膜を有している。ダミートレンチゲートは、ダミーゲート電極とそのダミーゲート電極を被覆するダミーゲート絶縁膜を有している。
（特徴３）突出部は、ダミーゲート電極とダミーゲート絶縁膜をトレンチゲートに向かって突出させることにより形成されている。

ＩＧＢＴ１００は、縦型の半導体装置であり、半導体層１４と、半導体層１４の裏面に設けられているコレクタ電極２と、半導体層１４の表面に設けられているエミッタ電極１６を備えている。半導体層１４の材料には、シリコン単結晶が用いられている。コレクタ電極２は、アルミニウム，チタン，ニッケル及び金の積層体で形成されている。エミッタ電極１６は、アルミニウムで形成されている。エミッタ電極１６は、表面電極の一例である。

半導体層１４は、ｐ型のコレクタ領域４と、ｎ^＋型のバッファ領域６と、ｎ型のドリフト領域８と、ｐ型のボディ領域１０と、ｎ^＋型のエミッタ領域１２を備えている。半導体層１４内に、トレンチゲート２４とダミートレンチゲート３２が設けられている。

コレクタ領域４は、半導体層１４の裏層部に設けられており、コレクタ電極２に接触して電気的に接続されている。コレクタ領域４は、イオン注入技術を利用して、半導体層１４の裏面からホウ素（Ｂ）を注入することで形成されている。コレクタ領域４のピーク不純物濃度はおよそ１×１０^１８ｃｍ^−３である。

バッファ領域６は、コレクタ領域４とドリフト領域８の間に設けられている。バッファ領域６は、イオン注入技術を利用して、半導体層１４の裏面からリン（Ｐ）を注入することで形成されている。バッファ領域６のピーク不純物濃度はおよそ１×１０^１７ｃｍ^−３である。

ドリフト領域８は、バッファ領域６とボディ領域１０の間に設けられている。ドリフト領域８は、用意された半導体基板を、所望の厚さに研磨することで形成されている。ドリフト領域８の不純物としてリンが用いられている。ドリフト領域８の不純物濃度は厚み方向に一定であり、およそ１×１０^１４ｃｍ^−３である。ドリフト領域８は、第１半導体領域の一例である。

ボディ領域１０は、半導体層１４の表層部に設けられており、ドリフト領域８上に設けられている。ボディ領域１０は、イオン注入技術を利用して、半導体層１４の表面からホウ素を注入することで形成されている。ボディ領域１０のピーク不純物濃度はおよそ１×１０^１７ｃｍ^−３である。ボディ領域１０は、第２半導体領域の一例である。なお、ボディ領域１０の表層部のうちの後述するエミッタ領域１２が形成されていない範囲１８に、ボディコンタクト領域を形成してもよい。ボディコンタクト領域は、イオン注入技術を利用して、半導体層１４の表面からホウ素を注入して形成することができる。ボディコンタクト領域の不純物濃度は、およそ１×１０^２０ｃｍ^−３であることが好ましい。

エミッタ領域１２は、半導体層１４の表層部に選択的に設けられている。エミッタ領域１２は、ボディ領域１０の表面に臨むとともに、後述するトレンチゲート２４に接する範囲に形成されている。エミッタ領域１２は、第３半導体領域の一例である。エミッタ領域１２は、エミッタ電極１６に接触して電気的に接続されている。エミッタ領域１２は、イオン注入技術を利用して、半導体層１４の表面からリンを注入することで形成されている。エミッタ領域１２のピーク不純物濃度はおよそ１×１０^２０ｃｍ^−３である。

トレンチゲート２４は、ゲート電極２２と、そのゲート電極２２を被覆するゲート絶縁膜２０を備えている。ゲート電極２２の材料はポリシリコンであり、ゲート絶縁膜２０の材料は二酸化シリコン（ＳｉＯ_２）である。トレンチゲート２４は、ボディ領域１０を貫通してドリフト領域８内にまで伸びている。なお、トレンチゲート２４は、半導体層１４の表面（ボディ領域１０の表面）に直交する方向に伸びている。上述したように、エミッタ領域１２は、ボディ領域１０の表層部において、トレンチゲートの側面に接している。そのため、ゲート電極２２は、ゲート絶縁膜２０を介して、エミッタ領域１２とドリフト領域８を分離しているボディ領域１０に対向しているということができる。ゲート電極２２の表面には絶縁分離膜２６が設けられており、ゲート電極２２がエミッタ電極１６から絶縁されている。なお、ゲート電極２２は、図示しない断面においてゲート配線を介して制御電源に接続されている。ゲート電極２２には、ＩＧＢＴ１００をオン・オフさせるための制御電圧が印加される。

ダミートレンチゲート３２は、ダミーゲート電極３０と、そのダミーゲート電極３０を被覆するダミーゲート絶縁膜２８を備えている。ダミーゲート電極３０の材料はポリシリコンであり、ダミーゲート絶縁膜２８の材料は二酸化シリコンである。ダミートレンチゲート３２は、ボディ領域１０の表面に直交する方向に伸びており、ボディ領域１０を貫通してドリフト領域８内にまで伸びている。ダミートレンチゲート３２とトレンチゲート２４は、間隔をおいて配置されており、間隔Ｗ４４だけ離れている。ダミートレンチゲート３２は、トレンチゲート２４に対して平行に配置されている。ダミーゲート電極３０は、エミッタ電極１６に接触して電気的に接続されている。そのため、ダミーゲート電極３０は、上述したエミッタ領域と導通しており、ゲート電極２２から絶縁されている。

ダミートレンチゲート３２には、トレンチゲート２４に向かって突出している突出部４０が形成されている。突出部４０は、ドリフト領域８内において、ダミートレンチゲート３２の下端部からトレンチゲート２４に向かって突出している。突出部４０の底面４０ｘは、ダミートレンチゲート３２が半導体層１４の表面に直交する方向に伸びている部分の底面４２ｘと同じ面内に位置する。そのため、底面４０ｘと底面４２ｘを併せて、ダミートレンチゲート３２の底面３２ｘということができる。突出部４０は、ダミーゲート電極３０とダミーゲート絶縁膜２８をトレンチゲート２４に向かって突出させることによって形成されている。ボディ領域１０とドリフト領域８が接する界面９からダミートレンチゲート３２の底面３２ｘまでの距離Ｄ３８は、界面９からトレンチゲート２４の底面２４ｘまでの距離Ｄ３６よりも長い。

ＩＧＢＴ１００の動作について説明する。コレクタ電極２に正電圧が印加されているとともにエミッタ電極１６が接地された状態で、ゲート電極２２に閾値電圧よりも高い電圧を印加する。それにより、ゲート絶縁膜２０を介してゲート電極２２に対向するボディ領域１０の導電型が反転する。エミッタ領域１２とドリフト領域８を隔てているボディ領域１０に電子のチャネルが形成され、ＩＧＢＴ１００がオンする。ＩＧＢＴ１００がオンすると、電子がエミッタ領域１２からドリフト領域８に注入され、ホールがコレクタ領域４からドリフト領域８に注入される。ドリフト領域８内では、電子とホールによる伝動度変調が生じ、ドリフト領域８内の抵抗が小さくなる。

ゲート電極２２に印加する電圧が閾値電圧よりも小さくなると、ボディ領域１０に形成されていた電子のチャネルが消失し、ＩＧＢＴ１００がオフする。ＩＧＢＴ１００がオフすると、ドリフト領域８内に蓄積していた電子がコレクタ領域４から排出され、ドリフト領域８に蓄積していたホールがボディ領域１０から排出される。

上記したように、ダミートレンチゲート３２の下端部に突出部４０が形成されている。突出部４０は、ＩＧＢＴ１００がオンしているときに、ホールがボディ領域１０を通過してＩＧＢＴ１００外に排出されることを制限する。突出部４０を設けると、ボディ領域１０内におけるトレンチゲート２４とダミートレンチゲート３２との間隔Ｗ４４を狭くすることなく、ドリフト領域８内にホールを蓄積することができる。ダミートレンチゲート３２に突出部４０を設けることにより、ＩＧＢＴ１００のオン電圧を小さくすることができる。

ドリフト領域８内においてダミートレンチゲート３２とトレンチゲート２４の間隔が狭くなるほど、トレンチゲート２４の底部にかかる電界が緩和され、ＩＧＢＴ１００の帰還容量が低減する。しかしながら、ドリフト領域８内におけるダミートレンチゲート３２とトレンチゲート２４の間隔が狭くなることに連動して、ボディ領域１０内におけるダミートレンチゲート３２とトレンチゲート２４の間隔まで狭くなると、ＩＧＢＴ１００をオフしたときに、ボディ領域１０内のホール濃度が濃くなる。ボディ領域１０内のホール濃度が濃くなると、ｎ型のエミッタ領域１２とｐ型のボディ領域１０とｎ型のドリフト領域８で構成される寄生ｎｐｎトランジスタが動作し、ラッチアップが発生することがある。突出部４０が形成されていると、ボディ領域１０内における間隔Ｗ４４を狭くすることなく、ドリフト領域８内においてダミートレンチゲート３２の一部をトレンチゲート２４に近づけることができる。すなわち、ダミートレンチゲート３２に突出部４０を形成することにより、ラッチアップの発生を抑制しながら、オン電圧を小さくし、さらに帰還容量を低減させることができる。

図２を参照し、ＩＧＢＴ２００について説明する。ＩＧＢＴ２００はＩＧＢＴ１００の変形例であり、ＩＧＢＴ１００と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。ＩＧＢＴ２００では、ダミートレンチゲート２３２の形状が、ＩＧＢＴ１００のダミートレンチゲート３２の形状と異なる。ＩＧＢＴ２００では、突出部２４０が、ダミートレンチゲート３２の底面２３２ｘよりも上方に形成されている。ＩＧＢＴ２００の場合、突出部２４０の底面２４０ｘは、ダミートレンチゲート２３２の底面を形成していない。突出部２４０は、ドリフト領域８内であれば任意の位置に形成することができる。なお、突出部２４０は、ダミーゲート電極２３０とダミーゲート絶縁膜２２８をトレンチゲート２４に向かって突出させることによって形成されている。

図３を参照し、ＩＧＢＴ３００について説明する。ＩＧＢＴ３００はＩＧＢＴ１００の変形例であり、ＩＧＢＴ１００と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。ＩＧＢＴ３００では、ダミートレンチゲート３３２に、２つの突出部３４０ｆ，３４０ｓが形成されている。突出部３４０ｆ，３４０ｓの形状に対応して、ダミーゲート電極３３０もトレンチゲート２４に向けて突出している。突出部３４０ｆの底面３３２ｘは、ダミートレンチゲート３３２の底面３３２ｘの一部である。なお、突出部３４０ｆ，３４０ｓは、ダミーゲート電極３３０とダミーゲート絶縁膜３２８をトレンチゲート２４に向かって突出させることによって形成されている。突出部をドリフト領域８内に２つ以上形成してもよい。

図４を参照し、ＩＧＢＴ４００について説明する。ＩＧＢＴ４００はＩＧＢＴ１００の変形例であり、ＩＧＢＴ１００と実質的に同じ構造については、同じ参照番号を付すことにより説明を省略する。ＩＧＢＴ４００では、トレンチゲート２４ａ，２４ｂの間に、複数のダミートレンチゲート３２ａ，３２ｂ，３２ｃが設けられている。ダミートレンチゲート３２ａには、トレンチゲート２４ａ向かって突出している突出部４０ａが形成されている。ダミートレンチゲート３２ａには、ダミートレンチゲート３２ｂに向けて突出部が形成されていない。トレンチゲート２４ａ，２４ｂのいずれにも隣接しないダミートレンチゲート３２ｂには、突出部が形成されていない。ダミートレンチゲート３２ｃには、トレンチゲート２４ｂ向かって突出している突出部４０ｃが形成されている。ダミートレンチゲート３２ｃには、ダミートレンチゲート３２ｂに向けて突出部が形成されていない。

上記したように、ダミートレンチゲートにトレンチゲートに向かう突出部が形成されていると、帰還容量を低減させることができる。この効果は、トレンチゲートに隣接するダミートレンチゲートに突出部を形成することにより得られる。理由は後述するが、トレンチゲートに隣接しないダミートレンチゲートに突出部を形成しても、帰還容量を低減させることができない。同様に、ダミートレンチゲートにトレンチゲートから離れる方向に突出部を形成しても、帰還容量を低減させることができない。すなわち、帰還容量を低減させるためには、トレンチゲートに隣接するダミートレンチゲートに、トレンチゲートに向けて突出部を形成することが重要である。その他の部分に突出部が形成されていても、帰還容量を十分に低減させることができない。なお、より多くのホールを蓄積する目的のために、ダミートレンチゲート３２ｂに突出部を形成してもよい。

ここで、突出部４０とトレンチゲート２４の間隔を変化させたときの、ＩＧＢＴ１００の特性の変化に関するシミュレーション結果について説明する。図５は、ＩＧＢＴ１００のハーフピッチモデルを示す。図５の符号Ｗａはダミートレンチゲート３２とトレンチゲート２４との間隔を示し、符号Ｗｂは突出部４０とトレンチゲート２４の間隔を示す。また、符号Ｄａはボディ領域１０とドリフト領域８が接する界面９からトレンチゲート２４の底面までの距離を示し、符号Ｄｂはボディ領域１０とドリフト領域８が接する界面９からダミートレンチゲート３２の底面までの距離を示す。

図６は、間隔Ｗｂと帰還容量の関係を示す。グラフの横軸は間隔Ｗｂ（μｍ）を示し、縦軸はＩＧＢＴの帰還容量の割合を示す。「帰還容量の割合」とは、ダミートレンチゲート３２が設けられていないＩＧＢＴの帰還容量を「１」としたときの比を意味する。曲線５０は間隔Ｗａ＝７μｍのときの結果を示し、曲線５１は間隔Ｗａ＝５μｍのときの結果を示し、曲線５２は間隔Ｗａ＝３μｍのときの結果を示す。

図６に示すように、帰還容量の割合は、突出部４０とトレンチゲート２４の間隔（間隔Ｗｂ）が狭くなるほど小さくなる。間隔Ｗｂが狭くなるほど、帰還容量が低減する。また、上記したように、間隔Ｗｂが狭くなるほど、ドリフト領域８内に多くのキャリアを蓄積することができる。間隔Ｗｂが狭くなるほど、オン電圧が低減する。すなわち、間隔Ｗｂが狭くなるほど、オン電圧が低減し、帰還容量が低減する。また、曲線５０〜５２について同じ間隔Ｗｂの結果を比較すると、帰還容量の割合は、ダミートレンチゲート３２とトレンチゲート２４との間隔（間隔Ｗａ）が広くなるほど小さくなる。同じ間隔Ｗｂの場合、間隔Ｗａが長くなるほど、突出部４０のサイズが大きくなる。そのため、帰還容量からコレクタ−エミッタ容量に置換される割合が増加する。図６の結果より、間隔Ｗａを長くすること、及び、間隔Ｗｂを短くすることが帰還容量を低減させる効果を有することが判明した。

図７は、間隔Ｗａに対する間隔Ｗｂの割合（Ｗｂ／Ｗａ）と帰還容量の関係を示す。グラフの横軸は割合Ｗｂ／Ｗａを示し、縦軸はＩＧＢＴの帰還容量の割合を示す。曲線５３は間隔Ｗａ＝７μｍのときの結果を示し、曲線５４は間隔Ｗａ＝５μｍのときの結果を示し、曲線５５は間隔Ｗａ＝３μｍのときの結果を示す。

図７に示すように、割合Ｗｂ／Ｗａが０．２よりも大きい範囲では、割合Ｗｂ／Ｗａを小さくするほど帰還容量が小さくなる。しかしながら、割合Ｗｂ／Ｗａが０．２以下の範囲では、割合Ｗｂ／Ｗａを変化させても帰還容量に与える影響が少ない。換言すると、割合Ｗｂ／Ｗａが０．２以下になると、帰還容量が飽和する。よって、本シミュレーション結果より、割合Ｗｂ／Ｗａが０＜Ｗｂ／Ｗａ≦０．２の関係を満足すれば、帰還容量が顕著に低減することが判明した。

次に、距離Ｄａに対する距離Ｄｂの割合（Ｄｂ／Ｄａ）を変化させたときの、ＩＧＢＴ１００の特性の変化に関するシミュレーション結果について説明する。図８は、間隔Ｗｂと帰還容量の関係を示す。グラフの横軸は間隔Ｗｂ（μｍ）を示し、縦軸は帰還容量の割合を示す。なお、図８では、間隔Ｗａ＝間隔Ｗｂ、すなわち、ダミートレンチゲート３２に突出部４０が形成されていないときの帰還容量を「１」としている。曲線６０は割合Ｄｂ／Ｄａが２．５のときの結果を示し、曲線６１は割合Ｄｂ／Ｄａが２．３のときの結果を示し、曲線６２は割合Ｄｂ／Ｄａが２．０のときの結果を示し、曲線６３は割合Ｄｂ／Ｄａが１．７のときの結果を示し、曲線６４は割合Ｄｂ／Ｄａが１．５のときの結果を示し、曲線６５は割合Ｄｂ／Ｄａが１．４のときの結果を示し、曲線６６は割合Ｄｂ／Ｄａが１．２のときの結果を示す。

図８に示すように、曲線６６，６５，６４，６３，６２，６１，６０の順に、帰還容量の割合が低減していく。すなわち、界面９からトレンチゲート２４の底面までの距離（距離Ｄａ）に対して、界面９からダミートレンチゲート３２の底面までの距離（距離Ｄｂ）が長くなるほど、帰還容量が低減していく。割合Ｄｂ／Ｄａが大きくなるほど、トレンチゲート２４の底面にかかる電界を緩和することができ、帰還容量が低減することが確認された。なお、上記したように、トレンチゲート２４の底面にかかる電界を緩和するためには、界面９からダミートレンチゲート３２の底面までの距離（距離Ｄｂ）が、界面９からトレンチゲート２４の底面までの距離（距離Ｄａ）よりも長いことが好ましい。

図８の結果からも、間隔Ｗｂが狭くなる（割合Ｗｂ／Ｗａが小さくなる）に従って帰還容量が低減することが確認された。しかしながら、割合Ｄｂ／Ｄａを大きくし、間隔Ｗｂを短くすると、エミッタ領域１２（図１を参照）から注入された電子が、ドリフト領域８に移動しにくくなるという問題が生じる。その結果、ドリフト領域８への電子注入が阻害され、オン電圧の低減効果を得ることができなくなる。

図９は、間隔ＷｂとＩＧＢＴ１００のオン電圧の関係を示す。グラフの横軸は間隔Ｗｂ（μｍ）を示し、縦軸はオン電圧の割合を示す。「オン電圧の割合」とは、ダミートレンチゲート３２に突出部４０が形成されていないときのオン電圧を「１」としたときの比を意味する。曲線７０は割合Ｄｂ／Ｄａが１．２のときの結果を示し、曲線７１は割合Ｄｂ／Ｄａが１．４のときの結果を示し、曲線７２は割合Ｄｂ／Ｄａが１．５のときの結果を示し、曲線７３は割合Ｄｂ／Ｄａが１．７のときの結果を示し、曲線７４は割合Ｄｂ／Ｄａが２．０のときの結果を示し、曲線７５は割合Ｄｂ／Ｄａが２．３のときの結果を示し、曲線７６は割合Ｄｂ／Ｄａが２．５のときの結果を示す。

図９に示すように、曲線７５及び７６では、間隔Ｗｂの長さによって、オン電圧の割合が「１」を超えることがある。この結果は、割合Ｄｂ／Ｄａが２．３以上になると、突出部４０によってドリフト領域８への電子注入が阻害され、オン電圧を低減する効果が得られなくなることを示している。曲線７０〜７４に示すように、割合Ｄｂ／Ｄａが２．０以下であれば、間隔Ｗｂの長さに係らず、オン電圧を小さくすることができる。オン電圧を低減させるためには、割合Ｄｂ／Ｄａが、割合Ｄｂ／Ｄａ≦２．０を満足することが好ましい。図８及び図９の結果から、帰還容量と低減しつつ、オン電圧を低減させるためには、割合Ｄｂ／Ｄａが１．０＜割合Ｄｂ／Ｄａ≦２．０を満足することが好ましい。

次に、トレンチゲートの間に複数ダミートレンチゲートを設けたときの、ＩＧＢＴの特性の変化に関するシミュレーション結果について説明する。図１０は、ＩＧＢＴ４００のハーフピッチモデルを示す。図１０の符号Ｗａはトレンチゲート２４ａとダミートレンチゲート３２ａとの間隔を示し、符号Ｗｃはダミートレンチゲート３２ａとダミートレンチゲート３２ｂとの間隔を示す。なお、本シミュレーションでは、距離Ｄａ＝距離Ｄｂとした。

図１１は、トレンチゲート２４ａに隣接するダミートレンチゲート３２ａに形成されている突出部４０とトレンチゲート２４ａの間隔Ｗｂと、帰還容量の関係を示す。グラフの横軸は間隔Ｗｂ（μｍ）を示し、縦軸はＩＧＢＴの帰還容量の割合を示す。図１１では、ダミートレンチゲートが設けられていないＩＧＢＴの帰還容量を「１」としている。曲線８０は間隔Ｗｃが２μｍのときの結果を示し、曲線８１は間隔Ｗｃが４μｍのときの結果を示し、曲線８０は間隔Ｗｃが６μｍのときの結果を示す。なお、曲線８０〜８２において、間隔Ｗａは一定である。

図１１に示すように、帰還容量の割合は、間隔Ｗｂを狭くすれば小さくなるが、間隔Ｗｃを変化させても変化しない。ＩＧＢＴ４００（図４を参照）において、トレンチゲート２４（２４ａ，２４ｂ）に隣接するダミートレンチゲート３２（３２ａ，３２ｃ）と、トレンチゲート２４（２４ａ，２４ｂ）に隣接しないダミートレンチゲート３２ｂとの間隔を変化させても、帰還容量に影響を及ぼさないことが判明した。

次に、トレンチゲート２４の間に複数のダミートレンチゲート３２が設けられているＩＧＢＴにおいて、トレンチゲート２４に隣接するダミートレンチゲートに突出部を設ける効果について説明する。図１２は、トレンチゲート２４の間に複数のダミートレンチゲートが設けられているＩＧＢＴのハーフピッチモデルを示す。本シミュレーションでは、２つの形態についてシミュレーションした。１つ目は、トレンチゲート２４に隣接するダミートレンチゲート３２ａに突出部４０ａを設け、トレンチゲート２４に隣接しないダミートレンチゲート３２ｂに突出部を設けない場合である。２つ目は、トレンチゲート２４に隣接するダミートレンチゲート３２ａに突出部を設けないで、トレンチゲート２４に隣接しないダミートレンチゲート３２ｂに突出部４０ｂを設ける場合である。

図１３は、突出部４０ａ（４０ｂ）のダミートレンチゲートからの突出長さＷｄ（Ｗｅ）と、帰還容量の関係を示す。グラフの横軸は突出部の突出長さＷｄ又はＷｅ（μｍ）を示し、縦軸は帰還容量の割合を示す。図１３では、ダミートレンチゲートに突出部が形成されていないときの帰還容量を「１」としている。曲線８５は、ダミートレンチゲート３２ａの突出部４０ａの突出長さＷｄを変化させた結果を示す。曲線８６は、ダミートレンチゲート３２ｂの突出部４０ｂの突出長さＷｅを変化させた結果を示す。なお、曲線８５及び曲線８６では、間隔Ｗａ＝間隔Ｗｃとした。

図１３に示すように、ダミートレンチゲート３２ｂの突出部４０ｂの突出長さＷｅを長くしても、帰還容量の割合がほとんど低下しない。この結果は、ダミートレンチゲートの面積を増加させただけでは、帰還容量を低減させることができないことを示す。それに対して、ダミートレンチゲート３２ａの突出部４０ａの突出長さＷｄを長くすると、突出長さＷｄが長くなるに従って帰還容量の割合が小さくなる。トレンチゲートに隣接するダミートレンチゲートに、トレンチゲートに向けて突出部を形成することによって、帰還容量を低減させることができるのに対し、ダミートレンチゲート３２ｂに突出を形成しても、帰還容量を低減させることができないことが判明した。また、この結果から、ダミートレンチゲート３２ａ，３２ｃからダミートレンチゲート３２ｂに向けて突出部を形成しても、帰還容量を低減させることができないこともわかる

次に、ダミートレンチゲート３２に突出部４０を設けたときの特性の変化について、トレンチゲート２４に突出部を設けたときの特性の変化と比較した結果を示す。図１４は、ダミートレンチゲート３２に向けて突出する突出部４０が、トレンチゲート２４に形成されているＩＧＢＴのハーフピッチモデルを示す。図１４は、突出部４０が形成される位置のみが図５に示すモデルと異なる。

図１５は、図５に示すモデルでシミュレーションした結果を示す。グラフの横軸は間隔Ｗｂ（μｍ）を示し、縦軸は各特性の割合の割合を示す。なお、図１５及び後述の図１６では、突出部４０が形成されていない（間隔Ｗａ＝間隔Ｗｂ）ときの各特性を「１」としている。曲線９０は帰還容量を示し、曲線９１はオン電圧を示し、曲線９２は耐圧を示し、曲線９３は入力容量（エミッタ−ゲート間容量）を示す。図１６は、図１４に示すモデルでシミュレーションした結果を示す。曲線９４はオン電圧を示し、曲線９５は耐圧を示し、曲線９６は入力容量を示し、曲線９７は帰還容量を示す。

曲線９１及び曲線９４に示すように、トレンチゲート２４とダミートレンチゲート３２のどちらに突出部４０を形成しても、オン電圧を改善（低減）することができる。また、曲線９２及び曲線９５に示すように、ＩＧＢＴの耐圧は、トレンチゲート２４とダミートレンチゲート３２のどちらに突出部４０を形成してもほとんど変化しない。しかしながら、曲線９０及び曲線９７に示すように、ダミートレンチゲート３２に突出部４０を形成すれば帰還容量が低減することに対して、トレンチゲート２４に突出部４０を形成すると帰還容量が増大する。また、曲線９３及び曲線９６に示すように、ダミートレンチゲート３２に突出部４０を形成しても入力容量がほぼ変化しないことに対して、トレンチゲート２４に突出部４０を形成すると入力容量が増大する。トレンチゲート２４に突出部４０を形成すると、帰還容量及び入力容量が増大することを抑制しながら、オン電圧を低減させることができないことが判明した。

上記実施例では、トレンチゲート及びダミートレンチゲートが、半導体層の表面（ボディ領域の表面）に直交する方向に伸びている。トレンチゲートは、ボディ領域を貫通してドリフト領域内にまで伸びていればよく、例えば、半導体層の表面に対して斜めに伸びていてもよい。また、ダミートレンチゲートは、ボディ領域とドリフト領域が接する面において、トレンチゲートから間隔をおいて配置されていればよく、トレンチゲートに平行に伸びていなくてもよい。

上記実施例では、ダミートレンチゲートがボディ領域を貫通しており、ダミーゲート電極がエミッタ電極に電気的に接続している。ダミートレンチゲートをボディ領域の表面に露出させず、配線等を介して、ダミーゲート電極をエミッタ電極に電気的に接続させてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

８：第１半導体領域
１０：第２半導体領域
１２：第３半導体領域
１６：表面電極
２４：トレンチゲート
３２：ダミートレンチゲート
４０：突出部

Claims (5)

1. 第１導電型の第１半導体領域と、
   第１半導体領域上に設けられている第２導電型の第２半導体領域と、
   第２半導体領域を貫通して第１半導体領域内にまで伸びているトレンチゲートと、
   少なくとも第１半導体領域と第２半導体領域が接する深さにおいて前記トレンチゲートから間隔をおいて配置されているとともに前記トレンチゲートから絶縁されているダミートレンチゲートを備えており、
   前記ダミートレンチゲートが、第１半導体領域内において前記トレンチゲートに向けて突出する突出部を有している絶縁ゲートバイポーラトランジスタ。
2. 前記ダミートレンチゲートが第２半導体領域を貫通して第１半導体領域内にまで伸びており、
   第２半導体領域の表面における前記ダミートレンチゲートと前記トレンチゲートとの間隔をａとし、
   前記突出部と前記トレンチゲートとの間隔をｂとしたときに、
   ０＜ｂ／ａ≦０．２の関係にある請求項１の絶縁ゲートバイポーラトランジスタ。
3. 前記突出部の底面が前記ダミートレンチゲートの底面である請求項１又は２の絶縁ゲートバイポーラトランジスタ。
4. 第１半導体領域と第２半導体領域が接する面から前記トレンチゲートの底面までの距離をｃとし、
   第１半導体領域と第２半導体領域が接する面から前記ダミートレンチゲートの底面までの距離をｄとしたときに、
   １．０＜ｄ／ｃ≦２．０の関係にある請求項３の絶縁ゲートバイポーラトランジスタ。
5. 第２半導体領域の表面に臨むともに前記トレンチゲートに接する範囲に形成されている第１導電型の第３半導体領域と、
   第３半導体領域と前記ダミートレンチゲートを導通させる表面電極を備えている請求項２から４のいずれか１項に記載の絶縁ゲートバイポーラトランジスタ。

Images