JP2011196969A - Interface circuit for inspection device and inspection method - Google Patents
Interface circuit for inspection device and inspection method Download PDFInfo
- Publication number
- JP2011196969A JP2011196969A JP2010067241A JP2010067241A JP2011196969A JP 2011196969 A JP2011196969 A JP 2011196969A JP 2010067241 A JP2010067241 A JP 2010067241A JP 2010067241 A JP2010067241 A JP 2010067241A JP 2011196969 A JP2011196969 A JP 2011196969A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- input
- inspected
- inspection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、被検査装置用インタフェース回路及び、検査方法に関する。 The present invention relates to an interface circuit for a device under test and an inspection method.
半導体ウェハに形成されたLSI(Large Scale Integration)等の半導体装置を検査する場合には、テスタ装置が用いられる。このテスタ装置はニードルが設けられたプローブカードを備えている。そして、ニードルを半導体装置の実装用パッドに接触させて、このニードルを介して電源や信号を半導体装置に供給する。これにより、半導体装置が動作して、その出力はニードルを介してテスタ装置に取り込まれる。 When inspecting a semiconductor device such as an LSI (Large Scale Integration) formed on a semiconductor wafer, a tester device is used. This tester device includes a probe card provided with a needle. Then, the needle is brought into contact with the mounting pad of the semiconductor device, and power and signals are supplied to the semiconductor device through the needle. As a result, the semiconductor device operates and the output is taken into the tester device via the needle.
このような半導体装置は多数のパッドを備えているので、半導体ウェハに形成された複数の半導体装置を検査するためには、プローブカードに多数のニードルを設ける必要がある。ニードル数が増大することは、プローブカードのコストを増大させる要因となり、またニードル間で干渉が起きる要因となる問題がある。また、ニードルはパッドに直接接触するので、このパッドに接触痕が生じる。この接触痕は、半導体装置をパッケージに組み込む際のボンディング不良の要因となる問題がある。 Since such a semiconductor device includes a large number of pads, in order to inspect a plurality of semiconductor devices formed on a semiconductor wafer, it is necessary to provide a large number of needles on the probe card. The increase in the number of needles causes a problem of increasing the cost of the probe card and causes interference between the needles. Further, since the needle directly contacts the pad, a contact mark is generated on the pad. This contact mark has a problem that causes a bonding failure when the semiconductor device is incorporated into a package.
このような問題を背景として、特許文献1は、半導体装置にインタフェース回路を設けると共に、プローブカードにもインタフェース回路を設けて、これらのインタフェース回路の間で非接触通信ができるようにした技術を提案している。これにより、ニードル数の削減が図れると共に、パッドに接触するニードル数が少なくなるので、上述したニードル間の干渉、ボンディング不良等の問題が回避できる。
Against this background,
しかしながら、上記特許文献1は、インタフェース回路の制御構造やその方法等についての提案を行っていないため、半導体装置を非接触で検査することができない問題があった。即ち、検査は検査装置と半導体装置との間での信号を送受信して行なわれる。従って、検査装置と半導体装置とのインタフェースをなすインタフェース回路は、信号を出力する際には出力インタフェースとしての出力機能、信号を入力する際には入力インタフェースとしての入力機能を備え、これらの機能を適宜切り替える必要がある。
However, the above-mentioned
ところが、特許文献1においてはインタフェース回路における入力機能や出力機能の切替制御等に関する制御構造やその方法について提案していないため、半導体装置を非接触で検査することができない。
However, since
そこで、本発明の主目的は、簡単な構成で入出力機能が制御できる被検査装置用インタフェース回路、半導体ウェハ及び、検査装置用インタフェース回路、プローブカード並びに検査方法を提供することである。 SUMMARY OF THE INVENTION Accordingly, a main object of the present invention is to provide an interface circuit for a device to be inspected, a semiconductor wafer, an interface circuit for an inspection device, a probe card, and an inspection method that can control input / output functions with a simple configuration.
上記課題を解決するため、被検査装置用インタフェース回路にかかる発明は、被検査装置本体と該被検査装置本体を検査する検査装置とを非接触で通信させる第1のアンテナ部と、第1のアンテナ部を入力状態又は出力状態に切替える第1の制御部とを備えることを特徴とする。 In order to solve the above-mentioned problem, an invention relating to an interface circuit for an inspected apparatus includes a first antenna unit that allows non-contact communication between an inspected apparatus main body and an inspecting apparatus for inspecting the inspected apparatus main body, And a first control unit that switches the antenna unit to an input state or an output state.
また、検査方法にかかる発明は、被検査装置用インタフェース回路を入力状態又は出力状態に切替える状態切替指令を受け取る手順と、該状態切替指令に基づき被検査装置用インタフェース回路を入力状態又は出力状態に切替える手順と、を含むことを特徴とする。 The invention according to the inspection method includes a procedure for receiving a state switching command for switching the interface circuit for the device under test to an input state or an output state, and the interface circuit for the device under test to an input state or an output state based on the state switching command. And a switching procedure.
本発明によれば、被検査装置用インタフェース回路の入出力状態が簡単な構成で制御でき、これにより半導体装置が非接触で検査できる。 According to the present invention, the input / output state of the interface circuit for a device to be inspected can be controlled with a simple configuration, whereby the semiconductor device can be inspected without contact.
本明細書において用いる検査用LSI、被検査用LSI、半導体ウェハの用語は、以下のように定義される。検査用LSIは検査に用いる半導体装置であり、被検査用LSIは検査される半導体装置である。また、半導体ウェハは、シリコン基板等の半導体基板単体を意味せず、半導体基板に形成された複数の半導体装置を含んでいる。なお、検査用LSI等における「LSI」は、所謂LSI(Large Scale Integration)であることを要求するものではなく、IC(Integrated Circuit)であってもよい。また、これ以外の分類にかかる半導体装置であっても良い。 The terms LSI for inspection, LSI for inspection, and semiconductor wafer used in this specification are defined as follows. The inspection LSI is a semiconductor device used for inspection, and the LSI to be inspected is a semiconductor device to be inspected. The semiconductor wafer does not mean a single semiconductor substrate such as a silicon substrate but includes a plurality of semiconductor devices formed on the semiconductor substrate. Note that “LSI” in an inspection LSI or the like does not require so-called LSI (Large Scale Integration), but may be IC (Integrated Circuit). Further, it may be a semiconductor device according to other classification.
<第1の実施形態>
本発明の第1の実施形態を説明する。図1は、本実施形態にかかる被検査装置用インタフェース回路2のブロック図である。被検査装置用インタフェース回路2は、被検査装置本体(被検査LSIコア)7と該被検査LSIコア7を検査する検査装置6とを非接触で通信させる第1のアンテナ部3及び、該第1のアンテナ部3を入力状態又は出力状態に切替える第1の制御部4を備えている。
<First Embodiment>
A first embodiment of the present invention will be described. FIG. 1 is a block diagram of an
そして、第1の制御部4は、被検査LSIコア7の入出力状態に対応した制御信号G1を第1のアンテナ部3に出力する。これにより第1のアンテナ部3は、この制御信号G1に応じた入力状態又は出力状態に切替えられる。従って、被検査装置用インタフェース回路2によって検査装置6と被検査LSIコア7との非接触通信が可能になる。
Then, the
<第2の実施形態>
次に、本発明の第2の実施形態を説明する。図2は、第2の実施形態にかかる被検査装置用インタフェース回路16Aを備えた被検査用LSI(被検査装置)10Aのブロック図である。また、図3は、このような被検査用LSI10Aがスクライブ領域Kを挟んで複数並設された半導体ウェハ50の平面図である。以下、被検査装置用インタフェース回路16Aを第1のインタフェース回路(IF回路)16Aと記載する。
<Second Embodiment>
Next, a second embodiment of the present invention will be described. FIG. 2 is a block diagram of an LSI to be inspected (inspected apparatus) 10A provided with an inspected
被検査用LSI10Aは、被検査LSIコア12及び複数の端子回路13(13A,13B)を備えると共に、非接触通信用のデバイスとして複数の第1のIF回路16Aを備える。以下の説明では、端子回路13A、端子回路13B及び第1のIF回路16Aは、複数設けられている場合について説明するが、本実施形態はこれに限定されない。
The LSI to be inspected 10A includes an LSI core to be inspected 12 and a plurality of terminal circuits 13 (13A, 13B), and a plurality of
第1のIF回路16Aは、非接触で通信するチャネルを形成している。しかし、このことは被検査用LSI10Aにおける全てのチャネルが非接触で通信することを要求するものではない。例えば、被検査用LSI10Aの動作に必要な電源等は、図4や図6に示すようなプローブカード60に設けられたニードル62等により直接供給される構成であっても良い。以下の説明では、ニードル62を介して電源が直接供給される場合を例に説明する。そして、被検査用LSI10Aが、プローブカード60に設けられた検査用LSI61Aと非接触で通信するチャネルを非接触チャネルと記載し、ニードル62等が接触するチャネルを接触チャネルと記載する。この表記に従えば、第1のIF回路16Aの数だけ非接触チャネルが存在することになる。
The
図2に示す被検査LSIコア12は、所定のLSI機能を実行する被検査用LSI10Aの主要部をなす被検査対象である。この被検査LSIコア12は、入出力バッファ14及び実装用のパッド15を備えた端子回路13(13A,13B)と接続されている。
The
入出力バッファ14は、パッド15と被検査LSIコア12との間に配線接続されて、これらの間を流れる信号を保持して出力することにより、例えばインピーダンス整合等を行う。
The input /
このとき、パッド15と被検査LSIコア12との間を流れる信号には、被検査LSIコア12に入力する信号と、被検査LSIコア12から出力する信号とが存在する。そこで、入出力バッファ14には入力バッファ14aと出力バッファ14bとが設けられ、また入力バッファ14aと出力バッファ14bとの何れのバッファを機能させるかを切替えるためのバッファセレクタ14cが設けられている。
At this time, the signal flowing between the
そして、被検査LSIコア12からバッファセレクタ14cに対してバッファ切替信号G2が出力されて、バッファセレクタ14cは、このバッファ切替信号G2に基づいて入力バッファ14a又は出力バッファ14bの何れかが機能するように回路を切替える。このバッファ切替信号G2は、被検査LSIコア12内で生成された信号である。
Then, the buffer switching signal G2 is output from the
第1のIF回路16Aは、第1のアンテナ部17、第1の制御部18Aを備えて、検査用LSI61Aと非接触で通信する。第1のアンテナ部17は、出力用アンテナ17a、入力用アンテナ17b、特性信号変調器17c、検査信号復調器17d及び、モードセレクタ17eを備える。
The first IF
なお、出力用アンテナ17a、入力用アンテナ17bを1つのアンテナで共用することも可能である。また、非接触通信方法として磁界結合方式や電界結合方式等が可能である。以下の説明では、磁界結合方式を用いる場合を例に説明する。この場合、後述する各種のアンテナは、インダクタンス素子により形成される。
Note that the
検査用LSI61Aからの信号は、入力用アンテナ17bを介して第1のIF回路16Aに入力する。入力した信号は、検査信号復調器17dにより復調されてモードセレクタ17e及び端子回路13Aを通り被検査LSIコア12に入力する。また、被検査LSIコア12からの信号は、端子回路13A及びモードセレクタ17eを介して特性信号変調器17cに入力し、この特性信号変調器17cで変調されて出力用アンテナ17aから検査用LSI61Aに出力される。
A signal from the
モードセレクタ17eは、第1の制御部18Aが出力する制御信号G3に基づき、特性信号変調器17c、出力用アンテナ17aを介して信号を検査用LSI61Aに出力させる出力状態(出力モード)と、入力用アンテナ17b、検査信号復調器17dを介して信号を被検査LSIコア12に入力させる入力状態(入力モード)との回路切替を行う。
The
第1の制御部18Aは、制御用アンテナ18a、同期用アンテナ18b、切替信号復調器18c、同期信号復調器18d及び、クロック端子18eを含むスイッチ部18fを備える。
The first control unit 18A includes a
なお、被検査LSIコア12が、入力モード又は出力モードの何れであるかについては、検査用LSI61Aの仕様や検査条件に基づき予測できる。そこで、本実施形態おける第1の制御部18Aは、検査用LSI61Aからモード指令信号を受信して、このモード指令信号に基づき制御信号G3を出力する。モード指令信号は、切替信号G15と、この切替信号G15に続く同期信号G16とにより構成されている。以下の説明では、第1の制御部18Aは、モード指令信号を非接触通信により受信する場合について説明するが、例えばニードル等を介して直接受信しても良い。
Note that whether the
そして、制御用アンテナ18aは、検査用LSI61Aからの切替信号G15を受信する。受信した切替信号G15は、切替信号復調器18cにより復調されて、スイッチ部18fに入力する。一方、同期用アンテナ18bは、検査用LSI61Aからの同期信号G16を受信する。受信した同期信号G16は、同期信号復調器18dにより復調されてスイッチ部18fのクロック端子18eに入力する。
The
クロック端子18eに同期信号G16が入力すると、この同期信号G16に同期して切替信号G15が、スイッチ部18fに保持され、かつ、 制御信号G3としてモードセレクタ17eに出力される。モードセレクタ17eは、この制御信号G3に基づき入出力モードの切替を行う。
When the synchronization signal G16 is input to the
以上により、被検査LSIコア12の入出力モードに応じて第1のIF回路16Aがモード切替を行うので、検査用LSI61Aは非接触通信により被検査LSIコア12を検査することができるようになる。
As described above, since the first IF
次に、検査用LSI61A及び、この検査用LSI61Aを搭載したプローブカード60について説明する。図4(a)は、プローブカード60の平面図であり、図4(b)は図4(a)におけるA−A矢視断面図である。
Next, the
このプローブカード60は、複数の検査用LSI61Aと、複数のニードル62と、これらを搭載するカード基板63とを備える。プローブカード60は、検査用LSI61A及びニードル62を複数備えることは本実施形態を限定しない。即ち、1つの検査用LSI61Aのみを持つ構成でもよく、またニード62を全く持たない構成でもよい。
The
検査用LSI61Aは、被検査用LSI10Aにおける第1のIF回路16Aと非接触で通信する検査装置用インタフェース回路65Aを備え、カード基板63の基板面S1に沿って複数並設されている。以下、検査装置用インタフェース回路65Aを第2のIF回路65Aと記載する。
The
また、ニードル62は、検査用LSI61Aが並設された検査用LSIユニット64の内側に基板面S1から被検査用LSI10Aの方向に突出して設けられている。この検査用LSIユニット64の内側とは、検査用LSIユニット64が構成する領域内をいう。
Further, the
カード基板63の一方の基板面(搭載面)S1には、検査側端子74が設けられ、他方の基板面S2にはニードル側端子71及び配線端子76が設けられている。
An
また、検査用LSI61Aの背面(搭載面S1側の面)には、図示しない端子(以下、背面端子と記載する)が設けられ、この背面端子とカード基板63の検査側端子74とが半田ボール等の電気的接続部材73により機械的・電気的に接続されている。そして、配線端子76は、貫通配線75、検査側端子74、電気的接続部材73、貫通配線72を介して検査用LSI61Aの第2のインタフェース回路(IF回路)65Aに接続されている。なお、貫通配線72と第2のIF回路65Aとは、検査用LSI61Aの内部配線(図示しない)により接続されている。
Further, a terminal (hereinafter referred to as a back terminal) (not shown) is provided on the back surface (the surface on the mounting surface S1 side) of the
図6に示すように、ニードル側端子71及び配線端子76は、検査装置本体59と接続されている。そして、配線端子76からの信号は第2のIF回路65Aを介して被検査用LSI10Aに向けて出力され、また被検査用LSI10Aからの信号は第2のIF回路65Aを介して配線端子76に出力される。
As shown in FIG. 6, the
ニードル62は、カード基板63に垂直に支持されたピンである。このようにニードル62を垂直ピンとすることにより、隣り合うニードル62の干渉が防止でき、またニードル62をカード基板63の搭載面S1に投影した際の投影面積を最も小さくできる。従って、検査用LSI61Aを高密度にカード基板63に実装できるようになる。
The
ニードル62が垂直ピンであることは、ニードル62が搭載面S1に対して正確に90度の角度で設けられていることを要件とするものではない。少なくとも隣り合うニードル62の間で干渉が生じない範囲での傾斜は許容される。
That the
図4(a)においては、縦横3×3の検査用LSI61Aを持つプローブカード60が示され、また1つの検査用LSI61Aに対して8本のニードル62が示されているが、これらの数は例示である。また、ニードル62の本数はどのような信号がニードル62を介して被検査用LSI10Aに供給されるかにより決るため、その本数は限定する必要がない。例えば、このニードル62を介して被検査用LSI10Aに電源供給するような場合に、被検査用LSI10Aの電源の種類(VDD、VSS、GND等)や供給する電流値等に応じてニードル62の本数を設定する。
In FIG. 4A, a
次に、検査用LSI61Aについて説明する。図5は、検査用LSI61Aにおける第2のIF回路65Aのブロック図である。
Next, the
第2のIF回路65Aは、第2のアンテナ部67及び第2の制御部68Aを備える。第2のアンテナ部67は、被検査用LSI10Aにおける第1のIF回路16Aの第1のアンテナ部17に対応して設けられて、入力用アンテナ67a、出力用アンテナ67b、特性信号復調器67c、検査信号変調器67d及びモードセレクタ67eを備える。また、第2の制御部68Aは、被検査用LSI10Aにおける第1のIF回路16Aの第1の制御部18Aに対応して設けられて、制御用アンテナ68a、同期用アンテナ68b、切替信号変調器68c及び同期信号変調器68dを備える。
The second IF
これら入力用アンテナ67a、出力用アンテナ67b、制御用アンテナ68a及び同期用アンテナ68bは、出力用アンテナ17a、入力用アンテナ17b、制御用アンテナ18a及び同期用アンテナ18bと同様のアンテナ作用をなす。また、特性信号復調器67cは、検査信号復調器17dと同様の作用をなし、検査信号変調器67dは、特性信号変調器17cと同様の作用をなす。さらに、モードセレクタ67eは、モードセレクタ17eと同様の作用をなす。
The
検査装置本体59は、被検査用LSI10Aの動作状況を、この被検査用LSI10Aの検査条件及び動作仕様に基づき予測できるので、非接触通信する被検査用LSI10Aの非接触チャネルを特定することができる。そこで、検査装置本体59は、特定された非接触チャネルの入出力モードを指定する切替信号G15を出力する。この切替信号G15は、切替信号変調器68cで変調されて制御用アンテナ68aから被検査用LSI10Aに向けて出力される。
Since the inspection apparatus
その後、検査装置本体59は、制御信号G13及び同期信号G16を出力する。なお、同期信号G16は、制御信号G13を兼用してもよい。モードセレクタ67eは、制御信号G13を受信すると、制御信号G13の内容に応じて第2のアンテナ部67のモードを入力モード又は出力モードに設定する。また、同期信号G16は同期信号変調器68dによって変調されて、同期用アンテナ68bから被検査用LSI10Aに出力される。
Thereafter, the inspection apparatus
そして、第2のアンテナ部67が入力モードに設定された場合には、被検査用LSI10Aからの特性信号G12が入力用アンテナ67aで受信され、特性信号復調器67cで復調されて検査装置本体59に送られる。一方、第2のアンテナ部67が出力モードに設定された場合には、検査装置本体59からの検査信号G11が、検査信号変調器67dで変調されて出力用アンテナ67bから被検査用LSI10Aに出力される。
When the
次に、上述した検査用LSI61Aを搭載したプローブカード60を用いて被検査用LSI10Aが形成された半導体ウェハ50を検査する方法について説明する。図6は、半導体ウェハ50の検査状況を示す模式図である。また、図7は、被検査用LSI10Aの第1のIF回路16Aに信号が入力する際のタイミングチャートである。図8は、被検査用LSIの第1のIF回路16Aから信号が出力される際のタイミングチャートである。
Next, a method for inspecting the
被検査用LSI10Aの検査は、ニードル62とパッド15とが接触するまでプローブカード60を半導体ウェハ50に近接させることから始まる。そして、電力がニードル62を介して被検査用LSI10Aに供給される。これにより、被検査用LSI10Aは動作を開始する。以下、被検査用LSI10Aに検査信号G11が入力する場合(被検査用LSI10Aが入力モード)を図7に従い説明し、被検査用LSI10Aから特性信号G12が出力する場合(被検査用LSI10Aが出力モード)を図8に従い説明する。
The inspection of the LSI to be inspected 10A starts by bringing the
先ず、検査装置本体59は、検査信号G11を出力する非接触チャネルを特定する(ステップS1)。被検査用LSI10Aには複数の非接触チャネルがあり、非接触チャネル毎に入出力モードが異なる。このため、検査装置本体59は、非接触チャネル毎に入出力モードを判断する。そして、検査装置本体59は、この入出力モード判断に基づいた検査信号G11を生成する(ステップS2)。
First, the inspection apparatus
次に、検査装置本体59は、被検査用LSI10Aにおける第1のIF回路16Aの入出力モードを指定する切替信号G15を生成して出力する(ステップS3)。この切替信号G15は、検査用LSI61Aの切替信号変調器68cで変調されて、制御用アンテナ68aから被検査用LSI10Aに出力される(ステップS4)。この切替信号G15は、被検査用LSI10Aの制御用アンテナ18aに入力し、切替信号復調器18cで復調される。復調された切替信号G15は、スイッチ部18fに出力される(ステップS5)。
Next, the inspection apparatus
また、検査装置本体59は、検査用LSI61Aにおける第1のIF回路16Aの入出力モードを指定する制御信号G13を生成して出力する(ステップS6)。この制御信号G13は、検査用LSI61Aのモードセレクタ67eに入力する。モードセレクタ67eは、制御信号G13の内容に応じて第2のアンテナ部67の入出力モードを設定する(ステップS7)。ここでは検査装置本体59が、被検査用LSI10Aに検査信号G11を出力する場合について説明しているので、制御信号G13は、第2のアンテナ部67が出力モードにする情報を含んでいることになる。そこで、モードセレクタ67eは制御信号G13に基づき第2のアンテナ部67を出力モードに設定する(ステップS8)。
The inspection apparatus
次に、検査装置本体59は、同期信号G16を生成して出力する(ステップS9)。この同期信号G16は、同期信号変調器68dで変調されて同期用アンテナ68bから被検査用LSI10Aに出力される(ステップS10)。被検査用LSI10Aの同期用アンテナ18bに入力した同期信号G16は、同期信号復調器18dで復調されて、スイッチ部18fに入力する。スイッチ部18fは、同期信号G16に同期して切替信号G15を保持し、かつ、制御信号G13としてモードセレクタ17eに出力する(ステップS11)。これにより、第1のアンテナ部17は入力モードに設定される(ステップS12)。
Next, the inspection apparatus
このようにして検査用LSI61Aの第2のアンテナ部67が出力モードに設定され、被検査用LSI10Aの第1のアンテナ部17が入力モードに設定されると、被検査LSIコア12からバッファ切替信号G2が出力される(ステップS13)。このバッファ切替信号G2は、被検査LSIコア12の動作結果でもある。従って、バッファ切替信号G2の出力は、第1のアンテナ部17や第2のアンテナ部67の入出力モードにかかわらず出力される。検査装置本体59は、このようなバッファ切替信号G2が出力されるタイミングを見計らって、第1のアンテナ部17や第2のアンテナ部67の入出力モードを設定することになる。バッファ切替信号G2は、バッファセレクタ14cに入力して、入力バッファ14a又は出力バッファ14bが選択される。先の説明条件では被検査用LSIを入力モードに設定するので、入力バッファ14aが選択されることになる(ステップS14,S15)。
In this way, when the
このようにして第1のアンテナ部17や第2のアンテナ部67等の入出力モードが設定されると、検査装置本体59は、検査信号G11を出力する(ステップS16)。検査信号G11は、検査信号変調器67dで変調されて出力用アンテナ67bから被検査用LSI10Aに出力される(ステップS17)。被検査用LSI10Aの入力用アンテナ17bに、この検査信号G11が入力し、入力された検査信号G11は検査信号復調器17dで復調される(ステップS18)。そして、検査信号G11は、入力バッファ14aでバッファリングされてから被検査LSIコア12に入力する(ステップS19)。これにより、被検査LSIコア12は、検査信号G11に基づいた動作を行う(ステップS20)。
When the input / output mode of the
次に、被検査用LSI10Aからの特性信号G12を入力する場合を説明する。検査装置本体59は特性信号G12を取得する非接触チャネルの特定を行う(ステップS21)。そして、上述したステップS3〜ステップS15と同じ手順により、検査用LSI61Aの第2のアンテナ部67の入出力モード及び被検査用LSI10Aの第1のアンテナ部17の入出力モードを設定する。この場合は、被検査用LSI10Aから特性信号G12が出力されるので、被検査用LSI10Aの第1のアンテナ部17は出力モードに設定され、検査用LSI61Aの第2のアンテナ部67は入力モードに設定される。
Next, a case where the characteristic signal G12 from the LSI to be inspected 10A is input will be described. The inspection apparatus
このようにして第1のアンテナ部17や第2のアンテナ部67及び入出力バッファ14の入出力モードが設定されると、被検査LSIコア12の動作結果である特性信号G12が出力される(ステップS22)。この特性信号G12は、出力バッファ14bでバッファリングされてから特性信号変調器17cで変調され、出力用アンテナ17aから検査用LSI61Aに出力される(ステップS23,S24)。検査用LSI61Aの入力用アンテナ67aは特性信号G12を入力し、特性信号G12を特性信号復調器67cが復調して検査装置本体59に出力する(ステップS25,S26)。
When the input / output modes of the
なお、上記説明では、検査信号や同期信号を含むモード指令信号は、非接触チャネルを介して非接触通信により第1の制御部に送られる場合について説明した。しかし、本実施形態はこれに限定するものではなく、ニードル等を介した直接通信(接触通信)によりモード指令信号を第1の制御部が取得する構成であっても良い。何れの場合であっても、検査装置本体59が被検査用LSIのモードを把握しているため、通信手段が非接触であるか接触であるかを問わず行うことが可能である。
In the above description, the case where the mode command signal including the inspection signal and the synchronization signal is transmitted to the first control unit by non-contact communication via the non-contact channel has been described. However, the present embodiment is not limited to this, and the first control unit may acquire the mode command signal by direct communication (contact communication) via a needle or the like. In any case, since the inspection apparatus
また、検査信号G11や特性信号G12が伝送される前に、モードセレクタ67e及びモードセレクタ17eによる入出力モードの切替が完了していることが必要である。従って、この条件を満たす範囲で上述した各ステップの実行順番は前後してもよい。
Further, before the inspection signal G11 and the characteristic signal G12 are transmitted, it is necessary that the input / output mode switching by the
以上説明したように、被検査LSIコアの動作モードを把握している検査装置本体からの信号に基づき、被検査用LSI及び検査用LSIのインタフェース回路が制御できるようになる。 As described above, the LSI to be inspected and the interface circuit of the inspection LSI can be controlled based on the signal from the inspection apparatus main body that knows the operation mode of the LSI core to be inspected.
<第3の実施形態>
次に、本発明の第3の実施形態を説明する。なお、第2の実施形態と同一構成に関しては同一符号を用いて説明を適宜省略する。第2の実施形態においては第2のアンテナ部における入出力モードの切替は、非接触チャネル毎に切替信号や同期信号を出力して行った。このため、検査用LSIにおける全ての第2のIF回路及び被検査用LSIにおける全ての第1のIF回路に第1のアンテナ部と第1の制御部とが必要であった。これに対し本実施形態においては、検査用LSIにおける全ての第2のIF回路の第1のアンテナ部を1つの第2の制御部により制御し、また被検査用LSIにおける全ての第1のIF回路の第1のアンテナ部を1つの第2の制御部により制御するようにした。
<Third Embodiment>
Next, a third embodiment of the present invention will be described. In addition, about the same structure as 2nd Embodiment, description is abbreviate | omitted suitably using the same code | symbol. In the second embodiment, switching of the input / output mode in the second antenna unit is performed by outputting a switching signal or a synchronization signal for each non-contact channel. Therefore, all the second IF circuits in the inspection LSI and all the first IF circuits in the LSI to be inspected require the first antenna unit and the first control unit. On the other hand, in the present embodiment, the first antenna units of all the second IF circuits in the test LSI are controlled by one second control unit, and all the first IFs in the LSI to be tested are controlled. The first antenna part of the circuit is controlled by one second control part.
図9は、このような被検査用LSI10Bのブロック図である。この被検査用LSI10Bは、被検査LSIコア12、複数の端子回路13Aを備えると共に、複数の第1のアンテナ部17及び1つの第1の制御部18Bを備える。第1のアンテナ部17は、各端子回路13Aに対応して設けられている。端子回路13A及び第1のアンテナ部17の構成は第2の実施形態と同じである。これに対し、第1の制御部18Bは、制御用アンテナ18a、同期用アンテナ18b、切替信号復調器18c及び、同期信号復調器18dスイッチ部18gを備えて、各第1のアンテナ部17に対して共通に用いられる。
FIG. 9 is a block diagram of such an LSI 10B to be inspected. The LSI to be inspected 10B includes an LSI core to be inspected 12, a plurality of
図10は、検査用LSI61Bにおける第2のIF回路65Bのブロック図である。第2のIF回路65Bは、複数の第2のアンテナ部67と1つの第2の制御部68Bとを備える。第2のアンテナ部67及び第2の制御部68Bの構成及び動作は第2の実施形態と同じであるので説明は省略する。
FIG. 10 is a block diagram of the second IF
検査装置本体59は、各チャネルの入出力モード示す切替信号G17をシリアルデータ化して出力する。この切替信号G17は、第2のIF回路65Bの第2の制御部68Bから、図9に示す被検査用LSI10Bの第1の制御部18Bに非接触通信により送られる。被検査用LSI10Bの各スイッチ部18gは、それぞれ切替信号G17を同期信号G18に同期して保持し、かつ、出力する。
The inspection apparatus
そして、検査装置本体59は、非接触チャネルの入出力の切替が必要になったときに、各チャネルに対する同期信号G18を出力する。各スイッチ部18gのクロック端子18eに同期信号G18が入力すると、各スイッチ部18gは切替信号G17を保持し、かつ、制御信号G3として第1のアンテナ部17に出力する。これにより、第1のアンテナ部17の入出力モードが切替えられる。
Then, the inspection apparatus
なお、各チャネルの切替信号G17や同期信号G18の出力方法には、種々の方法が可能であり、上述した方法に限定されない。例えば、チャネル毎に識別番号を付与し、スイッチ部18gが自分の識別番号に一致する切替信号G17や同期信号G18を受信するようにしても良い。
Various methods can be used for outputting the switching signal G17 and the synchronization signal G18 of each channel, and the method is not limited to the above-described method. For example, an identification number may be assigned to each channel, and the
このように、1つの制御部を設けるだけで、複数のアンテナ部が制御できるので、被検査用LSI及び検査用LSIの構成が簡略化できる。即ち、被検査用LSI及び検査用LSIのコストが抑制できる。 As described above, since a plurality of antenna units can be controlled only by providing one control unit, the configuration of the LSI to be inspected and the LSI for inspection can be simplified. That is, the costs of the LSI to be inspected and the LSI for inspection can be suppressed.
<第4の実施形態>
次に、本発明の第4の実施形態を説明する。なお、第2の実施形態と同一構成に関しては、同一符号を用いて説明を適宜省略する。
<Fourth Embodiment>
Next, a fourth embodiment of the present invention will be described. In addition, about the same structure as 2nd Embodiment, description is abbreviate | omitted suitably using the same code | symbol.
これまでの実施形態においては、被検査用LSIにおける第1の制御部は、検査用LSIからの切替信号や同期信号に従って第1のアンテナ部の入出力モードを切替えた。これに対して、本実施形態は、被検査LSIコアから入出力バッファに出力されるバッファ切替信号を利用して、第1のアンテナ部の切替を行うようにしたものである。 In the embodiments so far, the first control unit in the LSI to be inspected has switched the input / output mode of the first antenna unit in accordance with the switching signal and the synchronization signal from the inspection LSI. In contrast, in the present embodiment, the first antenna unit is switched using a buffer switching signal output from the LSI core to be tested to the input / output buffer.
図11は、本実施形態にかかる被検査用LSI10Cのブロック図である。同図に示すように、被検査用LSI10Cの第1の制御部18Cは、被検査LSIコア12が自己生成したバッファ切替信号G2を分岐する分岐部80を備える。そして、この分岐部80により分岐したバッファ切替信号G2の一方は、入出力バッファ14に入力して、バッファセレクタ14cにより入力バッファ14a又は出力バッファ14bが選択される。
FIG. 11 is a block diagram of the LSI to be inspected 10C according to the present embodiment. As shown in the figure, the
また、分岐部80で分岐した他方のバッファ切替信号G2は、第1のIF回路16Cにおける第1のアンテナ部17のモードセレクタ17eに入力する。これによりモードセレクタ17eは、第1のアンテナ部17を入力モード又は出力モードに切替える。
The other buffer switching signal G2 branched by the branching
ここで第1のアンテナ部17及び入出力バッファ14が入力モードの場合、バッファセレクタ14eが、モードセレクタ17eと同時、又はモードセレクタ17eより先に入力モードに設定されていることが望ましい。また、第1のアンテナ部17及び入出力バッファ14が出力モードの場合、モードセレクタ17eが、バッファセレクタ14eと同時、バッファセレクタ14eより先に出力モードに設定されていることが望ましい。
Here, when the
なお、図12に示すように第1のIF回路16Dを備えた被検査用LSIであっても良い。この第1のIF回路16Dの第1の制御部18Dは、分岐部80と、この分岐部80とモードセレクタ17eとの間に接続されたバッファ81とを備えている。そして、被検査LSIコア12からのバッファ切替信号G2は、バッファ81を介してモードセレクタ17eに入力する。これにより、モードセレクタ17eと被検査LSIコア12とのインピーダンス整合等が行われるようになり、モードセレクタ17eの制御の信頼性が向上する。
Note that, as shown in FIG. 12, an LSI to be inspected including the first IF
このように被検査用LSIのインタフェース回路は、被検査LSIコアからのバッファ切替信号により入出力モードが切り替えられるので、検査用LSIのインタフェース回路に制御部が不要となる利点がある。 As described above, the interface circuit of the LSI to be inspected has an advantage that the control unit is not required in the interface circuit of the inspecting LSI because the input / output mode is switched by the buffer switching signal from the LSI core to be inspected.
本発明は、上述した各実施形態で説明した構成に限定されず、当業者が理解し得る様々な変更が可能であり、かつ、かかる変更された構成を含んでいる。 The present invention is not limited to the configurations described in the above-described embodiments, and various modifications that can be understood by those skilled in the art are possible and include such modified configurations.
G1 制御信号
G2 バッファ切替信号
G11 検査信号
G12 特性信号
G13 制御信号
G15,G17 切替信号
G16,G18 同期信号
2 被検査装置用インタフェース回路(第2のIF回路)
3,17 第1のアンテナ部
4 第1の制御部
6 検査用LSI
5,10A〜10C 被検査用LSI
12 被検査LSIコア
16A〜16D 被検査装置用インタフェース回路(第1のIF回路)
18A〜18D 第1の制御部
18g,18f スイッチ部
18e クロック端子
50 半導体ウェハ
59 検査装置本体
60 プローブカード
61A,61B 検査用LSI
62 ニードル
65A,65B 検査装置用インタフェース回路(第2のIF回路)
67 第2のアンテナ部
68A,68B 第2の制御部
80 分岐部
81 バッファ
G1 control signal G2 buffer switching signal G11 inspection signal G12 characteristic signal G13 control signal G15, G17 switching signal G16,
3, 17
5,10A-10C LSI for inspection
12 LSI core to be inspected 16A to 16D Interface circuit for device under test (first IF circuit)
18A to 18D
62
67
Claims (16)
前記第1のアンテナ部を入力状態又は出力状態に切替える第1の制御部と、を備えることを特徴とする被検査装置用インタフェース回路。 A first antenna unit that allows non-contact communication between an inspected apparatus body and an inspection apparatus that inspects the inspected apparatus body;
An interface circuit for a device under test, comprising: a first control unit that switches the first antenna unit to an input state or an output state.
前記第1の制御部が、前記検査装置から前記第1のアンテナ部の入出力状態を指示するモード指令信号を非接触通信により受信して、該モード指令信号に基づき前記第1のアンテナ部を入力状態又は出力状態に切替えることを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device under test according to claim 1,
The first control unit receives a mode command signal for instructing an input / output state of the first antenna unit from the inspection device by non-contact communication, and the first antenna unit is configured based on the mode command signal. An interface circuit for a device under test characterized by switching to an input state or an output state.
前記第1の制御部が、前記検査装置から前記第1のアンテナ部の入出力状態を指示するモード指令信号を接触通信により受信して、該モード指令信号に基づき前記第1のアンテナ部を入力状態又は出力状態に切替えることを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device under test according to claim 1,
The first control unit receives a mode command signal instructing an input / output state of the first antenna unit from the inspection device by contact communication, and inputs the first antenna unit based on the mode command signal An interface circuit for a device under test characterized by switching to a state or an output state.
前記モード指令信号は、前記第1のアンテナ部の入出力状態を指示する切替信号と、
該切替信号に基づき前記第1のアンテナ部の入出力状態を切替えるタイミングを指示する同期信号と、を含むことを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device under test according to claim 2 or 3,
The mode command signal includes a switching signal that indicates an input / output state of the first antenna unit;
An interface circuit for a device under test, comprising: a synchronization signal for instructing a timing for switching an input / output state of the first antenna unit based on the switching signal.
前記第1の制御部は、前記同期信号に同期して前記切替信号を保持し、かつ、出力するスイッチ部を備えることを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device to be inspected according to claim 4,
The first control unit includes a switch unit that holds and outputs the switching signal in synchronization with the synchronization signal.
1つの前記第1の制御部が、複数の前記第1のアンテナ部に対して入出力状態の切替制御を行うことを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device to be inspected according to any one of claims 1 to 5,
One said 1st control part performs switching control of an input-output state with respect to several said 1st antenna part, The interface circuit for to-be-tested apparatuses characterized by the above-mentioned.
前記第1の制御部は、前記被検査装置本体が自己生成した信号に基づき前記第1のアンテナ部を入力状態又は出力状態に切替えることを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device under test according to claim 1,
The inspected device interface circuit, wherein the first control unit switches the first antenna unit to an input state or an output state based on a signal self-generated by the inspected device body.
前記被検査装置本体が自己生成した信号は、当該被検査装置本体に接続された入出力バッファを制御するバッファ切替信号であることを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device under test according to claim 7,
The inspected device interface circuit, wherein the signal self-generated by the inspected device body is a buffer switching signal for controlling an input / output buffer connected to the inspected device body.
前記第1の制御部が、前記バッファ切替信号を前記第1のアンテナ部に出力するバッファを備えることを特徴とする被検査装置用インタフェース回路。 An interface circuit for a device under test according to claim 8,
An interface circuit for a device under test, wherein the first control unit includes a buffer that outputs the buffer switching signal to the first antenna unit.
前記第1のアンテナ部を入力状態又は出力状態に切替えるモード指令信号を出力する第2の制御部と、を備えることを特徴とする検査装置用インタフェース回路。 A second antenna unit that communicates in a non-contact manner with the interface circuit for a device under test according to any one of claims 1 to 9,
An inspection circuit interface circuit comprising: a second control unit that outputs a mode command signal for switching the first antenna unit to an input state or an output state.
該状態切替指令に基づき前記被検査装置用インタフェース回路を入力状態又は出力状態に切替える手順と、を含むことを特徴とする検査方法。 A procedure for receiving a state switching command for switching the interface circuit for the device under test to an input state or an output state;
And a procedure of switching the interface circuit for the device under test to an input state or an output state based on the state switching command.
検査装置用インタフェース回路を入力状態又は出力状態に切替える手順と、を含むことを特徴とする検査方法。 The inspection method according to claim 13,
And a procedure for switching the interface circuit for an inspection apparatus to an input state or an output state.
前記被検査装置用インタフェース回路を入力状態又は出力状態に切替える際に、入出力状態を指示する信号を保持して出力する手順と、
前記入出力状態を示す信号に基づき、前記被検査装置用インタフェース回路の入出力状態の切替えを行う手順と、を含むことを特徴とする検査方法。 The inspection method according to claim 13 or 14,
A procedure for holding and outputting a signal indicating an input / output state when the interface circuit for the device under test is switched to an input state or an output state;
And a procedure for switching the input / output state of the interface circuit for the device under test based on the signal indicating the input / output state.
前記被検査装置が自己生成した信号に基づき、前記被検査装置用インタフェース回路の入力状態又は出力状態に切替える手順を含むことを特徴とする検査方法。 The inspection method according to claim 13,
An inspection method comprising a step of switching to an input state or an output state of the interface circuit for the device under test based on a signal generated by the device under test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067241A JP2011196969A (en) | 2010-03-24 | 2010-03-24 | Interface circuit for inspection device and inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067241A JP2011196969A (en) | 2010-03-24 | 2010-03-24 | Interface circuit for inspection device and inspection method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011196969A true JP2011196969A (en) | 2011-10-06 |
Family
ID=44875367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010067241A Withdrawn JP2011196969A (en) | 2010-03-24 | 2010-03-24 | Interface circuit for inspection device and inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011196969A (en) |
-
2010
- 2010-03-24 JP JP2010067241A patent/JP2011196969A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101212042B1 (en) | Electronic circuit testing apparatus | |
US8125235B2 (en) | Apparatus for mass die testing | |
KR20100105499A (en) | Method, apparatus and system of parallel ic test | |
KR100933413B1 (en) | Semiconductor integrated circuit | |
JP2010118408A (en) | Semiconductor device and method of manufacturing semiconductor device | |
US8593166B2 (en) | Semiconductor wafer, semiconductor circuit, substrate for testing and test system | |
JPH1048298A (en) | Method for testing semiconductor device at high speed | |
JP3730340B2 (en) | Semiconductor test equipment | |
KR100683041B1 (en) | Semiconductor device application test apparatus capable of testing many semiconductor devices simultaneously | |
WO2009141907A1 (en) | Wafer unit for testing and testing system | |
JP2006138705A (en) | Probe card and inspection method using the same | |
JP2011196969A (en) | Interface circuit for inspection device and inspection method | |
US7688087B2 (en) | Test apparatus | |
JP2007294758A (en) | Semiconductor test device, communication module test device, wafer test device, and wafer | |
US7564255B2 (en) | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test | |
KR101222737B1 (en) | Boundary scan testing apparatus for embedded-type substrate and method thereof | |
KR20080061735A (en) | Device under test and system and method for testing the same | |
KR100977060B1 (en) | Probe card for testing semiconductor devices, Tester and Chip inspection method using the same | |
KR101068568B1 (en) | Testing interface board for semiconductor device | |
JPH07159483A (en) | Integrated circuit device and its testing method | |
JP4137082B2 (en) | Semiconductor device testing equipment | |
JP2002022803A (en) | Semiconductor device and test method for semiconductor device | |
JP3865185B2 (en) | Semiconductor device, test apparatus and test method thereof | |
JP2007114163A (en) | Multi-chip package lsi | |
JP2007012709A (en) | Semiconductor inspection device, and inspection method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110707 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |