JP2011187855A - Method of manufacturing multilayer ceramic substrate - Google Patents
Method of manufacturing multilayer ceramic substrate Download PDFInfo
- Publication number
- JP2011187855A JP2011187855A JP2010053987A JP2010053987A JP2011187855A JP 2011187855 A JP2011187855 A JP 2011187855A JP 2010053987 A JP2010053987 A JP 2010053987A JP 2010053987 A JP2010053987 A JP 2010053987A JP 2011187855 A JP2011187855 A JP 2011187855A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- green layer
- layer
- substrate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
Abstract
Description
本発明は、キャビティとバリスタ機能層を有する多層セラミック基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a multilayer ceramic substrate having a cavity and a varistor functional layer.
半導体デバイスの一種である発光ダイオード素子は青色発光ダイオード素子等の開発に伴い、小型、高輝度で低消費電力の発光体としてディスプレイデバイスから家庭用照明まで幅広い普及が見込まれている。 With the development of blue light-emitting diode elements and the like, light-emitting diode elements, which are a type of semiconductor device, are expected to be widely spread from display devices to home lighting as compact, high-brightness, low-power-consumption light emitters.
従来、発光ダイオード素子を利用するために発光ダイオード素子を多層セラミック基板に実装した小型・薄型の発光ダイオードモジュールが用いられてきた。図3に示すように発光ダイオードモジュールは発光ダイオード素子50の反射率を高め発熱による発光効率の低下を防止するため、多層セラミック基板として反射率・放熱性が比較的良いアルミナのセラミック基板51を用い上面に集光に用いるキャビティ52を設けていた。さらにセラミック基板51にはサーマルビア(図示せず)を貫通させて放熱性をより向上させていることが行われている。
Conventionally, in order to use a light emitting diode element, a small and thin light emitting diode module in which the light emitting diode element is mounted on a multilayer ceramic substrate has been used. As shown in FIG. 3, the light emitting diode module uses an alumina
また、静電気放電等のサージ電圧に対し発光ダイオード素子50の保護を図るために、セラミック基板51の下面にはバリスタ機能層55を設け発光ダイオード素子50の給電ラインの接続ビア53、54間にバリスタ機能層55を電気的に接続して静電気対策が行われている。この多層セラミック基板は、ガラスセラミック層56となるガラスセラミックグリーン層、バリスタ機能層55となるバリスタ機能グリーン層、セラミック基板51となる焼結基板、キャビティ52となるセラミックグリーン層を順次設けて焼成して形成されるものである。
Further, in order to protect the light
なお、この出願の発明に関する先行技術文献情報としては、例えば特許文献1、特許文献2に示すものが知られている。 As prior art document information relating to the invention of this application, for example, those shown in Patent Document 1 and Patent Document 2 are known.
しかしながら、このような従来の多層セラミック基板は、焼成時間を短くし生産効率を高めるためにキャビティ52としてガラスセラミック層56と同じガラスセラミックの組成とすると、セラミック基板51を薄層化したときに多層セラミック基板の各層の焼成収縮差により多層セラミック基板の反りが大きくなり発光ダイオード素子50の実装性が悪化してしまう課題があった。また反りを抑制するためにガラスセラミック層56となるガラスセラミックグリーン層を薄層にすると焼成時や高温高湿環境でバリスタ特性が劣化する課題があった。
However, such a conventional multilayer ceramic substrate has the same glass ceramic composition as the glass
本発明は、上記の従来の課題を解決するものであり、バリスタ特性の劣化を防止しつつ反りを抑制し電子部品の実装性に優れた薄型の多層セラミック基板の製造方法を提供するものである。 The present invention solves the above-described conventional problems, and provides a method for manufacturing a thin multilayer ceramic substrate excellent in electronic component mountability by suppressing warpage while preventing deterioration of varistor characteristics. .
上記目的を達成するために本発明は、電子部品の実装部を取り囲むキャビティを上面に設けた多層セラミック基板の製造方法であって、第1のセラミックグリーン層と、バリスタ機能グリーン層と、セラミック焼結体基板と、前記キャビティとなる第2のセラミックグリーン層と、を順次積層した積層体を焼成する工程を備え、前記焼成において、第1のセラミックグリーン層の焼成収縮割合は第2のセラミックグリーン層の焼成収縮完了温度において0%〜40%であり、第1のセラミックグリーン層の焼成収縮完了温度以上でバリスタ機能グリーン層を焼成する多層セラミック基板の製造方法である。 In order to achieve the above object, the present invention provides a method for manufacturing a multilayer ceramic substrate having a cavity surrounding an electronic component mounting portion on an upper surface, comprising a first ceramic green layer, a varistor function green layer, a ceramic firing layer. A step of firing a laminated body in which a bonded substrate and a second ceramic green layer serving as the cavity are sequentially laminated, and in the firing, the firing shrinkage ratio of the first ceramic green layer is the second ceramic green This is a method for producing a multilayer ceramic substrate in which the varistor function green layer is fired at a firing shrinkage completion temperature of the layer of 0% to 40% or higher than the firing shrinkage completion temperature of the first ceramic green layer.
以上のように本発明によれば、キャビティとバリスタ機能層を有する薄型の多層セラミック基板においてバリスタ特性の劣化を防止しつつ反りを抑制し電子部品の実装性を確保できる。 As described above, according to the present invention, in a thin multilayer ceramic substrate having a cavity and a varistor functional layer, it is possible to prevent warping while preventing deterioration of varistor characteristics and to secure the mountability of electronic components.
(実施の形態)
本発明の実施の形態の多層セラミック基板について説明する。
(Embodiment)
A multilayer ceramic substrate according to an embodiment of the present invention will be described.
本実施の形態の多層セラミック基板は、図1に示すように電子部品として発光ダイオード素子28を実装した発光ダイオードモジュール用の多層セラミック基板である。多層セラミック基板はセラミック基板11を有しセラミック基板11の上面18の中央に実装部20が設けられている。セラミック基板11は酸化アルミニウム、窒化アルミニウム等を主成分とする絶縁性焼結体を基体とするもので四角・円形状等の平板に設けられている。
The multilayer ceramic substrate of the present embodiment is a multilayer ceramic substrate for a light emitting diode module on which a light
セラミック基板11の厚みは多層セラミック基板を薄型化するために150μm〜500μm以下が好ましい。
The thickness of the
実装部20にはセラミック基板11の上面18の表面に形成された1対の実装電極21、22が形成され、実装電極21、22は発光ダイオード素子28の端子電極にバンプ等を介して接合され、発光ダイオード素子28の端子電極の形状に対応して実装電極21と実装電極22とは互いに異なる面積に形成され実装電極22の方が大きい面積に設けられている。
The
さらにセラミック基板11の上面18に実装部20を取り囲むキャビティ29が積層され、キャビティ29は第2のセラミック層13からなり平面視において発光ダイオード素子28の外周より外側に設けられ発光ダイオード素子28を収納する。またキャビティ29の実装部20を囲む側面はセラミック基板11に対し垂直面又は上方に向かって広がる傾斜面に設けられる。またセラミック基板11の上面18における実装部20には第2のセラミック層13を形成していない。
Further, a cavity 29 surrounding the
多層セラミック基板の底面側にはセラミック基板11の下面19上に積層されたバリスタ機能層14が設けられ、バリスタ機能層14はバリスタ層15と内部電極16、17とが交互に積層されバリスタ層15の少なくとも一部が1対の内部電極間に挟まれているものである。一方の内部電極17はセラミック基板11の下面19上に形成されている。
A varistor
さらに多層セラミック基板はバリスタ機能層14の下面に積層された第1のセラミック層12を有し、この第1のセラミック層12の一方の表面は露出し多層セラミック基板の底面とするものである。この第1のセラミック層12は多層セラミック基板を実装する回路基板とバリスタ機能層14とを電気的に絶縁するための絶縁保護層となる。
Further, the multilayer ceramic substrate has a first
また多層セラミック基板の底面には第1のセラミック層12の表面に形成された1対の端子電極23、24が設けられ、1対の端子電極23、24と1対の実装電極21、22は多層セラミック基板に厚み方向に埋め込まれた1対の接続ビア25、26を介して夫々電気的に接続され、接続ビア25、26はさらにバリスタ機能層14の内部電極16、17と夫々電気的に接続されている。
A pair of
サーマルビア27は発熱部品である発光ダイオード素子28の熱の放熱性を向上するためにセラミック基板11を貫通して設けられている。サーマルビア27の上方端部27aは実装された発光ダイオード素子28の直下方に配設され実装電極22に接合し、下方端部27bは実装電極22と電気的に接続した一方の内部電極17に接続している。このようにサーマルビア27の下方端部27bを内部電極17に接続し多層セラミック基板の底面に露出させないことにより放熱性と多層セラミック基板をマザーボード基板等に実装する際の実装性を確保することができる。
The
このように実装部20はバリスタ機能層14と第1のセラミック層12とを設けた反対側に設けられているため、実装された発光ダイオード素子28の熱は熱伝導の妨げなく熱伝導性の高いセラミック基板11へ効率的に放散できる。
Thus, since the
多層セラミック基板の製造方法は、図2に示すように第1のセラミック層12となる第1のセラミックグリーン層32と、バリスタ機能層14となるバリスタ機能グリーン層34と、セラミック基板11となるセラミック焼結体基板31と、キャビティ29となる第2のセラミックグリーン層33と、を順次積層し積層体を形成した後、積層体を焼成し一体化する工程を備えている。
As shown in FIG. 2, the multilayer ceramic substrate manufacturing method includes a first ceramic
積層体を形成する工程では、第2のセラミックグリーン層33は多層セラミック基板のセラミック基板11の上面18の実装部20の周囲を包囲するようにセラミック焼結体基板31上に積層される。
In the step of forming the laminated body, the second ceramic
積層体を焼結する工程では、所定の昇温速度で上昇後、最高温度の焼成温度で一定時間保持する。焼成温度は第1のセラミックグリーン層32の焼成収縮完了温度以上でバリスタ機能グリーン層34の焼成に適した温度に設けられる。
In the step of sintering the laminated body, the temperature is increased at a predetermined temperature increase rate, and then held at the highest firing temperature for a certain time. The firing temperature is set to a temperature suitable for firing the varistor function
焼成する工程においては、セラミック焼結体基板31本体は実質的に焼成されないため、セラミック焼結体基板31に当接する第2のセラミックグリーン層33はセラミック焼結体基板31により焼成収縮が拘束される。
In the firing step, the main body of the ceramic
第1のセラミックグリーン層32の焼成収縮割合は第2のセラミックグリーン層33の焼成収縮完了温度において0%〜40%であり、この焼成収縮割合とすることによりバリスタ特性の劣化を防止できるように設けた第1のセラミック層12の厚みに対してセラミック基板11を薄層化しても多層セラミック基板の反りを抑制し電子部品の実装性を確保できる。
The firing shrinkage ratio of the first ceramic
第1のセラミックグリーン層32の焼成収縮割合が40%より大きい場合には、第1のセラミックグリーン層32の収縮によりセラミック焼結体基板31の上面と下面に作用する収縮応力のバランスが大きくなるため、多層セラミック基板の反り量が大きくなり多層セラミック基板に発光ダイオード素子等の電子部品の実装不良が著しく増加する。
When the firing shrinkage ratio of the first ceramic
第1のセラミックグリーン層32の焼成収縮割合はより好ましくは0%〜5%であり、第1のセラミックグリーン層32の収縮ばらつきの影響を小さくでき、キャビティ29とバリスタ機能層14を有する多層セラミック基板の実装不良の発生を防止できる。
The firing shrinkage ratio of the first ceramic
このように第1のセラミックグリーン層32、第2のセラミックグリーン層33の焼成挙動を制御するために、第1のセラミック層12、第2のセラミック層13は比較的低温で焼成することができるガラスセラミック粉末を主成分として用いることが好ましい。
Thus, in order to control the firing behavior of the first ceramic
また第1のセラミックグリーン層32の厚みは5μm〜50μmが好ましく、多層セラミック基板を薄型にできると共に、第1のセラミックグリーン層32によって焼成の際にバリスタ層15となるバリスタグリーン層35のバリスタ材料の組成を安定化できバリスタ特性の劣化を防止でき、また焼成後、第1のセラミック層12によって高温高湿環境におけるバリスタ特性の劣化を防止できる。
The thickness of the first ceramic
また焼成温度で保持する際には、バリスタ機能グリーン層34はセラミック焼結体基板31と焼成収縮が完了した第1のセラミックグリーン層32とに挟まれることにより焼成収縮が拘束されるため、バリスタ機能グリーン層34による積層体の反りが抑制される。
Further, when holding at the firing temperature, the varistor function
ここで所定温度における焼成収縮割合は単体のグリーンシートを昇温速度5℃/分で常温から焼成温度まで昇温させたときの厚み方向における焼成収縮量全体に対する焼成収縮量の比を示し、焼成収縮完了温度は焼成収縮割合が99%以上の温度とする。 Here, the firing shrinkage ratio at a predetermined temperature indicates the ratio of the firing shrinkage amount to the entire firing shrinkage amount in the thickness direction when a single green sheet is heated from room temperature to the firing temperature at a temperature rising rate of 5 ° C./min. The shrinkage completion temperature is a temperature at which the firing shrinkage ratio is 99% or more.
(実施例)
次に、本発明の実施例の多層セラミック基板の製造方法について図1、図2を用いて説明する。
(Example)
Next, the manufacturing method of the multilayer ceramic substrate of the Example of this invention is demonstrated using FIG. 1, FIG.
まず、セラミック基板11の基板本体となる厚み280μmで純度95%以上の酸化アルミニウムのセラミック焼結体基板31を準備する。
First, a
続いてセラミック焼結体基板31の下面19を上にして下面19上に厚み20μmのバリスタ機能グリーン層34を形成する。バリスタ機能グリーン層34は内部電極16、17となる導電体層36、37とバリスタグリーン層35とをスクリーン印刷により交互に積層して作製する。一方の導電体層37はセラミック基板11の下面19上に形成されるようにセラミック焼結体基板31の表面に積層する。
Subsequently, a varistor function
また導電体層36、37はAg/Pd粉体の金属ペーストを用いて矩形パターンに形成され、バリスタグリーン層35は酸化亜鉛を主成分とし、酸化ビスマス、酸化マンガン、酸化コバルト、酸化アンチモン等の副成分を酸化亜鉛に添加したバリスタ粉体を含有するペーストを用いて形成される。
The conductor layers 36 and 37 are formed in a rectangular pattern using a metal paste of Ag / Pd powder, and the varistor
さらにバリスタ機能グリーン層34上に第1のセラミックグリーン層32をスクリーン印刷により形成して、第1のセラミックグリーン層32、バリスタ機能グリーン層34、セラミック焼結体基板31を順次積層した中間積層体を得る。
Further, an intermediate laminate in which the first ceramic
第1のセラミックグリーン層32は、ガラスセラミック粉体を含有するセラミックペーストを用いて形成され、このガラスセラミック粉末は酸化ケイ素、酸化アルミニウム、酸化マグネシウムを主成分とし、酸化バリウム、酸化カルシウムを副成分として添加したものである。第1のセラミックグリーン層32はバリスタ特性の劣化が防止できるように厚みを30μmとした。
The first ceramic
このとき中間積層体には、中間積層体を貫通するように直径150μmの接続ビア38、39を形成し、セラミック焼結体基板31を貫通するように直径200μmのサーマルビア40を形成する。この接続ビア38、39とサーマルビア40の形成はバリスタ機能グリーン層34の焼成温度以下で焼成するAg/Pdペーストをスクリーン印刷等により充填して行う。
At this time, connection vias 38 and 39 having a diameter of 150 μm are formed in the intermediate laminate so as to penetrate the intermediate laminate, and a thermal via 40 having a diameter of 200 μm is formed so as to penetrate the ceramic
次に、上記の中間積層体の上面と底面にスクリーン印刷によりAg/Pdペーストを塗布し実装電極21、22及び端子電極23、24用の導電体層を形成する。
Next, Ag / Pd paste is applied to the top and bottom surfaces of the intermediate laminate by screen printing to form conductor layers for the mounting
さらに、中間積層体のセラミック焼結体基板31の上面に第2のセラミックグリーン層33を積層し積層体を得る。この積層の際に第2のセラミックグリーン層33が多層セラミック基板のセラミック基板11の上面の実装部20の周囲を包囲しセラミック基板11の外周に沿って一定幅100μmとなるように第2のセラミックグリーン層33をセラミック焼結体基板31上に形成する。第2のセラミックグリーン層33の厚みはキャビティとするため150μm〜500μmが望ましい。
Further, a second ceramic
この第2のセラミックグリーン層33は、ガラスセラミック粉末に有機バインダー、有機溶剤を加えてセラミックペーストを作製し、このセラミックペーストを用いてスクリーン印刷によりセラミック焼結体基板31に塗布、乾燥して形成される。第2のセラミックグリーン層33のセラミックペーストのガラスセラミック粉末としては酸化ケイ素、酸化亜鉛を主成分としてアルカリ土類金属の酸化物を副成分として混合したものを用いる。
The second ceramic
なお第1のセラミックグリーン層32、バリスタグリーン層35、第2のセラミックグリーン層33はグリーンシート成形法等を用いて形成してもよい。
The first ceramic
次に積層体を昇温させ大気中で800℃〜1100℃で焼成を行い、複数個の多層セラミック基板が格子状に設けられた多層セラミック基板集合体のセラミック焼結体を得る。 Next, the laminated body is heated and fired at 800 ° C. to 1100 ° C. in the atmosphere to obtain a ceramic sintered body of a multilayer ceramic substrate aggregate in which a plurality of multilayer ceramic substrates are provided in a lattice shape.
続いて多層セラミック基板集合体の実装電極21、22及び端子電極23、24用の導電体層にNi、Pd、Au等のめっきを施して実装電極21、22、端子電極23、24とした後、多層セラミック基板集合体を格子状に切断、分離して幅1.6mm×長さ0.8mmのチップ状の多層セラミック基板を得る。
Subsequently, after the conductive layers for the mounting
ここで、第2のセラミックグリーン層33の焼成収縮完了温度において第1のセラミックグリーン層32の焼成収縮割合を0%、5%、20%、40%、60%、100%とした多層セラミック基板の試料を作製し夫々試料No.1〜No.6とした。
Here, the multilayer ceramic substrate in which the firing shrinkage ratio of the first ceramic
次に多層セラミック基板の反り量について各試料Noの試料30個の平均値を算出した。また多層セラミック基板への発光ダイオード素子の実装不良率を評価した。 Next, the average value of 30 samples of each sample No. was calculated for the amount of warpage of the multilayer ceramic substrate. Moreover, the mounting defect rate of the light emitting diode element to the multilayer ceramic substrate was evaluated.
その結果を(表1)に示す。 The results are shown in (Table 1).
(表1)に示すように第2のガラスセラミックが焼成収縮完了する温度において第1のガラスセラミックの焼成収縮割合が0%〜40%の試料No.1〜試料No.4については発光ダイオード素子の実装不良率が1%以下となり実装性は良好であったが、焼成収縮割合が40%を超えると実装不良率が著しく悪化した。特に焼成収縮割合が0%〜5%においては実装不良の発生がなかった。 As shown in (Table 1), at the temperature at which the second glass ceramic is completely fired and contracted, the first glass ceramic has a firing shrinkage ratio of 0% to 40%. 1 to Sample No. For No. 4, the mounting failure rate of the light-emitting diode element was 1% or less and the mounting property was good, but when the firing shrinkage ratio exceeded 40%, the mounting failure rate was remarkably deteriorated. In particular, when the firing shrinkage ratio was 0% to 5%, no mounting failure occurred.
なお単体の多層セラミック基板の代わりに多層セラミック基板集合体を用いて電子部品を実装する場合についても多層セラミック基板集合体の反りを抑制し実装性を確保できる。 In the case where electronic components are mounted using a multilayer ceramic substrate assembly instead of a single multilayer ceramic substrate, the warp of the multilayer ceramic substrate assembly can be suppressed to ensure mountability.
本発明の多層セラミック基板はキャビティとバリスタ機能層を設けた基板のバリスタ特性の劣化を防止しつつ反りを抑制し電子部品の実装性を確保できる効果を有し、電子部品の静電気対策用の多層セラミック基板に有用である。 The multilayer ceramic substrate of the present invention has the effect of suppressing the warpage while preventing the deterioration of the varistor characteristics of the substrate provided with the cavity and the varistor functional layer and ensuring the mountability of the electronic component. Useful for ceramic substrates.
11 セラミック基板
12 第1のセラミック層
13 第2のセラミック層
14 バリスタ機能層
15 バリスタ層
16、17 内部電極
20 実装部
25、26 接続ビア
27 サーマルビア
28 発光ダイオード素子
29 キャビティ
31 セラミック焼結体基板
32 第1のセラミックグリーン層
33 第2のセラミックグリーン層
34 バリスタ機能グリーン層
35 バリスタグリーン層
36、37 導電体層
38、39 接続ビア
40 サーマルビア
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053987A JP2011187855A (en) | 2010-03-11 | 2010-03-11 | Method of manufacturing multilayer ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053987A JP2011187855A (en) | 2010-03-11 | 2010-03-11 | Method of manufacturing multilayer ceramic substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011187855A true JP2011187855A (en) | 2011-09-22 |
Family
ID=44793743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010053987A Pending JP2011187855A (en) | 2010-03-11 | 2010-03-11 | Method of manufacturing multilayer ceramic substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011187855A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017524261A (en) * | 2014-08-08 | 2017-08-24 | エプコス アクチエンゲゼルシャフトEpcos Ag | LED carrier |
-
2010
- 2010-03-11 JP JP2010053987A patent/JP2011187855A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017524261A (en) * | 2014-08-08 | 2017-08-24 | エプコス アクチエンゲゼルシャフトEpcos Ag | LED carrier |
US9978912B2 (en) | 2014-08-08 | 2018-05-22 | Epcos Ag | Carrier for an LED |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789671B2 (en) | WIRING BOARD FOR LIGHT EMITTING ELEMENT AND LIGHT EMITTING DEVICE | |
JP4915058B2 (en) | LED component and manufacturing method thereof | |
JP5093840B2 (en) | Multilayer wiring board for mounting light emitting device and method for manufacturing the same | |
US9076714B2 (en) | Substrate for mounting light-emitting element and light-emitting device | |
JP5188861B2 (en) | Electrostatic countermeasure component and light emitting diode module equipped with the electrostatic component | |
JP2006093565A (en) | Wiring board for light emitting element, light emitting device and method for manufacturing it | |
JP2006066519A (en) | Wiring circuit board for light-emitting element and the light-emitting device | |
JP4780939B2 (en) | Light emitting device | |
JP5046507B2 (en) | WIRING BOARD FOR LIGHT EMITTING ELEMENT AND LIGHT EMITTING DEVICE | |
JP2007227737A (en) | Wiring board for light-emitting element, and light-emitting device | |
JP2006156447A (en) | Wiring board for light emitting element, light emitting device and its manufacturing method | |
JP2008270327A (en) | Electrostatic discharge protecting component and light-emitting diode module using the same | |
JP2007227738A (en) | Wiring board for light-emitting element, and light-emitting device | |
JP5163228B2 (en) | Barista | |
JP2007123481A (en) | Light emitting device and wiring board for light emitting element | |
JP2011176060A (en) | Light-emitting device | |
JP2006066409A (en) | Wiring board for light emitting element, manufacturing method thereof and light emitting device | |
JP2008270325A (en) | Electrostatic discharge protective component and light-emitting diode module using the same | |
JP2011187855A (en) | Method of manufacturing multilayer ceramic substrate | |
JP2011071554A (en) | Wiring board for light emitting element and light emitting device | |
WO2012147299A1 (en) | Component with countermeasure against static electricity and method of manufacturing same | |
JP2008227137A (en) | Electrostatic countermeasure component and light-emitting diode module using the same | |
JP2006066631A (en) | Wiring board, electric device, and light emitting device | |
JP2005191065A (en) | Package for housing light-emitting element and its manufacturing method | |
JP2007173287A (en) | Wiring board for light-emitting element and light-emitting device |