JP2011187700A - Manufacturing device for semiconductor device - Google Patents

Manufacturing device for semiconductor device Download PDF

Info

Publication number
JP2011187700A
JP2011187700A JP2010051696A JP2010051696A JP2011187700A JP 2011187700 A JP2011187700 A JP 2011187700A JP 2010051696 A JP2010051696 A JP 2010051696A JP 2010051696 A JP2010051696 A JP 2010051696A JP 2011187700 A JP2011187700 A JP 2011187700A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
protrusion
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010051696A
Other languages
Japanese (ja)
Inventor
Yuuki Fujimura
雄己 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010051696A priority Critical patent/JP2011187700A/en
Publication of JP2011187700A publication Critical patent/JP2011187700A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To connect electrodes of a semiconductor chip with high reliability even when a mounting substrate has waves or when pad electrodes of the mounting substrate have height differences. <P>SOLUTION: A circuit board 2 having pad electrodes 3 is fixed on a stage 1, and a semiconductor chip 4 sucked and gripped by a pressing tool 7 is mounted on the circuit board 2. The pressing tool 7 has elastic body projections 7b, capable of elastically pressing the semiconductor chip, formed. Thermosetting resin 6 is filled between the circuit board 2 and semiconductor chip 4, and a light source 8 configured to emit infrared rays for curing the thermosetting resin 6 is installed on the pressing tool 7. Light emitted from the light source 8 is reflected by a mirror 9 and then passes through an opening 7c bored in a center portion of a pressing tool body 7a, and irradiated on a reverse surface of the semiconductor chip 4. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造装置に関し、特に回路基板上にベアチップをフリップチップ接続してなる半導体装置を製造するための実装装置に関するものである。   The present invention relates to a semiconductor device manufacturing apparatus, and more particularly to a mounting apparatus for manufacturing a semiconductor device in which a bare chip is flip-chip connected to a circuit board.

半導体チップの実装技術としてフリップチップ接続技術は広く採用されている。フリップチップ接続技術としては各種のものが開発されているが、従来一般的に採用されてきた実装プロセスは、ベアチップの電極上にＡｕのスタッドバンプを形成し、実装基板上にスタッドバンプを有するベアチップをフェースダウンにて搭載し、実装基板上のパッドにバンプを接続するものであった（例えば、特許文献１、非特許文献１参照）。ところで、一般的にベアチップが平坦であるのに対し実装基板には反りやうねりが発生することが多く、実装基板上のパッドには高低差が生じる。この場合、これらを組み立てる過程において、ベアチップの電極に形成されたスタッドバンプは、実装基板のパッドへ押し付けられ、変形しながら接続されるので、バンプやパッド高さバラツキがある範囲内にあれば吸収され、接続が得られていた。   As a semiconductor chip mounting technique, a flip chip connection technique is widely adopted. Various flip-chip connection technologies have been developed, but the mounting process that has been generally adopted is a bare chip having Au stud bumps formed on the bare chip electrodes and stud bumps on the mounting substrate. Are mounted face down, and bumps are connected to pads on the mounting substrate (see, for example, Patent Document 1 and Non-Patent Document 1). By the way, although the bare chip is generally flat, the mounting substrate often warps or swells, and the pad on the mounting substrate has a height difference. In this case, in the process of assembling these, the stud bumps formed on the bare chip electrodes are pressed against the pads of the mounting substrate and connected while being deformed. Therefore, if the bumps and pad height variations are within a range, they are absorbed. And the connection was obtained.

特開２００１−０６０６０２号公報JP 2001-060602 A

萩本英二著 「ＣＳＰ技術のすべて」工業調査会 ｐｐ．１４９−１５３ １９９７年Eiji Enomoto “All about CSP Technology” Industrial Research Committee pp. 149-153 1997

ところが、近年ＬＳＩの高速化によりベアチップ回路面に形成された絶縁膜は低誘電率化され、これによりベアチップ回路面が脆弱となる傾向があり、回路面に配置された電極上へのスタッドバンプの形成が困難となってきている。このような状況から、将来的にはベアチップの電極へストレスを与えず端子を形成することが可能な、めっきによるバンプ形成が有効であり多く採用されることになると予想されている。しかしながら、通常のめっきによるバンプは、細いテール部のあるスタッドバンプとは異なり容易には変形しないので、フリップチップ実装すると場所によっては実装基板のパッドとめっきバンプとの間に数μｍのギャップを生じる可能性がある。   However, in recent years, the insulating film formed on the bare chip circuit surface has been lowered due to the speeding up of the LSI, and this tends to make the bare chip circuit surface fragile, and the stud bumps on the electrodes arranged on the circuit surface Formation is becoming difficult. Under such circumstances, it is expected that bump formation by plating, which can form terminals without applying stress to bare chip electrodes, will be effective and will be used in the future. However, unlike a stud bump with a thin tail portion, a bump by a normal plating is not easily deformed. Therefore, when flip chip mounting is performed, a gap of several μm is generated between the pad of the mounting substrate and the plating bump depending on the location. there is a possibility.

本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、ベアチップにスタッドバンプが形成されていなくてもあるいはバンプが変形し易い材料により形成されていない場合であっても、信頼性の高いフリップチップ接続を可能ならしめる実装装置を提供することである。   An object of the present invention is to solve the above-described problems of the prior art, and the object is to provide a case where a stud bump is not formed on a bare chip or a bump is not formed of a material that is easily deformed. Even so, it is an object to provide a mounting apparatus that enables flip chip connection with high reliability.

上記の目的を達成するため、本発明によれば、加圧ツールを用いて半導体チップを裏面側から押圧して、半導体チップ上に形成された電極と回路基板上に形成されたパッド電極とを接合して回路基板上に半導体チップを実装する半導体装置の製造装置において、前記加圧ツールは、剛体の加圧ツール本体と、前記加圧ツール本体から突起した、前記半導体チップの前記電極の形成された箇所およびその周辺の裏面と選択的に接触する突起部とを有しており、該突起部の少なくとも一部は弾性体により形成されていることを特徴とする半導体装置の製造装置、が提供される。   In order to achieve the above object, according to the present invention, an electrode formed on a semiconductor chip and a pad electrode formed on a circuit board are pressed by pressing the semiconductor chip from the back side using a pressure tool. In a semiconductor device manufacturing apparatus in which a semiconductor chip is mounted on a circuit board by bonding, the pressurizing tool includes a rigid pressurizing tool main body, and the electrode of the semiconductor chip protruding from the pressurizing tool main body. An apparatus for manufacturing a semiconductor device, comprising: a protrusion portion that selectively contacts a portion of the protrusion portion and a peripheral back surface thereof; and at least a portion of the protrusion portion is formed of an elastic body. Provided.

そして、好ましくは、その半導体装置の製造装置には、半導体チップ上へ光を照射するための光源が備えられており、前記加圧ツール本体には前記光源からの光を透過させるための開口や切り欠きが開けられている。また、好ましくは、前記突起部には半導体チップを吸着・把持するための吸着穴が開設されている。   Preferably, the semiconductor device manufacturing apparatus includes a light source for irradiating light onto the semiconductor chip, and the pressure tool body includes an opening for transmitting light from the light source. The notch is opened. Preferably, a suction hole for sucking and gripping the semiconductor chip is formed in the protrusion.

本発明によれば、フリップチップ接続プロセスにおいて、加圧ツールは、ベアチップの電極形成箇所の裏面を選択的にかつ弾性的に押圧する。そのため、複数の対で形成されているベアチップの電極と回路基板のパッド電極との距離がばらついており、しかも、変形し難い電極とパッド電極が形成されている場合、パッド電極との距離が離れた電極の形成された箇所の半導体チップが湾曲し、電極とパッド電極との間のギャップを解消させることができる。したがって、本発明によれば、半導体チップの電極と回路基板のパッド電極との間に生じるギャップをシリコンの変形により吸収することが可能となり、接続信頼性を向上させ、接続歩留まりを高めることが可能となる。   According to the present invention, in the flip chip connection process, the pressing tool selectively and elastically presses the back surface of the bare chip electrode forming portion. Therefore, the distance between the electrode of the bare chip formed in a plurality of pairs and the pad electrode of the circuit board varies, and when the electrode and the pad electrode that are difficult to deform are formed, the distance from the pad electrode is increased. The semiconductor chip at the portion where the electrode is formed is curved, and the gap between the electrode and the pad electrode can be eliminated. Therefore, according to the present invention, the gap generated between the electrode of the semiconductor chip and the pad electrode of the circuit board can be absorbed by the deformation of silicon, and the connection reliability can be improved and the connection yield can be increased. It becomes.

本発明の一実施の形態の実装装置を示す概略図。Schematic which shows the mounting apparatus of one embodiment of this invention. 図１の実装装置により実装される半導体チップの平面図。The top view of the semiconductor chip mounted by the mounting apparatus of FIG. 図１の実装装置に用いられる加圧ツールの断面図と平面図。Sectional drawing and a top view of the pressurization tool used for the mounting apparatus of FIG. 図１の実装装置に用いた実装工程を工程順に示す断面図。Sectional drawing which shows the mounting process used for the mounting apparatus of FIG. 1 in order of a process. 実装される半導体チップの他の例を示す平面図。The top view which shows the other example of the semiconductor chip mounted. 図５に示される半導体チップを実装する際に用いられる加圧ツールの断面図と平面図。Sectional drawing and a top view of the pressurization tool used when mounting the semiconductor chip shown in FIG. 図５に示される半導体チップを実装する際に用いられる加圧ツールの他の例を示す断面図と平面図。Sectional drawing and a top view which show the other example of the pressurization tool used when mounting the semiconductor chip shown by FIG.

次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明による実装装置の一実施の形態を示す概略図、図２は、図１に示される実装装置により実装される半導体チップ（ベアチップ）の平面図、図３は、図１に示される実装装置において用いられる加圧ツールの断面図と平面図である。   Next, embodiments of the present invention will be described in detail with reference to the drawings. 1 is a schematic diagram showing an embodiment of a mounting apparatus according to the present invention, FIG. 2 is a plan view of a semiconductor chip (bare chip) mounted by the mounting apparatus shown in FIG. 1, and FIG. It is sectional drawing and a top view of the pressurization tool used in the mounting apparatus shown.

図１に示されるように、ステージ１上にパッド電極３を有する回路基板２が載置され、吸着・固定されており、そして加圧ツール７により吸着・把持された半導体チップ４が、回路基板２上に搭載されている。ステージ１は、図示が省略された駆動機構によりＸＹ方向に移動が可能である。また、加圧ツール７は、図示が省略された駆動機構により上下方向に移動が可能であり、かつ鉛直軸を中心に回転が可能である。また、図示が省略された制御装置により加圧ツール７の半導体チップへの押圧力が調整できるようになっている。   As shown in FIG. 1, a circuit board 2 having a pad electrode 3 is placed on a stage 1, is adsorbed and fixed, and a semiconductor chip 4 adsorbed and held by a pressurizing tool 7 is a circuit board. 2 is mounted. The stage 1 can be moved in the X and Y directions by a driving mechanism (not shown). Further, the pressurizing tool 7 can be moved up and down by a driving mechanism (not shown) and can be rotated around a vertical axis. Further, the pressing force of the pressing tool 7 to the semiconductor chip can be adjusted by a control device (not shown).

図２に示されるように、本実施の形態の実装装置において実装される半導体チップ４は、チップの回路形成面の各辺に沿って電極４が形成されている。つまり、半導体チップ４は、ペリフェラル配置された電極４を有する。図１は、図２のＡ−Ａ線に沿った断面図である。
回路基板２−半導体チップ４間には熱硬化性樹脂６が充填されており、加圧ツール７上にはこの熱硬化性樹脂６を硬化させるための赤外線を放射する光源８が設置されている。光源８から放射された光は、ミラー９を介して半導体チップ４の裏面に照射される。 As shown in FIG. 2, the semiconductor chip 4 mounted in the mounting apparatus of the present embodiment has electrodes 4 formed along each side of the circuit forming surface of the chip. That is, the semiconductor chip 4 has the electrodes 4 arranged as peripherals. 1 is a cross-sectional view taken along line AA in FIG.
A thermosetting resin 6 is filled between the circuit board 2 and the semiconductor chip 4, and a light source 8 that emits infrared light for curing the thermosetting resin 6 is installed on the pressure tool 7. . Light emitted from the light source 8 is applied to the back surface of the semiconductor chip 4 through the mirror 9.

加圧ツール７が半導体チップ４を吸着・把持しているとき、図２のＢ−Ｂ線は図３のＣ−Ｃ線と重なる。また、図３（ａ）は、図３（ｂ）のＣ−Ｃ線に沿った断面図である。
加圧ツール７の加圧ツール本体７ａは、金属やセラミックスなどの剛性体で形成された板状体であって、その下面（チップ加圧面）には、半導体チップ４の電極の形成領域およびその周辺部の裏面部分のみを加圧するための、弾性体で形成された弾性体突起７ｂが設けられている。弾性体突起７ｂは、半導体チップの辺に沿って形成された電極列の部分を押圧することができるように長方形の形状に形成されている。加圧ツール本体７ａの弾性体突起７ｂが設けられていない領域には光源８からの光を透過させるための開口７ｃが開けられている。加圧ツール本体７ａ弾性体突起７ｂは、本実施の形態では、突起の全体が弾性体で形成されているが、その一部のみが弾性体であってもよい。弾性体突起７ｂの材料としては、耐熱性に優れ弾力性に富む樹脂材料が好適に用いられる。例えば、シリコーン樹脂、ポリテトラフルオロエチレンなどのフッ素樹脂あるいはポリイミドなどが用いられる。弾性体突起７ｂには、半導体チップ４を吸着するための吸着穴７ｄが複数個設けられている。吸着穴７ｄは、図示が省略された真空発生装置に連結されており、これにより半導体チップを吸着・保持する際に真空引きされる。 When the pressing tool 7 sucks and grips the semiconductor chip 4, the BB line in FIG. 2 overlaps the CC line in FIG. FIG. 3A is a cross-sectional view taken along the line CC in FIG.
The pressurizing tool body 7a of the pressurizing tool 7 is a plate-like body formed of a rigid body such as metal or ceramics. The lower surface (chip pressurizing surface) has an electrode formation region of the semiconductor chip 4 and its An elastic protrusion 7b made of an elastic body is provided to pressurize only the back surface portion of the peripheral portion. The elastic protrusion 7b is formed in a rectangular shape so as to be able to press a portion of the electrode array formed along the side of the semiconductor chip. An opening 7c for transmitting light from the light source 8 is formed in an area where the elastic protrusion 7b of the pressurizing tool body 7a is not provided. In the present embodiment, the pressure tool main body 7a elastic body protrusion 7b is entirely formed of an elastic body, but only part of the protrusion may be an elastic body. As the material of the elastic protrusion 7b, a resin material having excellent heat resistance and high elasticity is preferably used. For example, a fluororesin such as silicone resin, polytetrafluoroethylene, or polyimide is used. A plurality of suction holes 7d for sucking the semiconductor chip 4 are provided in the elastic protrusion 7b. The suction hole 7d is connected to a vacuum generator (not shown), and is evacuated when sucking and holding the semiconductor chip.

半導体チップの実装される回路基板は、樹脂製のリジット基板、フレキシブル基板、またはガラスないしセラミック製であり、扱われる回路基板の種類は特に制限されない。パッドは、樹脂基板において、サブトラクティブ基板やセミアディティブ基板のように絶縁材料から突出しているものや、アディティブ基板のように絶縁材料と高さが同じもの、または逆にソルダーレジストのような絶縁材料から１〜１５μｍ程度凹んだところにパッドが存在していてもよい。また、パッド上にバンプが形成されていてもよい。そこで、本願明細書においては、「パッド電極」は、バンプが形成されたものも含むものとする。   The circuit board on which the semiconductor chip is mounted is a resin-made rigid board, a flexible board, or glass or ceramic, and the type of circuit board to be handled is not particularly limited. The pad is a resin substrate that protrudes from the insulating material, such as a subtractive substrate or a semi-additive substrate, or the same height as the insulating material, such as an additive substrate, or conversely, an insulating material such as a solder resist. A pad may be present in a place recessed by about 1 to 15 μm. Further, bumps may be formed on the pads. Therefore, in the present specification, the “pad electrode” includes one in which a bump is formed.

この回路基板２へ搭載される半導体チップ４は、厚みが１００μｍ以下の薄いものが好ましい。これは、チップは薄くするほど柔軟となり、回路基板上に形成されたパッド電極への追従性が高まるからである。また、本実施の形態の実装装置により実装される半導体チップの電極は、ペリフェラル配置であり、チップ中央部には電極は存在していない。これにより、チップ中央部を光（赤外線）を透過させて熱硬化性樹脂を加熱・硬化させることが可能になる。   The semiconductor chip 4 mounted on the circuit board 2 is preferably thin with a thickness of 100 μm or less. This is because the thinner the chip is, the more flexible it becomes and the better the followability to the pad electrode formed on the circuit board. Further, the electrodes of the semiconductor chip mounted by the mounting apparatus of the present embodiment have a peripheral arrangement, and no electrode exists at the center of the chip. Thereby, light (infrared rays) can be transmitted through the center portion of the chip, and the thermosetting resin can be heated and cured.

回路基板２−半導体チップ４間に充填される熱硬化性樹脂６は、半導体チップ４の搭載に先立って予め回路基板２上へポッティング法などにより供給されるものであって液状またはＢステージ（半硬化）状態のものが供給される。そして、光源８の出射する赤外光により加熱され、硬化される。熱硬化性樹脂６としては、アンダーフィル剤として市販されているものは適宜使用できるが、適切なフィラーの添加されたエポキシ樹脂が好適に用いられる。また、熱硬化性樹脂に代えここに熱可塑性樹脂を用いてもよい。   The thermosetting resin 6 filled between the circuit board 2 and the semiconductor chip 4 is previously supplied onto the circuit board 2 by a potting method or the like prior to mounting of the semiconductor chip 4 and is in a liquid or B stage (half-stage). Cured) is supplied. Then, it is heated and cured by the infrared light emitted from the light source 8. Although what is marketed as an underfill agent can be used suitably as the thermosetting resin 6, the epoxy resin to which the appropriate filler was added is used suitably. Further, instead of the thermosetting resin, a thermoplastic resin may be used here.

加圧ツール７上には、熱硬化性樹脂６を硬化させるための光源８が設置されている。光源８を出射した光は、ミラー９で反射され、加圧ツール本体７ａに開けられた開口７ｃを通過して半導体チップ４の裏面に照射され、半導体チップ４を透過して熱硬化性樹脂６を加熱させる。光源８から出射される光は、シリコンに対する透過率が高い２〜６μｍの帯域の赤外線を含むことが好ましく、この光を用いることによって半導体チップ４にて吸収されずに、半導体チップと回路基板との間に充填されている未硬化樹脂を高効率で加熱することが可能になり、効率よくこれを硬化させることが可能となる。光源８の好ましい例としては、２〜６μｍの帯域の赤外線を出射することができるレーザ発振器、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを挙げることができる。   A light source 8 for curing the thermosetting resin 6 is installed on the pressure tool 7. The light emitted from the light source 8 is reflected by the mirror 9, passes through the opening 7 c opened in the pressurizing tool body 7 a, is irradiated on the back surface of the semiconductor chip 4, passes through the semiconductor chip 4, and passes through the thermosetting resin 6. To heat. The light emitted from the light source 8 preferably includes infrared light in a band of 2 to 6 μm, which has a high transmittance with respect to silicon. By using this light, the semiconductor chip 4 is not absorbed by the semiconductor chip 4. It becomes possible to heat the uncured resin filled between the two with high efficiency, and to cure this efficiently. Preferable examples of the light source 8 include a laser oscillator, a halogen lamp, a metal halide lamp, and a xenon lamp that can emit infrared rays in a band of 2 to 6 μm.

本実施の形態の実装装置では、光源８から出射された水平放射光を光路を垂直方向に変換するミラー９が用いられている。而して、光源８が、加圧ツール本体７ａの開口７ｃの真上に設置され、真下に光を出射する場合には、ミラー９を省略することができる。また、光源８から半導体チップ４に至る光路中に、放散光を平行光ないし収束光に変換する光学系（レンズなど）が設置されていてもよい。   In the mounting apparatus of the present embodiment, a mirror 9 is used that converts the horizontal radiation emitted from the light source 8 in the vertical direction of the optical path. Thus, when the light source 8 is installed directly above the opening 7c of the pressurizing tool body 7a and emits light directly below, the mirror 9 can be omitted. Further, an optical system (such as a lens) that converts the diffused light into parallel light or convergent light may be installed in the optical path from the light source 8 to the semiconductor chip 4.

［実装プロセス］
次に、本実施の形態を用いた実装プロセス例について図１、図４を参照して説明する。
図示が省略されたハンドリング装置により、回路基板２がステージ１上に供給され、吸着保持される。回路基板２には銅配線が形成されており、そのパッド部にはＮｉ／Ａｕのめっき処理がほどこされている。続いて、回路基板２上の半導体チップ搭載領域上に液状の熱硬化性樹脂６を供給する〔図４（ａ）〕。次に、電極面を下にしてキャリアトレイに配置された半導体チップへ、加圧ツールの加圧面に設けた弾性体突起を接し、加圧することで半導体チップを平坦化しながら半導体チップを真空吸着する。半導体チップの電極はめっき金により形成されている。そして、ステージに吸着された回路基板の半導体チップ実装面と、半導体チップの電極面に形成された位置合せ用マークを目安に、ステージ１をＸ−Ｙ方向（水平面方向）、加圧ツール７をθ方向（鉛直軸回転方向）に調整して回路基板と半導体チップとの位置合わせを行なう〔図４（ｂ）〕。 [Implementation process]
Next, a mounting process example using this embodiment will be described with reference to FIGS.
The circuit board 2 is supplied onto the stage 1 and sucked and held by a handling device (not shown). Copper wiring is formed on the circuit board 2, and Ni / Au plating is applied to the pad portion. Subsequently, a liquid thermosetting resin 6 is supplied onto the semiconductor chip mounting region on the circuit board 2 [FIG. 4A]. Next, the elastic protrusion provided on the pressing surface of the pressing tool is brought into contact with the semiconductor chip arranged on the carrier tray with the electrode surface facing down, and the semiconductor chip is vacuum-sucked while flattening the semiconductor chip by pressing. . The electrode of the semiconductor chip is formed of plated gold. Then, using the semiconductor chip mounting surface of the circuit board adsorbed on the stage and the alignment marks formed on the electrode surface of the semiconductor chip as a guide, the stage 1 is in the XY direction (horizontal plane direction) and the pressurizing tool 7 is The circuit board and the semiconductor chip are aligned by adjusting in the θ direction (vertical axis rotation direction) [FIG. 4B].

加圧ツール７をステージ１へ向け降下させ、回路基板２のパッド電極３と半導体チップ４の電極とを接触させる。この時パッドトップの高さ位置ばらつきと、半導体チップの電極高さのばらつきによって生じる間隙を埋めるため、半導体チップ４を変形させるように荷重を印加する。ここで、加圧ツール７の降下から加重印加の過程で生じる現象について説明する。まず、半導体チップ回路面に何も接触していない降下期間は荷重が０であり、次に回路基板のパッドと半導体チップの電極が高さばらつきを有する中で、初めてパッド電極と電極が接触する。この時点では、前述の高さばらつきのために、まだパッドと電極が接していない箇所がある。ここから更に加圧ツールを降下させていくと、パッド電極と電極が接触した部分を裏側のシリコン面から押圧する弾性体部分は、パッドと電極が接触していない部分へ延び、この部分の弾性体は、半導体チップを上から回路基板方向へ押し込むように変位する。これに伴い、パッド電極に接触していない電極付近のシリコンは、回路基板のパッド電極へ向けて押し込まれる。更に荷重を増加させると最終的には、全てのパッド電極と電極とを接触させることができる〔図４（ｃ）〕。   The pressing tool 7 is lowered toward the stage 1 to bring the pad electrode 3 of the circuit board 2 and the electrode of the semiconductor chip 4 into contact. At this time, a load is applied so as to deform the semiconductor chip 4 in order to fill the gap caused by the variation in the height position of the pad top and the variation in the electrode height of the semiconductor chip. Here, a phenomenon that occurs in the process of applying a weight from the lowering of the pressing tool 7 will be described. First, the load is zero during the descent period when nothing is in contact with the semiconductor chip circuit surface, and then the pad electrode and the electrode come into contact for the first time while the pad of the circuit board and the electrode of the semiconductor chip have a height variation. . At this point, there is a portion where the pad and the electrode are not yet in contact due to the above-described height variation. When the pressure tool is further lowered from here, the elastic body part that presses the part where the pad electrode and the electrode are in contact from the silicon surface on the back side extends to the part where the pad and the electrode are not in contact, and the elasticity of this part The body is displaced so as to push the semiconductor chip from above toward the circuit board. Along with this, silicon near the electrode not in contact with the pad electrode is pushed toward the pad electrode of the circuit board. If the load is further increased, finally, all the pad electrodes can be brought into contact with each other (FIG. 4C).

上記の加圧ツールの加圧過程において同時に光源８による赤外線照射が行われる。赤外線は、加圧ツールの開口７ｃを通過して半導体チップの裏面に照射され、シリコンを透過して熱硬化性樹脂６を加熱し、これを硬化させる。樹脂を硬化させる過程においては、半導体チップに対し加圧ツールから常に荷重をかけ、パッドと電極との接触を保ち続ける。
樹脂硬化完了後、加圧ツールを上昇させると本実装工程により製造された半導体装置が得られる〔図４（ｄ）〕。 Infrared irradiation by the light source 8 is simultaneously performed in the pressing process of the pressing tool. Infrared rays pass through the opening 7c of the pressurizing tool and irradiate the back surface of the semiconductor chip, pass through silicon, heat the thermosetting resin 6 and cure it. In the process of curing the resin, a load is always applied to the semiconductor chip from the pressure tool to keep the pad and the electrode in contact.
After the resin curing is completed, the pressure tool is raised to obtain the semiconductor device manufactured by this mounting process [FIG. 4 (d)].

［加圧ツールの変更例］
加圧ツールの形状は、実装すべき半導体チップのサイズ、電極配置によって変更される。図５は、電極５がセンター配置された半導体チップ４の平面図である。この例では、電極５は、チップの回路面中央部に千鳥状に２列に配列されている。
図６（ａ）、（ｂ）は、図５に示した半導体チップを実装する際に用いられる加圧ツール７の断面図と平面図である。図６に示されるように、半導体チップの中央部に形成された電極の裏面部分のみを押圧できるように、加圧ツールの中央部に長方形形状の弾性体突起７ｂが形成されている。弾性体突起７ｂには、適宜箇所に吸着穴７ｄが開けられている。弾性体突起７ｂを挟むように、加圧ツール本体７ａには光を透過させるための開口７ｃが開けられている。半導体チップの実装に際しては、この加圧ツールにて半導体チップをピックアップし、その中央部に荷重を加えながら加熱することになるが、弾性体突起７ｂを中央部のみに設けた場合、図３に示した、チップ周辺近傍を吸着・支持し押圧する加圧ツールの場合と異なり、チップ保持の安定性はこの場合より劣る。これを補うために、図６に示した加圧ツール７では、半導体チップの四隅を吸引し押圧できるように、加圧ツール本体７ａの四隅に、補助弾性体突起７ｅが設置されている。この補助弾性体突起７ｅは、中央を吸着する弾性体突起７ｂよりも低弾性の材料を用いて形成するとよい。 [Example of pressure tool change]
The shape of the pressing tool is changed depending on the size of the semiconductor chip to be mounted and the electrode arrangement. FIG. 5 is a plan view of the semiconductor chip 4 in which the electrodes 5 are arranged in the center. In this example, the electrodes 5 are arranged in two rows in a zigzag manner at the center of the circuit surface of the chip.
6A and 6B are a cross-sectional view and a plan view of the pressure tool 7 used when mounting the semiconductor chip shown in FIG. As shown in FIG. 6, a rectangular elastic protrusion 7b is formed at the center of the pressing tool so that only the back surface of the electrode formed at the center of the semiconductor chip can be pressed. The elastic projection 7b is provided with suction holes 7d at appropriate places. An opening 7c for transmitting light is formed in the pressure tool body 7a so as to sandwich the elastic protrusion 7b. When mounting the semiconductor chip, the semiconductor chip is picked up by this pressure tool and heated while applying a load to the central portion. When the elastic protrusion 7b is provided only in the central portion, FIG. Unlike the case of the pressure tool that adsorbs, supports, and presses the vicinity of the tip, the stability of holding the tip is inferior to this case. In order to compensate for this, in the pressing tool 7 shown in FIG. 6, auxiliary elastic protrusions 7e are installed at the four corners of the pressing tool body 7a so that the four corners of the semiconductor chip can be sucked and pressed. The auxiliary elastic protrusion 7e may be formed using a material having lower elasticity than the elastic protrusion 7b that adsorbs the center.

図７（ａ）、（ｂ）は、図６の加圧ツールに変更を加えた加圧ツールの断面図と平面図であって、図６の加圧ツールの場合と同様に図５に示される半導体チップを実装するためのものである。図７に示す加圧ツールにおいて、図６の加圧ツールと同等の部分には同一の参照符号を付し重複する説明は省略するが、図７の加圧ツールにおいては、図６の加圧ツールの場合の開口７ｃに代え、加圧ツール本体７ａに切り欠き７ｆが形成されている。図７の加圧ツールによれば、図６の場合に比較して、より広い面において半導体チップに光を照射することが可能になり、より効率的に熱硬化性樹脂を硬化させることができる。   FIGS. 7A and 7B are a cross-sectional view and a plan view of the pressurizing tool obtained by changing the pressurizing tool of FIG. 6, and are shown in FIG. 5 similarly to the pressurizing tool of FIG. 6. This is for mounting a semiconductor chip. In the pressurizing tool shown in FIG. 7, the same reference numerals are given to the same parts as the pressurizing tool in FIG. 6, and redundant description is omitted, but the pressurizing tool in FIG. Instead of the opening 7c in the case of the tool, a notch 7f is formed in the pressurizing tool body 7a. According to the pressurizing tool of FIG. 7, it becomes possible to irradiate the semiconductor chip with light on a wider surface than in the case of FIG. 6, and the thermosetting resin can be cured more efficiently. .

１ ステージ
２ 回路基板
３ パッド電極
４ 半導体チップ
５ 電極
６ 熱硬化性樹脂
７ 加圧ツール
７ａ 加圧ツール本体
７ｂ 弾性体突起
７ｃ 開口
７ｄ 吸着穴
７ｅ 補助弾性体突起
７ｆ 切り欠き
８ 光源
９ ミラー DESCRIPTION OF SYMBOLS 1 Stage 2 Circuit board 3 Pad electrode 4 Semiconductor chip 5 Electrode 6 Thermosetting resin 7 Pressure tool 7a Pressure tool main body 7b Elastic protrusion 7c Opening 7d Adsorption hole 7e Auxiliary elastic protrusion 7f Notch 8 Light source 9 Mirror

Claims (9)

加圧ツールを用いて半導体チップを裏面側から押圧して、半導体チップ上に形成された電極と回路基板上に形成されたパッド電極とを接合して回路基板上に半導体チップを実装する半導体装置の製造装置において、前記加圧ツールは、剛体の加圧ツール本体と、前記加圧ツール本体から突起した、前記半導体チップの前記電極の形成された箇所およびその周辺の裏面と選択的に接触する突起部とを有しており、該突起部の少なくとも一部は弾性体により形成されていることを特徴とする半導体装置の製造装置。   A semiconductor device for mounting a semiconductor chip on a circuit board by pressing the semiconductor chip from the back side using a pressing tool to join the electrode formed on the semiconductor chip and the pad electrode formed on the circuit board In the manufacturing apparatus, the pressure tool selectively contacts a rigid pressure tool main body, a portion where the electrode of the semiconductor chip is formed, and a back surface in the vicinity thereof, protruding from the pressure tool main body. And a protrusion, and at least a part of the protrusion is formed of an elastic body. 半導体チップへ裏面側から光を照射するための光源が備えられており、前記加圧ツール本体には前記光源からの光を透過させるための開口ないし切り欠きが形成されていることを特徴とする請求項１に記載の半導体装置の製造装置。   A light source for irradiating the semiconductor chip with light from the back side is provided, and an opening or a notch for transmitting light from the light source is formed in the pressure tool body. The semiconductor device manufacturing apparatus according to claim 1. 前記光源は赤外線を放射することを特徴とする請求項２に記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 2, wherein the light source emits infrared rays. 前記加圧ツール本体の前記突起部が形成されていない領域に、前記半導体チップに接触する、補助突起部が形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造装置。   4. The semiconductor device according to claim 1, wherein an auxiliary protrusion that contacts the semiconductor chip is formed in a region where the protrusion of the pressure tool body is not formed. 5. Manufacturing equipment. 前記突起部または前記補助突起部には吸着穴が開設されていることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 1, wherein a suction hole is formed in the protrusion or the auxiliary protrusion. 前記突起部または前記補助突起部の少なくとも一部が耐熱性樹脂により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造装置。   6. The apparatus for manufacturing a semiconductor device according to claim 1, wherein at least a part of the protruding portion or the auxiliary protruding portion is formed of a heat resistant resin. 前記耐熱性樹脂が、シリコーン、ポリテトラフルオロエチレンを含むフッ素樹脂またはポリイミドのいずれかであることを特徴とする請求項６に記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 6, wherein the heat-resistant resin is one of silicone, a fluororesin containing polytetrafluoroethylene, or polyimide. 前記突起部は、前記半導体チップの複数の電極上を共通に覆うように形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 1, wherein the protrusion is formed so as to cover a plurality of electrodes of the semiconductor chip in common. 前記突起部は、平面形状が長方形に形成されていることを特徴とする請求項８に記載の半導体装置の製造装置。   The apparatus for manufacturing a semiconductor device according to claim 8, wherein the protrusion has a rectangular shape in plan view.
JP2010051696A 2010-03-09 2010-03-09 Manufacturing device for semiconductor device Pending JP2011187700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010051696A JP2011187700A (en) 2010-03-09 2010-03-09 Manufacturing device for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010051696A JP2011187700A (en) 2010-03-09 2010-03-09 Manufacturing device for semiconductor device

Publications (1)

Publication Number Publication Date
JP2011187700A true JP2011187700A (en) 2011-09-22

Family

ID=44793633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010051696A Pending JP2011187700A (en) 2010-03-09 2010-03-09 Manufacturing device for semiconductor device

Country Status (1)

Country Link
JP (1) JP2011187700A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100694A1 (en) * 2018-11-13 2020-05-22 株式会社ブイ・テクノロジー Method and device for manufacturing display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100694A1 (en) * 2018-11-13 2020-05-22 株式会社ブイ・テクノロジー Method and device for manufacturing display device

Similar Documents

Publication Publication Date Title
JP6691576B2 (en) Flip chip laser bonding apparatus and flip chip laser bonding method
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
KR20110076876A (en) Method and apparatus for bonding electronic component and flexible film substrate
KR20080079885A (en) Bonding tool, bonding apparatus with the same and method thereof
US20090152741A1 (en) Chip structure and fabrication process thereof and flip chip package structure and fabrication process thereof
JP3896017B2 (en) Semiconductor mounting body manufacturing method and semiconductor mounting body manufacturing apparatus
US11776946B2 (en) Method of manufacturing package-on-package device and bonding apparatus used therein
WO2019188105A1 (en) Transfer substrate, mounting method using same, and method for manufacturing image display device
JP6373811B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR102221588B1 (en) Apparatus for Bonding Semiconductor Chip and Method for Bonding Semiconductor Chip
JP2015170814A (en) Component built-in substrate and method of manufacturing the same
JP2011187700A (en) Manufacturing device for semiconductor device
JP2011187699A (en) Semiconductor device and method of manufacturing the same
JP2008210842A (en) Mounting method of electronic component with bump
TWI555398B (en) Camera Module And Method For Fabricating The Same
JP2020004926A (en) Wiring board and manufacturing method thereof
JP2016058542A (en) Joining method of chip and substrate, tentative joining method of chip and substrate, and chip mounting system
JP2005038891A (en) Method of manufacturing semiconductor product and circuit board
JP2015220291A (en) Semiconductor device and method of manufacturing the same
JP6343980B2 (en) Manufacturing method of semiconductor device
KR102652106B1 (en) Method for joining using laser
US20240087970A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20230051867A (en) a method of manufacturing semiconductor package
JP6536024B2 (en) Semiconductor device manufacturing method and semiconductor device