JP2011187497A - Structure and method of mounting semiconductor device - Google Patents

Structure and method of mounting semiconductor device Download PDF

Info

Publication number
JP2011187497A
JP2011187497A JP2010048183A JP2010048183A JP2011187497A JP 2011187497 A JP2011187497 A JP 2011187497A JP 2010048183 A JP2010048183 A JP 2010048183A JP 2010048183 A JP2010048183 A JP 2010048183A JP 2011187497 A JP2011187497 A JP 2011187497A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
mounting structure
shield cover
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010048183A
Other languages
Japanese (ja)
Inventor
Masao Kawamura
昌男 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010048183A priority Critical patent/JP2011187497A/en
Publication of JP2011187497A publication Critical patent/JP2011187497A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To downsize a mounting structure of a semiconductor device called an SOI. <P>SOLUTION: A rear face of a silicon substrate 23 of a semiconductor device 21 mounted to a printed wiring board 1 is connected to an upper layer ground line 4 of the printed wiring board 1 via a conductive adhesive layer 55, a shield cover 51, and a solder layer 11. By this, the rear face of the silicon substrate 23 of the semiconductor device 21 has ground potential. Since connection is established with the ground line 4 via the shield cover 51 in this case, a ground connection terminal connected to the rear face of the silicon substrate 23 of the semiconductor device 21 is not necessary to be arranged on the printed wiring board 1 around a mounting region of the semiconductor device 21. Since the shield cover 51 also serves as an anti-noise measure, the shield cover 51 is not necessary to be arranged outside the semiconductor device 21 and the ground connection terminal, and the structure can be downsized. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は半導体装置の実装構造およびその実装方法に関する。   The present invention relates to a semiconductor device mounting structure and a mounting method thereof.

従来の半導体装置には、SOI(silicon on insulator)と呼ばれるもので、半導体基板下に絶縁膜が設けられ、絶縁膜下に薄膜トランジスタを形成してなるSOI集積回路部が設けられたものがある(例えば、特許文献1参照)。この半導体装置をプリント配線板上に実装した状態では、SOI集積回路部の特性上、半導体基板の電位の安定化を図るために、半導体基板の裏面(回路形成面と逆の面)をグランド電位となるようにする必要がある。   Some conventional semiconductor devices are called SOI (silicon on insulator) and have an SOI integrated circuit portion in which an insulating film is provided under a semiconductor substrate and a thin film transistor is formed under the insulating film ( For example, see Patent Document 1). In a state where this semiconductor device is mounted on a printed wiring board, the back surface of the semiconductor substrate (the surface opposite to the circuit formation surface) is ground potential in order to stabilize the potential of the semiconductor substrate due to the characteristics of the SOI integrated circuit portion. It is necessary to become.

次に、この従来の半導体装置の実装構造について説明する。半導体装置は、その最下面に設けられた半田ボールがプリント配線板上の接続端子に接続されていることにより、プリント配線板上に搭載されている。半導体装置とプリント配線板との間、半導体装置の周囲におけるプリント配線板の上面および半導体装置の側面にはエボキシ系樹脂等からなるアンダーフィル材が設けられている。   Next, a mounting structure of this conventional semiconductor device will be described. A semiconductor device is mounted on a printed wiring board by connecting solder balls provided on the lowermost surface thereof to connection terminals on the printed wiring board. An underfill material made of an epoxy resin or the like is provided between the semiconductor device and the printed wiring board on the upper surface of the printed wiring board and the side surface of the semiconductor device around the semiconductor device.

そして、半導体装置の半導体基板の上面、半導体装置の側面に設けられたアンダーフィル材の外面およびアンダーフィル材の外側におけるプリント配線板上のグランド用接続端子の上面には、デイスペンサーを用いて銀ペースト等の導電性ペーストを塗布して硬化させることにより、接続部材が設けられている。これにより、半導体装置の半導体基板の裏面はグランド電位となるようになっている。しかし、導電性ペーストからなる接続部材の粘度にもよるが、アンダーフィル材がない場合、導電性ペーストは、半導体装置の封止膜と回路基板との隙間に、毛細管現象により入ってしまう場合がある。そのため、本来半田ボールの径が小さく、半田ボールの数が少ない場合に必要なアンダーフィル材が、半田ボールの径や数に関係なく必要となる。更に、外部から半導体装置のSOI集積回路部が影響を受けたり、或いはその逆でSOI集積回路部から外部へ影響を与えることがないように、半導体装置および接続部材の外側にシールドケースを設け、ノイズを抑制する必要がある。   The top surface of the semiconductor substrate of the semiconductor device, the outer surface of the underfill material provided on the side surface of the semiconductor device, and the upper surface of the ground connection terminal on the printed wiring board outside the underfill material are silver-coated using a dispenser. The connection member is provided by applying and curing a conductive paste such as a paste. As a result, the back surface of the semiconductor substrate of the semiconductor device is set to the ground potential. However, depending on the viscosity of the connecting member made of the conductive paste, if there is no underfill material, the conductive paste may enter the gap between the sealing film of the semiconductor device and the circuit board due to capillary action. is there. Therefore, an underfill material that is originally required when the solder ball diameter is small and the number of solder balls is small is required regardless of the diameter and number of solder balls. Furthermore, a shield case is provided outside the semiconductor device and the connection member so that the SOI integrated circuit portion of the semiconductor device is not affected from the outside or vice versa. It is necessary to suppress noise.

特開2007−19464号公報JP 2007-19464 A

ところで、上記従来の半導体装置の実装構造では、半導体装置の側面に設けられたアンダーフィル材の外側におけるプリント配線板上にグランド用接続端子を設けているので、半導体装置の搭載領域の周囲におけるプリント配線板上にグランド用接続端子を設ける必要がある。また、ノイズ対策のためにシールドケースを設けると、半導体装置および接続部材の外側に、シールドケースを設けなければならなくなり、その分、プリント配線板の平面サイズが大きくなり、大型化してしまうという問題がある。   By the way, in the conventional semiconductor device mounting structure, since the ground connection terminals are provided on the printed wiring board outside the underfill material provided on the side surface of the semiconductor device, printing around the mounting area of the semiconductor device is possible. It is necessary to provide a ground connection terminal on the wiring board. In addition, if a shield case is provided for noise countermeasures, a shield case must be provided outside the semiconductor device and the connection member, and the plane size of the printed wiring board increases accordingly, resulting in an increase in size. There is.

そこで、この発明は、小型化することができる半導体装置の実装構造およびその実装方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a semiconductor device mounting structure and a mounting method thereof that can be reduced in size.

請求項1に記載の発明に係る半導体装置の実装構造は、一方の面に、配線およびグランド配線が設けられた絶縁基板と、半導体基板、絶縁膜およびSOI集積回路部を有し、前記絶縁基板の前記配線と第1の接続材料を介して接続された半導体装置と、前記グランド配線に接続され、前記絶縁基板上に前記半導体装置を覆うようにして設けられたシールドカバーと、前記半導体基板と前記シールドカバーとの間に接続された第2の接続材料と、を具備することを特徴とするものである。
請求項2に記載の発明に係る半導体装置の実装構造は、請求項1に記載の発明において、前記第1の接続材料は半田であり、前記第2の接続材料は、導電性接着剤、半田のいずれかであることを特徴とするものである。
請求項3に記載の発明に係る半導体装置の実装構造は、請求項1に記載の発明において、前記絶縁基板はフィルム基板であることを特徴とするものである。
請求項4に記載の発明に係る半導体装置の実装構造は、請求項1に記載の発明において、前記シールドカバーの下端部は前記グランド配線の最外部に半田層を介して接続されていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置の実装構造は、請求項1に記載の発明において、前記配線は上層配線、前記グランド配線は上層グランド配線であり、前記絶縁基板の他方の面に、下層配線および下層グランド配線が前記上層配線および前記上層グランド配線に接続されて設けられていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置の実装構造は、請求項1に記載の発明において、前記シールドカバー内における前記絶縁基板上に電子部品が前記配線のランドに接続されて設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置の実装構造は、請求項6に記載の発明において、前記電子部品は前記配線のランドに半田層を介して接続されていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置の実装構造は、請求項6に記載の発明において、前記電子部品の高さは前記半導体装置の高さよりも高くなっており、前記第2の接続材料上における前記シールドカバーの下面に突起が設けられ、前記突起は前記第2の接続材料の上面に埋め込まれていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置の実装方法は、一方の面に、配線およびグランド配線が設けられた絶縁基板上に、半導体基板、絶縁膜およびSOI集積回路部を有する半導体装置を、第1の接続材料を介して前記配線に接続する工程と、前記半導体基板の裏面に第2の接続材料を形成する工程と、前記絶縁基板上において、前記半導体装置を覆い、前記第2の接続材料と接続するようにシールドカバーを配置し、前記シールドカバーの下端部を前記グランド配線に接続する工程と、を有することを特徴とするものである。
請求項10に記載の発明に係る半導体装置の実装方法は、請求項9に記載の発明において、前記絶縁基板上のシールドカバー内には、電子部品を設け、前記電子部品の電極を前記配線のランドに半田層を介して接続する工程を含むことを特徴とするものである。
請求項11に記載の発明に係る半導体装置の実装方法は、請求項9に記載の発明において、前記第1の接続材料は半田であり、前記第2の接続材料は、導電性接着剤、半田のいずれかであることを特徴とするものである。
A mounting structure of a semiconductor device according to claim 1 includes an insulating substrate provided with wiring and ground wiring on one surface, a semiconductor substrate, an insulating film, and an SOI integrated circuit portion, and the insulating substrate. A semiconductor device connected to the wiring via a first connection material, a shield cover connected to the ground wiring and provided on the insulating substrate so as to cover the semiconductor device, and the semiconductor substrate And a second connecting material connected between the shield cover.
A mounting structure of a semiconductor device according to a second aspect of the present invention is the mounting structure of the semiconductor device according to the first aspect, wherein the first connecting material is solder, and the second connecting material is a conductive adhesive, solder. It is either of these.
A mounting structure of a semiconductor device according to a third aspect of the present invention is the semiconductor device mounting structure according to the first aspect, wherein the insulating substrate is a film substrate.
A mounting structure of a semiconductor device according to a fourth aspect of the present invention is the mounting structure of the first aspect, wherein the lower end portion of the shield cover is connected to the outermost part of the ground wiring via a solder layer. It is a feature.
A mounting structure of a semiconductor device according to a fifth aspect of the present invention is the mounting structure according to the first aspect, wherein the wiring is an upper layer wiring, the ground wiring is an upper layer ground wiring, and on the other surface of the insulating substrate, A lower layer wiring and a lower layer ground wiring are provided connected to the upper layer wiring and the upper layer ground wiring.
According to a sixth aspect of the present invention, in the semiconductor device mounting structure according to the first aspect, the electronic component is provided on the insulating substrate in the shield cover so as to be connected to the land of the wiring. It is characterized by this.
A mounting structure of a semiconductor device according to a seventh aspect of the present invention is the mounting structure of the semiconductor device according to the sixth aspect, wherein the electronic component is connected to a land of the wiring via a solder layer. is there.
A mounting structure of a semiconductor device according to an invention of claim 8 is the invention according to claim 6, wherein the height of the electronic component is higher than the height of the semiconductor device, and the second connection material A protrusion is provided on the lower surface of the shield cover above, and the protrusion is embedded in the upper surface of the second connection material.
According to a ninth aspect of the present invention, there is provided a semiconductor device mounting method comprising: a semiconductor device having a semiconductor substrate, an insulating film, and an SOI integrated circuit portion on an insulating substrate provided with wiring and ground wiring on one surface; A step of connecting to the wiring via a first connection material; a step of forming a second connection material on the back surface of the semiconductor substrate; and covering the semiconductor device on the insulating substrate to provide the second connection. Arranging a shield cover so as to be connected to the material, and connecting a lower end portion of the shield cover to the ground wiring.
According to a tenth aspect of the present invention, there is provided a semiconductor device mounting method according to the ninth aspect, wherein an electronic component is provided in a shield cover on the insulating substrate, and an electrode of the electronic component is connected to the wiring. The method includes a step of connecting to a land via a solder layer.
According to an eleventh aspect of the present invention, there is provided a semiconductor device mounting method according to the ninth aspect, wherein the first connection material is solder, and the second connection material is a conductive adhesive, solder. It is either of these.

この発明によれば、絶縁基板上に実装された半導体装置の半導体基板の上面が、その上に設けられた第2の接続材料およびシールドカバーを介して絶縁基板上のグランド配線に接続されていることにより、グランド電位となるようになっているので、半導体装置の実装領域の周囲における絶縁基板上に、半導体装置の半導体基板の上面に接続されるグランド用接続端子を設ける必要がなく、その分、実装面積を小さくすることができる。   According to the present invention, the upper surface of the semiconductor substrate of the semiconductor device mounted on the insulating substrate is connected to the ground wiring on the insulating substrate via the second connection material and the shield cover provided thereon. Therefore, there is no need to provide a ground connection terminal connected to the upper surface of the semiconductor substrate of the semiconductor device on the insulating substrate around the mounting region of the semiconductor device. The mounting area can be reduced.

この発明の第1実施形態としての半導体装置の実装構造の断面図。Sectional drawing of the mounting structure of the semiconductor device as 1st Embodiment of this invention. この発明の第2実施形態としての半導体装置の実装構造の断面図。Sectional drawing of the mounting structure of the semiconductor device as 2nd Embodiment of this invention. この発明の第3実施形態としての半導体装置の実装構造の断面図。Sectional drawing of the mounting structure of the semiconductor device as 3rd Embodiment of this invention.

(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造では、プリント配線板1の上面に半導体装置21およびチップ部品(電子部品)41が設けられ、プリント配線板1上にシールドカバー51が半導体装置21およびチップ部品41を覆うように設けられている。
(First embodiment)
FIG. 1 shows a sectional view of a semiconductor device mounting structure as a first embodiment of the present invention. In this semiconductor device mounting structure, the semiconductor device 21 and the chip component (electronic component) 41 are provided on the upper surface of the printed wiring board 1, and the shield cover 51 covers the semiconductor device 21 and the chip component 41 on the printed wiring board 1. Is provided.

まず、プリント配線板1について説明する。プリント配線板1はポリイミド樹脂等からなる平面方形状のフィルム基板(絶縁基板)2を備えている。フィルム基板2の上面には銅箔等からなる第1、第2の上層配線3a、3bおよび上層グランド配線4が設けられている。上層グランド配線4の最外部はフィルム基板2の上面周辺部に方形枠状に設けられたものであってもよく、またフィルム基板2の上面周辺部の四隅に設けられたものであってもよい。   First, the printed wiring board 1 will be described. The printed wiring board 1 includes a planar rectangular film substrate (insulating substrate) 2 made of polyimide resin or the like. On the upper surface of the film substrate 2, first and second upper layer wirings 3a and 3b and an upper layer ground wiring 4 made of copper foil or the like are provided. The outermost portion of the upper ground wiring 4 may be provided in a rectangular frame shape around the upper surface of the film substrate 2 or may be provided at the four corners of the upper periphery of the film substrate 2. .

フィルム基板2の下面には銅箔等からなる第1、第2の下層配線5a、5bおよび下層グランド配線6が設けられている。第1、第2の上層配線3a、3bおよび上層グランド配線4と第1、第2の下層配線5a、5bおよび下層グランド配線6とは、フィルム基板2に設けられた貫通孔7内に設けられた金属ペースト等からなる上下導通部8を介して互いに接続されている。   On the lower surface of the film substrate 2, first and second lower layer wirings 5a and 5b and a lower layer ground wiring 6 made of copper foil or the like are provided. The first and second upper-layer wirings 3a and 3b and the upper-layer ground wiring 4, and the first and second lower-layer wirings 5a and 5b and the lower-layer ground wiring 6 are provided in a through hole 7 provided in the film substrate 2. They are connected to each other through a vertical conduction part 8 made of a metal paste or the like.

第1、第2の上層配線3a、3bおよび上層グランド配線4を含むフィルム基板2の上面にはソルダーレジスト等からなる上層オーバーコート膜9が設けられている。第1、第2の上層配線3a、3bのランドおよび上層グランド配線4の最外部に対応する部分における上層オーバーコート膜9には第1、第2の開口部10a、10bおよび開口部11が設けられている。   An upper overcoat film 9 made of a solder resist or the like is provided on the upper surface of the film substrate 2 including the first and second upper layer wirings 3 a and 3 b and the upper layer ground wiring 4. First and second openings 10a and 10b and an opening 11 are provided in the upper overcoat film 9 in the portions corresponding to the lands of the first and second upper-layer wirings 3a and 3b and the outermost portion of the upper-layer ground wiring 4. It has been.

第1、第2の下層配線5a、5bおよび下層グランド配線6を含むフィルム基板2の下面にはソルダーレジスト等からなる下層オーバーコート膜12が設けられている。第1、第2の下層配線5a、5bのランドおよび下層グランド配線6の最外部に対応する部分における下層オーバーコート膜11には第1、第2の開口部13a、13bおよび開口部14が設けられている。   A lower overcoat film 12 made of a solder resist or the like is provided on the lower surface of the film substrate 2 including the first and second lower layer wirings 5a and 5b and the lower layer ground wiring 6. First and second openings 13a and 13b and an opening 14 are provided in the lower overcoat film 11 at portions corresponding to the lands of the first and second lower layer wirings 5a and 5b and the outermost part of the lower layer ground wiring 6. It has been.

次に、半導体装置21について説明する。半導体装置21は、一般的にはCSP(chip size package)と呼ばれるものであり、SOI基板22を備えている。SOI基板22は、平面方形状のシリコン基板(半導体基板)23の下面に酸化シリコン等からなる絶縁膜24が設けられ、絶縁膜24の下面に薄膜トランジスタを形成してなるSOI集積回路部25が設けられた構造となっている。この場合、SOI集積回路部25の薄膜トランジスタのソース・ドレイン領域は、絶縁膜24に設けられた上下導通部(図示せず)を介してシリコン基板23に接続されている。 Next, the semiconductor device 21 will be described. The semiconductor device 21 is generally called a CSP (chip size package) and includes an SOI substrate 22. The SOI substrate 22 is provided with an insulating film 24 made of silicon oxide or the like on the lower surface of a planar rectangular silicon substrate (semiconductor substrate) 23, and an SOI integrated circuit portion 25 formed by forming a thin film transistor on the lower surface of the insulating film 24. It has a structured. In this case, the source / drain region of the thin film transistor of the SOI integrated circuit portion 25 is connected to the silicon substrate 23 through a vertical conduction portion (not shown) provided in the insulating film 24.

SOI集積回路部25の下面周辺部にはアルミニウム系金属等からなる複数の接続パッド26がSOI集積回路部25に接続されて設けられている。SOI集積回路部25の周辺部および接続パッド26の中央部を除くSOI集積回路部25の下面には酸化シリコン等からなるパッシベーション膜(絶縁膜)27が設けられ、接続パッド26の下面中央部はパッシベーション膜27に設けられた開口部28を介して露出されている。パッシベーション膜27の下面にはポリイミド系樹脂等からなる保護膜(絶縁膜)29が設けられている。パッシベーション膜27の開口部28に対応する部分における保護膜29には開口部30が設けられている。 A plurality of connection pads 26 made of an aluminum-based metal or the like are provided on the periphery of the lower surface of the SOI integrated circuit portion 25 so as to be connected to the SOI integrated circuit portion 25. A passivation film (insulating film) 27 made of silicon oxide or the like is provided on the lower surface of the SOI integrated circuit portion 25 excluding the peripheral portion of the SOI integrated circuit portion 25 and the central portion of the connection pad 26. It is exposed through an opening 28 provided in the passivation film 27. A protective film (insulating film) 29 made of polyimide resin or the like is provided on the lower surface of the passivation film 27. An opening 30 is provided in the protective film 29 in a portion corresponding to the opening 28 of the passivation film 27.

保護膜29の下面には配線31が設けられている。配線31は、保護膜29の下面に設けられた銅等からなる下地金属層32と、下地金属層32の下面に設けられた銅からなる上部金属層33との2層構造となっている。配線31の一端部は、パッシベーション膜27および保護膜29の開口部28、30を介して接続パッド26に接続されている。 A wiring 31 is provided on the lower surface of the protective film 29. The wiring 31 has a two-layer structure of a base metal layer 32 made of copper or the like provided on the lower surface of the protective film 29 and an upper metal layer 33 made of copper provided on the lower surface of the base metal layer 32. One end of the wiring 31 is connected to the connection pad 26 via the openings 28 and 30 of the passivation film 27 and the protective film 29.

配線31のランド下面には銅からなる柱状電極34が設けられている。配線31を含む保護膜29の下面において柱状電極34の周囲にはシリカフィラーを含むエポキシ系樹脂等からなる封止膜35が設けられている。ここで、柱状電極34は、その下面が封止膜35の下面と面一乃至数μm高くなるように設けられている。柱状電極34の下面には半田ボール(第1の接続材料)36が設けられている。 A columnar electrode 34 made of copper is provided on the lower surface of the land of the wiring 31. A sealing film 35 made of an epoxy resin containing silica filler or the like is provided around the columnar electrode 34 on the lower surface of the protective film 29 including the wiring 31. Here, the columnar electrode 34 is provided such that the lower surface thereof is flush with the lower surface of the sealing film 35 by one to several μm. A solder ball (first connecting material) 36 is provided on the lower surface of the columnar electrode 34.

そして、半導体装置21は、その半田ボール36が上層オーバーコート膜9の第1の開口部10aを介して第1の上層配線3aのランドに接続されていることにより、プリント配線板1の上層オーバーコート膜9上にフェースダウン方式で実装されている。 The semiconductor device 21 is connected to the land of the first upper layer wiring 3a through the first opening 10a of the upper layer overcoat film 9 so that the upper layer overlayer of the printed wiring board 1 is achieved. It is mounted on the coat film 9 by the face-down method.

次に、チップ部品41について説明する。チップ部品41はコンデンサや抵抗等からなっている。そして、チップ部品41は、その両電極(図示せず)が上層オーバーコート膜9の第2の開口部10b内に設けられた半田層42を介して第2の上層配線3bのランドに接続されていることにより、プリント配線板1の上層オーバーコート膜9上に設けられている。 Next, the chip component 41 will be described. The chip component 41 includes a capacitor, a resistor, and the like. The chip component 41 has both electrodes (not shown) connected to the land of the second upper layer wiring 3b via the solder layer 42 provided in the second opening 10b of the upper layer overcoat film 9. Therefore, it is provided on the upper overcoat film 9 of the printed wiring board 1.

次に、シールドカバー51について説明する。シールドカバー51はアルミニウム等の金属からなり、有頭角筒状のカバー本体52の下端部にフランジ部53が設けられたものからなっている。そして、シールドカバー51は、そのフランジ部53の下面が上層オーバーコート膜9の開口部11内に設けられた半田層54を介して上層グランド配線4の最外部に接続されていることにより、プリント配線板1の上層オーバーコート膜9上に設けられている。この状態では、半導体装置21およびチップ部品41は、シールドカバー51によって覆われ、外部と電磁的に遮断されている。 Next, the shield cover 51 will be described. The shield cover 51 is made of a metal such as aluminum, and has a flanged portion 53 provided at the lower end portion of a headed rectangular tube-shaped cover main body 52. The shield cover 51 is connected to the outermost surface of the upper-layer ground wiring 4 via the solder layer 54 provided in the opening 11 of the upper-layer overcoat film 9 by the lower surface of the flange portion 53 being printed. It is provided on the upper overcoat film 9 of the wiring board 1. In this state, the semiconductor device 21 and the chip component 41 are covered with the shield cover 51 and are electromagnetically cut off from the outside.

半導体装置21のシリコン基板23の上面とその上に配置されたシールドカバー51との間にはある程度の空間が形成されている。そして、半導体装置21のシリコン基板23の上面中央部とその上に配置されたシールドカバー51との間には導電性接着剤層(第2の接続材料)55が設けられている。導電性接着剤層55は、銀、銅、カーボン等の導電フィラーをエポキシ樹脂等の熱硬化性樹脂からなるバインダーに分散させたものからなっている。或いは、半田等の接続材料でも良い。そして、この状態では、半導体装置21のシリコン基板23の上面は、導電性接着剤層55、シールドカバー51および半田層54を介して上層グランド配線4に接続されていることにより、グランド電位となるようになっている。 A certain amount of space is formed between the upper surface of the silicon substrate 23 of the semiconductor device 21 and the shield cover 51 disposed thereon. A conductive adhesive layer (second connection material) 55 is provided between the central portion of the upper surface of the silicon substrate 23 of the semiconductor device 21 and the shield cover 51 disposed thereon. The conductive adhesive layer 55 is made of a conductive filler such as silver, copper, or carbon dispersed in a binder made of a thermosetting resin such as an epoxy resin. Alternatively, a connection material such as solder may be used. In this state, the upper surface of the silicon substrate 23 of the semiconductor device 21 is connected to the upper ground wiring 4 via the conductive adhesive layer 55, the shield cover 51, and the solder layer 54. It is like that.

以上のように、この半導体装置の実装構造では、半導体装置21のシリコン基板23の上面中央部とその上に配置されたシールドカバー51との間に設けられた導電性接着剤層55をシールドカバー51および半田層54を介して上層グランド配線4に接続することにより、半導体装置21のシリコン基板23の上面をグランド電位となるようにしているので、半導体装置21の搭載領域の周囲におけるプリント配線板1上にグランド用接続端子を設ける必要がなく、その分、プリント配線板1の平面サイズを小さくすることができ、ひいては小型化することができる。 As described above, in this semiconductor device mounting structure, the conductive adhesive layer 55 provided between the central portion of the upper surface of the silicon substrate 23 of the semiconductor device 21 and the shield cover 51 disposed thereon is used as the shield cover. Since the upper surface of the silicon substrate 23 of the semiconductor device 21 is set to the ground potential by being connected to the upper-layer ground wiring 4 via the 51 and the solder layer 54, the printed wiring board around the mounting region of the semiconductor device 21 There is no need to provide a ground connection terminal on 1, and accordingly, the plane size of the printed wiring board 1 can be reduced, and the size can be reduced.

次に、半導体装置21等の実装方法の一例について説明する。まず、プリント配線板1、半導体装置21、チップ部品41およびシールドカバー51を準備する。次に、プリント配線板1の上層オーバーコート膜9の第1、第2の開口部10a、10bおよび開口部11内に、スクリーン印刷法等により、半田ペーストを塗布する。次に、プリント配線板1上の各所定の箇所に半導体装置21およびチップ部品41をただ単に配置する。次に、プリント配線板1上の所定の箇所にシールドカバー51をただ単に配置する。 Next, an example of a method for mounting the semiconductor device 21 and the like will be described. First, the printed wiring board 1, the semiconductor device 21, the chip component 41, and the shield cover 51 are prepared. Next, a solder paste is applied to the first and second openings 10a and 10b and the opening 11 of the upper overcoat film 9 of the printed wiring board 1 by screen printing or the like. Next, the semiconductor device 21 and the chip component 41 are simply arranged at each predetermined location on the printed wiring board 1. Next, the shield cover 51 is simply disposed at a predetermined location on the printed wiring board 1.

次に、半導体装置21のシリコン基板23の上面中央部に、スクリーン印刷法等により、導電性接着剤を塗布する。次に、半田が溶融する温度でのリフローを行うと、半導体装置21の半田ボール36が上層オーバーコート膜9の第1の開口部10aを介して第1の上層配線3aのランドに接続され、またチップ部品41の両電極が上層オーバーコート膜9の第2の開口部10b内に設けられた半田層42を介して第2の上層配線3bのランドに接続され、またシールドカバー51のフランジ部53の下面が上層オーバーコート膜9の開口部11内に設けられた半田層54を介して上層グランド配線4の最外部に接続され、さらに導電性接着剤中の熱硬化性樹脂が硬化して導電性接着剤層55が形成される。この場合、導電性接着剤中の熱硬化性樹脂を硬化させるための専用の工程を必要としない。かくして、図1に示す半導体装置の実装構造が得られる。 Next, a conductive adhesive is applied to the center of the upper surface of the silicon substrate 23 of the semiconductor device 21 by screen printing or the like. Next, when reflow is performed at a temperature at which the solder melts, the solder balls 36 of the semiconductor device 21 are connected to the lands of the first upper wiring 3a through the first openings 10a of the upper overcoat film 9, Further, both electrodes of the chip component 41 are connected to the land of the second upper wiring 3b through the solder layer 42 provided in the second opening 10b of the upper overcoat film 9, and the flange portion of the shield cover 51. The lower surface of 53 is connected to the outermost part of the upper layer ground wiring 4 through a solder layer 54 provided in the opening 11 of the upper layer overcoat film 9, and the thermosetting resin in the conductive adhesive is cured. A conductive adhesive layer 55 is formed. In this case, a dedicated process for curing the thermosetting resin in the conductive adhesive is not required. Thus, the semiconductor device mounting structure shown in FIG. 1 is obtained.

(第2実施形態)
図2はこの発明の第2実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置において、図1に示す半導体装置の実装構造と異なる点は、図1に示す半導体装置の実装構造では、チップ部品41の高さが半導体装置21の高さよりも低くなっているのに対し、チップ部品41の高さが半導体装置21の高さよりも高くなっており、このため、半導体装置21のシリコン基板23の上面中央部に対応する部分におけるシールドカバー51の下面に柱状の突起61をもうけ、この突起61を半導体装置21のシリコン基板23の上面中央部に設けられた導電性接着剤層55の上面中央部に埋め込ませた点である。
(Second Embodiment)
FIG. 2 shows a sectional view of a semiconductor device mounting structure as a second embodiment of the present invention. This semiconductor device differs from the semiconductor device mounting structure shown in FIG. 1 in that the chip component 41 is lower than the semiconductor device 21 in the semiconductor device mounting structure shown in FIG. On the other hand, the height of the chip component 41 is higher than the height of the semiconductor device 21. For this reason, the columnar protrusion 61 is formed on the lower surface of the shield cover 51 in the portion corresponding to the center of the upper surface of the silicon substrate 23 of the semiconductor device 21. The protrusion 61 is embedded in the central portion of the upper surface of the conductive adhesive layer 55 provided in the central portion of the upper surface of the silicon substrate 23 of the semiconductor device 21.

(第3実施形態)
図3はこの発明の第3実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置において、図1に示す半導体装置の実装構造と異なる点は、半導体装置21において、柱状電極34を省略した点である。この場合、配線31のランドに対応する部分における封止膜35には、半田ボール36を配線31のランドに接続するための開口部37が形成されている。また、封止膜35はソルダーレジストによって形成するようにしてもよい。
(Third embodiment)
FIG. 3 shows a cross-sectional view of a semiconductor device mounting structure as a third embodiment of the present invention. This semiconductor device differs from the semiconductor device mounting structure shown in FIG. 1 in that the columnar electrode 34 is omitted from the semiconductor device 21. In this case, an opening 37 for connecting the solder ball 36 to the land of the wiring 31 is formed in the sealing film 35 in a portion corresponding to the land of the wiring 31. Further, the sealing film 35 may be formed of a solder resist.

1 プリント配線板
2 フィルム基板
3a、3b 第1、第2の上層配線
4 上層グランド配線
5a、5b 第1、第2の下層配線
6 下層グランド配線
8 上下導通部
9 上層オーバーコート膜
12 下層オーバーコート膜
21 半導体装置
22 SOI基板
23 シリコン基板
24 絶縁膜
25 SOI集積回路部
26 接続パッド
27 パッシベーション膜
29 保護膜
31 配線
34 柱状電極
35 封止膜
36 半田ボール(第1の接続材料)
41 チップ部品
42 半田層
51 シールドカバー
54 半田層
55 導電性接着剤層(第2の接続材料)
DESCRIPTION OF SYMBOLS 1 Printed wiring board 2 Film substrate 3a, 3b 1st, 2nd upper layer wiring 4 Upper layer ground wiring 5a, 5b 1st, 2nd lower layer wiring 6 Lower layer ground wiring 8 Vertical conduction part 9 Upper layer overcoat film 12 Lower layer overcoat Film 21 Semiconductor device 22 SOI substrate 23 Silicon substrate 24 Insulating film 25 SOI integrated circuit part 26 Connection pad 27 Passivation film 29 Protective film 31 Wiring 34 Columnar electrode 35 Sealing film 36 Solder ball (first connection material)
41 Chip component 42 Solder layer 51 Shield cover 54 Solder layer 55 Conductive adhesive layer (second connecting material)

Claims (11)

一方の面に、配線およびグランド配線が設けられた絶縁基板と、
半導体基板、絶縁膜およびSOI集積回路部を有し、前記絶縁基板の前記配線と第1の接続材料を介して接続された半導体装置と、
前記グランド配線に接続され、前記絶縁基板上に前記半導体装置を覆うようにして設けられたシールドカバーと、
前記半導体基板と前記シールドカバーとの間に接続された第2の接続材料と、
を具備することを特徴とする半導体装置の実装構造。
An insulating substrate provided with wiring and ground wiring on one side;
A semiconductor device having a semiconductor substrate, an insulating film, and an SOI integrated circuit portion, and connected to the wiring of the insulating substrate via a first connection material;
A shield cover connected to the ground wiring and provided on the insulating substrate so as to cover the semiconductor device;
A second connecting material connected between the semiconductor substrate and the shield cover;
A mounting structure of a semiconductor device, comprising:
請求項1に記載の発明において、前記第1の接続材料は半田であり、前記第2の接続材料は、導電性接着剤、半田のいずれかであることを特徴とする半導体装置の実装構造。 2. The semiconductor device mounting structure according to claim 1, wherein the first connection material is solder, and the second connection material is one of a conductive adhesive and solder. 請求項1に記載の発明において、前記絶縁基板はフィルム基板であることを特徴とする半導体装置の実装構造。 2. The semiconductor device mounting structure according to claim 1, wherein the insulating substrate is a film substrate. 請求項1に記載の発明において、前記シールドカバーの下端部は前記グランド配線の最外部に半田層を介して接続されていることを特徴とする半導体装置の実装構造。 2. The semiconductor device mounting structure according to claim 1, wherein a lower end portion of the shield cover is connected to an outermost portion of the ground wiring through a solder layer. 請求項1に記載の発明において、前記配線は上層配線、前記グランド配線は上層グランド配線であり、前記絶縁基板の他方の面に、下層配線および下層グランド配線が前記上層配線および前記上層グランド配線に接続されて設けられていることを特徴とする半導体装置の実装構造。 The wiring according to claim 1, wherein the wiring is an upper layer wiring, the ground wiring is an upper layer ground wiring, and a lower layer wiring and a lower layer ground wiring are connected to the upper layer wiring and the upper layer ground wiring on the other surface of the insulating substrate. A mounting structure of a semiconductor device, wherein the semiconductor device mounting structure is connected. 請求項1に記載の発明において、前記シールドカバー内における前記絶縁基板上に電子部品が前記配線のランドに接続されて設けられていることを特徴とする半導体装置の実装構造。 2. The semiconductor device mounting structure according to claim 1, wherein an electronic component is provided on the insulating substrate in the shield cover so as to be connected to the land of the wiring. 請求項6に記載の発明において、前記電子部品は前記配線のランドに半田層を介して接続されていることを特徴とする半導体装置の実装構造。 7. The semiconductor device mounting structure according to claim 6, wherein the electronic component is connected to a land of the wiring via a solder layer. 請求項6に記載の発明において、前記電子部品の高さは前記半導体装置の高さよりも高くなっており、前記第2の接続材料上における前記シールドカバーの下面に突起が設けられ、前記突起は前記第2の接続材料の上面に埋め込まれていることを特徴とする半導体装置の実装構造。 In the invention according to claim 6, the height of the electronic component is higher than the height of the semiconductor device, a protrusion is provided on the lower surface of the shield cover on the second connection material, A mounting structure for a semiconductor device, wherein the mounting structure is embedded in an upper surface of the second connection material. 一方の面に、配線およびグランド配線が設けられた絶縁基板上に、半導体基板、絶縁膜およびSOI集積回路部を有する半導体装置を、第1の接続材料を介して前記配線に接続する工程と、
前記半導体基板の裏面に第2の接続材料を形成する工程と、
前記絶縁基板上において、前記半導体装置を覆い、前記第2の接続材料と接続するようにシールドカバーを配置し、前記シールドカバーの下端部を前記グランド配線に接続する工程と、
を有することを特徴とする半導体装置の実装方法。
Connecting a semiconductor device having a semiconductor substrate, an insulating film, and an SOI integrated circuit portion to the wiring via a first connection material on an insulating substrate provided with wiring and ground wiring on one surface;
Forming a second connection material on the back surface of the semiconductor substrate;
On the insulating substrate, covering the semiconductor device, arranging a shield cover so as to be connected to the second connection material, and connecting a lower end portion of the shield cover to the ground wiring;
A method for mounting a semiconductor device, comprising:
請求項9に記載の発明において、前記絶縁基板上のシールドカバー内には、電子部品を設け、前記電子部品の電極を前記配線のランドに半田層を介して接続する工程を含むことを特徴とする半導体装置の実装方法。 The invention according to claim 9, further comprising a step of providing an electronic component in the shield cover on the insulating substrate and connecting an electrode of the electronic component to a land of the wiring via a solder layer. Mounting method of semiconductor device. 請求項9に記載の発明において、前記第1の接続材料は半田であり、前記第2の接続材料は、導電性接着剤、半田のいずれかであることを特徴とする半導体装置の実装方法。 10. The method of mounting a semiconductor device according to claim 9, wherein the first connection material is solder, and the second connection material is one of a conductive adhesive and solder.
JP2010048183A 2010-03-04 2010-03-04 Structure and method of mounting semiconductor device Pending JP2011187497A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010048183A JP2011187497A (en) 2010-03-04 2010-03-04 Structure and method of mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048183A JP2011187497A (en) 2010-03-04 2010-03-04 Structure and method of mounting semiconductor device

Publications (1)

Publication Number Publication Date
JP2011187497A true JP2011187497A (en) 2011-09-22

Family

ID=44793494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010048183A Pending JP2011187497A (en) 2010-03-04 2010-03-04 Structure and method of mounting semiconductor device

Country Status (1)

Country Link
JP (1) JP2011187497A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092177A (en) * 2015-11-06 2017-05-25 株式会社村田製作所 Shield structure of semiconductor device and method of manufacturing shield cover device
CN109411441A (en) * 2017-08-16 2019-03-01 晨星半导体股份有限公司 Chip after circuit board and encapsulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092177A (en) * 2015-11-06 2017-05-25 株式会社村田製作所 Shield structure of semiconductor device and method of manufacturing shield cover device
CN109411441A (en) * 2017-08-16 2019-03-01 晨星半导体股份有限公司 Chip after circuit board and encapsulation

Similar Documents

Publication Publication Date Title
JP4534927B2 (en) Semiconductor device
US8866236B2 (en) Package structure having MEMS element
JP5514560B2 (en) Semiconductor device
US9190367B1 (en) Semiconductor package structure and semiconductor process
US9355966B2 (en) Substrate warpage control using external frame stiffener
US9490233B2 (en) Fingerprint recognition semiconductor device and semiconductor device
KR100818088B1 (en) Semiconductor package and method of fabricating the same
US10412828B1 (en) Wiring substrate
JP2008226945A (en) Semiconductor device and its manufacturing method
JP4965989B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP2011066344A (en) Semiconductor device and electronic device
US9265147B2 (en) Multi-layer wiring board
JP6439046B2 (en) Semiconductor device
JP5159750B2 (en) Solder balls and semiconductor packages
JP2011187497A (en) Structure and method of mounting semiconductor device
US8344500B2 (en) Integrated circuit package module and method of the same
JP4844287B2 (en) Semiconductor device and manufacturing method thereof
JP5001043B2 (en) Semiconductor device and manufacturing method thereof
JP3841135B2 (en) Semiconductor device, circuit board and electronic equipment
JP4835230B2 (en) Mounting structure of semiconductor device
JP5607692B2 (en) Electronic equipment
JP4658914B2 (en) Semiconductor device and manufacturing method thereof
JP2007067317A (en) Mounting structure of semiconductor device, and mounting method of the semiconductor device
JP2012174950A (en) Semiconductor device and manufacturing method of the same
JP6105773B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129