JP5001043B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5001043B2
JP5001043B2 JP2007080729A JP2007080729A JP5001043B2 JP 5001043 B2 JP5001043 B2 JP 5001043B2 JP 2007080729 A JP2007080729 A JP 2007080729A JP 2007080729 A JP2007080729 A JP 2007080729A JP 5001043 B2 JP5001043 B2 JP 5001043B2
Authority
JP
Japan
Prior art keywords
base plate
wiring
film
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007080729A
Other languages
Japanese (ja)
Other versions
JP2008244037A (en
Inventor
昌男 川村
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2007080729A priority Critical patent/JP5001043B2/en
Publication of JP2008244037A publication Critical patent/JP2008244037A/en
Application granted granted Critical
Publication of JP5001043B2 publication Critical patent/JP5001043B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the interference of radiation noise from a semiconductor structure 3 with a semiconductor structure 61 and a chip component 81 in a semiconductor device wherein the semiconductor structure 3 for forming a digital circuit is arranged under a base board 1, an insulating layer 21 is formed under the base board 1 around the semiconductor structure 3, solder balls 34 are formed under the lowermost layer insulating film 32 formed under the semiconductor structure 3 and the insulating layer 21, and a semiconductor structure 61 for forming an analog circuit and a chip component 81 are mounted to the uppermost layer insulating film 49 formed on the base board 1. <P>SOLUTION: The semiconductor structure 61 and the chip component 81 are covered with a sealing film 83, and a shield metal film 85 is formed on the surfaces of the sealing film 83 etc. Thereby, the interference of the radiation noise from the semiconductor structure 3 with the semiconductor structure 61 and the chip component 81 can be reduced. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

この発明は半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来の半導体装置には、ベース板上に一の半導体構成体を配置し、ベース板下に他の半導体構成体を配置したものがある（例えば、特許文献１参照）。この場合、半導体基板および該半導体基板上に設けられた柱状電極を有する一の半導体構成体は、それよりも平面サイズの大きいベース板上に配置されている。一の半導体構成体の周囲におけるベース板上には絶縁層が設けられている。一の半導体構成体および絶縁層上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が一の半導体構成体の柱状電極に接続されて設けられている。上層配線の接続パッド部上には半田ボールが設けられている。ベース板下には下層配線が設けられている。下層配線の接続パッド部下には他の半導体構成体が配置されている。   Some conventional semiconductor devices have one semiconductor structure disposed on a base plate and another semiconductor structure disposed below the base plate (see, for example, Patent Document 1). In this case, one semiconductor structure having the semiconductor substrate and the columnar electrode provided on the semiconductor substrate is arranged on a base plate having a larger planar size than that. An insulating layer is provided on the base plate around one semiconductor structure. An upper insulating film is provided on one semiconductor structure and the insulating layer. On the upper insulating film, an upper wiring is provided so as to be connected to the columnar electrode of one semiconductor structure. Solder balls are provided on the connection pad portions of the upper layer wiring. A lower layer wiring is provided under the base plate. Another semiconductor structure is disposed under the connection pad portion of the lower layer wiring.

特開２００５−１４２４６６号公報JP 2005-142466 A

ところで、上記のような半導体装置において、絶縁層等の絶縁材によって覆われた一の半導体構成体によってデジタル系回路部を構成し、外部に露出された他の半導体構成体によってアナログ系回路部を構成した場合には、デジタル系回路部を構成する一の半導体構成体からの放射雑音がアナログ系回路部を構成する他の半導体構成体に妨害を与えるという問題がある。   By the way, in the semiconductor device as described above, the digital system circuit unit is configured by one semiconductor structure covered with an insulating material such as an insulating layer, and the analog system circuit unit is configured by another semiconductor structure exposed to the outside. In the case of the configuration, there is a problem that radiation noise from one semiconductor component constituting the digital circuit unit disturbs other semiconductor components configuring the analog circuit unit.

そこで、この発明は、デジタル系回路部を構成する一の半導体構成体からの放射雑音がアナログ系回路部を構成する他の半導体構成体等からなる電子部品に与える妨害を軽減することができる半導体装置およびその製造方法を提供することを目的とする。   Therefore, the present invention is a semiconductor that can reduce the interference of radiation noise from one semiconductor component constituting a digital system circuit unit on an electronic component composed of another semiconductor component constituting an analog circuit unit. An object is to provide an apparatus and a method for manufacturing the same.

請求項１に記載の発明に係る半導体装置は、ベース板と、前記ベース板下に設けられ、デジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上に前記上層配線に接続されて設けられたアナログ系回路部を構成する電子部品と、前記電子部品を含む前記ベース板上に設けられた封止膜と、前記封止膜の表面に設けられたシールド金属膜とを具備し、前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線の少なくとも一部と前記上層配線の少なくとも一部とを接続するように設けられていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記シールド金属膜は、前記上層配線のうちのグラウンド配線に接続されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記シールド金属膜は、前記封止膜の側面側に露出された前記グラウンド配線の端面に接続されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記シールド金属膜は、前記ベース板、前記絶縁層および前記下層絶縁膜の側面に前記グラウンド配線に接続されて設けられたグラウンド用の側面上下導通部の上面に接続されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた金属部材の側面に接続されていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた柱状の金属部材の上面に接続されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線の接続パッド部下に半田ボールが設けられていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられ、そのうちの、個片化するための切断ラインの両側における相隣接する前記半導体装置形成領域に設けられたグラウンド配線が前記切断ラインおよびその両側に対応する部分において互いに接続された、当該グラウンド配線を含む上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品とを備えたものを用意する工程と、前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド配線を切断して、その切断面を前記凹部を介して露出させる工程と、前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド配線の切断面に接続させて形成する工程と、前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品と、個片化するための切断ラインおよびその両側に対応する部分における前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に設けられたグラウンド用の上下導通部とを備えたものを用意する工程と、前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド用の上下導通部の上面を露出させる工程と、前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド用の上下導通部の上面に接続させて形成する工程と、前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、を有することを特徴とするものである。 According to a first aspect of the present invention, there is provided a semiconductor device comprising: a base plate; a semiconductor substrate provided under the base plate and constituting a digital circuit unit; and a plurality of external connection electrodes provided under the semiconductor substrate. A semiconductor structure, an insulating layer provided under the base plate around the semiconductor structure, a lower insulating film provided under the semiconductor structure and the insulating layer, and the lower insulating film provided under the lower insulating film. A lower layer wiring provided connected to the external connection electrode of the semiconductor structure, an upper layer wiring provided on the base plate, and an analog circuit portion provided on the base plate connected to the upper layer wiring Comprising the electronic component, a sealing film provided on the base plate including the electronic component, and a shield metal film provided on a surface of the sealing film , the base plate, the insulating layer And before Is characterized in that the lower insulating film vertical conducting portion in the through hole provided on is provided so as to connect the at least a portion of said upper wiring and at least a portion of the lower layer wiring.
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the shield metal film is connected to a ground wiring of the upper layer wiring.
A semiconductor device according to a third aspect of the present invention is the semiconductor device according to the second aspect, wherein the shield metal film is connected to an end face of the ground wiring exposed on a side surface side of the sealing film. It is characterized by.
The semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the second aspect , wherein the shield metal film is connected to the ground wiring on the side surfaces of the base plate, the insulating layer, and the lower insulating film. It is connected to the upper surface of the ground side vertical conduction part provided.
According to a fifth aspect of the present invention, in the semiconductor device according to the second aspect , the shield metal film is connected to a side surface of a metal member provided in the sealing film and connected to the ground wiring. It is characterized by being.
A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to the second aspect , wherein the shield metal film is an upper surface of a columnar metal member provided in the sealing film connected to the ground wiring. It is characterized by being connected to.
A semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to the first aspect, wherein the semiconductor structure has a columnar electrode as the external connection electrode. .
A semiconductor device according to an eighth aspect of the present invention is the semiconductor device according to the first aspect, wherein a solder ball is provided below the connection pad portion of the lower layer wiring.
According to a ninth aspect of the present invention, there is provided a semiconductor device manufacturing method, comprising: a base plate; a semiconductor substrate provided in a plurality of semiconductor device forming regions under the base plate, each constituting a digital circuit portion; A plurality of semiconductor structures having a plurality of external connection electrodes provided below; an insulating layer provided under the base plate around the semiconductor structures; and provided below the semiconductor structure and the insulating layers Provided on the base plate, and a lower layer wiring provided on the base plate and connected to the external connection electrode of the semiconductor structure under the lower insulating film. The ground lines provided in the semiconductor device forming regions adjacent to each other on both sides of the cutting line are connected to each other in the cutting line and portions corresponding to both sides thereof. Prepare an upper layer wiring including a wiring and a plurality of electronic components that are connected to the upper layer wiring in a plurality of semiconductor device formation regions on the base plate, each of which constitutes an analog circuit section A step of forming a sealing film on the base plate including the plurality of electronic components, forming a recess in at least the sealing film in a portion corresponding to the cutting line and both sides thereof, and the recess Cutting the ground wiring by forming the step, exposing the cut surface through the recess, and connecting a shield metal film to the upper surface of the sealing film including the inside of the recess to the cut surface of the ground wiring. And a step of obtaining a plurality of semiconductor devices by cutting along the cutting line.
According to a tenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a base plate; a semiconductor substrate provided in a plurality of semiconductor device forming regions below the base plate, each of which constitutes a digital circuit unit; and the semiconductor substrate A plurality of semiconductor structures having a plurality of external connection electrodes provided below; an insulating layer provided under the base plate around the semiconductor structures; and provided below the semiconductor structure and the insulating layers A lower wiring provided on the base plate, an upper wiring provided on the base plate, and a lower wiring provided on the base plate, connected to the external connection electrode of the semiconductor structure. Provided in a plurality of semiconductor device formation regions connected to the upper layer wiring, each of which constitutes an analog circuit part, a plurality of electronic components, a cutting line for separating the parts, and parts corresponding to both sides thereof Providing a base plate having a vertical conductive portion for ground provided in a through hole provided in the base plate, the insulating layer and the lower insulating film, and the base including the plurality of electronic components Forming a sealing film on the plate; forming a recess in at least the sealing film in the cutting line and portions corresponding to both sides thereof; and forming the recess to form an upper surface of the vertical conductive portion for the ground , A step of forming a shield metal film on the upper surface of the sealing film including the inside of the recess and connecting to the upper surface of the vertical conductive portion for ground, and cutting along the cutting line And obtaining a single semiconductor device.

この発明によれば、アナログ系回路部を構成する電子部品を封止膜で覆い、封止膜の表面にシールド金属膜を設けているので、デジタル系回路部を構成する半導体構成体からの放射雑音がアナログ系回路部を構成する電子部品に与える妨害を軽減することができる。   According to the present invention, the electronic components constituting the analog circuit portion are covered with the sealing film, and the shield metal film is provided on the surface of the sealing film, so that the radiation from the semiconductor structure constituting the digital circuit portion is provided. It is possible to reduce the interference of noise on the electronic components constituting the analog system circuit unit.

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の下面には銅箔からなるグラウンド層２がべた状に設けられている。グラウンド層２の下面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体３の上面がダイボンド材からなる接着層４を介して接着されている。 (First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device includes a planar rectangular base plate 1 made of glass cloth base epoxy resin or the like. A ground layer 2 made of copper foil is provided on the lower surface of the base plate 1 in a solid shape. On the lower surface of the ground layer 2, the upper surface of a planar rectangular semiconductor structure 3 having a size somewhat smaller than the size of the base plate 1 is bonded via an adhesive layer 4 made of a die bond material.

半導体構成体３は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）５を備えている。シリコン基板５の上面は接着層４を介してグラウンド層２の下面に接着されている。シリコン基板５の下面には所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が集積回路に接続されて設けられている。この場合、集積回路はデジタル系回路部を構成している。   The semiconductor structure 3 is generally called a CSP (chip size package) and includes a silicon substrate (semiconductor substrate) 5. The upper surface of the silicon substrate 5 is bonded to the lower surface of the ground layer 2 through the adhesive layer 4. An integrated circuit (not shown) having a predetermined function is provided on the lower surface of the silicon substrate 5, and a plurality of connection pads 6 made of aluminum-based metal or the like are provided on the periphery of the lower surface so as to be connected to the integrated circuit. In this case, the integrated circuit constitutes a digital circuit unit.

接続パッド６の中央部を除くシリコン基板５の下面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。絶縁膜７の下面にはポリイミド系樹脂等からなる保護膜９が設けられている。絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。   An insulating film 7 made of silicon oxide or the like is provided on the lower surface of the silicon substrate 5 except for the central portion of the connection pad 6, and the central portion of the connection pad 6 is exposed through an opening 8 provided in the insulating film 7. Yes. A protective film 9 made of polyimide resin or the like is provided on the lower surface of the insulating film 7. An opening 10 is provided in the protective film 9 at a portion corresponding to the opening 8 of the insulating film 7.

保護膜９の下面には配線１１が設けられている。配線１１は、保護膜９の下面に設けられた銅等からなる下地金属層１２と、下地金属層１２の下面に設けられた銅からなる上部金属層１３との２層構造となっている。配線１１の一端部は、絶縁膜７および保護膜９の開口部８、１０を介して接続パッド６に接続されている。   A wiring 11 is provided on the lower surface of the protective film 9. The wiring 11 has a two-layer structure of a base metal layer 12 made of copper or the like provided on the lower surface of the protective film 9 and an upper metal layer 13 made of copper provided on the lower surface of the base metal layer 12. One end of the wiring 11 is connected to the connection pad 6 through the openings 8 and 10 of the insulating film 7 and the protective film 9.

配線１１の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１４が設けられている。配線１１を含む保護膜９の下面にはエポキシ系樹脂等からなる封止膜１５がその下面が柱状電極１４の下面と面一となるように設けられている。   A columnar electrode (external connection electrode) 14 made of copper is provided on the lower surface of the connection pad portion of the wiring 11. A sealing film 15 made of epoxy resin or the like is provided on the lower surface of the protective film 9 including the wiring 11 so that the lower surface thereof is flush with the lower surface of the columnar electrode 14.

半導体構成体３の周囲におけるグラウンド層２を含むベース板１の下面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等の無機材料からなる補強材を分散させた材料、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。   A rectangular frame-like insulating layer 21 is provided on the lower surface of the base plate 1 including the ground layer 2 around the semiconductor structure 3. The insulating layer 21 is made of, for example, a material in which a reinforcing material made of an inorganic material such as silica filler is dispersed in a thermosetting resin such as an epoxy resin, or a thermosetting resin such as an epoxy resin. .

半導体構成体３および絶縁層２１の下面には第１の下層絶縁膜２２がその下面を平坦とされて設けられている。第１の下層絶縁膜２２は、例えば、ガラス布やガラス繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させた材料、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。半導体構成体３の柱状電極１４の下面中央部に対応する部分における第１の下層絶縁膜２２には開口部２３が設けられている。   A first lower insulating film 22 is provided on the lower surface of the semiconductor structure 3 and the insulating layer 21 with the lower surface being flat. The first lower insulating film 22 is made of, for example, a material obtained by impregnating a base material made of glass cloth or glass fiber with a thermosetting resin such as an epoxy resin, or only a thermosetting resin such as an epoxy resin. It has become. An opening 23 is provided in the first lower insulating film 22 in a portion corresponding to the center of the lower surface of the columnar electrode 14 of the semiconductor structure 3.

第１の下層絶縁膜２２の下面には第１の下層配線２４が設けられている。第１の下層配線２４は、第１の下層絶縁膜２２の下面に設けられた銅等からなる下地金属層２５と、下地金属層２５の下面に設けられた銅からなる上部金属層２６との２層構造となっている。第１の下層配線２４の一端部は、第１の下層絶縁膜２２の開口部２３を介して半導体構成体３の柱状電極１４の下面に接続されている。   A first lower wiring 24 is provided on the lower surface of the first lower insulating film 22. The first lower layer wiring 24 includes a base metal layer 25 made of copper or the like provided on the lower surface of the first lower layer insulating film 22, and an upper metal layer 26 made of copper provided on the lower surface of the base metal layer 25. It has a two-layer structure. One end of the first lower layer wiring 24 is connected to the lower surface of the columnar electrode 14 of the semiconductor structure 3 through the opening 23 of the first lower layer insulating film 22.

第１の下層配線２４を含む第１の下層絶縁膜２２の下面には、第１の下層絶縁膜２２と同一の材料からなる第２の下層絶縁膜２７がその下面を平坦とされて設けられている。第１の下層配線２４の接続パッドの少なくとも一部に対応する部分における第２の下層絶縁膜２７には開口部２８が設けられている。   A second lower layer insulating film 27 made of the same material as the first lower layer insulating film 22 is provided on the lower surface of the first lower layer insulating film 22 including the first lower layer wiring 24 with the lower surface being flat. ing. An opening 28 is provided in the second lower insulating film 27 in a portion corresponding to at least a part of the connection pad of the first lower wiring 24.

第２の下層絶縁膜２７の下面には第２の下層配線２９が設けられている。第２の下層配線２９は、第２の下層絶縁膜２７の下面に設けられた銅等からなる下地金属層３０と、下地金属層３０の下面に設けられた銅からなる上部金属層３１との２層構造となっている。第２の下層配線２９の少なくとも一部の一端部は、第２の下層絶縁膜２７の開口部２８を介して第１の下層配線２４の接続パッド部に接続されている。   A second lower wiring 29 is provided on the lower surface of the second lower insulating film 27. The second lower layer wiring 29 includes a base metal layer 30 made of copper or the like provided on the lower surface of the second lower layer insulating film 27, and an upper metal layer 31 made of copper provided on the lower surface of the base metal layer 30. It has a two-layer structure. At least one end portion of the second lower layer wiring 29 is connected to the connection pad portion of the first lower layer wiring 24 through the opening 28 of the second lower layer insulating film 27.

第２の下層配線２９を含む第２の下層絶縁膜２７の下面にはソルダーレジスト等からなる最下層絶縁膜３２が設けられている。第２の下層配線２９の接続パッド部に対応する部分における最下層絶縁膜３２には開口部３３が設けられている。最下層絶縁膜３２の開口部３３内およびその下方には半田ボール３４が第２の下層配線２９の接続パッド部に接続されて設けられている。   A lowermost layer insulating film 32 made of a solder resist or the like is provided on the lower surface of the second lower layer insulating film 27 including the second lower layer wiring 29. An opening 33 is provided in the lowermost insulating film 32 in a portion corresponding to the connection pad portion of the second lower layer wiring 29. Solder balls 34 are provided in the opening 33 of the lowermost layer insulating film 32 and below the opening 33 so as to be connected to the connection pad portion of the second lower layer wiring 29.

ベース板１の上面には第１の上層配線４１が設けられている。第１の上層配線４１は、ベース板１の上面に設けられた銅等からなる下地金属層４２と、下地金属層４２の上面に設けられた銅からなる上部金属層４３との２層構造となっている。第１の上層配線４１を含むベース板１の上面には、第１の下層絶縁膜２２と同一の材料からなる上層絶縁膜４４がその上面を平坦とされて設けられている。第１の上層配線４１の接続パッド部に対応する部分における上層絶縁膜４４には開口部４５が設けられている。   A first upper layer wiring 41 is provided on the upper surface of the base plate 1. The first upper layer wiring 41 has a two-layer structure of a base metal layer 42 made of copper or the like provided on the upper surface of the base plate 1 and an upper metal layer 43 made of copper provided on the upper surface of the base metal layer 42. It has become. An upper insulating film 44 made of the same material as that of the first lower insulating film 22 is provided on the upper surface of the base plate 1 including the first upper wiring 41 so that the upper surface is flat. An opening 45 is provided in the upper insulating film 44 at a portion corresponding to the connection pad portion of the first upper layer wiring 41.

上層絶縁膜４４の上面には第２の上層配線４６が設けられている。第２の上層配線４６は、上層絶縁膜４４の上面に設けられた銅等からなる下地金属層４７と、下地金属層４７の上面に設けられた銅からなる上部金属層４８との２層構造となっている。第２の上層配線４６の少なくとも一部の一端部は、上層絶縁膜４４の開口部４５を介して第１の上層配線４１の接続パッド部に接続されている。   A second upper wiring 46 is provided on the upper surface of the upper insulating film 44. The second upper layer wiring 46 has a two-layer structure of a base metal layer 47 made of copper or the like provided on the upper surface of the upper layer insulating film 44 and an upper metal layer 48 made of copper provided on the upper surface of the base metal layer 47. It has become. One end portion of at least a part of the second upper layer wiring 46 is connected to the connection pad portion of the first upper layer wiring 41 through the opening 45 of the upper layer insulating film 44.

第２の上層配線４６を含む上層絶縁膜４４の上面にはソルダーレジスト等からなる最上層絶縁膜４９が設けられている。第２の上層配線４６の接続パッド部に対応する部分における最上層絶縁膜４９には第１、第２の開口部５０、５１が設けられている。   An uppermost insulating film 49 made of solder resist or the like is provided on the upper surface of the upper insulating film 44 including the second upper layer wiring 46. First and second openings 50 and 51 are provided in the uppermost insulating film 49 in a portion corresponding to the connection pad portion of the second upper layer wiring 46.

第２の下層配線２９の少なくとも一部と第２の上層配線４６の少なくとも一部とは、第２の下層絶縁膜２７、第１の下層絶縁膜２２、絶縁層２１、グラウンド層２、ベース板１および上層絶縁膜４４の所定の箇所に設けられた貫通孔５２の内壁面に設けられた上下導通部５３を介して接続されている。上下導通部５３は、貫通孔５２の内壁面に設けられた銅等からなる下地金属層５４と、下地金属層５４の内面に設けられた銅からなる上部金属層５５との２層構造となっている。上下導通部５３内にはソルダーレジスト等からなる充填材５６が充填されている。   At least a part of the second lower layer wiring 29 and at least a part of the second upper layer wiring 46 include the second lower layer insulating film 27, the first lower layer insulating film 22, the insulating layer 21, the ground layer 2, and the base plate. 1 and the upper insulating film 44 are connected through a vertical conduction portion 53 provided on an inner wall surface of a through hole 52 provided at a predetermined location. The vertical conduction portion 53 has a two-layer structure of a base metal layer 54 made of copper or the like provided on the inner wall surface of the through hole 52 and an upper metal layer 55 made of copper provided on the inner surface of the base metal layer 54. ing. The vertical conduction part 53 is filled with a filler 56 made of solder resist or the like.

最上層絶縁膜４９の上面の各所定の箇所には半導体構成体６１およびコンデンサや抵抗等からなるチップ部品８１が搭載されている。この場合、半導体構成体６１およびチップ部品８１はアナログ系回路部を構成している。   A semiconductor component 61 and a chip component 81 made of a capacitor, a resistor, or the like are mounted at predetermined positions on the upper surface of the uppermost insulating film 49. In this case, the semiconductor structure 61 and the chip component 81 constitute an analog system circuit unit.

半導体構成体６１はシリコン基板（半導体基板）６２を備えている。シリコン基板６２の下面は所定の機能の集積回路が（図示せず）が設けられ、下面周辺部には複数の接続パッド６３が集積回路に接続されて設けられている。この場合、集積回路はアナログ系回路部を構成している。   The semiconductor structure 61 includes a silicon substrate (semiconductor substrate) 62. An integrated circuit (not shown) having a predetermined function is provided on the lower surface of the silicon substrate 62, and a plurality of connection pads 63 are provided on the periphery of the lower surface so as to be connected to the integrated circuit. In this case, the integrated circuit constitutes an analog circuit unit.

接続パッド６３の中央部を除くシリコン基板６２の下面には酸化シリコン等からなる絶縁膜６４が設けられ、接続パッド６３の中央部は絶縁膜６４に設けられた開口部６５を介して露出されている。絶縁膜６４の下面にはポリイミド系樹脂等からなる保護膜６６が設けられている。絶縁膜６４の開口部６５に対応する部分における保護膜６６には開口部６７が設けられている。   An insulating film 64 made of silicon oxide or the like is provided on the lower surface of the silicon substrate 62 excluding the central portion of the connection pad 63, and the central portion of the connection pad 63 is exposed through an opening 65 provided in the insulating film 64. Yes. A protective film 66 made of polyimide resin or the like is provided on the lower surface of the insulating film 64. An opening 67 is provided in the protective film 66 at a portion corresponding to the opening 65 of the insulating film 64.

保護膜６６の下面には配線６８が設けられている。配線６８は、保護膜６６の下面に設けられた銅等からなる下地金属層６９と、下地金属層６９の下面に設けられた銅からなる上部金属層７０との２層構造となっている。配線６８の一端部は、絶縁膜６４および保護膜６６の開口部６５、６７を介して接続パッド６３に接続されている。配線６８を含む保護膜６６の下面にはソルダーレジスト等からなるオーバーコート膜７１が設けられている。配線６８の接続パッド部に対応する部分におけるオーバーコート膜７１には開口部７２が設けられている。   A wiring 68 is provided on the lower surface of the protective film 66. The wiring 68 has a two-layer structure of a base metal layer 69 made of copper or the like provided on the lower surface of the protective film 66 and an upper metal layer 70 made of copper provided on the lower surface of the base metal layer 69. One end of the wiring 68 is connected to the connection pad 63 via the openings 65 and 67 of the insulating film 64 and the protective film 66. An overcoat film 71 made of a solder resist or the like is provided on the lower surface of the protective film 66 including the wiring 68. An opening 72 is provided in the overcoat film 71 in a portion corresponding to the connection pad portion of the wiring 68.

そして、半導体構成体６１は、そのオーバーコート膜７１の開口部７２の部分あるいは最上層絶縁膜４９の第１の開口部５０の部分に設けられた半田層７３を介して、その配線６８の接続パッド部が第２の上層配線４６の接続パッド部に接合されていることにより、最上層絶縁膜４９の上面に搭載されている。   The semiconductor structure 61 is connected to the wiring 68 through the solder layer 73 provided in the opening 72 of the overcoat film 71 or the first opening 50 of the uppermost insulating film 49. Since the pad portion is bonded to the connection pad portion of the second upper layer wiring 46, it is mounted on the upper surface of the uppermost insulating film 49.

チップ部品８１は、その両電極（図示せず）が最上層絶縁膜４９の第２の開口部５１内に設けられた半田層８２を介して第２の上層配線４６の接続パッド部に接合されていることにより、最上層絶縁膜４９の上面に搭載されている。   In the chip component 81, both electrodes (not shown) are bonded to the connection pad portion of the second upper layer wiring 46 through the solder layer 82 provided in the second opening 51 of the uppermost insulating film 49. Therefore, the uppermost insulating film 49 is mounted on the upper surface.

半導体構成体６１およびチップ部品８１を含む最上層絶縁膜４９の上面にはエポキシ系樹脂等からなる封止膜８３がその上面を平坦とされて設けられている。ここで、上層絶縁膜４４、最上層絶縁膜４９および封止膜８３の周辺部には凹部８４が設けられている。そして、第２の上層配線４６のうちのグラウンド配線４６ａの端面は凹部８４を介して露出されている。   A sealing film 83 made of epoxy resin or the like is provided on the upper surface of the uppermost insulating film 49 including the semiconductor structure 61 and the chip component 81 so that the upper surface is flat. Here, a recess 84 is provided in the periphery of the upper insulating film 44, the uppermost insulating film 49 and the sealing film 83. The end surface of the ground wiring 46 a of the second upper layer wiring 46 is exposed through the recess 84.

上層絶縁膜４４、最上層絶縁膜４９および封止膜８３の凹部８４を介して露出された露出面および封止膜８３の上面にはシールド金属膜８５が設けられている。シールド金属膜８５は、銅等からなる下地金属層８６と銅からなる上部金属層８７との２層構造となっている。シールド金属膜８５の下端部内面の所定の箇所は、グラウンド配線４６ａの凹部８４を介して露出された端面に接続されている。   A shield metal film 85 is provided on the upper surface of the upper insulating film 44, the uppermost insulating film 49, and the exposed surface exposed through the recess 84 of the sealing film 83 and the upper surface of the sealing film 83. The shield metal film 85 has a two-layer structure of a base metal layer 86 made of copper or the like and an upper metal layer 87 made of copper. A predetermined portion of the inner surface of the lower end portion of the shield metal film 85 is connected to the exposed end surface through the recess 84 of the ground wiring 46a.

このように、この半導体装置では、アナログ系回路部を構成する半導体構成体６１およびチップ部品８１等からなる電子部品を封止膜８３で覆い、封止膜８３の表面等にシールド金属膜８５を設けているので、デジタル系回路部を構成する半導体構成体３からの放射雑音がアナログ系回路部を構成する別の半導体構成体６１およびチップ部品８１に与える妨害を軽減することができる。   As described above, in this semiconductor device, the electronic component including the semiconductor structure 61 and the chip component 81 constituting the analog circuit unit is covered with the sealing film 83, and the shield metal film 85 is formed on the surface of the sealing film 83 and the like. Since it is provided, it is possible to reduce the disturbance that the radiation noise from the semiconductor structure 3 constituting the digital circuit section gives to another semiconductor structure 61 and the chip component 81 constituting the analog circuit section.

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すものを用意する。この場合、ベース板１のサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。そして、ベース板１の下面の複数の半導体装置形成領域にはグラウンド層２が形成されている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, what is shown in FIG. 2 is prepared. In this case, the base plate 1 is sized so that a plurality of completed semiconductor devices shown in FIG. 1 can be formed. A ground layer 2 is formed in a plurality of semiconductor device formation regions on the lower surface of the base plate 1.

グラウンド層２の下面には半導体構成体３が搭載されている。半導体構成体３の周囲におけるグラウンド層２を含むベース板１の下面には格子状の絶縁層２１が形成されている。半導体構成体３および絶縁層２１の下面には第１の下層絶縁膜２２、第１の下層配線２４、第２の下層絶縁膜２７、第２の下層配線２９および最下層絶縁膜３２が形成されている。   A semiconductor structure 3 is mounted on the lower surface of the ground layer 2. A lattice-like insulating layer 21 is formed on the lower surface of the base plate 1 including the ground layer 2 around the semiconductor structure 3. A first lower insulating film 22, a first lower wiring 24, a second lower insulating film 27, a second lower wiring 29 and a lowermost insulating film 32 are formed on the lower surfaces of the semiconductor structure 3 and the insulating layer 21. ing.

ベース板１の上面には第１の上層配線４１、上層絶縁膜４４、第２の上層配線４６および最上層絶縁膜４９が形成されている。第２の下層配線２９の少なくとも一部と第２の上層配線４６の少なくとも一部とは、第２の下層絶縁膜２７、第１の下層絶縁膜２２、絶縁層２１、グラウンド層２、ベース板１および上層絶縁膜４４に形成された貫通孔５２の内壁面に形成された上下導通部５３を介して接続されている。上下導通部５３内には充填材５６が充填されている。最上層絶縁膜４９の上面の各半導体装置形成領域には半導体構成体６１およびチップ部品８１が搭載されている。   A first upper layer wiring 41, an upper layer insulating film 44, a second upper layer wiring 46 and an uppermost layer insulating film 49 are formed on the upper surface of the base plate 1. At least a part of the second lower layer wiring 29 and at least a part of the second upper layer wiring 46 include the second lower layer insulating film 27, the first lower layer insulating film 22, the insulating layer 21, the ground layer 2, and the base plate. The first and upper insulating films 44 are connected to each other through a vertical conduction portion 53 formed on the inner wall surface of a through hole 52 formed in the upper layer insulating film 44. The vertical conduction part 53 is filled with a filler 56. A semiconductor component 61 and a chip component 81 are mounted in each semiconductor device formation region on the upper surface of the uppermost insulating film 49.

なお、図２において、符号９１で示す領域は、個片化するための切断ラインに対応する領域である。そして、切断ライン９１の両側における相隣接する半導体装置形成領域に形成された第２の上層配線４６のうちのグラウンド配線４６ａは、切断ライン９１およびその両側に対応する部分において互いに接続されている。   In FIG. 2, an area denoted by reference numeral 91 is an area corresponding to a cutting line for singulation. The ground wirings 46 a of the second upper layer wirings 46 formed in adjacent semiconductor device formation regions on both sides of the cutting line 91 are connected to each other at the cutting line 91 and portions corresponding to both sides thereof.

さて、図２に示すものを用意したら、次に、図３に示すように、半導体構成体６１およびチップ部品８１を含む最上層絶縁膜４９の上面に、スクリーン印刷法、スピンコート法等によりエポキシ系樹脂等を塗布することにより、封止膜８３を形成する。次に、必要に応じて、封止膜８３の上面側を研磨し、封止膜８３の上面を平坦化する。   2 is prepared, next, as shown in FIG. 3, an epoxy is formed on the upper surface of the uppermost insulating film 49 including the semiconductor structure 61 and the chip component 81 by screen printing, spin coating, or the like. The sealing film 83 is formed by applying a system resin or the like. Next, if necessary, the upper surface side of the sealing film 83 is polished to flatten the upper surface of the sealing film 83.

次に、図４に示すように、切断ライン９１およびその両側に対応する部分における封止膜８３、最上層絶縁膜４９および上層絶縁膜４４に、ダイサー等を用いて、凹部８４を形成する。このとき、切断ライン９１およびその両側における相隣接する半導体装置形成領域に形成されたグラウンド配線４６ａは、凹部８４の部分において切断され、その切断面が凹部８４を介して露出される。   Next, as shown in FIG. 4, a recess 84 is formed in the sealing film 83, the uppermost insulating film 49, and the upper insulating film 44 in the portions corresponding to the cutting line 91 and both sides thereof using a dicer or the like. At this time, the ground line 46 a formed in the semiconductor device formation region adjacent to the cutting line 91 and both sides thereof is cut at the concave portion 84, and the cut surface is exposed through the concave portion 84.

次に、図５に示すように、凹部８４内を含む封止膜８３の上面に下地金属層８６を形成する。この場合、下地金属層８６は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。   Next, as shown in FIG. 5, a base metal layer 86 is formed on the upper surface of the sealing film 83 including the inside of the recess 84. In this case, the base metal layer 86 may be only a copper layer formed by electroless plating, may be only a copper layer formed by sputtering, or a thin film such as titanium formed by sputtering. A copper layer may be formed on the layer by sputtering.

次に、下地金属層８６をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層８６の上面に上部金属層８７を形成する。この状態では、下地金属層８６および上部金属層８７からなるシールド金属膜８５は、グラウンド配線４６ａの凹部８４を介して露出された切断面（端面）に接続されている。   Next, the upper metal layer 87 is formed on the upper surface of the base metal layer 86 by performing electrolytic plating of copper using the base metal layer 86 as a plating current path. In this state, the shield metal film 85 including the base metal layer 86 and the upper metal layer 87 is connected to the cut surface (end surface) exposed through the recess 84 of the ground wiring 46a.

次に、図６に示すように、最下層絶縁膜３２の開口部３３内およびその下方に半田ボール３４を第２の下層配線２９の接続パッド部に接続させて形成する。次に、図７に示すように、シールド金属膜８５、上層絶縁膜４４、ベース板１、絶縁層２１、第１、第２の下層絶縁膜２２、２７および最下層絶縁膜３２を切断ライン９１に沿って切断すると、図１に示す半導体装置が複数個得られる。   Next, as shown in FIG. 6, a solder ball 34 is formed in the opening 33 of the lowermost layer insulating film 32 and below the opening 33 so as to be connected to the connection pad portion of the second lower layer wiring 29. Next, as shown in FIG. 7, the shield metal film 85, the upper insulating film 44, the base plate 1, the insulating layer 21, the first and second lower insulating films 22 and 27, and the lowermost insulating film 32 are cut along a cutting line 91. A plurality of semiconductor devices shown in FIG. 1 are obtained.

ところで、上記製造方法では、図１に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、封止膜８３、凹部８４およびシールド金属膜８５の形成を一括して行ない、その後に切断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、シールド金属膜８５を形成するだけで、シールド金属膜８５をグラウンド配線４６ａの凹部８４を介して露出された端面に接続させることができるので、それ専用の工程を行なう必要がない。   In the above manufacturing method, the sealing film 83, the recess 84, and the shield metal film 85 are collectively formed on the base plate 1 having a size capable of forming a plurality of completed semiconductor devices shown in FIG. Since a plurality of semiconductor devices are obtained by subsequent cutting, the manufacturing process can be simplified. Further, only by forming the shield metal film 85, the shield metal film 85 can be connected to the exposed end face through the recess 84 of the ground wiring 46a, so that it is not necessary to perform a dedicated process.

（第２実施形態）
図８はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、上層絶縁膜４４、ベース板１、絶縁層２１および第１、第２の下層絶縁膜２２、２７の側面に溝９２を設け、溝９２内に下地金属層９４および上部金属層９５からなる上下導通部９３を設け、上下導通部９３の上面にシールド金属膜８５の下端面を接続させた点である。この場合、上下導通部９３は、第２の上層配線４６のうちのグラウンド配線４６ａと第２の下層配線２９のうちのグラウンド配線２９ａとに接続されている。上下導通部９３内には充填材９６が設けられている。 (Second Embodiment)
FIG. 8 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device differs from the semiconductor device shown in FIG. 1 in that grooves 92 are provided on the side surfaces of the upper insulating film 44, the base plate 1, the insulating layer 21, and the first and second lower insulating films 22, 27. The vertical conduction part 93 including the base metal layer 94 and the upper metal layer 95 is provided in 92, and the lower end face of the shield metal film 85 is connected to the upper surface of the vertical conduction part 93. In this case, the vertical conduction portion 93 is connected to the ground wiring 46 a of the second upper layer wiring 46 and the ground wiring 29 a of the second lower layer wiring 29. A filler 96 is provided in the vertical conduction part 93.

次に、この半導体装置の製造方法の一例について説明する。まず、図９に示すものを用意する。この用意したものにおいて、図２に示す場合と異なる点は、切断ライン９１およびその両側に対応する部分における上層絶縁膜４４、ベース板１、絶縁層２１および第１、第２の下層絶縁膜２２、２７に貫通孔９２ａが形成され、貫通孔９２ａの内壁面に下地金属層９４および上部金属層９５からなる上下導通部９３が形成され、上下導通部９３内に充填材９６が充填されて形成された点である。この場合、上下導通部９３は、第２の上層配線４６のうちのグラウンド配線４６ａと第２の下層配線２９のうちのグラウンド配線２９ａとに接続されている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, what is shown in FIG. 9 is prepared. In this preparation, the difference from the case shown in FIG. 2 is that the upper layer insulating film 44, the base plate 1, the insulating layer 21, and the first and second lower layer insulating films 22 in the portions corresponding to the cutting line 91 and both sides thereof. 27, a vertical hole 93a is formed on the inner wall surface of the through hole 92a, and a vertical conduction part 93 composed of a base metal layer 94 and an upper metal layer 95 is formed. A filler 96 is filled in the vertical conduction part 93. This is the point. In this case, the vertical conduction portion 93 is connected to the ground wiring 46 a of the second upper layer wiring 46 and the ground wiring 29 a of the second lower layer wiring 29.

さて、図９に示すものを用意したら、次に、図１０に示すように、半導体構成体６１およびチップ部品８１を含む最上層絶縁膜４９の上面に、スクリーン印刷法、スピンコート法等によりエポキシ系樹脂等を塗布することにより、封止膜８３を形成する。次に、必要に応じて、封止膜８３の上面側を研磨し、封止膜８３の上面を平坦化する。   9 is prepared, next, as shown in FIG. 10, an epoxy is formed on the upper surface of the uppermost insulating film 49 including the semiconductor structure 61 and the chip component 81 by screen printing, spin coating, or the like. The sealing film 83 is formed by applying a system resin or the like. Next, if necessary, the upper surface side of the sealing film 83 is polished to flatten the upper surface of the sealing film 83.

次に、図１１に示すように、切断ライン９１およびその両側に対応する部分における封止膜８３および最上層絶縁膜４９に、ダイサー等を用いて、凹部８４を上下導通部９３の上面が少なくとも露出するまで形成する。したがって、この状態では、上下導通部９３の上面は凹部８４を介して露出されている。   Next, as shown in FIG. 11, the recess 84 is formed at least on the upper surface of the vertical conduction part 93 by using a dicer or the like on the sealing film 83 and the uppermost insulating film 49 in the part corresponding to both sides of the cutting line 91. Form until exposed. Therefore, in this state, the upper surface of the vertical conduction part 93 is exposed through the recess 84.

次に、図１２に示すように、凹部８４内を含む封止膜８３の上面に、無電解メッキ等により、銅等からなる下地金属層８６を形成する。次に、下地金属層８６をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層８６の上面に上部金属層８７を形成する。この状態では、下地金属層８６および上部金属層８７からなるシールド金属膜８５は、凹部８４を介して露出された上下導通部９３の上面に接続されている。   Next, as shown in FIG. 12, a base metal layer 86 made of copper or the like is formed on the upper surface of the sealing film 83 including the inside of the recess 84 by electroless plating or the like. Next, the upper metal layer 87 is formed on the upper surface of the base metal layer 86 by performing electrolytic plating of copper using the base metal layer 86 as a plating current path. In this state, the shield metal film 85 including the base metal layer 86 and the upper metal layer 87 is connected to the upper surface of the vertical conduction portion 93 exposed through the recess 84.

次に、図１３に示すように、最下層絶縁膜３２の開口部３３内およびその下方に半田ボール３４を第２の下層配線２９の接続パッド部に接続させて形成する。次に、図１４に示すように、シールド金属膜８５、上下導通部９３、充填材９６、最上層絶縁膜４９、上層絶縁膜４４、ベース板１、絶縁層２１、第１、第２の下層絶縁膜２２、２７および最下層絶縁膜３２を切断ライン９１に沿って切断すると、図８に示す半導体装置が複数個得られる。   Next, as shown in FIG. 13, solder balls 34 are formed in the opening 33 of the lowermost insulating film 32 and below the opening 33 so as to be connected to the connection pad portion of the second lower layer wiring 29. Next, as shown in FIG. 14, the shield metal film 85, the vertical conduction portion 93, the filler 96, the uppermost insulating film 49, the upper insulating film 44, the base plate 1, the insulating layer 21, the first and second lower layers. When the insulating films 22 and 27 and the lowermost insulating film 32 are cut along the cutting line 91, a plurality of semiconductor devices shown in FIG. 8 are obtained.

ところで、上記製造方法でも、図８に示す完成された半導体装置を複数個形成することが可能なサイズのベース板１に対して、封止膜８３、凹部８４およびシールド金属膜８５の形成を一括して行ない、その後に切断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、シールド金属膜８５を形成するだけで、シールド金属膜８５を凹部８４を介して露出された上下導通部９３の上面に接続させることができるので、それ専用の工程を行なう必要がない。   By the way, even in the above manufacturing method, the formation of the sealing film 83, the recess 84, and the shield metal film 85 is performed on the base plate 1 having a size capable of forming a plurality of completed semiconductor devices shown in FIG. Since a plurality of semiconductor devices are obtained by subsequent cutting, the manufacturing process can be simplified. Further, only by forming the shield metal film 85, the shield metal film 85 can be connected to the upper surface of the vertical conduction part 93 exposed through the recess 84, so that it is not necessary to perform a dedicated process.

（第３実施形態）
図１５はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、最上層絶縁膜４９の上面周辺部に金属部材９７を最上層絶縁膜４９の開口部９８内に設けられた半田層９９を介してグラウンド配線４６ａの接続パッド部に接続させて設け、金属部材９７を封止膜８３で覆い、凹部８４を介して露出された金属部材９７の側面にシールド金属膜８５の下端部内面を接続させた点である。 (Third embodiment)
FIG. 15 is a sectional view of a semiconductor device as a third embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that a metal member 97 is provided on the periphery of the upper surface of the uppermost insulating film 49 via a solder layer 99 provided in the opening 98 of the uppermost insulating film 49. Connected to the connection pad portion of the ground wiring 46a, the metal member 97 is covered with the sealing film 83, and the inner surface of the lower end portion of the shield metal film 85 is connected to the side surface of the metal member 97 exposed through the recess 84. Is a point.

（第４実施形態）
図１６はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１５に示す半導体装置と異なる点は、最上層絶縁膜４９の上面周辺部に柱状の金属部材９７を最上層絶縁膜４９の開口部９８内に設けられた半田層９９を介してグラウンド配線４６ａの接続パッド部に接続させて設け、柱状の金属部材９７の周囲を封止膜８３で覆い、柱状の金属部材９７の上面にシールド金属膜８５の内面を接続させた点である。 (Fourth embodiment)
FIG. 16 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. This semiconductor device differs from the semiconductor device shown in FIG. 15 in that a columnar metal member 97 is provided around the upper surface of the uppermost insulating film 49 and a solder layer 99 provided in the opening 98 of the uppermost insulating film 49. The columnar metal member 97 is covered with a sealing film 83 and the inner surface of the shield metal film 85 is connected to the upper surface of the columnar metal member 97. is there.

（その他の実施形態）
半導体構成体３は、半導体構成体６１のように、配線の接続パッド部（外部接続用電極）がオーバーコート膜の開口部を介して露出された構造であってもよい。また、半導体構成体６１は、半導体構成体３のように、柱状電極を有する構造であってもよい。さらに、半導体構成体３、６１のうちの少なくとも一方は、シリコン基板の下面に設けられた接続パッド下に柱状電極が形成された構造であってもよい。また、シールド金属膜は、無電解メッキやスパッタのみにより形成されたものであってもよい。 (Other embodiments)
The semiconductor structure 3 may have a structure in which the connection pad portion (external connection electrode) of the wiring is exposed through the opening of the overcoat film, like the semiconductor structure 61. Further, the semiconductor structure 61 may have a structure having a columnar electrode like the semiconductor structure 3. Furthermore, at least one of the semiconductor structures 3 and 61 may have a structure in which a columnar electrode is formed under a connection pad provided on the lower surface of the silicon substrate. The shield metal film may be formed only by electroless plating or sputtering.

この発明の第１実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention. 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。Sectional drawing of what was prepared initially in an example of the manufacturing method of the semiconductor device shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. この発明の第２実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 2nd Embodiment of this invention. 図８に示す半導体装置の製造方法の一例において、当初用意したものの断面図。Sectional drawing of what was prepared initially in an example of the manufacturing method of the semiconductor device shown in FIG. 図９に続く工程の断面図。Sectional drawing of the process following FIG. 図１０に続く工程の断面図。Sectional drawing of the process following FIG. 図１１に続く工程の断面図。Sectional drawing of the process following FIG. 図１２に続く工程の断面図。Sectional drawing of the process following FIG. 図１３に続く工程の断面図。Sectional drawing of the process following FIG. この発明の第３実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 3rd Embodiment of this invention. この発明の第４実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 4th Embodiment of this invention.

符号の説明Explanation of symbols

１ ベース板
２ グラウンド層
３ 半導体構成体
２１ 絶縁層
２２ 第１の下層絶縁膜
２４ 第１の下層配線
２７ 第２の下層絶縁膜
２９ 第２の下層配線
３２ 最下層絶縁膜
３４ 半田ボール
４１ 第１の上層配線
４４ 上層絶縁膜
４６ 第２の上層配線
４９ 最上層絶縁膜
５２ 貫通孔
５３ 上下導通部
６１ 半導体構成体
８１ チップ部品
８３ 封止膜
５４ 凹部
８５ シールド金属膜 DESCRIPTION OF SYMBOLS 1 Base board 2 Ground layer 3 Semiconductor structure 21 Insulating layer 22 1st lower layer insulating film 24 1st lower layer wiring 27 2nd lower layer insulating film 29 2nd lower layer wiring 32 Bottom layer insulating film 34 Solder ball 41 1st Upper layer wiring 44 Upper layer insulating film 46 Second upper layer wiring 49 Uppermost layer insulating film 52 Through hole 53 Vertical conduction portion 61 Semiconductor component 81 Chip component 83 Sealing film 54 Recessed portion 85 Shield metal film

Claims (10)

ベース板と、前記ベース板下に設けられ、デジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上に前記上層配線に接続されて設けられたアナログ系回路部を構成する電子部品と、前記電子部品を含む前記ベース板上に設けられた封止膜と、前記封止膜の表面に設けられたシールド金属膜とを具備し、
前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線の少なくとも一部と前記上層配線の少なくとも一部とを接続するように設けられていることを特徴とする半導体装置。 A base plate, a semiconductor substrate provided under the base plate and constituting a digital circuit section, and a semiconductor structure having a plurality of external connection electrodes provided under the semiconductor substrate, and around the semiconductor structure An insulating layer provided under the base plate, a lower insulating film provided under the semiconductor structure and the insulating layer, and an external connection electrode of the semiconductor structure provided under the lower insulating film A lower layer wiring, an upper layer wiring provided on the base plate, an electronic component constituting an analog circuit portion provided on the base plate connected to the upper layer wiring, and the electronic component including the electronic component A sealing film provided on the base plate, and a shield metal film provided on the surface of the sealing film ,
Vertical conduction portions are provided in through holes provided in the base plate, the insulating layer, and the lower insulating film so as to connect at least a part of the lower wiring and at least a part of the upper wiring. A semiconductor device characterized by the above. 請求項１に記載の発明において、前記シールド金属膜は、前記上層配線のうちのグラウンド配線に接続されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the shield metal film is connected to a ground wiring of the upper layer wiring. 請求項２に記載の発明において、前記シールド金属膜は、前記封止膜の側面側に露出された前記グラウンド配線の端面に接続されていることを特徴とする半導体装置。 3. The semiconductor device according to claim 2 , wherein the shield metal film is connected to an end surface of the ground wiring exposed on a side surface side of the sealing film. 請求項２に記載の発明において、前記シールド金属膜は、前記ベース板、前記絶縁層および前記下層絶縁膜の側面に前記グラウンド配線に接続されて設けられたグラウンド用の側面上下導通部の上面に接続されていることを特徴とする半導体装置。 In the invention according to claim 2 , the shield metal film is formed on an upper surface of a side surface vertical conduction portion provided on the side surface of the base plate, the insulating layer, and the lower insulating film and connected to the ground wiring. A semiconductor device which is connected. 請求項２に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた金属部材の側面に接続されていることを特徴とする半導体装置。 3. The semiconductor device according to claim 2 , wherein the shield metal film is connected to a side surface of a metal member provided in the sealing film and connected to the ground wiring. 請求項２に記載の発明において、前記シールド金属膜は、前記封止膜内に前記グラウンド配線に接続されて設けられた柱状の金属部材の上面に接続されていることを特徴とする半導体装置。 3. The semiconductor device according to claim 2 , wherein the shield metal film is connected to an upper surface of a columnar metal member provided in the sealing film and connected to the ground wiring. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor structure includes a columnar electrode as the external connection electrode. 請求項１に記載の発明において、前記下層配線の接続パッド部下に半田ボールが設けられていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a solder ball is provided under a connection pad portion of the lower layer wiring. ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられ、そのうちの、個片化するための切断ラインの両側における相隣接する前記半導体装置形成領域に設けられたグラウンド配線が前記切断ラインおよびその両側に対応する部分において互いに接続された、当該グラウンド配線を含む上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品とを備えたものを用意する工程と、
前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、
前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド配線を切断して、その切断面を前記凹部を介して露出させる工程と、
前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド配線の切断面に接続させて形成する工程と、
前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、
を有することを特徴とする半導体装置の製造方法。 A plurality of semiconductors having a base plate, a semiconductor substrate provided in a plurality of semiconductor device formation regions under the base plate, each of which constitutes a digital circuit portion, and a plurality of external connection electrodes provided under the semiconductor substrate A structure, an insulating layer provided under the base plate around the semiconductor structure, a lower insulating film provided under the semiconductor structure and the insulating layer, and the semiconductor structure under the lower insulating film A lower layer wiring connected to an external connection electrode of the body, and provided on the base plate, and provided in the semiconductor device formation region adjacent to each other on both sides of a cutting line for separating the wiring. An upper layer wiring including the ground wiring, and a plurality of semiconductors on the base plate, wherein the ground wiring is connected to each other at portions corresponding to the cutting line and both sides thereof. It provided to be connected to the upper wiring in the device formation region, a step of preparing what each with a plurality of electronic components constituting an analog system circuit portion,
Forming a sealing film on the base plate including the plurality of electronic components;
Forming a recess in at least the sealing film at portions corresponding to the cutting line and both sides thereof, cutting the ground wiring by forming the recess, and exposing the cut surface through the recess; ,
Forming a shield metal film on the upper surface of the sealing film including the inside of the recess and connecting the cut surface of the ground wiring;
Cutting along the cutting line to obtain a plurality of semiconductor devices;
A method for manufacturing a semiconductor device, comprising: ベース板と、前記ベース板下の複数の半導体装置形成領域に設けられ、各々がデジタル系回路部を構成する半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体と、前記半導体構成体の周囲における前記ベース板下に設けられた絶縁層と、前記半導体構成体および前記絶縁層下に設けられた下層絶縁膜と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極に接続されて設けられた下層配線と、前記ベース板上に設けられた上層配線と、前記ベース板上の複数の半導体装置形成領域に前記上層配線に接続されて設けられ、各々がアナログ系回路部を構成する複数の電子部品と、個片化するための切断ラインおよびその両側に対応する部分における前記ベース板、前記絶縁層および前記下層絶縁膜に設けられた貫通孔内に設けられたグラウンド用の上下導通部とを備えたものを用意する工程と、
前記複数の電子部品を含む前記ベース板上に封止膜を形成する工程と、
前記切断ラインおよびその両側に対応する部分における少なくとも前記封止膜に凹部を形成し、且つ、該凹部の形成により前記グラウンド用の上下導通部の上面を露出させる工程と、
前記凹部内を含む前記封止膜の上面にシールド金属膜を前記グラウンド用の上下導通部の上面に接続させて形成する工程と、
前記切断ラインに沿って切断して複数個の半導体装置を得る工程と、
を有することを特徴とする半導体装置の製造方法。 A plurality of semiconductors having a base plate, a semiconductor substrate provided in a plurality of semiconductor device formation regions under the base plate, each of which constitutes a digital circuit portion, and a plurality of external connection electrodes provided under the semiconductor substrate A structure, an insulating layer provided under the base plate around the semiconductor structure, a lower insulating film provided under the semiconductor structure and the insulating layer, and the semiconductor structure under the lower insulating film A lower layer wiring connected to an external connection electrode of the body, an upper layer wiring provided on the base plate, and a plurality of semiconductor device formation regions on the base plate connected to the upper layer wiring. , A plurality of electronic components each constituting an analog system circuit section, a cutting line for dividing into pieces, and the base plate, the insulating layer and the lower layer insulation at portions corresponding to both sides thereof Preparing a one and a vertical conducting portion for provided the ground that the provided through-hole, the
Forming a sealing film on the base plate including the plurality of electronic components;
Forming a recess in at least the sealing film in a portion corresponding to the cutting line and both sides thereof, and exposing an upper surface of the ground vertical conduction portion by forming the recess;
Forming a shield metal film on the upper surface of the sealing film including the inside of the recess and connecting it to the upper surface of the vertical conduction part for the ground; and
Cutting along the cutting line to obtain a plurality of semiconductor devices;
A method for manufacturing a semiconductor device, comprising:
JP2007080729A 2007-03-27 2007-03-27 Semiconductor device and manufacturing method thereof Active JP5001043B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007080729A JP5001043B2 (en) 2007-03-27 2007-03-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080729A JP5001043B2 (en) 2007-03-27 2007-03-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008244037A JP2008244037A (en) 2008-10-09
JP5001043B2 true JP5001043B2 (en) 2012-08-15

Family

ID=39915037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080729A Active JP5001043B2 (en) 2007-03-27 2007-03-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5001043B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209937A (en) * 2010-08-27 2012-03-01 Powertech Technology Inc Method for manufacturing chip package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288686A (en) * 1995-04-20 1996-11-01 Nec Corp Semiconductor device
JP4662324B2 (en) * 2002-11-18 2011-03-30 太陽誘電株式会社 Circuit module
JP4321758B2 (en) * 2003-11-26 2009-08-26 カシオ計算機株式会社 Semiconductor device
JP4089629B2 (en) * 2004-01-27 2008-05-28 カシオ計算機株式会社 Optical sensor module

Also Published As

Publication number Publication date
JP2008244037A (en) 2008-10-09

Similar Documents

Publication Publication Date Title
JP3925809B2 (en) Semiconductor device and manufacturing method thereof
JP3945483B2 (en) Manufacturing method of semiconductor device
KR101905893B1 (en) Embedded package including multilayered dielectric and method for manufacturing the same
JP5389770B2 (en) Printed circuit board with built-in electronic element and manufacturing method thereof
US9355966B2 (en) Substrate warpage control using external frame stiffener
US11430725B2 (en) Wiring board and method of manufacturing the same
JP2015233085A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP2008226945A (en) Semiconductor device and its manufacturing method
JP2008085089A (en) Resin wiring board and semiconductor device
KR101696705B1 (en) Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same
JP2015115558A (en) Semiconductor device
TWI390696B (en) Semiconductor device and manufacturing method thereof
JP2017034059A (en) Printed wiring board, semiconductor package and manufacturing method for printed wiring board
JP4534927B2 (en) Semiconductor device
JP6660850B2 (en) Electronic component built-in substrate, method of manufacturing the same, and electronic component device
US7843071B2 (en) Semiconductor device including wiring and manufacturing method thereof
JP2009260165A (en) Semiconductor device
JP2006134914A (en) Module with built-in electronic part
JP5001043B2 (en) Semiconductor device and manufacturing method thereof
JP5377403B2 (en) Semiconductor device and circuit board manufacturing method
JP5137320B2 (en) Semiconductor device and manufacturing method thereof
JPWO2016199437A1 (en) Semiconductor device
JP2011187497A (en) Structure and method of mounting semiconductor device
JP4987683B2 (en) Semiconductor device and manufacturing method thereof
JP2011035269A (en) Semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120517

R150 Certificate of patent or registration of utility model

Ref document number: 5001043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250