KR101696705B1 - Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same - Google Patents

Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same Download PDF

Info

Publication number
KR101696705B1
KR101696705B1 KR1020150015049A KR20150015049A KR101696705B1 KR 101696705 B1 KR101696705 B1 KR 101696705B1 KR 1020150015049 A KR1020150015049 A KR 1020150015049A KR 20150015049 A KR20150015049 A KR 20150015049A KR 101696705 B1 KR101696705 B1 KR 101696705B1
Authority
KR
South Korea
Prior art keywords
glass core
circuit pattern
electrode
cavity
insulating layer
Prior art date
Application number
KR1020150015049A
Other languages
Korean (ko)
Other versions
KR20160094502A (en
Inventor
심재철
박숙희
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020150015049A priority Critical patent/KR101696705B1/en
Publication of KR20160094502A publication Critical patent/KR20160094502A/en
Application granted granted Critical
Publication of KR101696705B1 publication Critical patent/KR101696705B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

글래스 코어의 내부에 단차 구조의 캐비티를 형성하고, 캐비티 내에 반도체 칩을 매립함과 더불어, 반도체 칩이 매립되는 면과 반대되는 면에 MIM 커패시터(metal-insulator-metal capacitor)를 형성하여 회로 집적도를 향상시킬 수 있는 칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지에 대하여 개시한다.A cavity of a stepped structure is formed in the glass core, a semiconductor chip is embedded in the cavity, and a metal-insulator-metal capacitor is formed on the surface opposite to the surface on which the semiconductor chip is embedded, Chip PCB, a method of manufacturing the PCB, and a stacked package thereof.

Description

칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지{CHIP EMBEDDED TYPE PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME AND STACK PACKAGE USING THE SAME}CHIP EMBEDDED TYPE PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME AND STACK PACKAGE USING THE SAME BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지에 관한 것으로, 보다 상세하게는 글래스 코어의 내부에 단차 구조의 캐비티를 형성하고, 캐비티 내에 반도체 칩을 매립함과 더불어, 반도체 칩이 매립되는 면과 반대되는 면에 MIM 커패시터(metal-insulator-metal capacitor)를 형성하여 회로 집적도를 향상시킬 수 있는 칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지에 관한 것이다.
The present invention relates to a chip-embedded PCB, a method of manufacturing the same, and a laminated package therefor. More particularly, the present invention relates to a chip-embedded PCB having a stepped cavity formed in a glass core, a semiconductor chip embedded in the cavity, (PCB), a method of manufacturing the same, and a laminated package thereof, which can improve a circuit integration degree by forming a metal-insulator-metal capacitor on a surface opposite to a surface to be formed.

일반적으로, 인쇄회로기판(printed circuit board : PCB)은 내부 회로층 형성, 프레스 공정, 드릴링 공정, 외부 회로층 형성, 솔더 마스크 형성 등의 과정을 진행하여 제조하고 있으며, 이와 같이 제조된 인쇄회로기판의 칩 실장 영역에 표면실장 기술을 이용하여 칩(Chip)을 실장하고 있다.Generally, a printed circuit board (PCB) is manufactured by performing an internal circuit layer formation, a pressing process, a drilling process, an external circuit layer formation, a solder mask formation, and the like. And a chip is mounted on the chip mounting region of the semiconductor chip using a surface mounting technique.

즉, 인쇄회로기판이 만들어진 이후에는 다이 어태치 장치를 이용한 표면실장 공정으로 칩을 실장하기 때문에 인쇄회로기판의 두께와 부품의 두께를 감소시키는 데 어려움이 따르고 있다. 특히, 고속 동작을 요하는 고 사양의 제품 개발로 인해 부품의 두께를 줄이는 것은 한계점에 이르렀으며, 이를 극복하기 위해 임베디드 타입(Embedded Type)의 인쇄회로기판에 대한 개발이 선호되고 있다.That is, since the chip is mounted in the surface mounting process using the die attach device after the printed circuit board is made, it is difficult to reduce the thickness of the printed circuit board and the thickness of the component. Particularly, due to the development of high-specification products requiring high-speed operation, it has become a limit to reduce the thickness of components. To overcome this, development of embedded type printed circuit boards is preferred.

종래에 따른 임베디드 타입의 인쇄회로기판은 CCL(copper clad laminate)의 내부에 캐비티 및 관통 홀을 형성한 후, 캐비티의 내부에 반도체 칩을 삽입하는 방식으로 제조하고 있다.Conventionally, an embedded type printed circuit board is manufactured by forming a cavity and a through hole in a copper clad laminate (CCL), and inserting a semiconductor chip into a cavity.

최근에는 소형화 및 박형화를 구현하기 위해 CCL의 두께를 감소시키고 있는데, 이와 같이 박형의 CCL 상에 마스크를 적용하여 미세 패턴을 구현하게 되면, CCL의 가장자리 부분에 휨(warpage)이 발생하는 문제가 있다.In recent years, in order to realize miniaturization and thinning, the thickness of the CCL is reduced. When a fine pattern is implemented by applying a mask to the thin CCL, there is a problem that warpage occurs at the edge of the CCL .

또한, 종래에 따른 임베디드 타입의 인쇄회로기판은 CCL에 관통 홀을 형성할 시, 관통 홀의 직경 및 관통 홀 간의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 형성하는 것이 불가능한 관계로 미세 피치를 구현할 수 없었다.In the case of the conventional embedded type printed circuit board, it is impossible to form a through hole in the CCL, and the distance between the through hole and the through hole can not be set to 30 mu m or less and 70 mu m or less, I could not.

관련 선행문헌으로는 대한민국 공개특허공보 제10-2013-0044978호(2013.05.03. 공개)가 있으며, 상기 문헌에는 임베디드 인쇄회로기판 및 이의 제조 방법이 기재되어 있다.
A related prior art document is Korean Patent Laid-Open Publication No. 10-2013-0044978 (published on May 3, 2013), which discloses an embedded printed circuit board and its manufacturing method.

본 발명의 목적은 글래스 코어의 내부에 단차 구조의 캐비티를 형성하고, 캐비티 내에 반도체 칩을 매립함과 더불어, 반도체 칩이 매립되는 면과 반대되는 면에 MIM 커패시터(metal-insulator-metal capacitor)를 형성하여 회로 집적도를 향상시킬 수 있는 칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지를 제공하는 것이다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a semiconductor device, which comprises forming a cavity having a stepped structure inside a glass core, filling a semiconductor chip in the cavity, and forming a metal- Chip PCB, and a manufacturing method thereof, and a stacked package thereof.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 칩 내장형 PCB는 상면 및 하면을 구비하며, 캐비티 및 상기 캐비티와 이격 배치되는 관통 홀을 갖는 글래스 코어; 상기 글래스 코어의 상면 및 하면과, 상기 관통 홀 내에 형성된 제1 회로패턴; 상기 제1 회로패턴으로부터 연장 형성된 제1 전극과, 상기 제1 전극 상에 차례로 적층 형성된 유전체층 및 제2 전극을 갖는 커패시터; 상기 글래스 코어의 캐비티 내에 삽입된 반도체 칩; 상기 글래스 코어의 상면 및 하면을 덮으며, 상기 반도체 칩 및 제1 회로패턴의 일부를 각각 노출시키는 제1 개구를 갖는 제1 절연층; 상기 제1 절연층 상에 배치되어, 상기 반도체 칩 및 제1 회로패턴과 전기적으로 각각 접속되는 제2 회로패턴; 상기 제2 회로패턴 및 제1 절연층 상에 적층 형성되며, 상기 제2 회로패턴의 일부를 각각 노출시키는 제2 개구를 갖는 제2 절연층; 및 상기 제2 절연층 상에 배치되어, 상기 제2 회로패턴과 전기적으로 접속되는 제3 회로패턴;을 포함하는 것을 특징으로 한다.
According to a first aspect of the present invention, there is provided a chip-embedded PCB comprising: a glass core having a top surface and a bottom surface and including a cavity and a through hole spaced apart from the cavity; An upper surface and a lower surface of the glass core; a first circuit pattern formed in the through hole; A capacitor having a first electrode extended from the first circuit pattern, and a dielectric layer and a second electrode sequentially stacked on the first electrode; A semiconductor chip inserted into the cavity of the glass core; A first insulating layer covering the top and bottom surfaces of the glass core and having a first opening exposing the semiconductor chip and a portion of the first circuit pattern, respectively; A second circuit pattern disposed on the first insulating layer and electrically connected to the semiconductor chip and the first circuit pattern, respectively; A second insulating layer laminated on the second circuit pattern and the first insulating layer, the second insulating layer having a second opening exposing a part of the second circuit pattern; And a third circuit pattern disposed on the second insulating layer and electrically connected to the second circuit pattern.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 칩 내장형 적층 패키지는 칩 내장형 PCB; 상기 칩 내장형 PCB 상에 수직적으로 스택된 적어도 하나 이상의 액티브 반도체 칩; 및 상기 칩 내장형 PCB의 제3 회로패턴과 상기 액티브 반도체 칩들 중 최하부에 배치된 액티브 반도체 칩 사이에 개재된 범프;를 포함하는 것을 특징으로 한다.
According to a first aspect of the present invention, there is provided a chip-integrated stacked package including: a chip-embedded PCB; At least one active semiconductor chip vertically stacked on the chip-embedded PCB; And a bump interposed between the third circuit pattern of the chip-embedded PCB and the active semiconductor chip disposed at the lowermost one of the active semiconductor chips.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 칩 내장형 PCB 제조 방법은 (a) 글래스 코어에 캐비티를 형성한 후, 상기 캐비티와 이격 배치되는 관통 홀을 형성하는 단계; (b) 상기 캐비티 및 관통 홀이 형성된 글래스 코어에 제1 회로패턴 및 상기 제1 회로패턴으로부터 연장된 제1 전극을 형성하는 단계; (c) 상기 제1 전극 상에 유전체층 및 제2 전극을 차례로 적층하여, 상기 제1 전극, 유전체층 및 제2 전극을 갖는 커패시터를 형성하는 단계; (d) 상기 글래스 코어의 캐비티 내에 반도체 칩을 삽입한 후, 상기 글래스 코어의 상면 및 하면을 덮으며, 상기 반도체 칩 및 제1 회로패턴의 일부를 각각 노출시키는 제1 개구를 갖는 제1 절연층을 형성하는 단계; (e) 상기 제1 절연층 상에 상기 반도체 칩 및 제1 회로패턴과 전기적으로 각각 접속되는 제2 회로패턴을 형성하는 단계; (f) 상기 제2 회로패턴 및 제1 절연층 상에 적층되며, 상기 제2 회로패턴의 일부를 각각 노출시키는 제2 개구를 갖는 제2 절연층을 형성하는 단계; 및 (g) 상기 제2 절연층 상에 상기 제2 회로패턴과 전기적으로 접속되는 제3 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
According to a first aspect of the present invention, there is provided a method of manufacturing a PCB with a built-in chip, comprising: (a) forming a cavity in a glass core and then forming a through hole spaced apart from the cavity; (b) forming a first circuit pattern and a first electrode extending from the first circuit pattern on the glass core in which the cavity and the through hole are formed; (c) forming a capacitor having the first electrode, the dielectric layer, and the second electrode by sequentially stacking the dielectric layer and the second electrode on the first electrode; (d) inserting a semiconductor chip into the cavity of the glass core, covering the upper and lower surfaces of the glass core, and having a first opening exposing the semiconductor chip and a part of the first circuit pattern, ; (e) forming a second circuit pattern electrically connected to the semiconductor chip and the first circuit pattern on the first insulating layer; (f) forming a second insulating layer stacked on the second circuit pattern and the first insulating layer, the second insulating layer having a second opening exposing a portion of the second circuit pattern; And (g) forming a third circuit pattern electrically connected to the second circuit pattern on the second insulating layer.

본 발명에 따른 칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지는 코어부재로 글래스 코어를 사용함으로써, 글래스의 고 모듈 특성(high modulus property)을 통하여 워피지(warpage)를 개선할 수 있을 뿐만 아니라, 관통 홀의 직경 및 관통 홀의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 구현하는 것이 가능해질 수 있으므로, 미세 피치를 구현하는데 적합하다.The chip-embedded PCB, the method of manufacturing the same, and the stacked package according to the present invention not only can improve warpage through high modulus properties of glass by using a glass core as a core member, , The diameter of the through hole and the spacing distance between the through holes can be made to be 30 占 퐉 or less and 70 占 퐉 or less, respectively, so that it is suitable for realizing a fine pitch.

또한, 본 발명에 따른 칩 내장형 PCB는 글래스 코어의 내부에 단차 구조의 캐비티를 형성하고, 캐비티 내에 반도체 칩을 매립함과 더불어, 반도체 칩이 매립되는 면과 반대되는 면에 MIM 커패시터(metal-insulator-metal capacitor)를 형성하여 회로 집적도를 향상시킬 수 있다.In addition, the chip-embedded PCB according to the present invention has a stepped cavity formed in the glass core, a semiconductor chip embedded in the cavity, and a metal-insulator (MIM) capacitor on the surface opposite to the surface on which the semiconductor chip is embedded. -metal capacitor) to improve circuit integration.

또한, 본 발명에 따른 칩 내장형 PCB는 글래스 코어의 상면 및 하면에 커패시터와 반도체 칩을 각각 형성함으로써, 내부 공간을 활용하여 디자인의 제한 없이 회로 직접도를 향상시킬 수 있을 뿐만 아니라, 글래스 코어의 캐비티 내에 충진 물질층을 형성함으로써, 반도체 칩의 측면을 안정적으로 보호할 수 있음과 더불어 반도체 칩을 안정적으로 고정시켜 캐비티 내에서 반도체 칩이 유동하는 것을 원천적으로 차단할 수 있다.
In addition, the chip-embedded PCB according to the present invention can form a capacitor and a semiconductor chip on the upper and lower surfaces of the glass core, respectively, so that the directivity of the circuit can be improved without limiting the design by utilizing the internal space, The side surface of the semiconductor chip can be stably protected and the semiconductor chip can be stably fixed to prevent the semiconductor chip from flowing in the cavity.

도 1은 본 발명의 제1 실시예에 따른 칩 내장형 PCB를 나타낸 단면도이다.
도 2는 본 발명의 제2 및 제3 실시예에 따른 칩 내장형 PCB를 나타낸 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 칩 내장형 적층 패키지를 나타낸 단면도이다.
도 4 내지 도 14는 본 발명의 제1 실시예에 따른 칩 내장형 PCB 제조 방법을 나타낸 공정 순서도이다.
도 15 내지 도 19는 본 발명의 제2 실시예에 따른 칩 내장형 PCB 제조 방법을 나타낸 공정 순서도이다.
도 20 내지 25는 본 발명의 제3 실시예에 따른 칩 내장형 PCB 제조 방법을 나타낸 공정 순서도이다.1 is a cross-sectional view illustrating a chip-embedded PCB according to a first embodiment of the present invention.
2 is a cross-sectional view of a chip-embedded PCB according to the second and third embodiments of the present invention.
3 is a cross-sectional view illustrating a chip-integrated stacked package according to the first embodiment of the present invention.
4 to 14 are flowcharts showing a method of manufacturing a chip-embedded PCB according to the first embodiment of the present invention.
FIGS. 15 to 19 are flowcharts showing a method of manufacturing a chip-embedded PCB according to a second embodiment of the present invention.
20 to 25 are process flow diagrams illustrating a method of manufacturing a chip-embedded PCB according to a third embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 칩 내장형 PCB 및 그 제조 방법과, 그 적층 패키지에 관하여 상세히 설명하면 다음과 같다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a chip embedded PCB according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 칩 내장형 인쇄회로기판을 나타낸 단면도이다.1 is a cross-sectional view illustrating a chip-embedded printed circuit board according to a first embodiment of the present invention.

도 1을 참조하면, 도시된 본 발명의 제1 실시예에 따른 칩 내장형 PCB(100)는 글래스 코어(110), 제1 내지 제3 회로패턴(120, 160, 180), 커패시터(130), 제1 내지 제2 절연층(150, 170) 및 반도체 칩(140)을 포함한다.
1, a chip-embedded PCB 100 according to a first embodiment of the present invention includes a glass core 110, first to third circuit patterns 120, 160 and 180, a capacitor 130, First and second insulating layers 150 and 170, and a semiconductor chip 140.

글래스 코어(110)는 상면(110a) 및 하면(110b)을 구비하며, 캐비티(도 5의 C) 및 캐비티와 이격 배치되는 관통 홀(도 5의 TH)을 갖는다. 이때, 글래스 코어(110)는 그의 상면(110a) 일부를 노출시키는 단차 구조의 캐비티를 갖는 일체형 구조를 갖는다.The glass core 110 has an upper surface 110a and a lower surface 110b and has a cavity (C in Fig. 5) and a through hole (TH in Fig. At this time, the glass core 110 has an integral structure with a cavity of a stepped structure exposing a part of the upper surface 110a thereof.

도 1에서는 캐비티가 글래스 코어(110)의 중앙 부분에 배치되어 있는 것으로 도시하였으나, 이는 일 예에 불과한 것으로 글래스 코어(110)의 일측 가장자리에 배치되거나, 또는 양측 가장자리에 각각 배치되어 있을 수 있다. 따라서, 캐비티는 글래스 코어(110)에 적어도 하나 이상이 형성될 수 있다.1, the cavity is disposed at the center of the glass core 110. However, the glass core 110 may be disposed on one side edge of the glass core 110 or on both side edges thereof. Therefore, at least one or more cavities may be formed in the glass core 110.

특히, 본 발명에서는 글래스 코어(110)를 사용하기 때문에 종래의 CCL(copper clad laminate)에 비하여 상대적으로 얇은 두께를 가지면서도 우수한 휨(warpage) 성능을 확보할 수 있다. 또한, 본 발명에서는 글래스 코어(110)를 사용하기 때문에 관통 홀의 직경 및 관통 홀 간의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 구현하는 것이 가능해질 수 있으므로, 미세 피치를 구현할 수 있을 뿐만 아니라, 관통 홀의 밀도를 높일 수 있어 전기적 특성을 향상시킬 수 있다.
In particular, since the glass core 110 is used in the present invention, superior warpage performance can be ensured while having a relatively thin thickness as compared with a conventional CCL (copper clad laminate). In addition, since the glass core 110 is used in the present invention, the diameter of the through-hole and the spacing distance between the through-holes can be made to be 30 탆 or less and 70 탆 or less, respectively, The density of the through holes can be increased and the electrical characteristics can be improved.

제1 회로패턴(120)은 글래스 코어(110)의 상면(110a) 및 하면(110b)과, 관통 홀 내에 형성된다. 이때, 제1 회로패턴(120)은 상부 회로패턴(121), 하부 회로패턴(123) 및 관통 비아(122)를 포함한다. 상부 회로패턴(121)은 글래스 코어(110)의 상면(110a)에 형성되고, 하부 회로패턴(123)은 글래스 코어(120)의 하면(110b)에 형성된다. 그리고, 관통 비아(122)는 관통 홀 내에 형성되어 상부 및 하부 회로패턴(121, 123)을 전기적으로 연결한다.
The first circuit pattern 120 is formed in the through hole and the upper surface 110a and the lower surface 110b of the glass core 110. [ The first circuit pattern 120 includes the upper circuit pattern 121, the lower circuit pattern 123, and the through vias 122. The upper circuit pattern 121 is formed on the upper surface 110a of the glass core 110 and the lower circuit pattern 123 is formed on the lower surface 110b of the glass core 120. [ The through vias 122 are formed in the through holes to electrically connect the upper and lower circuit patterns 121 and 123.

커패시터(130)는 제1 회로패턴(120)으로부터 연장 형성된 제1 전극(125)과, 제1 전극(125) 상에 차례로 적층 형성된 유전체층(126) 및 제2 전극(127)을 갖는다. 이에 따라, 커패시터(130)는 글래스 코어(110)의 하면(110b)에 형성되며, MIM(metal-insulator-metal) 구조를 갖는다.The capacitor 130 has a first electrode 125 extending from the first circuit pattern 120 and a dielectric layer 126 and a second electrode 127 which are sequentially stacked on the first electrode 125. Accordingly, the capacitor 130 is formed on the lower surface 110b of the glass core 110 and has a metal-insulator-metal (MIM) structure.

이러한 커패시터(130)는 제1 회로패턴(120)의 하부 회로패턴(123)으로부터 연장 형성된 제1 전극(125)과, 제1 전극(125)과 중첩된 상부에 적층 형성된 유전체층(126)과, 유전체층(126)과 중첩된 상부에 적층 형성된 제2 전극(127)을 포함한다. 이때, 제1 전극(125), 유전체층(126) 및 제2 전극(127)은 상호 간이 동일한 면적을 가질 수 있으나, 반드시 이에 제한될 필요는 없다. 그리고, 유전체층(126)은 벤조사이클로부텐(BCB), 폴리이미드 수지(PI), BatiO3, Ta2O5, Si3N4, HfO2, TaN, ZrO2, 실리콘 수지 등에서 선택된 1종 이상으로 형성된다.
The capacitor 130 includes a first electrode 125 extending from the lower circuit pattern 123 of the first circuit pattern 120, a dielectric layer 126 stacked on top of the first electrode 125, And a second electrode 127 stacked on top of the dielectric layer 126. At this time, the first electrode 125, the dielectric layer 126, and the second electrode 127 may have the same area but need not be limited thereto. The dielectric layer 126 may be formed of at least one selected from benzocyclobutene (BCB), polyimide resin (PI), BatiO 3 , Ta 2 O 5 , Si 3 N 4 , HfO 2 , TaN, ZrO 2 , .

반도체 칩(140)은 글래스 코어(110)의 캐비티 내에 삽입된다. 이때, 반도체 칩(140)은 접착제(미도시)에 의해 캐비티의 바닥면에 부착될 수 있다. 이러한 반도체 칩(140)은 메모리 칩(memory chip) 또는 구동 칩(driving chip)일 수 있다.
The semiconductor chip 140 is inserted into the cavity of the glass core 110. At this time, the semiconductor chip 140 may be attached to the bottom surface of the cavity by an adhesive (not shown). The semiconductor chip 140 may be a memory chip or a driving chip.

제1 절연층(150)은 글래스 코어(110)의 상면(110a) 및 하면(110b)을 덮으며, 반도체 칩(140) 및 제1 회로패턴(120)의 일부를 각각 노출시키는 제1 개구(도 10의 G1)를 갖는다. 이러한 제1 절연층(150)은 열 압착 공정에 의해 글래스 코어(110)의 상면(110a) 및 하면(110b)에 열 압착되며, 이에 따라 반도체 칩(140)이 수용되는 캐비티의 내부를 밀봉하게 된다. 이때, 제1 절연층(150)의 재질로는 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin) 등에서 선택된 어느 하나가 이용될 수 있다.
The first insulating layer 150 covers the upper surface 110a and the lower surface 110b of the glass core 110 and has a first opening 130a for exposing the semiconductor chip 140 and a portion of the first circuit pattern 120, G1 in Fig. 10). The first insulating layer 150 is thermocompression bonded to the upper surface 110a and the lower surface 110b of the glass core 110 by a thermocompression bonding process so that the inside of the cavity in which the semiconductor chip 140 is accommodated is sealed do. At this time, the first insulating layer 150 may be made of epoxy resin, polyimide resin, or the like.

제2 회로패턴(160)은 제1 절연층(150) 상에 배치되어, 반도체 칩(140) 및 제1 회로패턴(120)과 전기적으로 각각 접속된다. 이때, 제2 회로패턴(160)은 제1 개구에 의해 각각 노출되는 반도체 칩(140) 및 제1 회로패턴(120)과 각각 전기적으로 연결된다.
The second circuit pattern 160 is disposed on the first insulating layer 150 and is electrically connected to the semiconductor chip 140 and the first circuit pattern 120, respectively. At this time, the second circuit patterns 160 are electrically connected to the semiconductor chip 140 and the first circuit pattern 120 respectively exposed by the first opening.

제2 절연층(170)은 제2 회로패턴(160) 및 제1 절연층(150) 상에 적층 형성되며, 제2 회로패턴(160)의 일부를 각각 노출시키는 제2 개구(도 13의 G2)를 갖는다. 이때, 제2 절연층(170)의 재질로는, 제1 절연층(150)과 마찬가지로, 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin) 등에서 선택된 어느 하나가 이용될 수 있다.
The second insulating layer 170 is stacked on the second circuit pattern 160 and the first insulating layer 150 and has a second opening (G2 in FIG. 13) that exposes portions of the second circuit pattern 160, ). As the material of the second insulating layer 170, any one selected from an epoxy resin, a polyimide resin and the like may be used as the first insulating layer 150.

제3 회로패턴(180)은 제2 절연층(170) 상에 배치되어, 제2 회로패턴(160)과 전기적으로 접속된다. 이때, 제3 회로패턴(180)은 제2 개구에 의해 각각 노출되는 제2 회로패턴(160)과 전기적으로 연결된다.
The third circuit pattern 180 is disposed on the second insulating layer 170 and is electrically connected to the second circuit pattern 160. At this time, the third circuit patterns 180 are electrically connected to the second circuit patterns 160 exposed by the second openings.

또한, 본 발명의 제1 실시예에 따른 칩 내장형 PCB(100)는 솔더 마스크 패턴(190) 및 표면 처리층(185)을 더 포함할 수 있다.In addition, the chip-embedded PCB 100 according to the first embodiment of the present invention may further include a solder mask pattern 190 and a surface treatment layer 185.

솔더 마스크 패턴(190)은 제3 회로패턴(180)의 일부는 노출시키고, 제2 절연층(170)을 각각 덮도록 형성된다. 이때, 솔더 마스크 패턴(190)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.The solder mask pattern 190 is formed to expose a part of the third circuit pattern 180 and cover the second insulating layer 170, respectively. The solder mask pattern 190 may be a photo solder resist (PSR), a liquid photosensitive coverlay, a photo polyimide film, an epoxy resin, or the like.

표면 처리층(185)은 노출된 제3 회로패턴(180) 상에 형성된다. 이때, 표면 처리층(185)의 재질로는 OSP(organic solderability preservative), 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(185)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
The surface treatment layer 185 is formed on the exposed third circuit pattern 180. As the material of the surface treatment layer 185, an organic solderability preservative (OSP), a nickel / gold alloy or gold (Au) may be used. And may be formed by a method of electroless plating.

전술한 본 발명의 제1 실시예에 따른 칩 내장형 PCB는 코어부재로 글래스 코어를 사용함으로써, 글래스의 고 모듈 특성(high modulus property)을 통하여 워피지(warpage)를 개선할 수 있을 뿐만 아니라, 관통 홀의 직경 및 관통 홀의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 구현하는 것이 가능해질 수 있으므로, 미세 피치를 구현하는데 적합하다.The chip-embedded PCB according to the first embodiment of the present invention uses a glass core as a core member to improve warpage through a high modulus property of the glass, The diameter of the hole and the spacing distance between the through holes can be made to be 30 占 퐉 or less and 70 占 퐉 or less, respectively, so that it is suitable for realizing a fine pitch.

또한, 본 발명의 제1 실시예에 따른 칩 내장형 PCB는 글래스 코어의 내부에 단차 구조의 캐비티를 형성하고, 캐비티 내에 반도체 칩을 매립함과 더불어, 반도체 칩이 매립되는 면과 반대되는 면에 MIM 커패시터(metal-insulator-metal capacitor)를 형성하여 회로 집적도를 향상시킬 수 있다.
In addition, the chip-embedded PCB according to the first embodiment of the present invention forms a cavity having a stepped structure inside a glass core, and a semiconductor chip is buried in the cavity. In addition, A metal-insulator-metal capacitor may be formed to improve circuit integration.

한편, 도 2는 본 발명의 제2 및 제3 실시예에 따른 칩 내장형 PCB를 나타낸 단면도이다. 이때, 본 발명의 제2 실시예에 따른 칩 내장형 PCB는 도 1을 참조하여 도시하고 설명한 제1 실시예에 따른 칩 내장형 PCB와 상당히 유사한 구성을 갖는바, 중복 설명은 생략하고 차이점에 대해서만 설명하도록 한다.2 is a cross-sectional view illustrating a chip embedded PCB according to the second and third embodiments of the present invention. In this case, the chip-embedded PCB according to the second embodiment of the present invention has a structure substantially similar to that of the chip-embedded PCB according to the first embodiment shown in FIG. 1, and the description thereof will be omitted. do.

도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 칩 내장형 PCB의 글래스 코어(110)는 홀(미도시)을 갖는 제1 글래스 코어 몸체(112)와, 제1 글래스 코어 몸체(112)의 하면 및 홀의 일면을 덮어, 제1 글래스 코어 몸체(112)의 상면 일부를 노출시키는 캐비티(미도시)를 갖는 제2 글래스 코어 몸체(114)와, 제1 및 제2 글래스 코어 몸체(112, 114) 사이에 개재되어, 제1 및 제2 글래스 코어 몸체(112, 114)를 합착시키는 접착제층(116)을 포함한다.2, the glass core 110 of the chip-embedded PCB according to the second embodiment of the present invention includes a first glass core body 112 having a hole (not shown), a first glass core body 112 A second glass core body 114 having a cavity (not shown) that covers one surface of the lower surface of the first glass core body 112 and exposes a part of the upper surface of the first glass core body 112, 112 and 114 to adhere the first and second glass core bodies 112 and 114 to each other.

이와 같이, 글래스 코어(110)의 가장자리 부분은 글래스 코어 몸체(112), 접착제층(116) 및 제2 글래스 코어 몸체(114)가 차례로 적층되는 3중층 구조를 갖고, 글래스 코어(110)의 중앙 부분은 제2 글래스 코어 몸체(114)만으로 이루어진 단층 구조를 갖는다.
Thus, the edge portion of the glass core 110 has a triple-layer structure in which the glass core body 112, the adhesive layer 116, and the second glass core body 114 are stacked in order, and the center of the glass core 110 Portion has a single-layer structure composed of only the second glass core body 114.

또한, 본 발명의 제2 실시예에 따른 칩 내장형 PCB(100)의 경우, 커패시터(130, 131)가 글래스 코어(110)의 상면(110a) 및 하면(110b)에 각각 형성될 수 있다. 즉, 커패시터(130, 131)는 글래스 코어(110)의 하면(110b)에 형성된 제1 커패시터(130)와, 글래스 코어(110)의 상면(110a)에 형성된 제2 커패시터(131)를 포함할 수 있다. 이와 같이, 글래스 코어(110)의 상면(110a) 및 하면(110b)에 제1 및 제2 커패시터(130, 131)를 각각 형성함으로써, 내부 공간을 활용하여 디자인의 제한 없이 회로 직접도를 향상시킬 수 있다.In the chip-embedded PCB 100 according to the second embodiment of the present invention, the capacitors 130 and 131 may be formed on the upper surface 110a and the lower surface 110b of the glass core 110, respectively. That is, the capacitors 130 and 131 include a first capacitor 130 formed on the lower surface 110b of the glass core 110 and a second capacitor 131 formed on the upper surface 110a of the glass core 110 . By forming the first and second capacitors 130 and 131 on the upper and lower surfaces 110a and 110b of the glass core 110 as described above, .

이때, 본 발명의 제2 실시예에 따른 칩 내장형 PCB의 경우와 마찬가지로, 제1 실시예에 따른 따른 칩 내장형 PCB 역시, 글래스 코어(110)의 상면(110a) 및 하면(110b)에 제1 커패시터(130) 및 제2 커패시터(미도시)를 각각 형성함으로써, 내부 공간을 활용하여 디자인의 제한 없이 회로 직접도를 향상시킬 수 있다.As in the case of the chip-embedded PCB according to the second embodiment of the present invention, the chip-embedded PCB according to the first embodiment also includes the first capacitor 110a and the second capacitor 110b on the upper surface 110a and the lower surface 110b of the glass core 110, (Not shown) and the second capacitor (not shown), respectively, the circuit directivity can be improved without limitation of the design by utilizing the internal space.

도면으로 도시하지는 않았지만, 본 발명의 제1 및 제2 실시예에 따른 칩 내장형 PCB(100)에서, 제1 및 제2 커패시터(130, 131)와 더불어, 적어도 하나 이상의 제3 커패시터(미도시)를 더 포함할 수 있으며, 제1, 제2 및 제3 커패시터 각각의 개수는 적용 모델에 따라 다양한 수가 적용될 수 있다.In the chip-embedded PCB 100 according to the first and second embodiments of the present invention, not only the first and second capacitors 130 and 131 but also at least one third capacitor (not shown) And the number of the first, second, and third capacitors may be variously applied depending on the application model.

또한, 도면으로 상세히 나타내지는 않았지만, 본 발명의 제1 및 제2 실시예에 따른 칩 내장형 PCB(100)의 경우 모두, 반도체 칩(140)이 글래스 코어(110)의 내부와 제1 절연층(150)의 내부에 각각 형성될 수 있다. 즉, 반도체 칩(140)은 글래스 코어(110)의 캐비티 내에 삽입된 제1 반도체 칩(140)과, 제1 절연층(150)의 내부에 내장된 적어도 하나 이상의 제2 반도체 칩(미도시)을 포함한다.In addition, although not shown in the drawings, in the case of the chip-embedded PCB 100 according to the first and second embodiments of the present invention, the semiconductor chip 140 is electrically connected to the inside of the glass core 110 and the first insulating layer 150, respectively. That is, the semiconductor chip 140 includes a first semiconductor chip 140 inserted in a cavity of the glass core 110, at least one second semiconductor chip (not shown) embedded in the first insulating layer 150, .

이때, 본 발명의 제3 실시예에 따른 칩 내장형 PCB(100)는 반도체 칩(140)이 삽입된 캐비티 내에 매립된 충진 물질층(145)을 더 포함할 수 있다. 이러한 충전 물질층(145)은 글래스 코어(110)의 캐비티 내에 충진되어, 반도체 칩(140)의 측면을 보호함과 더불어 반도체 칩(140)을 안정적으로 고정시켜 캐비티 내에서 반도체 칩(140)이 유동하는 것을 원천적으로 차단하는 역할을 한다. 이때, 충진 물질층(145)은 폴리이미드 수지, 에폭시 수지 및 비전도성 잉크 중 선택된 1종 이상으로 형성된다.
At this time, the chip-embedded PCB 100 according to the third embodiment of the present invention may further include a filling material layer 145 embedded in the cavity into which the semiconductor chip 140 is inserted. The filling material layer 145 is filled in the cavity of the glass core 110 to protect the side surface of the semiconductor chip 140 and the semiconductor chip 140 in a stable manner, It plays a role to prevent flow from origin. At this time, the filling material layer 145 is formed of at least one selected from a polyimide resin, an epoxy resin, and a nonconductive ink.

전술한 본 발명의 제2 실시예에 따른 칩 내장형 PCB는 글래스 코어의 상면 및 하면에 커패시터와 반도체 칩을 각각 형성함으로써, 내부 공간을 활용하여 디자인의 제한 없이 회로 직접도를 향상시킬 수 있다.In the chip-embedded PCB according to the second embodiment of the present invention, the capacitor and the semiconductor chip are formed on the top and bottom surfaces of the glass core, respectively, so that the circuit directivity can be improved without limitation of the design by utilizing the internal space.

또한, 본 발명의 제3 실시예에 따른 칩 내장형 PCB는 글래스 코어의 캐비티 내에 충진 물질층을 형성함으로써, 반도체 칩의 측면을 안정적으로 보호할 수 있음과 더불어 반도체 칩을 안정적으로 고정시켜 캐비티 내에서 반도체 칩이 유동하는 것을 원천적으로 차단할 수 있다.
In addition, the chip-embedded PCB according to the third embodiment of the present invention can stably protect the side surface of the semiconductor chip by forming a filling material layer in the cavity of the glass core and stably fix the semiconductor chip, It is possible to prevent the semiconductor chip from flowing.

도 3은 본 발명의 제1 실시예에 따른 칩 내장형 적층 패키지를 나타낸 단면도이다.3 is a cross-sectional view illustrating a chip-integrated stacked package according to the first embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 칩 내장형 적층 패키지(300)는 칩 내장형 PCB(100), 액티브 반도체 칩(200), 범프(220) 및 외부접속단자(230)를 포함한다.3, the chip-integrated stacked package 300 according to the first embodiment of the present invention includes a chip-embedded PCB 100, an active semiconductor chip 200, a bump 220, and an external connection terminal 230 do.

칩 내장형 PCB(100)는 도 1에서 도시하고 설명한 칩 내장형 PCB와 실질적으로 동일한 구성을 가질 수 있다.The chip-embedded PCB 100 may have substantially the same configuration as the chip-embedded PCB shown in FIG.

액티브 반도체 칩(200)은 칩 내장형 PCB(100) 상에 적어도 하나 이상이 수직적으로 스택된다. 이때, 액티브 반도체 칩(200)들 중 최하부의 액티브 반도체 칩(200)은 그의 본딩 패드(210)가 칩 내장형 PCB(100)의 상면과 마주보는 페이스-다운 타입(face down type)으로 배치되어, 칩 내장형 PCB(100)에 플립 칩 본딩될 수 있다. 도면으로 도시하지는 않았지만, 최하부 액티브 반도체 칩(200) 상에 스택된 액티브 반도체 칩(200)은 관통 전극을 매개로 상호 간이 스택될 수 있다.At least one active semiconductor chip 200 is vertically stacked on the chip-embedded PCB 100. At this time, the active semiconductor chip 200 in the lowermost part of the active semiconductor chips 200 is disposed in a face-down type in which the bonding pads 210 thereof face the upper surface of the chip-embedded PCB 100, Chip-bonding PCB 100 to the chip-embedded PCB 100. Although not shown in the drawings, the active semiconductor chips 200 stacked on the lowermost active semiconductor chip 200 can be stacked via the penetrating electrodes.

범프(220)는 칩 내장형 PCB의 제3 회로패턴과 액티브 반도체 칩들 중 최하부에 배치된 액티브 반도체 칩 사이에 개재된다.The bumps 220 are interposed between the third circuit pattern of the chip-embedded PCB and the active semiconductor chip disposed at the lowermost part of the active semiconductor chips.

또한, 도면으로 나타내지는 않았지만, 본 발명의 제1 실시예에 따른 칩 내장형 적층 패키지(300)는 글래스 코어(110)의 하면(110b) 방향에 배치되는 제3 회로패턴(180)에 부착된 외부접속단자(미도시)를 더 포함할 수 있다. 이러한 외부접속단자로는, 일 예로, 솔더 볼이 이용될 수 있다.
Although not shown in the drawings, the chip-integrated stacked package 300 according to the first embodiment of the present invention includes a chip-mounted stacked package 300, which is attached to the third circuit pattern 180 disposed in the direction of the lower surface 110b of the glass core 110, And a connection terminal (not shown). As such an external connection terminal, for example, a solder ball may be used.

이하, 첨부된 도면을 참조하여 본 발명의 제1 실시예에 따른 칩 내장형 PCB 제조 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing a chip-embedded PCB according to a first embodiment of the present invention will be described with reference to the accompanying drawings.

도 4 내지 도 14는 본 발명의 제1 실시예에 따른 칩 내장형 PCB 제조 방법을 나타낸 공정 순서도이다.4 to 14 are flowcharts showing a method of manufacturing a chip-embedded PCB according to the first embodiment of the present invention.

도 4에 도시된 바와 같이, 글래스 코어(110)의 상면(110a)으로부터 일부를 제거하여, 글래스 코어(110)의 일부를 노출시키는 단차 구조의 캐비티(C)를 형성한다.
4, a part of the glass core 110 is partially removed from the upper surface 110a of the glass core 110 to form a cavity C having a stepped structure that exposes a part of the glass core 110. As shown in FIG.

다음으로, 도 5에 도시된 바와 같이, 글래스 코어(110)의 상면(110a) 및 하면(110b)을 드릴링하여, 캐비티(C)와 이격 배치되는 관통 홀(TH)을 형성한다. 이때, 캐비티(C)는 글래스 코어(110)의 중앙 부분에 배치되고, 관통 홀(TH)은 캐비티(C)와 이격된 글래스 코어(110)의 가장자리 부분에 배치된다.5, the upper surface 110a and the lower surface 110b of the glass core 110 are drilled to form a through hole TH spaced apart from the cavity C. As shown in FIG. The cavity C is disposed at a central portion of the glass core 110 and the through hole TH is disposed at an edge portion of the glass core 110 spaced apart from the cavity C. [

이때, 본 발명에서는 글래스 코어(110)를 사용하기 때문에 종래의 CCL(copper clad laminate)에 비하여 상대적으로 얇은 두께를 가지면서도 우수한 휨(warpage) 성능을 확보할 수 있다. 또한, 본 발명에서는 글래스 코어(110)를 사용하기 때문에 관통 홀(TH)의 직경 및 관통 홀(TH) 간의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 구현하는 것이 가능해질 수 있으므로, 미세 피치를 구현할 수 있을 뿐만 아니라, 관통 홀(TH)의 밀도를 높일 수 있어 전기적 특성을 향상시킬 수 있다.
At this time, since the glass core 110 is used in the present invention, superior warpage performance can be ensured while having a relatively thin thickness as compared with the conventional CCL (copper clad laminate). In addition, since the glass core 110 is used in the present invention, it is possible to realize a distance between the through holes TH and the spacing between the through holes TH of 30 mu m or less and 70 mu m or less, The density of the through holes TH can be increased, and the electrical characteristics can be improved.

도 6에 도시된 바와 같이, 캐비티(C) 및 관통 홀(TH)이 형성된 글래스 코어(110)에 제1 회로패턴(120) 및 제1 회로패턴(120)으로부터 연장된 제1 전극(125)을 형성한다.The first circuit pattern 120 and the first electrode 125 extending from the first circuit pattern 120 are formed on the glass core 110 formed with the cavity C and the through hole TH, .

다음으로, 글래스 코어(110)의 하면(110b)에 배치되는 제1 회로패턴(120)은 덮고, 제1 전극(125)은 노출시키는 제1 마스크(M1)를 형성한다.
Next, the first circuit pattern 120 disposed on the lower surface 110b of the glass core 110 is covered, and the first electrode 125 is exposed to form a first mask M1.

도 7에 도시된 바와 같이, 제1 마스크(M1)를 이용하여 제1 전극(125) 상에 유전체층(126) 및 제2 전극(127)을 차례로 적층하여, 제1 전극(125), 유전체층(126) 및 제2 전극(127)을 갖는 커패시터(130)를 형성한다.7, the dielectric layer 126 and the second electrode 127 are sequentially stacked on the first electrode 125 using the first mask M1 to form the first electrode 125, the dielectric layer 126 and a second electrode 127 are formed.

이때, 제1 전극(125), 유전체층(126) 및 제2 전극(127)은 상호 간이 동일한 면적을 가질 수 있으나, 반드시 이에 제한될 필요는 없다. 그리고, 유전체층(126)은 벤조사이클로부텐(BCB), 폴리이미드 수지(PI), BatiO3, Ta2O5, Si3N4, HfO2, TaN, ZrO2, 실리콘 수지 등에서 선택된 1종 이상으로 형성된다.
At this time, the first electrode 125, the dielectric layer 126, and the second electrode 127 may have the same area but need not be limited thereto. The dielectric layer 126 may be formed of at least one selected from benzocyclobutene (BCB), polyimide resin (PI), BatiO 3 , Ta 2 O 5 , Si 3 N 4 , HfO 2 , TaN, ZrO 2 , .

도 8에 도시된 바와 같이, 글래스 코어(110)의 캐비티(C) 내에 반도체 칩(140)을 삽입한다. 이때, 반도체 칩(140)은 접착제(미도시)에 의해 캐비티(C)의 바닥면에 부착될 수 있다. 이러한 반도체 칩(140)은 메모리 칩(memory chip) 또는 구동 칩(driving chip)일 수 있다.
The semiconductor chip 140 is inserted into the cavity C of the glass core 110, as shown in Fig. At this time, the semiconductor chip 140 may be attached to the bottom surface of the cavity C by an adhesive (not shown). The semiconductor chip 140 may be a memory chip or a driving chip.

다음으로, 도 9에 도시된 바와 같이, 글래스 코어(110)의 상면(110a) 및 하면(110b)을 덮는 제1 절연층(150)을 형성한다. 이러한 제1 절연층(150)은 열 압착 공정에 의해 글래스 코어(110)의 상면(110a) 및 하면(110b)에 열 압착되며, 이에 따라 반도체 칩(140)이 수용되는 캐비티(도 8의 C)의 내부를 밀봉하게 된다. 이때, 제1 절연층(150)의 재질로는 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin) 등에서 선택된 어느 하나가 이용될 수 있다.
Next, as shown in FIG. 9, a first insulating layer 150 covering the upper surface 110a and the lower surface 110b of the glass core 110 is formed. The first insulating layer 150 is thermally bonded to the upper surface 110a and the lower surface 110b of the glass core 110 by a thermocompression bonding process so that the cavity in which the semiconductor chip 140 is accommodated As shown in Fig. At this time, the first insulating layer 150 may be made of epoxy resin, polyimide resin, or the like.

도 10에 도시된 바와 같이, 제1 절연층(150)의 일부를 제거하여, 반도체 칩(140) 및 제1 회로패턴(120)의 일부를 각각 노출시키는 제1 개구(G1)를 형성한다.A part of the first insulating layer 150 is removed to form a first opening G1 for exposing the semiconductor chip 140 and a part of the first circuit pattern 120, respectively.

다음으로, 제1 절연층(150) 상에 제2 회로패턴 형성 영역 및 제1 개구(G1)는 노출시키고, 제1 절연층(150)의 상면은 덮는 제2 마스크(M2)를 형성한다.
Next, the second circuit pattern formation region and the first opening G1 are exposed on the first insulating layer 150, and the second mask M2 covering the upper surface of the first insulating layer 150 is formed.

도 11에 도시된 바와 같이, 제2 마스크(도 10의 M2)를 이용한 도금 공정으로 제1 절연층(150) 상에 반도체 칩(140) 및 제1 회로패턴(120)과 전기적으로 각각 접속되는 제2 회로패턴(160)을 형성한다. 이때, 제2 회로패턴(160)은 제1 개구(도 10의 G1)에 의해 각각 노출되는 반도체 칩(140) 및 제1 회로패턴(120)과 각각 전기적으로 연결된다.
11, the semiconductor chip 140 and the first circuit pattern 120 are electrically connected to the first insulating layer 150 by the plating process using the second mask (M2 of FIG. 10) A second circuit pattern 160 is formed. At this time, the second circuit patterns 160 are electrically connected to the semiconductor chip 140 and the first circuit pattern 120 respectively exposed by the first opening (G1 in FIG. 10).

도 12에 도시된 바와 같이, 제2 회로패턴(160) 및 제1 절연층(150) 상에 제2 절연층(170)을 적층 형성한다. 이때, 제2 절연층(170)의 재질로는, 제1 절연층(150)과 마찬가지로, 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin) 등에서 선택된 어느 하나가 이용될 수 있다.
A second insulating layer 170 is formed on the second circuit pattern 160 and the first insulating layer 150 as shown in FIG. As the material of the second insulating layer 170, any one selected from an epoxy resin, a polyimide resin and the like may be used as the first insulating layer 150.

도 13에 도시된 바와 같이, 제2 절연층(170)의 일부를 제거하여, 제2 회로패턴(160)의 일부를 각각 노출시키는 제2 개구(G2)를 형성한다.A part of the second insulating layer 170 is removed to form a second opening G2 which exposes a part of the second circuit pattern 160, as shown in FIG.

다음으로, 제2 절연층(170) 상에 제3 회로패턴 형성 영역 및 제2 개구(G2)는 노출시키고, 제2 절연층(170)의 상면을 덮는 제3 마스크(M3)를 형성한다.
Next, the third circuit pattern formation region and the second opening G2 are exposed on the second insulating layer 170, and a third mask M3 covering the upper surface of the second insulating layer 170 is formed.

도 14에 도시된 바와 같이, 제3 마스크(도 13의 M3)를 이용한 도금 공정으로 제2 절연층(170) 상에 제2 회로패턴(160)과 전기적으로 접속되는 제3 회로패턴(180)을 형성한다. 이때, 제3 회로패턴(180)은 제2 개구(도 13의 G2)에 의해 각각 노출되는 제2 회로패턴(160)과 전기적으로 연결된다.
14, a third circuit pattern 180 electrically connected to the second circuit pattern 160 on the second insulating layer 170 by the plating process using the third mask (M3 in FIG. 13) . At this time, the third circuit patterns 180 are electrically connected to the second circuit patterns 160 exposed by the second openings (G2 in FIG. 13).

다음으로, 제3 회로패턴(180)의 일부는 노출시키고, 제2 절연층(170)을 각각 덮는 솔더 마스크 패턴(190)을 형성한 후, 노출된 제3 회로패턴(180) 상에 표면 처리층(185)을 형성한다.Next, a part of the third circuit pattern 180 is exposed, a solder mask pattern 190 covering the second insulating layer 170 is formed, and then the exposed third circuit pattern 180 is subjected to surface treatment Layer 185 is formed.

이때, 솔더 마스크 패턴(190)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다. 그리고, 표면 처리층(185)의 재질로는 OSP(organic solderability preservative), 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(185)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
The solder mask pattern 190 may be a photo solder resist (PSR), a liquid photosensitive coverlay, a photo polyimide film, an epoxy resin, or the like. As the material of the surface treatment layer 185, an organic solderability preservative (OSP), a nickel / gold alloy or gold (Au) may be used. And may be formed by a method of electroless plating.

상기의 방법으로 제조되는 본 발명의 제1 실시예에 따른 칩 내장형 PCB는 코어부재로 글래스 코어를 사용함으로써, 얇은 두께를 가지면서도 우수한 휨(warpage) 성능을 확보할 수 있을 뿐만 아니라, 관통 홀의 직경 및 관통 홀 간의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 구현하는 것이 가능해질 수 있으므로, 미세 피치를 구현할 수 있다.In the chip-embedded PCB according to the first embodiment of the present invention manufactured by the above-described method, by using a glass core as a core member, warpage performance can be ensured while having a thin thickness, And the spacing between the through holes can be made to be 30 占 퐉 or less and 70 占 퐉 or less, respectively, so that a fine pitch can be realized.

또한, 본 발명의 제1 실시예에 따른 칩 내장형 PCB는 글래스 코어의 내부에 단차 구조의 캐비티를 형성하고, 캐비티 내에 반도체 칩을 매립함과 더불어, 반도체 칩이 매립되는 면과 반대되는 면에 MIM 커패시터(metal-insulator-metal capacitor)를 형성하여 회로 집적도를 향상시킬 수 있다.
In addition, the chip-embedded PCB according to the first embodiment of the present invention forms a cavity having a stepped structure inside a glass core, and a semiconductor chip is buried in the cavity. In addition, A metal-insulator-metal capacitor may be formed to improve circuit integration.

이하, 첨부된 도면을 참조하여 본 발명의 제2 실시예에 따른 칩 내장형 PCB 제조 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing a chip-embedded PCB according to a second embodiment of the present invention will be described with reference to the accompanying drawings.

도 15 내지 도 19는 본 발명의 제2 실시예에 따른 칩 내장형 PCB 제조 방법을 나타낸 공정 순서도이다.FIGS. 15 to 19 are flowcharts showing a method of manufacturing a chip-embedded PCB according to a second embodiment of the present invention.

도 15에 도시된 바와 같이, 제1 글래스 코어 몸체(112)의 상면 및 하면을 관통하는 홀(미도시)을 형성한 후, 접착제층(116)을 매개로, 제1 글래스 코어 몸체(112)의 하면 및 홀의 일면을 덮도록 제2 글래스 코어 몸체(114)를 부착하여, 제1 글래스 코어 몸체(112)의 상면 일부를 노출시키는 캐비티(C)를 갖는 글래스 코어(110)를 형성한다.
15, holes (not shown) penetrating the upper and lower surfaces of the first glass core body 112 are formed and then the first glass core body 112 is bonded to the first glass core body 112 through the adhesive layer 116. [ A glass core 110 having a cavity C for exposing a part of the upper surface of the first glass core body 112 is formed by attaching a second glass core body 114 so as to cover the lower surface of the first glass core body 112 and one surface of the hole.

도 16에 도시된 바와 같이, 글래스 코어(110)의 상면(110a) 및 하면(110b)을 드릴링하여, 캐비티(C)와 이격 배치되는 관통 홀(TH)을 형성한다.The upper surface 110a and the lower surface 110b of the glass core 110 are drilled to form a through hole TH spaced apart from the cavity C. As shown in FIG.

이때, 본 발명에서는 글래스 코어(110)를 사용하기 때문에 종래의 CCL(copper clad laminate)에 비하여 상대적으로 얇은 두께를 가지면서도 우수한 휨(warpage) 성능을 확보할 수 있다. 또한, 본 발명에서는 글래스 코어(110)를 사용하기 때문에 관통 홀의 직경 및 관통 홀 간의 이격 간격을 30㎛ 이하 및 70㎛ 이하로 각각 구현하는 것이 가능해질 수 있으므로, 미세 피치를 구현할 수 있을 뿐만 아니라, 관통 홀의 밀도를 높일 수 있어 전기적 특성을 향상시킬 수 있다.
At this time, since the glass core 110 is used in the present invention, superior warpage performance can be ensured while having a relatively thin thickness as compared with the conventional CCL (copper clad laminate). In addition, since the glass core 110 is used in the present invention, the diameter of the through-hole and the spacing distance between the through-holes can be made to be 30 탆 or less and 70 탆 or less, respectively, The density of the through holes can be increased and the electrical characteristics can be improved.

도 17에 도시된 바와 같이, 관통 홀(TH)이 형성된 글래스 코어(110)에 제1 회로패턴(120) 및 제1 회로패턴(120)으로부터 연장된 제1 전극(125)을 형성한다.The first circuit pattern 120 and the first electrode 125 extending from the first circuit pattern 120 are formed on the glass core 110 formed with the through holes TH as shown in FIG.

다음으로, 글래스 코어(110)의 하면(110b)에 배치되는 제1 회로패턴(120)은 덮고, 제1 전극(125)은 노출시키는 제1 마스크(M1)를 형성한다.
Next, the first circuit pattern 120 disposed on the lower surface 110b of the glass core 110 is covered, and the first electrode 125 is exposed to form a first mask M1.

도 18에 도시된 바와 같이, 제1 마스크(M1)를 이용하여 제1 전극(125) 상에 유전체층(126) 및 제2 전극(127)을 차례로 적층하여, 제1 전극(125), 유전체층(126) 및 제2 전극(127)을 갖는 커패시터(130)를 형성한다.The dielectric layer 126 and the second electrode 127 are sequentially stacked on the first electrode 125 using the first mask M1 to form the first electrode 125 and the dielectric layer 126 and a second electrode 127 are formed.

이때, 제1 전극(125), 유전체층(126) 및 제2 전극(127)은 상호 간이 동일한 면적을 가질 수 있으나, 반드시 이에 제한될 필요는 없다. 그리고, 유전체층(126)은 벤조사이클로부텐(BCB), 폴리이미드 수지(PI), BatiO3, Ta2O5, Si3N4, HfO2, TaN, ZrO2, 실리콘 수지 등에서 선택된 1종 이상으로 형성된다.
At this time, the first electrode 125, the dielectric layer 126, and the second electrode 127 may have the same area but need not be limited thereto. The dielectric layer 126 may be formed of at least one selected from benzocyclobutene (BCB), polyimide resin (PI), BatiO 3 , Ta 2 O 5 , Si 3 N 4 , HfO 2 , TaN, ZrO 2 , .

도 19에 도시된 바와 같이, 글래스 코어(110)의 캐비티(C) 내에 반도체 칩(140)을 삽입한다. 이때, 반도체 칩(140)은 접착제에 의해 캐비티(C)의 바닥면에 부착될 수 있다. 이러한 반도체 칩(140)은 메모리 칩(memory chip) 또는 구동 칩(driving chip)일 수 있다.The semiconductor chip 140 is inserted into the cavity C of the glass core 110, as shown in Fig. At this time, the semiconductor chip 140 may be attached to the bottom surface of the cavity C by an adhesive. The semiconductor chip 140 may be a memory chip or a driving chip.

이러한 반도체 칩 삽입 단계를 실시한 이후에는, 도 9 내지 도 14를 참조하여 도시하고 설명한 제1 실시예에 따른 칩 내장형 PCB 제조 방법과 실질적으로 동일한 방법으로 실시되는바, 그 중복 설명은 생략하도록 한다.
After the semiconductor chip inserting step is performed, the method is substantially the same as the method of manufacturing a chip-embedded PCB according to the first embodiment shown and described with reference to FIGS. 9 to 14, and a duplicate description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 제3 실시예에 따른 칩 내장형 PCB 제조 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing a chip-embedded PCB according to a third embodiment of the present invention will be described with reference to the accompanying drawings.

도 20 내지 25는 본 발명의 제3 실시예예에 따른 칩 내장형 PCB 제조 방법을 나타낸 공정 순서도이다.20 to 25 are process flow diagrams illustrating a method of manufacturing a chip-embedded PCB according to a third embodiment of the present invention.

도 20에 도시된 바와 같이, 글래스 코어(110)의 상면(110a)으로부터 일부를 제거하여, 글래스 코어(110)의 일부를 노출시키는 단차 구조의 캐비티(C)를 형성한다.
20, a part of the glass core 110 is removed from the upper surface 110a of the glass core 110 to form a cavity C having a step structure to expose a part of the glass core 110. [

도 21에 도시된 바와 같이, 글래스 코어(110)의 상면(110a) 및 하면(110b)을 드릴링하여, 캐비티(C)와 이격 배치되는 관통 홀(TH)을 형성한다. 이때, 캐비티(C)는 글래스 코어(110)의 중앙 부분에 배치되고, 관통 홀(TH)은 캐비티(C)와 이격된 글래스 코어(110)의 가장자리 부분에 배치된다.The top surface 110a and the bottom surface 110b of the glass core 110 are drilled to form a through hole TH spaced apart from the cavity C. As shown in FIG. The cavity C is disposed at a central portion of the glass core 110 and the through hole TH is disposed at an edge portion of the glass core 110 spaced apart from the cavity C. [

다음으로, 글래스 코어(110)의 캐비티(C) 내에 반도체 칩(140)을 삽입한다. 이때, 반도체 칩(140)은 접착제에 의해 캐비티의 바닥면에 부착될 수 있다. 이러한 반도체 칩(140)은 메모리 칩(memory chip) 또는 구동 칩(driving chip)일 수 있다.
Next, the semiconductor chip 140 is inserted into the cavity C of the glass core 110. At this time, the semiconductor chip 140 may be attached to the bottom surface of the cavity by an adhesive. The semiconductor chip 140 may be a memory chip or a driving chip.

도 22에 도시된 바와 같이, 캐비티(도 21의 C) 내에 삽입된 반도체 칩(140)을 고정시키기 위해, 캐비티 내에 충진 물질층(145)을 형성한다.As shown in Fig. 22, a filler material layer 145 is formed in the cavity to fix the semiconductor chip 140 inserted in the cavity (Fig. 21C).

이러한 충전 물질층(145)은 글래스 코어(110)의 캐비티 내에 충진되어, 반도체 칩(140)의 측면을 보호함과 더불어 반도체 칩(140)을 안정적으로 고정시켜 캐비티 내에서 반도체 칩(140)이 유동하는 것을 원천적으로 차단하는 역할을 한다. 이때, 충진 물질층(145)은 폴리이미드 수지, 에폭시 수지 및 비전도성 잉크 중 선택된 1종 이상으로 형성된다.
The filling material layer 145 is filled in the cavity of the glass core 110 to protect the side surface of the semiconductor chip 140 and the semiconductor chip 140 in a stable manner, It plays a role to prevent flow from origin. At this time, the filling material layer 145 is formed of at least one selected from a polyimide resin, an epoxy resin, and a nonconductive ink.

도 23에 도시된 바와 같이, 충진 물질층(145)이 형성된 글래스 코어(110)에 제1 회로패턴(120) 및 상기 제1 회로패턴(120)으로부터 연장된 제1 전극(125)을 형성한다.The first circuit pattern 120 and the first electrode 125 extending from the first circuit pattern 120 are formed on the glass core 110 in which the filling material layer 145 is formed .

다음으로, 글래스 코어(110)의 하면(110b)에 배치되는 제1 회로패턴(120)은 덮고, 제1 전극(125)은 노출시키는 제1 마스크(M1)를 형성한다.
Next, the first circuit pattern 120 disposed on the lower surface 110b of the glass core 110 is covered, and the first electrode 125 is exposed to form a first mask M1.

도 24에 도시된 바와 같이, 제1 마스크(M1)를 이용하여 제1 전극(125) 상에 유전체층(126) 및 제2 전극(127)을 차례로 적층하여, 제1 전극(125), 유전체층(126) 및 제2 전극(127)을 갖는 커패시터(130)를 형성한다.The dielectric layer 126 and the second electrode 127 are sequentially stacked on the first electrode 125 using the first mask M1 to form the first electrode 125 and the dielectric layer 126 and a second electrode 127 are formed.

이때, 제1 전극(125), 유전체층(126) 및 제2 전극(127)은 상호 간이 동일한 면적을 가질 수 있으나, 반드시 이에 제한될 필요는 없다. 그리고, 유전체층(126)은 벤조사이클로부텐(BCB), 폴리이미드 수지(PI), BatiO3, Ta2O5, Si3N4, HfO2, TaN, ZrO2, 실리콘 수지 등에서 선택된 1종 이상으로 형성된다.
At this time, the first electrode 125, the dielectric layer 126, and the second electrode 127 may have the same area but need not be limited thereto. The dielectric layer 126 may be formed of at least one selected from benzocyclobutene (BCB), polyimide resin (PI), BatiO 3 , Ta 2 O 5 , Si 3 N 4 , HfO 2 , TaN, ZrO 2 , .

다음으로, 도 25에 도시된 바와 같이, 커패시터(130)가 형성된 글래스 코어(110)로부터 제1 마스크(도 24의 M1)를 제거하다.Next, as shown in Fig. 25, the first mask (M1 in Fig. 24) is removed from the glass core 110 in which the capacitor 130 is formed.

커패시터 형성 단계를 실시한 이후에는, 도 9 내지 도 14를 참조하여 도시하고 설명한 제1 실시예에 따른 칩 내장형 PCB 제조 방법과 실질적으로 동일한 방법으로 실시되는바, 그 중복 설명은 생략하도록 한다.
After the capacitor forming step is performed, the method is substantially the same as the method of manufacturing a chip-embedded PCB according to the first embodiment shown and described with reference to FIGS. 9 to 14, and a duplicate description thereof will be omitted.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. These changes and modifications may be made without departing from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.

100 : 칩 내장형 PCB 110 : 글래스 코어
110a : 글래스 코어 상면 110b : 글래스 코어 하면
120 : 제1 회로패턴 121 : 상부 회로패턴
122 : 관통 비아 123 : 하부 회로패턴
125 : 제1 전극 126 : 유전체층
127 : 제2 전극 130 : 커패시터
140 : 반도체 칩 150 : 제1 절연층
160 : 제2 회로패턴 170 : 제2 절연층
180 : 제3 회로패턴 185 : 표면 처리층
190 : 솔더 마스크 패턴100: chip embedded PCB 110: glass core
110a: glass core upper surface 110b: glass core
120: first circuit pattern 121: upper circuit pattern
122: Through vias 123: Lower circuit pattern
125: first electrode 126: dielectric layer
127: second electrode 130: capacitor
140: semiconductor chip 150: first insulating layer
160: second circuit pattern 170: second insulating layer
180: Third Circuit Pattern 185: Surface Treatment Layer
190: solder mask pattern

Claims (20)

상면 및 하면을 구비하며, 캐비티 및 상기 캐비티와 이격 배치되는 관통 홀을 갖는 글래스 코어;
상기 글래스 코어의 상면 및 하면과, 상기 관통 홀 내에 형성된 제1 회로패턴;
상기 제1 회로패턴으로부터 연장 형성된 제1 전극과, 상기 제1 전극 상에 차례로 적층 형성된 유전체층 및 제2 전극을 갖는 커패시터;
상기 글래스 코어의 캐비티 내에 삽입된 반도체 칩;
상기 글래스 코어의 상면 및 하면을 덮으며, 상기 반도체 칩, 제1 회로패턴 및 커패시터의 제2 전극의 일부를 각각 노출시키는 제1 개구를 갖는 제1 절연층;
상기 제1 절연층 상에 배치되어, 상기 반도체 칩, 제1 회로패턴 및 커패시터의 제2 전극과 전기적으로 각각 접속되는 제2 회로패턴;
상기 제2 회로패턴 및 제1 절연층 상에 적층 형성되며, 상기 제2 회로패턴의 일부를 각각 노출시키는 제2 개구를 갖는 제2 절연층; 및
상기 제2 절연층 상에 배치되어, 상기 제2 회로패턴과 전기적으로 접속되는 제3 회로패턴;을 포함하는 것을 특징으로 하는 칩 내장형 PCB.
A glass core having an upper surface and a lower surface, the glass core having a cavity and a through hole spaced apart from the cavity;
An upper surface and a lower surface of the glass core; a first circuit pattern formed in the through hole;
A capacitor having a first electrode extended from the first circuit pattern, and a dielectric layer and a second electrode sequentially stacked on the first electrode;
A semiconductor chip inserted into the cavity of the glass core;
A first insulating layer covering the top and bottom surfaces of the glass core and having a first opening exposing a portion of the semiconductor chip, the first circuit pattern, and a portion of the second electrode of the capacitor;
A second circuit pattern disposed on the first insulating layer and electrically connected to the semiconductor chip, the first circuit pattern, and the second electrode of the capacitor, respectively;
A second insulating layer laminated on the second circuit pattern and the first insulating layer, the second insulating layer having a second opening exposing a part of the second circuit pattern; And
And a third circuit pattern disposed on the second insulating layer and electrically connected to the second circuit pattern.
제1항에 있어서,
상기 글래스 코어는
상기 글래스 코어의 상면 일부를 노출시키는 단차 구조의 캐비티를 갖는 일체형 구조를 갖는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The glass core
And a cavity having a stepped structure for exposing a part of an upper surface of the glass core.
제1항에 있어서,
상기 글래스 코어는
홀을 갖는 제1 글래스 코어 몸체와,
상기 제1 글래스 코어 몸체의 하면 및 상기 홀의 일면을 덮어, 상기 제1 글래스 코어 몸체의 상면 일부를 노출시키는 상기 캐비티를 갖는 제2 글래스 코어 몸체와,
상기 제1 및 제2 글래스 코어 몸체 사이에 개재되어, 상기 제1 및 제2 글래스 코어 몸체를 합착시키는 접착제층을 포함하는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The glass core
A first glass core body having a hole,
A second glass core body covering the lower surface of the first glass core body and one surface of the hole and having the cavity exposing a part of the upper surface of the first glass core body;
And an adhesive layer interposed between the first and second glass core bodies to bond the first and second glass core bodies together.
제1항에 있어서,
상기 제1 회로패턴은
상기 글래스 코어의 상면에 형성된 상부 회로패턴과,
상기 글래스 코어의 하면에 형성된 하부 회로패턴과,
상기 관통 홀 내에 형성되어 상부 및 하부 회로패턴을 전기적으로 연결되는 관통 비아를 포함하는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The first circuit pattern
An upper circuit pattern formed on the upper surface of the glass core,
A lower circuit pattern formed on a lower surface of the glass core,
And a through-hole formed in the through-hole and electrically connected to the upper and lower circuit patterns.
제4항에 있어서,
상기 커패시터는
상기 글래스 코어의 하면에 형성된 것을 특징으로 하는 칩 내장형 PCB.
5. The method of claim 4,
The capacitor
Wherein the PCB is formed on a bottom surface of the glass core.
제5항에 있어서,
상기 커패시터는
상기 제1 회로패턴의 하부 회로패턴으로부터 연장 형성된 제1 전극과,
상기 제1 전극과 중첩된 상부에 적층 형성된 유전체층과,
상기 유전체층과 중첩된 상부에 적층 형성된 제2 전극을 포함하는 것을 특징으로 하는 칩 내장형 PCB.
6. The method of claim 5,
The capacitor
A first electrode extending from a lower circuit pattern of the first circuit pattern,
A dielectric layer stacked on top of the first electrode,
And a second electrode stacked on top of the dielectric layer.
제6항에 있어서,
상기 유전체층은
벤조사이클로부텐(BCB), 폴리이미드 수지(PI), BatiO3, Ta2O5, Si3N4, HfO2, TaN, ZrO2 및 실리콘 수지 중 선택된 1종 이상으로 형성된 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 6,
The dielectric layer
Wherein the substrate is formed of at least one selected from the group consisting of benzocyclobutene (BCB), polyimide resin (PI), BatiO 3 , Ta 2 O 5 , Si 3 N 4 , HfO 2 , TaN, ZrO 2 , PCB.
제1항에 있어서,
상기 커패시터는
상기 글래스 코어의 하면에 형성된 제1 커패시터와,
상기 글래스 코어의 상면에 형성된 제2 커패시터를 포함하는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The capacitor
A first capacitor formed on the lower surface of the glass core,
And a second capacitor formed on an upper surface of the glass core.
제1항에 있어서,
상기 반도체 칩은
상기 글래스 코어의 캐비티 내에 삽입된 제1 반도체 칩과,
상기 제1 절연층의 내부에 내장된 적어도 하나 이상의 제2 반도체 칩을 포함하는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The semiconductor chip
A first semiconductor chip inserted into the cavity of the glass core,
And at least one second semiconductor chip embedded in the first insulating layer.
제1항에 있어서,
상기 칩 내장형 PCB는
상기 반도체 칩이 삽입된 캐비티 내에 매립된 충진 물질층을 더 포함하는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The chip-embedded PCB
And a filling material layer embedded in the cavity into which the semiconductor chip is inserted.
제10항에 있어서,
상기 충진 물질층은
폴리이미드 수지, 에폭시 수지 및 비전도성 잉크 중 선택된 1종 이상으로 형성된 것을 특징으로 하는 칩 내장형 PCB.
11. The method of claim 10,
The fill material layer
A polyimide resin, an epoxy resin, and a nonconductive ink.
제1항에 있어서,
상기 PCB는
상기 제3 회로패턴의 일부는 노출시키고, 상기 제2 절연층을 각각 덮는 솔더 마스크 패턴과,
상기 노출된 제3 회로패턴 상에 형성된 표면 처리층을 더 포함하는 것을 특징으로 하는 칩 내장형 PCB.
The method according to claim 1,
The PCB
A solder mask pattern exposing a part of the third circuit pattern and covering the second insulating layer,
And a surface treatment layer formed on the exposed third circuit pattern.
제1항 내지 제12항 중 어느 한 항에 기재된 칩 내장형 PCB;
상기 칩 내장형 PCB 상에 수직적으로 스택된 적어도 하나 이상의 액티브 반도체 칩; 및
상기 칩 내장형 PCB의 제3 회로패턴과 상기 액티브 반도체 칩들 중 최하부에 배치된 액티브 반도체 칩 사이에 개재된 범프;를 포함하는 것을 특징으로 하는 칩 내장형 적층 패키지.
A chip-embedded PCB according to any one of claims 1 to 12;
At least one active semiconductor chip vertically stacked on the chip-embedded PCB; And
And a bump interposed between the third circuit pattern of the chip-embedded PCB and the active semiconductor chip disposed at the lowermost one of the active semiconductor chips.
(a) 글래스 코어에 캐비티를 형성한 후, 상기 캐비티와 이격 배치되는 관통 홀을 형성하는 단계;
(b) 상기 캐비티 및 관통 홀이 형성된 글래스 코어에 제1 회로패턴 및 상기 제1 회로패턴으로부터 연장된 제1 전극을 형성하는 단계;
(c) 상기 제1 전극 상에 유전체층 및 제2 전극을 차례로 적층하여, 상기 제1 전극, 유전체층 및 제2 전극을 갖는 커패시터를 형성하는 단계;
(d) 상기 글래스 코어의 캐비티 내에 반도체 칩을 삽입한 후, 상기 글래스 코어의 상면 및 하면을 덮으며, 상기 반도체 칩, 제1 회로패턴 및 커패시터의 제2 전극의 일부를 각각 노출시키는 제1 개구를 갖는 제1 절연층을 형성하는 단계;
(e) 상기 제1 절연층 상에 상기 반도체 칩, 제1 회로패턴 및 커패시터의 제2 전극과 전기적으로 각각 접속되는 제2 회로패턴을 형성하는 단계;
(f) 상기 제2 회로패턴 및 제1 절연층 상에 적층되며, 상기 제2 회로패턴의 일부를 각각 노출시키는 제2 개구를 갖는 제2 절연층을 형성하는 단계; 및
(g) 상기 제2 절연층 상에 상기 제2 회로패턴과 전기적으로 접속되는 제3 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 칩 내장형 PCB 제조 방법.
(a) forming a cavity in a glass core, and then forming a through hole spaced apart from the cavity;
(b) forming a first circuit pattern and a first electrode extending from the first circuit pattern on the glass core in which the cavity and the through hole are formed;
(c) forming a capacitor having the first electrode, the dielectric layer, and the second electrode by sequentially stacking the dielectric layer and the second electrode on the first electrode;
(d) a first opening for exposing a portion of the semiconductor chip, the first circuit pattern, and a portion of the second electrode of the capacitor, after inserting the semiconductor chip into the cavity of the glass core and covering the upper and lower surfaces of the glass core, Forming a first insulating layer on the first insulating layer;
(e) forming a second circuit pattern on the first insulating layer, the second circuit pattern being electrically connected to the semiconductor chip, the first circuit pattern, and the second electrode of the capacitor, respectively;
(f) forming a second insulating layer stacked on the second circuit pattern and the first insulating layer, the second insulating layer having a second opening exposing a portion of the second circuit pattern; And
(g) forming a third circuit pattern electrically connected to the second circuit pattern on the second insulating layer.
제14항에 있어서,
상기 (a) 단계는,
(a-1) 글래스 코어의 상면으로부터 일부를 제거하여 상기 글래스 코어의 일부를 노출시키는 단차 구조의 캐비티를 형성하는 단계와,
(a-2) 상기 글래스 코어의 상면 및 하면을 드릴링하여, 상기 캐비티와 이격 배치되는 관통 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 PCB 제조 방법.
15. The method of claim 14,
The step (a)
(a-1) forming a cavity having a step structure to expose a part of the glass core by removing a part from an upper surface of the glass core;
(a-2) drilling the top and bottom surfaces of the glass core to form through-holes spaced apart from the cavity.
제15항에 있어서,
상기 캐비티는
상기 글래스 코어의 중앙 부분에 배치되고, 상기 관통 홀은 상기 캐비티와 이격된 상기 글래스 코어의 가장자리 부분에 배치되는 것을 특징으로 하는 칩 내장형 PCB 제조 방법.
16. The method of claim 15,
The cavity
Wherein the through hole is disposed at a central portion of the glass core, and the through hole is disposed at an edge portion of the glass core spaced apart from the cavity.
제14항에 있어서,
상기 (a) 단계는,
(a-1) 제1 글래스 코어 몸체의 상면 및 하면을 관통하는 홀을 형성하는 단계와,
(a-2) 접착제층을 매개로, 상기 제1 글래스 코어 몸체의 하면 및 상기 홀의 일면을 덮도록 제2 글래스 코어 몸체를 부착하여, 상기 제1 글래스 코어 몸체의 상면 일부를 노출시키는 상기 캐비티를 갖는 글래스 코어를 형성하는 단계와,
(a-3) 상기 글래스 코어의 상면 및 하면을 드릴링하여, 상기 캐비티와 이격 배치되는 관통 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 내장형 PCB 제조 방법.
15. The method of claim 14,
The step (a)
(a-1) forming a hole penetrating an upper surface and a lower surface of the first glass core body,
(a-2) attaching a second glass core body so as to cover the lower surface of the first glass core body and one surface of the hole through the adhesive layer, and exposing a part of the upper surface of the first glass core body Forming a glass core,
(a-3) drilling the top and bottom surfaces of the glass core to form through-holes spaced apart from the cavity.
제14항에 있어서,
상기 (g) 단계 이후,
(h) 상기 제3 회로패턴의 일부는 노출시키고, 상기 제2 절연층을 각각 덮는 솔더 마스크 패턴을 형성하는 단계와,
(i) 상기 노출된 제3 회로패턴 상에 표면 처리층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 내장형 PCB 제조 방법.
15. The method of claim 14,
After the step (g)
(h) forming a solder mask pattern exposing a part of the third circuit pattern and covering the second insulating layer,
(i) forming a surface treatment layer on the exposed third circuit pattern.
(a) 글래스 코어에 캐비티를 형성한 후, 상기 캐비티와 이격된 외측에 관통 홀을 형성하는 단계;
(b) 상기 글래스 코어의 캐비티 내에 반도체 칩을 삽입한 후, 상기 반도체 칩을 고정시키기 위한 충진 물질층을 형성하는 단계;
(c) 상기 충진 물질층이 형성된 글래스 코어에 제1 회로패턴 및 상기 제1 회로패턴으로부터 연장된 제1 전극을 형성하는 단계;
(d) 상기 제1 전극 상에 유전체층 및 제2 전극을 차례로 적층하여, 상기 제1 전극, 유전체층 및 제2 전극을 갖는 커패시터를 형성하는 단계;
(e) 상기 글래스 코어의 상면 및 하면을 덮으며, 상기 반도체 칩, 제1 회로패턴 및 커패시터의 제2 전극의 일부를 각각 노출시키는 제1 개구를 갖는 제1 절연층을 형성하는 단계;
(f) 상기 제1 절연층 상에 상기 반도체 칩과, 상기 제1 회로패턴 및 커패시터의 제2 전극과 전기적으로 각각 접속되는 제2 회로패턴을 형성하는 단계;
(g) 상기 제2 회로패턴 상에 상기 제2 회로패턴의 일부를 각각 노출시키는 제2 개구를 갖는 제2 절연층을 형성하는 단계; 및
(h) 상기 제2 절연층 상에 상기 제2 회로패턴과 전기적으로 접속되는 제3 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 칩 내장형 PCB 제조 방법.
(a) forming a cavity in a glass core, and then forming a through hole at an outer side spaced from the cavity;
(b) forming a filling material layer for fixing the semiconductor chip after inserting the semiconductor chip into the cavity of the glass core;
(c) forming a first circuit pattern and a first electrode extending from the first circuit pattern on the glass core on which the filling material layer is formed;
(d) depositing a dielectric layer and a second electrode on the first electrode in order, thereby forming a capacitor having the first electrode, the dielectric layer, and the second electrode;
(e) forming a first insulating layer covering the upper and lower surfaces of the glass core, the first insulating layer having a first opening exposing the semiconductor chip, the first circuit pattern, and a portion of the second electrode of the capacitor, respectively;
(f) forming a second circuit pattern on the first insulating layer, the second circuit pattern being electrically connected to the semiconductor chip, the first circuit pattern, and the second electrode of the capacitor, respectively;
(g) forming a second insulating layer having a second opening exposing a portion of the second circuit pattern on the second circuit pattern, respectively; And
(h) forming a third circuit pattern electrically connected to the second circuit pattern on the second insulating layer.
제19항에 있어서,
상기 (b) 단계에서,
상기 충진 물질층은
폴리이미드 수지, 에폭시 수지 및 비전도성 잉크 중 선택된 1종 이상으로 형성된 것을 특징으로 하는 칩 내장형 PCB 제조 방법.20. The method of claim 19,
In the step (b)
The fill material layer
A polyimide resin, an epoxy resin, and a nonconductive ink.
KR1020150015049A 2015-01-30 2015-01-30 Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same KR101696705B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150015049A KR101696705B1 (en) 2015-01-30 2015-01-30 Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150015049A KR101696705B1 (en) 2015-01-30 2015-01-30 Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same

Publications (2)

Publication Number Publication Date
KR20160094502A KR20160094502A (en) 2016-08-10
KR101696705B1 true KR101696705B1 (en) 2017-01-17

Family

ID=56713148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150015049A KR101696705B1 (en) 2015-01-30 2015-01-30 Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same

Country Status (1)

Country Link
KR (1) KR101696705B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537005B1 (en) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 Loading cassette for substrates containing glass and method for loading substrates using the same
JP7228697B2 (en) * 2019-03-12 2023-02-24 アブソリックス インコーポレイテッド Packaging substrate and semiconductor device including the same
KR102528166B1 (en) 2019-03-12 2023-05-02 앱솔릭스 인코포레이티드 Packaging substrate and semiconductor device including the same
JP7087205B2 (en) 2019-03-29 2022-06-20 アブソリックス インコーポレイテッド Packaging glass substrate for semiconductors, packaging substrate for semiconductors and semiconductor devices
KR20220089715A (en) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 Packaging substrate and semiconductor device comprising of the same
CN111244063B (en) 2020-03-12 2023-03-21 奥特斯科技(重庆)有限公司 Component carrier and method for producing a component carrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007531A (en) 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd Manufacture of wiring board
JP2002043718A (en) 2000-05-17 2002-02-08 Ngk Spark Plug Co Ltd Wiring board
JP2006222189A (en) 2005-02-09 2006-08-24 Toppan Printing Co Ltd Method of forming capacitor for substrate with built-in component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341619B1 (en) * 2011-12-27 2014-01-13 전자부품연구원 Semiconductor package and method for manufacturing semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007531A (en) 1999-06-18 2001-01-12 Ngk Spark Plug Co Ltd Manufacture of wiring board
JP2002043718A (en) 2000-05-17 2002-02-08 Ngk Spark Plug Co Ltd Wiring board
JP2006222189A (en) 2005-02-09 2006-08-24 Toppan Printing Co Ltd Method of forming capacitor for substrate with built-in component

Also Published As

Publication number Publication date
KR20160094502A (en) 2016-08-10

Similar Documents

Publication Publication Date Title
JP4790297B2 (en) Semiconductor device and manufacturing method thereof
US7122901B2 (en) Semiconductor device
KR100800478B1 (en) Stack type semiconductor package and method of fabricating the same
JP5711472B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
KR101696705B1 (en) Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same
JP6462480B2 (en) Wiring board and method of manufacturing wiring board
JP5230997B2 (en) Semiconductor device
JP4830120B2 (en) Electronic package and manufacturing method thereof
JP5188426B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2016207958A (en) Wiring board and manufacturing method for wiring board
JP2005209689A (en) Semiconductor device and its manufacturing method
JP2001217337A (en) Semiconductor device and manufacturing method therefor
JP6550260B2 (en) Wiring board and method of manufacturing wiring board
JP2005294451A (en) Semiconductor integrated circuit, method for manufacturing the same, and semiconductor integrated circuit device
US9935053B2 (en) Electronic component integrated substrate
JP2009141169A (en) Semiconductor device
JP2017034059A (en) Printed wiring board, semiconductor package and manufacturing method for printed wiring board
KR20160032985A (en) Package board, method for manufacturing the same and package on package having the thereof
JP2008300854A (en) Semiconductor device and method for manufacturing the same
KR20160120344A (en) Thin film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device provided with integrated circuit mounting substrate
JP5934154B2 (en) Substrate structure on which electronic components are mounted and method for manufacturing the same
KR101766476B1 (en) Method of manufacturing cavity printed circuit board
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4