JP2011181093A

JP2011181093A - ミラーメモリ構成のコンピュータシステムにおけるダンプ方法、ダンプ制御機構、およびプログラム

Info

Publication number: JP2011181093A
Application number: JP2011104393A
Authority: JP
Inventors: Kumiko Suzuki; 久美子鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2011-05-09
Filing date: 2011-05-09
Publication date: 2011-09-15

Abstract

【課題】ダンプ終了後、システムの再起動なしにメモリを再度二重化する
【解決手段】書込み制御部１１は、ダンプフラグ１６を参照しダンプの必要があることを確認し、初期化制御部１４に対してマスターメモリ２のみ初期化するよう制御する。ダンプフラグが「１」の間は、書込み制御部１１、読出し制御部１２はマスターメモリ２のみにアクセスするよう制御する。マスターメモリ２の初期化が終了したら、初期化完了のステータスを返信し、ＯＳを起動する。ＯＳの動作中、スレーブメモリ３に対して、メモリダンプの書込み処理を行う。ダンプ書込み制御部１７によりスレーブメモリ３のデータを読出し、ディスク４へ書き込む処理を行う。書込みが終了したら、書込み制御部１１によりスレーブメモリ３の初期化を行う。また、初期化の終了によりミラー化制御部１３によりマスターメモリ２とスレーブメモリ３をミラー化構成にする。
【選択図】図２

Description

本発明は、ミラーメモリ構成のコンピュータシステムにおけるダンプ方法、ダンプ制御機構、およびプログラムに関する。

従来、コンピュータシステムにおいてシステムクラッシュした場合には、その原因調査のためにメモリダンプ作成は必要である。また、近年は大容量のメモリを搭載可能なコンピュータシステムが登場してきており、今後更に大容量化していくことが予測される。メモリダンプの必要性がありながら、メモリダンプ作成時間はコンピュータシステムのダウンタイムとなってしまうためダウンタイムの増加は無視できない状況になっている。

コンピュータシステムはシステムクラッシュした場合に、メモリダンプ採取処理が発生するが、メモリダンプ処理を行っている間は、コンピュータシステムを停止し再起動することができないため、ダウンタイムが生じてしまう。メモリダンプ時間はメモリ搭載容量に比例して増加するが、近年の大容量のメモリを搭載したコンピュータシステムにおいては、メモリダンプ時間に膨大な時間が必要となり、ダウンタイムが増大してしまう課題がある。メモリダンプ時間は数分程度から、構成によっては数十分かかる可能性がある。

この問題を解決するために、メモリ（主記憶メモリ）を二重にし、両方のメモリに常に同じ内容のデータを保持し、障害発生時には一方のメモリ（マスターメモリ）にコンピュータシステムの再起動に必要なデータをロードして再起動処理を行い、他方のメモリ（スレーブメモリ）には障害発生時のメモリダンプデータとしてデータを保持しておくことが特許文献１によって提案されている。

しかし、この特許文献１では、ダンプデータを保持している間はマスターメモリのみでシステムは稼動しており、ダンプ終了後メモリを二重化するためにはシステムの再起動が必要であった。

特開２００４−１０２３９５号公報

本発明の目的は、ダンプ終了後、システムの再起動なしにメモリを再度二重化することが可能なメモリダンプ制御方法、ダンプ制御機構、メモリダンププログラムを提供することである。

本発明のメモリダンプ制御方法は、
ＯＳからメモリダンプ要求があると、メモリダンプが必要ない場合、第１の値、メモリダンプが必要な場合、第２の値をとるダンプフラグを前記第２の値にセットするとともに、その旨を前記ＯＳに返信するステップと、
前記ＯＳからメモリ初期化要求があった場合、前記ダンプフラグを参照するステップと、
前記ダンプフラグが前記第２の値であった場合、
前記マスターメモリのみ初期化し、初期化完了を前記ＯＳに返信し、前記ＯＳを起動するステップと、
前記ＯＳの動作と平行して前記スレーブメモリのダンプを行なった後、前記スレーブメモリを初期化するステップと、
前記マスターメモリと前記スレーブメモリをミラー構成にするステップと、
前記ダンプフラグを前記第１の値にセットするステップと、
前記ダンプフラグが前記第１の値であった場合、
前記マスターメモリと前記スレーブメモリの両方を初期化し、初期化完了を前記ＯＳに返信するステップと、
前記マスターメモリと前記スレーブメモリをミラー構成にするステップと、
を有する。

メモリミラー構成を有するコンピュータシステムにおいて、システムクラッシュした際にダンプ処理をその場では行わずに、すぐにコンピュータシステムを停止し、再起動する。再起動した際には、マスターメモリのみを初期化しマスターメモリのみでＯＳの起動を行う。スレーブメモリの内容は保持され、マスターメモリの初期化、ＯＳ動作と並行して、スレーブメモリに保持されているダンプデータをディスクに書き出す。このあと、マスターメモリとスレーブメモリを二重化する。

これによりシステムクラッシュした場合、コンピュータシステムをすぐに停止して再起動することが可能であり、また再起動よって早期のＯＳ稼動も実現し、かつメモリダンプ作成も可能となり、またこの後システムを再起動することなくメモリを二重化できる。

以上説明したように、本発明は、コンピュータシステムがクラッシュした際に、直ちにコンピュータシステムの停止・再起動し、システムを運用状態に復帰させ、それと並行にメモリダンプ処理を実行した後、システムを再起動することなくメモリを再度二重化することが可能である。

本発明のダンプ制御機構を備えたコンピュータシステムの概略構成図である。ダンプ制御機構のブロックである。システムクラッシュした際の動作を示すシーケンスチャートである。起動時にメモリダンプする動作を示すシーケンスチャートである。システムクラッシュせずに正常にコンピュータシステムが停止した場合の動作を示すシーケンスチャートである。

次に、本発明の実施の形態を、図面を参照して説明する。

図１に示すように、本発明の、メモリミラー構成を有するコンピュータシステムは、ＣＰＵ１と、マスターメモリ２と、スレーブメモリ３と、ディスク４と、ダンプ制御機構６を含むチップセレクト５を有する。ダンプ制御機構６は、マスター／スレーブの両メモリ２、３に対して書込み／読出しを行うインタフェース（不図示）と、スレーブメモリから読出しだけを行うインタフェース（不図示）を持つ。

ダンプ制御機構６は、図２に示すように、ダンプフラグ１６を持ち、ＯＳ（不図示）からのダンプ処理要求に対して、ダンプ完了信号の返信を制御するダンプステータス制御部１５と、メモリ２、３への書込み処理があった際にダンプステータス制御部１５を参照し、マスターメモリ２、スレーブメモリ３のどちらに書込みを行うかを制御する書込み制御部１１と、メモリの読出し処理があった際に、ダンプステータス制御部１５を参照し、マスターメモリ２、スレーブメモリ３のどちらから読込み処理を行うかを制御する読出し制御部１２と、マスターメモリ２、スレーブメモリ３のミラー化、すなわちマスターメモリ２とスレーブメモリ３に同時にデータを書き込める制御を行うミラー化制御部１３と、メモリ２、３の初期化を行う初期化制御部１４と、ダンプフラグ１６が立っている時にスレーブメモリ３からダンプデータを読み込み、ディスク４への書込み処理を行うダンプ書込み制御部１７を有する。なお、ダンプ書込み制御部１７は、通常ＩＯとしてＣＰＵ１からのディスク書込み処理と、ダンプ書込み処理を排他制御できるものとする。

次に、ダンプ制御機構６の動作を図３、図４、図５に示すシーケンスチャートを使用して説明する。

まず、システムクラッシュした際の動作を図３のシーケンスチャートを使用して説明する。システムクラッシュした（ステップ１０１）際には、ＯＳからメモリダンプ要求（ステップ１０２）により、メモリ読込み処理が発生する。ダンプステータス制御部１５のダンプフラグ１６を「１」にし（ステップ１０３）、読出し制御部１２はダンプ完了信号をＯＳに返信する（ステップ１０４）。これによりコンピュータシステムはダンプ完了により停止する（ステップ１０５）。この際に、マスターメモリ２、スレーブメモリ３はミラー構成を保っておりダンプデータを保持したままとなる。

次に、起動時にメモリダンプする動作を図４のシーケンスチャートを使用して説明する。前述のようにシステムクラッシュによりコンピュータシステムが停止しているため、ダンプフラグ１６は「１」となっていることがこの処理の前提である。コンピュータシステムが起動した際に（ステップ２０１）、メモリ初期化処理によりメモリに０書込み要求がある（ステップ２０２）。この際に書込み制御部１１は、ダンプステータス制御部１５のダンプフラグ１６を参照しダンプの必要があることを確認する（ステップ２０３、２０４）。書込み制御部１１は初期化制御部１４に対してマスターメモリ２のみ初期化するよう制御する（ステップ２０５）。ダンプフラグが「１」の間は、書込み制御部１１、読出し制御部１２はマスターメモリ２のみにアクセスするよう制御する（ステップ２０６）。マスターメモリ２の初期化が終了したら、初期化完了のステータスを返信し（ステップ２０７）、ＯＳを起動する（ステップ２０８）。スレーブメモリ３に対しては、メモリダンプの書込み処理を行う。ダンプ書込み制御部１７によりスレーブメモリ３のデータを読出し、ディスク４へ書き込む処理を行う（ステップ２０９）。書込みが終了したら（ステップ２１０）、ダンプステータス制御部１５は、書込み制御部１１に対してスレーブメモリ３の初期化を行う（ステップ２１１）。初期化は初期化制御部１４により行う。また、初期化の終了によりミラー化制御部１３によりマスターメモリ２とスレーブメモリ３をミラー化構成にする（ステップ２１２）。最後に、ダンプステータス制御部１５のダンプフラグをクリア（「０」に）する（ステップ２１４）。

また、システムクラッシュせずに正常にコンピュータシステムが停止した場合の動作を図５のシーケンスチャートを使用して説明する。コンピュータシステムが起動した際にメモリ初期化要求があった場合には（ステップ３０１，３０２）、ダンプフラグ１６を参照し、「０」の状態となっていることを確認する（ステップ３０３、３０４）。マスターメモリ２、スレーブメモリ３の両方を初期化し（ステップ３０５）、ミラー化し（ステップ３０６）、初期化完了をＯＳに返信し（ステップ３０７）、ＯＳを起動する（ステップ３０８）。ダンプフラグ１６が「０」であることにより、マスター、スレーブの両メモリ２，３に対して書き込み処理が行われる。

なお、ダンプ制御機構６の機能は、その機能を実現するためのプログラムを、コンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータに読み込ませ、実行するものであってもよい。コンピュータ読み取り可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ等の記録媒体、コンピュータシステムに内蔵されるハードディスク装置等の記憶装置を指す。

１ＣＰＵ
２マスターメモリ
３スレーブメモリ
４ディスク
５チップセレクト
６ダンプ制御機構
１１書込み制御部
１２読出し制御部
１３ミラー制御部
１４初期化制御部
１５ダンプステータス制御部
１６ダンプフラグ
１７ダンプ書込み制御部
１０１−１０５、２０１−２１４、３０１−３０８ステップ

Claims

マスターメモリとスレーブメモリからなるミラー構成の主記憶装置を有するコンピュータシステムにおいて、ダンプ制御機構において行なわれるメモリダンプ制御方法であって、
ＯＳからメモリダンプ要求があると、メモリダンプが必要ない場合、第１の値、メモリダンプが必要な場合、第２の値をとるダンプフラグを前記第２の値にセットするとともに、その旨を前記ＯＳに返信するステップと、
前記ＯＳからメモリ初期化要求があった場合、前記ダンプフラグを参照するステップと、
前記ダンプフラグが前記第２の値であった場合、
前記マスターメモリのみ初期化し、初期化完了を前記ＯＳに返信し、前記ＯＳを起動するステップと、
前記ＯＳの動作と平行して前記スレーブメモリのダンプを行なった後、前記スレーブメモリを初期化するステップと、
前記マスターメモリと前記スレーブメモリをミラー構成にするステップと、
前記ダンプフラグを前記第１の値にセットするステップと、
前記ダンプフラグが前記第１の値であった場合、
前記マスターメモリと前記スレーブメモリの両方を初期化し、初期化完了を前記ＯＳに返信するステップと、
前記マスターメモリと前記スレーブメモリをミラー構成にするステップと、
を有するメモリダンプ制御方法。
マスターメモリとスレーブメモリからなるミラー構成の主記憶装置を有するコンピュータシステムにおいて、
メモリダンプが必要ない場合、第１の値を、メモリダンプが必要な場合、第２の値をとるダンプフラグと、
前記マスターメモリと前記スレーブメモリの初期化を行なう初期化制御手段と、
前記マスターメモリと前記スレーブメモリからデータを読み出し、ＯＳからメモリダンプ要求を受けると、前記ダンプフラグを前記第２の値にセットする読出し制御手段と、
前記ダンプフラグが前記第２の値のとき、前記スレーブメモリのダンプを行なうダンプ書込み制御手段と、
前記マスターメモリと前記スレーブメモリに対しデータを書き込み、前記ＯＳからメモリ初期化要求があると、前記ダンプフラグを参照し、前記第２の値であると、前記初期化制御手段に対して前記マスターメモリの初期化を指示し、初期化が完了すると初期化完了を前記ＯＳに返信して、前記ＯＳを起動すると共に、前記ダンプ書込み制御手段に対して前記ＯＳの動作と平行して、前記スレーブメモリのダンプを行なわせ、その後前記スレーブメモリのダンプが完了すると、前記初期化制御手段に対して前記スレーブメモリの初期化を指示し、前記ダンプフラグが前記第１の値であると、前記初期化制御手段に対して前記マスターテーブルと前記スレーブメモリの初期化を指示する書込み制御手段と、
前記ダンプフラグが前記第１の値のときおよび前記ダンプフラグが前記第２の値のときに前記マスターメモリと前記スレーブメモリの初期化が完了すると、前記マスターメモリと前記スレーブメモリをミラー構成にするミラー制御手段と、
前記スレーブメモリのダンプが完了すると、前記ダンプフラグを第１の値にセットする手段と
を有することを特徴とするダンプ制御機構。
マスターメモリとスレーブメモリからなるミラー構成の主記憶装置を有するコンピュータシステムにおいて、
ＯＳからメモリダンプ要求があると、メモリダンプが必要ない場合、第１の値、メモリダンプが必要な場合、第２の値をとるダンプフラグを前記第２の値にセットするとともに、その旨を前記ＯＳに返信する手順と、
前記ＯＳからメモリ初期化要求があった場合、前記ダンプフラグを参照する手順と、
前記ダンプフラグが前記第２の値であった場合、
前記マスターメモリのみ初期化し、初期化完了を前記ＯＳに返信し、前記ＯＳを起動する手順と、
前記ＯＳの動作と平行して前記スレーブメモリのダンプを行なった後、前記スレーブメモリを初期化する手順と、
前記マスターメモリと前記スレーブメモリをミラー構成にする手順と、
前記ダンプフラグを前記第１の値にセットする手順と、
前記ダンプフラグが前記第１の値であった場合、
前記マスターメモリと前記スレーブメモリの両方を初期化し、初期化完了を前記ＯＳに返信する手順と、
前記マスターメモリと前記スレーブメモリをミラー構成にする手順と、
をコンピュータに実行させるためのメモリダンププログラム。