JP2011171498A - フリップチップ実装装置及びその製造方法 - Google Patents
フリップチップ実装装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011171498A JP2011171498A JP2010033665A JP2010033665A JP2011171498A JP 2011171498 A JP2011171498 A JP 2011171498A JP 2010033665 A JP2010033665 A JP 2010033665A JP 2010033665 A JP2010033665 A JP 2010033665A JP 2011171498 A JP2011171498 A JP 2011171498A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor circuit
- layer
- mounting
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Abstract
【課題】半導体回路基板に形成された高周波回路の高周波特性への影響を抑えることができるフリップチップ実装装置を提供する。
【解決手段】基板26の一面上に、導体層23、誘電体層25、及び導体層と対向するように配された配線層21が順に積層されてなる実装基板2上に、半導体回路基板1をフリップチップ接合させたフリップチップ実装装置であって、実装基板は、基板の一部が露呈する開口部Aを備え、実装基板と半導体回路基板とが、バンプ31を介して電気的に接続されており、実装基板と半導体回路基板との間には、開口部による空間3が設けられていることを特徴とするフリップチップ実装装置。
【選択図】図1
【解決手段】基板26の一面上に、導体層23、誘電体層25、及び導体層と対向するように配された配線層21が順に積層されてなる実装基板2上に、半導体回路基板1をフリップチップ接合させたフリップチップ実装装置であって、実装基板は、基板の一部が露呈する開口部Aを備え、実装基板と半導体回路基板とが、バンプ31を介して電気的に接続されており、実装基板と半導体回路基板との間には、開口部による空間3が設けられていることを特徴とするフリップチップ実装装置。
【選択図】図1
Description
本発明は、フリップチップ実装装置に関し、特に、準ミリ波帯(10GHz〜30GHz)及びミリ波帯(30GHz〜300GHz)で動作する半導体回路基板(CMOS−IC)を実装基板にフリップチップ実装する場合において、半導体回路基板の高周波特性に影響を及ぼすことのないフリップチップ実装装置及びその製造方法に関する。
半導体回路の集積密度の増加に伴い、半導体パッケージにおいては、多ピン化及び狭ピッチ化が求められている。これに伴い、BGA(Ball Grid Array)やCSP(Chip Size Package)等のような小型のパッケージが実用化されている。
また、扱われる信号周波数についても、携帯電話、無線LAN、ITS(Intelligent Transport Systems)等で主流の数GHzから、固定無線中継局、衛星通信等に使用される準ミリ波帯や、自動車衝突防止レーダー、非圧縮動画伝送等に使用されるミリ波帯へと、高周波数化が進んでいる。
従来、準ミリ波帯やミリ波帯に使用されるICは専らGaAs等の化合物半導体を用いたMMIC(Monolithic Microwave Integrated Circuits)であった。MMICは、GaAs基板に能動素子及び受動素子を一体化して形成したものであり、配線には金が用いられている。
一方、近年においては、CMOS技術を用いたミリ波帯ICの検討が盛んに行われており、実用化が近づいている(例えば、非特許文献1及び2参照)。CMOS技術は、上述したMMICとは異なり誘電体(SiO2)が薄く、微細加工(最小L/S 0.25μm/0.25μm)が可能であることから、受動回路素子のサイズも小さくすることができるという利点がある。
また、半導体の実装方法としては、デジタルIC等に多用されるワイヤボンド接続と比較して接続部を短縮できる、フリップチップ実装がある(例えば、特許文献1参照)。この実装方法は、接続に起因する寄生インダクタンス成分による設計の破綻や反射損失の増加を防ぐことができるため、高周波領域において非常に有望な半導体実装技術といえる。
ただし、フリップチップ実装装置の場合、半導体回路基板の配線層と実装基板が近接してしまうために、半導体回路基板の高周波特性に影響を及ぼすという問題があった。
この問題に対して、特許文献1に記載のフリップチップ実装装置においては、図11に示すような構成の実装装置とすることで、この問題を回避している。この従来のフリップチップ実装装置は、基板126上に、導体層123、誘電体層125を順に積層した実装基板102に対して、半導体回路基板101をフリップチップした構成である。この実装基板102の誘電体層125において、半導体回路基板101の配線層113に対向する一部をくり貫いたり、エッチング除去することで空間103を設ける処理を行っている。この処理により、実装時において半導体回路基板101の配線層113と実装基板102との間隔がバンプ131の高さに加えて空間103の深さ分が追加され、配線層113と実装基板102の距離を大きく確保することが可能となる。よって、配線層113の下方に空気のみが存在する場合と同じ条件となり、半導体回路基板101の高周波特性への影響を軽減させることができる。
この問題に対して、特許文献1に記載のフリップチップ実装装置においては、図11に示すような構成の実装装置とすることで、この問題を回避している。この従来のフリップチップ実装装置は、基板126上に、導体層123、誘電体層125を順に積層した実装基板102に対して、半導体回路基板101をフリップチップした構成である。この実装基板102の誘電体層125において、半導体回路基板101の配線層113に対向する一部をくり貫いたり、エッチング除去することで空間103を設ける処理を行っている。この処理により、実装時において半導体回路基板101の配線層113と実装基板102との間隔がバンプ131の高さに加えて空間103の深さ分が追加され、配線層113と実装基板102の距離を大きく確保することが可能となる。よって、配線層113の下方に空気のみが存在する場合と同じ条件となり、半導体回路基板101の高周波特性への影響を軽減させることができる。
Huei wang, "Development of Silicon-based Millimeter-wave Ics at National Taiwan University(MWE2008ダイジェスト)
Yoichi Kawano, Toshihide Suzuki, Masaru Sato, Tatusya Hirose, Kazuhiyo Joshin, "A 77GHz Transceiver in 90nm CMOS"
しかしながら、実装基板102の誘電体層125が、CVD(化学気相成長)やスピンコート法によって形成された薄膜である場合、誘電体層125の除去のみでは十分な距離が確保できないという問題がある。あるいは、必要な距離を得るにあたっては、誘電体層125を厚くするなど、製作時間やコストの上昇が避けられないという問題がある。
例えば、実装される半導体回路基板101の配線層としてマイクロストリップラインを採用した場合について考える。半導体回路基板101に形成されたマイクロストリップラインの誘電体層の厚みを6μmとすると、半導体回路基板101と実装基板102との間の距離は、半導体回路基板101の誘電体層の厚みの5〜10倍程度確保する必要がある。よって、バンプ131の高さを20μmとすると、実装基板102の誘電体層125の膜厚は30〜60μmとする必要がある。
また、特許文献1の構造によれば、実装装置全体をモールド封止する場合、モールド樹脂が半導体回路基板101と実装基板102との間の空間103に入り込み、空間103がモールド樹脂で満たされてしまうことによって、半導体回路基板101に形成された高周波回路の高周波特性に影響を及ぼすという問題が考えられる。
また、特許文献1の構造によれば、実装装置全体をモールド封止する場合、モールド樹脂が半導体回路基板101と実装基板102との間の空間103に入り込み、空間103がモールド樹脂で満たされてしまうことによって、半導体回路基板101に形成された高周波回路の高周波特性に影響を及ぼすという問題が考えられる。
この発明は、このような事情を考慮してなされたもので、その目的は、半導体回路基板に形成された高周波回路の高周波特性への影響を抑えることができるフリップチップ実装装置を提供することにある。
本発明の請求項1に係る発明は、基板の一面上に、導体層、誘電体層、及び前記導体層と対向するように配された配線層が順に積層されてなる実装基板上に、半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、前記実装基板は、前記基板の一部が露呈する開口部を備え、前記実装基板と前記半導体回路基板とが、バンプを介して電気的に接続されており、前記実装基板と前記半導体回路基板との間には、前記開口部による空間が設けられていることを特徴とするフリップチップ実装装置である。
本発明の請求項2に係る発明は、前記半導体回路基板の前記バンプと対応する前記配線層上に金属めっき層が形成されていることを特徴とする請求項1に記載のフリップチップ実装装置である。
本発明の請求項3に係る発明は、前記導体層が前記空間に露呈されていないことを特徴とする請求項1または2に記載のフリップチップ実装装置である。
本発明の請求項4に係る発明は、前記実装基板を構成する前記基板と前記半導体回路基板とが同じ材料で形成されていることを特徴とする請求項1〜3のいずれか1項に記載のフリップチップ実装装置である。
本発明の請求項2に係る発明は、前記半導体回路基板の前記バンプと対応する前記配線層上に金属めっき層が形成されていることを特徴とする請求項1に記載のフリップチップ実装装置である。
本発明の請求項3に係る発明は、前記導体層が前記空間に露呈されていないことを特徴とする請求項1または2に記載のフリップチップ実装装置である。
本発明の請求項4に係る発明は、前記実装基板を構成する前記基板と前記半導体回路基板とが同じ材料で形成されていることを特徴とする請求項1〜3のいずれか1項に記載のフリップチップ実装装置である。
本発明の請求項5に係る発明は、実装基板の一方の面に半導体回路基板がフリップチップ接合されたフリップチップ実装装置の製造方法であって、基板の一面上に、前記基板の一部が露呈する開口部を有する導体層を形成する工程と、前記導体層上に該導体層の開口部と対応する開口部を有する誘電体層を形成する工程と、前記誘電体層上に前記導体層と対向する配線層を形成する工程と、前記実装基板上の前記配線層に、前記半導体回路基板をバンプを介して実装する工程と、を有することを特徴とするフリップチップ実装装置の製造方法である。
本発明によれば、実装基板が、基板の一部が露呈する開口部を備え、実装基板と半導体回路基板との間に開口部による空間を設けるという構成とし、空間が誘電体層のみならず、導体層を除去することによって形成されるため、半導体回路基板に形成された高周波回路の高周波特性への影響を抑えることができるという効果が得られる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
<第一実施形態>
図1は、本発明のフリップチップ実装装置の第一実施形態を示す断面図である。本発明のフリップチップ実装装置は、半導体回路基板(CMOS−IC)1がバンプ31を介して実装基板2にフリップチップ実装により接合されている構成である。フリップチップ実装を採用しているゆえ、半導体回路基板1は、半導体回路基板1の配線層13が実装基板2に対向するように配置されている。
図1は、本発明のフリップチップ実装装置の第一実施形態を示す断面図である。本発明のフリップチップ実装装置は、半導体回路基板(CMOS−IC)1がバンプ31を介して実装基板2にフリップチップ実装により接合されている構成である。フリップチップ実装を採用しているゆえ、半導体回路基板1は、半導体回路基板1の配線層13が実装基板2に対向するように配置されている。
実装基板2はSiからなる基板26に対して、導体層23、誘電体層25、配線層21、が順に積層されている構成である。導電層23は、接地層として機能している。
当該フリップチップ実装装置は、実装基板2の半導体回路基板1の配線層13と対向した部分の誘電体層25及び導体層が取り除かれ、基板26の一部が露呈された開口部Aが形成されたことによって、空間3を形成していることを特徴としている。
以下、その構成について詳細に述べる。
当該フリップチップ実装装置は、実装基板2の半導体回路基板1の配線層13と対向した部分の誘電体層25及び導体層が取り除かれ、基板26の一部が露呈された開口部Aが形成されたことによって、空間3を形成していることを特徴としている。
以下、その構成について詳細に述べる。
実装基板2に実装される半導体回路基板1は、CMOS−ICであり、配線層13が実装基板2に対向するようにフリップチップ実装されている。
実装基板2を構成する基板26は、表面に窒化膜や酸化膜(図示せず)を有するシリコンがコスト面から好ましいがこれに限ることはなく、例えば、ガラス(SiO2)から構成されていてもよい。
前記基板26に積層される導体層23は、Cuから形成されることが好ましいが、Al等の導電性に優れる材料であればこれに限ることはない。Cuはめっき法によって形成されることが好ましいが、これに限ることはなく、例えば、スパッタリング法を用いて形成してもよい。
誘電体層25は、感光性樹脂をスピンコート法によって、塗布、焼成して形成する。誘電体層25を構成する誘電体としては、フッ素樹脂やポリイミド系樹脂、ポリイミド、BCB(ベンゾシクロブテン)、スピンオンポリマー等を採用することができる。形成可能な誘電体層25の厚みは、3μm〜40μmである。
また、前記誘電体層25上に形成される配線層13も、導体層23と同様にCu等の導電性に優れる材料から形成されることが好ましい。
また、前記誘電体層25上に形成される配線層13も、導体層23と同様にCu等の導電性に優れる材料から形成されることが好ましい。
バンプ31は、図に示すようなボール状のバンプであり、配線層13の電極パッド13aに形成されている。その他のバンプとしては、金スタッドバンプや、めっきにより形成した柱状の銅バンプの先端に柱状の金バンプを成長させたもの、又はめっきにより柱状に金バンプを成長させたものが好ましい。柱状のバンプに関しては後述する。
本実施形態に適用される伝送路として、配線層21をマイクロストリップ伝送線路とし、導体層23と組み合わせた、マイクロストリップラインを採用することができる。図2(a)に伝送路をマイクロストリップラインとした場合の図1のII−II線に沿う断面図を示す。
また、別の形態として、配線層21を図2(b)に示すようなコプレナ線路とすることによって、導体層23を有するコプレナ導波路を構成してもよい。図2(b)に示す断面図において、符号21bは信号線路であり、符号22bは接地線路である。
また、別の形態として、配線層21を図2(b)に示すようなコプレナ線路とすることによって、導体層23を有するコプレナ導波路を構成してもよい。図2(b)に示す断面図において、符号21bは信号線路であり、符号22bは接地線路である。
本実施形態は、実用上は、配線保護の観点から、図3に示すように、実装基板2の配線層21がバンプ31との接合部を除いて誘電体27cに覆われていることが好ましい。
または、図4に示すように、実装基板2の配線層21の表面にNi,Au等の表面処理を行うことによって、表面処理層27dを設けることが好ましい。これらの処理は、第一実施形態に限らず、他の実施形態にも適用することができる。
または、図4に示すように、実装基板2の配線層21の表面にNi,Au等の表面処理を行うことによって、表面処理層27dを設けることが好ましい。これらの処理は、第一実施形態に限らず、他の実施形態にも適用することができる。
実装基板2を構成する基板26が、シリコンのような導電性を有する材料である場合は、導体層23の厚みt(図1参照)は表皮深さの1.5倍以上とすることが好ましい。表皮深さは、透磁率μ、導電率σの導体においては、周波数fHzのときに、1/√(πfμσ)で定義される。
例えば、半導体回路基板1に形成された高周波回路が60GHzで動作する場合、Cuから形成される導体層23の表皮深さは、270nmとなる。また、Alから形成される導体層23の表皮深さは、2.7μmとなる。よって、実装基板2を構成する基板26が、導電性を有する材料である場合は、Cuからなる導体層23の厚みは、3.2μm以上とすることが好ましい。同様の条件において、Alからなる導体層23の厚みは、4.1μm以上とすることが好ましい。
導体層23をこのような厚みとすることによって、導体層23下の導電性を有する基板26による高周波特性の影響を防ぐことができる。
例えば、半導体回路基板1に形成された高周波回路が60GHzで動作する場合、Cuから形成される導体層23の表皮深さは、270nmとなる。また、Alから形成される導体層23の表皮深さは、2.7μmとなる。よって、実装基板2を構成する基板26が、導電性を有する材料である場合は、Cuからなる導体層23の厚みは、3.2μm以上とすることが好ましい。同様の条件において、Alからなる導体層23の厚みは、4.1μm以上とすることが好ましい。
導体層23をこのような厚みとすることによって、導体層23下の導電性を有する基板26による高周波特性の影響を防ぐことができる。
バンプ31は、図1に示すようなボールバンプを採用する代わりに、図10で示すような製造方法で柱状のバンプを採用することもできる。図10で示す製造方法によって、よりバンプ径の小さな円柱状のバンプを製造することができる。
以下、図10に従って小型柱状バンプの製造方法を説明する。
(a)アルミニウムパッド13bが形成された半導体回路基板1の基板11に対して、バンプが形成される円形部分を残してパッシベーション膜42を被膜する。その上に、更にバリア層43(Ni膜や、TaN、TiN膜が好適)をスパッタリングする。
(b)面全体に亘ってレジスト44を形成した後、バンプが形成される部分に対応したレジスト44を除去して、円筒開口を形成する。
(c)円筒開口に、フォトリソグラフィー及びめっき技術により円柱状の銅バンプ45を形成する。このとき、銅バンプ45の形成は、バリア層43の上に薄膜の銅をスパッタしてから行う。
(d)銅バンプ45の上に、更にめっき技術により円柱状のはんだめっき46を形成する。
(e)残りのレジスト44を全て剥離し、次いで、パッシベーション膜42上のバリア層43を除去する。
なお、上述した製造方法の説明において使用した「はんだ」は全て「金」に置き換えてもよい。
以下、図10に従って小型柱状バンプの製造方法を説明する。
(a)アルミニウムパッド13bが形成された半導体回路基板1の基板11に対して、バンプが形成される円形部分を残してパッシベーション膜42を被膜する。その上に、更にバリア層43(Ni膜や、TaN、TiN膜が好適)をスパッタリングする。
(b)面全体に亘ってレジスト44を形成した後、バンプが形成される部分に対応したレジスト44を除去して、円筒開口を形成する。
(c)円筒開口に、フォトリソグラフィー及びめっき技術により円柱状の銅バンプ45を形成する。このとき、銅バンプ45の形成は、バリア層43の上に薄膜の銅をスパッタしてから行う。
(d)銅バンプ45の上に、更にめっき技術により円柱状のはんだめっき46を形成する。
(e)残りのレジスト44を全て剥離し、次いで、パッシベーション膜42上のバリア層43を除去する。
なお、上述した製造方法の説明において使用した「はんだ」は全て「金」に置き換えてもよい。
上述したような製造方法でバンプを形成することによりバンプ径が小型化され、接続部での反射損失が低減される。また、バンプ形状を定義することにより、接続部の正確な等価回路モデル化が実現され、良好な高周波特性を実現する実装装置を設計することができる。
また、導体層23下の基板26の表面に保護膜(パッシベーション膜)を形成する構成としてもよい。基板26がシリコンにより形成されている場合、SiO2等の酸化膜が保護膜として適している。
以下、実装基板2の製造方法について説明する。図5は、実装基板2の製造方法を、実装基板2の断面図を用いて順に説明する模式図である。
(a)SiO2等からなる保護膜が設けられた基板26上にクロム銅(Cr−Cu)やチタン/タングステン銅(TiW−Cu)をスパッタリングし、シード層28を形成する。次いで、シード層28上であって、半導体回路基板1との対向部にレジスト34を形成する。
(b)Cuによりめっきを施し、導体層23を形成する。
(c)レジスト34を剥離し、シード層28をエッチングにより除去する。
(d)感光性の誘電体層25aをスピンコート法等で形成する。誘電体層25aは、ポリイミド系感光性樹脂、フッ素系感光性樹脂等により形成することができる。
(e)半導体回路基板1と対向する部分の誘電体層25aをフォトリソグラフィー工程によって除去する。
(f)実装基板の最上面に配線層21を形成し、半導体回路基板1をフリップチップ実装する。
(a)SiO2等からなる保護膜が設けられた基板26上にクロム銅(Cr−Cu)やチタン/タングステン銅(TiW−Cu)をスパッタリングし、シード層28を形成する。次いで、シード層28上であって、半導体回路基板1との対向部にレジスト34を形成する。
(b)Cuによりめっきを施し、導体層23を形成する。
(c)レジスト34を剥離し、シード層28をエッチングにより除去する。
(d)感光性の誘電体層25aをスピンコート法等で形成する。誘電体層25aは、ポリイミド系感光性樹脂、フッ素系感光性樹脂等により形成することができる。
(e)半導体回路基板1と対向する部分の誘電体層25aをフォトリソグラフィー工程によって除去する。
(f)実装基板の最上面に配線層21を形成し、半導体回路基板1をフリップチップ実装する。
第一実施形態の構成は、半導体回路基板1の配線層13と実装基板2との間に空間3が設けられる構造である。この空間3は、実装基板2内に内蔵される高周波信号伝送線路の導体層23の厚みと、その上に形成された誘電体層25の厚みで定義される。すなわち、導体層を有する高周波信号伝送線路を実装基板2に内蔵することで、半導体回路基板1によって処理される高周波信号の良好な伝送を確保することができる。
また、厚く形成することが困難な薄膜誘電体材料を有する実装基板2に対しても、導体層23の高さを調整することにより、半導体回路基板1と実装基板2を対向させたときに、実装基板2の誘電体が半導体回路基板1に形成された高周波回路の動作へ与える影響を軽減させることが可能となる。
また、厚く形成することが困難な薄膜誘電体材料を有する実装基板2に対しても、導体層23の高さを調整することにより、半導体回路基板1と実装基板2を対向させたときに、実装基板2の誘電体が半導体回路基板1に形成された高周波回路の動作へ与える影響を軽減させることが可能となる。
<第二実施形態>
図6は、本発明のフリップチップ実装装置の第二実施形態の断面図である。本実施形態の特徴は、導体層23を有するコプレナ線路が形成された実装基板2fにおいて、バンプ31直下の導体層23の上面に金属層29を追加的に形成したことである。
図6(a)を参照すると、バンプ31付近の基板26上面から、誘電体層25上面までの距離は、バンプ31付近の距離fが、バンプ31から離れた箇所における距離gと比較して、大きくなっていることがわかる。
図6は、本発明のフリップチップ実装装置の第二実施形態の断面図である。本実施形態の特徴は、導体層23を有するコプレナ線路が形成された実装基板2fにおいて、バンプ31直下の導体層23の上面に金属層29を追加的に形成したことである。
図6(a)を参照すると、バンプ31付近の基板26上面から、誘電体層25上面までの距離は、バンプ31付近の距離fが、バンプ31から離れた箇所における距離gと比較して、大きくなっていることがわかる。
本実施形態の実装基板2fを製造する手順は以下の通りである。
まず、追加する金属層29を設けるためのレジストを導電層23上に形成する。次に、導体層23をめっきシード層として、金属層29のめっきを行う。最後に、レジストを剥離することによって、所望の位置に金属層29が形成される。
この構成を採用することにより、半導体回路基板1の配線層13と実装基板2fとの間の距離をより離間させることが可能となる。
まず、追加する金属層29を設けるためのレジストを導電層23上に形成する。次に、導体層23をめっきシード層として、金属層29のめっきを行う。最後に、レジストを剥離することによって、所望の位置に金属層29が形成される。
この構成を採用することにより、半導体回路基板1の配線層13と実装基板2fとの間の距離をより離間させることが可能となる。
<第三実施形態>
図7は、本発明のフリップチップ実装装置の第三実施形態の断面図である。本実施形態のフリップチップ実装装置は、配線層21の上に配設される樹脂壁32であって、その内側側面が、半導体回路基板1の側面と当接するような樹脂壁32が設けられている。
前記樹脂壁32は、樹脂層を樹脂壁32の厚さだけ塗布し、フォトリソグラフィーによって樹脂層をエッチング除去することによって形成することができる。
このような樹脂壁32を設けることにより、半導体回路基板1をモールド樹脂を用いてモールド封止を行う際に、モールド樹脂が半導体回路基板1と実装基板2との間の空間に流入することを防ぎ、ひいては、半導体回路基板1に形成された高周波回路の動作時の高周波特性の変動を防ぐことができる。
図7は、本発明のフリップチップ実装装置の第三実施形態の断面図である。本実施形態のフリップチップ実装装置は、配線層21の上に配設される樹脂壁32であって、その内側側面が、半導体回路基板1の側面と当接するような樹脂壁32が設けられている。
前記樹脂壁32は、樹脂層を樹脂壁32の厚さだけ塗布し、フォトリソグラフィーによって樹脂層をエッチング除去することによって形成することができる。
このような樹脂壁32を設けることにより、半導体回路基板1をモールド樹脂を用いてモールド封止を行う際に、モールド樹脂が半導体回路基板1と実装基板2との間の空間に流入することを防ぎ、ひいては、半導体回路基板1に形成された高周波回路の動作時の高周波特性の変動を防ぐことができる。
<第四実施形態>
図8は、本発明のフリップチップ実装装置の第四実施形態の断面図である。本実施形態のフリップチップ実装装置は、半導体回路基板1bの端部の下面に、樹脂壁33を更に設ける。このとき樹脂壁33の外側の側面と、樹脂壁32bの内側の側面が当接するようにする。従って、第三実施形態とは異なり、樹脂壁32bは、半導体回路基板1bと当接するほどの高さを有する必要はない。他の構成は第三実施形態と同様である。
第四実施形態のフリップチップ実装装置によれば、半導体回路基板1bに対する、その水平方向の応力を充分に解放できる。さらに、モールド樹脂を用いてモールド封止を行う際に、モールド樹脂が半導体回路基板1bと実装基板2との間の空間に流入することを防ぎ、ひいては、半導体回路基板1bに形成された高周波回路の動作時の高周波特性の変動を防ぐことができる。
図8は、本発明のフリップチップ実装装置の第四実施形態の断面図である。本実施形態のフリップチップ実装装置は、半導体回路基板1bの端部の下面に、樹脂壁33を更に設ける。このとき樹脂壁33の外側の側面と、樹脂壁32bの内側の側面が当接するようにする。従って、第三実施形態とは異なり、樹脂壁32bは、半導体回路基板1bと当接するほどの高さを有する必要はない。他の構成は第三実施形態と同様である。
第四実施形態のフリップチップ実装装置によれば、半導体回路基板1bに対する、その水平方向の応力を充分に解放できる。さらに、モールド樹脂を用いてモールド封止を行う際に、モールド樹脂が半導体回路基板1bと実装基板2との間の空間に流入することを防ぎ、ひいては、半導体回路基板1bに形成された高周波回路の動作時の高周波特性の変動を防ぐことができる。
<第五実施形態>
図9は、本発明のフリップチップ実装装置の第五実施形態の断面図である。
本実施形態のフリップチップ実装装置は、導体層23の端部23aが、空間3から寸法Lを隔てて離間していることによって、導体層23の端部23aと、誘電体層25の端部25aが同一面上にない、つまり、導体層23の端部23aが、空間3に対して露出されない構成となっている。
寸法Lは、露光機の露光精度に依存して設定されるが、5〜10μm程度であることが好ましい。
この構成によって、導体層23が誘電体層25によって保護され、導体層23を構成するCuなどの腐食を防止することができる。
この構成は、先に述べた第一実施形態〜第四実施形態に適用可能である。
図9は、本発明のフリップチップ実装装置の第五実施形態の断面図である。
本実施形態のフリップチップ実装装置は、導体層23の端部23aが、空間3から寸法Lを隔てて離間していることによって、導体層23の端部23aと、誘電体層25の端部25aが同一面上にない、つまり、導体層23の端部23aが、空間3に対して露出されない構成となっている。
寸法Lは、露光機の露光精度に依存して設定されるが、5〜10μm程度であることが好ましい。
この構成によって、導体層23が誘電体層25によって保護され、導体層23を構成するCuなどの腐食を防止することができる。
この構成は、先に述べた第一実施形態〜第四実施形態に適用可能である。
<第六実施形態>
本実施形態のフリップチップ実装装置は、図1に示すフリップチップ実装装置において、半導体回路基板1を構成する基板11と、実装基板2を構成する基板26とが同じ材料で構成される構成である。
第六実施形態のフリップチップ実装装置によれば、半導体回路基板1を形成する材料と実装基板2の基板26を形成する材料を同じにすることで、両基板の熱膨張率の差に起因する半導体回路基板1を実装基板2に実装させた際の応力をなくすことができ、実装信頼性を高めることができる。なお、同一の基板材料としては、シリコン等を挙げることができる。
この構成は、先に述べた第一実施形態〜第五実施形態に適用可能である。
本実施形態のフリップチップ実装装置は、図1に示すフリップチップ実装装置において、半導体回路基板1を構成する基板11と、実装基板2を構成する基板26とが同じ材料で構成される構成である。
第六実施形態のフリップチップ実装装置によれば、半導体回路基板1を形成する材料と実装基板2の基板26を形成する材料を同じにすることで、両基板の熱膨張率の差に起因する半導体回路基板1を実装基板2に実装させた際の応力をなくすことができ、実装信頼性を高めることができる。なお、同一の基板材料としては、シリコン等を挙げることができる。
この構成は、先に述べた第一実施形態〜第五実施形態に適用可能である。
本発明は、高周波(特に準ミリ波及びミリ波)で動作するLSIや半導体部品の実装に適用することができる。
1…半導体回路基板(CMOS−IC)、2…実装基板、3…空間、13…配線層、21…配線層、23…導体層、25…誘電体層、26…基板、27c…誘電体、27d…表面処理層、28…シード層、29…金属層、31…バンプ、32…樹脂壁、34…レジスト、A…開口部。
Claims (5)
- 基板の一面上に、導体層、誘電体層、及び前記導体層と対向するように配された配線層が順に積層されてなる実装基板上に、半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、
前記実装基板は、前記基板の一部が露呈する開口部を備え、
前記実装基板と前記半導体回路基板とが、バンプを介して電気的に接続されており、
前記実装基板と前記半導体回路基板との間には、前記開口部による空間が設けられていることを特徴とするフリップチップ実装装置。 - 前記半導体回路基板の前記バンプと対応する前記配線層上に金属めっき層が形成されていることを特徴とする請求項1に記載のフリップチップ実装装置。
- 前記導体層が前記空間に露呈されていないことを特徴とする請求項1または2に記載のフリップチップ実装装置。
- 前記実装基板を構成する前記基板と前記半導体回路基板とが同じ材料で形成されていることを特徴とする請求項1〜3のいずれか1項に記載のフリップチップ実装装置。
- 実装基板の一方の面に半導体回路基板がフリップチップ接合されたフリップチップ実装装置の製造方法であって、
基板の一面上に、前記基板の一部が露呈する開口部を有する導体層を形成する工程と、
前記導体層上に該導体層の開口部と対応する開口部を有する誘電体層を形成する工程と、
前記誘電体層上に前記導体層と対向する配線層を形成する工程と、
前記実装基板上の前記配線層に、前記半導体回路基板をバンプを介して実装する工程と、
を有することを特徴とするフリップチップ実装装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033665A JP2011171498A (ja) | 2010-02-18 | 2010-02-18 | フリップチップ実装装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033665A JP2011171498A (ja) | 2010-02-18 | 2010-02-18 | フリップチップ実装装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171498A true JP2011171498A (ja) | 2011-09-01 |
Family
ID=44685306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010033665A Pending JP2011171498A (ja) | 2010-02-18 | 2010-02-18 | フリップチップ実装装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171498A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016516327A (ja) * | 2013-03-08 | 2016-06-02 | ノースロップ グルマン システムズ コーポレーションNorthrop Grumman Systems Corporation | 導波路および半導体パッケージング |
-
2010
- 2010-02-18 JP JP2010033665A patent/JP2011171498A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016516327A (ja) * | 2013-03-08 | 2016-06-02 | ノースロップ グルマン システムズ コーポレーションNorthrop Grumman Systems Corporation | 導波路および半導体パッケージング |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840201B2 (en) | Methods and apparatus for transmission lines in packages | |
KR102249680B1 (ko) | 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스 | |
US9147660B2 (en) | Chip to package interface | |
US11532575B2 (en) | Integrated antenna package structure and manufacturing method thereof | |
US11270953B2 (en) | Structure and formation method of chip package with shielding structure | |
US8716070B2 (en) | Fabrication method of package structure having MEMS element | |
US9275964B2 (en) | Substrate contact opening | |
US10381313B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US20170250153A1 (en) | Electronic part, electronic device, and electronic apparatus | |
US7616167B2 (en) | Semiconductor device and method of producing the same | |
US8997344B2 (en) | Method for manufacturing interposer | |
US11329017B2 (en) | Semiconductor device package and method of manufacturing the same | |
KR20070005492A (ko) | 전자 기판의 제조 방법, 전자 기판, 및 전자 기기 | |
US8072084B2 (en) | Integrated circuit, circuit system, and method of manufacturing | |
JP2011171498A (ja) | フリップチップ実装装置及びその製造方法 | |
JP2010092974A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
CN111128909A (zh) | 一种射频系统微型封装结构及其制备方法 | |
US7791196B2 (en) | Semiconductor device having a smaller electrostatic capacitance electrode | |
US11705421B2 (en) | Apparatus including solder-core connectors and methods of manufacturing the same | |
JP2011171501A (ja) | フリップチップ実装装置 | |
US20240162113A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
CN114267666A (zh) | 天线封装及其形成方法 | |
JP2011096768A (ja) | フリップチップ実装装置及びその接合方法 | |
JP2012044063A (ja) | 半導体モジュール、通信モジュール、及び実装部品 | |
JP2010050266A (ja) | 半導体装置及び電子装置 |