JP2011166374A - Ｏｆｄｍ受信装置 - Google Patents

Abstract

【課題】ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響を緩和するＯＦＤＭ受信装置を提供する。
【解決手段】ＯＦＤＭ受信装置１０は、アナログのＯＦＤＭ受信信号を生成するチューナ１０２と、アナログ信号をデジタル信号に変換するＡＤＣ１０３と、デジタル信号をベースバンド信号に変換する直交検波部１０４と、ベースバンド信号を周波数領域信号に変換するＦＦＴ１０５と、周波数領域信号から復調データを生成する復調部１０６と、周波数領域信号及び復調データから、チューナ１０２によって選局された信号の周波数帯域のスプリアス妨害を検出するスプリアス妨害検出部１０８と、ＡＧＣ誤差信号を生成するＡＧＣ誤差信号生成部１１０と、複数の動作モードを有し、各動作モードにおいて、ＡＧＣ誤差信号をアナログのＡＧＣ信号に変換するＤＡＣ１１２と、スプリアス妨害がＯＦＤＭ受信信号に与える影響を緩和するように、ＤＡＣ１１２の動作モードを選択する制御部１０９と、を備える。
【選択図】図１

Description

本発明は、直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）変調方式により伝送信号を受信するＯＦＤＭ受信装置に関し、特に、伝送信号の振幅レベルを制御するＯＦＤＭ受信装置に関する。

近年、音声信号及び映像信号の伝送に用いられる様々なデジタル変調方式が開発されている。特に、地上デジタル放送用に、マルチパス妨害に強く、且つ、周波数利用効率が高いという特徴を有するＯＦＤＭ変調方式が注目されている。

地上デジタル放送では、５６１７本のサブキャリアをＯＦＤＭ変調方式により変調することによって、音声信号及び映像信号が伝送される。地上デジタル放送用の受信装置は、所定のＯＦＤＭ変調信号を選局するチューナと、選局されたＯＦＤＭ変調信号をデジタル信号に変換するアナログ／デジタル（以下、「Ａ／Ｄ」という）変換部と、デジタル信号を復調する復調部と、を備えている。そのような受信装置は、Ａ／Ｄ変換部の入力信号（すなわち、受信装置が受信する伝送信号）の振幅レベルを適正に制御するための自動利得制御（以下、「ＡＧＣ」（Automatic Gain Control）という）技術を採用している。

例えば、ＡＧＣ技術を採用する受信装置として、Ａ／Ｄ変換部の出力信号と所定の基準レベルとを比較することによって、ＡＧＣ誤差信号を生成する受信装置が知られている（特許文献１を参照）。この受信装置では、ＡＧＣループフィルタが、ＡＧＣ誤差信号を平滑化することによって、ＡＧＣ信号を生成する。次いで、デジタル／アナログ（以下、「Ｄ／Ａ」という）変換部が、ＡＧＣ信号をアナログ信号に変換することによって、チューナのＡＧＣアンプを制御する。その結果、チューナ、Ａ／Ｄ変換部、ＡＧＣループフィルタ、及びＤ／Ａ変換部によってフィードバックループが形成され、Ａ／Ｄ変換部の入力信号の振幅レベルが制御される。

一方、従来の受信装置では、回路規模を小さくするために、１ビットＤＡＣ（Digital Analog Conversion）形式やＰＷＭ（Pulse Width Modulation）形式を採用するＤ／Ａ変換部が用いられている。

しかしながら、１ビットＤＡＣ形式やＰＷＭ形式のＤ／Ａ変換部では、ＡＧＣ信号の高調波成分がスプリアス妨害となる。そのスプリアス妨害は、ＯＦＤＭ信号の中から選局されたＯＦＤＭ受信信号に影響を与える。その結果、受信装置の受信性能が劣化するという問題がある。具体的には、矩形波のデジタル信号であるＡＧＣ信号は、高調波成分を含む。チューナのＡＧＣアンプに供給される信号は、アナログフィルタで十分に平滑化されるものの、Ｄ／Ａ変換部の基板上で雑音となる。この雑音が、スプリアス妨害の原因となる。特に、チューナの入力信号は微弱であるので、スプリアス妨害の影響を受け易い。また、地上デジタル放送のように、多くの狭帯域のサブキャリアが配置されたＯＦＤＭ信号では、サブキャリアがスプリアス妨害の影響を受け易い。

すなわち、回路規模を小さくするためのＤ／Ａ変換部を備える従来の受信装置では、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響により受信性能が劣化するという問題がある。

特開２００８−３１２０２７号公報

本発明の目的は、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響を緩和するＯＦＤＭ受信装置を提供することである。

本発明の一態様によれば、
直交周波数分割多重（以下、「ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）」という）信号から所定の周波数帯域の信号を選局し、自動利得制御（以下、「ＡＧＣ」（Automatic Gain Control）という）信号に基づいて振幅を制御することによって、アナログのＯＦＤＭ受信信号を生成するチューナと、
前記チューナによって生成されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換部と、
前記アナログ／デジタル変換部によって変換されたデジタル信号をベースバンド信号に変換する直交検波部と、
前記直交検波部によって変換されたベースバンド信号を周波数領域信号に変換するフーリエ変換部と、
前記フーリエ変換部によって変換された周波数領域信号を復調することによって、復調データを生成する復調部と、
前記フーリエ変換部によって変換された周波数領域信号及び前記復調部によって生成された復調データから、前記チューナによって選局された信号の周波数帯域のスプリアス妨害を検出するスプリアス妨害検出部と、
前記アナログ／デジタル変換部によって変換されたデジタル信号と所定の基準振幅とを比較することによって、ＡＧＣ誤差信号を生成するＡＧＣ誤差信号生成部と、
複数の動作モードを有し、各動作モードにおいて、前記ＡＧＣ誤差信号生成部によって生成されたＡＧＣ誤差信号をアナログの前記ＡＧＣ信号に変換するデジタル／アナログ変換部と、
前記スプリアス妨害検出部によって検出されたスプリアス妨害が前記ＯＦＤＭ受信信号に与える影響を緩和するように、前記デジタル／アナログ変換部の動作モードを選択する制御部と、を備えることを特徴とするＯＦＤＭ受信装置
が提供される。

本発明によれば、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響を緩和することができる。

本発明の実施形態に係るＯＦＤＭ受信装置１０の構成を示すブロック図である。 図１のＤ／Ａ変換部１１２によって生成されるＡＧＣ信号及び図１のローパスフィルタ１１３によって平滑化されるＡＧＣ信号の波形を示す概略図である。 図１のＤ／Ａ変換部１１２によって生成されるＡＧＣ信号の基本波と高調波との関係を示す概略図である。 本発明の実施形態に係るスプリアス妨害検出処理の手順を示すフローチャートである。 一般的なスプリアス妨害とＯＦＤＭ信号との関係を示す概略図である。 図１のＤ／Ａ変換部１１２の構成の第１例を示すブロック図である。 図１のＤ／Ａ変換部１１２の構成の第２例を示すブロック図である。

以下、本発明の実施形態について、図面を参照して詳細に説明する。

本発明の実施形態に係るＯＦＤＭ受信装置の構成について説明する。図１は、本発明の実施形態に係るＯＦＤＭ受信装置１０の構成を示すブロック図である。図２は、図１のＤ／Ａ変換部１１２によって生成されるＡＧＣ信号及び図１のローパスフィルタ１１３によって平滑化されるＡＧＣ信号の波形を示す概略図である。図３は、図１のＤ／Ａ変換部１１２によって生成されるＡＧＣ信号の基本波と高調波との関係を示す概略図である。

図１に示すように、ＯＦＤＭ受信装置１０は、入力端子１０１と、チューナ１０２と、Ａ／Ｄ変換部（ＡＤＣ）１０３と、直交検波部１０４と、フーリエ変換部（ＦＦＴ）１０５と、復調部１０６と、出力端子１０７と、スプリアス妨害検出部１０８と、制御部１０９と、ＡＧＣ誤差信号生成部１１０と、ＡＧＣループフィルタ１１１と、Ｄ／Ａ変換部（ＤＡＣ）１１２と、ローパスフィルタ（ＬＰＦ）１１３と、を備える。

図１の入力端子１０１には、アンテナ（図示せず）からＯＦＤＭ信号が入力される。それにより、チューナ１０２にＯＦＤＭ信号が供給される。

図１のチューナ１０２は、ローパスフィルタ１１３から供給されるＡＧＣ信号に基づいて、入力端子１０１から供給されたＯＦＤＭ信号から所定の周波数帯域の信号を選局し、ＡＧＣ信号に基づいてＯＦＤＭ信号の振幅を制御することによって、アナログのＯＦＤＭ受信信号を生成するように構成される。それにより、ＯＦＤＭ信号から選局されたアナログのＯＦＤＭ受信信号がＡ／Ｄ変換部１０３に供給される。チューナ１０２は、ＯＦＤＭ信号の振幅を制御するためのＡＧＣアンプを有する。

図１のＡ／Ｄ変換部１０３は、チューナ１０２によって生成されたアナログのＯＦＤＭ受信信号をデジタル信号に変換するように構成される。それにより、チューナ１０２によって選局されたＯＦＤＭ受信信号に対応するデジタル信号が直交検波部１０４及びＡＧＣ誤差信号生成部１１０に供給される。

図１の直交検波部１０４は、Ａ／Ｄ変換部１０３によって変換されたデジタル信号を直交検波することによって、ベースバンド信号に変換するように構成される。具体的には、直交検波部１０４は、デジタル信号をベースバンドの同相検波軸信号（Ｉ信号）及び直交検波軸信号（Ｑ信号）に変換する。それにより、チューナ１０２によって選局された信号に対応するベースバンド信号がフーリエ変換部１０５に供給される。

図１のフーリエ変換部１０５は、直交検波部１０４によって変換されたベースバンド信号にフーリエ変換を適用することによって、周波数領域信号に変換するように構成される。具体的には、フーリエ変換部１０５は、ベースバンド信号の中でガード期間を除いた有効シンボルに対してフーリエ変換を適用する。それにより、チューナ１０２によって選局された信号に対応する周波数領域信号が復調部１０６及びスプリアス妨害検出部１０８に供給される。

図１の復調部１０６は、フーリエ変換部１０５によって変換された周波数領域信号を復調することによって、復調データを生成するように構成される。具体的には、復調部１０６は、周波数領域信号に対して、パイロット信号に基づく復調処理を適用することによって、復調データを生成する。それにより、チューナ１０２によって選局された信号に対応する復調データが出力端子１０７及びスプリアス妨害検出部１０８に供給される。

図１の出力端子１０７には、復調データを使用するプロセッサ（図示せず）が接続される。例えば、復調データが音声データ及び画像データである場合には、出力端子１０７には音声及び画像のデジタル信号を処理するプロセッサに接続され、そのプロセッサに復調データが供給される。特に、音声及び画像のデジタル信号を処理するプロセッサを備えるテレビでは、受信性能の劣化は画像の破綻（ブロックノイズやブラックアウト）を引き起こす。従って、本発明の実施形態に係るＯＦＤＭ受信装置１０をテレビに適用することにより、画像の破綻を防ぐことができる。

図１のスプリアス妨害検出部１０８は、フーリエ変換部１０５によって変換された周波数領域信号及び復調部１０６によって生成された復調データから、チューナ１０２によって選局された信号の周波数帯域のスプリアス妨害を検出するように構成される。それにより、スプリアス妨害の検出結果が制御部１０９に供給される。スプリアス妨害検出部１０８の詳細については後述する。

図１の制御部１０９は、スプリアス妨害検出部１０８によって検出されたスプリアス妨害がＯＦＤＭ受信信号に与える影響を緩和するように、Ｄ／Ａ変換部１１２の動作モードを選択するように構成される。具体的には、制御部１０９は、スプリアス妨害検出部１０８から供給される検出結果に基づいて、Ｄ／Ａ変換部１１２に供給するＤＡＣ制御信号を変える。それにより、チューナ１０２によって選局された信号の周波数帯域のスプリアス妨害レベルを低減させるようなＤＡＣ制御信号がＤ／Ａ変換部１１２に供給される。

図１のＡＧＣ誤差信号生成部１１０は、Ａ／Ｄ変換部１０３によって変換されたデジタル信号の振幅と所定の基準振幅とを比較することによって、ＡＧＣ誤差信号を生成するように構成される。それにより、チューナ１０２によって選局された信号に対応するＡＧＣ誤差信号がＡＧＣループフィルタ１１１に供給される。

図１のＡＧＣループフィルタ１１１は、ループの時定数を決定するための所定のループゲインＬＧに基づいて、ＡＧＣ誤差信号生成部１１０によって生成されたＡＧＣ誤差信号を平滑化する。それにより、平滑化されたＡＧＣ誤差信号がＤ／Ａ変換部１１２に供給される。

図１のＤ／Ａ変換部１１２は、複数の動作モードを有し、各動作モードにおいて、ＡＧＣ誤差信号生成部１１０によって生成されたＡＧＣ誤差信号をアナログのＡＧＣ信号に変換するように構成される。具体的には、Ｄ／Ａ変換部１１２は、ＤＡＣ制御信号に基づいてＡＧＣ信号の周波数を変えることによって、ＡＧＣ信号の高調波成分の周波数を変化させる。それにより、チューナ１０２によって選局された信号の周波数帯域に高調波成分を含まないＡＧＣ信号がローパスフィルタ１１３に供給される。例えば、Ｄ／Ａ変換部１１２は、１ビットＤＡＣ形式又はＰＷＭ形式である。Ｄ／Ａ変換部１１２の詳細については後述する。

図１のローパスフィルタ１１３は、Ｄ／Ａ変換部１１２によって生成されたＡＧＣ信号の低周波成分をフィルタリングすることによって、ＡＧＣ信号を平滑化する（図２を参照）。それにより、平滑化されたＡＧＣ信号がチューナ１０２のＡＧＣアンプに供給される。

図２に示すように、Ｄ／Ａ変換部１１２によって生成されたＡＧＣ信号は矩形波である。図３に示すように、Ｄ／Ａ変換部１１２によって生成されたＡＧＣ信号には、チューナ１０２によって選局された信号の周波数帯域に、ＡＧＣ信号の周波数成分の奇数倍の周波数の高調波成分（図３の破線）が含まれる。この高調波成分は、ＯＦＤＭ受信装置１０の電源やグラウンドに対する雑音となり、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に影響を与える。従って、チューナ１０２によって選局された信号の周波数帯域に高調波成分が残っていると、ＯＦＤＭ受信装置１０の受信性能が劣化する。

本発明の実施形態では、制御部１０９は、チューナ１０２によって選局された信号の周波数帯域のスプリアス妨害レベルを低減するようにＤＡＣ制御信号を生成する。Ｄ／Ａ変換部１１２は、ＡＧＣループフィルタ１１１から供給されるＡＧＣ誤差信号だけでなく、制御部１０９から供給されるＤＡＣ制御信号に基づいて、ＡＧＣ信号を生成する。それにより、チューナ１０２によって選局された信号の周波数帯域から高調波成分が取り除かれる。その結果、ＯＦＤＭ受信装置１０の受信性能の劣化を防ぐことができる。

図１のスプリアス妨害検出部１０８の詳細について説明する。図４は、本発明の実施形態に係るスプリアス妨害検出処理の手順を示すフローチャートである。図５は、一般的なスプリアス妨害とＯＦＤＭ信号との関係を示す概略図である。

＜図４：電力算出ステップ（Ｓ４０１）＞ スプリアス妨害検出部１０８は、式１を用いて、フーリエ変換部１０５から供給される周波数領域信号から各サブキャリアの電力を算出する。式１において、Ｐはサブキャリアの電力を表し、ｉはサブキャリアの識別番号を表し、Ｉ及びＱは周波数領域信号の複素信号を表し、Ｎはサブキャリアの数を表す。
［数１］ Ｐ_ｉ＝Ｉ_ｉ ^２＋Ｑ_ｉ ^２ （ｉ＝０，１，・・，Ｎ−１） （式１）

＜図４：ＳＮ比算出ステップ（Ｓ４０２）＞ スプリアス妨害検出部１０８は、復調部１０６から供給される復調データのコンスタレーションと復調データとの間の距離から各サブキャリアの受信ＳＮ比を算出し、その受信ＳＮ比をサブキャリアの数で割ることによって全サブキャリアの平均受信ＳＮ比を算出する。

＜図４：Ｓ４０３＞ スプリアス妨害検出部１０８は、チューナ１０２によって選局された信号の周波数帯域にスプリアス妨害が発生しているか否かを判定する。図５に示すように、スプリアス妨害では、一般的に、一部のサブキャリアのみで受信ＳＮ比が劣化する。従って、受信ＳＮ比と平均受信ＳＮ比とを比較することによって、一部のサブキャリアに限って受信ＳＮ比が劣化しているか否かがわかる。一部のサブキャリアに限って受信ＳＮ比が劣化している場合には、スプリアス妨害が検出される。このとき、スプリアス妨害検出部１０８は、各サブキャリアの電力を用いて、受信ＳＮ比が劣化した原因がスプリアス妨害及び又はマルチパス妨害の何れであるかを判定する。スプリアス妨害によって受信ＳＮ比が劣化する場合には、受信ＳＮ比と各サブキャリアの電力との間に相関関係がない。一方、マルチパス妨害によって受信ＳＮ比が劣化する場合には、受信ＳＮ比と各サブキャリアの電力との間に相関関係がある。すなわち、スプリアス妨害が発生している場合には、周辺のサブキャリアより電力が大きいにもかかわらず、平均受信ＳＮ比と受信ＳＮ比との差が所定のしきい値以上になる。また、スプリアス妨害検出部１０８は、スプリアス妨害を検出したときに、スプリアス妨害と判定されたサブキャリアの数及び受信ＳＮ比の劣化量に対するスプリアス妨害の程度を示すスプリアス妨害レベルを含むスプリアス妨害情報を生成する。それにより、スプリアス妨害情報がＤ／Ａ変換部１１２に供給される。

図１のＤ／Ａ変換部１１２の詳細について説明する。

Ｄ／Ａ変換部１１２の構成の第１例について説明する。図６は、図１のＤ／Ａ変換部１１２の構成の第１例を示すブロック図である。

図６に示すように、Ｄ／Ａ変換部１１２は、加算部２０１と、保持部２０２と、ビット選択部２０３と、クロック生成部２０４と、カウンタ２０５と、比較部２０６と、を備える。

図１の制御部１０９は、クロック生成部２０４の動作モードを切り換えるために、クロック生成部２０４の動作クロック周波数を逓倍又は分周した複数の動作クロック周波数の中から１つを選択する。それにより、ＤＡＣ制御信号がクロック生成部２０４に供給される。

図１のＡＧＣループフィルタ１１１は、加算部２０１にＡＧＣ誤差信号を供給する。

図６の加算部２０１は、ＡＧＣ誤差信号にビット選択部２０３の出力信号（ＡＧＣ誤差信号の下位ビット）を加算するように構成される。それにより、ＡＧＣ誤差信号の下位ビットとＡＧＣ誤差信号との加算結果が保持部２０２に供給される。ビット選択部２０３の出力信号の詳細については後述する。

図６の保持部２０２は、加算部２０１から供給される加算結果を保持するように構成される。保持部２０２は、クロック生成部２０４によって生成される動作クロックに基づいて更新される。それにより、更新される前に保持されていた加算結果がビット選択部２０３に供給される。

図６のビット選択部２０３は、所定の基準ビットに基づいて、保持部２０２から供給される加算結果の上位ビット及び下位ビットを選択するように構成される。それにより、ＡＧＣ誤差信号の上位ビットが比較部２０６に供給され、ＡＧＣ誤差信号の下位ビットが加算部２０１に供給される。

図６のクロック生成部２０４は、複数の動作モードを有し、各動作モードにおいて、所定のクロックを生成するように構成される。具体的には、クロック生成部２０４は、ＤＡＣ制御信号に基づいてクロックの周波数を分周又は逓倍する。それにより、ＤＡＣ制御信号に応じて変化するクロックがカウンタ２０５に供給される。

図６のカウンタ２０５は、クロック生成部２０４によって生成されたクロックをカウントするように構成される。それにより、カウント値が比較部２０６に供給される。

図６の比較部２０６は、ビット選択部２０３によって選択された上位ビットとカウンタ２０５のカウント値とを比較することによって、ＡＧＣ信号を生成するように構成される。それにより、ＡＧＣ信号がローパスフィルタ１１３に供給される。

図６のＤ／Ａ変換部１１２では、クロック生成部２０４にＤＡＣ制御信号が供給され、クロック生成部２０４がＤＡＣ制御信号に基づいてクロックを生成する。それにより、ＯＦＤＭ受信信号の帯域のスプリアス妨害レベルが低減する。

Ｄ／Ａ変換部１１２の構成の第２例について説明する。図７は、図１のＤ／Ａ変換部１１２の構成の第２例を示すブロック図である。

図７に示すように、Ｄ／Ａ変換部１１２は、加算部２０１と、保持部２０２と、ビット選択部２０３と、クロック生成部２０４と、カウンタ２０５と、比較部２０６と、を備える。

図１の制御部１０９は、ビット選択部２０３、カウンタ２０５、及び比較部２０６の動作モードを切り換えるために、カウンタ２０５の動作モードと、ビット選択部２０３の基準ビットと、を選択する。それにより、ＤＡＣ制御信号がビット選択部２０３、カウンタ２０５、及び比較部２０６に供給される。

図１のＡＧＣループフィルタ１１１は、加算部２０１にＡＧＣ誤差信号を供給する。

図７の加算部２０１は、ＡＧＣ誤差信号にビット選択部２０３の出力信号（ＡＧＣ誤差信号の下位ビット）を加算するように構成される。それにより、ＡＧＣ誤差信号の下位ビットとＡＧＣ誤差信号との加算結果が保持部２０２に供給される。ビット選択部２０３の出力信号の詳細については後述する。

図７の保持部２０２は、加算部２０１から供給される加算結果を保持するように構成される。保持部２０２は、クロック生成部２０４によって生成される動作クロックに基づいて更新される。それにより、更新される前に保持されていた加算結果がビット選択部２０３に供給される。

図７のビット選択部２０３は、複数の基準ビットを有し、複数の基準ビットの中の１つに基づいて、保持部２０２から供給される加算結果の上位ビット及び下位ビットを選択するように構成される。具体的には、ビット選択部２０３は、ＤＡＣ制御信号に基づいて加算部２０１に供給する下位ビット及び比較部２０６に供給する上位ビットを変化させる。それにより、ＤＡＣ制御信号に応じて変化するＡＧＣ誤差信号の上位ビットが比較部２０６に供給され、ＤＡＣ制御信号に応じて変化するＡＧＣ誤差信号の下位ビットが加算部２０１に供給される。

図７のクロック生成部２０４は、所定のクロックを生成するように構成される。具体的には、クロック生成部２０４は、クロックの周波数を分周又は逓倍する。それにより、一定のクロックがカウンタ２０５に供給される。

図７のカウンタ２０５は、複数の動作モードを有し、各動作モードにおいて、クロック生成部２０４によって生成されたクロックをカウントするように構成される。具体的には、カウンタ２０５は、ＤＡＣ制御信号に基づいてカウントビット数を変化させる。それにより、ＤＡＣ制御信号に応じて変化するカウント値が比較部２０６に供給される。

図６の比較部２０６は、ビット選択部２０３によって選択された上位ビットとカウンタ２０５のカウント値とを比較することによって、ＡＧＣ信号を生成するように構成される。具体的には、比較部２０６は、上位ビットがカウント値より大きいときに“１（ハイレベル信号）”を出力し、カウント値が上位ビット以下であるときに“０（ローレベル信号）”を出力することによって、１ビットのＡＧＣ信号を生成する。それにより、ＡＧＣ信号がローパスフィルタ１１３に供給される。

図７のＤ／Ａ変換部１１２では、ビット選択部２０３、カウンタ２０５、及び比較部２０６にＤＡＣ制御信号が供給されるので、比較部２０６に供給されるビット数が変化する。従って、比較部２０６によって生成されるＡＧＣ信号の周波数がＤＡＣ制御信号に応じて変化する。それにより、ＯＦＤＭ受信信号の帯域のスプリアス妨害レベルが低減する。

すなわち、図１の制御部１０９の第１例では、制御部１０９は、スプリアス妨害が最小となるように、Ｄ／Ａ変換部１１２の動作モードを選択する（すなわち、スプリアス妨害が最小となる動作モードに対応するＤＡＣ制御信号を生成する）。このとき、制御部１０９は、Ｄ／Ａ変換部１１２がＡＧＣ信号を生成する度にＤ／Ａ変換部１１２の動作モードを変更し、Ｄ／Ａ変換部１１２が全ての動作モードにおいてＡＧＣ信号を生成した後に、スプリアス妨害が最小となる動作モードを選択する。

また、制御部１０９は、スプリアス妨害が許容範囲に含まれるように、Ｄ／Ａ変換部１１２の動作モードを選択しても良い。このとき、制御部１０９は、スプリアス妨害が許容範囲に含まれない場合には、Ｄ／Ａ変換部１１２の動作モードを変更し、スプリアス妨害が許容範囲に含まれる場合には、動作モードを維持する。また、制御部１０９は、Ｄ／Ａ変換部１１２が全ての動作モードにおいてＡＧＣ信号を生成してもスプリアス妨害が許容範囲に含まれない場合には、全ての動作モードにおけるスプリアス妨害の中で最小となる動作モードを選択する。

本発明の実施形態によれば、制御部１０９がＤＡＣ制御信号をＤ／Ａ変換部１１２に供給し、Ｄ／Ａ変換部１１２が、そのＤＡＣ制御信号に基づいてＡＧＣ信号を生成する。従って、ＤＡＣ制御信号に応じてＡＧＣ制御信号の周波数が変化し、高調波成分の周波数も変化する。それにより、チューナ１０２によって選局された信号の周波数帯域でスプリアス妨害となっていた高調波成分がその周波数帯域の外へ移動する。すなわち、チューナ１０２によって選局された信号の周波数帯域から高調波成分が取り除かれる。その結果、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響を緩和することができる。

また、本発明の実施形態によれば、制御部１０９が、スプリアス妨害が最小となるようなＤ／Ａ変換部１１２の動作モードを選択する。それにより、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響を最大限に緩和することができる。

また、本発明の実施形態によれば、制御部１０９が、スプリアス妨害が許容範囲に含まれるように、Ｄ／Ａ変換部１１２の動作モードを選択する。それにより、ＡＧＣ信号に起因するスプリアス妨害がＯＦＤＭ受信信号に与える影響を短時間で緩和することができる。

また、本発明の実施形態によれば、スプリアス妨害検出部１０８が、スプリアス妨害レベルを含むスプリアス妨害情報を生成する。それにより、スプリアス妨害を最小化することができる。

また、本発明の実施形態によれば、Ｄ／Ａ変換部１１２が、１ビットＤＡＣ形式又はＰＷＭ（Pulse Width Modulation）形式によって実現される。それにより、Ｄ／Ａ変換部１１２を小型化することができる。

なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１０ ＯＦＤＭ受信装置
１０１ 入力端子
１０２ チューナ
１０３ Ａ／Ｄ変換部（ＡＤＣ）
１０４ 直交検波部
１０５ フーリエ変換部（ＦＦＴ）
１０６ 復調部
１０７ 出力端子
１０８ スプリアス妨害検出部
１０９ 制御部
１１０ ＡＧＣ誤差信号生成部
１１１ ＡＧＣループフィルタ
１１２ Ｄ／Ａ変換部（ＤＡＣ）
１１３ ローパスフィルタ（ＬＰＦ）
２０１ 加算部
２０２ 保持部
２０３ ビット選択部
２０４ クロック生成部
２０５ カウンタ
２０６ 比較部

Claims (11)

1. 直交周波数分割多重（以下、「ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）」という）信号から所定の周波数帯域の信号を選局し、自動利得制御（以下、「ＡＧＣ」（Automatic Gain Control）という）信号に基づいて振幅を制御することによって、アナログのＯＦＤＭ受信信号を生成するチューナと、
   前記チューナによって生成されたアナログ信号をデジタル信号に変換するアナログ／デジタル変換部と、
   前記アナログ／デジタル変換部によって変換されたデジタル信号をベースバンド信号に変換する直交検波部と、
   前記直交検波部によって変換されたベースバンド信号を周波数領域信号に変換するフーリエ変換部と、
   前記フーリエ変換部によって変換された周波数領域信号を復調することによって、復調データを生成する復調部と、
   前記フーリエ変換部によって変換された周波数領域信号及び前記復調部によって生成された復調データから、前記チューナによって選局された信号の周波数帯域のスプリアス妨害を検出するスプリアス妨害検出部と、
   前記アナログ／デジタル変換部によって変換されたデジタル信号と所定の基準振幅とを比較することによって、ＡＧＣ誤差信号を生成するＡＧＣ誤差信号生成部と、
   複数の動作モードを有し、各動作モードにおいて、前記ＡＧＣ誤差信号生成部によって生成されたＡＧＣ誤差信号をアナログの前記ＡＧＣ信号に変換するデジタル／アナログ変換部と、
   前記スプリアス妨害検出部によって検出されたスプリアス妨害が前記ＯＦＤＭ受信信号に与える影響を緩和するように、前記デジタル／アナログ変換部の動作モードを選択する制御部と、を備えることを特徴とするＯＦＤＭ受信装置。
2. 前記制御部は、前記スプリアス妨害が最小となるように、前記動作モードを選択する請求項１記載のＯＦＤＭ受信装置。
3. 前記制御部は、前記デジタル／アナログ変換部が前記ＡＧＣ信号を生成する度に前記動作モードを変更し、前記デジタル／アナログ変換部が全ての動作モードにおいて前記ＡＧＣ信号を生成した後に、前記スプリアス妨害が最小となる動作モードを選択する請求項２記載のＯＦＤＭ受信装置。
4. 前記制御部は、前記スプリアス妨害が許容範囲に含まれるように、前記動作モードを選択する請求項１記載のＯＦＤＭ受信装置。
5. 前記制御部は、前記スプリアス妨害が許容範囲に含まれない場合には、前記動作モードを変更し、前記スプリアス妨害が許容範囲に含まれる場合には、前記動作モードを維持する請求項４記載のＯＦＤＭ受信装置。
6. 前記制御部は、前記デジタル／アナログ変換部が全ての動作モードにおいて前記ＡＧＣ信号を生成しても前記スプリアス妨害が許容範囲に含まれない場合には、前記スプリアス妨害が最小となる動作モードを選択する請求項５記載のＯＦＤＭ受信装置。
7. 前記デジタル／アナログ変換部は、
   複数の動作モードを有し、各動作モードにおいて、所定のクロックを生成するクロック生成部と、
   前記クロック生成部によって生成されたクロックをカウントするカウンタと、
   所定の基準ビットに基づいて、前記ＡＧＣ誤差信号生成部によって生成されたＡＧＣ誤差信号の上位ビット及び下位ビットを選択するビット選択部と、
   前記ＡＧＣ誤差信号生成部によって生成されたＡＧＣ誤差信号に前記ビット選択部によって選択された下位ビットを加算する加算部と、
   前記加算部の加算結果を保持する保持部と、
   前記ビット選択部によって選択された上位ビットと前記カウンタのカウント値とを比較することによって、前記ＡＧＣ信号を生成する比較部と、を備え、
   前記制御部は、前記クロック生成部の動作クロック周波数を逓倍又は分周した複数の動作クロック周波数の中から１つを選択する請求項１乃至６の何れか１項記載のＯＦＤＭ受信装置。
8. 前記デジタル／アナログ変換部は、
   クロックを生成するクロック生成部と、
   複数の動作モードを有し、各動作モードにおいて、前記クロック生成部によって生成されたクロックをカウントするカウンタと、
   複数の基準ビットを有し、複数の基準ビットの中の１つに基づいて、前記ＡＧＣ誤差信号生成部によって生成されたＡＧＣ誤差信号の上位ビット及び下位ビットを選択するビット選択部と、
   前記ＡＧＣ誤差信号生成部によって生成されたＡＧＣ誤差信号に前記ビット選択部によって選択された下位ビットを加算する加算部と、
   前記加算部の加算結果を保持する保持部と、
   前記ビット選択部によって選択された上位ビットと前記カウンタのカウント値とを比較することによって、前記ＡＧＣ信号を生成する比較部と、を備え、
   前記制御部は、前記カウンタの動作モードと、前記ビット選択部の基準ビットと、を選択する請求項１乃至６の何れか１項記載のＯＦＤＭ受信装置。
9. 前記スプリアス妨害検出部は、前記スプリアス妨害を検出したときに、スプリアス妨害レベルを含むスプリアス妨害情報を生成する請求項１乃至８の何れか１項記載のＯＦＤＭ受信装置。
10. 前記デジタル／アナログ変換部は、１ビットＤＡＣ（Digital Analog Conversion）形式又はＰＷＭ（Pulse Width Modulation）形式である請求項１乃至９の何れか１項記載のＯＦＤＭ受信装置。
11. 前記復調部は、音声及び画像のデジタル信号を処理するプロセッサに接続可能であり、前記プロセッサに前記復調データを出力する請求項１乃至１０の何れか１項記載のＯＦＤＭ受信装置。

Images