JP2011164645A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2011164645A JP2011164645A JP2011098889A JP2011098889A JP2011164645A JP 2011164645 A JP2011164645 A JP 2011164645A JP 2011098889 A JP2011098889 A JP 2011098889A JP 2011098889 A JP2011098889 A JP 2011098889A JP 2011164645 A JP2011164645 A JP 2011164645A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- light
- image
- semiconductor laser
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
【課題】被走査媒体上の走査開始位置のズレやばらつきを抑制し、品質のよい画像を提供する。
【解決手段】高周波クロックをＮ分周することにより生成する画素クロックに基づきレーザ光を発振するレーザ光発振手段と、前記レーザ光により被走査媒体上を走査するように前記レーザ光を偏向するレーザ光偏向手段と、前記レーザ光偏向手段にて偏向された前記レーザ光を同期検知する同期検知手段と、を有する画像形成装置であって、１画素クロック毎に分周数を変更可能とする画素クロック変更手段を有し、該画素クロック変更手段により、走査幅を部分的に延ばす、もしくは部分的に縮める。
【選択図】図９
【解決手段】高周波クロックをＮ分周することにより生成する画素クロックに基づきレーザ光を発振するレーザ光発振手段と、前記レーザ光により被走査媒体上を走査するように前記レーザ光を偏向するレーザ光偏向手段と、前記レーザ光偏向手段にて偏向された前記レーザ光を同期検知する同期検知手段と、を有する画像形成装置であって、１画素クロック毎に分周数を変更可能とする画素クロック変更手段を有し、該画素クロック変更手段により、走査幅を部分的に延ばす、もしくは部分的に縮める。
【選択図】図９
Description
本発明は、本発明は画像形成装置に関し、より詳細には、レーザプリンタ、デジタル複写機等における光源として用いられる半導体レーザの光出力を制御及び変調する画像形成装置に関する。
近年、半導体レーザは、小型で駆動電流により高速変調を直接行えるという利便性から、画像形成装置や光ディスク等における光書き込み手段の光源として広く用いられている。
しかしながら、半導体レーザの光出力強度と駆動電流との関係は、温度に密接に依存するため、半導体レーザの光出力強度を制御する場合、半導体レーザやその他の回路構成からの発熱が障害になるという問題が存在した。
そこで、半導体レーザの温度依存性の影響を省く方法として、半導体レーザの光出力強度にあわせて駆動電流値を変化させることが考えられている。
このような方法を採用した従来技術としては、特開平０５―０７５１９９号公報が開示するところの半導体レーザ制御装置、特開平０５―２３５４４６号公報が開示するところの半導体レーザ駆動制御回路、特開平０９―３２１３７６号公報が開示するところの半導体レーザ制御装置、等が存在する。
上記各従来技術は、半導体レーザの光出力をモニターする受光素子の受光電流と発光指令電流とを常時比較することにより高速に半導体レーザを制御する光電気負帰還ループを構成し、かつ前記発光指令電流に比例した電流を前記半導体レーザに前記光電気負帰還ループの出力電流に加算して流すことにより高速に半導体レーザを変調するものである。このようにすることにより、半導体レーザの温度特性・ドゥループ特性などを抑制し、かつ高速変調を行うことが実現されている。
しかしながら、上記各従来技術では、半導体レーザの光出力をモニターする受光素子の特性により、半導体レーザの光出力が小さくなってくると受光素子の光入力に対する受光電流出力特性の直線性が著しく劣化してくる。このため、低光出力の場合の制御精度が悪くなり、所定の光出力より大きな光出力になってしまう場合がある。このようなことが発生すると、レーザプリンタ等において地膚汚れなどの悪影響を与えてしまう。
また、上記各従来技術では、常時、半導体レーザからの光出力を制御しているため、制御系を正常動作させるためにも光出力を完全に消灯することができない。これは、結果としてオフセット光を生じさせることになる。
また、上記各従来技術では、半導体レーザに駆動電流を加算する駆動電流を設定する回路が必要とされ、レーザプリンタなどの光変調ＩＣの機能を向上させる場合に回路規模的な制約を生じさせることになる。
更に、上記各従来技術では、各々の半導体レーザから出力された光を個々に検出する受光素子が１つであるため、半導体レーザアレイのように複数のレーザの出力を検出する場合、１つの受光素子により得られた信号から半導体レーザ毎の光出力を分離検出する手段が要求される。
また、特開平１１―１６７０８１号公報に記載されているような、ダイレクトシンセサイザーによる画素クロック周波数設定方法は、周波数刻みをＬＵＴのデータを変更することにより高速に周波数変更が可能であるが、周波数可変刻みと出力周波数変更速度とが、次に接続されるＰＬＬの制御速度および低域通過フィルタと密接に絡み合っているため、全体構成設計上において制約が存在する。
また、上記特開平１１―１６７０８１号公報が開示する技術では、周波数刻みがマスタークロック周波数とＬＵＴのビット数とに依存しているため、細かな設定を行うためには回路規模を増大させる、又は、マスタークロックを高速にする必要が生じ、１チップ化を実現するには困難さが伴う。
更に、特開平０５―２０７２３４号公報に記載されているようなＰＬＬに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路を一体化して１チップ化を図るときの大きな制約となる。
（従来技術による画像形成装置の概略構成）
ここで、図２２に従来技術による画像形成装置の概略構成を示す。
ここで、図２２に従来技術による画像形成装置の概略構成を示す。
図２２を参照すると、本技術による画像形成装置は、ポリゴンミラー２２０１が回転することにより、半導体レーザユニット２２０８から発光され、ポリゴンミラー２２０１により反射されたレーザ光が、走査レンズ２２０２を介して被走査媒体である感光体２２０３上に光スポットを形成し、感光体２２０３を露光して静電潜像を形成する。
また、半導体レーザユニット２２０８は、画像処理ユニット２２０４により生成された画像データと位相同期回路２２０７により位相が設定された画像クロックとに従い、半導体レーザの発光時間をコントロールする。これにより、被走査媒体上の静電潜像がコントロールされる。また、位相同期回路２２０７は、クロック生成回路２２０６により生成されたクロックを、ポリゴンミラー２２０１によりスキャンされた半導体レーザの光を検出するフォトディテクタに同期した位相に設定する。
このように、レーザ駆動回路２２０５、位相同期回路２２０７、クロック生成回路２２０６は、レーザ走査光学系を用いた画像形成装置では、被走査媒体上に形成する静電潜像の位置精度、間隔精度上必要不可欠なものである。このために、画像形成装置内では、画像クロックと同一の周波数をいくつもの経路で必要としてしまい、画像形成装置のＥＭＩの問題を引き起こしてしまっていた。また、このような回路構成では部品点数を多く必要とするためコスト上昇にも繋がっていた。更に、印字速度の上昇に伴い、画像データ転送クロックを全システムにて完全に同一タイミングで動作させることは非常に困難となり、画像データ転送を遅いクロックで並列化して転送しなければならなくなるという問題も生じていた。
また、レーザプリンタの高速・高密度化に伴い、１つの光源からの光だけではなく複数個の光源からの光を用いて記録することにより高速・高密度化を図る方法が採用されつつある。このような場合には、光源として複数個の半導体レーザを使用する場合と１つのチップ上に複数の発光点をモノリシックにアレイ配列した半導体レーザアレイを使用する場合とがある。これは、マルチビーム光学系と呼ばれており、適宜システム的観点から選択されることが望ましい。
しかしながら、従来、半導体レーザアレイに対しては受光素子がすべての半導体レーザに共通であるため、特開平０５―０７５１９９号公報、特開平０５−２３５４４６号公報、特開平０９−３２１３７６号公報などに記載されている手法が使用できず、結果的に半導体レーザアレイを使用する場合にはコストが高くついてしまうという問題が存在する。
また、特開平０５−０７５１９９号公報、特開平０５−２３５４４６号公報、特開平０９−３２１３７６号公報等に記載されているように、半導体レーザの温度特性・ドゥループ特性などの影響を除去するためには常時制御が必要とされるが、これは同時に常時制御を実施するためオフセット光を生じさせてしまうという問題が存在する。また、これら従来技術では、電流設定回路等が必要とされ回路規模が大きくなってしまうという問題も存在する。さらに、半導体レーザアレイを使用した場合には外部に各々の光出力を分離検出する手段が要求される。
また、半導体レーザのビームプロファイルは通常ガウス分布に近似され、ガウス分布に従い電子写真システムにおける静電潜像が形成される。このため、静電潜像は２値的ではなく、アナログ的分布をした箇所が解像度の増大に従がい発生する。これは、現像バイアスの変動等の外部変動要因の影響を受けやすくなり、画像濃度変動を引起こしやすくなるという問題を有している。
また、特開平１１―１６７０８１号公報に記載されているような、ダイレクトシンセサイザーによる画素クロック周波数設定方法は、ＬＵＴのデータを変更することにより周波数刻みを高速に変更可能であるが、周波数可変刻みと出力周波数変更速度とは、回路的に後段に接続されるＰＬＬの制御速度及び低域通過フィルタと密接に絡み合っているため、全体構成設計上の制約を伴うことになる。また、周波数刻みはマスタークロック周波数とＬＵＴのビット数とに依存するため、細かな設定を行うためには、回路規模を増大させるか、又は、マスタークロックを高速にする必要が生じ、１チップ化を実現するには困難さが伴うこととなる。
また、特開平０５―２０７２３４号公報に記載されているようなＰＬＬに位相誤差を付加する方法では、位相誤差の付加信号を非常に安定にしなければ画素クロックの周波数誤差が発生してしまう。これは、デジタル回路とアナログ回路とを一体化して１チップ化を図るときの大きな制約となってしまう。
一般に走査光学系はポリゴンミラー、走査レンズ等に対する走査光束の入射角度、反射角度が各走査位置によって異なるため、透過率、反射率にばらつきが生じ、被走査面上を走査する光束の照射光量が走査位置によって異なる。これは、シェーディングと呼ばれる照射光量のばらつきを発生させる。
この走査位置による照射光量の差は、画像上の濃度のムラを引き起こし画像品質の劣化の要因になるため、高品位の画質を要求する場合は補正を行う必要がある。
更に、マルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合露光位置ズレが発生する。これにより、各発光源に対応する光スポットが被走査媒体上を走査するときの走査幅には、発光源ごとに差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。ここでの発光源としては、例えば複数の半導体レーザを組み合わせて光源ユニットを構成する場合は各半導体レーザを指し、例えば半導体レーザアレイを光源として使用する場合はその発光点を指す。また、半導体レーザアレイを複数個組合せて光源ユニットを構成する場合も、同様のことが問題となり対応が必要である。
また、複数の発光点を１つのチップ上にモノリシックにアレイ配列した半導体レーザアレイの場合、チップの加工上の誤差により発光点の位置がずれる場合がある。これにより、露光位置ズレが発生し、各発光点に対応する光スポットが被走査媒体上を走査するときの走査位置が、発光点ごとに位置ズレてしまい、画像品質の劣化の要因となる。さらに、複数の半導体レーザを組み合わせて光源ユニットを構成する場合、その組み付け時の組み付け誤差により、露光位置ズレが発生し、各半導体レーザに対応する光スポットが被走査媒体上を走査するときの走査位置が、半導体レーザごとに位置ズレが生じてしまう。これも、画像品質の劣化の要因となる。更に、半導体レーザアレイを組み合わせて光源ユニットを構成する場合も同様のことがいえる。
また、ポリゴンスキャナ等の偏向器の加工上の誤差により発生する、複数の偏向反射面間の回転軸からの距離のばらつき(内接円半径のばらつき)は、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。
同期光を検出後、所定のタイミングで書込信号が発せられ半導体レーザが発光を開始し、個々の発光源に対し１走査分ずつのデータが送られ、その繰り返しにより被走査媒体上に潜像として画像が形成させる。このとき、ポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ(ばらつき)が現れ、書込倍率誤差と同様に主に画像端部で目立ち、書込終了端のばらつきが画像端部の揺らぎとして現れる。
更に、走査開始側と走査終了側を比較した場合、同期検知により発光開始のタイミングを合わせられることにより、上記内接円半径のばらつきによる走査長のズレを含む画像が主走査方向へシフトすることが起こり、結果として走査終了側（反同期側）に走査開始側（同期側）の誤差が積み上がり、画像端部の揺らぎはより大きく現れる。（終了端部だけでなく途中像高でも画像の揺らぎは発生するが、端部に行くほど上記偏向器の要因による画像への影響は大きく、画像品質の劣化が目立つ）この端部の揺らぎによる画像品質の劣化は、高品位の画質を要求する場合は補正を行う必要がある。この現象は、光源ユニットを複数の半導体レーザを組み合わせて構成する場合でも、半導体レーザアレイの場合でも、またその2つの組合せの場合でも発生する。
また、出力画像の各位置における倍率誤差は可能な限り無いようにすることが望ましく、そのために走査光学系は倍率誤差と呼ばれる理想的な走査位置からのずれの評価値を小さくすることが必要となる。さらに、一般にリニアリティと呼ばれる倍率誤差を時間微分した評価値も小さくする必要がある。倍率誤差もリニアリティも一般には±１％以下にすることが望ましい。より高画質化を望む場合は±０．５％以下である必要があり、印刷並の画質を望む場合は±０.１％以下である必要がある。
タンデム方式の画像形成装置の場合、各被走査媒体上に形成される潜像の倍率が異なると、最終的に各潜像を重ね合わせたときに画像としては色ズレとなって現れる。この現象を防ぐためには各被走査媒体上の潜像の倍率誤差の低減が必要となる。タンデム方式の場合、上記の要因により走査幅のばらつきが発生する事はもちろんのこと、各被走査媒体へ各光束を導くための各構成要素の加工ばらつき、組み付け配置誤差等も要因としてあげられ、それらによる影響も補正を行う必要がある事は当然のことである。
また、半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界がある。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。しかし、走査光学系はその書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々である。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けることにより発光点のピッチが副走査方向において見かけ上所望のピッチになったようにして使用している。しかし、半導体レーザアレイを傾けた場合、各発光点から射出した光束の被走査面上での走査開始位置が傾むいたことによりズレてしまう。また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによって上記と同様に被走査面上での走査開始位置がズレてしまう。これは画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
さらに複数の半導体レーザを組み合わせてマルチビーム光学系の光源部を構成する場合も、上記と同様に走査開始位置がズレるという問題があり、やはり画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
また、光学系設計においては、出力画像の高画質化のために、光学系の高性能化（像面湾曲の低減、倍率誤差の低減、走査線曲がりの低減等）が図られているが、光学系の光学素子の構成枚数、面構成、材質の制約によりそれにも限度がある。さらなる高性能化を図るためには、光学素子枚数の増加、特殊形状面の導入、高価な光学材料の使用が必要になり、光学系のコストアップ、設計難易度の向上、加工難易度の向上という課題が生じる。そのため、本方式により設計難易度の低減や、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することや、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行う必要がある。
したがって、本発明は、上記問題点を鑑みてなされたものであり、被走査媒体上の走査開始位置のズレやばらつきを抑制し、品質のよい画像を提供することを可能とする画像形成装置を提供することを目的とする。
本発明は、上記目的を達成すべく、以下の如き構成を採用した。
本発明は、高周波クロックをＮ分周することにより生成する画素クロックに基づきレーザ光を発振するレーザ光発振手段と、前記レーザ光により被走査媒体上を走査するように前記レーザ光を偏向するレーザ光偏向手段と、前記レーザ光偏向手段にて偏向された前記レーザ光を同期検知する同期検知手段と、を有する画像形成装置であって、１画素クロック毎に分周数を変更可能とする画素クロック変更手段を有し、該画素クロック変更手段により、走査幅を部分的に延ばす、もしくは部分的に縮める構成を有する。
本発明によれば、被走査媒体上の走査開始位置のズレやばらつきを抑制し、品質のよい画像を提供することができる。
以下、本発明を好適に実施した形態について、図面を用いて詳細に説明する。
但し、以下に示す実施形態では、マルチビーム光学系を基本としているが、本発明は、これに限定されるものでなく、発光源が１つの場合でも同等又はそれ以上の効果を得ることが可能であり、特に光源の数が制限されるものではない。
また、複数の光源を組み合わせて光源ユニットを構成する場合や、半導体レーザアレイを用いて光源ユニットを構成する場合や、これらを組み合わせてマルチビーム光学系を構成する場合では、複数本の光束が同時に被走査媒体上を走査するため、走査終端部におけるばらつきが目に付きやすくなるが、本発明は、特にこのような場合に対して、より効果的に機能するものである。
〔第１の実施形態〕
本発明の第１の実施形態について、図面を用いて詳細に説明する。
本発明の第１の実施形態について、図面を用いて詳細に説明する。
（複数ビーム走査装置）
図２６は、本実施形態による複数ビーム（マルチビーム）走査装置の構成を示す図である。
図２６は、本実施形態による複数ビーム（マルチビーム）走査装置の構成を示す図である。
図２６の（ａ）において、光源ユニット１０は、複数（本実施形態では２個）の発光部を有する光源部と、各発光部から射出した発散光束をカップリングするカップリングレンズとを有しているものとする。この構成は、以下に図２６の（ｂ）を用いて例示する。また、光源ユニット１０内に設けられたカップリングレンズは、各発光部から射出された発散光束を以後の光学系に適した光束形態（例えば平行光束、弱い発散性の光束や収束光束等）に変換する。これをカップリングという。
本実施形態では、カップリングされた各光束は「平行光束」として光源ユニット１０から射出し、線像結像系としてのシリンドリカルレンズ３により、偏向器である回転多面鏡４の偏向反射面近傍に、主走査方向に長くほぼ線状に結像する。
回転多面鏡４の偏向反射面により偏向された２つの光束は、回転多面鏡４の等速回転に伴い等角速度的に偏向しつつ結像レンズ５，６とを透過し、光路折り曲げミラー７により光路が折り曲げられる。その後、結像レンズ５，６の作用により被走査面の実体をなす感光体８の感光面上に光スポットとして集光し、被走査面上の２走査線を走査する。２つの光スポットは、副走査方向に所望の間隔（走査ピッチ）を隔てて形成される。
光源部の各発光部の相対的な位置関係は、光源部と被走査面との間にある結像系（本実施形態ではカップリングレンズ、シリンドリカルレンズ４、結像レンズ５，６）の副走査方向の合成倍率（：Ｍ）に応じて所望の走査線ピッチが実現されるように決定される。
・光源ユニット１０
光源ユニット１０は、図２６の（ｂ）に示すように、２個の半導体レーザ１１，１２からの発散光束を、各半導体レーザ１１，１２に対応させたカップリングレンズ１３，１４で別個にカップリングして平行光束とし、カップリングされた光束をビーム合成プリズム１５を用いてビーム合成する。ビーム合成プリズム１５は、偏光分離膜１５Ａを有し、カップリングレンズ１３からの光束は、偏光分離膜１５Ａを透過する。
光源ユニット１０は、図２６の（ｂ）に示すように、２個の半導体レーザ１１，１２からの発散光束を、各半導体レーザ１１，１２に対応させたカップリングレンズ１３，１４で別個にカップリングして平行光束とし、カップリングされた光束をビーム合成プリズム１５を用いてビーム合成する。ビーム合成プリズム１５は、偏光分離膜１５Ａを有し、カップリングレンズ１３からの光束は、偏光分離膜１５Ａを透過する。
カップリングレンズ１４からの光束は、１／２波長板１６により、偏光面を当初の状態から９０度旋回され、ビーム合成プリズム１５の面と偏光分離膜１５Ａとで順次反射されてビーム合成プリズム１５から射出する。
カップリングレンズ１３，１４の光軸（鎖線で示す）は互いに平行で、ビーム合成プリズム１５を介することで、図のように１本に合成されて合成光軸ＡＸとなる。
図２６の（ｂ）に示す光学装置１０は、図中上下方向（半導体レーザの並び方向）を副走査方向としている。ここで、半導体レーザ１１，１２の発光部１１ａ，１２ａは、それぞれ対応するカップリングレンズ１３，１４の光軸に対して副走査方向に（互いに逆向きに）ずれている。このためビーム合成プリズム１５でビーム合成された各光束Ｂ１，Ｂ２は、副走査方向において互いに合成光軸ＡＸに対して角をなして射出する。
但し、本実施形態における光源部は、図２６の（ｂ）に示す如きものに限らず、公知の適宜のものを用いることも可能である。例えば、複数の発光部をモノリシックにアレイ配列した半導体レーザアレイを用い、発光部から射出する複数の発散光束を共通のカップリングレンズによりカップリングするように構成してもよい。また、半導体レーザアレイを複数用いて光源ユニットを構成してもよい。
（半導体レーザアレイ）
半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界が存在する。これは、通常、略１４μｍまでとされている。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。
半導体レーザアレイの発光点間隔は、その熱的クロストークや電気的クロストークの影響により近づけられる限界が存在する。これは、通常、略１４μｍまでとされている。また、半導体レーザアレイの発光点間隔を何種類も作るのはコスト的にデメリットとなる。
しかしながら、走査光学系は、書込密度や走査幅により様々なものが開発されており、走査光学系の倍率も様々なものに対応されている。そのため、被走査面上で任意の走査ピッチを得るために、半導体レーザアレイを傾けて使用している。これにより、発光点のピッチが副走査方向において見かけ上、所望のピッチとなる。
この例を、図２４に示す。図２４では、例として発光点が４つの半導体レーザアレイを用いて説明する。図２４を参照すると、発光点間隔Ｐの半導体レーザアレイを角度θ傾けることにより、図２４の（ｂ）に示すように、副走査方向においてピッチがＰcosθと同等になる。こうすることにより副走査方向の走査ピッチを任意の所望のピッチにすることが可能となる。
しかしながら、半導体レーザアレイを傾けた場合、図２４の（ｂ）に示すように、主走査方向において発光点位置が間隔ｄだけズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。これにより、被走査面上では、主走査方向の光学系全系の倍率に掛けられた量に従いズレが生じる。
また、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレによって上記と同様に被走査面上での走査開始位置がズレてしまう。
以上に述べてきた様な主走査方向の発光点の位置のずれは、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。以下では、この補正を行う装置及び方法を適用した光源ユニットについて、具体的な構成例を挙げて説明する。
（４ビーム光源ユニット）
図２７を用いて、汎用の半導体レーザを合計４個用いた４ビーム光源ユニットの具体的な構成例を説明する。図２７は、この４ビーム光源ユニットの斜視図である。
図２７を用いて、汎用の半導体レーザを合計４個用いた４ビーム光源ユニットの具体的な構成例を説明する。図２７は、この４ビーム光源ユニットの斜視図である。
図２７において、半導体レーザ１０１，１０２は、アルミダイキャスト製の支持部材１０３の裏側に主走査方向に約８ｍｍ間隔で並設して形成された（図示しない）かん合穴に各々圧入して支持され、第１射出軸に対称に一列に配置される。また、コリメートレンズ１０４，１０５は、各々の半導体レーザの発散光束が平行光束となるようにＸ位置を合わせ、また所定のビーム射出方向となるようにＹ及びＺ位置を合わせて、半導体レーザ１０１，１０２と対に形成したＵ字状の支持部１０３―１，１０３―２との隙間にＵＶ硬化接着剤を充填することで固定される。これにより、第１の光源部が構成される。
同様に、第２の光源部も、支持部材１０８に半導体レーザ１０６，１０７が圧入され、コリメートレンズ１１９，１０９がＵＶ硬化接着剤により固定されて構成されている。
第１又は第２の光源部は、ｘ軸に対称に配置された射出軸（第１又は第２の射出軸）と中心が一致する円筒部（１０３―６又は１０８―６）を、ベース部材１１０の裏側からかん合穴（１１０―１又は１１０―２）に係合させるように固定する。固定は、位置決め部（１０３―３，１０３―４，１０３―５、又は、１０８―３，１０８―４，１０８―５）の各々３点を基準に当接し、位置決め部（１０３―３，１０３―４，１０３―５、又は、１０８―３，１０８―４，１０８―５）においてベース部材１１０の表側からネジを通すことにより行う。
ベース部材１１０には、各半導体レーザ１０１，１０２，１０６，１０７に対応したアパーチャが設けられた板１１１、半導体レーザ１０６，１０７のビームを半導体レーザ１０１，１０２の光軸に近接させて射出するビーム合成プリズム１１２が支持される。
上記のように構成したベース部材１１０は、ホルダ部材１１３に保持され、走査光学手段を収納する光学ハウジング（図示しない）に走査光学手段の光軸に円筒部１１３―１の中心を合わせて取付を行うことで走査光学手段に複数のビームを入射せしめる。また、レバー１１３―３を調節ネジ１１５で上下させることによって円筒部１１３―１を中心として回転可能に保持される。これにより走査光学系の配置誤差等によって走査線の傾きが生じるが、この走査線に合わせてビーム配列を傾けることができる。
各半導体レーザ１０１，１０２，１０６，１０７の駆動回路が形成される基板１１４は、支柱１１３―２に固定され、半導体レーザ１０１，１０２，１０６，１０７のリードをハンダづけして回路接続がなされる。
但し、この実施例において、半導体レーザに複数の発光部をモノリシックにアレイ配列した半導体レーザアレイを適用してもよい。
上記に示したような複数の発光部を有する光源ユニットにおいては、各発光部（または発光点）の発振波長が異なる。このため、図２６に示す結像レンズ５，６の持つ色収差により被走査面上を走査する各走査光の倍率が異なり、露光幅が異なるという現象が生じる。
また、半導体レーザアレイを傾けた場合と同様に、主走査方向において発光点位置がズレた構成となっている。これにより、各発光点から射出した光束の被走査面上での走査開始位置がズレてしまう。この主走査方向の走査開始位置のズレは、図２４に示す半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
上記の発光点の位置のズレを言い換えると、『偏向走査平面（主走査平面）と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる』といい変えることができる。このような状態の場合、つまり変更走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてズレた位置になり、書込端部がガタガタした画像になってしまう。
上記の例では半導体レーザアレイを傾けた場合であるが、半導体レーザアレイのチップ上の発光点の位置が加工誤差により位置ズレしてしまっている場合や、複数の光源を組み合わせて光源ユニットを構成する場合に組み付け誤差が起きてしまった場合も同様のことがいえる。
（タンデム構成の画像形成装置）
次に、図３１を用いて、タンデム構成の画像形成装置を説明する。
次に、図３１を用いて、タンデム構成の画像形成装置を説明する。
光源ユニット（図示せず）からの光束は、偏向器である回転多面鏡４の偏向反射面により偏向され、回転多面鏡４の等速回転に伴い等角速度的に偏向しつつ結像レンズに向かう。このとき変更される光束は被走査媒体の数（図３１では、８ａ１，８ａ２，８ｂ１，８ｂ２の計４つ）に対応する。図３１の例では被走査媒体は４つなので光束（Ａ，Ｂ，Ｃ，Ｄ）は４本有る。但し、この４本の光束は複数の光源からの光束が合成された光束でもあってもよいし、半導体レーザアレイから発振された複数本の光束であってもよい。
偏向された各光束は振り分けられ、光束Ａ，Ｂはレンズ５ａを通過した後、それぞれに対応した光路折り曲げミラー（７ａ1，７ａ２）により、それぞれレンズ６ａ1、６ａ２に導かれ、レンズ５ａと、レンズ６ａ１又は６ａ２との作用により被走査媒体上に光スポットとして集光して、被走査媒体（８ａ1、８ａ２）面上を走査する。光束Ｃ，Ｄは、同様にレンズ５ｂを通過した後、それぞれに対応した光路折り曲げミラー（７ｂ1、７ｂ２）により、それぞれレンズ６ｂ1、６ｂ２に導かれ、レンズ５ｂと、レンズ６ｂ１又は６ｂ２との作用により被走査媒体上に光スポットとして集光して、被走査媒体（８ｂ１，８ｂ２）面上を走査する。本実施形態によるタンデム構成の画像形成装置では、このようにして４本の光束が４つの被走査媒体上を同時に走査する。また、それぞれの被走査媒体は、各々イエロー、マゼンタ、シアン、ブラックの各色に対応するものとする。従って、本実施形態による画像形成装置は、各色の画像を各被走査媒体上に形成し、最終的に１つの画像として重ね合わせ、カラー画像を形成する。
図３２に最終的な画像（走査線）の重なり具合の模式図を示す。説明を明確にするため、副走査方向には各色の走査線を離して図示しているが、実際は重なり合うものである。以下において説明する本実施形態による補正を掛けない場合は、図３２の（ａ）に示すように、各走査線の走査幅は、ばらつきや色ズレとして発生する。本実施形態による補正は、これを図３２の（ｂ）に示すように一つに重なった高品質な画像を得るためのものである。
また、走査線の走査幅が正確に合致していても、走査線上の任意の位置が所望の位置からズレてしまっている場合は、画像品質の劣化となる。これを防ぐためには、走査線の各位置（ドット）が正確に所望の位置にいる（うたれる）ことが必要である。つまり画像上の各位置での倍率誤差が補正されている必要がある。
従って、出力画像の各位置における倍率誤差は可能な限り無いようにすることが望ましく、そのために走査光学系は、倍率誤差と呼ばれる理想的な走査位置からのズレの評価値を小さくすることが必要となる。さらに、一般にリニアリティと呼ばれる倍率誤差を時間微分した評価値も小さくする必要がある。
倍率誤差もリニアリティも一般には±１％以下にすることが望ましい。より高画質化を望む場合は±０．５％以下である必要があり、印刷並の画質を望む場合は±０．１％以下である必要がある。
所定の時間をｔとする場合、以下の式１を満足するよう構成することで、良好な画像を得ることができる。
(ｈ(t)−ｈ０(t))／ｈ０(t)＜0.01 …（式１）
ｈ(t)：時間ｔの間の任意の位置Ａにおける走査長
ｈ０(t)：時間tの間の任意の位置Ａにおける理想的走査長
リニアリティは上記式１の時間ｔを限りなく短くしたもの、つまり時間微分したものであり、以下の式で現される。
リニアリティ：(dｈ(t)−dｈ０(t))／dｈ０(t) …（式２）
一般に走査光学系は、ポリゴンミラー、走査レンズ等に対する走査光束の入射角度、反射角度が各走査位置によって異なるため、透過率、反射率にばらつきが生じ、被走査面上を走査する光束の照射光量が走査位置によって異なる。これは、図２５の（ａ）に示すようなシェーディングと呼ばれる照射光量の像高間の差を発生させる要因となる。図２５の（ａ）に示すような、走査位置による照射光量の差は、画像上の濃度のムラを引き起こし画像品質の劣化の要因になるため、高品位の画質を要求する場合は補正を行う必要がある。
(ｈ(t)−ｈ０(t))／ｈ０(t)＜0.01 …（式１）
ｈ(t)：時間ｔの間の任意の位置Ａにおける走査長
ｈ０(t)：時間tの間の任意の位置Ａにおける理想的走査長
リニアリティは上記式１の時間ｔを限りなく短くしたもの、つまり時間微分したものであり、以下の式で現される。
リニアリティ：(dｈ(t)−dｈ０(t))／dｈ０(t) …（式２）
一般に走査光学系は、ポリゴンミラー、走査レンズ等に対する走査光束の入射角度、反射角度が各走査位置によって異なるため、透過率、反射率にばらつきが生じ、被走査面上を走査する光束の照射光量が走査位置によって異なる。これは、図２５の（ａ）に示すようなシェーディングと呼ばれる照射光量の像高間の差を発生させる要因となる。図２５の（ａ）に示すような、走査位置による照射光量の差は、画像上の濃度のムラを引き起こし画像品質の劣化の要因になるため、高品位の画質を要求する場合は補正を行う必要がある。
図２５の（ａ）に被走査面上を走査する光スポットの像高間の光量の比をグラフ化した図を示す。図２５の（ａ）では、ピーク光量を１とし、その光量に対する比で各像高における走査光量が示されている。
発光点が複数あるマルチビーム光学系の場合、各走査光束が被走査媒体に向かう間に通過する光学素子における場所が異なることや、各走査光束の偏光方向が異なること等、その構成によって様々ではあるが、各像高の光量の比に関し、図２５の（ａ）の実線と一点鎖線でしめすように像高が同じであっても光量に微妙に差が生じる場合がある。このように、同一像高における各走査線の走査光量に差があると、例えばカラー機にその光学系を用いる場合などでは、光量の差が顕著に画像に現れ、画質の劣化の要因になる。
そこで、各像高間での被走査面上での走査光量がほぼ等しくなるように補正をかける必要が生じる。この補正量としては、図２５の（ｂ）に示すように、実線を被走査面上の走査光量とすると、破線で示すように光量が下がっている所の光量が上がるように、光源の発光出力をコントロールすればよい。
図２５の（ｂ）において、もっとも低いところの光量をＩ(A)とし、もっとも高いところの光量をＩ(A+B)とするとき、補正量をΔとすると、以下の式３にを満たす関係が成り立つ。
Δ＝Ｉ(A+B)／Ｉ(A) …（式３）
この式３を満たす補正量Δを発光出力にかけた値で光源を発光させることにより補正を施すことができる。
Δ＝Ｉ(A+B)／Ｉ(A) …（式３）
この式３を満たす補正量Δを発光出力にかけた値で光源を発光させることにより補正を施すことができる。
走査光量の各像高間における差は、基本的に走査光学系によって違いがあるが、同じ光学系の間（ユニット間）では大きな差はない。そのため、この像高間の走査光量の差をあらかじめデータとして保有しておき、その保有データ（シェーディングデータ）により補正を行うことができる。
例えば図１４の（ｂ）に示す光出力強度のピーク値と半導体レーザのバイアス電流とを制御する回路において、シェーディングデータは、各ラインの画素データに基づき、Ｄ／Ａ１４０１の出力である演算データを図２５の（ｂ）の波線のように変更する。これにより、本実施形態の補正が行われる。
（光変調パルス例と露光エネルギー分布例）
以下、本発明の第１の実施形態による補正を行わない場合と行った場合との、光変調パルスと露光エネルギー分布との関係を図１から図４を用いて説明する。
以下、本発明の第１の実施形態による補正を行わない場合と行った場合との、光変調パルスと露光エネルギー分布との関係を図１から図４を用いて説明する。
図１において、（４）は本実施形態による補正を行わない場合の光変調パルス例である。また、半導体レーザ光をコリメートレンズにて平行光にした後、走査光学系を経て感光体面上で結像させる光学系においてビームプロファイルがガウス分布をしている場合の露光エネルギー分布を（２）に示す。一方、本実施形態による補正を行う場合では、光変調パルスは（３）のようなパターンになり、そのパターンで露光した場合の同一光学系による露光エネルギー分布は（１）のようになる。
図２は、図１と比較して、変調光パルス（４）の幅を狭くした場合の例であり、本実施形態による補正を行った場合の光変調パルス（３）のパターン、及び、この光変調パルス（３）のパターンで露光した場合の露光エネルギー分布（１）も示している。
また、本実施形態による補正を行わない場合の光変調パルスの幅（図１又は図２における（４））を順次変化させた場合の露光エネルギー分布の例（図１又は図２における（２））が図３であり、本実施形態による補正により変化させた光変調パルス（図１又は図２における（３））により露光した場合の露光エネルギー分布の例（図１又は図２における（１））が図４である。
図４に示す本実施形態による光変調パルスのパターンは、図２の（３）のような左右対称な細い第１の光パルス列と、パルス全体における中心にて光らせる第２のパルスと、の組み合わせより成り立っている。
ここで、露光エネルギー分布の幅を狭くする場合には、第１のパルスの間隔を狭くする。また、広くする場合には第１のパルスの間隔を広くし、且つ、第２のパルスにより露光エネルギー分布の中心での発光量の低下を抑制する。
以上からわかるように、本実施形態の光変調パルスにて露光することにより、約２０％程度光ビーム径が細くなった場合に近い、急峻な露光エネルギー分布を得ることができる。また、このように補正することで、本実施形態では、感光体表面電位分布がビーム径をより細くした場合と同じような表面電位分布を得られることになるので、粒状性（Ｓ／Ｎ比）が改善された画像を得ることが可能となる。
また、本実施形態では、レーザビームの変調に関して、走査光学系を例に挙げて説明してきたが、レーザー光が照射される対象物が回転しているようなもの（例えば光ディスク等）に対しても、これは有効な方法である。
（パルス変調装置の構成例）
図５に、上記で説明したような光変調パルス列を生成するための変調データ（Modulation Data）を生成するパルス変調装置（Pulse-Modulation-Unit）５００の構成例のブロック図を示す。
図５に、上記で説明したような光変調パルス列を生成するための変調データ（Modulation Data）を生成するパルス変調装置（Pulse-Modulation-Unit）５００の構成例のブロック図を示す。
図５を参照すると、本構成例によるパルス変調装置５００は、ＰＬＬ(Phase-Locked-Loop)を構成するPhase-Detector５０１，Loop-Filter５０２，ＶＣＯ５０３，8bit-Shift-Register５０５，１／８（分周回路）５０４と、画像データとClock信号とが入力されるフリップフロップ（FF）５０６と、画像データ及びＶＣＯ５０３から入力されたVCLK信号に基づいて変調データ（Modulation Data）を出力するＬＵＴ（Look-up-table）５０７と、を有して構成される。
図５において、Clock信号は、画像データを転送するクロックである。また、画像データは、８ビットのデータであり、ＬＵＴ５０７にて変調パルス列に対応するデータに変換され、Load信号に応じて8bit-Shift-Register５０５にロードされる。一方、Phase-Detector５０１，Loop-Filter５０２，ＶＣＯ５０３，１／８（分周回路）５０４によりClock信号の８倍の周波数のVCLK信号が生成され、このVCLK信号に従いＬＵＴ５０７において変調データ（Modulation Data）が生成され、出力される。
このようにして、図２の（３）の光変調パルスは、図６に示すような変調データにより生成され、また、図１の（３）の光変調パルスは、図７に示すような変調データにより生成される。
また、本実施形態において画像データをＬＵＴ５０７により変換する構成とすることで、レーザ走査光学系を変更した場合にもＬＵＴ５０７の内容を変更するだけで、同一回路にて図１又は図２に示すような光変調パルスを自由に選択することが可能となる。
本構成例では、上記のような構成にすることで、自由度の高い光変調パルスを生成することができ、また、本構成による光変調パルス生成により粒状性がよい画像を得ることができる。
（半導体レーザ制御装置の構成例）
図８は、図５に示されたPulse-Modulation-Unit５００からの変調データに応じ、半導体レーザを制御・変調するための半導体レーザ制御装置（LD-Control-Unit）８００の構成例を示している。
図８は、図５に示されたPulse-Modulation-Unit５００からの変調データに応じ、半導体レーザを制御・変調するための半導体レーザ制御装置（LD-Control-Unit）８００の構成例を示している。
図８を参照すると、本構成例によるLD-Control-Unit８００は、図５に示したPulse-Modulation-Unit５００と、Pulse-Modulation-Unit５００から出力されたModulation Dataが入力される制御回路８０２と、制御回路８０２から出力された制御電圧とPulse-Modulation-Unit５００から出力されたModulation Dataとに基づいて変調信号を出力する変調信号発生回路８０３と、差動増幅器８０４と、LD駆動トランジスタ８０８と、半導体レーザ（LD）８０６と、受光素子（PD）８０７と、抵抗（RE）８０８と、可変抵抗（REXT）８０９と、コンデンサ（Hold-Capacitor）ＨＣ１及びＨＣ２と、を有して構成される。
この構成において、例えば光出力Ｐ０の場合、XPD端子を介して検出された、半導体レーザ（LD）８０６の光を受光する受光素子（PD）８０７の出力電流により発生する電圧（REXT８０９を介して光起電流が電圧に変換される）とVCONT電圧との比較の結果に基づいて、制御回路８０２は光出力Ｐ０を制御する。また、この制御結果（電圧値）は、XCH端子に接続されているHold-CapacitorＨＣ１によりホールドされる。
一方、光出力がＰ１の場合にも同様にして制御され、Hold-CapacitorＨＣ２に制御結果がホールドされる。光出力の特性は、Ｐ１とＰ０との間の電圧に対して直線であることを仮定して（実際に、半導体レーザのI-L特性によりこの直線性は精度よく成立する）、多段階に変調されるものである。
Modulation DataをDn（VCLKの速度で変化するデータ）、半導体レーザ駆動電流をIn、Hold-CapacitorＨＣ１，Hold-CapacitorＨＣ２の電圧をV1，V2とし、また、Ｐ１＝Ｐ０／２としたとき、以下の式４が成り立つ。
In ＝｛(V0−V1)×Dn＋V1｝／RE …（式４）
ここで、（−１≦Dn≦１）となるように制御回路８０２と変調信号発生回路８０３とを設定する。
In ＝｛(V0−V1)×Dn＋V1｝／RE …（式４）
ここで、（−１≦Dn≦１）となるように制御回路８０２と変調信号発生回路８０３とを設定する。
このように構成することで、Pulse-Modulation-Unit５００からの出力される変調データ（Modulation Data）に従い、半導体レーザ（LD）の光変調パルスのパターンを生成することができ、図１及び図２における露光エネルギー分布を生成することが比較的容易に可能となる。これにより、本実施形態では、粒状性のよい画像を得ることができる。
（画素クロック生成回路の第１の構成例）
図５においては画素クロックの８倍になる周波数のVCLK信号を画素クロックから生成するパルス変調装置の構成例を説明したが、通常、画素クロック自身も基準クロックから生成されるものである。ここで、半導体レーザ８０６を光源とする場合、半導体レーザ８０６の発振波長跳びや、複数の発光部の発振波長の差により、走査光学系の持つ色収差（いわゆる倍率の色収差）による露光（走査）位置ずれが発生するため、画素クロックを微調できる画素クロック生成回路が要求される。
図５においては画素クロックの８倍になる周波数のVCLK信号を画素クロックから生成するパルス変調装置の構成例を説明したが、通常、画素クロック自身も基準クロックから生成されるものである。ここで、半導体レーザ８０６を光源とする場合、半導体レーザ８０６の発振波長跳びや、複数の発光部の発振波長の差により、走査光学系の持つ色収差（いわゆる倍率の色収差）による露光（走査）位置ずれが発生するため、画素クロックを微調できる画素クロック生成回路が要求される。
例えば、１走査の画素数を１４０００、画素クロック周波数を６０ＭＨｚ、走査両端での画素位置精度を１／４画素幅にするとき、単一ＰＬＬでこの周波数設定を可能とするには、60MHz÷(14000×4)＝1.07kHzとなり、約１ｋＨｚの基準クロックでＰＬＬを制御しなければならない。この結果、１ｋＨｚ毎でなければＰＬＬの位相変動量を検出することができなくなり、ＰＬＬとしての制御帯域幅が低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはＰＬＬを構成するＶＣＯ５０３の安定性に対する要求が非常に高くなってしまう。これを避けるために、２重のＰＬＬを用いる方法等も考えられるが、このような回路を別途設けた場合、ＰＬＬ回路のジッタが２重に蓄積されることとなり、結果としてジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。
この問題点を解決すると同時にVCLK信号生成と画素クロック生成とを実現した画素クロック生成回路９００―１の構成例を図９の（ａ）に示す。
図９の（ａ）を参照すると、本実施形態による画素クロック生成回路９００―１は、位相周波数比較回路９０１とLoop-Filter９０２とＶＣＯ９０３とProgrammable-Counter９０４とLoad-Pulse-Generator９０５と１／８分周回路９０６及び９０７とRegister９０８とBuffer９０９とを有して構成される。
本構成において、VCLK信号をProgrammable-Counter９０４によりＮ分周した結果と基準クロックとを比較する位相周波数比較回路９０１と、位相周波数比較回路９０１の結果をフィルターするLoop-Filter９０２と、Loop-Filter９０２の出力電圧に基づいて発進周波数が変化するＶＣＯ９０３とからなるＰＬＬによってVCLK信号が生成される。また、Programmable-Counter９０４の分周比Ｎは外部から分周比設定により設定される。
本構成例では、このようにしてVCLK信号を生成し、VCLK信号と位相同期パルスとにより１/８分周回路９０６にデータ'０'をロードすることにより、位相同期パルスに位相同期した画素クロックを、VCLK信号の１/８の周波数で生成する。本構成例では、また、同様のタイミングであらかじめ設定された位相Dataをロードして、画素クロックとの位相差を持った内部クロックを生成する１/８分周回路９０８を有している。
図９の（ａ）における１/８分周回路９０７は、画素クロックが遅い場合には必要ない。また、画像データを転送するまでの時間遅れが問題とならなければ必要とはならない。しかしながら、画素クロックの周波数が高い場合には、出力に同期させた外部からの画像データを取り込むとき、画素クロック出力から画像データ入力までの遅延時間が問題となり、正しくデータを取り込むことができなくなる場合が存在する。このような場合には、本構成例のようにあらかじめ設定された位相データに基づいて、画像データ取り込みクロックの位相を、出力画素クロックに対し可変にしておくことで回避するよう構成する。
さらに、本構成例では、Phase-Set信号により１/８分周回路９０６，９０７のカウント（分周）をEnable/Disableできるように構成している。これは、本構成例では、Phase-Set信号の立上りエッジをVCLK信号で捉え、VCLK信号の１クロックサイクル分カウント（分周）動作を停止させる構成となっているためである。このように構成することで、画素クロック及び内部クロックの位相を１/８クロック刻みで遅らせることが可能となる。
このように、１/８クロックサイクルの位相遅れ量を、１走査期間中に決められた間隔又は決められた間隔に近い間隔で実行することにより、１走査期間での画素クロックの周波数を等価的に微調できる。これは、ＰＬＬにて設定可能な周波数可変ステップをより細かく設定できることと等価である。
（画素クロック生成回路の第２の構成例）
また、画素クロックの周波数の微調において、１/８クロック早める場合は、画素クロック生成回路を図９の（ｂ）のように構成し、分周回路９１０に'０'でなく'１'をロードして、分周数を８から７とすることにより、１／８クロック分短くすることで解決することが可能である。
また、画素クロックの周波数の微調において、１/８クロック早める場合は、画素クロック生成回路を図９の（ｂ）のように構成し、分周回路９１０に'０'でなく'１'をロードして、分周数を８から７とすることにより、１／８クロック分短くすることで解決することが可能である。
図９の（ｂ）に示す画素クロック生成回路９００―２の第２の構成例は、図９の（ａ）で示す画素クロック生成回路９００―１と比較して、１／８分周回路９０６，９０７がそれぞれ分周回路９１０，９１１と置き換えられ、新たにRegister９１２が設けられている。また、このRegister９１２には、外部よりロードデータ設定が行われ、設定された内容に基づくLoad Dataが分周回路９１０に入力されて、分周回路９１０において分周数が決定される。
このとき、Register９１２から'７'が出力されたときは'８'が出力された場合よりも短くなり、'９'が出力された場合は'８'が出力された場合よりも延びることになる。
上記と別の方法としては、もともとの画素クロックを縮めて短めに設定しておき、少しずつ１走査期間中の決められた間隔又は決められた間隔に近い間隔で、画素クロック及び内部クロックの位相を１/８クロック刻みで遅らせることで、微調をおこない所望の画像を得る方法も存在する。
ここで、光源部である半導体レーザ（LD）の発光部が、複数の発光部から構成されるマルチビーム光学系の場合、各発光部の発信波長が異なると、被走査面を走査結像させるための走査光学系の持つ色収差により、各発光部による走査光の走査幅に差が生じ、走査線毎による画像位置ズレやハイライト部における濃度ムラを引き起こし、画像劣化の要因となる。
本構成例では、この走査幅の差を上記の位相シフトを用いることにより補正をかけることができ、所望の狙いの書込位置に書き込むことができるようになる。これは、走査幅が延びてしまう発光部に対しては、短くなるようにシフトさせ、走査幅が縮んでしまう発光部に対しては、長くなるようにシフトさせることで実現される。一方、あらかじめ元々の画像クロックを縮めて短めに設定してある場合は、走査幅が延びてしまう発光部と走査幅が縮んでしまう発光部とでそれぞれシフト量を変えることにより対応することが可能である。
（第１及び第２の構成例による画素クロック生成回路のまとめ）
市場からの、高品質化への要求は年々高くなっており、走査光学系の高密度化，高精度化への要求仕様も厳しくなっている。しかしながら従来の方法では、走査光学系の性能を上げるために、構成要素の枚数を増やしたり、特殊な硝材を使用したり、構成要素の面形状に特殊面を導入したりする必要が生じるため、コスト面的に割高になり、更に、加工面でも高度な加工成形技術が要求されるというような課題を持つことになる。
市場からの、高品質化への要求は年々高くなっており、走査光学系の高密度化，高精度化への要求仕様も厳しくなっている。しかしながら従来の方法では、走査光学系の性能を上げるために、構成要素の枚数を増やしたり、特殊な硝材を使用したり、構成要素の面形状に特殊面を導入したりする必要が生じるため、コスト面的に割高になり、更に、加工面でも高度な加工成形技術が要求されるというような課題を持つことになる。
これに対し、本実施形態では、光学系設計時の要求性能の１つである走査等速性に関してはある程度の劣化を許容し、その他の性能を向上させるよう構成されているため、構成要素の枚数を増やしたり特殊硝材を使用したり、構成要素の面形状に特殊面を導入することなく、高密度化、高精度化された光学系を安価且つ容易に製造することができる。即ち、上記に示す位相シフトを用いることにより、走査等速性に±１０％程まで補正をかけることができるため光学系設計上有利になり、それに伴いコスト面及び光学素子の加工面でも有利になる。
また、半導体レーザアレイを傾けた場合、上記において図２４の（ｂ）を用いて説明したように、主走査方向において発光点位置が間隔ｄズレてしまい、それにより各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。その場合、被走査面上では主走査方向の光学系全系の倍率が掛けられた量だけズレる。
これを図３０を用いてより詳細に説明する。図３０は、主走査断面における、複数の発光点の間隔と被走査面上での複数の光スポットの間隔との関係を示すものである。図３０を参照すると、間隔ｄで射出された光束は、カップリングレンズと結像レンズ焦点距離の比による倍率関係により、被走査面上を間隔ｄ'で走査する。即ち、走査光束は、結像レンズによる集光作用により光スポットとして被走査面上を走査する。このとき、上記により各光スポットは主走査方向に間隔ｄ'ズレて走査する。ここで、主走査方向の光学系全系の倍率をβｍとすると、以下の式５の関係が成り立つ。
｜ｄ'｜＝｜βｍ・ｄ｜ …（式５）
一方、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレにより、上記と同様に被走査面上での走査位置がズレてしまう。また、半導体レーザアレイを傾けた場合と同様に、複数の半導体レーザにより光源部を構成する場合も、主走査方向において発光点位置がズレた構成となっているため、各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。
｜ｄ'｜＝｜βｍ・ｄ｜ …（式５）
一方、傾けない場合でも、半導体レーザアレイの製造時の加工誤差により生じる発光点の位置ズレにより、上記と同様に被走査面上での走査位置がズレてしまう。また、半導体レーザアレイを傾けた場合と同様に、複数の半導体レーザにより光源部を構成する場合も、主走査方向において発光点位置がズレた構成となっているため、各発光点から射出した光束の被走査面上での走査開始位置もズレてしまう。
この主走査方向の走査開始位置のズレは、半導体レーザアレイを傾けた場合と同様に、最終的な画像品質の劣化の要因になってしまうため、走査開始位置の補正を行う必要がある。
上記の発光点の位置のズレを言い換えると、偏向走査平面（主走査平面）と直交する軸に対する半導体レーザの各発光点の相対的位置が異なる場合となる。このような状態の場合、つまり変更走査平面と直交する軸上に各発光点の相対位置がない場合に、被走査面上の光スポットの走査開始位置は主走査方向においてズレた位置になり、書込端部がガタガタした画像になってしまう。
この現象を図２８を用いて説明する。図２８は、被走査面上での光スポットの走査する動作を模式的に示すものである。
図２８を参照すると、半導体レーザアレイを傾けることにより光スポットは間隔ｄ'で被走査面上を走査する。この動作において、画像領域前に配置されている同期検知光学系（走査光検出手段）からの検出信号に基づき、所定のタイミングの後、画像変調信号に応じ半導体レーザアレイから光を発振し、被走査面上に静電潜像を形成する。半導体レーザアレイはこのとき、同期検知光学系を最初に横切った光束を基準に他の発光点の発振のタイミングも取る。そのため、このままでは画像領域において各発光点による光スポットの書込開始位置がずれてしまい、画像劣化の要因となる。
そこで、上記に記載した本実施形態による画素クロック生成回路を用いることで、一番最後に画像領域を書き込む光束が画像領域に到達するタイミングに画像情報の書込を開始するように位相をシフトして遅らせることが可能となり、被走査面上に形成される静電潜像の開始位置を合わせることができる。ここで、間隔ｄ'がＮ/８クロックの長さとすると、図２８に示すような発光点を４つ持つ半導体レーザアレイの場合、一番先行している走査光に対する制御信号が、（３×Ｎ）／８クロックシフトすれば一番最後の走査光と合わせることができる。同様に、２番目は（２×Ｎ）／８クロック、３番目はＮ／８クロックシフトさせればよい。
上記例では一番最後の走査光を基準にしたが、本実施形態ではこれに限定されず、どこを基準にしてもよい。但し、その場合、任意に短くなるようにシフトしたり、長くなるようにシフトさせる。
以上のようにして、半導体レーザアレイを傾けた場合でも、画像の書き出し端部をあわせることが可能となる。
また、一般的に、実際的にＰＬＬの周波数可変ステップを細かく設定しようとする場合は、例えば図９の（ａ）又は（ｂ）におけるProgrammable-Counter９０５の分周設定範囲を広く取り、かつ、基準クロックを低くする又はVCLK信号を高くすることでも可能ではあるが、基準クロックを低くすることは、VCLK信号の周波数変動が基準クロックサイクルでしか検出することができなくなり、ＶＣＯ９０３の発振周波数安定化が大きな技術課題になる。
例えば、１走査の画素数を１４０００、画素クロック周波数を６０ＭＨｚ、走査両端での画素位置精度を１／４画素幅にするとき、単一ＰＬＬでこの周波数設定を可能とするには、（60MHz÷(14000×4)＝1.07kHz）となり、約１ｋＨｚの基準クロックでＰＬＬを制御しなければならない。この結果、１ｋＨｚ毎にしかＰＬＬの位相変動量を検出できなくなり、ＰＬＬとしての制御帯域幅が低下する。さらに外乱等に弱くなり、画素位置精度を向上させる為にはＰＬＬを構成するＶＣＯの安定性に対する要求が非常に高くなってしまう。これを避ける為に、２重のＰＬＬによる方法等もあるが、このような回路を別途持つことにより、ＰＬＬ回路のジッタが２重に蓄積されることとなり、ジッタの拡大を引き起こす。また、コスト的にも割高となってしまう。一方、VCLK信号を高くすることは、ＶＣＯからの発振周波数を高くしなければならず、これも技術的課題となる。
これに対して、本実施形態によれば、ＶＣＯの発振周波数を高くできればそれを上回ったステップで、また、ＶＣＯを安定化できればそれを上回るステップで、周波数設定が可能となる。また、Phase-Set信号による位相遅れを生成する１/８クロックサイクルの間、半導体レーザを発光しないようにしておくことにより、露光エネルギー量の不連続性を解消することも可能となる。また、Phase-Set信号を半導体レーザが発光しないときに設定するよう構成することも可能である。また、走査毎に少しずらした位置で設定するよう構成することも可能である。また、ページの最初のラインのみで設定するよう構成することも可能である。さらに、装置の電源が投入されている間、あらかじめ装置において定められた（又は、任意の）時間間隔で設定するよう構成することも可能である。この場合、時間間隔は装置の内部時計を内蔵して計測してもよいし、時間カウンタ等の方法により計測してもよい。
このようなタイミングで位相遅れ量を変化させることにより、本実施形態では、出力画像に影響なく画素クロック位相を変更できる。また、Phase-Set信号を走査の開始タイミングにおいて走査毎に一定刻みで増加又は減少するように（例えば、1/8→2/8→3/8→4/8→5/8→6/8→7/8→0）変化させることで、１/８クロックサイクル毎に各画素の位置を制御することができる。
以上の構成により、画像出力のスクリーン角を微調することで高画質画像を得ることができる。また、その位相変更回路の設定のタイミングを任意に変更できるよう構成することで、様々な場合に対応できるようになる。
（画素クロック生成回路の第３の構成例）
次に、本実施形態による画素クロック生成回路の第３の構成例を図１０の（ａ）を用いて説明する。
次に、本実施形態による画素クロック生成回路の第３の構成例を図１０の（ａ）を用いて説明する。
図１０の（ａ）を参照すると、本構成例による画素クロック生成回路１０００−１は、N-Counter１０１０を内部に持ち、Ｎカウント毎にPhase-Set信号を自動的に生成し、１／８画素クロック分、位相を遅らせるように構成されている。
本構成例の場合には、１／８クロックの時間、光変調パルスを出力しないようにしている。このように構成した場合でも、図１に示す露光エネルギー分布（１）が不連続になることはない。これは、半導体レーザ（PD）のビーム径に対し充分短い時間のみ光を消すよう構成しているためである。また、光を消すタイミングが画素の区切りであることも、上記効果に寄与している。尚、N-Counter１０１０のカウント値Ｎは、シリアルデータにより外部から設定可能となっている。このようにすることで、ＰＬＬにより設定できない刻みの周波数をシリアルデータにより設定できるようになるので、等価的に周波数刻みを細かく設定できるようになる。
（画素クロック生成回路の第４の構成例）
また、ポリゴンスキャナ等の偏向器が偏向反射面の回転軸（中心）からの距離に対してばらつき（内接円半径のばらつき）を有している場合、被走査面上を走査する光スポット（走査ビーム）の走査幅のばらつきを発生させる要因となる。
また、ポリゴンスキャナ等の偏向器が偏向反射面の回転軸（中心）からの距離に対してばらつき（内接円半径のばらつき）を有している場合、被走査面上を走査する光スポット（走査ビーム）の走査幅のばらつきを発生させる要因となる。
走査時の動作では、同期光を検出後、所定のタイミングで書込信号が発せられて半導体レーザが発光を開始し、これを読み取ることで、個々の発光源に対し１走査分ずつのデータが送られる。この動作の繰り返しにより被走査媒体上に潜像として画像が形成させる。このとき、ポリゴンスキャナ等の偏向器における上記要因により、各走査線の走査長のムラ（ばらつき）が現れ、書込倍率誤差と同様に主に画像端部で目立ち、書込終了端のばらつきが画像端部の揺らぎとして現れる。
この走査幅のばらつきも上記画素クロック及び内部クロックの位相をシフトさせることにより補正する（書込端部をあわせる）ことが可能である。但し、偏向器を要因とする走査幅のばらつきは、偏向反射面が変わることにより発生し、また、偏向反射面の周期にあわせて周期的に発生する。よって、偏向反射面のどの面で偏向走査しているか判別する必要か生じる。
その方法の一例としては、偏向器の上面にマーキングを行い、そのマークを読み取る毎に１回転したことが認識されるよう構成する。更に、各走査の開始前に同期検知系により入力信号を得るように構成する。この２種類の情報により今どの面で走査しているかを判定することが可能となる。
これを図２９を用いて説明すると、偏向器からのマーク検出信号により１／ｎCounter２９０１がリセットされる。リセット後、再び同期パルスのカウントが開始され、１，２，３…，ｎ面がカウントされ、再び偏向器からのマーク検出信号によりリセットされる。この繰り返しにより偏向器の何面で偏向走査しているかを判別可能となる。
図２９に示す動作により、いずれの面を偏向走査しているかを判別した後に画素クロックを生成する画素クロック生成回路の第４の構成例を図１０の（ｂ）に示す。図１０の（ｂ）は、本構成例による画素クロック生成回路１０００―２を示す回路図である。
図１０の（ｂ）を参照すると、本構成例による画素クロック生成回路１０００―２は、図１０の（ａ）において説明した画素クロック生成回路１０００―１に対して、カウント値設定回路１０１１とLine-Counter１０１２とを新たに設けている。
また、偏向反射面により走査幅が伸び縮みするため、各面に対する情報をライン情報として外部のメモリ等に格納しておく。次に、カウント値設定回路１０１１は、Line-Counter１０１２から出力される偏向器のどの面を用いて被走査面を走査するかの識別信号に従い、外部よりライン情報をロードし、その情報に基づき画素クロック及び内部クロックの位相をどの様にシフトさせるかを決定する。識別された偏向器の反射面数はLine-Counter１０１２において図２９に示す動作により判別される。また、カウント値設定回路１０１１は、Line-Counter１０１２からのデータ（識別情報）に基づきライン情報をロードし、カウント値を設定する。N-Counter１０１０は、カウント値設定回路１０１１から出力されたカウント値に基づきPhase-Set信号を生成し、後段において生成される信号の位相をシフトさせる。なお、上記動作は光源数に限らず同様であり、光源数が1つでも複数の光源から構成される場合でも同様の効果を奏する。
（第３又は第４の構成例による画素クロック生成回路の各信号）
図１１は、図１０の（ａ）又は（ｂ）に示す画素クロック生成回路１０００―１又は１０００―２が画素クロックに対して内部クロックの位相を位相Dataに応じて制御するための各信号を示すタイミングチャートである。図１１において、上から、VCLK信号、同期パルス、Reset信号、画素クロック、画像データ、Reset2信号、内部クロックとなっている。また、図１１では、Phase-Set信号が'Ｌ'のときのみ動作するものとなっている。このように構成することで、Phase-Set信号が'Ｌ'のときには常に同期パルスが有効となり、内部クロックと画像データとの位相関係がコントロールされる。一方、例えばPhase-Set信号を電源投入の最初のタイミングのみ'Ｌ'とすることにより、初期設定された位相差を維持することもできる。
図１１は、図１０の（ａ）又は（ｂ）に示す画素クロック生成回路１０００―１又は１０００―２が画素クロックに対して内部クロックの位相を位相Dataに応じて制御するための各信号を示すタイミングチャートである。図１１において、上から、VCLK信号、同期パルス、Reset信号、画素クロック、画像データ、Reset2信号、内部クロックとなっている。また、図１１では、Phase-Set信号が'Ｌ'のときのみ動作するものとなっている。このように構成することで、Phase-Set信号が'Ｌ'のときには常に同期パルスが有効となり、内部クロックと画像データとの位相関係がコントロールされる。一方、例えばPhase-Set信号を電源投入の最初のタイミングのみ'Ｌ'とすることにより、初期設定された位相差を維持することもできる。
（変調データ例）
図１２には、図５の場合と対比して、ＬＵＴ５０７から出力されるModulation Data（変調データ）のビット数を低減した場合の例を示す図である。本例では、１画素の中心を基準に左右独立なパルスを選択できるようになっている。また、このデータを用いる場合、図５に示す構成における8bit-Shift-Register５０５ではなく、図１３に示すような、VCLK信号を８分周するときの８位相のパルスを選択する選択テーブルを設定することにより、任意の位置にパルスを生成することが可能となる。
図１２には、図５の場合と対比して、ＬＵＴ５０７から出力されるModulation Data（変調データ）のビット数を低減した場合の例を示す図である。本例では、１画素の中心を基準に左右独立なパルスを選択できるようになっている。また、このデータを用いる場合、図５に示す構成における8bit-Shift-Register５０５ではなく、図１３に示すような、VCLK信号を８分周するときの８位相のパルスを選択する選択テーブルを設定することにより、任意の位置にパルスを生成することが可能となる。
このように構成することで、図５に示す構成においてＬＵＴの回路規模を縮小することが可能となる。このため、低コストにて図２及び図４のような光変調パルスを得る場合には、有効な手段として用いることが可能となる。
（半導体レーザ出力制御回路の第１の構成例）
図１４の（ａ）は、光出力強度のピーク値と半導体レーザのバイアス電流とを制御する構成において、カソードがコモンとなっている半導体レーザを駆動する半導体レーザ出力制御回路の第１の構成例を示す図である。
図１４の（ａ）は、光出力強度のピーク値と半導体レーザのバイアス電流とを制御する構成において、カソードがコモンとなっている半導体レーザを駆動する半導体レーザ出力制御回路の第１の構成例を示す図である。
図１４の（ａ）中、Error-AmpＡ１により半導体レーザの光出力を受光素子（PD）１４０７で検出し、検出された結果を電圧変換して、Refference Voltageと比較し、制御値をHold-CapacitorＨＣ３に保持する制御を行っている。本構成例では、電源電圧ＶＣＣが８０ｍＶとなるようにRE１４０８の端子電圧を、Error-AmpＡ２により制御する。また、この制御結果をHold-CapacitorＨＣ４にて保持する。
尚、Error-AmpＡ１の制御は、半導体レーザ(LD)１４０６を発光させるLDON信号がアクティブとなってから一定時間遅れたタイミングにより行う。また、Error-AmpＡ２は、半導体レーザ１４０６を消灯したときのバイアス電流が一定値となるように、LDON信号が非アクティブとなったときから一定時間遅れて制御する。
このように、LDON信号から一定時間遅れて制御を開始するようにすることにより、半導体レーザ１４０６から出力された光による受光素子１４０７の受光電流、受光電流を変換して得れる電圧、及び、Error-AmpＡ１への信号の伝送における遅れ時間による誤差が発生しないようにしている。
また、バイアス電流の制御タイミングにおいても同様である。更に、半導体レーザ１４０６をバイポーラトランジスタ（LD駆動トランジスタ）１４０５のエミッタに接続することにより、バイポーラトランジスタ１４０５のベース電圧を可能な限り遅れないように半導体レーザ１４０６へ伝える構成となっている。
このように、本構成例では、半導体レーザ１４０６の端子間電圧を所定電圧にすることで、所定の光出力を得る構成をとっている。このように構成することで、半導体レーザを高速に変調することが可能となる。
（半導体レーザ出力制御回路の第２の構成例）
また、図１４の（ｂ）に本実施形態による半導体レーザ出力制御回路の第２の構成例の回路図を示す。本構成例は、上述においても説明したように、半導体レーザの光出力強度を制御するにあたり、シェーディング補正も行うよう構成したものである。
また、図１４の（ｂ）に本実施形態による半導体レーザ出力制御回路の第２の構成例の回路図を示す。本構成例は、上述においても説明したように、半導体レーザの光出力強度を制御するにあたり、シェーディング補正も行うよう構成したものである。
従って、本構成例による半導体レーザ出力制御回路には、図１４の（ａ）と比較して、Ｄ／Ａ１４０１が新たに設けられており、これにシェーディング補正を行うためのデータ（シェーディングデータ）が入力され、このシェーディングデータをアナログに変換した値が、Hold-CapaciterＨＤ３に保持されている制御値に対して加算器１４０２において加算されるように構成されている。
これにより、ＬＤ１４０６を制御する電圧が、シェーディングデータによる補正を反映した値となる。
（半導体レーザ出力制御回路の第３の構成例）
図１５は、アノードコモンの半導体レーザを使用した場合の構成例である。本構成例では図１４と比較して、半導体レーザをトランジスタのコレクタに接続している。このように構成することで、図１４の（ａ）に示すカソードコモンの半導体レーザと概ね同様な回路で実現することが可能となる。この結果、アノードコモンの半導体レーザとカソードコモンの半導体レーザとを、同一ＩＣで使用可能にできる。
図１５は、アノードコモンの半導体レーザを使用した場合の構成例である。本構成例では図１４と比較して、半導体レーザをトランジスタのコレクタに接続している。このように構成することで、図１４の（ａ）に示すカソードコモンの半導体レーザと概ね同様な回路で実現することが可能となる。この結果、アノードコモンの半導体レーザとカソードコモンの半導体レーザとを、同一ＩＣで使用可能にできる。
（制御タイミング生成回路の第１の構成例）
また、本実施形態において半導体レーザを制御するタイミングを生成する制御タイミング生成回路の第１の構成例を、図１６の回路図を用いて説明する。
また、本実施形態において半導体レーザを制御するタイミングを生成する制御タイミング生成回路の第１の構成例を、図１６の回路図を用いて説明する。
図１６を参照すると、本構成例による制御タイミング生成回路は、半導体レーザを制御するタイミングを生成するために、LDON信号が'Ｈ'のときコンデンサＣ１を急速充電し、LDON信号が'Ｌ'のときコンデンサＣ１の容量を一定電流で放電させている。これにより、本構成例では、細いパルス列がきたときには制御しなくなるようにしている。
従って、このように構成することにより、単純な遅延回路＋論理回路構成に比較し、狭いパルス列については制御値をホールドすることが可能となり、制御精度を向上させることが可能となる。
（制御タイミング生成回路の第２の構成例）
また、図１４又は図１５で示したような半導体レーザの接続を実施した場合、半導体レーザの光を検出する受光素子の端子電圧が、アノードコモンの場合にはＧＮＤを基準に変化し、カソードコモンの場合にはＶＣＣを基準に変化している。ここでは、このような性質を利用して、受光素子の端子電圧がＶＣＣ／２以下の場合にはアノードコモンの半導体レーザが接続され、そうでない場合にはカソードコモンの半導体レーザが接続されるよう構成した場合の制御タイミング生成回路の第２の構成例を図１７に示す。
また、図１４又は図１５で示したような半導体レーザの接続を実施した場合、半導体レーザの光を検出する受光素子の端子電圧が、アノードコモンの場合にはＧＮＤを基準に変化し、カソードコモンの場合にはＶＣＣを基準に変化している。ここでは、このような性質を利用して、受光素子の端子電圧がＶＣＣ／２以下の場合にはアノードコモンの半導体レーザが接続され、そうでない場合にはカソードコモンの半導体レーザが接続されるよう構成した場合の制御タイミング生成回路の第２の構成例を図１７に示す。
図１７に示すような回路構成とすることにより、本構成例では、アノードコモン半導体レーザであるかカソードコモン半導体レーザであるかを自動的に判別して、図１４又は図１５に従った制御方向に変えることが可能な制御タイミング生成回路が実現される。これにより、アノードコモン半導体レーザとカソードコモン半導体レーザとの両方に対し同一回路（ＩＣ）を使用することが可能となる。
（各機能を１チップＩＣ化した第１の構成例）
図１８は、以上の説明において記載してきた事柄をまとめ、本実施形態において提供するパルス変調装置，半導体レーザ制御装置，画素クロック生成回路，半導体レーザ出力制御回路，制御タイミング生成回路を１チップＩＣとして実現した場合の構成例を示す図である。
図１８は、以上の説明において記載してきた事柄をまとめ、本実施形態において提供するパルス変調装置，半導体レーザ制御装置，画素クロック生成回路，半導体レーザ出力制御回路，制御タイミング生成回路を１チップＩＣとして実現した場合の構成例を示す図である。
また、本構成例では、画素クロック周波数が同一の周波数に対して、同期信号を２種類設けることにより、アノードコモンの半導体レーザとカソードコモンの半導体レーザとを独立に制御することが可能となる。また、本構成例では、半導体レーザを制御変調する回路部を２チャンネル有している。
図１８中、Voltage-Reference１８０１は、本ＩＣ全体の基準電源供給回路であり、その他の回路ブロックへ基準電源を供給する。
また、図１８では、Phase-Detector１８０２，ＶＣＯ１８０３，Clock-Driver１８０４，12BIT-Programmable-Counter１８０５によりＰＬＬが構成されている。ここで、Counter-Register(12BIT)１８０６に設定された１２ビットのデータのうち、下位１ビットがClock-Driver１８０４の出力クロック（VCLK）信号の位相をπ遅らせるように設定し、上位１１ビットが12BIT-Programmable-Counter１８０５の分周比を設定している。
このような構成により、ＶＣＯ１８０３から出力されるCLK信号の周波数は、F-REF×N/2（N:12BITデータ）となる。
AResetPulse-Generator１８０８は、IDETP1に同期して、Areset及びCLK信号の正転／反転のいずれかが選択されたACLK信号を出力する。同様に、BResetPulse-Generator１８０９は、IDETP2に同期してBReset及びCLK信号の正転／反転のいずれかが選択されたBCLK信号を出力する。ADivider-Drive１８１０又はBDivider-Driver１８１１は、ACLK信号及びAReset、又は、BCLK信号及びBResetに従い４分周され、ADETP又はBDETPに同期した画素クロック（APCLK信号又はBPCLK信号）をそれぞれ出力する。
また、図１８に示したＩＣチップ構成では、図２３に示されたようなタイミングチャートにおいて、ADPhase，BDPhaseの立上りエッジに従い、画素クロックを１／８位相遅延させることができる。この結果、ライン走査毎に画素クロックの開始位置を１／８クロックサイクル毎に遅延制御することができる。
また、１ラインの走査期間中、Ｍ回立上りエッジを与えることにより、画素クロック周波数を（FCLK×N/(N+M/8)）に等価的に変更することができる。更に、図２３のタイミングチャートに示されたように、ALDMASK信号，BLDMASK信号を生成することにより、画素クロックを１／８クロックサイクル遅延させて、この期間、半導体レーザを強制的にＯＦＦにするように構成することで、画像濃度が急激に変化しないようにしている。
このように構成した場合には、自動的に半導体レーザを消灯させるようにしているが、あらかじめ画像データから１／８濃度減らしておいた場合、強制的に消灯させる必要はない。このように画像データからあらかじめ１／８減らしておく場合には、MaskEN信号をHighにすることにより、LDMASK信号を無効化することが可能となる。
（各機能を１チップＩＣ化した第２の構成例）
あらかじめ決められた規則に従って光変調パルスを生成するよう構成した１チップＩＣ化された回路の構成例を、図１９に第２の構成例として示す。
あらかじめ決められた規則に従って光変調パルスを生成するよう構成した１チップＩＣ化された回路の構成例を、図１９に第２の構成例として示す。
（プログラムコードにより各機能を実現する場合の第１の構成例）
また、シリアルインターフェース２００１によりCode-Area-Program-Counter２００５にプログラムコードを書き込むことにより、画像データの有効書込み期間、電子写真プロセス制御のための濃度パターン生成、孤立点ドットの検出、及びそれに応じた画像データ変換処理を実施するユニットを構成して、上記記載事項を実現することも可能である。このように構成した例を図２０に示す。尚、図２０中、ＡＬＵ２００３は、Clock-Generator２００６の出力クロック（画素クロックの８倍）にて動作を実行している。また、プログラムコードは各同期信号毎に所定のプログラムカウント値になるように設定されている。
また、シリアルインターフェース２００１によりCode-Area-Program-Counter２００５にプログラムコードを書き込むことにより、画像データの有効書込み期間、電子写真プロセス制御のための濃度パターン生成、孤立点ドットの検出、及びそれに応じた画像データ変換処理を実施するユニットを構成して、上記記載事項を実現することも可能である。このように構成した例を図２０に示す。尚、図２０中、ＡＬＵ２００３は、Clock-Generator２００６の出力クロック（画素クロックの８倍）にて動作を実行している。また、プログラムコードは各同期信号毎に所定のプログラムカウント値になるように設定されている。
以上のように、転送されてきた画像データを出力する場合の処理を施すＡＬＵ２００３は、最終結果をLD-Controller２００７に入力し、LD-Controller２００７はこのデータに従い、半導体レーザを変調する。なお、図２０中、速度変換ＲＡＭ２００２は、本ＩＣへ転送されるクロックと書込みクロックとの速度差を吸収するためのバッファーメモリとしての機能を果たす。
（プログラムコードにより各機能を実現する場合の第２の構成例）
更に、図２１では、ＡＬＵ２１０３が演算結果をShift-Register２１０９に、１画素分の光変調パターンに相当するデータパターンをClock-Generator２１０６の８クロックサイクルに、１回書き込み、Shift-Register２１０９がClock-Generator２１０６のクロックに従い、LD-Controller２１０７へ変調データを入力する構成として実現した例である。
更に、図２１では、ＡＬＵ２１０３が演算結果をShift-Register２１０９に、１画素分の光変調パターンに相当するデータパターンをClock-Generator２１０６の８クロックサイクルに、１回書き込み、Shift-Register２１０９がClock-Generator２１０６のクロックに従い、LD-Controller２１０７へ変調データを入力する構成として実現した例である。
以上、説明したように、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、マルチビーム光学系において、複数の発光源を組み合わせた場合の各半導体レーザに発振波長に差がある場合や、半導体レーザアレイの各発光点の発振波長に差がある場合や、半導体レーザアレイを複数組み合わせる場合に、走査レンズの色収差が補正されていない場合に発生する露光位置ズレによる走査幅の差を、画素クロックの位相をシフトさせることにより補正することができる。
また、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、半導体レーザアレイのチップの加工上の誤差により発光点の位置がずれることや、複数の半導体レーザを組み合わせてマルチビーム光学系を構成するときの組み付け誤差により生じる発光点の位置ズレや、半導体レーザアレイを複数組み合わせて光源ユニットを構成する場合に発生する、被走査面上の走査開始位置のずれによる走査幅の差を、画素クロックの位相をシフトさせることにより補正し、書込開始位置（及び終端）をあわせ、高品位な画像を得ることができる。
また本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、ポリゴンスキャナ等の偏向器を要因として現れる画像端部の揺らぎを、画素クロックの位相をシフトさせることにより補正し、書込終了位置をあわせ、高品位な画像を得ることができる。また、半導体レーザを光源とする光学系において、ポリゴンスキャナ等の偏向器を要因として発生する走査長のばらつき(各走査線の光走査幅の差)、及びそれに伴う画像端部に現れる画像の揺らぎ、を補正可能な半導体レーザ制御ＩＣを提供できる。
また、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、タンデム構成の画像形成装置において、各被走査媒体上の潜像の倍率を合わせることにより、重ね合わせて画像を形成したときの走査幅の差による色ズレによる画像劣化を防ぐことができる。
また、本実施形態によれば、画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことにより画素クロックの位相をシフトさせることにより画像の走査幅の補正を実現することができ、また、光学系の設計難易度を低減することができ、また、特殊形状面を使用することなく光学系を構成することによる加工難易度を低減することができ、また、高価な光学材料を使うことなく光学系を構成することによる低コスト化を行うことができる。更に、被走査媒体上の画像の各画像位置（各像高）における位置誤差の低減を図り、画像上のどこの位置でも狙いの位置に画像が形成されてた高品質な画像形成を達成することができる。
更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、マルチビーム光学系により光源部を構成する画像形成装置において、出力画像(画素)クロックと内部クロックとの位相差を設定できるよう担っているため、本ＩＣに接続される画像データ転送回路ブロックとの画像データ転送遅延時間を適正にするよう設定できるので、高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、高周波クロックの周波数の設定自由度が向上し、画像(画素)クロックを書込み位置に同期でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、高周波クロックの周波数の設定自由度が向上し、さらに画像データから最適な露光エネルギ分布が得られる高速な光変調パターンが生成でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、高速化を実現でき、さらに複数の発光点の書出し位置を微調整でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
更に、本実施形態によれば、画像信号に基づいた半導体レーザの変調光により被走査媒体上を走査し画像を形成する画像形成装置に関し、低廉・小型な構成で画像形成クロック及び画像形成タイミング・半導体レーザ変調制御を行うことができる。更に、半導体レーザ変調回路を別の場所に設置できるため、光源部周りのレイアウトを行いやすくなり、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供できる。
更に、本実施形態によれば、伝達速度の早い回路部分を一体化するため高速化を実現でき、本発明により高速な画像(画素)クロック生成と同時に半導体レーザを制御するＩＣを提供でき、また、画像書込みクロックの生成と同時に半導体レーザの制御を効率的に１チップ内に収め、小型，高速，低コスト化を実現することができる。
３ シリンドリカルレンズ
４ 回転多面鏡
５、６ 結像レンズ
７ 光路折り曲げミラー
８ 感光体
１０ 光学装置
１１、１２、１０１、１０２、１０６、１０７ 半導体レーザ
１３、１４ カップリングレンズ
１５、１１２ ビーム合成プリズム
１５Ａ 偏光分離膜
１６ １／２波長板
ＡＸ 合成光軸
１１ａ、１２ａ 発光部
１０３、１０８ 支持部材
１０４、１０５、１１９、１０９ コリメートレンズ
１０３−１、１０３−２ 支持部
１０３−６、１０８−６、１１３−１ 円筒部
１１０ ベース部材
１１０−１、１１０−２ かん合穴
１０３−３、１０３−４、１０３−５、１０８−３、１０８−４、１０８−５ 位置決め部
１１１ アパーチャが設けられた板
１１３ ホルダ部材
１１３−３ レバー
１１５ 調節ネジ
１１４ 基板
１１３−２ 支柱
８ａ１、８ａ１、８ｂ１、８ｂ２ 被走査媒体
５ａ、６ａ１、６ａ２、６ｂ１、６ｂ２ レンズ
７ａ１、７ａ２、７ｂ１、７ｂ２ 光路折り曲げミラー
５００ Pulse-Modulation-Unit
５０１、１８０２ Phase-Detector
５０２、９０２ Loop-Filter
５０３、９０３、１８０３ ＶＣＯ
５０４、９０６、９０７ １／８分周回路
５０５ 8bit-Shift-Register
５０６ フリップフロップ
５０７ ＬＵＴ
８００ LD-Control-Unit
８０２ 制御回路
８０３ 変調信号発生回路
８０４ 差動増幅器
８０５、１４０５ LD駆動トランジスタ
８０６、１４０６ LD
８０７、１４０７ PD
８０８、１４０８ RE
８０９ REXT
９０１ 位相周波数比較回路
９０４ Programable-Counter
９０５、１００５ Load-Pulse-Generator
９０８、９１２、２１０８ Register
９０９ Buffer
９１０、９１１ 分周回路
１００８ 位相検出回路
１０１０、１０１１ N-Counter
１０１２ カウント値設定回路
１０１３ Line-Counter
１４０１ Ｄ／Ａ
１４０２ 加算器
１４１０ Delay
１４１１ NOR
１４１２ AND
１４０９ RPD
１８０１ Voltage-Reference
１８０４ Clock-Driver
１８０５ 12bit-Programable-Counter
１８０６ Counter-Register(12BIT)
１８０７ Detect-Pulse-Selector
１８０８ AResetPulse-Generator
１８０９ BResetPulse-Generator
１８１０ ADivider-Driver
１８１１ BDivider-Driver
１８１２ Pulse-Select-Register(18BIT)
１８１３ ALatch
１８１４ AP1-Selector
１８１５ AP2-Selector
１８１６ ALD-Controller
１８１７ Start-up
１８１８ LD-Error
１８１９ BLatch
１８２０ BP1-Selector
１８２１ BP2-Selector
１８２２ BLD-Controller
２００１ シリアルＩ／Ｆ
２００２ 速度変換ＲＡＭ
２００３ ＡＵＬ
２００４ Working-Area
２００５ Code-Area-Program-Counter
２００６ Clock-Generator
２００７ LD-Controller
２１０９ Shift-Register
Ａ１、Ａ２、Ａ３、Ａ４ Error-Amp
Ｂ１、Ｂ２、Ｂ３ Buffer
ＨＣ１、ＨＣ２、ＨＤ３、ＨＤ４ Hold-Capacitor
Ｑ１〜８、Ｑ１１〜１５ トランジスタ
４ 回転多面鏡
５、６ 結像レンズ
７ 光路折り曲げミラー
８ 感光体
１０ 光学装置
１１、１２、１０１、１０２、１０６、１０７ 半導体レーザ
１３、１４ カップリングレンズ
１５、１１２ ビーム合成プリズム
１５Ａ 偏光分離膜
１６ １／２波長板
ＡＸ 合成光軸
１１ａ、１２ａ 発光部
１０３、１０８ 支持部材
１０４、１０５、１１９、１０９ コリメートレンズ
１０３−１、１０３−２ 支持部
１０３−６、１０８−６、１１３−１ 円筒部
１１０ ベース部材
１１０−１、１１０−２ かん合穴
１０３−３、１０３−４、１０３−５、１０８−３、１０８−４、１０８−５ 位置決め部
１１１ アパーチャが設けられた板
１１３ ホルダ部材
１１３−３ レバー
１１５ 調節ネジ
１１４ 基板
１１３−２ 支柱
８ａ１、８ａ１、８ｂ１、８ｂ２ 被走査媒体
５ａ、６ａ１、６ａ２、６ｂ１、６ｂ２ レンズ
７ａ１、７ａ２、７ｂ１、７ｂ２ 光路折り曲げミラー
５００ Pulse-Modulation-Unit
５０１、１８０２ Phase-Detector
５０２、９０２ Loop-Filter
５０３、９０３、１８０３ ＶＣＯ
５０４、９０６、９０７ １／８分周回路
５０５ 8bit-Shift-Register
５０６ フリップフロップ
５０７ ＬＵＴ
８００ LD-Control-Unit
８０２ 制御回路
８０３ 変調信号発生回路
８０４ 差動増幅器
８０５、１４０５ LD駆動トランジスタ
８０６、１４０６ LD
８０７、１４０７ PD
８０８、１４０８ RE
８０９ REXT
９０１ 位相周波数比較回路
９０４ Programable-Counter
９０５、１００５ Load-Pulse-Generator
９０８、９１２、２１０８ Register
９０９ Buffer
９１０、９１１ 分周回路
１００８ 位相検出回路
１０１０、１０１１ N-Counter
１０１２ カウント値設定回路
１０１３ Line-Counter
１４０１ Ｄ／Ａ
１４０２ 加算器
１４１０ Delay
１４１１ NOR
１４１２ AND
１４０９ RPD
１８０１ Voltage-Reference
１８０４ Clock-Driver
１８０５ 12bit-Programable-Counter
１８０６ Counter-Register(12BIT)
１８０７ Detect-Pulse-Selector
１８０８ AResetPulse-Generator
１８０９ BResetPulse-Generator
１８１０ ADivider-Driver
１８１１ BDivider-Driver
１８１２ Pulse-Select-Register(18BIT)
１８１３ ALatch
１８１４ AP1-Selector
１８１５ AP2-Selector
１８１６ ALD-Controller
１８１７ Start-up
１８１８ LD-Error
１８１９ BLatch
１８２０ BP1-Selector
１８２１ BP2-Selector
１８２２ BLD-Controller
２００１ シリアルＩ／Ｆ
２００２ 速度変換ＲＡＭ
２００３ ＡＵＬ
２００４ Working-Area
２００５ Code-Area-Program-Counter
２００６ Clock-Generator
２００７ LD-Controller
２１０９ Shift-Register
Ａ１、Ａ２、Ａ３、Ａ４ Error-Amp
Ｂ１、Ｂ２、Ｂ３ Buffer
ＨＣ１、ＨＣ２、ＨＤ３、ＨＤ４ Hold-Capacitor
Ｑ１〜８、Ｑ１１〜１５ トランジスタ
Claims (12)
- 高周波クロックをＮ分周することにより生成する画素クロックに基づきレーザ光を発振するレーザ光発振手段と、
前記レーザ光により被走査媒体上を走査するように前記レーザ光を偏向するレーザ光偏向手段と、
前記レーザ光偏向手段にて偏向された前記レーザ光を同期検知する同期検知手段と、を有する画像形成装置であって、
１画素クロック毎に分周数を変更可能とする画素クロック変更手段を有し、
該画素クロック変更手段により、走査幅を部分的に延ばす、もしくは部分的に縮めることを特徴とする画像形成装置。 - 該画素クロック変更手段により前記レーザ光が発振されるタイミングを制御することで、前記レーザ光偏向手段による偏向動作時に発生する各走査線の画像端部の走査開始位置のばらつきを修正することを特徴とする請求項１記載の画像形成装置。
- 前記レーザ光発振手段は２つ以上の発光点を備えることを特徴とする請求項１記載の画像形成装置。
- 該画素クロック変更手段により前記レーザ光が発振されるタイミングを制御することで、各前記レーザ光発振手段の発振波長の差により発生する前記被走査媒体上の走査開始位置のズレを修正することを特徴とする請求項３記載の画像形成装置。
- 該画素クロック変更手段により前記レーザ光が発振されるタイミングを制御することで、２つ以上の前記レーザ光発振手段の組み付け誤差により発生する前記被走査媒体上の走査開始位置のズレを修正することを特徴とする請求項３記載の画像形成装置。
- 複数の被走査媒体と、前記複数の被走査媒体に対応する複数のレーザ光発振手段とを備え、
前記画素クロック変更手段により前記複数のレーザ光発振手段それぞれのレーザ光を発振するタイミングを制御することにより、前記複数の被走査媒体間の所定の走査時間に対する走査長の差を補正することを特徴とする請求項１記載の画像形成装置。 - 前記被走査媒体上における単位時間当たりの走査長が所定の走査長に対して１％以下の誤差となるように、前記画素クロック変更手段により前記レーザ光が発振されるタイミングを制御することを特徴とする請求項１記載の画像形成装置。
- 前記レーザ光発振手段からの複数のレーザ光は同一の被走査媒体を走査し、
前記複数のレーザ光のうち、一番最後に画像領域に到達するレーザ光が前記画像領域に到達するタイミングに画像情報の書込みを開始するよう、他のレーザ光での書込みを開始するタイミングをシフトすることを特徴とする請求項１ないし７の何れか一項に記載の画像形成装置。 - 前記レーザ光偏向手段は回転多面鏡で構成され、
前記回転多面鏡の各面に対する走査幅の伸び縮みの情報を格納する記憶手段を更に備え、
前記情報に基づき画素クロック変更手段による分周数の変更を可能とすることを特徴とする請求項１ないし８の何れか一項に記載の画像形成装置。 - 前記画素クロック変更手段による分周数の変更はＮからＮ＋１またはＮ−１であることを特徴とする請求項１ないし９の何れか一項に記載の画像形成装置。
- 前記レーザ光発振手段は、半導体レーザであることを特徴とする請求項１ないし１０の何れか一項に記載の画像形成装置。
- 前記レーザ光偏向手段にて偏向されたレーザ光を前記被走媒体に結像させる走査光学系を備えることを特徴とする請求項１ないし１１の何れか一項に記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098889A JP5304838B2 (ja) | 2011-04-27 | 2011-04-27 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098889A JP5304838B2 (ja) | 2011-04-27 | 2011-04-27 | 画像形成装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196597A Division JP2003015067A (ja) | 2001-06-28 | 2001-06-28 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011164645A true JP2011164645A (ja) | 2011-08-25 |
| JP5304838B2 JP5304838B2 (ja) | 2013-10-02 |
Family
ID=44595309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011098889A Expired - Lifetime JP5304838B2 (ja) | 2011-04-27 | 2011-04-27 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5304838B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015067A (ja) * | 2001-06-28 | 2003-01-15 | Ricoh Co Ltd | 画像形成装置 |
-
2011
- 2011-04-27 JP JP2011098889A patent/JP5304838B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015067A (ja) * | 2001-06-28 | 2003-01-15 | Ricoh Co Ltd | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5304838B2 (ja) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271824B2 (en) | Pixel clock generating apparatus, optical writing apparatus using a pixel clock, imaging apparatus, and method for generating pixel clocks | |
| US6791596B2 (en) | Method and apparatus for image forming capable of effectively generating pixel clock pulses | |
| JP4404351B2 (ja) | 画素クロック生成回路及び画像形成装置 | |
| US8005321B2 (en) | Pixel clock generator, optical scanner, and image forming apparatus | |
| US7256815B2 (en) | Image forming method, image forming apparatus, optical scan device, and image forming apparatus using the same | |
| US6038051A (en) | Light scanning device, optical device, and scanning method of optical device | |
| US20070058255A1 (en) | Optical scanner and image forming apparatus | |
| JP2007079295A (ja) | マルチビーム光源装置、光走査装置及び画像形成装置 | |
| JP2005096094A (ja) | カラー画像形成装置、半導体レーザ変調駆動装置および画像形成装置 | |
| US7050080B2 (en) | Image forming apparatus for controlling image writing by adjusting image clock | |
| JP3227226B2 (ja) | 画像形成装置 | |
| JP2003279873A (ja) | 光走査装置及び画像形成装置 | |
| US5703860A (en) | Optical imaging recording system for performing image recording by focusing modulated light beams | |
| JP2003215487A (ja) | タンデム走査光学装置 | |
| JP2003185953A (ja) | 光走査装置およびこれを用いた画像形成装置 | |
| JP2003103830A (ja) | 画素クロック生成方法、画素クロック生成装置及び画像形成装置 | |
| JP3945966B2 (ja) | 画像形成装置 | |
| JP5304838B2 (ja) | 画像形成装置 | |
| JP2006035703A (ja) | 光走査装置およびそれを用いた画像形成装置 | |
| JP2003015067A (ja) | 画像形成装置 | |
| JP6624858B2 (ja) | 画像形成装置および画像形成方法 | |
| JP2005208323A (ja) | 光書き込み装置及び画像形成装置 | |
| JP5895547B2 (ja) | 光走査装置 | |
| JP2003322810A (ja) | 画素クロック生成装置、光走査装置、画像形成装置、及び主走査ドット位置ずれ補正方法 | |
| JP4313132B2 (ja) | 画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5304838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| EXPY | Cancellation because of completion of term |