JP2011163958A - 機能モジュール、及び該機能モジュールの製造方法 - Google Patents

Abstract

【課題】実装基板に備えられた機能ブロックが実装基板から突出する程度を減少して小型化された機能モジュール、及び該機能モジュールの製造方法の提供。
【解決手段】実装基板１の一方の主面２側に、機能ブロックＢと第一の回路１０とを備える機能モジュール２０であって、実装基板１の一方の主面２には凹部４が設けられ、凹部４内に機能ブロックＢの少なくとも一部が収納されており、機能ブロックＢを構成する基体５の一面には機能素子６及び該機能素子６に電気的に接続された第二の回路７が配されていて、第一の回路１０に第二の回路７が電気的に接続されていることを特徴とする機能モジュール２０。
【選択図】図１

Description

本発明は、機能モジュール、及び該機能モジュールの製造方法に関する。

近年、パーソナルコンピュータ、携帯用情報機器、電子交換機などの電子機器の小型化が求められており、これらの電子機器に用いられる電子部品においても、小型化、薄型化、軽量化、及び高機能化が強く要求されている。

電子機器に搭載されるセンサモジュールにおいても例外ではなく、例えば、電子機器の姿勢を検出する姿勢検出装置として、特許文献１に記載のものが知られている。
この姿勢検出装置は、２軸の磁束を検出できる磁気センサと、２軸の加速度センサを用いた傾斜センサと、演算回路とで構成されている。この磁気センサは、センサ表面に平行な方向の地磁気成分を検知することが可能である。しかし、この磁気センサのみでは、姿勢検出装置が傾斜した場合に方位測定の誤差が大きくなってしまう。このため、姿勢検出装置の傾斜を傾斜センサを用いて検知して、方位測定における誤差を演算回路によって補正することが行われている。

また、２軸の磁気センサであると、地磁気の伏角の影響を受けて方位測定の誤差が生じる問題がある。このため、垂直方向の磁界を検出するための磁気センサを加えた３軸の磁気センサが開示されている（特許文献２参照）。

ここで、実装基板に対する垂直方向の磁界を検出する３軸目の磁気センサは、実装基板に対する平面方向の磁界を検出する１軸目及び２軸目の磁気センサと同様の磁気センサを物理的に実装基板に対して垂直に立てて設置する必要がある。垂直に立てられた磁気センサの回路と実装基板の回路とを電気的に接続させる方法として、金ワイヤからなるボンディングワイヤで配線して実装することが従来行われている（特許文献２参照）。

特許第３５７６７２８号公報 特許第３７８１０５６号公報

図１０に示すように、磁気センサや加速度センサ等の機能ブロックＱを実装基板１０１に備えた場合、機能ブロックＱは実装基板１０１の一方の主面１０２から高さＨだけ突き出る。例えば機能ブロックＱが３軸目の磁気センサ等の比較的縦長な機能ブロックであると、前記高さＨが一層大きくなり、他の実装されたチップ部品に比べて際立って突き出してしまう。このように突き出た機能ブロックＱ上にＩＣチップ等のチップ部品を重ねて実装することは困難であり、該チップ部品を実装するためには機能ブロックＱの横に並置せねばならないので、機能ブロックＱを備えた実装基板１０１の面積が広くなり、機能モジュール１００が大型化してしまう問題がある。

本発明は、上記事情に鑑みてなされたものであり、実装基板に備えられた機能ブロックが実装基板から突出する程度を減少して小型化された機能モジュール、及び該機能モジュールの製造方法を提供することを課題とする。

本発明の請求項１に記載の機能モジュールは、実装基板の一方の主面側に、機能ブロックと第一の回路とを備える機能モジュールであって、前記実装基板の一方の主面には凹部が設けられ、前記凹部内に前記機能ブロックの少なくとも一部が収納されており、前記機能ブロックを構成する基体の一面には機能素子及び該機能素子に電気的に接続された第二の回路が配されていて、前記第一の回路に前記第二の回路が電気的に接続されていることを特徴とする。
本発明の請求項２に記載の機能モジュールは、請求項１において、前記実装基板は、複数の基板を積層してなる多層基板であることを特徴とする。
本発明の請求項３に記載の機能モジュールは、請求項１又は２において、前記機能ブロックを構成する基体の半分以上が前記凹部内に収納されていることを特徴とする。
本発明の請求項４に記載の機能モジュールは、請求項１〜３のいずれか一項において、前記実装基板の一縦断面で見たとき、前記機能素子が配された基体の一面と前記実装基板の一方の主面がなす角は、略垂直であることを特徴とする。
本発明の請求項５に記載の機能モジュールは、請求項１〜４のいずれか一項において、前記第一の回路と前記第二の回路とは、めっき膜によって電気的に接続されていることを特徴とする。
本発明の請求項６に記載の機能モジュールは、請求項１〜４のいずれか一項において、前記第一の回路と前記第二の回路とは、はんだによって電気的に接続されていることを特徴とする。
本発明の請求項７に記載の機能モジュールは、請求項１〜６のいずれか一項において、前記機能素子は、磁気センサ又は加速度センサであることを特徴とする。

本発明の請求項８に記載の機能モジュールは、実装基板の一方の主面側に、機能ブロックと第一の回路とを備え、前記実装基板の一方の主面には凹部が設けられ、前記凹部内に前記機能ブロックの少なくとも一部が収納されており、前記機能ブロックを構成する基体の一面には機能素子及び該機能素子に電気的に接続された第二の回路が配されていて、前記第一の回路と前記第二の回路とが電気的に接続されている機能モジュールの製造方法であって、前記凹部が一方の主面側に設けられた実装基板を用い、前記凹部の内面に対して前記機能ブロックを接着部材により固定する工程Ａと、前記実装基板の一方の主面、及び前記機能ブロックの前記第二の回路の端子部を覆うように、めっき膜を形成する工程Ｂと、前記実装基板の一方の主面に設けた前記めっき膜をパターニングすることにより第一の回路を形成し、該第一の回路と前記第二の回路とを電気的に接続する工程Ｃとを少なくとも有することを特徴とする。

本発明の請求項９に記載の機能モジュールは、実装基板の一方の主面側に、機能ブロックと第一の回路とを備え、前記実装基板の一方の主面には凹部が設けられ、前記凹部内に前記機能ブロックの少なくとも一部が収納されており、前記機能ブロックを構成する基体の一面には機能素子及び該機能素子に電気的に接続された第二の回路が配されていて、前記第一の回路と前記第二の回路とが電気的に接続されている機能モジュールの製造方法であって、前記凹部が一方の主面側に設けられた実装基板を用いて、前記実装基板の一方の主面に第一の回路を形成する工程Ｅと、前記凹部の内面に対して前記機能ブロックを接着部材により固定する工程Ｆと、前記第一の回路と前記機能ブロックの第二の回路とを、めっき膜又ははんだを用いて電気的に接続する工程Ｇとを少なくとも有することを特徴とする。

本発明の機能モジュールによれば、実装基板に設けられた凹部内に機能ブロックの少なくとも一部を収納することによって、該機能ブロックが実装基板から突き出る程度を低減することができる。このため、該機能ブロックの上に、例えば信号処理用ＩＣチップ等のチップ部品を重ねて実装することができ、実装基板において機能ブロックとＩＣチップ等を並置しなくてもよいので、機能モジュールを構成する実装基板の面積を小さくすることができ、該機能モジュールを小型化することができる。

また、本発明の機能モジュールの製造方法によれば、前記機能ブロックと前記実装基板とを、ワイヤボンドを用いずに、めっき膜又ははんだを用いて電気的に接続することによって、該機能ブロックと実装基板側に配された信号処理用ＩＣ等のチップ部品との電気的接続の信頼性を向上させることができ、さらに該機能ブロックから出力されるアナログ信号の劣化を低減できる。

（ａ）は本発明にかかる機能モジュールの一例を示す斜視図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。 本発明にかかる機能モジュールの別の一例を示す断面図である。 本発明にかかる機能モジュールの他の一例を示す断面図である。 本発明にかかる機能モジュールの製造方法の第一態様を示す断面図である。 本発明にかかる機能モジュールの製造方法の第一態様を示す断面図である。 本発明にかかる機能モジュールの製造方法の第一態様を示す断面図である。 本発明にかかる機能モジュールの製造方法の第一態様を示す断面図である。 本発明にかかる機能モジュールの製造方法の第二態様を示す断面図である。 本発明にかかる機能モジュールの製造方法の第二態様を示す断面図である。 （ａ）は従来のボンディングワイヤを用いた機能モジュールの一例を示す斜視図であり、（ｂ）は（ａ）のＸ−Ｘ線に沿う断面図である。

＜機能モジュールの第一実施形態＞
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図１（ａ）は、本発明にかかる機能モジュールの第一実施形態である機能モジュール２０の斜視図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿う断面図である。

機能モジュール２０は、実装基板１の一方の主面２側に、機能ブロックＢと第一の回路１０ａ（１０）とを備える機能モジュール２０であって、実装基板１の一方の主面２には凹部４が設けられ、凹部４内に機能ブロックＢの大部分が収納されており、機能ブロックＢを構成する基体５の一面には機能素子６及び該機能素子６に電気的に接続された第二の回路７が配されていて、前記第一の回路１０ａ（１０）に前記第二の回路７が電気的に接続されている。

実装基板１の一方の主面２に形成された第一の回路１０ａ（１０）は、例えばめっき膜をパターニングすることによって形成される。第一の回路１０ａ（１０）には、実装基板１に備えられた他の機能ブロックや信号処理用ＩＣチップ等のチップ部品（不図示）が電気的に接続されていてもよい。

実装基板１の一方の主面２に設けられた凹部４の形状や大きさは、該凹部４内に備えられる機能ブロックＢの大きさや形状によって適宜設定される。図１（ｂ）に示すように、機能ブロックＢを該凹部４の底面に接着部材８を介して固定（接着）する場合には、該底面は平坦であることが望ましい。

前記底面が平坦であると、該底面に固定される機能ブロックＢをより安定に固定することができ、さらに該底面に固定される機能ブロックＢの、実装基板1の一方の主面２に対する配置や向きを精度良く調整することができる。該配置や該向きを精度良く調整できると、機能ブロックＢが磁気センサや加速度センサ等である場合に、機能モジュール２０の姿勢（傾き）や移動方向のセンシング精度を高められるため好ましい。

機能ブロックＢを構成する基体５の一面には、機能素子６及び該機能素子６に電気的に接続された第二の回路７が配されている。
第二の回路７は、例えばめっき膜をパターニングすることによって形成される。第二の回路７には、基体５の一面に配された機能素子６が電気的に接続されている。

機能ブロックＢの少なくとも一部は凹部４内に収納されていて、機能ブロックＢの端側にある第二の回路７のうち、端子部７ａ（７）（パッド部）のみが凹部４の外にはみ出している。このように、機能ブロックＢの少なくとも一部を凹部４内に収納することにより、該機能ブロックＢが実装基板１の一方の主面２から突き出す高さｈを低くして、機能モジュール２０を小型化することができ、さらに、後述するように、該機能ブロックＢの上に信号処理用ＩＣ等のチップ部品を重ねて実装することができる。

機能ブロックＢの少なくとも一部が凹部４内に収納されるとは、実装基板１の一方の主面２を含む水平面を基準面とした場合、機能ブロックＢの少なくとも一部が該基準面よりも実装基板１の内部側（下側）に収納されていることをいう。また、機能ブロックＢの体積の半分以上（機能ブロックＢの大部分）が該基準面よりも実装基板１の内部側に収納されていることが好ましく、機能ブロックＢの体積の三分の二以上が該基準面よりも実装基板１の内部側に収納されていることがより好ましく、機能ブロックＢの体積の四分の三以上が該基準面よりも実装基板１の内部側に収納されていることがさらに好ましい。
機能ブロックＢが凹部４内に多く収納されているほど、前記高さｈを低くすることができ、機能モジュール２０を小型化することができる。

機能ブロックＢを収納した凹部４内に残る隙間空間は、図１（ｂ）に示すように、第一の樹脂９で充填されることが好ましい。第一の樹脂９が凹部４内の機能ブロックＢを囲んで支えることにより、機能ブロックＢを凹部４内に安定して固定することができ、該機能モジュール２０の耐衝撃性を向上させられる。

また、第一の樹脂９で凹部４内を充填することにより、第一の樹脂９上に導体を配置することができるので、機能ブロックＢの第二の回路７と実装基板１の第一の回路１０ａ（１０）との電気的接続を、第一の樹脂９上に配置された該導体によって行うことができる。なお、該導体の材料は特に制限されず、例えば第一の回路１０ａ（１０）を構成するめっき膜の一部であっても良いし、はんだからなる膜（配線）であってもよい。

第一の樹脂９としては、フリップチップ実装時のアンダーフィル剤に使用されているような一般的な封止剤が好適に用いられ、例えばシリカフィラー含有のエポキシ樹脂が好ましい。機能ブロックＢを構成する基体５の線形膨張係数と第一の樹脂９の線形膨張係数とをほぼ一致させた場合には、機能素子６と第二の回路７との電気的接続、及び第二の回路７と第一の回路１０ａ（１０）との電気的接続の信頼性を向上させることができる。

すなわち、機能ブロックＢ及び機能モジュール２０の置かれた環境の温度変化が起きた場合に、基体５及び実装基板１が該温度変化によって伸縮して、第二の回路７が基体５から剥離したり、第二の回路７と第一の回路１０ａ（１０）とを電気的に接続するめっき膜が剥離する恐れを未然に防ぐために、機能ブロックＢを構成する基体５の線形膨張係数に近い値をもつ第一の樹脂９を設けることが有効である。

第一の樹脂９による凹部４内の封止を容易にする観点、第一の回路１０ａ（１０）と第二の回路７との電気的接続を容易にする観点、実装基板１の強度を保つ観点、及び機能ブロックＢを凹部４内に挿入して収納し易くする観点から、凹部４の大きさ（体積）は、凹部４の内側面から機能ブロックＢを５０μｍ以上離したうえで、出来るだけ小さくした方が好ましい。より具体的には、凹部４の体積をＶ１として、該体積Ｖ１のうち、機能ブロックＢが占有する体積をＶ２とすると、１＞（Ｖ２／Ｖ１）＞０．６であることが好ましく、０．７＞（Ｖ２／Ｖ１）＞０．６であることがより好ましい。

図１（ｂ）では、第一の回路１０ａ（１０）と第二の回路７とは、第一の回路１０ａ（１０）を構成するめっき膜が第二の回路７の端子部７ａ（７）を覆って電気的に接続されている。第一の回路１０ａ（１０）に第二の回路７を電気的に接続する方法は、上記方法に制限されず、例えばはんだを用いて接続してもよい。
めっき膜又ははんだを用いることにより、従来のボンディングワイヤを用いる方法よりも信頼性の高い電気的接続を形成することができる。

すなわち、図１０に示すように、ボンディングワイヤ１０９を用いて第一の回路１１０に第二の回路１０７を電気的に接続した場合には、衝撃等によってその電気的接続が断線することがあり、耐衝撃性が低い。一方、めっき膜又ははんだを用いた接続の場合は、耐衝撃性が比較的高い。

また、ボンディングワイヤ１０９を用いた接続の場合は、機能素子１０６から出力されるアナログ信号が、該ボンディングワイヤ１０９を介して第一の回路１１０に伝送されると、該アナログ信号の波形が劣化して好ましくない。これに対し、めっき膜又ははんだを用いた接続の場合は、ボンディングワイヤを用いた場合よりも短い配線距離で接続できるため、前記アナログ信号の波形の劣化を抑制することができる。

機能モジュール２０は、実装基板１の一方の主面２と他方の主面３とを貫通するスルーホール１１が設けられている。スルーホール１１の内側面１１ａ（１１）には導体からなるめっき膜が配されており、一方の主面２に配された第一の回路１０ａ（１０）と他方の主面３に配された第一の回路１０ｂ（１０）とを電気的に接続している。

他方の主面３に配された第一の回路１０ｂ（１０）は、例えばめっき膜をパターニングすることにより形成される。第一の回路１０ｂ（１０）には、実装基板１に備えられた他の機能ブロック、例えば信号処理用ＩＣチップ等のチップ部品（不図示）が電気的に接続されていてもよい。

スルーホール１１の内部では、内側面１１ａ（１１）に配された導体からなるめっき膜以外の領域を第二の樹脂１２が充填している。第二の樹脂１２がスルーホール１１の余剰な空間を埋めることにより、該めっき膜が剥離しないように支えることができる。さらに、スルーホール１１内に空気が閉じ込められることを防止できるため、スルーホール１１及び機能モジュール２０の耐湿熱性（耐熱性及び耐湿性）を向上させられる。
第二の樹脂１２としては、一般的な樹脂からなる封止剤を用いられ、第一の樹脂９と同じ樹脂からなるものであっても、異なる樹脂からなるものであってもよい。

前記耐湿熱性は、ＪＥＤＥＣ規格（ＩＰＣ／ＪＥＤＥＣ Ｊ−ＳＴＤ−０２０Ｃ：Ｍｏｉｓｔｕｒｅ／Ｒｅｆｌｏｗ Ｓｅｎｓｉｔｉｖｉｔｙ Ｃｌａｓｓｉｆｉｃａｔｉｏｎ ｆｏｒ Ｎｏｎｈｅｒｍｅｔｉｃ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅｓ）で規定されるものである。

実装基板１の材質としては、凹部４が設けられるものであれば特に制限されず、例えば樹脂、半導体、石英ガラス等が用いられる。実装基板１の一方の主面２側に凹部４を形成する方法は公知の方法が適用される。図１では、実装基板１が樹脂からなる場合を示している。なお、実装基板１が半導体材料からなる場合は、当該実装基板１の表面に別途絶縁層を形成する必要がある。

第一の回路１０ａ（１０）、第二の回路７は、例えばめっき膜から形成される。該めっき膜の材質は公知の金属材料が適用可能であり、なかでも低電気抵抗率である銅が好適である。形成されためっき膜をフォトリソグラフィー等の公知の方法でパターニングすることによって、第一の回路１０ａ（１０）、第二の回路７を形成することができる。

機能素子６としては、磁気センサ又は加速度センサが好適なものとして例示できる。機能素子６が磁気センサである場合、該磁気センサの磁気感知部は基体５の一面と平行に設けられる。これにより前記磁気センサは基体５の一面と略平行の磁界を検出する。ここで、前記磁気感知部を基体５の一面と平行に設ける際に、該磁気感知部の向きを適宜調整することによって、基体５の一面に平行な磁界のうち、特定の方向を向く磁界を検出することができる。

したがって、例えば機能ブロックＢを実装基板１の凹部４内に収納する際、基体５の一面を実装基板１の一方の主面２に対して略垂直に実装することにより、前記磁気感知部を有する磁気センサである機能素子６が配された機能ブロックＢを、実装基板１の一方の主面２に対して略垂直方向（ｚ軸方向）の磁界を感知する磁気センサユニットとすることができる。

以上では機能素子６が磁気センサである場合を説明したが、機能素子６が加速度センサである場合も同様である。すなわち、前記磁気センサを加速度センサと読み換えて、前記磁気感知部を加速度感知部と読み換えて、前記磁気センサユニットを加速度センサユニットと読み換えて、前記磁界を加速度と読み換えることができる。

＜機能モジュールの第二実施形態＞
図２は、本発明にかかる機能モジュールの第二実施形態である機能モジュール３０の断面図である。機能モジュール３０の斜視図は、機能モジュール２０の斜視図と同様であり、図１（ａ）に示す機能モジュール２０のＡ−Ａ線に沿った断面図に相当する断面図が図２である。図２では、図１と同様の構成については同じ符号を付してある。

機能モジュール３０を構成する実装基板１は、基板１ａ（１），１ｂ（１），１ｃ（１）の３枚の基板を積層してなる多層基板である。
機能モジュール３０において、凹部４の内側面は基板１ａ及び１ｂを貫通する貫通孔からなり、凹部４の底面は基板１ｃの一面からなる。

機能モジュール３０のように、実装基板１が複数の基板を積層してなる多層基板であると、凹部４の深さを機能ブロックＢの大きさに合わせて容易に調整できるので好ましい。すなわち、凹部４の深さを深くする場合には、基板１ａ，１ｂと同じ形状の基板（不図示）を必要な枚数だけ基板１ａ上に重ねて積層した実装基板１を用いれば良く、凹部４の深さを浅くする場合には、基板１ａ又は１ｂのいずれかを除いた実装基板１を用いれば良い。

また、機能モジュール３０のように、実装基板１が複数の基板を積層してなる多層基板であると、該多層基板を構成する一の基板の一面が、該実装基板１における凹部４の底面を形成しうるので好ましい。通常、該基板の一面は平坦であるので、凹部４の底面を平坦にすることが容易である。凹部４の底面を平坦にする利点は、前述のとおりである。

さらに、機能モジュール３０のように、実装基板１が複数の基板を積層してなる多層基板であると、実装基板１の内部に配線された中間配線１４を容易に形成できるので好ましい。すなわち、前記多層基板を構成する基板の一面に配線を予め形成して、この基板を積層して実装基板１（多層基板）にすることで、該配線を中間配線１４とすることができる。
図２では、中間配線１４がスルーホール１１の内側面１１ａを被覆するめっき膜に導通するように配されている。中間配線１４を用いると、実装基板１における配線を自由度高く自在に設計することができる。

以上で説明したように、本発明にかかる機能モジュール２０及び３０では、機能ブロックＢが凹部４内に収納されているため、機能ブロックＢが実装基板１の一方の主面２から突き出る高さｈが低くなっている。したがって、例えば図３に示すように、機能ブロックＢの上に重ねて信号処理用ＩＣ等のチップ部品２３を実装することが容易である。

図３に示した機能モジュール４０は、前述の機能モジュール３０を構成する実装基板１の一方の主面２及び他方の主面３上にそれぞれ第一の樹脂層１８が形成されている。第一の樹脂層１８上には、第三の回路２１が配されており、第一の樹脂層１８に形成された開口部を通して第一の回路１０と電気的に接続されている。一方の主面２側の第一の樹脂層１８上に重ねて実装されたチップ部品２３は、電極部２４及びはんだバンプ２５を介して第三の回路２１に電気的に接続されている。ソルダーレジスト２２は、はんだペーストを第三の回路２１上に塗布する際に、はんだの付着を防止する領域に形成される。保護樹脂２６は、チップ部品２３を被覆する樹脂である。

＜機能モジュールの製造方法の第一態様＞
本発明にかかる機能モジュールの製造方法の第一態様を、前述の機能モジュール４０を例として、図面を用いて説明する。
前記第一態様である機能モジュールの製造方法は、実装基板１の一方の主面２側に、機能ブロックＢと第一の回路１０とを備え、実装基板１の一方の主面２には凹部４が設けられ、凹部４内に機能ブロックＢの少なくとも一部が収納されており、機能ブロックＢを構成する基体５の一面には機能素子６及び該機能素子６に電気的に接続された第二の回路７が配されていて、第一の回路１０と第二の回路７とが電気的に接続されている機能モジュールの製造方法であって、少なくとも下記の工程Ａ〜Ｃを有する。

工程Ａでは、凹部４が一方の主面２側に設けられた実装基板１を用いて、凹部４の内面に対して機能ブロックＢを接着部材８により固定する。
工程Ｂでは、実装基板１の一方の主面２、及び機能ブロックＢの第二の回路７の端子部７ａ（７）を覆うように、めっき膜を形成する。
工程Ｃでは、実装基板１の一方の主面２に設けた前記めっき膜をパターニングすることにより第一の回路１０を形成し、該第一の回路１０と第二の回路７とを電気的に接続する。

前記工程Ａでは、図４（ａ）に示すように、基板１ａ，１ｂ，１ｃの３枚の基板を積層してなる多層基板を、実装基板１として用いる。該実装基板１の一方の主面２側には、凹部４が予め形成されている。また、基板１ａ，１ｂ，１ｃの積層面には、中間配線１４が予め形成されている。
凹部４の内側面は基板１ａ及び１ｂを貫通する貫通孔からなり、凹部４の底面は基板１ｃの一面からなる。
また、実装基板１の一方の主面２及び他方の主面３を貫くスルーホール１１が予め形成されている。

凹部４の大きさは、後段で該凹部４内に固定される機能デバイスＢの大きさに応じて適宜設定される。本実施例では、縦３００μｍ、横６００μｍ、高さ６００μｍの直方体である機能デバイスＢを用いた。また、凹部４の形状は、縦４００μｍ、横７００μｍ、深さ５７５μｍの直方体とした。

まず、実装基板１の一方の主面２及び他方の主面３の表面に銅箔１５が予め形成されている実装基板１を用意し（図４（ａ））、シード層を形成した後、さらに電解めっき法により、一方の主面２、他方の主面３、及びスルーホール１１の内側面１１ａに第一めっき膜１６を設ける（図４（ｂ））。このとき、該第一めっき膜１６と中間配線１４とが、スルーホール１１の内側面１１ａにおいて、電気的に接続される。つづいて、スルーホール１１を第二の樹脂１２によって充填する（図４（ｃ））。
なお、図４（ａ）以外では、銅箔１５は省略して示していない。

前記シード層としては、導電性物質からなる薄膜であれば特に制限されず、例えばスパッタ法によって形成されるニクロム薄膜若しくは銅薄膜、無電解銅めっき法によって形成される銅薄膜、クリムゾンプロセスやシャドープロセスによって形成されるパラジウム系の導電被膜が挙げられる。
実装基板１を電解めっきする際には、レジスト等を用いて凹部４に蓋をして、凹部４内に第一めっき膜１６が形成されないようにしておき、第一めっき膜１６形成後に前記蓋を除去する。

［工程Ａ］
つぎに、前記工程Ａとして、凹部４内に機能ブロックＢを挿入し、該機能ブロックＢを凹部４の内面に、接着部材８を介して固定する（図５（ａ））。機能ブロックＢを構成する基体５の一面には機能素子６及び該機能素子６に電気的に接続された第二の回路７が予め配されている。図５（ａ）では、機能ブロックＢを構成する該一面を、実装基板１の一方の主面２に対して略垂直になるように、該機能ブロックＢの側面を凹部４の底面に対して水平に固定している。

機能素子６としては、前述のように、磁気センサや加速度センサが好適である。該磁気センサ又は加速度センサの磁気感知部又は加速度感知部を基体５の前記一面に所定の向きで配することによって、機能ブロックＢを、実装基板１の一方の主面２に対して略垂直方向の磁界又は加速度を検出する磁気センサユニット又は加速度センサユニットとすることができる。

接着部材８としては、一般的な接着剤、例えばエポキシ樹脂を主成分とする接着剤が適用できる。
本実施例では、接着部材８の厚さを約２５μｍとした。したがって、機能ブロックＢが実装基板１の主面１から突き出る高さｈは約５０μｍとなり、機能ブロックＢの体積が凹部４の体積を占有する割合は、約０．６１＝（３００×６００×５５０）／（４００×７００×５７５）である。

つぎに、機能ブロックＢを収納した凹部４内に残る隙間空間を、図５（ｂ）に示すように、第一の樹脂９で充填した。このとき、機能ブロックＢを構成する基体５の一面に配された第二の回路７の端子部７ａは、第一の樹脂９で覆わずに、露呈させた。

本実施例では機能ブロックＢを構成する基体５の材質が珪素（シリコン；線形膨張係数は３ｐｐｍ／℃）であることから、珪素と同等の線形膨張係数（１５ｐｐｍ／℃以下）を有するシリカフィラー含有のエポキシ樹脂を用いた。また、第一の樹脂９を凹部４内に注入して充填した後、該第一の樹脂９を硬化させるためにオーブンでキュアを行った。

［工程Ｂ］
つづいて、前記工程Ｂとして、第一めっき膜１６、第一の樹脂９、第二の樹脂１２、及び機能ブロックＢ上にシード層（不図示）を形成し、さらに電解めっき法によって、第一めっき膜１６、第一の樹脂９、第二の樹脂１２、及び機能ブロックＢ上に第二めっき膜１７を設ける（図５（ｃ））。このとき、機能ブロックＢに配された第二の回路７の端子部７ａと第一めっき膜１６とを、第二めっき膜１７によって覆うことにより、電気的に接続された状態とする。
本実施例では、第一めっき膜１６をなす金属である銅を用いて、第二めっき膜１７を形成した。

前記シード層としては、導電性物質からなる薄膜であれば特に制限されず、例えばスパッタ法によって形成されるニクロム薄膜若しくは銅薄膜、無電解銅めっき法によって形成される銅薄膜、クリムゾンプロセスやシャドープロセスによって形成されるパラジウム系の導電被膜が挙げられる。

［工程Ｃ］
つぎに、前記工程Ｃとして、フォトレジスト等を用いて、第一めっき膜１６及び第二めっき膜１７を適宜パターニング及びエッチングすることにより、実装基板１の一方の主面２及び他方の主面３上に第一の回路１０を形成する（図５（ｄ））。このとき、実装基板１に配された第一の回路１０と機能ブロックＢに配された第二の回路７とは、第一の回路１０を構成する第二めっき膜１７によって電気的に接続されている。
以上の工程で、図３に示した機能モジュール４０を製造することができる。

さらに、実装基板１の一方の主面２及び他方の主面３、並びに第一の回路１０の上に第一の樹脂層１８を設ける（図６（ａ））。このとき、第一の樹脂層１８の所定の位置に開口部を形成して、該開口部において第一の回路１０を露呈させる。
つづいて、第一の樹脂層１８及び前記開口部で露呈された第一の回路１０上にシード層を形成し、電解めっき法によって第三めっき膜１９を設けて（図６（ｂ））、さらにフォトレジスト等を用いて第三めっき膜１９を適宜パターニング及びエッチングすることにより、第三の回路２１を形成する（図６（ｃ））。

つぎに、第三の回路２１上の所定の位置にはんだペーストを塗布するためのソルダーレジスト２２を形成し、適宜パターニングする（図７）。さらに、塗布したはんだペーストからなるはんだバンプ２５を介して信号処理用ＩＣ等のチップ部品２３を実装し、保護樹脂２６で封止することによって、図３に示す機能モジュール４０を製造することができる。

以上で説明した機能モジュールの製造方法の第一態様では、実装基板１の一方の主面２上に、第一の回路１０を形成するめっき膜１７を設ける際に、該めっき膜１７と機能ブロックＢの端子部７ａとの電気的接続を形成できる。このため、第一の回路１０の形成と、第一の回路１０と端子部７ａとの電気的接続の形成とを、別に分けて行う場合よりも製造工程を簡略化することができる。

＜機能モジュールの製造方法の第二態様＞
本発明にかかる機能モジュールの製造方法の第二態様を、図８及び９を参照して説明する。図８及び９では、前述の製造方法の第一態様の説明に用いた図４〜７と同じ構成については、同じ符号を付してある。

前記第二態様である機能モジュールの製造方法は、実装基板１の一方の主面２側に、機能ブロックＢと第一の回路１０とを備え、実装基板１の一方の主面２には凹部４が設けられ、凹部４内に機能ブロックＢの少なくとも一部が収納されており、機能ブロックＢを構成する基体５の一面には機能素子６及び該機能素子６に電気的に接続された第二の回路７が配されていて、第一の回路１０と第二の回路７とが電気的に接続されている機能モジュールの製造方法であって、少なくとも下記の工程Ｅ〜Ｇを有する。

工程Ｅでは、凹部４が一方の主面２側に設けられた実装基板１を用いて、該実装基板１の一方の主面２に第一の回路１０を形成する。
工程Ｆでは、凹部４の内面に対して機能ブロックＢを接着部材８により固定する。
工程Ｇでは、第一の回路１０と機能ブロックＢの第二の回路７とを、めっき膜又ははんだ２８を用いて電気的に接続する。

前記工程Ｅでは、図８（ａ）に示すように、基板１ａ，１ｂ，１ｃの３枚の基板を積層してなる多層基板を、実装基板１として用いる。該実装基板１の一方の主面２側には、凹部４及び中間配線１４が予め形成されている。該実装基板１の一方の主面２側には、凹部４が予め形成されている。また、基板１ｃの積層面には、中間配線１４が予め形成されている。
凹部４の内側面は基板１ａ及び１ｂを貫通する貫通孔からなり、凹部４の底面は基板１ｃの一面からなる。
また、実装基板１の一方の主面２及び他方の主面３を貫くスルーホール１１が予め形成されている。

凹部４の大きさ、及び機能デバイスＢの大きさの説明は、前述の製造方法の第一態様の説明と同様である。

まず、前述の製造方法の第一態様と同様に、実装基板１の一方の主面２及び他方の主面３の表面に銅箔１５が予め形成されている実装基板１を用意し（図４（ａ））、シード層を形成した後、さらに電解めっき法により、一方の主面２、他方の主面３、及びスルーホール１１の内側面１１ａに第一めっき膜１６を設ける（図４（ｂ））。このとき、該第一めっき膜１６と中間配線１４とが、スルーホール１１の内側面１１ａにおいて、電気的に接続される。つづいて、スルーホール１１を第二の樹脂１２によって充填する（図４（ｃ））。

［工程Ｅ］
つぎに、前記工程Ｅとして、第一めっき膜１６及び第二の樹脂１２上にシード層（不図示）を形成し、さらに電解めっき法によって、第一めっき膜１６及び第二の樹脂１２上に第二めっき膜１７を設ける（図８（ａ））。つづいて、フォトレジスト等を用いて、第一めっき膜１６及び第二めっき膜１７を適宜パターニング及びエッチングすることにより、実装基板１の一方の主面２及び他方の主面３上に第一の回路１０を形成する（図８（ｂ））。

前記シード層、第一めっき膜１６、第二めっき膜１７、及び第一の回路１０の形成方法の説明は、前述の製造方法の第一態様におけるシード層、第一めっき膜１６、第二めっき膜１７、及び第一の回路１０の形成方法の説明と同様である。

つぎに、第一の回路１０上の所定の位置にはんだペーストを塗布するためのソルダーレジスト２２を形成し、適宜パターニングする（図８（ｃ））。

実装基板１を電解めっきする際には、レジスト等を用いて凹部４に蓋をして、凹部４内に第一めっき膜１６及び第二めっき膜１７が形成されないようにしておき、第一めっき膜１６及び第二めっき膜形成後、第一の回路１０形成後、又はソルダーレジスト２２形成後に前記蓋を除去する。

［工程Ｆ］
つぎに、前記工程Ｆとして、凹部４の内面に対して機能ブロックＢを接着部材８により固定し、さらに凹部４内の機能ブロックＢが占有しない隙間空間に第一の樹脂９を充填する（図９（ａ））。このとき、機能ブロックＢを構成する基体５の一面に配された第二の回路７の端子部７ａ（７）は、該第一の樹脂９によって覆わずに、露呈させる。
この機能ブロックＢの固定方法及び第一の樹脂９の充填方法としては、前述の製造方法の第一態様で説明した方法と同様に行うことができる。

ここで、機能ブロックＢ（基体５、機能素子６、第二の回路７）、接着部材８、及び第一の樹脂９の説明は、前述の製造方法の第一態様における機能ブロックＢ（基体５、機能素子６、第二の回路７）、接着部材８、及び第一の樹脂９の説明と同様である。

［工程Ｇ］
つぎに、前記工程Ｇとして、実装基板１の一方の主面２側のソルダーレジスト２２が形成された以外の領域にはんだペースト２８を塗布する。このとき、図９（ｂ）に示すように、第一の回路１０、第一の樹脂９、及び第二の回路７の端子部７ａを覆うように該はんだペースト２８を塗布する。これにより、該はんだペースト２８を介して、実装基板１の第一の回路１０に機能ブロックＢの第二の回路７を電気的に接続する。

つづいて、第一の回路１０の所定位置に塗布したはんだペースト２８上に、信号処理用ＩＣ等のチップ部品２３を構成する電極部２４を設置し、リフロー（加熱処理）を行って、該はんだペースト２８による電気的接続をより確実にする。すなわち、第一の回路１０に第二の回路７を接続するはんだ膜２９を形成し、第一の回路１０にチップ部品２３の電極部２４を接続するはんだバンプ２５を形成する（図９（ｃ））。さらに、保護樹脂２６を形成して、実装基板１の一方の主面２側を封止する。
以上の工程で、図９（ｃ）に示した機能モジュール５０を製造することができる。

以上の工程では、はんだペースト２８を塗布する場合を説明したが、はんだペースト２８の塗布に代えて、めっき膜を形成する方法を用いてもよい。該めっき膜は、前述の方法で形成することができる。

このようにめっき膜又ははんだを用いて第一の回路１０に第二の回路７を接続すると、ボンディングワイヤを用いて接続する場合よりも、接続の信頼性が向上し断線の恐れが低減される。さらに、ボンディングワイヤを用いた接続よりも、機能ブロックＢから出力される信号を第一の回路１０に伝送する際の信号（アナログ信号の波形）の劣化を低減できる。

以上で説明した機能モジュールの製造方法の第二態様では、実装基板１の一方の主面２に第一の回路１０を形成した後で、一方の主面２側にある凹部４内に機能デバイスＢを実装する。したがって、第一の回路１０を形成する作業の際に、それ以前に凹部４内に収納した機能デバイスＢを破損したり汚損したりする恐れがなく、機能モジュールの製造における歩留まりを向上できる。

本発明の機能モジュールは、特定のセンシング方向を有する磁気センサや加速度センサ等の機能素子からなる機能ブロックを、実装基板に対して立てて配置する用途において、広範に利用することができる。

１…実装基板、２…一方の主面、３…他方の主面、４…凹部、５…基体、６…機能素子、７…第二の回路、７ａ…第二の回路の端子部（パッド部）、８…接着部材、９…第一の樹脂、１０，１０ａ，１０ｂ…第一の回路、１１…スルーホール、１１ａ…スルーホールの内側面、１２…第二の樹脂、１４…中間配線、Ｂ，Ｑ…機能ブロック、１６…第一めっき膜、１７…第二めっき膜、１８…第一の樹脂層、１９…第三めっき膜、２０…機能モジュール、２１…第三の回路、２２…ソルダーレジスト、２３…チップ部品、２４…電極部、２５…はんだバンプ、２６…保護樹脂、２８…はんだペースト、２９…はんだ膜、３０，４０，５０…機能モジュール、１００…従来の機能モジュール、１０１…実装基板、１０２…一方の主面、１０３…他方の主面、１０５…基体、１０６…機能素子、１０７…第二の回路、１０９…ボンディングワイヤ、１１０…第一の回路、１１１…スルーホール、１１２…樹脂。

Claims (9)

1. 実装基板の一方の主面側に、機能ブロックと第一の回路とを備える機能モジュールであって、
   前記実装基板の一方の主面には凹部が設けられ、前記凹部内に前記機能ブロックの少なくとも一部が収納されており、
   前記機能ブロックを構成する基体の一面には機能素子及び該機能素子に電気的に接続された第二の回路が配されていて、
   前記第一の回路に前記第二の回路が電気的に接続されていることを特徴とする機能モジュール。
2. 前記実装基板は、複数の基板を積層してなる多層基板であることを特徴とする請求項１に記載の機能モジュール。
3. 前記機能ブロックを構成する基体の半分以上が前記凹部内に収納されていることを特徴とする請求項１又は２に記載の機能モジュール。
4. 前記実装基板の一縦断面で見たとき、前記機能素子が配された基体の一面と前記実装基板の一方の主面がなす角は、略垂直であることを特徴とする請求項１〜３のいずれか一項に記載の機能モジュール。
5. 前記第一の回路と前記第二の回路とは、めっき膜によって電気的に接続されていることを特徴とする請求項１〜４のいずれか一項に記載の機能モジュール。
6. 前記第一の回路と前記第二の回路とは、はんだによって電気的に接続されていることを特徴とする請求項１〜４のいずれか一項に記載の機能モジュール。
7. 前記機能素子は、磁気センサ又は加速度センサであることを特徴とする請求項１〜６のいずれか一項に記載の機能モジュール。
8. 実装基板の一方の主面側に、機能ブロックと第一の回路とを備え、前記実装基板の一方の主面には凹部が設けられ、前記凹部内に前記機能ブロックの少なくとも一部が収納されており、前記機能ブロックを構成する基体の一面には機能素子及び該機能素子に電気的に接続された第二の回路が配されていて、前記第一の回路と前記第二の回路とが電気的に接続されている機能モジュールの製造方法であって、
   前記凹部が一方の主面側に設けられた実装基板を用い、
   前記凹部の内面に対して前記機能ブロックを接着部材により固定する工程Ａと、
   前記実装基板の一方の主面、及び前記機能ブロックの前記第二の回路の端子部を覆うように、めっき膜を形成する工程Ｂと、
   前記実装基板の一方の主面に設けた前記めっき膜をパターニングすることにより第一の回路を形成し、該第一の回路と前記第二の回路とを電気的に接続する工程Ｃと
   を少なくとも有することを特徴とする機能モジュールの製造方法。
9. 実装基板の一方の主面側に、機能ブロックと第一の回路とを備え、前記実装基板の一方の主面には凹部が設けられ、前記凹部内に前記機能ブロックの少なくとも一部が収納されており、前記機能ブロックを構成する基体の一面には機能素子及び該機能素子に電気的に接続された第二の回路が配されていて、前記第一の回路と前記第二の回路とが電気的に接続されている機能モジュールの製造方法であって、
   前記凹部が一方の主面側に設けられた実装基板を用いて、
   前記実装基板の一方の主面に第一の回路を形成する工程Ｅと、
   前記凹部の内面に対して前記機能ブロックを接着部材により固定する工程Ｆと、
   前記第一の回路と前記機能ブロックの第二の回路とを、めっき膜又ははんだを用いて電気的に接続する工程Ｇとを少なくとも有することを特徴とする機能モジュールの製造方法。

Images